JPH0511722A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0511722A JPH0511722A JP16020891A JP16020891A JPH0511722A JP H0511722 A JPH0511722 A JP H0511722A JP 16020891 A JP16020891 A JP 16020891A JP 16020891 A JP16020891 A JP 16020891A JP H0511722 A JPH0511722 A JP H0511722A
- Authority
- JP
- Japan
- Prior art keywords
- data
- liquid crystal
- period
- input
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 低い転送周波数により実質的に多くの入力画
素データの転送を可能にした液晶表示装置を提供する。 【構成】 １水平走査期間内に入力される画素データを
一旦ラインメモリに記憶させておき、１水平走査期間及
び帰線期間のうちの空き時間を用いてラインメモリに記
憶させた画素データを読み出して液晶駆動回路に供給す
る。 【効果】 バッファ用のラインメモリを用いつつ、帰線
期間も利用してデータ転送を行うことにより、ＣＭＯＳ
回路等により構成される液晶駆動回路に対する画素デー
タの入力期間を長くできるから、より低い周波数での画
素データの取り込みが可能になる。
素データの転送を可能にした液晶表示装置を提供する。 【構成】 １水平走査期間内に入力される画素データを
一旦ラインメモリに記憶させておき、１水平走査期間及
び帰線期間のうちの空き時間を用いてラインメモリに記
憶させた画素データを読み出して液晶駆動回路に供給す
る。 【効果】 バッファ用のラインメモリを用いつつ、帰線
期間も利用してデータ転送を行うことにより、ＣＭＯＳ
回路等により構成される液晶駆動回路に対する画素デー
タの入力期間を長くできるから、より低い周波数での画
素データの取り込みが可能になる。
Description
【０００１】
【産業上の利用分野】この発明は、液晶表示装置に関
し、例えば３原色の各画素が８階調を持つようにされた
カラー液晶表示装置に利用して有効な技術に関するもの
である。
し、例えば３原色の各画素が８階調を持つようにされた
カラー液晶表示装置に利用して有効な技術に関するもの
である。
【０００２】
【従来の技術】ＴＦＴ（薄膜トランジスタ）を搭載した
アクティブマトリックス構成の液晶表示装置は、小型低
消費電力のディスプレイ装置として、主としてマイクロ
コンピュータシステムにおけるモニター等に用いられて
いるが、オフィスオートメーション用機器におけるディ
スプレイ装置として多階調、多色カラー表示の要求が強
い。このような多色表示用のドライバーとして、階調電
圧を出力させるＣＭＯＳスイッチを用いたものがある。
このようなドライバの例としては、（株）日立製作所１
９９０年３月発行『日立ＬＣＤドライバーデータブッ
ク』がある。
アクティブマトリックス構成の液晶表示装置は、小型低
消費電力のディスプレイ装置として、主としてマイクロ
コンピュータシステムにおけるモニター等に用いられて
いるが、オフィスオートメーション用機器におけるディ
スプレイ装置として多階調、多色カラー表示の要求が強
い。このような多色表示用のドライバーとして、階調電
圧を出力させるＣＭＯＳスイッチを用いたものがある。
このようなドライバの例としては、（株）日立製作所１
９９０年３月発行『日立ＬＣＤドライバーデータブッ
ク』がある。
【０００３】
【発明が解決しようとする課題】多階調化に伴い画素デ
ータが増大する。この画素データは、１ライン分のデー
タは１水平走査期間中に入力される。上記１水平走査期
間は、フレーム周波数等から制限があるため任意に長く
設定できない。それ故、画素データ数の増大に伴い液晶
駆動回路への入力に必要なクロックパルスの周波数が高
くされてしまい、ＣＭＯＳ回路等の動作マージンがなく
なりつつあるという問題が生じている。この発明の目的
は、低い転送周波数により実質的に多くの入力画素デー
タの転送を可能にした液晶表示装置を提供することにあ
る。この発明の前記ならびにそのほかの目的と新規な特
徴は、本明細書の記述および添付図面から明らかになる
であろう。
ータが増大する。この画素データは、１ライン分のデー
タは１水平走査期間中に入力される。上記１水平走査期
間は、フレーム周波数等から制限があるため任意に長く
設定できない。それ故、画素データ数の増大に伴い液晶
駆動回路への入力に必要なクロックパルスの周波数が高
くされてしまい、ＣＭＯＳ回路等の動作マージンがなく
なりつつあるという問題が生じている。この発明の目的
は、低い転送周波数により実質的に多くの入力画素デー
タの転送を可能にした液晶表示装置を提供することにあ
る。この発明の前記ならびにそのほかの目的と新規な特
徴は、本明細書の記述および添付図面から明らかになる
であろう。
【０００４】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、１水平走査期間内に入力さ
れる画素データを一旦ラインメモリに記憶させておき、
１水平走査期間及び帰線期間のうちの空き時間を用いて
ラインメモリに記憶させた画素データを読み出して液晶
駆動回路に供給する。
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、１水平走査期間内に入力さ
れる画素データを一旦ラインメモリに記憶させておき、
１水平走査期間及び帰線期間のうちの空き時間を用いて
ラインメモリに記憶させた画素データを読み出して液晶
駆動回路に供給する。
【０００５】
【作用】上記した手段によれば、バッファ用のラインメ
モリを用いつつ、帰線期間も利用してデータ転送を行う
ことにより、ＣＭＯＳ回路等により構成される液晶駆動
回路に対する画素データの入力期間を長くできるから、
より低い周波数での画素データの取り込みが可能にな
る。
モリを用いつつ、帰線期間も利用してデータ転送を行う
ことにより、ＣＭＯＳ回路等により構成される液晶駆動
回路に対する画素データの入力期間を長くできるから、
より低い周波数での画素データの取り込みが可能にな
る。
【０００６】
【実施例】図３には、この発明に係る液晶表示装置の一
実施例のブロック図が示されている。同図の液晶表示装
置は、特に制限されないが、５１２色のカラー表示に向
けられている。マイクロコンピュータシステム等に対応
したインターフェイス部は、タイミングコンバータＴＣ
ＯＮ３により構成される。このタイミングコンバータ
は、標準的なカラーＣＲＴ（陰極線管）のＲ、Ｇ、Ｂの
入力に対応したカラーデータＲ０〜Ｒ５、Ｇ０〜Ｇ５及
びＢ０〜Ｂ５と、水平同期信号ＨＳＹＮＣ、垂直同期信
号ＶＳＹＮＣ、表示タイミング信号ＹＤＩＳＰ等を受
け、多色カラー表示用のＴＦＴ液晶駆動信号に変換す
る。ＰＬＬは、フェーズ・ロックド・ループ回路であ
り、１ドットクロックパルスＤＯＴＣＬＫを形成する。
実施例のブロック図が示されている。同図の液晶表示装
置は、特に制限されないが、５１２色のカラー表示に向
けられている。マイクロコンピュータシステム等に対応
したインターフェイス部は、タイミングコンバータＴＣ
ＯＮ３により構成される。このタイミングコンバータ
は、標準的なカラーＣＲＴ（陰極線管）のＲ、Ｇ、Ｂの
入力に対応したカラーデータＲ０〜Ｒ５、Ｇ０〜Ｇ５及
びＢ０〜Ｂ５と、水平同期信号ＨＳＹＮＣ、垂直同期信
号ＶＳＹＮＣ、表示タイミング信号ＹＤＩＳＰ等を受
け、多色カラー表示用のＴＦＴ液晶駆動信号に変換す
る。ＰＬＬは、フェーズ・ロックド・ループ回路であ
り、１ドットクロックパルスＤＯＴＣＬＫを形成する。
【０００７】ＴＦＴパネル（ＴＦＴ Ｐａｎｅｌ）は、
特に制限されないが、横方向に走査線電極が延長される
よう配置され、縦方向に信号線電極が延長されるよう配
置される。上記走査線電極と信号線電極の交点には１の
画素が構成される。１つの画素は、画素電極とＴＦＴト
ランジスタから構成される。上記ＴＦＴトランジスタの
ゲートは対応する走査線電極に接続され、上記ＴＦＴト
ランジスタのドレインは対応する信号線電極に接続され
る。そして、ＴＦＴトランジスタのソースは画素電極に
接続される。なお、ＴＦＴトランジスタはＭＯＳＦＥＴ
（絶縁ゲート型電界効果トランジスタ）と同様に双方向
に信号を伝達するものである。それ故、上記ＴＦＴトラ
ンジスタのドレインとソースという呼び方は便宜的なも
のであると理解されたい。
特に制限されないが、横方向に走査線電極が延長される
よう配置され、縦方向に信号線電極が延長されるよう配
置される。上記走査線電極と信号線電極の交点には１の
画素が構成される。１つの画素は、画素電極とＴＦＴト
ランジスタから構成される。上記ＴＦＴトランジスタの
ゲートは対応する走査線電極に接続され、上記ＴＦＴト
ランジスタのドレインは対応する信号線電極に接続され
る。そして、ＴＦＴトランジスタのソースは画素電極に
接続される。なお、ＴＦＴトランジスタはＭＯＳＦＥＴ
（絶縁ゲート型電界効果トランジスタ）と同様に双方向
に信号を伝達するものである。それ故、上記ＴＦＴトラ
ンジスタのドレインとソースという呼び方は便宜的なも
のであると理解されたい。
【０００８】上記横方向に延長される走査線電極は、ゲ
ートドライバーにより順次選択される。すなわち、ゲー
トドライバーは、フレーム信号ＦＬＭと、走査タイミン
グに対応したパルスＣＬ３を受け、上から下方向に向か
って上記走査線電極を順次選択するものである。このた
め、ゲートドライバーは、特に制限されないが、ダイナ
ミック型のシフトレジスタとドライバーとから構成され
る。
ートドライバーにより順次選択される。すなわち、ゲー
トドライバーは、フレーム信号ＦＬＭと、走査タイミン
グに対応したパルスＣＬ３を受け、上から下方向に向か
って上記走査線電極を順次選択するものである。このた
め、ゲートドライバーは、特に制限されないが、ダイナ
ミック型のシフトレジスタとドライバーとから構成され
る。
【０００９】この実施例では、特に制限されないが、Ｔ
ＦＴパネルにおいて縦方向に延長される信号線電極は、
奇数と偶数とに分けられそれぞれに対応してドレインド
ライバーが設けられる。例えば、奇数番目の信号線電極
はＴＦＴパネルの上側に設けられたドレインドライバー
により駆動され、偶数番目の信号線電極はＴＦＴパネル
の上側に設けられたドレインドライバーにより駆動され
る。このように上下にドライバーを振り分けることによ
って、ドライバー側からみた信号線電極のピッチを広く
できドライバーの実装を容易にすることができる。ま
た、上記のように信号線電極を振り分けることにより、
簡単に奇数と偶数の信号線電極を相互に異なる極性の駆
動電圧を供給する構成を取ることができる。
ＦＴパネルにおいて縦方向に延長される信号線電極は、
奇数と偶数とに分けられそれぞれに対応してドレインド
ライバーが設けられる。例えば、奇数番目の信号線電極
はＴＦＴパネルの上側に設けられたドレインドライバー
により駆動され、偶数番目の信号線電極はＴＦＴパネル
の上側に設けられたドレインドライバーにより駆動され
る。このように上下にドライバーを振り分けることによ
って、ドライバー側からみた信号線電極のピッチを広く
できドライバーの実装を容易にすることができる。ま
た、上記のように信号線電極を振り分けることにより、
簡単に奇数と偶数の信号線電極を相互に異なる極性の駆
動電圧を供給する構成を取ることができる。
【００１０】タイミングコンバータＴＣＯＮ３は、上記
のように振り分けられた上側と下側のドレインドライバ
ーに対応して２つの信号バスにより上側データと下側デ
ータが転送される。クロックパルスＣＬ２ＵとＣＬ２Ｌ
は、上記信号バスにより１２ビットの単位でデータを入
力するために用いられる。すなわち、上側のドレインド
ライバーと下側のドレインドライバーとには上記クロッ
クパルスＣＬ２ＵとＣＬ２Ｌにそれぞれ同期して１２ビ
ットの単位で上側データと下側データがそれぞれに転送
される。
のように振り分けられた上側と下側のドレインドライバ
ーに対応して２つの信号バスにより上側データと下側デ
ータが転送される。クロックパルスＣＬ２ＵとＣＬ２Ｌ
は、上記信号バスにより１２ビットの単位でデータを入
力するために用いられる。すなわち、上側のドレインド
ライバーと下側のドレインドライバーとには上記クロッ
クパルスＣＬ２ＵとＣＬ２Ｌにそれぞれ同期して１２ビ
ットの単位で上側データと下側データがそれぞれに転送
される。
【００１１】クロックパルスＣＬ１は、上記シリアルに
転送された１ライン分のデータをラッチするために用い
られる。すなわち、クロックパルスＣＬ１は、１ライン
分のデータ転送が終了すると発生され、転送されたデー
タを保持し、それに基づいて１ライン分の駆動電圧が形
成され、ゲートドライバーにより選択された走査線電極
に対応した１ライン分の画素にパラレルに書き込まれ
る。上記のような液晶画素への書き込みと並行して上記
クロックパルスＣＬ２ＵとＣＬ２Ｌとを用いて次のライ
ンに対応したデータの取り込みが行われる。
転送された１ライン分のデータをラッチするために用い
られる。すなわち、クロックパルスＣＬ１は、１ライン
分のデータ転送が終了すると発生され、転送されたデー
タを保持し、それに基づいて１ライン分の駆動電圧が形
成され、ゲートドライバーにより選択された走査線電極
に対応した１ライン分の画素にパラレルに書き込まれ
る。上記のような液晶画素への書き込みと並行して上記
クロックパルスＣＬ２ＵとＣＬ２Ｌとを用いて次のライ
ンに対応したデータの取り込みが行われる。
【００１２】電源安定化回路は、＋５Ｖと−２４Ｖのよ
うな２つの電圧を受け、駆動電圧発生回路の動作に必要
な＋５Ｖと−２０Ｖのような安定化電圧を発生させる。
電源安定化回路は、タイミングコンバータＴＣＯＮ３か
らの表示制御信号ＤＩＳＰ／ＯＮを受けてその動作が有
効にされる。
うな２つの電圧を受け、駆動電圧発生回路の動作に必要
な＋５Ｖと−２０Ｖのような安定化電圧を発生させる。
電源安定化回路は、タイミングコンバータＴＣＯＮ３か
らの表示制御信号ＤＩＳＰ／ＯＮを受けてその動作が有
効にされる。
【００１３】駆動電圧発生回路は、８階調に対応した８
通りの駆動電圧Ｖ1ないしＶ8 （図示せず）を形成す
る。この場合、液晶に共通電極を基準にして正極性と負
極性の画素信号を書き込みようにするために、上記８通
りの駆動電圧は交流化信号Ｍによってフレーム周期に極
性が反転される。これに代え、上述のようにＴＦＴパネ
ルのドレインドライバーが奇数番目の信号線電極と偶数
番目の信号線電極とに分けられ、しかも駆動電圧の極性
が異なるように構成されることに対応し、正及び負の２
種類の駆動電圧を同時に発生させてもよい。タイミング
コンバータＴＣＯＮ３により形成される交流化信号Ｍ
は、フレーム毎にハイレベルとロウレベルに交互に変化
する信号であり、液晶の交流駆動のための駆動電圧の極
性を切り換えを指示する。駆動電圧発生回路は、上記交
流化信号Ｍを受け、下側ドライバー用駆動電圧と上側ド
ライバー駆動電圧の極性を交互に切り換えるようにす
る。
通りの駆動電圧Ｖ1ないしＶ8 （図示せず）を形成す
る。この場合、液晶に共通電極を基準にして正極性と負
極性の画素信号を書き込みようにするために、上記８通
りの駆動電圧は交流化信号Ｍによってフレーム周期に極
性が反転される。これに代え、上述のようにＴＦＴパネ
ルのドレインドライバーが奇数番目の信号線電極と偶数
番目の信号線電極とに分けられ、しかも駆動電圧の極性
が異なるように構成されることに対応し、正及び負の２
種類の駆動電圧を同時に発生させてもよい。タイミング
コンバータＴＣＯＮ３により形成される交流化信号Ｍ
は、フレーム毎にハイレベルとロウレベルに交互に変化
する信号であり、液晶の交流駆動のための駆動電圧の極
性を切り換えを指示する。駆動電圧発生回路は、上記交
流化信号Ｍを受け、下側ドライバー用駆動電圧と上側ド
ライバー駆動電圧の極性を交互に切り換えるようにす
る。
【００１４】ドレインドライバーは、８階調表示を行う
ために、１画素分のデータは３ビットから構成される。
それ故、例えば９ビットからなるデータをパラレルに転
送する信号バスを３ビットづつ分割し、９ビットからな
るデータのうちのデータＤ0 〜Ｄ2 は、信号線電極Ｙ２
に対応したラッチ回路に取り込まれる。データＤ3 〜Ｄ
5 は、次の信号線電極Ｙ４に対応したラッチ回路に取り
込まれる。そして、残りのデータＤ6 〜Ｄ8 も同様に信
号線電極Ｙ６に対応したラッチ回路にそれぞれ取り込ま
れる。これにより、９ビットの単位でシリアルに転送さ
れるカラー画素データは、クロックＣＬ２Ｌの１サイク
ルにより３本分の信号線電極に対応したラッチ回路に取
り込まれる。
ために、１画素分のデータは３ビットから構成される。
それ故、例えば９ビットからなるデータをパラレルに転
送する信号バスを３ビットづつ分割し、９ビットからな
るデータのうちのデータＤ0 〜Ｄ2 は、信号線電極Ｙ２
に対応したラッチ回路に取り込まれる。データＤ3 〜Ｄ
5 は、次の信号線電極Ｙ４に対応したラッチ回路に取り
込まれる。そして、残りのデータＤ6 〜Ｄ8 も同様に信
号線電極Ｙ６に対応したラッチ回路にそれぞれ取り込ま
れる。これにより、９ビットの単位でシリアルに転送さ
れるカラー画素データは、クロックＣＬ２Ｌの１サイク
ルにより３本分の信号線電極に対応したラッチ回路に取
り込まれる。
【００１５】しかし、このようにすると、信号バスの数
及び入力端子数が増大するし、一般にディジタルデータ
は４ビットや８ビット等の単位で転送されることが多い
から、この実施例では４ビットの信号バスを用いて４ビ
ットずつ入力するようにして内部の信号バスとラッチ回
路との間で３ビットずつが１つの信号線に対応するよう
に構成されている。このようにすることにより、クロッ
クＣＬ２Ｌの１サイクルにより４／３本分の信号線電極
に対応したデータが取り込まれるから、３２０×３／４
＝２４０（サイクル）により全データの取り込みが行わ
れる。
及び入力端子数が増大するし、一般にディジタルデータ
は４ビットや８ビット等の単位で転送されることが多い
から、この実施例では４ビットの信号バスを用いて４ビ
ットずつ入力するようにして内部の信号バスとラッチ回
路との間で３ビットずつが１つの信号線に対応するよう
に構成されている。このようにすることにより、クロッ
クＣＬ２Ｌの１サイクルにより４／３本分の信号線電極
に対応したデータが取り込まれるから、３２０×３／４
＝２４０（サイクル）により全データの取り込みが行わ
れる。
【００１６】同図では１つのブラックボックスとしてド
レインドライバーしか示されてないが、入力用のラッチ
回路に対して１ライン分のカラーデータの取り込みが終
了すると、水平帰線期間中に発生されるクロックパルス
ＣＬ１によりパラレルに駆動用のラッチ回路に転送され
る。上記のパラレル転送が終了すると、上記入力用のラ
ッチ回路は、次のラインに対応したカラーデータをシリ
アルに取り込み１作に入る。駆動用のラッチ回路に取り
込まれたカラーデータは、電圧セレクターに供給され
る。電圧セレクターは、上記３ビットからなるカラーデ
ータをデコードして、８階調に対応した駆動電圧Ｖ1 な
いしＶ8 の中から１つの駆動電圧に対応した選択信号を
形成する。これにより、カラーデータに対応した階調の
駆動電圧がスイッチを介して信号線電極に伝えられる。
ＴＦＴパネルにおいては、ゲートドライバーにより１つ
の走査線電極が選択状態にされ、それに対応したＴＦＴ
トランジスタがオン状態になっているので、このオン状
態にされたＴＦＴトランジスタを介して上記駆動電圧が
画素電極に書き込まれる。
レインドライバーしか示されてないが、入力用のラッチ
回路に対して１ライン分のカラーデータの取り込みが終
了すると、水平帰線期間中に発生されるクロックパルス
ＣＬ１によりパラレルに駆動用のラッチ回路に転送され
る。上記のパラレル転送が終了すると、上記入力用のラ
ッチ回路は、次のラインに対応したカラーデータをシリ
アルに取り込み１作に入る。駆動用のラッチ回路に取り
込まれたカラーデータは、電圧セレクターに供給され
る。電圧セレクターは、上記３ビットからなるカラーデ
ータをデコードして、８階調に対応した駆動電圧Ｖ1 な
いしＶ8 の中から１つの駆動電圧に対応した選択信号を
形成する。これにより、カラーデータに対応した階調の
駆動電圧がスイッチを介して信号線電極に伝えられる。
ＴＦＴパネルにおいては、ゲートドライバーにより１つ
の走査線電極が選択状態にされ、それに対応したＴＦＴ
トランジスタがオン状態になっているので、このオン状
態にされたＴＦＴトランジスタを介して上記駆動電圧が
画素電極に書き込まれる。
【００１７】上記のように入力用のラッチ回路や駆動用
のラッチ回路及びデコーダ回路は５Ｖと０Ｖにより動作
するＣＭＯＳ等の論理回路により構成される。これに対
して、駆動用の階調電圧Ｖ1 ないしＶ8 を選択的に伝え
るスイッチをＭＯＳＦＥＴにより構成したとき、ＭＯＳ
ＦＥＴのゲート電圧により上記電圧Ｖ1 ないしＶ8 をレ
ベル損失なく伝える必要がある。このため、電圧セレク
ターは、必要に応じて上記のような５Ｖ系の論理レベル
により形成されるスイッチ制御信号を、上記電圧Ｖ1 な
いしＶ8 を伝えるに必要なＭＯＳＦＥＴのゲート電圧レ
ベルに変換するレベル変換機能が付加される。
のラッチ回路及びデコーダ回路は５Ｖと０Ｖにより動作
するＣＭＯＳ等の論理回路により構成される。これに対
して、駆動用の階調電圧Ｖ1 ないしＶ8 を選択的に伝え
るスイッチをＭＯＳＦＥＴにより構成したとき、ＭＯＳ
ＦＥＴのゲート電圧により上記電圧Ｖ1 ないしＶ8 をレ
ベル損失なく伝える必要がある。このため、電圧セレク
ターは、必要に応じて上記のような５Ｖ系の論理レベル
により形成されるスイッチ制御信号を、上記電圧Ｖ1 な
いしＶ8 を伝えるに必要なＭＯＳＦＥＴのゲート電圧レ
ベルに変換するレベル変換機能が付加される。
【００１８】この実施例では、上記のようなドレインド
ライバーに供給するデータの転送クロックパルスＣＬ２
Ｕ，ＣＬ２Ｌの周波数を低くするために、タイミングコ
ンバータＴＣＯＮには次のようなラインメモリを含むデ
ータバッファ回路が設けられる。
ライバーに供給するデータの転送クロックパルスＣＬ２
Ｕ，ＣＬ２Ｌの周波数を低くするために、タイミングコ
ンバータＴＣＯＮには次のようなラインメモリを含むデ
ータバッファ回路が設けられる。
【００１９】図１には、データバッファ回路の一実施例
のブロック図が示されている。データ処理回路には、標
準的なカラーＣＲＴ（陰極線管）のＲ、Ｇ、Ｂの入力に
対応したカラーデータが入力される。このカラーデータ
は、１水平走査期間における表示期間に同期して入力さ
れ、パラレル／シリアル変換回路によりシリアルデータ
に変換され、マルチプレクサを介してラインメモリに書
き込まれる。このときのクロックパルスＣＬＫは、１
２．５ＭＨｚのような比較的高い周波数を用いられる。
それ故、タイミグコンバータＴＣＯＮは、特に制限され
ないが、バイポーラ型トランジスタを用いた高速論理回
路が用いられる。ラインメモリは、特に制限されない
が、２ライン分の記憶容量を持ち、出力バッファにより
一方のラインメモリの読み出しが行われるときには、他
方のラインメモリに次のラインに対応したカラーデータ
の入力が行われる。
のブロック図が示されている。データ処理回路には、標
準的なカラーＣＲＴ（陰極線管）のＲ、Ｇ、Ｂの入力に
対応したカラーデータが入力される。このカラーデータ
は、１水平走査期間における表示期間に同期して入力さ
れ、パラレル／シリアル変換回路によりシリアルデータ
に変換され、マルチプレクサを介してラインメモリに書
き込まれる。このときのクロックパルスＣＬＫは、１
２．５ＭＨｚのような比較的高い周波数を用いられる。
それ故、タイミグコンバータＴＣＯＮは、特に制限され
ないが、バイポーラ型トランジスタを用いた高速論理回
路が用いられる。ラインメモリは、特に制限されない
が、２ライン分の記憶容量を持ち、出力バッファにより
一方のラインメモリの読み出しが行われるときには、他
方のラインメモリに次のラインに対応したカラーデータ
の入力が行われる。
【００２０】上記標準的なカラーＣＲＴに対応したＲ，
Ｇ，Ｂの入力は、上記のように１水平表示期間に入力さ
れる。これに対して、液晶駆動のためのドレインドライ
バーに供給するカラーデータは、ほぼ１水平走査期間ま
で拡大できる。もっとも、前記のように帰線期間ではド
レインドライバーのシフトレジスタの初期化や入力用の
ラッチ回路から駆動用のラッチ回路へのデータ転送のた
めのタイミング等が必要とされるが、これらに費やされ
るクロック数はドットクロック換算でせいぜい１０クロ
ック等のように比較的少ない。それ故、上記のように水
平方向の画素数が６４０個あるときには、１表示期間は
６４０ドッククロック、帰線期間は約１６０ドットクロ
ックとなり、１水平走査期間全体では約８００ドットク
ロックもの時間がある。そこで、この実施例では、上記
のように水平帰線期間も利用してドレインドライバーへ
のデータ入力を行うようにして、転送速度を実質的に低
くするものである。
Ｇ，Ｂの入力は、上記のように１水平表示期間に入力さ
れる。これに対して、液晶駆動のためのドレインドライ
バーに供給するカラーデータは、ほぼ１水平走査期間ま
で拡大できる。もっとも、前記のように帰線期間ではド
レインドライバーのシフトレジスタの初期化や入力用の
ラッチ回路から駆動用のラッチ回路へのデータ転送のた
めのタイミング等が必要とされるが、これらに費やされ
るクロック数はドットクロック換算でせいぜい１０クロ
ック等のように比較的少ない。それ故、上記のように水
平方向の画素数が６４０個あるときには、１表示期間は
６４０ドッククロック、帰線期間は約１６０ドットクロ
ックとなり、１水平走査期間全体では約８００ドットク
ロックもの時間がある。そこで、この実施例では、上記
のように水平帰線期間も利用してドレインドライバーへ
のデータ入力を行うようにして、転送速度を実質的に低
くするものである。
【００２１】３原色でそれぞれ８階調の表示を行うとき
には、１画素当たりのデータは３ビットから構成され
る。１ライン分のカラーデータは、３×６４０から構成
される。これらのカラーデータは、上記のように６４０
ドットクロック期間にインターフェイスとしてのデータ
処理回路に入力される。ライト制御回路は、これに同期
してラインメモリに書き込みを行う。これに対して、ド
レインドライバーへのデータ転送に用いることのできる
ドットクロックは、最大で約８００ドットクロックまで
拡大できる。そして、１水平走査期間に上下に分割され
なるドレインドライバーには、半分ずつデータを入力す
ればよく、上記のように４ビットの単位でパラレルに読
み出すから上下で８ビットずつ読み出すばよい。リード
制御回路は、後述するように帰線期間まで拡大した時間
を利用することにより、より低い周波数でラインメモリ
を読み出して出力バッファを通して上記上側と下側のド
レインドライバーに対応した画素データを出力させる。
には、１画素当たりのデータは３ビットから構成され
る。１ライン分のカラーデータは、３×６４０から構成
される。これらのカラーデータは、上記のように６４０
ドットクロック期間にインターフェイスとしてのデータ
処理回路に入力される。ライト制御回路は、これに同期
してラインメモリに書き込みを行う。これに対して、ド
レインドライバーへのデータ転送に用いることのできる
ドットクロックは、最大で約８００ドットクロックまで
拡大できる。そして、１水平走査期間に上下に分割され
なるドレインドライバーには、半分ずつデータを入力す
ればよく、上記のように４ビットの単位でパラレルに読
み出すから上下で８ビットずつ読み出すばよい。リード
制御回路は、後述するように帰線期間まで拡大した時間
を利用することにより、より低い周波数でラインメモリ
を読み出して出力バッファを通して上記上側と下側のド
レインドライバーに対応した画素データを出力させる。
【００２２】この実施例では、上下のドレインドライバ
ーに４ビットずつデータ転送を行うようにしたときに
は、前記のように２４０サイクルにより全データが取り
込まれるから、上記ドットクロックを１／３に分周した
低い転送パルスを用いるようにするため、７２０ドット
クロック期間を用いてデータ転送を行う。すなわち、図
２のタイミング図に示すように、転送クロックＣＬ２
は、ドットクロックＤＣＬＫを１／３分周し、ドットク
ロックＤＣＬＫが６４０を超える帰線期間に入る７２０
サイクルまで使用してデータ転送を行う。このようにす
ることにより、データ転送速度を低く抑えることができ
る。
ーに４ビットずつデータ転送を行うようにしたときに
は、前記のように２４０サイクルにより全データが取り
込まれるから、上記ドットクロックを１／３に分周した
低い転送パルスを用いるようにするため、７２０ドット
クロック期間を用いてデータ転送を行う。すなわち、図
２のタイミング図に示すように、転送クロックＣＬ２
は、ドットクロックＤＣＬＫを１／３分周し、ドットク
ロックＤＣＬＫが６４０を超える帰線期間に入る７２０
サイクルまで使用してデータ転送を行う。このようにす
ることにより、データ転送速度を低く抑えることができ
る。
【００２３】なお、上記標準的なカラーＣＲＴに対応し
たＲ，Ｇ，Ｂの入力は、ドットクロックＤＣＬＫの８ド
ットクロック期間に、３ビットずつのデータが入力され
る。従来は、ドットクロックを１／２分周したクロック
ＣＬＫにより、４ビットずつのデータＤＡＴＡ’をドレ
インドハイバーに転送するものである。この構成では、
ＤＣＬＫの８サイクル期間では２４ビットしかデータ入
力されないが、ＣＬＫの４サイクルでは１６ビットもの
データを転送してしまうため、ＣＬＫの１クロックを抜
いて同期を採る必要がある。これに対して、上記のよう
なＤＣＬＫの１／３分周した転送クロックＣＬ２を用い
ることにより、そのようなクロックを抜く必要もなく、
周波数を２／３に低減できる。ちなみに、ＤＣＬＫの周
波数を２５ＭＨｚとしたときには、従来の転送クロック
ＣＬＫの周波数は１２．５ＭＨｚと高くなるが、この実
施例の転送クロックＣＬ２は８．３ＭＨｚのように大幅
に低くでき、ＣＭＯＳ回路により十分動作可能な転送速
度となる。
たＲ，Ｇ，Ｂの入力は、ドットクロックＤＣＬＫの８ド
ットクロック期間に、３ビットずつのデータが入力され
る。従来は、ドットクロックを１／２分周したクロック
ＣＬＫにより、４ビットずつのデータＤＡＴＡ’をドレ
インドハイバーに転送するものである。この構成では、
ＤＣＬＫの８サイクル期間では２４ビットしかデータ入
力されないが、ＣＬＫの４サイクルでは１６ビットもの
データを転送してしまうため、ＣＬＫの１クロックを抜
いて同期を採る必要がある。これに対して、上記のよう
なＤＣＬＫの１／３分周した転送クロックＣＬ２を用い
ることにより、そのようなクロックを抜く必要もなく、
周波数を２／３に低減できる。ちなみに、ＤＣＬＫの周
波数を２５ＭＨｚとしたときには、従来の転送クロック
ＣＬＫの周波数は１２．５ＭＨｚと高くなるが、この実
施例の転送クロックＣＬ２は８．３ＭＨｚのように大幅
に低くでき、ＣＭＯＳ回路により十分動作可能な転送速
度となる。
【００２４】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１） １水平走査期間内に入力される画素データを一
旦ラインメモリに記憶させておき、１水平走査期間及び
帰線期間のうちの空き時間を用いてラインメモリに記憶
させた画素データを読み出して液晶駆動回路に供給する
ことにより、ＣＭＯＳ回路等により構成される液晶駆動
回路に対する画素データの入力期間を長くできるから、
より低い周波数での画素データの取り込みが可能になる
という効果が得られる。 （２） 上記（１）により、ＣＭＯＳ回路等の高集積で
低消費電力化のドレインドライバーを用いて多画素化や
高階調化の液晶表示装置を得ることができるという効果
が得られる。
記の通りである。すなわち、 （１） １水平走査期間内に入力される画素データを一
旦ラインメモリに記憶させておき、１水平走査期間及び
帰線期間のうちの空き時間を用いてラインメモリに記憶
させた画素データを読み出して液晶駆動回路に供給する
ことにより、ＣＭＯＳ回路等により構成される液晶駆動
回路に対する画素データの入力期間を長くできるから、
より低い周波数での画素データの取り込みが可能になる
という効果が得られる。 （２） 上記（１）により、ＣＭＯＳ回路等の高集積で
低消費電力化のドレインドライバーを用いて多画素化や
高階調化の液晶表示装置を得ることができるという効果
が得られる。
【００２５】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、１つ
の画素の階調は、８階調の他４階調であってもよい。あ
るいは、２値表示であって多画素化を図ったものであれ
ば同様に１水平期間内に多量のデータを取り込む必要が
あるから、この発明を同様に適用できる。この発明は、
液晶表示装置に広く利用できる。
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、１つ
の画素の階調は、８階調の他４階調であってもよい。あ
るいは、２値表示であって多画素化を図ったものであれ
ば同様に１水平期間内に多量のデータを取り込む必要が
あるから、この発明を同様に適用できる。この発明は、
液晶表示装置に広く利用できる。
【００２６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、１水平走査期間内に入力さ
れる画素データを一旦ラインメモリに記憶させておき、
１水平走査期間及び帰線期間のうちの空き時間を用いて
ラインメモリに記憶させた画素データを読み出して液晶
駆動回路に供給することにより、ＣＭＯＳ回路等により
構成される液晶駆動回路に対する画素データの入力期間
を長くできるから、より低い周波数での画素データの取
り込みが可能になる
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、１水平走査期間内に入力さ
れる画素データを一旦ラインメモリに記憶させておき、
１水平走査期間及び帰線期間のうちの空き時間を用いて
ラインメモリに記憶させた画素データを読み出して液晶
駆動回路に供給することにより、ＣＭＯＳ回路等により
構成される液晶駆動回路に対する画素データの入力期間
を長くできるから、より低い周波数での画素データの取
り込みが可能になる
【図１】この発明に係る液晶表示装置に用いられるデー
タバッファ回路の一実施例を示すブロック図である。
タバッファ回路の一実施例を示すブロック図である。
【図２】この発明に係る液晶表示装置におけるデータ転
送動作の一例を説明するためのタイミング図である。
送動作の一例を説明するためのタイミング図である。
【図３】この発明に係る液晶表示装置の一実施例を示す
ブロック図である。
ブロック図である。
ＴＣＯＮ３…タイミングコンバータ、Ｙ１〜Ｙ７…信号
線。
線。
Claims (2)
- 【請求項１】 １水平表示期間内に入力される画素デー
タをラインメモリに記憶させ、１水平走査期間内での表
示期間及び帰線期間のうちの空き時間とを用いてライン
メモリに記憶させた画素データを読み出して液晶駆動回
路に供給することを特徴とする液晶表示装置。 - 【請求項２】 上記液晶駆動回路は液晶表示パネルの信
号線に対して上下に分割されて配置され、ラインメモリ
の記憶データも上下に分割して配置される液晶駆動回路
に対して並行に読み出されるものであることを特徴とす
る請求項１の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16020891A JP3235116B2 (ja) | 1991-07-01 | 1991-07-01 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16020891A JP3235116B2 (ja) | 1991-07-01 | 1991-07-01 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0511722A true JPH0511722A (ja) | 1993-01-22 |
| JP3235116B2 JP3235116B2 (ja) | 2001-12-04 |
Family
ID=15710098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16020891A Expired - Lifetime JP3235116B2 (ja) | 1991-07-01 | 1991-07-01 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3235116B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006267313A (ja) * | 2005-03-23 | 2006-10-05 | Sharp Corp | 表示装置の駆動方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7064749B1 (en) | 1992-11-09 | 2006-06-20 | Adc Technology Inc. | Portable communicator |
-
1991
- 1991-07-01 JP JP16020891A patent/JP3235116B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006267313A (ja) * | 2005-03-23 | 2006-10-05 | Sharp Corp | 表示装置の駆動方法 |
| JP4627672B2 (ja) * | 2005-03-23 | 2011-02-09 | シャープ株式会社 | 表示装置の駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3235116B2 (ja) | 2001-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7724269B2 (en) | Device for driving a display apparatus | |
| KR100965571B1 (ko) | 액정표시장치와 그 구동방법 | |
| KR102521898B1 (ko) | 프레임 주파수를 변경할 수 있는 표시 장치 및 그것의 구동 방법 | |
| US7123247B2 (en) | Display control circuit, electro-optical device, display device and display control method | |
| US7030843B2 (en) | Liquid crystal display with multi-frame inverting function and an apparatus and a method for driving the same | |
| US8416173B2 (en) | Display system with frame buffer and power saving sequence | |
| US7180474B2 (en) | Display apparatus | |
| KR920000355B1 (ko) | 디스플레이 패널 구동장치 | |
| JP3578141B2 (ja) | 表示ドライバ、表示ユニット及び電子機器 | |
| JP2002202760A (ja) | 液晶表示装置の駆動方法及び駆動回路 | |
| US6340959B1 (en) | Display control circuit | |
| JP3429866B2 (ja) | マトリックスパネル表示装置 | |
| KR101492885B1 (ko) | 구동회로 및 이를 포함하는 액정 표시 장치 | |
| JP3836721B2 (ja) | 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体 | |
| US20070080915A1 (en) | Display driver, electro-optical device, electronic instrument, and drive method | |
| JP2011150241A (ja) | 表示装置、表示パネルドライバ、及び表示パネル駆動方法 | |
| WO1998002773A1 (fr) | Dispositif d'affichage | |
| JPH05181431A (ja) | 液晶表示データ制御装置 | |
| JP3235116B2 (ja) | 液晶表示装置 | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH10268838A (ja) | 液晶表示装置 | |
| JP2827990B2 (ja) | 液晶表示装置 | |
| KR100864975B1 (ko) | 액정표시장치의 구동장치 및 구동방법 | |
| JPH10222133A (ja) | 液晶表示装置の駆動回路 | |
| KR101001989B1 (ko) | 액정표시장치의 구동장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070928 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090928 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100928 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110928 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110928 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110928 |