JP2022177339A - 撮像素子 - Google Patents

Abstract

【課題】積層型撮像素子の感度を向上させること。【解決手段】撮像素子（１００）は、第１光電変換層（１２１）及び複数の第１画素電極（１３）を有する第１画素アレイ（１０２）と、第２光電変換層（１２２）及び複数の第２画素電極（１４）を有し、第１画素アレイ（１０２）が上方に積層された第２画素アレイ（１０４）と、隣り合う第１画素電極（１３）の間に設けられた第１シールド電極（２３）と、隣り合う第２画素電極（１４）の間に設けられた第２シールド電極（２４）と、を備えている。【選択図】図２Ａ

Description

本開示は、撮像素子に関する。

撮像素子は、ビデオカメラ、デジタルスチルカメラ、監視カメラ及び車載カメラなどの様々な製品分野で広く使用されている。撮像素子として、ＣＣＤ（Charge Coupled Device）撮像素子又はＣＭＯＳ（Complementary Metal Oxide Semiconductor）撮像素子が用いられる。

近年、撮像素子の画素の高密度化に伴って画素のサイズが縮小する傾向にあり、フォトダイオードなどの光電変換部の面積も縮小しつつある。

特許文献１は、積層された複数の光電変換膜を有する撮像素子を開示している。このタイプの撮像素子は、積層型撮像素子と称されることがある。積層型撮像素子は、画素の高密度化の観点で有利である。

特許第４３２０２７０号公報

積層型撮像素子の１つの課題は、感度を向上させることである。

第１光電変換層及び複数の第１画素電極を有する第１画素アレイと、
第２光電変換層及び複数の第２画素電極を有し、前記第１画素アレイに積層された第２画素アレイと、
隣り合う前記第１画素電極の間に設けられた第１シールド電極と、
隣り合う前記第２画素電極の間に設けられた第２シールド電極と、
を備える、撮像素子を提供する。

本開示の技術によれば、感度を向上させることができる。

図１は、本開示の第１実施形態に係る撮像装置の構成図である。 図２Ａは、図１に示す撮像素子の断面図である。 図２Ｂは、第１画素アレイと第２画素アレイとの他の位置関係を示す図である。 図２Ｃは、変形例に係る撮像素子の断面図である。 図３Ａは、撮像素子を平面視したときの単位画素における第１画素電極と第２画素電極との位置関係を示す図である。 図３Ｂは、図３Ａの部分拡大図である。 図４Ａは、第１画素電極及び第２画素電極の他の配置を示す図である。 図４Ｂは、第１画素電極及び第２画素電極のさらに他の配置を示す図である。 図４Ｃは、第１画素電極及び第２画素電極のさらに他の配置を示す図である。 図５Ａは、第１画素電極及び第１シールド電極の平面図である。 図５Ｂは、第２画素電極及び第２シールド電極の平面図である。 図５Ｃは、第１画素電極、第１シールド電極、第２画素電極及び第２シールド電極の平面図である。 図６は、第２画素アレイが上層であり、第１画素アレイが下層であるときの第１画素電極、第１シールド電極、第２画素電極及び第２シールド電極の平面図である。 図７は、図５Ａから図５Ｃを参照して説明した例の変形例を示す平面図である。 図８Ａは、他の変形例における第１画素電極及び第１シールド電極の平面図である。 図８Ｂは、他の変形例における第２画素電極及び第２シールド電極の平面図である。 図８Ｃは、他の変形例における第１画素電極、第１シールド電極、第２画素電極及び第２シールド電極の平面図である。 図９Ａは、さらに他の変形例における第２画素電極及び第２シールド電極の平面図である。 図９Ｂは、さらに他の変形例における第１画素電極、第１シールド電極、第２画素電極及び第２シールド電極の平面図である。 図１０は、さらに他の変形例における第１画素電極、第１シールド電極、第２画素電極及び第２シールド電極の平面図である。 図１１Ａは、さらに他の変形例における第１画素電極、第１シールド電極、第２画素電極及び第２シールド電極の平面図である。 図１１Ｂは、互いに分離した複数のライン状の部分で構成された第２シールド電極の平面図である。 図１２Ａは、集光レンズの配置を示す平面図である。 図１２Ｂは、集光レンズの他の配置を示す平面図である。 図１２Ｃは、集光レンズのさらに他の配置を示す平面図である。 図１３は、本開示の第２実施形態に係る撮像素子の断面図である。 図１４Ａは、フィルタ及び画素電極の位置関係を示す概略図である。 図１４Ｂは、フィルタ及び画素電極の位置関係を示す他の概略図である。 図１５Ａは、レンズ及び画素電極の位置関係を示す概略図である。 図１５Ｂは、レンズ及び画素電極の位置関係を示す他の概略図である。 図１６は、他の実施形態に係る撮像素子の断面図である。 図１７は、さらに他の実施形態に係る撮像素子の断面図である。 図１８は、カメラシステムの構成を示すブロック図である。

（本開示の基礎となった知見）
解像度を上げるために画素の高密度化を進めると、各画素の感度が低下する傾向にある。高い解像度及び高い感度を両立するためには、各画素における電荷の収集効率を上げることが重要である。特に、積層型撮像素子においては、光電変換層が画素毎に区切られていないことがある。そのため、画素電極間の距離が短くなればなるほど、電気的な混色の課題も顕在化する。本開示は、これらの課題を克服するためになされたものである。

（本開示に係る一態様の概要）
本開示の第１態様に係る撮像素子は、
第１光電変換層及び複数の第１画素電極を有する第１画素アレイと、
第２光電変換層及び複数の第２画素電極を有し、前記第１画素アレイが上方に積層された第２画素アレイと、
隣り合う前記第１画素電極の間に設けられた第１シールド電極と、
隣り合う前記第２画素電極の間に設けられた第２シールド電極と、
を備える。

第１シールド電極及び第２シールド電極を設けることによって、第１画素電極及び第２画素電極のそれぞれにおける電荷の収集効率が向上し、感度が向上する。

本開示の第２態様において、例えば、第１態様に係る撮像素子は、前記第１シールド電極と前記第２シールド電極と電気的に接続している少なくとも１つのプラグをさらに備えていてもよい。第１シールド電極が第２シールド電極に導通している場合、第１シールド電極及び第２シールド電極の一方に電圧を印加すれば、他方にも同じ電圧が印加される。つまり、電圧の印加及びその制御が容易である。

本開示の第３態様において、例えば、第２態様に係る撮像素子では、前記第１シールド電極は、第１方向に延びるライン状の部分を含んでいてもよく、前記第２シールド電極は、第２方向に延びるライン状の部分を含んでいてもよく、前記第１方向と前記第２方向とは互いに平行であってもよく、平面視において、前記第１シールド電極の前記ライン状の部分と前記第２シールド電極の前記ライン状の部分とが重なっていてもよく、前記少なくとも１つのプラグは、前記第１導体及び前記第２導体に沿って設けられた複数のプラグを含んでいてもよい。このような構成によれば、シールド抵抗をより十分に下げることができる。

本開示の第４態様において、例えば、第１態様に係る撮像素子では、平面視において、前記第１シールド電極及び前記第２シールド電極のそれぞれが互いに重ならない部分を有していてもよい。このような構成によれば、第１画素電極及び第２画素電極のそれぞれに適したシールド電極を提供できる。

本開示の第５態様において、例えば、第４態様に係る撮像素子では、前記第１シールド電極は、第１方向に延びるライン状の部分を含んでいてもよく、前記第２シールド電極は、第２方向に延びるライン状の部分を含んでいてもよく、前記第１方向と前記第２方向とは互いに交差していてもよい。このような構成は、第１シールド電極及び第２シールド電極のそれぞれに互いに異なるバイアス電圧を印加すべきときに有利である。

本開示の第６態様において、例えば、第１、第４又は第５態様に係る撮像素子では、前記第１シールド電極は、前記第２シールド電極から電気的に絶縁されていてもよい。このような構成によれば、電荷の収集効率の更なる向上を期待できる。

本開示の第７態様において、例えば、第６態様に係る撮像素子では、前記第１シールド電極に印加されるべき電圧は、前記第２シールド電極に印加されるべき電圧と異なっていてもよい。このような構成によれば、電荷の収集効率の更なる向上を期待できる。

本開示の第８態様において、例えば、第１から第７態様のいずれか１つに係る撮像素子では、前記第１シールド電極は、前記第１画素電極を包囲する枠の形状を有していてもよく、前記第２シールド電極は、前記第２画素電極を包囲する枠の形状を有していてもよい。このような構成によれば、各画素電極の周囲の全方向にわたって、電荷の収集効率が向上する。

本開示の第９態様において、例えば、第１態様に係る撮像素子では、前記第１画素アレイは、前記第２画素アレイよりも受光面の近くに配置されていてもよく、前記第１シールド電極と前記第１画素電極との間の最短距離は、前記第２シールド電極と前記第２画素電極との間の最短距離と異なっていてもよい。このような構成によれば、電荷の収集効率の更なる向上を期待できる。

本開示の第１０態様において、例えば、第１から第９態様のいずれか１つに係る撮像素子では、前記第１光電変換層は、第１の波長域の光を吸収して電荷を生成してもよく、前記第２光電変換層は、第２の波長域の光を吸収して電荷を生成してもよく、前記第１の波長域の中心波長は、前記第２の波長域の中心波長と異なっていてもよい。互いに異なる特性を持つ２つの光電変換層によって、性質の異なる２種類のデータが得られる。

以下、本開示の実施形態について、図面を参照しながら説明する。本開示は、以下の実施形態に限定されない。

（第１実施形態）
図１は、本開示の第１実施形態に係る撮像装置１００Ａの構成を示している。撮像装置１００Ａは、撮像素子１００を備えている。撮像素子１００は、半導体基板１及び複数の単位画素１０を備えている。複数の単位画素１０は、半導体基板１の上に設けられている。各単位画素１０は、半導体基板１によって支持されている。単位画素１０の一部が半導体基板１によって構成されていてもよい。

単位画素１０は、少なくとも１つの第１画素１０ａと、少なくとも１つの第２画素１０ｂとを含む。第１画素１０ａは、第１の波長域の光に基づくデータを生成するための画素である。第２画素１０ｂは、第２の波長域の光に基づくデータを生成するための画素である。第２の波長域は、第１の波長域の中心波長と異なる中心波長を有する波長域である。第２の波長域の光の波長は、例えば、第１の波長域の光の波長よりも長い。第１の波長域は、例えば、可視光の波長域である。第２の波長域は、例えば、近赤外光の波長域である。生成されるべきデータは、典型的には、画像データである。可視光に基づき、鮮明な画像が得られる。画像は、フルカラー画像であってもよく、モノクロ画像であってもよい。近赤外光に基づき、有用性の高い画像が得られる。

本実施形態において、単位画素１０は、４つの第１画素１０ａと１つの第２画素１０ｂとを含む。ただし、単位画素１０において、第１画素１０ａの数及び第２画素１０ｂの数は特に限定されない。単位画素１０において、第２画素１０ｂの数Ｎ２に対する第１画素１０ａの数Ｎ１の比率（Ｎ１／Ｎ２）は、４であってもよく、２であってもよく、１であってもよい。本明細書において、画素の数は、画素電極の数に等しい。

半導体基板１は、各種の電子回路を含む回路基板でありうる。半導体基板１は、例えば、Ｓｉ基板によって構成されている。

各単位画素１０は、光電変換部１２を含む。光電変換部１２は、光の入射を受けて正の電荷及び負の電荷、典型的には、正孔－電子対を発生させる。光電変換部１２は、半導体基板１の上方に配置された少なくとも１つの光電変換層を含む。図１では、各単位画素１０の光電変換部１２が空間的に互いに分離されて示されている。ただし、これは説明の便宜に過ぎない。複数の単位画素１０の光電変換部１２は、互いに間隔を空けずに半導体基板１の上に連続的に配置されうる。

図１において、単位画素１０は、ｍ行及びｎ列の複数の行及び複数の列に並べられている。ｍ及びｎは、互いに独立して、１以上の整数を表す。単位画素１０は、半導体基板１に例えば２次元に並べられることによって、撮像領域を形成する。撮像装置１００Ａを平面視したとき、撮像素子１００は、光電変換層が存在する領域として規定されうる。

単位画素１０の数及び配置は、特に限定されない。図１では、各単位画素１０の中心が正方格子の格子点上に位置している。各単位画素１０の中心が、三角格子、六角格子などの格子点上に位置するように、複数の単位画素１０が配置されていてもよい。単位画素１０を１次元に並べることによって、撮像素子１００をラインセンサとして使用しうる。

撮像装置１００Ａは、半導体基板１に形成された周辺回路を有する。

周辺回路は、垂直走査回路５２及び水平信号読み出し回路５４を含む。周辺回路は、付加的に、制御回路５６及び電圧供給回路５８を含みうる。周辺回路は、信号処理回路、出力回路などをさらに含んでいてもよい。各回路は、半導体基板１の上に設けられている。周辺回路の一部は、単位画素１０が形成された半導体基板１とは異なる他の基板上に配置されることもありうる。

垂直走査回路５２は、行走査回路とも呼ばれる。複数の単位画素１０の各行に対応してアドレス信号線４４が設けられ、アドレス信号線４４が垂直走査回路５２に接続されている。複数の単位画素１０の各行に対応して設けられた信号線は、アドレス信号線４４に限定されず、垂直走査回路５２には、複数の単位画素１０の行毎に複数の種類の信号線が接続されうる。水平信号読み出し回路５４は、列走査回路とも呼ばれる。複数の単位画素１０の各列に対応して垂直信号線４５が設けられ、垂直信号線４５が水平信号読み出し回路５４に接続されている。

制御回路５６は、撮像装置１００Ａの外部から与えられた指令データ、クロックなどを受け取って撮像装置１００Ａの全体を制御する。典型的には、制御回路５６は、タイミングジェネレータを有し、垂直走査回路５２、水平信号読み出し回路５４、電圧供給回路５８などに駆動信号を供給する。制御回路５６は、例えば、１以上のプロセッサを含むマイクロコントローラによって実現されうる。制御回路５６の機能は、汎用の処理回路とソフトウェアとの組み合わせによって実現されてもよいし、このような処理に特化したハードウェアによって実現されてもよい。

電圧供給回路５８は、電圧線４８を介して、各単位画素１０に所定の電圧を供給する。電圧供給回路５８は、特定の電源回路に限定されず、バッテリーなどの電源から供給された電圧を所定の電圧に変換する回路であってもよいし、所定の電圧を生成する回路であってもよい。電圧供給回路５８は、上述の垂直走査回路５２の一部であってもよい。周辺回路を構成するこれらの回路は、撮像素子１００の外側の周辺領域Ｒ２に配置されうる。

図２は、撮像素子１００の断面を示している。

撮像素子１００は、第１画素アレイ１０２及び第２画素アレイ１０４を有する。第１画素アレイ１０２及び第２画素アレイ１０４は、半導体基板１によって支持されている。半導体基板１と第１画素アレイ１０２との間に第２画素アレイ１０４が配置されている。第１画素アレイ１０２は、第２画素アレイ１０４の上方に積層されている。本実施形態では、第１画素アレイ１０２と第２画素アレイ１０４との間に絶縁層８が設けられている。半導体基板１と第２画素アレイ１０４との間に絶縁層９が設けられている。第１画素アレイ１０２と第２画素アレイ１０４とが接していることもある。「上」及び「下」の方向は、半導体基板１を基準に定められる。半導体基板１から遠ざかる方向が上方向である。半導体基板１に接近する方向が下方向である。

第１画素アレイ１０２は、第１光電変換層１２１、第１対向電極１７及び複数の第１画素電極１３を有する。第１光電変換層１２１、第１対向電極１７及び第１画素電極１３は、第１画素１０ａを構成する。第１光電変換層１２１は、複数の第１画素１０ａに共用された単一の層でありうる。撮像素子１００において、複数の第１画素電極１３は、格子状に並べられている。図２Ａは、隣接する２つの第１画素電極１３を示している。

第２画素アレイ１０４は、第２光電変換層１２２、第２対向電極１８及び複数の第２画素電極１４を有する。第２光電変換層１２２、第２対向電極１８及び第２画素電極１４は、第２画素１０ｂを構成する。第２光電変換層１２２は、複数の第２画素１０ｂに共用された単一の層でありうる。撮像素子１００において、複数の第２画素電極１４は、格子状に並べられている。図２Ａは、第２画素電極１４を１つのみ示している。

第１光電変換層１２１及び第２光電変換層１２２は、図１を参照して説明した光電変換部１２に相当する。第１光電変換層１２１が第１光電変換部に相当し、第２光電変換層１２２が第２光電変換部に相当する。第１光電変換層１２１及び第２光電変換層１２２は、それぞれ、光電変換材料によって作られている。光電変換材料は、典型的には、有機材料である。

第１光電変換層１２１は、第１の波長域の光を吸収して電荷を生成する。第２光電変換層１２２は、第２の波長域の光を吸収して電荷を生成する。第１の波長域の中心波長は、第２の波長域の中心波長と異なる。第２の波長域の光の波長は、第１の波長域の光の波長よりも長い。第１の波長域は、例えば、可視光の波長域である。第１光電変換層１２１は、可視光に感度を持つ材料によって作られている。第２の波長域は、例えば、近赤外光の波長域である。第２光電変換層１２２は、近赤外光に感度を持つ材料によって作られている。互いに異なる特性を持つ２つの光電変換層によって、性質の異なる２種類のデータが得られる。

本実施形態において、第１光電変換層１２１、第２光電変換層１２２及び半導体基板１がこの順番で並んでいる。半導体基板１の法線方向において、第１光電変換層１２１と半導体基板１との間に第２光電変換層１２２が配置されている。言い換えれば、第１画素アレイ１０２は、第２画素アレイ１０４よりも受光面の近くに配置されている。

第１光電変換層１２１が相対的に受光面の近くに位置している場合、第２光電変換層１２２に光が吸収されずに済むので、高い感度でフルカラー画像を形成することが可能である。一方、近赤外光に基づく画像には、フルカラー画像ほどの解像度及び感度は要求されないことが多い。また、プラグを通すためのビアを第１光電変換層１２１に形成せずに済むので、エッチングなどの処理によるダメージが第１光電変換層１２１に残りにくい。このことは、ノイズを低減して第１光電変換層１２１の感度を高めることにつながる。撮像素子１００の一例において、第１画素電極１３の数は、第２画素電極１４の数よりも多い。そのため、第１画素アレイ１０２が可視光に基づく画像を形成する場合、人間の視覚に適合した高感度及び高解像度の画像形成が実現されうる。第２画素アレイ１０４が近赤外光に基づく画像を形成する。第２画素アレイ１０４における実効感度が低かったとしても、第２画素電極１４のために大きい受光面積が確保されるので、十分な感度が達成されうる。こうした観点において、本実施形態の配置は有利である。

「プラグ」は、半導体基板１の法線方向に延びて層の層との間又は層と半導体基板１との電気的な接続を形成するための導体である。「ビア」は、層を厚さ方向に貫通する孔である。孔に充填された導体も含めて「ビア」と呼ぶこともある。

撮像素子１００において、第１光電変換層１２１及び第２光電変換層１２２の並び順は特に限定されない。

図２Ｂは、第１画素アレイ１０２と第２画素アレイ１０４との他の位置関係を示している。この例では、第２画素アレイ１０４と半導体基板１との間に第１画素アレイ１０２が配置されている。つまり、第２光電変換層１２２と半導体基板１との間に第１光電変換層１２１が配置されている。第２画素アレイ１０４は、第１画素アレイ１０２よりも受光面の近くに配置されている。

例えば、第２光電変換層１２２が近赤外光に感度を持つ材料で作られており、その材料が優れた可視光透過性を有している場合、可視光に由来する電荷を生成する第１光電変換層１２１が下層に存在していたとしても、感度の低下の問題が起こりにくい。また、フルカラー画像を形成するにはＲＧＢの信号が必要であるため、第１光電変換層１２１には、より多くの電極及びプラグが接続される。クロストーク及び寄生容量の観点から、プラグは短ければ短いほど有利である。そのため、第１光電変換層１２１が下層に位置していることは、プラグの長さの観点において有利である。第２画素アレイ１０４に含まれた第２画素電極１４の数は、第１画素アレイ１０２の第１画素電極１３の数よりも少ないので、第２画素アレイ１０４が上層に位置している場合、第１光電変換層１２１を貫通する第２プラグ３２の数も少ない。第１光電変換層１２１に形成するべきビアの数を減らすことができるので、第１光電変換層１２１にエッチングなどの処理によるダメージが残りにくい。

第１画素電極１３は、第１光電変換層１２１に電気的に接続されている。第１画素電極１３は、第１の波長域の光に由来する電荷（正孔又は電子）を収集する。第２画素電極１４は、第２光電変換層１２２に電気的に接続されている。第２画素電極１４は、第２の波長域の光に由来する電荷（正孔又は電子）を収集する。

第１画素電極１３は、可視光及び／又は近赤外光に対する透光性を有する透明電極である。透明電極は、ＩＴＯ（Indium Tin Oxide）のような透明導電性酸化物で作られている。第２画素電極１４は、可視光及び／又は近赤外光に対する透光性を有さない非透明電極である。非透明電極の材料としては、金属、金属酸化物、金属窒化物、導電性ポリシリコンなどが挙げられる。第１画素電極１３がＩＴＯを含む材料で作られていると、第２の波長域の光が第１画素電極１３を透過して第２光電変換層１２２に吸収される。これにより、第２画素１０ｂの感度を十分に確保することができる。

本明細書において、「透光性を有する」とは、特定の波長域の光の透過率が４０％以上であることを意味する。可視光の波長域は、例えば、４００ｎｍから７８０ｎｍである。近赤外光の波長域は、例えば、７８０ｎｍから２０００ｎｍである。透過率は、日本産業規格ＪＩＳ Ｒ３１０６（１９９８）に規定された方法によって算出されうる。

絶縁層８及び９は、ＳｉＯ₂などの絶縁材料によって作られている。絶縁層８は、詳細には、第１画素電極１３と第２対向電極１８との間に設けられている。絶縁層９は、詳細には、第２画素電極１４と半導体基板１との間に設けられている。

第１対向電極１７は、第１光電変換層１２１に電気的に接続されている。第１対向電極１７は、複数の第１画素１０ａに共用されている。第２対向電極１８は、第２光電変換層１２２に電気的に接続されている。第２対向電極１８は、複数の第２画素１０ｂに共用されている。第１対向電極１７及び第２対向電極１８は、それぞれ、可視光及び／又は近赤外光に対する透光性を有する透明電極である。

第１対向電極１７は、第１画素電極１３に対応して設けられている。第１光電変換層１２１は、第１対向電極１７と第１画素電極１３とに挟まれている。第２対向電極１８は、第２画素電極１４に対応して設けられている。第２光電変換層１２２は、第２対向電極１８と第２画素電極１４とに挟まれている。

第１画素電極１３と第１対向電極１７との位置関係が入れ替わってもよい。この場合、絶縁層８を省略することによって、第１対向電極１７と第２対向電極１８とを一体化させることができる。言い換えれば、第１光電変換層１２１と第２光電変換層１２２との間に両者に電気的に接する単一の対向電極が設けられていてもよい。

単位画素１０は、少なくとも１つの第１プラグ３１及び少なくとも１つの第２プラグ３２をさらに有する。本実施形態において、単位画素１０は、４つの第１プラグ３１と１つの第２プラグ３２を有する。第１プラグ３１及び第２プラグ３２は、半導体基板１の法線方向に延びている。第１プラグ３１は、半導体基板１と第１画素電極１３とを電気的に接続している。第２プラグ３２は、半導体基板１と第２画素電極１４とを電気的に接続している。

第１プラグ３１及び第２プラグ３２は、導電性材料で作られている。導電性材料としては、金属、金属酸化物、金属窒化物、導電性ポリシリコンなどが挙げられる。

半導体基板１は、第１電荷蓄積領域３及び第２電荷蓄積領域４を有する。第１電荷蓄積領域３及び第２電荷蓄積領域４は、単位画素１０の一部であってもよい。第１電荷蓄積領域３及び第２電荷蓄積領域４は、ｎ型又はｐ型の不純物領域である。第１プラグ３１は、第１電荷蓄積領域３と第１画素電極１３とを電気的に接続している。第２プラグ３２は、第２電荷蓄積領域４と第２画素電極１４とを電気的に接続している。

半導体基板１は、第１電荷蓄積領域３及び第２電荷蓄積領域４に蓄積された電荷を読み出したり、蓄積された電荷をリセットしたりするための複数のトランジスタを有していてもよい。

撮像素子１００に光が照射されると、第１光電変換層１２１及び第２光電変換層１２２において電子－正孔対が生成する。

例えば、第１対向電極１７の電位が第１画素電極１３の電位を上回るように第１対向電極１７と第１画素電極１３との間に電圧が印加されると、正の電荷である正孔が第１画素電極１３に集められ、負の電荷である電子が第１対向電極１７に集められる。第１画素電極１３に集められた正孔が第１プラグ３１及び第１電荷蓄積領域３に蓄積される。

第２対向電極１８の電位が第２画素電極１４の電位を上回るように第２対向電極１８と第２画素電極１４との間に電圧が印加されると、正の電荷である正孔が第２画素電極１４に集められ、負の電荷である電子が第２対向電極１８に集められる。第２画素電極１４に集められた正孔が第２プラグ３２及び第２電荷蓄積領域４に蓄積される。

画素電極と光電変換層との間には、暗時における画素電極への電荷の流れ込みを妨げるブロッキング層が設けられていてもよい。

本実施形態の撮像素子１００は、多層構造を有する。「多層」とは、半導体基板１の法線方向に複数の光電変換層が存在することを意味する。多層構造によれば、画素電極の面積を十分に確保することができるので、画素の感度を高めるうえで有利である。本実施形態では、２つの光電変換層１２１及び１２２が存在するので、撮像素子１００が２層構造を有すると言える。光電変換層１２１及び１２２は、典型的には、互いに異なる光電変換特性を有する。

一般に、近赤外光に感度を持つ材料のバンドギャップは、可視光に感度を持つ材料（パンクロマチック材料）のバンドギャップよりも狭い。そのため、近赤外光に感度を持つ材料を用いて光電変換層を形成すると、常温熱励起による暗電流が原理的に多くなる。本実施形態では、第１光電変換層１２１と第２光電変換層１２２とが電気的に絶縁されているので、第２光電変換層１２２で発生した暗電流の第１光電変換層１２１への流れ込みが阻止される。その結果、暗電流による画質の劣化を防ぐことができる。

撮像素子１００は、カラーフィルタ１９をさらに備えている。カラーフィルタ１９は、第１光電変換層１２１の上方に配置されている。第１光電変換層１２１には、カラーフィルタ１９を通過した光が照射される。カラーフィルタ１９は、例えば、ベイヤーフィルタである。カラーフィルタ１９の働きによって、第１光電変換層１２１から青色、緑色及び赤色の情報を取得してフルカラー画像を形成することができる。カラーフィルタ１９が省略されている場合、撮像素子１００は、モノクロの画像を形成しうる。

撮像素子１００は、複数の集光レンズ２１をさらに備えている。集光レンズ２１は、撮像素子１００の受光面を構成するように半導体基板１の上方に配置されている。集光レンズ２１は、第１画素電極１３の上方に一対一の対応関係で配置されている。集光レンズ２１によれば、斜めに入射する光を減らすことができる。これにより、斜め入射に起因する混色を抑制することができる。

撮像素子１００は、第１シールド電極２３及び第２シールド電極２４をさらに備えている。第１シールド電極２３は、隣り合う第１画素電極１３の間に設けられている。第１シールド電極２３は、第１画素電極１３と同じレベルに位置している。第２シールド電極２４は、隣り合う第２画素電極１４の間に設けられている。第２シールド電極２４は、第２画素電極１４と同じレベルに位置している。「同じレベル」とは、同一の層に位置していること、言い換えれば、半導体基板１から等しい距離に位置していることを意味する。第１シールド電極２３及び第２シールド電極２４は、それぞれ、第１光電変換層１２１及び第２光電変換層１２２に電気的に接している。

第１シールド電極２３及び第２シールド電極２４を設けることによって、第１画素電極１３及び第２画素電極１４のそれぞれにおける電荷の収集効率が向上する。すなわち、第１画素電極１３と第１画素電極１３との間に設けられた第１シールド電極２３に適切なバイアス電圧を印加することによって、第１光電変換層１２１に適切な電位勾配が生じる。この電位勾配によって、電荷の収集効率が向上する。隣接する第１画素１０ａからの電荷の流れ込み、隣接する第１画素１０ａへの電荷の流れ込みが抑制される。その結果、電気的な混色が防止される。同様に、第２画素電極１４と第２画素電極１４との間に設けられた第２シールド電極２４に適切なバイアス電圧を印加することによって、第２光電変換層１２２に適切な電位勾配が生じる。この電位勾配によって、電荷の収集効率が向上する。隣接する第２画素１０ｂからの電荷の流れ込み、隣接する第２画素１０ｂへの電荷の流れ込みが抑制される。その結果、電気的な混色が防止される。したがって、高い解像度及び高い感度が両立されうる。

第１シールド電極２３は、可視光及び／又は近赤外光に対する透光性を有する透明電極である。透明電極は、ＩＴＯのような透明導電性酸化物で作られている。第２シールド電極２４は、可視光及び／又は近赤外光に対する透光性を有さない非透明電極である。非透明電極の材料としては、金属、金属酸化物、金属窒化物、導電性ポリシリコンなどが挙げられる。第１シールド電極２３は、第１画素電極１３と同じ材料で作られていてもよく、異なる材料で作られていてもよい。第２シールド電極２４は、第２画素電極１４と同じ材料で作られていてもよく、異なる材料で作られていてもよい。

本実施形態において、第１シールド電極２３は、単一の電位を持つ単一の電極である。第２シールド電極２４は、単一の電位を持つ単一の電極である。ただし、第１シールド電極２３は、互いに絶縁された複数の部分を有していてもよい。第１シールド電極２３の複数の部分は、同一の電位を持っていてもよく、互いに異なる電位を持っていてもよい。第２シールド電極２４は、互いに絶縁された複数の部分を有していてもよい。第２シールド電極２４の複数の部分は、同一の電位を持っていてもよく、互いに異なる電位を持っていてもよい。

撮像素子１００は、第１シールド電極２３と第２シールド電極２４と電気的に接続している少なくとも１つのプラグ２７をさらに備えている。プラグ２７は、金属、金属酸化物、金属窒化物、導電性ポリシリコンなどの導電性材料で作られている。第１シールド電極２３が第２シールド電極２４に導通している場合、第１シールド電極２３及び第２シールド電極２４の一方に電圧を印加すれば、他方にも同じ電圧が印加される。つまり、電圧の印加及びその制御が容易である。

図２Ｃは、変形例に係る撮像素子１１０の断面を示している。撮像素子１１０において、第１画素電極１３が絶縁層８の上面に接し、第２画素電極１４が絶縁層８の下面に接している。つまり、第１画素電極１３と第２画素電極１４とが絶縁層８を介して隣接している。第１画素電極１３と第２対向電極１８とが絶縁層８を介して向かい合うように、第１画素アレイ１０２と第２画素アレイ１０４とが積層されている。

次に、第１画素電極１３と第２画素電極１４との位置関係について詳細に説明する。

図３Ａは、撮像素子１００を平面視したときの単位画素１０における第１画素電極１３と第２画素電極１４との位置関係を示している。単位画素１０は、４つの第１画素電極１３と１つの第２画素電極１４とを含む。４つの第１画素電極１３は、ベイヤー配列に従い、赤色の光に由来する電荷を収集する第１画素電極１３ｒ、緑色の光に由来する電荷を収集する２つの第１画素電極１３ｇ、及び、青色の光に由来する電荷を収集する第１画素電極１３ｂを含む。平面視において、第１画素電極１３が第２画素電極１４と重なっている。第１画素電極１３の重心の位置は、第２画素電極１４の重心の位置と異なっている。第１画素電極１３の中心領域と第２画素電極１４の中心領域とが面内方向にオフセットしている。第１画素電極１３の一部が第２画素電極１４の一部と重なっている。本実施形態では、第１画素電極１３のそれぞれが第２画素電極１４と重なっている。ベイヤー配列における各交点上に第２画素電極１４が配置されている。

図３Ｂは、図３Ａを部分的に拡大して示している。第１画素電極１３と第２画素電極１４との重なりによって規定される重なり領域１３１の面積Ｓ１は、第１画素電極１３から重なり領域１３１を除いた残余領域１３２の面積Ｓ２よりも小さい。このような構成によれば、第１画素電極１３と第２画素電極１４との間のカップリング容量を減らすことができる。カップリング容量を減らすことによって、変換ゲインの低下が抑制される。言い換えれば、撮像素子１００の感度が向上する。一例において、第１画素電極１３の面積（Ｓ１＋Ｓ２）に対する重なり領域１３１の面積Ｓ１の比率（Ｓ１／（Ｓ１＋Ｓ２））は、１／２未満であり、１／４未満であってもよい。

図３Ｂに示すように、重なり領域１３１の面積Ｓ１は、第２画素電極１４から重なり領域１３１を除いた残余領域１４２の面積Ｓ３よりも小さい。この構成も電極間のカップリング容量の低減に寄与する。

第１画素電極１３の形状は、例えば、平面視で矩形であり、正方形であってもよい。第２画素電極１４の形状は、例えば、平面視で矩形であり、正方形であってもよい。第１プラグ３１は、第１画素電極１３の中心領域に位置している。第２プラグ３２は、第２画素電極１４の中心領域に位置している。重なり領域１３１が狭いので、第１プラグ３１及び第２プラグ３２の配置の自由度が高い。平面視において、第１プラグ３１が第２画素電極１４の範囲外に位置し、第２プラグ３２が第１画素電極１３の範囲外に位置している。平面視で第１プラグ３１から第２画素電極１４及び第２プラグ３２までの距離が十分に確保されているので、第１プラグ３１を介した第１画素電極１３と第２画素電極１４との間のカップリング容量が十分に小さい。第１プラグ３１と第２プラグ３２との間のクロストークも抑制される。これらも撮像素子１００の感度の向上に寄与する。

プラグが画素電極の中心領域に配置されていることは必須ではない。プラグの位置は、適宜変更されうる。

本明細書において、「画素電極の中心領域」は、画素電極を平面視したときの画素電極の重心を含む一定の広さを持つ領域を意味する。具体的には、画素電極が平面視で概ね矩形の形状を有するとき、分割された領域のそれぞれの面積が互いに等しくなるように画素電極を９個の矩形状の領域に分割する。９個の矩形状の領域の中で画素電極の重心を含む領域が中心領域である。画素電極に切り欠きなどが設けられているとき、画素電極を包囲する最小の四角形が９分割されうる。画素電極の重心は、画素電極を包囲する最小の四角形の重心でありうる。中心領域以外の領域は外周領域である。

図３Ａに示す例では、第１画素電極１３のそれぞれが第２画素電極１４と重なっている。第２画素電極１４から全ての重なり領域１３１を除いた残余領域１４３の面積Ｓ４は、重なり領域１３１の面積Ｓ１よりも大きい。第２画素電極１４における全ての重なり領域１３１の面積Ｓ１の合計面積（面積Ｓ１の４倍の面積）は、残余領域１４３の面積Ｓ４よりも小さい。これらの構成も電極間のカップリング容量の低減に寄与する。

単位画素１０を平面視したとき、第１画素電極１３と第２画素電極１４との重なり領域が存在していなくてもよい。つまり、平面視で第１画素電極１３と第２画素電極１４とが接していてもよく、離れていてもよい。言い換えれば、平面視において、第１画素電極１３と第２画素電極１４とが重ならず、重なり領域の面積がゼロであってもよい。このような構成は、電極間のカップリング容量の更なる低減に有利である。

図４Ａ、図４Ｂ及び図４Ｃは、第１画素電極１３及び第２画素電極１４の他の配置を示している。「Ｒ」「Ｇ」「Ｂ」「ＩＲ」の記号は、各画素電極が電荷の収集を担う光の波長域（色）を表している。図４Ａ、図４Ｂ及び図４Ｃの各例において、重なり領域が存在しない。ただし、図３Ａ及び図３Ｂを参照して説明したように、図４Ａ、図４Ｂ及び図４Ｃの各例において、重なり領域が存在していてもよい。

図４Ａに示す例では、単位画素１０に４つの第１画素電極１３と１つの第２画素電極１４とが含まれている。第２画素電極１４は４つの第１画素電極１３に囲まれている。第２画素電極１４の対角線の方向は、第１画素電極１３の対角線の方向に対して４５度傾いている。このような構成によれば、カップリング容量を低減しつつ、第２画素電極１４の面積をより十分に確保することができるので、第２画素１０ｂ（図２Ａ参照）の感度の向上に有利である。図３Ａ及び図４Ａに示す例によれば、第２画素アレイ１０４の解像度は、第１画素アレイ１０２の解像度の１／４であるものの、第２画素１０ｂの受光面積は広いので、十分な感度が確保される。

図４Ｂに示す例では、隣接する４つの単位画素１０の交点上に追加の第２画素電極１４が設けられている。第１画素電極１３の数に対する第２画素電極１４の数の比率は１／２である。図４Ｂに示す例によれば、第２画素アレイ１０４の解像度は、第１画素アレイ１０２の解像度の１／２である。

図４Ｃに示す例では、図４Ｂの例に加え、隣接する２つの単位画素１０の境界線上に追加の第２画素電極１４が設けられている。第２画素電極１４の向き（orientation）は、第１画素電極１３の向きに対して４５度傾いている。第１画素電極１３の数に対する第２画素電極１４の数の比率は１である。図４Ｂに示す例によれば、第２画素アレイ１０４の解像度は、第１画素アレイ１０２の解像度に等しい。

本実施形態では、４つの第１画素電極１３が同一の層に存在している。ただし、この構造は必須ではなく、第１画素電極１３ｒ、第１画素電極１３ｇ、及び、第１画素電極１３ｂが互いに異なる層に存在していてもよい。

次に、第１シールド電極２３及び第２シールド電極２４について詳細に説明する。

図５Ａは、第１画素電極１３及び第１シールド電極２３の平面図である。図５Ｂは、第２画素電極１４及び第２シールド電極２４の平面図である。図５Ｃは、第１画素電極１３、第１シールド電極２３、第２画素電極１４及び第２シールド電極２４の平面図である。撮像素子１００を平面視したとき、第１画素電極１３、第１シールド電極２３、第２画素電極１４及び第２シールド電極２４は、図５Ｃの位置関係を示す。

第１シールド電極２３は、第１画素電極１３を包囲する枠の形状を有する。第１画素電極１３の周囲の全方向にわたって、電荷の収集効率が向上する。第２シールド電極２４も第２画素電極１４を包囲する枠の形状を有する。第２画素電極１４の周囲の全方向にわたって、電荷の収集効率が向上する。電荷の収集効率の向上は、感度の向上につながる。

図５Ａに示すように、第１シールド電極２３は、外周部分２３ａ及び区画部分２３ｂを含む。外周部分２３ａは、単位画素１０に帰属する４つの第１画素電極１３を包囲している部分である。外周部分２３ａは、枠の形状を有する。区画部分２３ｂは、第１画素電極１３のそれぞれが第１シールド電極２３によって個別に包囲されるように、外周部分２３ａに囲まれた領域を４つの領域に区画している部分である。４つの領域の面積は互いに等しい。区画部分２３ｂは、十字の形状を有する。区画部分２３ｂは外周部分２３ａと一体に形成されており、互いに導通している。第１シールド電極２３の区画部分２３ｂは、第２シールド電極２４に重なっていない。

図５Ｂに示すように、第２シールド電極２４は、外周部分２４ａを含む。外周部分は、枠の形状を有する。図５Ｂに示す例において、第２シールド電極２４には、第１シールド電極２３の区画部分２３ｂに相当する部分が存在しない。第２シールド電極２４の設計は、第１シールド電極２３の設計と異なっている。第２シールド電極２４の外周部分２４ａは、第１シールド電極２３の外周部分２３ａの設計と同じ設計を有している。これにより、第１シールド電極２３と第２シールド電極２４との重なりを増やしてシールド抵抗を十分に下げることができる。

図５Ｃは、図５Ａと図５Ｂとの重ね合わせである。第１画素アレイ１０２と第２画素アレイ１０４との積層方向において、第１シールド電極２３の外周部分２３ａは、第２シールド電極２４と重なっている。第１シールド電極２３は、その外周部分２３ａとして、第１方向Ｄ１に延びるライン状の部分を含む。第２シールド電極２４は、その外周部分２４ａとして、第２方向Ｄ２に延びるライン状の部分を含む。第１方向Ｄ１と第２方向Ｄ２とは互いに平行である。第１方向Ｄ１及び第２方向Ｄ２は、例えば、単位画素１０の並び方向における縦方向である。平面視において、第１シールド電極２３のライン状の部分と第２シールド電極２４のライン状の部分とが重なり合っている。少なくとも１つのプラグ２７は、第１シールド電極２３のライン状の部分及び第２シールド電極２４のライン状の部分に沿って設けられた複数のプラグ２７を含む。このような構成によれば、シールド抵抗をより十分に下げることができる。

図５Ａから図５Ｃに示す例によれば、平面視において、第２シールド電極２４は、第２画素電極１４の周囲の３６０度にわたって、第１シールド電極２３に重なっている。これにより、上記した効果がより十分に得られる。

図５Ａから図５Ｃに示す例において、第１シールド電極２３と第１画素電極１３との間の最短距離は、第２シールド電極２４と第２画素電極１４との間の最短距離と異なる。第１シールド電極２３と第１画素電極１３との間の最短距離は、第２シールド電極２４と第２画素電極１４との間の最短距離よりも短い。第１シールド電極２３と第１画素電極１３との間の最短距離は、詳細には、第１シールド電極２３の外周部分２３ａと第１画素電極１３との最短距離であるか、第１シールド電極２３の区画部分２３ｂと第１画素電極１３との最短距離である。第１画素電極１３と第１シールド電極２３とを十分に接近させることによって、第１画素１０ａ（図２Ａ）の感度を十分に向上させることができる。他方、第２画素電極１４と第２シールド電極２４との間の距離を十分に確保することによって、より広い範囲にわたって電荷の収集効率を向上させることができる。

平面視において、第１シールド電極２３によって囲まれた最小の領域の面積Ｍ１は、第２シールド電極２４によって囲まれた最小の領域の面積Ｍ２と異なる。前者の面積Ｍ１は、後者の面積Ｍ２よりも狭い。第１シールド電極２３及び第２シールド電極２４は、第１画素電極１３及び第２画素電極１４のそれぞれに適した設計を有している。図５Ａから図５Ｃに示す例によれば、面積Ｍ２に対する面積Ｍ１の比率（Ｍ１／Ｍ２）は、約１／４である。

図２Ａの断面は、図５Ｃに示す直線Ｌに沿った断面でありうる。図５Ａから図５Ｃに示す例では、第１シールド電極２３が上層に位置し、第２シールド電極２４が下層に位置している。第１画素アレイ１０２の位置と第２画素アレイ１０４の位置とが入れ替わると、第１シールド電極２３の位置と第２シールド電極２４の位置も入れ替わる。

図６は、第２画素アレイ１０４が上層であり、第１画素アレイ１０２が下層であるときの第１画素電極１３、第１シールド電極２３、第２画素電極１４及び第２シールド電極２４の平面図である。下層の第１画素アレイ１０２の解像度が高く、上層の第２画素アレイ１０４の解像度が低い。第２プラグ３２が第２画素電極１４の中心領域から半導体基板１まで延びており、第１シールド電極２３の区画部分２３ｂが第２プラグ３２を避けて設けられている。

図７は、図５Ａから図５Ｃを参照して説明した例の変形例である。図７に示す例において、第２画素電極１４の対角線の方向は、第１画素電極１３の対角線の方向に対して４５度傾いている。この配置は、図４Ａを参照して説明した配置と同じである。図７に示す例によれば、第１画素電極１３と第２画素電極１４との重なりを減らしつつ、第２画素電極１４の面積を増やすことができる。

図８Ａから図８Ｃは、他の変形例を示している。図８Ａは、第１画素電極１３及び第１シールド電極２３の平面図である。図８Ｂは、第２画素電極１４及び第２シールド電極２４の平面図である。図８Ｃは、第１画素電極１３、第１シールド電極２３、第２画素電極１４及び第２シールド電極２４の平面図である。

図８Ａに示すように、第１シールド電極２３の設計は、図５Ａを参照して説明した通りである。ただし、第１プラグ３１の位置が第１画素電極１３の中心領域から外周領域へと移されている。

図８Ｂに示すように、第２シールド電極２４は、外周部分２４ａ及び区画部分２４ｂを含む。外周部分２４ａは、枠の形状を有する部分である。区画部分２４ｂは、外周部分２４ａに囲まれた領域を複数の領域に区画している部分である。詳細には、区画部分２４ｂは、矩形の枠の形状を有し、外周部分２４ａを構成する４つの辺の中点を結んでいる。区画部分２４ｂは外周部分２４ａと一体に形成されており、互いに導通している。

図８Ｃは、図８Ａと図８Ｂとの重ね合わせである。平面視において、第１シールド電極２３の外周部分２３ａは、第２シールド電極２４の外周部分２４ａに重なっている。外周部分２３ａは、外周部分２４ａと同じ設計を有する。第１シールド電極２３の区画部分２３ｂは、第２シールド電極２４に重なっていない。第２シールド電極２４の区画部分２４ｂは、第１シールド電極２３に重なっていない。言い換えれば、平面視において、第１シールド電極２３及び第２シールド電極２４のそれぞれが互いに重ならない部分を有する。第１プラグ３１は、第２シールド電極２４の区画部分２４ｂと重ならない位置に設けられている。このような構成によれば、第１画素電極１３及び第２画素電極１４のそれぞれに適したシールド電極を提供できる。

第１プラグ３１は、区画部分２４ｂによって区画された複数の領域のうち、第２画素電極１４が存在する領域とは異なる領域に位置している。図８Ｃの例では、区画部分２４ｂは、外周部分２４ａに囲まれた領域を１つの矩形の領域と４つの三角形の領域とに区画している。矩形の領域に第２画素電極１４が存在する。４つの三角形の領域のそれぞれに第１プラグ３１が存在する。

第１プラグ３１は、第１画素電極１３から半導体基板１まで延びている。第２光電変換層１２２は、第１プラグ３１を貫通させるためのビアを必要とする。エッチングなどの処理によってビアを形成すると、横方向へのエッチングによるダメージが光電変換層に残る。光電変換層に残留したダメージは、リーク電流の原因となる。しかし、図８Ｃに示す例によれば、第２画素電極１４と同じレベルにおいて、第１プラグ３１が第２シールド電極２４によって囲まれている。つまり、エッチングされた部分が第２シールド電極２４によって囲まれている。第２シールド電極２４が生じさせる電位勾配によって、エッチングされた部分が第２画素電極１４から離されるので、第２画素アレイ１０４におけるノイズが抑制されうる。図８Ａから図８Ｃを参照して説明した例は、特に、低解像度の画素アレイが下層に位置し、高解像度の画素アレイが上層に位置する場合に有効である。

本変形例によれば、第１プラグ３１と第２画素電極１４との間のシールドが確実に達成されるので、第１プラグ３１と第２画素電極１４との間のカップリングがさらに低減されうる。その結果、更なる感度の向上を期待できる。

図９Ａは、さらに他の変形例における第２画素電極１４及び第２シールド電極２４の平面図である。第２シールド電極２４は、外周部分２４ａ、区画部分２４ｂ及び複数の小区画部分２４ｃを含む。外周部分２４ａ及び区画部分２４ｂは、図８Ｂを参照して説明した通りである。小区画部分２４ｃは、矩形の枠の形状を有している。小区画部分２４ｃは、区画部分２４ｂを構成する４つのライン状の部分のそれぞれに設けられており、第１プラグ３１を包囲している。外周部分２４ａ、区画部分２４ｂ及び小区画部分２４ｃは一体に形成されており、互いに導通している。

図９Ｂは、図５Ａと図９Ａとの重ね合わせである。平面視において、第１シールド電極２３の外周部分２３ａは、第２シールド電極２４の外周部分２４ａに重なっている。外周部分２３ａは、外周部分２４ａと同じ設計を有する。第１シールド電極２３の区画部分２３ｂは、第２シールド電極２４に重なっていない。第２シールド電極２４の区画部分２４ｂは、第１シールド電極２３に重なっていない。言い換えれば、平面視において、第１シールド電極２３及び第２シールド電極２４のそれぞれが互いに重ならない部分を有する。

第２シールド電極２４の小区画部分２４ｃは、第１プラグ３１を包囲するとともに、第１シールド電極２３に重なっている。平面視において、小区画部分２４ｃの外形は、第１シールド電極２３の外形よりも内側に収まっていてもよく、第１シールド電極２３の外形と一致していてもよい。小区画部分２４ｃが第２画素電極１４に接しない限り、小区画部分２４ｃの外形の少なくとも一部が第１シールド電極２３の外形の外側に位置していてもよい。

本変形例によれば、図８Ａから図８Ｃを参照して説明した効果と同じ効果が得られる。第１プラグ３１と第２画素電極１４との間のシールドがより確実に達成されるので、第１プラグ３１と第２画素電極１４との間のカップリングがさらに低減されうる。その結果、更なる感度の向上を期待できる。

図１０は、さらに他の変形例における第１画素電極１３、第１シールド電極２３、第２画素電極１４及び第２シールド電極２４の平面図である。図１０に示す例では、第１画素電極１３の数に対する第２画素電極１４の数の比率が等しい。第２シールド電極２４の外周部分２４ａは、４つの第２画素電極１４を包囲している。

第１シールド電極２３及び第２シールド電極２４の設計は、図５Ａ及び図５Ｂを参照して説明した通りである。一方、本変形例によれば、第２シールド電極２４の外周部分２４ａの対角線の方向は、第１シールド電極２３の外周部分２３ａの対角線の方向に対して４５度傾いている。第２シールド電極２４の外周部分２４ａを４５度回転させると、第１シールド電極２３の外周部分２３ａに一致する。第１シールド電極２３は、その外周部分２３ａとして、第１方向Ｄ１に延びるライン状の部分を含む。第２シールド電極２４は、その外周部分２４ａとして、第２方向Ｄ２に延びるライン状の部分を含む。第１方向Ｄ１と第２方向Ｄ２とは互いに交差する。第１方向Ｄ１は、第２方向Ｄ２に対して４５度傾いている。第１シールド電極２３と第２シールド電極２４との重なりが最小化されている。第１シールド電極２３及び第２シールド電極２４のそれぞれに互いに異なるバイアス電圧を印加すべきとき、図１０に示す構成が有用である。

図１０に示す例において、第１シールド電極２３は、第２シールド電極２４から電気的に絶縁されていてもよい。第１シールド電極２３に印加されるべき電圧は、第２シールド電極２４に印加されるべき電圧と異なっていてもよい。第１光電変換層１２１の特性は、第２光電変換層１２２の特性と異なる。そのため、本変形例によれば、第１光電変換層１２１に適した電圧を第１シールド電極２３に印加しつつ、第２光電変換層１２２に適した電圧を第２シールド電極２４に印加することができる。その結果、電荷の収集効率の更なる向上を期待できる。

図１１Ａは、さらに他の変形例における第１画素電極１３、第１シールド電極２３、第２画素電極１４及び第２シールド電極２４の平面図である。図１１Ａの上図が第１画素電極１３及び第１シールド電極２３の組を表している。図１１Ａの下図が第２画素電極１４及び第２シールド電極２４の組を表している。これらが上下に積層される。図１１Ａに示す例では、第１画素電極１３の数に対する第２画素電極１４の数の比率が等しい。第２シールド電極２４の外周部分２４ａは、４つの第２画素電極１４を包囲している。

図１１Ａに示す例では、第１画素電極１３と第２画素電極１４とが概ね重なっている。第１プラグ３１を通すための切り欠きが第２画素電極１４に設けられていることを除き、第２画素電極１４の大きさは、第１画素電極１３の大きさに概ね一致している。つまり、第１シールド電極２３及び第２シールド電極２４によってもたらされる効果は、第１画素電極１３と第２画素電極１４とのオフセットによってもたらされる効果とは独立している。もちろん、両方の構成によって、感度は重畳的に向上する。

図１１Ａに示す例では、第２シールド電極２４の区画部分２４ｂは、十字の形状を有する。つまり、第１シールド電極２３と第２シールド電極２４とが同じ設計を有している。そのため、第１シールド電極２３と第２シールド電極２４との重なりを最大限に増やすことができる。

また、第２シールド電極２４が枠の形状を有していることは必須ではない。例えば、図１１Ｂに示すように、外周部分２４ａは、互いに分離した複数のライン状の部分で構成されていてもよい。区画部分２４ｂは、互いに分離した複数のライン状の部分で構成されていてもよい。各部分への電圧の印加は、プラグを通じて達成されうる。これらの構成は、第１シールド電極２３にも当てはまる。

図１２Ａから図１２Ｃは、それぞれ、単位画素１０における集光レンズ２１の配置を示している。第１画素電極１３、第１シールド電極２３、第２画素電極１４及び第２シールド電極２４の構成は、図７を参照して説明した例に対応している。

図１２Ａに示すように、第１画素電極１３のそれぞれの上方及び第２画素電極１４の上方に集光レンズ２１が設けられている。集光レンズ２１の働きによって、第１光電変換層１２１及び第２光電変換層１２２のそれぞれの感度を向上させることができる。

図１２Ｂに示すように、集光レンズ２１は、第１画素電極１３のそれぞれの上方にのみ設けられていてもよい。第２画素電極１４の上方に集光レンズは設けられていないので、第１画素電極１３の上方に大きいサイズの集光レンズ２１を設けることが可能である。この場合、入射角が広がり、感度も向上する。

図１２Ｃは、集光レンズ２１に加え、ダミーレンズ２２が設けられた例を示している。集光レンズ２１は、第１画素電極１３及び第２画素電極１４のそれぞれの上方に設けられている。ダミーレンズ２２の下方には画素電極が存在しない。隣り合う集光レンズ２１の間に広い空間が存在すると、均一な形状の集光レンズ２１を作製することが難しい。隣り合う集光レンズ２１の間にダミーレンズ２２が設けられていると、集光レンズ２１の形状の均一性が向上する。

以下、他のいくつかの実施形態について説明する。第１実施形態と他の実施形態とで共通する要素には同じ参照符号を付し、それらの説明を省略することがある。各実施形態に関する説明は、技術的に矛盾しない限り、相互に適用されうる。技術的に矛盾しない限り、各実施形態は、相互に組み合わされてもよい。

（第２実施形態）
図１３は、本開示の第２実施形態に係る撮像素子２００の断面を示している。本実施形態においては、第２画素電極１４に対応したカラーフィルタ１９０が設けられている、及び／又は、第２画素電極１４の上方に集光レンズ２１が設けられている。これら点に関して、撮像素子２００は、先に説明した撮像素子１００及び１１０と異なる。

カラーフィルタ１９０は、フィルタ１９ｒ、フィルタ１９ｂ及びフィルタ１９ｉを含む。フィルタ１９ｒは、赤色の光を透過させるフィルタである。フィルタ１９ｂは、青色の光を透過させるフィルタである。フィルタ１９ｉは、近赤外光を透過させるフィルタである。図示しない位置には、ベイヤー配列に基づき、緑色の光を透過させるフィルタが配置されている。

本実施形態では、赤色の光の波長域を第１の波長域と定義する。近赤外光の波長域を第２の波長域と定義する。青色の光の波長域を第１の波長域及び第２の波長域とは異なる第３の波長域と定義する。詳細には、第１の波長域の中心波長、第２の波長域の中心波長及び第３の波長域の中心波長が互いに異なる。

複数の集光レンズ２１は、レンズ２１ｒ、レンズ２１ｂ及びレンズ２１ｉを含む。レンズ２１ｒは、赤色の光によって生成された電荷を収集する第１画素電極１３の上方に配置されたレンズである。レンズ２１ｂは、青色の光によって生成された電荷を収集する第１画素電極１３の上方に配置されたレンズである。レンズ２１ｉは、近赤外光によって生成された電荷を収集する第２画素電極１４の上方に配置されたレンズである。図示しない位置であって、緑色の光によって生成された電荷を収集する第１画素電極１３の上方にもレンズが配置されている。各レンズの形状は、同一であってもよく、異なっていてもよい。各レンズの材料は、同一であってもよく、異なっていてもよい。

ここで、フィルタ１９ｒを第１フィルタ１９ｒと定義する。フィルタ１９ｉを第２フィルタ１９ｉと定義する。フィルタ１９ｂを第３フィルタ１９ｂと定義する。

図１４Ａは、フィルタ及び画素電極の位置関係を概略的に示している。平面視において、第１フィルタ１９ｒは第１画素電極１３ｒと重なり、第２フィルタ１９ｉは第２画素電極１４と重なっている。このような構成によれば、第１画素電極１３と第２画素電極１４との間のカップリング容量を減らしつつ、特定の波長の光を効率的に信号として読み出すことが可能である。均一なカラーフィルタ配列を実現可能であり、歩留まりが向上し、色再現性もよくなる。

平面視において、第３フィルタ１９ｂは、第１フィルタ１９ｒが重なっている第１画素電極１３ｒとは異なる第１画素電極１３ｂと重なっている。このような構成によれば、画素電極間のカップリング容量を減らしつつ、互いに異なる３つの波長域の光を効率的に信号として読み出すことができる。

図１４Ｂは、フィルタ及び画素電極の位置関係を示す他の概略図である。第１画素アレイ１０２と第２画素アレイ１０４とが対向電極１６を共用していることを除き、図１４Ｂに示す例は、図１４Ａを参照して説明した例と同じ配置を有する。

次に、レンズ２１ｒを第１レンズ２１ｒと定義する。レンズ２１ｉを第２レンズ２１ｉと定義する。レンズ２１ｂを第３レンズ２１ｂと定義する。

図１５Ａは、レンズ及び画素電極の位置関係を示す概略的に示している。平面視において、第１レンズ２１ｒの光軸は第１画素電極１３ｒの中心領域に位置し、第２レンズ２１ｉの光軸は第２画素電極１４の中心領域に位置する。詳細には、第１レンズ２１ｒの光軸が第１画素電極１３ｒの中心領域を通るとともに第２画素電極１４の中心領域から逸れている。第２レンズ２１ｉの光軸が第２画素電極１４の中心領域を通るとともに第１画素電極１３ｒの中心領域から逸れている。このような構成によれば、第１画素電極１３と第２画素電極１４との間のカップリング容量を減らしつつ、特定の波長の光を効率的に信号として読み出すことが可能である。均一なレンズ配列を実現可能であり、歩留まりが向上し、入射角特性のバラつきも抑制される。

平面視において、第３レンズ２１ｂの光軸は、第１レンズ２１ｒの光軸が中心領域に位置している第１画素電極１３ｒとは異なる第１画素電極１３ｂの中心領域に位置する．このような構成によれば、画素電極間のカップリング容量を減らしつつ、互いに異なる３つの波長域の光を効率的に信号として読み出すことができる。

図１５Ｂは、レンズ及び画素電極の位置関係を示す他の概略図である。第１画素アレイ１０２と第２画素アレイ１０４とが対向電極１６を共用していることを除き、図１５Ｂに示す例は、図１５Ａを参照して説明した例と同じである。図１５Ｂにおいて、第２フィルタ１９ｉは省略されていてもよい。

本実施形態によれば、１つの画素電極に対して集光レンズ２１が１つのみ設けられている。このことは、画素ピッチの縮小にとって有利であり、撮像素子２００の高精細化を可能にする。集光レンズ２１が上方に設けられていない画素電極が存在していてもよい。例えば、第１実施形態で説明したように、第１光電変換層１２１がパンクロマチック材料で作られ、第２光電変換層１２２が近赤外光に感度を持つ材料で作られているとき、第１画素電極１３の上方にのみ集光レンズ２１が設けられていてもよい。第２画素電極１４の上方には専用の集光レンズが設けられていない。そのような構成によれば、人間の視覚に適合した高感度及び高解像度の画像形成が実現されうる。

第１シールド電極２３及び／又は第２シールド電極２４は、撮像素子２００から省略されていてもよい。

（他の実施形態）
図１６は、他の実施形態に係る撮像素子３００の断面図である。撮像素子３００は、集光レンズ４０をさらに備えている。集光レンズ４０は、積層方向において、第１画素アレイ１０２と第２画素アレイ１０４との間、かつ、第２画素電極１４の上方に配置されている。集光レンズ４０によれば、集光レンズ２１によって集められた光をより多く第２光電変換層１２２に導くことができる。これにより、第２画素１０ｂの感度が向上する。

図１７は、さらに他の実施形態に係る撮像素子４００の断面図である。撮像素子４００は、導波路構造４２をさらに備えている。導波路構造４２は、積層方向において、第１画素アレイ１０２と第２画素アレイ１０４との間に配置されている。平面視において、導波路構造４２は、第２画素電極１４の周囲に位置している。導波路構造４２は、材料の屈折率差を利用して光を特定の方向に導くように構成された構造である。例えば、窒化ケイ素と二酸化ケイ素とを組み合わせによって、導波路構造４２が作製されうる。導波路構造４２によれば、より多くの光を第２光電変換層１２２に導くことができる。これにより、第２画素１０ｂの感度が向上する。

図１６を参照して説明した集光レンズ４０、及び、図１７を参照して説明した導波路構造４２は、他の実施形態にも適宜採用されうる。

（カメラシステムの実施形態）
図１８は、カメラシステム５００の構成を示している。カメラシステム５００は、撮像装置１００Ａ、近赤外光源５０１、レンズ５０２、ＩＳＰ（Image Signal Processor）５０３、信号処理回路５０４、エッジ処理回路５０５及びエッジ処理回路５０６を備えている。カメラシステム５００は、撮像装置１００Ａによって得られた２つの波長域の光に基づくデータを処理して外部に出力するように構成されている。

被写体Ｐ２に向けて近赤外光源５０１から近赤外光Ｐ１が照射される。撮像装置１００Ａは、レンズ５０２を通じて、被写体Ｐ１からの光Ｐ３を受け取る。撮像装置１００Ａは、可視光に基づくデータと近赤外光に基づくデータとを２系統で出力する。可視光に基づくデータは、ＩＳＰ５０３によって処理される。これにより、フルカラー画像が得られる。フルカラー画像は、外部表示器５０９ａに伝えられ、表示される。フルカラー画像は、エッジ処理回路５０６によって処理された後、外部機器及び／又はクラウド５０８ａに伝えられる。近赤外光に基づくデータは、信号処理回路５０４によって処理される。これにより、近赤外光による画像が得られる。信号処理回路５０４は、近赤外光に基づくデータから被写体までの距離などを算出するように構成されていてもよい。近赤外光による画像は、外部表示器５０９ｂに伝えられ、表示される。近赤外光による画像は、エッジ処理回路５０５によって処理された後、外部機器及び／又はクラウド５０８ａに伝えられる。フルカラー画像と近赤外光による画像とを加算して外部表示器５０９ｃに表示することも可能である。

本明細書に開示された技術は、撮像素子に有用である。撮像素子は、撮像装置、光センサなどに適用されうる。撮像装置としては、デジタルスチルカメラ、医療用カメラ、監視用カメラ、車載用カメラ、デジタル一眼レフカメラ、デジタルミラーレス一眼カメラなどのカメラシステムが挙げられる。

１ 半導体基板
３ 第１電荷蓄積領域
４ 第２電荷蓄積領域
１０ 単位画素
１０ａ 第１画素
１０ｂ 第２画素
１２ 光電変換部
１３，１３ｒ，１３ｇ，１３ｂ 第１画素電極
１４ 第２画素電極
１７ 第１対向電極
１８ 第２対向電極
１９，１９０ カラーフィルタ
１９ｒ 第１フィルタ
１９ｉ 第２フィルタ
１９ｂ 第３フィルタ
２１ 集光レンズ
２１ｒ 第１レンズ
２１ｉ 第２レンズ
２１ｂ 第３レンズ
２２ ダミーレンズ
２３ 第１シールド電極
２３ａ 外周部分
２３ｂ 区画部分
２４ 第２シールド電極
２４ａ 外周部分
２４ｂ 区画部分
２４ｃ 小区画部分
２７ プラグ
３１ 第１プラグ
３２ 第２プラグ
４０ 集光レンズ
４２ 導波路構造
１００，１１０，２００，３００，４００ 撮像素子
１００Ａ 撮像装置
１０２ 第１画素アレイ
１０４ 第２画素アレイ
１２１ 第１光電変換層
１２２ 第２光電変換層
１３１ 重なり領域
１３２，１４２，１４３ 残余領域
５００ カメラシステム

Claims (10)

1. 第１光電変換層及び複数の第１画素電極を有する第１画素アレイと、
   第２光電変換層及び複数の第２画素電極を有し、前記第１画素アレイが上方に積層された第２画素アレイと、
   隣り合う前記第１画素電極の間に設けられた第１シールド電極と、
   隣り合う前記第２画素電極の間に設けられた第２シールド電極と、
   を備える、撮像素子。
2. 前記第１シールド電極と前記第２シールド電極と電気的に接続している少なくとも１つのプラグをさらに備える、
   請求項１の撮像素子。
3. 前記第１シールド電極は、第１方向に延びるライン状の部分を含み、
   前記第２シールド電極は、第２方向に延びるライン状の部分を含み、
   前記第１方向と前記第２方向とは互いに平行であり、
   平面視において、前記第１シールド電極の前記ライン状の部分と前記第２シールド電極の前記ライン状の部分とが重なっており、
   前記少なくとも１つのプラグは、前記第１導体及び前記第２導体に沿って設けられた複数のプラグを含む、
   請求項２に記載の撮像素子。
4. 平面視において、前記第１シールド電極及び前記第２シールド電極のそれぞれが互いに重ならない部分を有する、
   請求項１に記載の撮像素子。
5. 前記第１シールド電極は、第１方向に延びるライン状の部分を含み、
   前記第２シールド電極は、第２方向に延びるライン状の部分を含み、
   前記第１方向と前記第２方向とは互いに交差する、
   請求項４に記載の撮像素子。
6. 前記第１シールド電極は、前記第２シールド電極から電気的に絶縁されている、
   請求項１、４又は５に記載の撮像素子。
7. 前記第１シールド電極に印加されるべき電圧は、前記第２シールド電極に印加されるべき電圧と異なる、
   請求項６に記載の撮像素子。
8. 前記第１シールド電極は、前記第１画素電極を包囲する枠の形状を有し、
   前記第２シールド電極は、前記第２画素電極を包囲する枠の形状を有する、
   請求子１から７のいずれか１項に記載の撮像素子。
9. 前記第１画素アレイは、前記第２画素アレイよりも受光面の近くに配置され、
   前記第１シールド電極と前記第１画素電極との間の最短距離は、前記第２シールド電極と前記第２画素電極との間の最短距離と異なる、
   請求項１に記載の撮像素子。
10. 前記第１光電変換層は、第１の波長域の光を吸収して電荷を生成し、
    前記第２光電変換層は、第２の波長域の光を吸収して電荷を生成し、
    前記第１の波長域の中心波長は、前記第２の波長域の中心波長と異なる、
    請求項１から９のいずれか１項に記載の撮像素子。

Images