CN112075073B - 摄像装置及摄像方法 - Google Patents

摄像装置及摄像方法 Download PDF

Info

Publication number
CN112075073B
CN112075073B CN201980029993.6A CN201980029993A CN112075073B CN 112075073 B CN112075073 B CN 112075073B CN 201980029993 A CN201980029993 A CN 201980029993A CN 112075073 B CN112075073 B CN 112075073B
Authority
CN
China
Prior art keywords
period
voltage
electrode
sensitivity
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980029993.6A
Other languages
English (en)
Other versions
CN112075073A (zh
Inventor
冈田雄介
德原健富
佐藤嘉晃
三宅康夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN112075073A publication Critical patent/CN112075073A/zh
Application granted granted Critical
Publication of CN112075073B publication Critical patent/CN112075073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H04N25/589—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

摄像装置(100)具备像素阵列(PA)。在1个帧中，第1期间、第3期间和第2期间按照该第1期间、第3期间和第2期间的顺序出现。在第1期间中，进行像素阵列(PA)中的第1至少1个行的像素信号读出。在第2期间中，进行像素阵列(PA)中的第2至少1个行的像素信号读出。第1至少1个行及第2至少1个行的至少一方包含像素阵列(PA)中的2个行。在第3期间中，不进行像素阵列(PA)的任何行的像素信号读出。第1期间及第2期间是高灵敏度曝光期间及低灵敏度曝光期间中的一方。第3期间是高灵敏度曝光期间及低灵敏度曝光期间中的另一方。

Description

摄像装置及摄像方法
技术领域
本公开涉及摄像装置及摄像方法。
背景技术
以往，对从摄像装置输出的图像的亮度值进行调整。亮度值的调整例如与被摄体的照度等相应地进行。
亮度值的调整例如能够通过摄像元件的入射光量的调整来实现。入射光量的调整例如能够通过透镜的光阑的调整、快门对曝光时间的调整、基于ND(中性密度：NeutralDensity)滤波器(滤光片)的减光等来实现。
亮度值的调整也能够通过摄像元件的灵敏度自身的调整来实现。如果调整了摄像元件的灵敏度，则从摄像元件读出的正或者负的电荷的量被调整。通过电荷的量的调整，输出图像的亮度值被调整。在专利文献1及2中，记载了能够调整灵敏度的摄像元件。
在专利文献1及2的摄像元件中，向光电转换层施加电压。通过控制该电压施加的时间宽度，调整摄像元件的灵敏度。
现有技术文献
专利文献
专利文献1:日本特开2007－104114号公报
专利文献2:日本特开2017－135704号公报
专利文献3:日本特开2017－005051号公报
发明内容
本发明所要解决的课题
在现有技术的摄像装置中，在确保帧速率并且得到好的图像的观点上，还存在改进的余地。本公开提供适于确保帧速率并且得到好的图像的技术。
用于解决课题的手段
本公开提供：
一种摄像装置，具备像素阵列，
在1个帧中，第1期间、第3期间和第2期间按照该第1期间、第3期间和第2期间的顺序出现，
在所述第1期间中，进行所述像素阵列中的第1至少1个行的像素信号读出，
在所述第2期间中，进行所述像素阵列中的第2至少1个行的像素信号读出，
所述第1至少1个行及所述第2至少1个行的至少一方包含所述像素阵列中的2个行，
在所述第3期间中，不进行所述像素阵列的任何行的像素信号读出，
所述第1期间及所述第2期间是高灵敏度曝光期间及低灵敏度曝光期间中的一方，
所述第3期间是所述高灵敏度曝光期间及所述低灵敏度曝光期间中的另一方。
发明效果
本公开所涉及的技术适于确保帧速率并且得到好的图像。
附图说明
图1是摄像装置的示意图。
图2是单位像素的设备构造的示意性的截面图。
图3是用于说明摄像装置中的动作的图。
图4是用于说明信号读出期间中的控制信号的图。
图5是表现对置电极的电压与像素信号读出的关系的图。
图6是表现对置电极的电压与像素信号读出的关系的图。
图7是表现对置电极的电压与像素信号读出的关系的图。
图8是表现对置电极的电压与像素信号读出的关系的图。
图9是表现对置电极的电压与像素信号读出的关系的图。
图10是表现对置电极的电压与像素信号读出的关系的图。
图11是表现对置电极的电压与像素信号读出的关系的图。
图12是表现像素电极－对置电极间的电位差与归一化灵敏度的关系的图。
图13是用于说明摄像装置中的动作的图。
图14是用于说明摄像装置中的动作的图。
图15是用于说明摄像装置中的动作的图。
图16是用于说明摄像装置中的动作的图。
图17是用于说明摄像装置中的动作的图。
图18是用于说明摄像装置中的动作的图。
图19是摄像装置的示意图。
图20是用于说明摄像装置中的动作的图。
图21是用于说明摄像装置中的动作的图。
具体实施方式
(本公开所涉及的一个方式的概要)
本公开的第1方式所涉及的摄像装置是：
一种摄像装置，具备像素阵列，
在1个帧中，第1期间、第3期间和第2期间按照该第1期间、第3期间和第2期间的顺序出现，
在所述第1期间中，进行所述像素阵列中的第1至少1个行的像素信号读出，
在所述第2期间中，进行所述像素阵列中的第2至少1个行的像素信号读出，
所述第1至少1个行及所述第2至少1个行的至少一方包含所述像素阵列中的2个行，
所述第1期间及所述第2期间是高灵敏度曝光期间及低灵敏度曝光期间中的一方，
所述第3期间是所述高灵敏度曝光期间及所述低灵敏度曝光期间中的另一方。
第1方式所涉及的技术适于确保帧速率并且得到好的图像。此外，在所述第3期间中，也可以不进行所述像素阵列的任何行的像素信号读出。
在本公开的第2方式中，例如，在第1方式所涉及的摄像装置中，所述第1至少1个行及所述第2至少1个行的双方也可以各包含所述像素阵列中的2个行。
第2方式所涉及的技术在确保帧速率的观点上是有利的。
在本公开的第3方式中，例如，在第2方式所涉及的摄像装置中，构成所述第1至少1个行的行的数量与构成所述第2至少1个行的行的数量也可以是相同的。
第3方式所涉及的技术在很好地对在时间上变化的被摄体进行摄像的观点上是有利的。
在本公开的第4方式中，例如，在第1至第3方式中任1个所涉及的摄像装置中，所述第1期间及所述第2期间也可以是所述高灵敏度曝光期间，所述第3期间也可以是所述低灵敏度曝光期间。
第4方式所涉及的技术适于以高灵敏度进行摄像的情况。
在本公开的第5方式中，例如，在第1至第3方式中任1个所涉及的摄像装置中，所述第1期间及所述第2期间也可以是所述低灵敏度曝光期间，所述第3期间也可以是所述高灵敏度曝光期间。
第5方式所涉及的技术适于以低灵敏度进行摄像的情况。
在本公开的第6方式中，例如，在第1至第3方式中任1个所涉及的摄像装置中，所述摄像装置的控制模式也可以具备第1模式和第2模式，在所述第1模式中，所述第1期间及所述第2期间也可以是所述高灵敏度曝光期间，所述第3期间也可以是所述低灵敏度曝光期间，在所述第2模式中，所述第1期间及所述第2期间也可以是所述低灵敏度曝光期间，所述第3期间也可以是所述高灵敏度曝光期间。
第1模式适于以高灵敏度进行摄像的情况。第2模式适于以低灵敏度进行摄像的情况。因此，根据第6方式，能够进行适于双方的情况的摄像。
在本公开的第7方式中，例如，在第1至第6方式中任1个所涉及的摄像装置中，在所述1个帧中，所述高灵敏度曝光期间的总期间也可以是所述低灵敏度曝光期间的总期间以上。
根据第7方式所涉及的技术，易于以高灵敏度进行摄像。
在本公开的第8方式中，例如，在第1至第6方式中任1个所涉及的摄像装置中，在所述1个帧中，所述高灵敏度曝光期间的总期间小于所述低灵敏度曝光期间的总期间。
根据第8方式所涉及的技术，易于以低灵敏度进行摄像。
在本公开的第9方式中，例如，第1至第8方式中任1个所涉及的摄像装置也可以还具备半导体基板和光电转换部，所述光电转换部也可以具备光电转换层、第1电极和第2电极，所述半导体基板、所述第1电极、所述光电转换层和所述第2电极也可以按照所述半导体基板、所述第1电极、所述光电转换层和所述第2电极的顺序层叠。
根据第9方式，能够实现易于调整灵敏度的摄像元件。
在本公开的第10方式中，例如，第9方式所涉及的摄像装置也可以具有以下的特征(i)及(ii)中的至少一方。特征(i)也可以是如下特征：所述摄像装置也可以还具备第3电极，所述半导体基板、所述第3电极、所述光电转换层和所述第2电极也可以按照所述半导体基板、所述第3电极、所述光电转换层和所述第2电极的顺序层叠，将所述第3电极在所述高灵敏度曝光期间与所述低灵敏度曝光期间中控制为相互不同的电压。特征(ii)也可以是如下特征：将所述第2电极在所述高灵敏度曝光期间与所述低灵敏度曝光期间中控制为相互不同的电压。
如果像第10方式那样控制电极的电压，则能够调整灵敏度。
在本公开的第11方式中，例如，第10方式所涉及的摄像装置也可以具有以下的特征(I)及(II)中的至少一方。特征(I)也可以是如下特征：所述摄像装置具有所述特征(i)以及第3时间常数，该第3时间常数用于依照所述第3时间常数使所述第3电极的电压变化，所述第3期间是所述第3时间常数的2倍以上。特征(II)也可以是如下特征：所述摄像装置具有所述特征(ii)以及第2时间常数，该第2时间常数用于依照所述第2时间常数使所述第2电极的电压变化，所述第3期间是所述第2时间常数的2倍以上。
根据第11方式，在第3期间中，即使考虑到时间常数的存在，也能够使电极的电压足够接近设想值。这在得到期望的灵敏度的观点上是有利的。
本公开的第12方式所涉及的摄像方法是：
一种摄像方法，使用具备像素阵列的摄像装置，
在1个帧中，第1期间、第3期间和第2期间按照该第1期间、第3期间和第2期间的顺序出现，
在所述第1期间中，进行所述像素阵列中的第1至少1个行的像素信号读出，
在所述第2期间中，进行所述像素阵列中的第2至少1个行的像素信号读出，
所述第1至少1个行及所述第2至少1个行的至少一方包含所述像素阵列中的2个行，
所述第1期间及所述第2期间是高灵敏度曝光期间及低灵敏度曝光期间中的一方，
所述第3期间是所述高灵敏度曝光期间及所述低灵敏度曝光期间中的另一方。
第12方式所涉及的技术适于确保帧速率并且得到好的图像。此外，在所述第3期间中，也可以不进行所述像素阵列的任何行的像素信号读出。
本公开的第13方式所涉及的摄像装置具备：
信号线；
多个像素，生成各自与入射光的量相应的像素信号，并将所述像素信号向所述信号线顺次输出；以及
电压供给电路，在第1帧期间中，将第1电压和与所述第1电压不同的第2电压分别以2次以上交替地向所述多个像素中的各个像素同时供给；
所述多个像素中的各个像素包含：
光电转换部，在所述第1电压被供给的第1期间中以第1灵敏度将光转换为电信号，在所述第2电压被供给的第2期间中以与所述第1灵敏度不同的第2灵敏度将光转换为电信号；以及
第1晶体管，将所述电信号放大并输出所述像素信号；
所述多个像素之中的至少2个像素在所述第1帧期间内的所述第1期间之中的1个期间中将所述像素信号向所述信号线顺次输出。
在本公开的第14方式中，例如，在第13方式所涉及的摄像装置中，所述多个像素中的各个像素也可以在所述第1帧期间内的所述第1期间中将所述像素信号向所述信号线输出。
在本公开的第15方式中，例如，在第13方式或者第14方式所涉及的摄像装置中，所述多个像素中的各个像素也可以在所述第1帧期间内的所述第2期间中不将所述像素信号向所述信号线输出。
在本公开的第16方式中，例如，在第13方式所涉及的摄像装置中，所述多个像素各自的所述光电转换部也可以包含：与所述第1晶体管的栅极电连接的第1电极、与所述第1电极对置的第2电极、以及位于所述第1电极与所述第2电极之间的光电转换层，所述电压供给电路也可以向所述多个像素各自的所述光电转换部的所述第2电极交替地供给所述第1电压及所述第2电压。
在本公开的第17方式中，例如，在第13方式所涉及的摄像装置中，所述多个像素各自的所述光电转换部也可以包含：具有第1面以及位于所述第1面的相反侧的第2面的光电转换层、位于所述第1面上的第1电极及第3电极、以及位于所述第2面上且与所述第1电极及所述第3电极对置的第2电极，所述第1电极也可以与所述第1晶体管的栅极电连接，所述电压供给电路也可以向所述多个像素各自的所述光电转换部的所述第3电极交替地供给所述第1电压及所述第2电压。
在本公开的第17方式中，例如，在第13方式所涉及的摄像装置中，所述多个像素各自的所述光电转换部也可以包含光电二极管，所述多个像素中的各个像素也可以包含：源极及漏极的一方与所述光电二极管电连接且源极及漏极的另一方与所述第1晶体管的栅极电连接的第2晶体管、以及源极及漏极的一方与所述光电二极管电连接且源极及漏极的另一方被施加规定的电压的第3晶体管，所述电压供给电路也可以向所述第3晶体管的栅极交替地供给所述第1电压及所述第2电压。
在本公开的第19方式中，例如，在第18方式所涉及的摄像装置中，所述电压供给电路也可以向所述第2晶体管的栅极交替地供给第3电压和与所述第3电压不同的第4电压。
在本公开的第20方式中，例如，第13至第19方式中任1个所涉及的摄像装置也可以还具备：第1控制电路，使所述电压供给电路供给所述第1电压及所述第2电压；以及第2控制电路，使所述多个像素中的各个像素将所述像素信号向所述信号线顺次输出。
本公开的第21方式所涉及的摄像装置是：
一种摄像装置，具备像素阵列，
在1个帧中，第1期间和第3期间按照该第1期间和第3期间的顺序出现，
在所述第1期间中，进行所述像素阵列中的第1至少1个行的像素信号读出，
在所述第3期间中，进行所述像素阵列中的第3至少1个行的像素信号读出，
在跨所述第1期间与所述第3期间的边界的期间中进行像素信号读出的所述像素阵列的行不存在，
所述第1期间是高灵敏度曝光期间及低灵敏度曝光期间中的一方，
所述第3期间是所述高灵敏度曝光期间及所述低灵敏度曝光期间中的另一方。
第21方式所涉及的技术适于确保帧速率并且得到好的图像。
本公开的第22方式所涉及的摄像方法是：
一种摄像方法，使用具备像素阵列的摄像装置，
在1个帧中，第1期间和第3期间按照该第1期间和第3期间的顺序出现，
在所述第1期间中，进行所述像素阵列中的第1至少1个行的像素信号读出，
在所述第3期间中，进行所述像素阵列中的第3至少1个行的像素信号读出，
在跨所述第1期间与所述第3期间的边界的期间中进行像素信号读出的所述像素阵列的行不存在，
所述第1期间是高灵敏度曝光期间及低灵敏度曝光期间中的一方，
所述第3期间是所述高灵敏度曝光期间及所述低灵敏度曝光期间中的另一方。
第22方式所涉及的技术适于确保帧速率并且得到好的图像。
在本说明书中，使用高灵敏度曝光期间这样的用语以及低灵敏度曝光期间这样的用语。高灵敏度曝光期间指的是与低灵敏度曝光期间相比得到高的灵敏度的期间。低灵敏度曝光期间指的是与高灵敏度曝光期间相比得到低的灵敏度的期间。在此，低的灵敏度是包含灵敏度为零的情况的概念。低灵敏度曝光期间是包含灵敏度为零的期间的概念。
在本说明书中，有时使用第1、第2、第3……这样的序数词。在对某要素附加序数词的情况下，不必须存在顺序更小的同种的要素。
以下，参照附图详细说明本公开的实施方式。此外，以下说明的实施方式均表示概括性或者具体性的例子。在以下的实施方式中表示的数值、形状、材料、构成要素、构成要素的配置及连接方式、步骤、步骤的顺序等为一例，其意图不在于限定本公开。本说明书中说明的各种方式只要不产生矛盾则能够相互组合。另外，在以下的实施方式中的构成要素之中，关于在表示最上位概念的独立权利要求中未记载的构成要素，作为任意的构成要素进行说明。在以下的说明中，具有实质上相同的功能的构成要素由共通的参照标记表示，有时省略说明。
在一部分附图中，为了简化附图，忽略时间常数的影响。另一方面，在图8及图9中，考虑时间常数的影响。
(实施方式1)
(摄像装置的电路构成)
图1表示实施方式1所涉及的摄像装置的例示的电路构成。图1所示的摄像装置100具有包含以2维排列的多个单位像素10的像素阵列PA。图1示意性地表示单位像素10以2行2列的矩阵状被配置的例子。显然，摄像装置100中的单位像素10的数量及配置不限定于图1所示的例子。
各单位像素10具有光电转换部13及信号检测电路14。如以后参照附图说明的那样，光电转换部13具有被夹在相互对置的2个电极之间的光电转换层，接受入射的光并生成信号。光电转换部13不需要其整体是按每个单位像素10而独立的元件，光电转换部13的例如一部分也可以跨多个单位像素10。信号检测电路14是检测由光电转换部13生成的信号的电路。在该例中，信号检测电路14包含信号检测晶体管24及地址晶体管26。信号检测晶体管24及地址晶体管26典型地是场效应晶体管(FET)，在此，例示N沟道MOS作为信号检测晶体管24及地址晶体管26。
如图1中示意地所示，信号检测晶体管24的控制端子(在此为栅极)具有与光电转换部13的电连接。由光电转换部13生成的信号电荷(空穴或者电子)被积蓄在电荷积蓄部41中。电荷积蓄部41在包含信号检测晶体管24的栅极与光电转换部13之间的区域在内的区域中扩展。电荷积蓄部41是包含所谓浮动扩散的部分。光电转换部13的构造的详细情况留待后述。
摄像装置100具备对像素阵列PA进行驱动且在多个定时取得图像的驱动部。驱动部包含电压供给电路32、电压供给电路35、复位电压源34、垂直扫描电路36、列信号处理电路37、水平信号读出电路38及像素驱动信号生成电路39。
各单位像素10的光电转换部13还具有与灵敏度控制线42的连接。在图1所例示的构成中，灵敏度控制线42与电压供给电路32连接。如以下详述的那样，电压供给电路32在高灵敏度曝光期间与低灵敏度曝光期间之间将相互不同的电压向对置电极12供给。另外，也可以在帧间将不同的电压向对置电极12供给。
如后所述，光电转换部13不仅具有对置电极12，还具有像素电极11及光电转换层15。另外，在图1所例示的构成中，屏蔽电极17具有与灵敏度控制线45的连接。灵敏度控制线45与电压供给电路35连接。电压供给电路35将屏蔽电压向屏蔽电极17供给。典型地，屏蔽电极17与像素电极11被电分离。在图1及图2的例子中，屏蔽电极17与像素电极11相互相离。在该例中，屏蔽电极17及像素电极11与光电转换层15的一个表面相接，对置电极12与光电转换层15的另一个表面相接。
屏蔽电极17中的屏蔽电压能够用于单位像素10间的串扰抑制。例如，该串扰抑制通过将比施加至像素电极11的复位电压Vr低的屏蔽电压施加至屏蔽电极17来实现。向屏蔽电极17施加的屏蔽电压也可以是负电压。
在沿着像素电极11的厚度方向观察时，即在平面视中，屏蔽电极17也可以包围像素电极11。更具体而言，也可以在屏蔽电极17中设置有多个贯通孔，每1个贯通孔收容1个像素电极11。屏蔽电极17既可以是连在一起的一体的电极，也可以由相互分离的多个电极构成。
此外，也可以省略灵敏度控制线45及电压供给电路35，而将屏蔽电极17与摄像装置100的地连接。像这样也能够抑制串扰。另外，也可以省略屏蔽电极17、灵敏度控制线45及电压供给电路35。这些点对于实施方式2也是同样的。
在实施方式1中的“高灵敏度曝光期间”中，通过光电转换而生成的正及负的电荷的一方(信号电荷)以相对高的灵敏度被积蓄在电荷积蓄部41中。即，在“高灵敏度曝光期间”中，以相对高的灵敏度将光转换为电信号。另外，在实施方式1中的“低灵敏度曝光期间”中，通过光电转换而生成的正及负的电荷的一方(信号电荷)以相对低的灵敏度被积蓄在电荷积蓄部41中。即，在“低灵敏度曝光期间”中，以相对低的灵敏度将光转换为电信号。低的灵敏度包含灵敏度为0的情况。这些对于后述的实施方式2及3也是同样的。
通过控制相对于像素电极11的电位的对置电极12的电位，能够通过像素电极11收集通过光电转换而在光电转换层15内产生的空穴－电子对之中的空穴及电子的某一方。例如在利用空穴作为信号电荷的情况下，通过使对置电极12的电位比像素电极11高，能够通过像素电极11选择性地收集空穴。另外，每单位时间收集的信号电荷量与像素电极11和对置电极12的电位差相应地变化。以下，例示利用空穴作为信号电荷的情况。当然，也能够利用电子作为信号电荷。电压供给电路32及电压供给电路35不限定于特定的电源电路，也可以是生成规定的电压的电路，还可以是将从其他电源供给的电压转换为规定的电压的电路。
各单位像素10具有与供给电源电压VDD的电源线40的连接。如图所示，在电源线40上，连接着信号检测晶体管24的输入端子(典型地是漏极)。电源线40作为源极跟随器电源发挥功能，从而信号检测晶体管24将由光电转换部13生成的信号放大并输出。
在信号检测晶体管24的输出端子(在此为源极)上，连接着地址晶体管26的输入端子(在此为漏极)。地址晶体管26的输出端子(在此为源极)与按像素阵列PA的每列配置的多个垂直信号线47之中的1个连接。地址晶体管26的控制端子(在此为栅极)与地址控制线46连接，通过控制地址控制线46的电位，能够将信号检测晶体管24的输出选择性地向对应的垂直信号线47读出。
在图示的例子中，地址控制线46与垂直扫描电路(也被称为“行扫描电路”)36连接。垂直扫描电路36通过向地址控制线46施加规定的电压，以行为单位选择各行中配置的多个单位像素10。由此，执行被选择的单位像素10的信号的读出、以及后述的像素电极11的复位。
进而，在垂直扫描电路36上，连接着像素驱动信号生成电路39。在图示的例子中，像素驱动信号生成电路39生成对像素阵列PA的各行中配置的单位像素10进行驱动的信号。生成的像素驱动信号被向由垂直扫描电路36选择的行的单位像素10供给。
垂直信号线47是将来自像素阵列PA的像素信号向周边电路传递的主信号线。在垂直信号线47上，连接着列信号处理电路(也被称为“行信号积蓄电路”)37。列信号处理电路37进行以相关双重采样为代表的噪音抑制信号处理及模拟－数字转换(AD转换)等。如图所示，列信号处理电路37与像素阵列PA中的单位像素10的各列对应地设置。在这些列信号处理电路37上，连接着水平信号读出电路(也被称为“列扫描电路”)38。水平信号读出电路38从多个列信号处理电路37向水平共通信号线49顺次读出信号。
在图1所例示的构成中，单位像素10具有复位晶体管28。复位晶体管28例如能够与信号检测晶体管24及地址晶体管26同样是场效应晶体管。以下，只要没有特别说明，就说明适用了N沟道MOS作为复位晶体管28的例子。如图所示，该复位晶体管28被连接在供给复位电压Vr的复位电压线44与电荷积蓄部41之间。复位晶体管28的控制端子(在此为栅极)与复位控制线48连接，通过控制复位控制线48的电位，能够将电荷积蓄部41的电位复位为复位电压Vr。在该例中，复位控制线48与垂直扫描电路36连接。因此，通过垂直扫描电路36向复位控制线48施加规定的电压，能够以行为单位将各行中配置的多个单位像素10复位。
在该例中，向复位晶体管28供给复位电压Vr的复位电压线44与复位电压供给电路34(以下简称为“复位电压源34”)连接。复位电压源34只要具有在摄像装置100动作时能够向复位电压线44供给规定的复位电压Vr的构成即可，与上述的电压供给电路32同样，不限定于特定的电源电路。电压供给电路32、电压供给电路35及复位电压源34各自既可以是单一的电压供给电路的一部分，也可以是独立的个别的电压供给电路。此外，电压供给电路32、电压供给电路35及复位电压源34中的至少1个也可以是垂直扫描电路36的一部分。或者，来自电压供给电路32的灵敏度控制电压、来自电压供给电路35的灵敏度控制电压以及/或者来自复位电压源34的复位电压Vr也可以经由垂直扫描电路36向各单位像素10供给。
也能够使用信号检测电路14的电源电压VDD作为复位电压Vr。在该情况下，能够使得向各单位像素10供给电源电压的电压供给电路(在图1中未图示)与复位电压源34共通。另外，能够使电源线40与复位电压线44共通，因此能够简化像素阵列PA中的布线。但是，通过将复位电压Vr设为与信号检测电路14的电源电压VDD不同的电压，能够实现摄像装置100的更灵活的控制。
(单位像素的设备构造)
图2示意性地表示单位像素10的例示的设备构造。在图2所例示的构成中，上述的信号检测晶体管24、地址晶体管26及复位晶体管28被形成于半导体基板20。半导体基板20不限定于其整体为半导体的基板。半导体基板20也可以是在形成感光区域一侧的表面设置了半导体层的绝缘性基板等。在此，说明使用P型硅(Si)基板作为半导体基板20的例子。
半导体基板20具有杂质区域(在此为N型区域)26s、24s、24d、28d及28s、以及用于单位像素10间的电分离的元件分离区域20t。在此，元件分离区域20t也被设置在杂质区域24d与杂质区域28d之间。元件分离区域20t通过例如基于规定的注入条件进行受体的离子注入来形成。
杂质区域26s、24s、24d、28d及28s典型地是在半导体基板20内形成的扩散层。如图2中示意性地所示，信号检测晶体管24包含杂质区域24s及杂质区域24d、以及栅极电极24g(典型地是多晶硅电极)。杂质区域24s作为信号检测晶体管24的例如源极区域发挥功能。杂质区域24d作为信号检测晶体管24的例如漏极区域发挥功能。在杂质区域24s与杂质区域24d之间，形成信号检测晶体管24的沟道区域。
同样，地址晶体管26包含杂质区域26s及杂质区域24s、以及与地址控制线46(参照图1)连接的栅极电极26g(典型地是多晶硅电极)。在该例中，信号检测晶体管24及地址晶体管26通过共享杂质区域24s从而相互电连接。杂质区域26s作为地址晶体管26的例如源极区域发挥功能。杂质区域26s具有与图2中未图示的垂直信号线47(参照图1)的连接。复位晶体管28包含杂质区域28d及28s、以及与复位控制线48(参照图1)连接的栅极电极28g(典型地是多晶硅电极)。杂质区域28s作为复位晶体管28的例如源极区域发挥功能。杂质区域28s具有与图2中未图示的复位电压线44(参照图1)的连接。
在半导体基板20上，以覆盖信号检测晶体管24、地址晶体管26及复位晶体管28的方式配置有层间绝缘层50(典型地是二氧化硅层)。如图所示，在层间绝缘层50中，能够配置布线层56。布线层56典型地由铜等金属形成，例如能够在其一部分中包含上述的垂直信号线47等布线。层间绝缘层50中的绝缘层的层数、以及层间绝缘层50中配置的布线层56中包含的层数能够任意地设定，不限定于图2所示的例子。
在层间绝缘层50上，配置上述的光电转换部13。如果采用其他说法，在本公开的实施方式中，构成像素阵列PA(参照图1)的多个单位像素10被形成在半导体基板20上。在半导体基板20上以2维排列的多个单位像素10形成感光区域(像素区域)。相邻的2个单位像素10间的距离(像素间距)例如能够是2μm左右。
光电转换部13包含像素电极11、对置电极12、以及被配置在它们之间的光电转换层15。在该例中，对置电极12及光电转换层15跨多个单位像素10形成。另一方面，像素电极11按每个单位像素10设置，与相邻的其他单位像素10的像素电极11在空间上分离，从而相对于其他单位像素10的像素电极11电分离。
对置电极12典型地是由透明的导电性材料形成的透明电极。对置电极12被配置在光电转换层15中供光入射一侧。因此，透射了对置电极12的光向光电转换层15入射。此外，由摄像装置100检测的光不限定于可见光的波长范围(例如380nm以上且780nm以下)内的光。本说明书中的“透明”意味着透射想要检测的波长范围的光的至少一部分，不必须在可见光的波长范围整体中透射光。在本说明书中，为了方便，将包含红外线及紫外线的电磁波整体表现为“光”。在对置电极12中，例如能够使用ITO、IZO、AZO、FTO、SnO2、TiO2、ZnO2等透明导电性氧化物(Transparent Conducting Oxide(TCO))。
光电转换层15接受入射的光并产生空穴－电子对。光电转换层15典型地由有机半导体材料形成。构成光电转换层15的材料的具体例留待后述。光电转换层15典型地具有膜的形状。
如参照图1说明的那样，对置电极12具有与连接至电压供给电路32的灵敏度控制线42的连接。对置电极12也可以跨多个单位像素10形成。如果像这样，则能够经由灵敏度控制线42，从电压供给电路32将期望的大小的灵敏度控制电压向多个单位像素10之间一并施加。也能够将对置电极12构成为将灵敏度控制电压向像素阵列PA的每行一并施加。只要能够从电压供给电路32施加期望的大小的灵敏度控制电压，则对置电极12也可以按每个单位像素10分离地设置。同样，光电转换层15也可以按每个单位像素10分离地设置。
通过控制相对于像素电极11的电位的对置电极12的电位，能够通过像素电极11收集通过光电转换而在光电转换层15内产生的空穴－电子对之中的空穴及电子的某一方。例如在利用空穴作为信号电荷的情况下，通过使对置电极12的电位比像素电极11高，能够通过像素电极11选择性地收集空穴。另外，每单位时间收集的信号电荷量与像素电极11和对置电极12之间的电位差相应地变化。以下，例示利用空穴作为信号电荷的情况。当然，也能够利用电子作为信号电荷。
通过在对置电极12与像素电极11之间被施加恰当的偏置电压，从而与对置电极12对置的像素电极11收集在光电转换层15中通过光电转换而产生的正及负的电荷之中的一方。像素电极11由铝、铜等金属、金属氮化物、或者通过掺杂杂质从而被赋予了导电性的多晶硅等形成。
也可以将像素电极11设为遮光性的电极。例如，通过形成厚度为100nm的TaN电极作为像素电极11，能够实现足够的遮光性。通过将像素电极11设为遮光性的电极，能够抑制穿过了光电转换层15的光向形成于半导体基板20的晶体管(在该例中是信号检测晶体管24、地址晶体管26及复位晶体管28中的至少某一个)的沟道区域或者杂质区域入射。也可以利用上述的布线层56在层间绝缘层50内形成遮光膜。通过由这些遮光性的电极或者遮光膜抑制光向形成于半导体基板20的晶体管的沟道区域入射，能够抑制晶体管的特性的偏移(例如阈值电压的变动)等。另外，通过抑制光向形成于半导体基板20的杂质区域入射，能够抑制由于杂质区域中的意外的光电转换引起噪声混入。像这样，抑制光向半导体基板20入射，有助于提高摄像装置100的可靠性。
如图2中示意性地所示，像素电极11经由插塞52、布线53及接触插塞54与信号检测晶体管24的栅极电极24g连接。换言之，信号检测晶体管24的栅极具有与像素电极11的电连接。插塞52及布线53例如能够由铜等金属形成。插塞52、布线53及接触插塞54构成信号检测晶体管24与光电转换部13之间的电荷积蓄部41(参照图1)的至少一部分。布线53能够是布线层56的一部分。另外，像素电极11经由插塞52、布线53及接触插塞55也与杂质区域28d连接。在图2所例示的构成中，信号检测晶体管24的栅极电极24g、插塞52、布线53、接触插塞54及55、以及作为复位晶体管28的源极区域及漏极区域中的一方的杂质区域28d，作为积蓄由像素电极11收集的信号电荷的电荷积蓄部41发挥功能。
通过由像素电极11收集信号电荷，与电荷积蓄部41中积蓄的信号电荷的量相应的电压被施加至信号检测晶体管24的栅极。信号检测晶体管24放大该电压。由信号检测晶体管24放大的电压作为信号电压经由地址晶体管26被选择性地读出。
(摄像装置的动作)
参照图3，关于使用高灵敏度曝光期间及低灵敏度曝光期间取得图像进行说明。图3是表示实施方式1所涉及的摄像装置中的动作的一例的定时图。图3中的图(a)表示垂直同步信号VD的下降沿(或者上升沿)的定时。图(b)表示水平同步信号HD的下降沿(或者上升沿)的定时。另外，图(c)表示经由灵敏度控制线42从电压供给电路32向对置电极12施加的电压Vb的时间性变化的一例。图(d)示意性地表示像素阵列PA的各行中的信号读出期间、高灵敏度曝光期间及低灵敏度曝光期间。电压Vb的基准例如是摄像装置的接地电位。另外，虽然在图3中未表示，经由灵敏度控制线45从电压供给电路35向屏蔽电极17施加了规定的电压Vs。电压Vs例如是0V。
在图3的图(d)中，像素阵列PA的各行中的信号读出期间与灵敏度相关联地被表示。点影的矩形示意性地表现各行中的高灵敏度曝光期间。附加斜线的矩形示意性地表示各行中的低灵敏度曝光期间。白色的矩形示意性地表示各行中的信号的读出期间。在图(d)中，白色的矩形区域与附加斜线的矩形区域重叠。也就是说，在该例中，信号的读出期间被包含在低灵敏度曝光期间中。
以下，说明摄像装置100中的动作的一例。为了简单，在此说明像素阵列PA中包含的像素的行数是第R0行到第R15行的合计16行的情况下的动作的例子。
在图像的取得中，执行像素阵列PA中的各单位像素10的电荷积蓄部41的复位、以及在复位后积蓄的像素信号的读出。在本实施方式中的摄像装置中，在一次读出期间之中，进行像素信号的读出以及用于下1帧期间中的电荷积蓄的电荷积蓄部41的复位。例如，如图3所示，基于垂直同步信号VD，开始属于第R0行的多个像素的信号读出。时刻t0是该开始时刻中的1个。
如上所述，由图3的(d)中的一个白色的矩形表示的期间是信号读出期间。在图4中，表示信号读出期间中的控制信号的定时图的一例。在图4中，Vsel表现地址控制线46的电位。电位Vsel能够在作为低(Low)电平的VL1与高(High)电平的VH1之间变化。Vrc表现复位控制线48的电位。电位Vrc能够在作为低电平的VL2与作为高电平的VH2之间变化。VFD表现电荷积蓄部41的电位。电位VFD在电荷积蓄部41中积蓄了电荷时，作为像素信号Vpsig被利用。电位VFD在电荷积蓄部41被复位了时，作为复位信号Vrsig被利用。
在时刻t0，信号读出期间开始。在该信号读出期间中，首先最初基于垂直同步信号VD，第R0行的地址控制线46的电位Vsel从低电平切换为高电平。由此，栅极与该地址控制线46连接的地址晶体管26从截止(OFF)切换为导通(ON)。由此，电荷积蓄部41的电位VFD被向垂直信号线47输出。具体而言，像素信号Vpsig被向垂直信号线47输出。该像素信号Vpsig是与前1帧期间中在电荷积蓄部41中积蓄的电荷量对应的信号。像素信号Vpsig被向列信号处理电路37传递。
在图3的例子中，由图(d)的白色的矩形表现的信号读出期间不仅包含用于读出像素信号Vpsig的期间，而且还包含复位期间。复位期间是用于将单位像素10的电荷积蓄部41的电位复位的期间。具体而言，在该例中，在上述的像素读出完成后，进行属于第R0行的像素的复位。在像素读出完成与属于第R0行的像素的复位之间，也可以隔着列信号处理电路37中的像素信号的AD转换等。
属于第R0行的像素的复位按照以下的次序进行。第R0行的复位控制线48的电位Vrc如图4所示从低电平切换为高电平。由此，栅极与该复位控制线48连接的复位晶体管28从截止切换为导通。由此，电荷积蓄部41与复位电压线44被连接，向电荷积蓄部41供给复位电压Vr。由此，电荷积蓄部41的电位被复位为复位电压Vr。在此，复位电压Vr例如是0V。
其后，复位控制线48的电位Vrc从高电平切换为低电平。由此，复位晶体管28从导通切换为截止。在复位晶体管28是截止时，经由垂直信号线47，从第R0行的单位像素10读出复位信号Vrsig。复位信号Vrsig是与复位电压Vr的大小对应的信号。复位信号Vrsig被向列信号处理电路37传递。
在复位信号Vrsig读出后，地址控制线46的电位Vsel从高电平切换为低电平。由此，地址晶体管26从导通切换为截止。
如上所述，被读出的像素信号Vpsig及复位信号Vrsig分别被向列信号处理电路37传递。通过取得这些信号的差量，能够去除固定模式噪声。具体而言，复位信号Vrsig对应于噪声成分，通过将该噪声成分从像素信号Vpsig中减去，来去除噪声。
在该例中，如图3中示意的所示，与水平同步信号HD相应地，以行为单位顺次执行属于第R0行到第R15行的各行的像素的信号读出及复位。以下，有时将水平同步信号HD的脉冲的间隔、换言之从选择某行起到选择下一行为止的期间称为“1H期间”。
在该例中，例如，从时刻t0到时刻t1的期间H0相当于1H期间。从时刻t1到时刻t2的期间H1也相当于1H期间。从时刻t2到时刻t3的期间H2也相当于1H期间。从时刻t3到时刻t4的期间H3也相当于1H期间。
在期间H0中，进行第R0行的读出。在期间H1中，进行第R1行的读出。在期间H2中，进行第R2行的读出。在期间H3中，进行第R3行的读出、以及电荷向电荷积蓄部41的积蓄。此外，在某期间中进行读出这样的表现，不应该被限定性地解释为仅表现将该期间全部用于读出。该表现是包含将该期间的一部分用于读出的概念。
在本实施方式中，期间H0、期间H1及期间H2的1H期间具有同一长度HS。相对于此，期间H3的长度HL比长度HS长。例如，长度HL是长度HS的数倍以上且数百倍以下。
在图3的例子中，基于垂直同步信号VD，进行第R0行到第R3行的4行量的扫描。具体而言，第R0行到第R2行的3行量的扫描分别在长度HS的1H期间中进行。其后，第R3行的1行量的扫描在长度HL的1H期间中进行。在图3的例子中，进而基于相同的垂直同步信号VD，还进行第R4行到第R15行的扫描。在此，扫描指的是从属于各个行的像素读出信号。
如图3所示，在从时刻t0到时刻t1的期间H0中，进行属于第R0行的像素的读出。在从时刻t1到时刻t2的期间H1中，进行属于第R1行的像素的读出。在从时刻t2到时刻t3的期间H2中，进行属于第R2行的像素的读出。在期间H3之中的从时刻t3到时刻tu0的期间中，进行属于第R3行的像素的读出。在属于第R0行到第R3行的像素的读出的期间，通过电压供给电路32向对置电极12施加电压V2。
在时刻tu0，从电压供给电路32向对置电极12施加的电压Vb从电压V2变更为电压V1。其后，在时刻td0，电压Vb再次被切换为电压V2。如图3所示，时刻tu0及时刻td0属于相同的期间H3。时刻tu0是属于第R3行的像素的信号读出期间结束后的时刻。时刻td0是属于第R4行的像素的信号读出期间开始前的时刻。
电压V2典型地是使得像素电极11与对置电极12之间的电位差成为0V以下的电压。以下，关于该电位差进一步进行说明。如上所述，通过将复位晶体管28设为导通，能够从复位电压源34经由复位电压线44及复位晶体管28向电荷积蓄部41供给复位电压Vr。如果向电荷积蓄部41供给复位电压Vr，则像素电极11的电压也被复位为电压Vr。通过将电压V2设定为与电压Vr相同，能够在像素电极11的电压被复位为了电压Vr时使上述电位差为0V。如上所述，电压Vr也可以是0V。
在向光电转换层15施加的偏置电压成为0V的状态下，在光电转换层15中产生的电荷几乎消失。其理由推测是因为：由于光的照射而产生的正及负的电荷几乎都迅速地再结合并消失。另一方面，高灵敏度曝光时在电荷积蓄部41中积蓄的信号电荷直到进行像素的复位动作为止都没有消失而被保持。该信号电荷不由于低灵敏度曝光状态及高灵敏度曝光状态的切换而被消除。结果，即使高灵敏度曝光期间与低灵敏度曝光期间被反复，各高灵敏度曝光时积蓄的信号电荷也被积分。高灵敏度曝光时在上述的例子中是偏置电压为10V时。此外，在低灵敏度曝光时向光电转换层15施加正的偏置电压的情况下，低灵敏度曝光时也积蓄信号电荷。在这样的情况下，不仅在高灵敏度曝光时积蓄的信号电荷被积分，而且在低灵敏度曝光时积蓄的信号电荷也被积分。
属于第R4行到第R7行的像素的读出与属于第R0行到第R3行的像素的读出同样地进行。具体而言，如图3所示，在从时刻t4到时刻t5的期间H4中，进行属于第R4行的像素的读出。在从时刻t5到时刻t6的期间H5中，进行属于第R5行的像素的读出。在从时刻t6到时刻t7的期间H6中，进行属于第R6行的像素的读出。在期间H7之中的从时刻t7到时刻tu1的期间中，进行属于第R7行的像素的读出。在属于第R4行到第R7行的像素的读出的期间，通过电压供给电路32向对置电极12施加电压V2。期间H4、H5及H6分别是长度HS的1H期间。期间H7是长度HL的1H期间。
在时刻tu1，从电压供给电路32向对置电极12施加的电压Vb从电压V2变更为电压V1。其后，在时刻td1，电压Vb再次被切换为电压V2。如图3所示，时刻tu1及时刻td1属于相同的期间H7。时刻tu1是属于第R7行的像素的信号读出期间结束后的时刻。时刻td1是属于第R8行的像素的信号读出期间开始前的时刻。
属于第R8行到第R11行的像素的读出也与属于第R0行到第R3行的像素的读出同样地进行。属于第R12行到第R15行的像素的读出也与属于第R0行到第R3行的像素的读出同样地进行。
像这样，在图3的例子中，以4行量的扫描期间作为周期，向对置电极12施加的电压Vb在电压V2与电压V1之间被切换。4行量的扫描期间相当于3个长度HS与1个长度HL的合计。在从时刻t0到时刻t16的期间中，相当于4行量的扫描期间的周期出现4个。
通过电压供给电路32将向对置电极12施加的电压切换为比电压V2大的电压V1，高灵敏度曝光期间开始。通过电压供给电路32将向对置电极12施加的电压切换为电压V2，低灵敏度曝光期间开始。
具体而言，在正从属于第R0行到第R3行的像素进行信号读出的过程中，通过电压供给电路32，向对置电极12施加的电压Vb被维持为低的电压V2。由此，维持低灵敏度曝光状态。在属于第R3行的像素的读出完成后，通过电压供给电路32，电压Vb从低的电压V2切换为高的电压V1。由此，曝光状态从低灵敏度曝光状态切换为高灵敏度曝光状态。电压Vb为电压V1的状态被维持规定期间。其后，通过电压供给电路32，电压Vb从电压V1再次切换为电压V2。
更具体而言，如上所述，对第R3行进行扫描的1H期间，比对第R0行到第R2行进行扫描的1H期间长。在该长的1H期间中，进行属于第R3行的像素的读出、电压Vb从电压V2向电压V1的切换、以及电压Vb从电压V1向电压V2的切换。
关于第R4行到第R7行，也与第R0行到第R3行同样，进行像素的信号读出、以及电压Vb的切换。关于第R8行到第R11行，也是同样的。关于第R12行到第R15行，也是同样的。像这样，以4行为单位进行像素的信号读出、以及电压Vb的切换。
本实施方式的技术能够如下表现。摄像装置100具备像素阵列PA。在1个帧中，第1期间、第3期间和第2期间按照该第1期间、第3期间和第2期间的顺序出现。在第1期间中，进行像素阵列PA中的第1至少1个行的像素信号读出。在第2期间中，进行像素阵列PA中的第2至少1个行的像素信号读出。第1至少1个行及第2至少1个行的至少一方包含像素阵列PA中的2个行。在第3期间中，不进行像素阵列PA的任何行的像素信号读出。第1期间及第2期间是高灵敏度曝光期间及低灵敏度曝光期间中的一方。第3期间是高灵敏度曝光期间及低灵敏度曝光期间中的另一方。此外，第1至少1个行与第2至少1个行不相互重复。上述1个帧的期间的长度在图3的例子中，与某行中的从像素信号读出的开始时刻到下次像素信号读出的开始时刻为止的期间的长度相同。具体而言，在图3的例子中，上述1个帧的期间的长度是从时刻t0到t16的期间的长度。在该例中，驱动部设定第1期间、第2期间及第3期间，设定像素信号读出的定时。
具体地，在图3的例子中，从时刻t0到时刻tu0的期间能够对应于第1期间。从时刻tu0到时刻td0的期间能够对应于第3期间。从时刻td0到时刻tu1的期间能够对应于第2期间。第R0行、第R1行、第R2行及第R3行的组合能够对应于第1至少1个行。第R4行、第R5行、第R6行及第R7行的组合能够对应于第2至少1个行。第1期间及第2期间是低灵敏度曝光期间。第3期间是高灵敏度曝光期间。第1期间与第3期间相互相邻。第3期间与第2期间相互相邻。
如果采用其他理解方式，在图3的例子中，从时刻td0到时刻tu1的期间能够对应于第1期间。该期间是低灵敏度曝光期间。接续于该第1期间的高灵敏度曝光期间能够对应于第3期间。接续于第3期间的低灵敏度曝光期间能够对应于第2期间。第R4行、第R5行、第R6行及第R7行的组合能够对应于第1至少1个行。第R8行、第R9行、第R10行及第R11行的组合能够对应于第2至少1个行。能够有各种理解方式，这一点关于其他实施方式也是同样的。
上述本实施方式的技术适于确保帧速率并且得到好的图像。以下，关于这一点进行说明。
图5到图9的上部表现向对置电极12施加的电压Vb的时间变化。下部的各长方形表现正进行像素信号读出。
在图5的例子中，与本实施方式同样，在跨低灵敏度曝光期间与高灵敏度曝光期间的期间中进行像素信号读出的像素阵列PA的行不存在。这如在后述的参考实施方式中说明的那样，在得到好的图像的观点上是有利的。
但是，根据本发明人们的探讨，在图5的例子中，在得到好的图像的观点上，还存在改进的余地。具体而言，在图5的例子中，在低灵敏度曝光期间和高灵敏度曝光期间的双方中，进行像素信号读出。在该情况下，在低灵敏度曝光期间中进行像素信号读出的像素阵列PA的行与在高灵敏度曝光期间中进行像素信号读出的像素阵列PA的行之间，可能产生输出电平差。然后，由于输出电平差，在像中可能出现周期性的横条纹。
在图6的例子中，在高灵敏度曝光期间中，不进行像素信号读出。另一方面，在低灵敏度曝光期间中，进行像素信号读出。如果像这样，则能够防止周期性的横条纹的出现，易于确保好的图像。
在此，本发明人们还考虑了确保帧速率。在图6的例子中，为了确保帧速率，考虑缩短各高灵敏度曝光期间。但是，如果这样，则由于以下的理由，有时无法得到好的图像。
如图8所示，设为通过电压供给电路32，使对置电极12的电压Vb像电压Vset那样以脉冲状变化。即使像这样使电压供给电路32动作，在现实中，由于RC时间常数所引起的延迟，电压Vb也无法尖锐地变化。图8的电压Vreal表示了现实的电压Vb。在图8中，在电压Vreal升高到足够接近电压Vset的电平之前，高灵敏度曝光期间结束。在该情况下，由于灵敏度不足，存在无法得到好的图像的顾虑。
在高灵敏度曝光期间中而不是在低灵敏度曝光期间中进行像素信号读出，并缩短低灵敏度曝光期间的情况下，由于RC时间常数引起的问题也可能发生。具体而言，在低灵敏度曝光期间中，在电压Vreal下降到足够低的电平之前，低灵敏度曝光期间有可能结束。在该情况下，由于灵敏度过度，存在无法得到好的图像的顾虑。
参照图8说明的灵敏度不足的问题如图7及图9所示，也考虑通过延长高灵敏度曝光期间来解决。但是，在图7及图9中，高灵敏度曝光期间长，因此相邻的低灵敏度曝光期间之间的间隔长，而且每1个低灵敏度曝光期间只进行1行量的读出。因此，难以确保帧速率。
另一方面，在上述本实施方式的技术中，在第1期间及第2期间中进行像素信号读出，在第3期间中不进行像素信号读出。因此，能够防止周期性的横条纹的出现，易于确保好的图像。进而，第1至少1个行及第2至少1个行的至少一方包含像素阵列PA中的2个行。因此，易于确保帧速率。由于以上的理由，本实施方式的技术适于确保帧速率并且得到好的图像。
在图3的例子中，第1至少1个行及第2至少1个行的双方各包含像素阵列PA中的2个行。这在确保帧速率的观点上是有利的。此外，第1至少1个行中包含的2个行与第2至少1个行中包含的2个行不相互重复。
在第1至少1个行包含像素阵列PA中的2个行的情况下，典型地是，该2个行相互相邻。但是，这不是必须的。在第1至少1个行的数量是多个的情况下，也可以是该多个行全部以不隔着其他行的方式连续排列。但是，这不是必须的。
在第2至少1个行包含像素阵列PA中的2个行的情况下，典型地是，该2个行相互相邻。但是，这不是必须的。在第2至少1个行的数量是多个的情况下，也可以是该多个行全部以不隔着其他行的方式连续排列。但是，这不是必须的。
第1至少1个行及第2至少1个行既可以相互相邻，也可以不相互相邻。
如上所述，在本实施方式中，在1个帧中，第1期间、第3期间和第2期间按照该第1期间、第3期间和第2期间的顺序出现。在将第X期间定义为第1期间或者第2期间时，在1个帧中，第X期间与第3期间也可以交替地反复。1个帧也可以仅通过该反复而构成。
在第1至少1个行的数量是多个的情况下，该数量例如是10行以上且1000行以下，具体而言能够是30行以上且300行以下。在第2至少1个行的数量是多个的情况下，该数量例如是10行以上且1000行以下，具体而言能够是30行以上且300行以下。
根据上述的说明能够理解，在本实施方式中，在1个帧中，高灵敏度曝光期间被分散至多个区域。这样，得到各高灵敏度曝光期间中的摄像数据被重叠而成的图像。如果像这样，则高灵敏度曝光期间不容易偏倚于1帧期间中的特定的区域，易于取得跨1帧期间整体的信息。因此，与在1个帧中将高灵敏度曝光期间汇集于1个区域的情况相比，易于很好地对在时间上变化的被摄体进行摄像。例如，易于很好地对LED等闪烁的被摄体进行摄像。具体而言，如果将高灵敏度曝光期间汇集于1个区域，则有时被摄体发光的定时不处于高灵敏度曝光期间内。相对于此，如果使高灵敏度曝光期间分散至多个区域，则不容易发生这样的事态，因此易于对闪烁的被摄体进行摄像。
在图3的例子中，构成第1至少1个行的行的数量与构成第2至少1个行的行的数量是相同的。这在很好地对在时间上变化的被摄体进行摄像的观点上是有利的。具体而言，易于使像素信号读出的定时均等地分散。因此，易于使第1期间的长度与第2期间的长度均等。由此，易于使高灵敏度曝光期间均等地分散。这由于上述的理由，在很好地对在时间上变化的被摄体进行摄像的观点上是有利的。此外，在图3的例子中，具体而言，构成第1至少1个行的行的数量是4个。构成第2至少1个行的行的数量是4个。
在图3的例子中，第1期间及第2期间是低灵敏度曝光期间。第3期间是高灵敏度曝光期间。像这样设定这些期间适于以低灵敏度进行摄像的情况。关于这一点，参照图10及图11进行说明。在图10及图11中，将像素信号读出的群(在图10及图11的例子中是4个群)所构成的期间设为期间Tg。考虑如图11所示与上述相反地设定第1期间、第2期间及第3期间。在该情况下，如果为了降低灵敏度而采用长的低灵敏度曝光期间及短的高灵敏度曝光期间，则期间Tg容易从高灵敏度曝光期间超出。该超出在得到好的图像的观点上是不利的。另一方面，在图10中，与图3同样，第1期间及第2期间是低灵敏度曝光期间，第3期间是高灵敏度曝光期间。在该情况下，如果为了降低灵敏度而采用长的低灵敏度曝光期间及短的高灵敏度曝光期间，则期间Tg不容易从低灵敏度曝光期间超出。由此能够理解，在使各像素信号读出的定时固定(也就是说，使帧速率固定)的情况下，与图11的例子相比，图10的例子更易于确保低的灵敏度并且防止由于上述超出引起图像劣化。
本公开不排除使各像素信号读出的定时变化的方式。能够使各像素信号读出之间的间隔变长。在该情况下，即使如图11所示将第1期间及第2期间设定为高灵敏度曝光期间并将第3期间设定为低灵敏度曝光期间，也能够不发生上述的超出而得到低的灵敏度。具体而言，通过采用长的间隔，并使长的低灵敏度曝光期间处于该长的间隔内，能够不发生上述的超出而得到低的灵敏度。但是，如果使间隔变长，则难以确保帧速率。因此，即使考虑使各像素信号读出的定时变化的方式，与图11的例子相比，图10的例子也在得到低的灵敏度的观点上是有利的。
在1个帧中，高灵敏度曝光期间的总期间也可以小于低灵敏度曝光期间的总期间。如果像这样，则易于以低灵敏度进行摄像。此外，该特征也能够适用于其他实施方式。
摄像装置100也可以包含以滚动快门方式动作的控制模式。在此，滚动快门方式是按像素阵列PA的每行顺次进行像素信号读出的方式。另外，在滚动快门方式中，按像素阵列PA的每行，顺次设定高灵敏度曝光期间。图3的“1个帧”也可以是摄像装置100以滚动快门方式动作时的帧。这一点关于其他附图也是同样的。
在图1及图2的例子中，摄像装置100具备半导体基板20和光电转换部13。光电转换部13具备光电转换层15、第1电极11和第2电极12。半导体基板20、第1电极11、光电转换层15和第2电极12按照半导体基板20、第1电极11、光电转换层15和第2电极12的顺序层叠。通过这样的层叠构造，能够实现易于调整灵敏度的摄像元件。第1电极11对应于像素电极11。第2电极12对应于对置电极12。具体而言，第1电极11及第2电极12分别与光电转换层15相接。
在图1及图2的例子中，摄像装置100具备第1电压供给电路32。第1电压供给电路32在高灵敏度曝光期间中，将第2电极12的电压Vb控制为第1电压。第1电压供给电路32在低灵敏度曝光期间中，将第2电极12的电压Vb控制为第2电压。第1电压与第2电压相互不同。如果像这样控制第2电极12的电压，则能够调整灵敏度。控制为第1电压或者第2电压这样的表现，是意为目标达到电压是第1电压或者第2电压的表现。该表现不应该被解释为限定于第2电极12的电压Vb瞬间达到第1电压或者第2电压的方式。该表现包含第2电极12的电压Vb由于时间常数等的影响而经过时间达到第1电压或者第2电压的方式。这一点关于后述的控制为第3电压或者第4电压这样的表现也是同样的。在图1至图3的例子中，第1电压对应于电压V1。第2电压对应于电压V2。
在图1及图2的例子中，摄像装置将空穴收集至像素电极11。因此，将第1电压设为比第2电压大。但是，如上所述，也能够将摄像装置构成为将电子而不是空穴收集至像素电极11。在该情况下，能够将第1电压设为比第2电压小。
摄像装置100能够具有R成分及C成分，该R成分及C成分用于从第3期间的开始时刻依照根据R成分及C成分决定的时间常数使第2电极12的电压变化。第3期间例如是时间常数的2倍以上。如果像这样，则在第3期间中，即使考虑到时间常数的存在，也能够使第2电极的电压足够接近设想值。这在得到期望的灵敏度的观点上是有利的。第3期间也可以是时间常数的3倍以上。第3期间例如是20μs以上。第3期间例如是时间常数的30倍以下。第3期间例如是300μs以下。R成分是电阻成分。C成分是电容成分。
同样，从第1期间的开始时刻，依照上述时间常数，第2电极12的电压变化。第1期间也可以是时间常数的2倍以上或者3倍以上。第1期间也可以是20μs以上。第1期间也可以是时间常数的30倍以下。第1期间也可以是300μs以下。
同样，从第2期间的开始时刻，依照上述时间常数，第2电极12的电压变化。第2期间也可以是时间常数的2倍以上或者3倍以上。第2期间也可以是20μs以上。第2期间也可以是时间常数的30倍以下。第2期间也可以是300μs以下。
上述的R成分能够包含第2电极12的电阻。具体而言，上述的R成分能够包含第2电极12的电阻和光电转换层15的电阻。更具体而言，在将向第2电极12的电压供给源定义为电源PS，将电源PS中的向第2电极12的电压输出部定义为第1端，将光电转换层15与第1电极11的边界定义为第2端时，上述的R成分能够是构成从第1端到第2端的电气路径的要素的合成电阻。此外，R成分包含某要素的电阻R1，是包含该R成分为R1的情况的概念。另外，R成分包含某要素的电阻R1，是广泛包含电阻R1的该要素与电阻R2的其他要素被串联连接且该R成分为R1+R2的情况、该要素与电阻R2的其他要素被并联连接且该R成分为R1R2/(R1+R2)的情况等、该R成分为多个电阻的合成电阻的情况的概念。
上述的C成分能够包含光电转换层15的电容。具体而言，上述的C成分能够包含第2电极12的电容和光电转换层15的电容。更具体而言，在将向第2电极12的电压供给源定义为电源PS，将电源PS中的向第2电极12的电压输出部定义为第1端，将光电转换层15与第1电极11的边界定义为第2端时，上述的C成分能够是构成从第1端到第2端的电气路径的要素的合成电容。此外，C成分包含某要素的电容C1，是包含该C成分为C1的情况的概念。另外，C成分包含某要素的电容C1，是广泛包含电容C1的该要素与电容C2的其他要素被并联连接且该C成分为C1+C2的情况、该要素与电容C2的其他要素被串联连接且该C成分为C1C2/(C1+C2)的情况等、该C成分为多个电容的合成电容的情况的概念。
如上所述，在本实施方式中，在第1期间中，进行像素阵列PA中的第1至少1个行的像素信号读出。在第2期间中，进行像素阵列PA中的第2至少1个行的像素信号读出。第1至少1个行及第2至少1个行的至少一方包含像素阵列PA中的2个行。在第3期间中，不进行像素阵列PA的任何行的像素信号读出。第1期间及第2期间是高灵敏度曝光期间及低灵敏度曝光期间中的一方。第3期间是高灵敏度曝光期间及低灵敏度曝光期间中的另一方。也可以以维持上述特征的方式变更占空比(负荷比)。也可以以维持上述特征以及本实施方式的其他特征的方式变更占空比。在此，占空比指的是该1个帧中的高灵敏度曝光期间的总期间相对于1个帧的期间的比率。通过变更占空比，能够调整灵敏度。
具体而言，通过变更上述的占空比，实现电子ND(中性密度：Neutral Density)控制。电子ND控制指的是摄像元件的灵敏度的电控制。电子ND控制也能够通过对高灵敏度曝光期间中的像素电极11与对置电极12之间的电位差的大小进行调整来实现。以下，关于这2种电子ND控制进行说明。
首先，关于通过调整像素电极11与对置电极12之间的电位差的大小来进行的电子ND控制进行说明。
如根据此前的说明能够理解的那样，根据本实施方式，能够控制相对于像素电极11的电位的对置电极12的电位。由此，能够将通过光电转换而在光电转换层15内产生的空穴－电子对之中的空穴及电子的某一方收集至像素电极11。每单位时间收集的信号电荷量与像素电极11和对置电极12之间的电位差相应地变化。通过使该电位差变化，能够实现电子ND控制。
在图12中，表示与像素电极11和对置电极12之间的电位差对应的光电转换层15的受光灵敏度的变化的一例。图12的横轴表示像素电极11与对置电极12之间的电位差。图12的纵轴表示光电转换层15的归一化灵敏度。在此，归一化灵敏度是将像素电极11与对置电极12的电位差为10V时的灵敏度归一化为1.0而得到的值。
图12表示了通过调整像素电极11与对置电极12之间的电位差，能够调整光电转换层15的受光灵敏度。具体而言，在图12中，“ND2”表现与将向摄像元件的入射光量减少为一半的ND2滤波器(滤光片)对应的归一化灵敏度。“ND4”表现与将向摄像元件的入射光量减少为4分之1的ND4滤波器(滤光片)对应的归一化灵敏度。“ND8”表现将向摄像元件的入射光量减少为8分之1的ND8滤波器(滤光片)对应的归一化灵敏度。与ND2滤波器对应的归一化灵敏度是1.0的一半的0.5。与ND4滤波器对应的归一化灵敏度是1.0的4分之1的0.25。与ND8滤波器对应的归一化灵敏度是1.0的8分之1的0.125。这些归一化灵敏度能够通过调整像素电极11与对置电极12之间的电位差，并调整向光电转换层15施加的电场来调整。
像这样，能够将与相当于期望的ND功能的受光灵敏度对应的电位差，赋予至像素电极11与对置电极12之间。由此，能够使光电转换层15作为电子ND滤波器发挥功能，能够实现电子ND控制。
在图13中表示通过调整像素电极11与对置电极12之间的电位差的大小来进行电子ND控制的例子。在图13的例子中，摄像装置100在高灵敏度曝光期间中，将第2电极12的电压Vb控制为第1电压V1。摄像装置100进行使用第1驱动电压Vm作为第1电压V1的第1驱动、以及使用第2驱动电压Vn作为第1电压V1的第2驱动。第1驱动电压与第2驱动电压相互不同。图13的例子能够通过上述的层叠构造实现。
接下来，关于通过变更占空比进行电子ND控制进行说明。
考虑从相对大的第1值和相对小的第2值这2个种类中，选择像素电极11与对置电极12之间的电位差。在进行这样的选择的情况下，即使在使第1值及第2值固定的情况下，也能够调整灵敏度。通过变更第1值的期间相对于第1值的期间与第2值的期间的合计的比率，能够调整灵敏度。
虽然没有特别限定，能够使用光电转换层15的归一化灵敏度成为1.0的电位差作为第1值。该电位差在上述的例子中是10V。能够使用光电转换层15的归一化灵敏度成为0.0的电位差作为第2值。该电位差在上述的例子中是0V。
在图12的例子中，相对于像素电极11与对置电极12之间的电位差，光电转换层15的受光灵敏度以非线性变化。即使在这样的情况下，如果通过变更占空比来进行电子ND控制，则也能够使受光灵敏度相对于占空比以线性变化。因此，灵敏度的调整简单。但是，在这样的情况下，也能够通过调整像素电极11与对置电极12之间的电位差的大小来实现电子ND控制。例如，能够通过使用存储表示电位差与受光灵敏度的关系的函数的存储部来实现。
在图3的例子中，占空比是(td1－tu1)/(3×HS+HL)。根据该占空比，与占空比为1的情况相比，摄像灵敏度降低至(td1－tu1)/(3×HS+HL)倍。在图3的例子中，得到了以这样的倍率使灵敏度降低的电子ND的效果。
在图3的例子中，能够调整将向对置电极12施加的电压Vb设定为电压V1的时间宽度。具体而言，能够调整从时刻tu0到时刻td0的时间宽度。通过这样的调整，能够调整曝光时间，能够调整受光灵敏度。
(周期为8行的例子)
在图3的例子中，以4行量的扫描期间作为周期，向对置电极12施加的电压Vb在电压V2与电压V1之间被切换。也能够采用其他周期。以下，参照图14，关于以8行量的扫描期间作为周期来切换电压Vb的例子进行说明。
在图14的例子中，在从时刻t0到时刻t1的期间H0中，进行属于第R0行的像素的读出。在从时刻t1到时刻t2的期间H1中，进行属于第R1行的像素的读出。在从时刻t2到时刻t3的期间H2中，进行属于第R2行的像素的读出。在从时刻t3到时刻t4的期间H3中，进行属于第R3行的像素的读出。在从时刻t4到时刻t5的期间H4中，进行属于第R4行的像素的读出。在从时刻t5到时刻t6的期间H5中，进行属于第R5行的像素的读出。在从时刻t6到时刻t7的期间H6中，进行属于第R6行的像素的读出。在期间H7之中的从时刻t7到时刻tu0的期间中，进行属于第R3行的像素的读出。在属于第R0行到第R7行的像素的读出的期间，通过电压供给电路32向对置电极12施加电压V2。期间H0、H1、H2、H3、H4、H5及H6分别是长度HS的1H期间。期间H7是长度HL的1H期间。
在时刻tu0，从电压供给电路32向对置电极12施加的电压Vb从电压V2变更为电压V1。其后，在时刻td0，电压Vb再次被切换为电压V2。如图14所示，时刻tu0及时刻td0属于相同的期间H7。时刻tu0是属于第R7行的像素的信号读出期间结束后的时刻。时刻td0是属于第R8行的像素的信号读出期间开始前的时刻。
属于第R8行到第R15行的像素的读出与属于第R0行到第R7行的像素的读出同样地进行。
像这样，在图14的例子中，以8行量的扫描期间作为周期，向对置电极12施加的电压Vb在电压V1与电压V2之间被切换。8行量的扫描期间相当于7个长度HS与1个长度HL的合计。在从时刻t0到时刻t16的期间中，相当于8行量的扫描期间的周期出现2个。
在图14的例子中，在正从属于第R0行到第R7行的像素进行信号读出的过程中，通过电压供给电路32，向对置电极12施加的电压Vb被维持为低的电压V2。由此，维持低灵敏度曝光状态。在属于第R7行的像素的读出完成后，通过电压供给电路32，电压Vb从低的电压V2切换为高的电压V1。由此，曝光状态从低灵敏度曝光状态切换为高灵敏度曝光状态。电压Vb为电压V1的状态被维持规定期间。其后，通过电压供给电路32，电压Vb从电压V1再次切换为电压V2。
更具体而言，如上所述，对第R7行进行扫描的1H期间，比对第R0行到第R6行进行扫描的1H期间长。在该长的1H期间中，进行属于第R7行的像素的读出、电压Vb从电压V2向电压V1的切换、以及电压Vb从电压V1向电压V2的切换。
关于第R8行到第R15行，也与第R0行到第R7行同样地进行像素的信号读出、以及电压Vb的切换。像这样，以8行为单位，进行像素的信号读出、以及电压Vb的切换。
与图3的例子相比，在图14的例子中，各个高灵敏度曝光期间更长。因此，与图3的例子相比，根据图14的例子，不容易发生参照图8说明的灵敏度不足的问题。
另一方面，与图14的例子相比，在图3的例子中，高灵敏度曝光期间分散至更多的区域。因此，与图14的例子相比，根据图3的例子，易于很好地对在时间上变化的被摄体进行摄像。
也能够在某1帧期间中相对于在别的1帧期间中变更高灵敏度曝光期间出现的数量。如果采用其他说法，也能够在某1帧期间中相对于在别的1帧期间中变更电压Vb被维持为V1的期间的数量。例如，在图15的例子中，在从时刻tv0到时刻tv1的1帧期间中，电压Vb被维持为V1的期间存在3个。因此，在该1帧期间中，出现3个高灵敏度曝光期间。另一方面，在从时刻tv1到时刻tv2的1帧期间中，电压Vb被维持为V1的期间存在1个。因此，在该1帧期间中，出现1个高灵敏度曝光期间。
在图15的例子中，在从时刻tv1到时刻tv2的1帧期间中，从属于第R3行的像素读出的像素信号是与图15的期间(A)中在该像素中积蓄的电荷相应的信号。该期间(A)是第R3行的像素的电荷积蓄期间。另外，在相同的1帧期间中，从属于第R7行的像素读出的像素信号是与图15的期间(B)中在该像素中积蓄的电荷相应的信号。该期间(B)是第R7行的像素的电荷积蓄期间。
在图15中，在期间(A)出现3个高灵敏度曝光期间，另一方面，在期间(B)出现2个高灵敏度曝光期间。像这样，在第R3行与第R7行中，电荷积蓄期间中高灵敏度曝光期间出现的次数存在差异。但是，即使有该差异，也能够抑制在同一画面中像素阵列PA的每行的灵敏度的不均发生。
具体而言，关于像素阵列PA的各行，能够对像素的输出信号施加增益。更具体而言，能够对像素的输出信号，施加与高灵敏度曝光期间的总期间Tt相对于积蓄期间Ta的比Tt/Ta相应的增益。进一步具体而言，能够对像素的输出信号，施加与比Tt/Ta成反比的增益。通过像这样施加增益，实现了用于抑制每行的灵敏度的不均的输出信号的校正。
在图15的例子中，与关于第R3行的上述讨论同样的讨论关于第R0行～第R2行也成立。与关于第R7行的上述讨论同样的讨论关于第R4行～第R6行及第R8行～第R11行也成立。
具体而言，在图15的例子中，例如，能够对属于第R0行～第R3行的像素的输出信号施加1倍的增益，对属于第R4行～第R11行的像素的输出信号施加3/2倍的增益。
(实施方式2)
以下，关于实施方式2进行说明。在实施方式2中，关于与实施方式1同样的内容，有时省略说明。
图16是表示实施方式2所涉及的摄像装置中的动作的一例的定时图。通过比较图3与图16能够理解，在实施方式2中，在高灵敏度曝光期间中进行像素信号的读出。
具体而言，如图16所示，在从时刻t0到时刻t1的期间H0中，进行属于第R0行的像素的读出。在从时刻t1到时刻t2的期间H1中，进行属于第R1行的像素的读出。在从时刻t2到时刻t3的期间H2中，进行属于第R2行的像素的读出。在期间H3之中的从时刻t3到时刻tu0的期间中，进行属于第R3行的像素的读出。在属于第R0行到第R3行的像素的读出的期间中，通过电压供给电路32向对置电极12施加电压V1。此外，与实施方式1同样地向屏蔽电极17通过电压供给电路35施加了规定的电压Vs。期间H0、H1及H2分别是长度HS的1H期间。期间H3是长度HL的1H期间。
在时刻tu0，从电压供给电路32向对置电极12施加的电压Vb从电压V1变更为电压V2。其后，在时刻t4，电压Vb再次被切换为电压V1。时刻tu0是属于第R3行的像素的信号读出期间结束后的时刻。
属于第R4行到第R7行的像素的读出与属于第R0行到第R3行的像素的读出同样地进行。具体而言，如图16所示，在从时刻t4到时刻t5的期间H4中，进行属于第R4行的像素的读出。在从时刻t5到时刻t6的期间H5中，进行属于第R5行的像素的读出。在从时刻t6到时刻t7的期间H6中，进行属于第R6行的像素的读出。在期间H7之中的从时刻t7到时刻tu1的期间中，进行属于第R7行的像素的读出。在属于第R4行到第R7行的像素的读出的期间，通过电压供给电路32向对置电极12施加电压V1。期间H4、H5及H6分别是长度HS的1H期间。期间H7是长度HL的1H期间。
在时刻tu1，从电压供给电路32向对置电极12施加的电压Vb从电压V1变更为电压V2。其后，在时刻t8，电压Vb再次被切换为电压V1。时刻tu1是属于第R7行的像素的信号读出期间结束后的时刻。
属于第R8行到第R11行的像素的读出也与属于第R0行到第R3行的像素的读出同样地进行。属于第R12行到第R15行的像素的读出也与属于第R0行到第R3行的像素的读出同样地进行。
像这样，在图16的例子中，以4行量的扫描期间作为周期，向对置电极12施加的电压Vb在电压V1与电压V2之间被切换。4行量的扫描期间相当于3个长度HS与1个长度HL的合计。在从时刻t0到时刻t16的期间中，相当于4行量的扫描期间的周期出现4个。
在图16的例子中，在正从属于第R0行到第R3行的像素进行信号读出的过程中，通过电压供给电路32，向对置电极12施加的电压Vb被维持为高的电压V1。由此，维持高灵敏度曝光状态。在属于第R3行的像素的读出完成后，通过电压供给电路32，电压Vb从高的电压V1切换为低的电压V2。由此，曝光状态从高灵敏度曝光状态切换为低灵敏度曝光状态。电压Vb为电压V2的状态被维持规定期间。其后，通过电压供给电路32，电压Vb从电压V2再次切换为电压V1。
更具体而言，如上所述，对第R3行进行扫描的1H期间，比对第R0行到第R2行进行扫描的1H期间长。在该长的1H期间中，进行属于第R3行的像素的读出、电压Vb从电压V1向电压V2的切换、以及电压Vb从电压V2向电压V1的切换。
关于第R4行到第R7行，也与第R0行到第R3行同样，进行像素的信号读出、以及电压Vb的切换。关于第R8行到第R11行，也是同样的。关于第R12行到第R15行，也是同样的。像这样，以4行为单位进行像素的信号读出、以及电压Vb的切换。
实施方式2的技术也能够如下表现。摄像装置100具备像素阵列PA。在1个帧中，第1期间、第3期间和第2期间按照该第1期间、第3期间和第2期间的顺序出现。在第1期间中，进行像素阵列PA中的第1至少1个行的像素信号读出。在第2期间中，进行像素阵列PA中的第2至少1个行的像素信号读出。第1至少1个行及第2至少1个行的至少一方包含像素阵列PA中的2个行。在第3期间中，不进行像素阵列PA的任何行的像素信号读出。第1期间及第2期间是高灵敏度曝光期间及低灵敏度曝光期间中的一方。第3期间是高灵敏度曝光期间及低灵敏度曝光期间中的另一方。
具体地，在图16的例子中，从时刻t0到时刻tu0的期间能够对应于第1期间。从时刻tu0到时刻t4的期间能够对应于第3期间。从时刻t4到时刻tu1的期间能够对应于第2期间。第R0行、第R1行、第R2行及第R3行的组合能够对应于第1至少1个行。第R4行、第R5行、第R6行及第R7行的组合能够对应于第2至少1个行。第1期间及第2期间是高灵敏度曝光期间。第3期间是低灵敏度曝光期间。具体而言，第1期间与第3期间相互相邻。第3期间与第2期间相互相邻。
由于与实施方式1中参照图5至图9说明的理由相同的理由，实施方式2的技术适于确保帧速率并且得到好的图像。
在图16的例子中，第1期间及第2期间是高灵敏度曝光期间。第3期间是低灵敏度曝光期间。像这样设定这些期间适于以高灵敏度进行摄像的情况。如图10所示，考虑与上述相反地设定第1期间、第2期间及第3期间。在该情况下，如果为了提高灵敏度而采用短的低灵敏度曝光期间及长的高灵敏度曝光期间，则期间Tg容易从低灵敏度曝光期间超出。该超出在得到好的图像的观点上是不利的。另一方面，在图11中，与图16同样，第1期间及第2期间是高灵敏度曝光期间，第3期间是低灵敏度曝光期间。在该情况下，如果为了提高灵敏度而采用短的低灵敏度曝光期间及长的高灵敏度曝光期间，则期间Tg不容易从高灵敏度曝光期间超出。由此能够理解，在使各像素信号读出的定时固定(也就是说，使帧速率固定)的情况下，与图10的例子相比，图11的例子更易于确保高的灵敏度并且防止由于上述超出引起图像劣化。
如上所述，能够使各像素信号读出之间的间隔变长。在该情况下，即使如图10所示将第1期间及第2期间设定为低灵敏度曝光期间并将第3期间设定为高灵敏度曝光期间，也能够不发生上述的超出而得到高的灵敏度。具体而言，通过采用长的间隔，并使长的高灵敏度曝光期间处于该长的间隔内，能够不发生上述的超出而得到高的灵敏度。但是，如果使间隔变长，则难以确保帧速率。因此，即使考虑使各像素信号读出的定时变化的方式，与图10的例子相比，图11的例子在得到高的灵敏度的观点上也是有利的。
在1个帧中，高灵敏度曝光期间的总期间也可以是低灵敏度曝光期间的总期间以上。如果像这样，则易于以高灵敏度进行摄像。此外，该特征也能够适用于其他实施方式。
也能够构成适于以低的灵敏度摄像和以高的灵敏度摄像的双方的摄像装置。在图17的例子中，这样的摄像装置的控制模式具备第1模式和第2模式。在第1模式中，第1期间及第2期间是高灵敏度曝光期间。在第1模式中，第3期间是低灵敏度曝光期间。在第2模式中，第1期间及第2期间是低灵敏度曝光期间。在第2模式中，第3期间是高灵敏度曝光期间。第1模式适于以高灵敏度进行摄像的情况。第2模式适于以低灵敏度进行摄像的情况。因此，根据这样的摄像装置，能够进行适于双方的情况的摄像。此外，摄像装置也可以具备设定摄像装置的控制模式的控制电路。控制电路也可以被包含在上述的驱动部中。
在图17的例子中，在时刻tv1，从第1模式切换为第2模式。执行第1模式的期间包含从时刻tv0到时刻tv1的期间。在该期间中，形成第1帧。执行第2模式的期间包含从时刻tv1到时刻tv2的期间。在该期间中，形成第2帧。
在该例中，第1模式与第2模式基于灵敏度的设定值(以下有时称为设定灵敏度)被切换。在此，设定值指的是通过控制要得到的目标值。
在该例中，设定灵敏度是与占空比以及高灵敏度曝光期间中的像素电极11与对置电极12之间的电位差的设定值(以下有时称为设定电位差)相应地变化的值。
具体而言，设定灵敏度随着占空比变大而变大。设定灵敏度随着设定电位差变大而变大。更具体而言，设定灵敏度与占空比成比例地变大。设定灵敏度相对于设定电位差以非线性增加。该非线性的增加能够通过实验等预先知晓。
关于上述非线性的增加进一步进行说明。将像素电极11与对置电极12之间的电位差取某值时的光电转换层15的受光灵敏度归一化为1。将该归一化后的灵敏度仿照图12的例子称为归一化灵敏度。归一化灵敏度如图12所示，相对于像素电极11与对置电极12之间的电位差以非线性变化。以下，有时将归一化灵敏度的设定值称为设定归一化灵敏度。有时将上述某值(即，使归一化灵敏度成为1的电位差)称为电位差H。有时将使归一化灵敏度成为0的电位差称为电位差L。仿照使用图12的说明，能够将电位差H设为10V。电位差L例如是0V。
在第1例中，在第1模式中设定灵敏度降低而变得小于切换阈值时，从第1模式切换为第2模式。在第2模式中设定灵敏度上升而变为切换阈值以上时，从第2模式切换为第1模式。作为第1例的切换阈值，例如能够使用0.3以上且0.7以下的值，具体而言能够使用0.5。
在第2例中，在第1模式中设定灵敏度降低而变得小于第1阈值时，从第1模式切换为第2模式。在第2模式中设定灵敏度上升而变为第2阈值以上时，从第2模式切换为第1模式。第1阈值比第2阈值小。作为第2例的第1阈值，例如能够使用0.25以上且0.41以下的值，具体而言能够使用0.33。作为上述第2例的第2阈值，例如能够使用0.42以上且0.58以下的值，具体而言能够使用0.5。
在一个具体例中，低灵敏度曝光期间中的设定电位差被设定为电位差L。因此，低灵敏度曝光期间中的设定归一化灵敏度为零。设定灵敏度是占空比与高灵敏度曝光期间中的设定归一化灵敏度之积。在该具体例中，在占空比为1(也就是说100％)而且高灵敏度曝光期间中的设定归一化灵敏度为1(也就是说100％)时，设定灵敏度是1(也就是说100％)。设定灵敏度在占空比为0时是0，在设定归一化灵敏度为0时也是0。组合该具体例与上述第2例，设为使用0.33作为第1阈值，使用0.5作为第2阈值，将高灵敏度曝光期间中的设定归一化灵敏度设定为1。在该情况下，通过将第1模式中的高灵敏度曝光期间的长度与低灵敏度曝光期间的长度之比设定为1：2，能够在第1模式中实现设定灵敏度0.33。
在图17的例子中，在从时刻tv0到时刻tv1的1帧期间中，以第1模式进行摄像。因此，在该1帧期间中，第1期间及第2期间被设定为高灵敏度曝光期间，第3期间被设定为低灵敏度曝光期间。另一方面，在从时刻tv1到时刻tv2的1帧期间中，以第2模式进行摄像。因此，在该1帧期间中，第1期间及第2期间被设定为低灵敏度曝光期间，第3期间被设定为高灵敏度曝光期间。
在图17的例子中，在从时刻tv1到时刻tv2的1帧期间中，从属于第R3行的像素读出的像素信号是与图17的期间(A)中在该像素中积蓄的电荷相应的信号。该期间(A)是第R3行的像素的电荷积蓄期间。另外，在相同的1帧期间中，从属于第R7行的像素读出的像素信号是与图17的期间(B)中在该像素中积蓄的电荷相应的信号。该期间(B)是第R7行的像素的电荷积蓄期间。
在图17中，在期间(A)中出现2个高灵敏度曝光期间，这些期间的一方是第1期间，这些期间的另一方是第2期间。相对于此，在期间(B)中出现2个高灵敏度曝光期间，这些期间的一方是第1期间或者第2期间，这些期间的另一方是第3期间。根据第1期间、第2期间及第3期间各自的长度，在第R3行与第R7行中，电荷积蓄期间中的高灵敏度曝光期间的总期间可能存在差异。但是，即使有该差异，也能够抑制在同一画面中像素阵列PA的每行的灵敏度的不均发生。
具体而言，关于像素阵列PA的各行，能够对像素的输出信号施加增益。更具体而言，能够对像素的输出信号，施加与高灵敏度曝光期间的总期间Tt相对于积蓄期间Ta的比Tt/Ta相应的增益。进一步具体而言，能够对像素的输出信号，施加与比Tt/Ta成反比的增益。通过像这样施加增益，实现了用于抑制每行的灵敏度的不均的输出信号的校正。
在图17的例子中，与关于第R3行的上述讨论同样的讨论关于第R0行～第R2行也成立。与关于第R7行的上述讨论同样的讨论关于第R4行～第R6行也成立。
在图17的例子中，假如设为：第1期间的长度、第2期间的长度与第3期间的长度之比是2：2：1，高灵敏度曝光期间中设定归一化灵敏度被设定为1，而且，低灵敏度曝光期间中设定归一化灵敏度被设定为0。在该情况下，例如，能够对属于第R0行～第R3行的像素的输出信号施加1倍的增益，对属于第R4行～第R7行的像素的输出信号施加4/3倍的增益。
在图15及图17的例子中，在像素阵列PA的某行的比Tt/Ta是rat1且别的行的比Tt/Ta是rat2的情况下，能够将对属于该某行的像素的输出信号施加的增益与对属于该别的行的像素的输出信号施加的增益的比率，设定为rat2：rat1。如果像这样，则能够抑制像素阵列PA的某行与别的行的灵敏度的不均。该抑制的效果尤其在使高灵敏度曝光期间中的设定归一化灵敏度固定为某1个值并且使低灵敏度曝光期间中的设定归一化灵敏度固定为别的1个值的情况下易于发挥。但是，在它们不被固定的情况下，该效果也可能以某种程度发挥。在此，比Tt/Ta是高灵敏度曝光期间的总期间Tt相对于积蓄期间Ta的比Tt/Ta。积蓄期间Ta是1个行中的像素信号读出与像素信号读出之间的间隔的期间。图15及图17的期间(A)能够相应于该间隔期间。图15及图17的期间(B)能够相应于该间隔期间。施加增益是包含增益为1的情况的概念。
(实施方式3)
在实施方式1及2中，通过使对置电极12的电压Vb变化，对灵敏度进行调制。但是，通过将对置电极12的电压维持为一定，并且使屏蔽电极17的电压变化，也能够对灵敏度进行调制。在实施方式3中，通过使屏蔽电极17的电压变化，对灵敏度进行调制。
以下，关于实施方式3，参照图18进行说明。在实施方式3中，关于与实施方式1同样的内容，有时省略说明。此外，实施方式3的技术不仅能够适用于实施方式1，也能够适用于其他实施方式。
在实施方式3中，如图18所示，通过电压供给电路32，对置电极12的电压Vb被常时维持为电压V1。另一方面，经由灵敏度控制线45，通过电压供给电路35，屏蔽电极17的电压Vs在电压V3与电压V4之间变化。电压V3是比电压V4高的电压。电压V4是比电压V3低的电压。例如，电压V3比复位电压Vr大，电压V4比复位电压Vr小。另外，例如，电压V3及电压V4比电压V1小。电压Vs的基准例如是摄像装置的接地电位。屏蔽电极17的电压Vs被设定为电压V3的期间对应于高灵敏度曝光期间。屏蔽电极17的电压Vs被设定为电压V4的期间对应于低灵敏度曝光期间。
在从时刻t0到时刻t1的期间H0中，进行属于第R0行的像素的读出。在从时刻t1到时刻t2的期间H1中，进行属于第R1行的像素的读出。在从时刻t2到时刻t3的期间H2中，进行属于第R2行的像素的读出。在期间H3之中的从时刻t3到时刻tu0的期间中，进行属于第R3行的像素的读出。在属于第R0行到第R3行的像素的读出的期间中，向屏蔽电极17施加电压V3。期间H0、H1及H2分别是长度HS的1H期间。期间H3是长度HL的1H期间。
在时刻tu0，向屏蔽电极17施加的电压Vs从电压V3变更为电压V4。其后，在时刻td0，电压Vs再次被切换为电压V3。如图18所示，时刻tu0及时刻td0属于相同的期间H3。时刻tu0是属于第R3行的像素的信号读出期间结束后的时刻。时刻td0是属于第R4行的像素的信号读出期间开始前的时刻。
属于第R4行到第R7行的像素的读出与属于第R0行到第R3行的像素的读出同样地进行。具体而言，如图18所示，在从时刻t4到时刻t5的期间H4中，进行属于第R4行的像素的读出。在从时刻t5到时刻t6的期间H5中，进行属于第R5行的像素的读出。在从时刻t6到时刻t7的期间H6中，进行属于第R6行的像素的读出。在期间H7之中的从时刻t7到时刻tu1的期间中，进行属于第R7行的像素的读出。在属于第R4行到第R7行的像素的读出的期间，向屏蔽电极17施加电压V3。期间H4、H5及H6分别是长度HS的1H期间。期间H7是长度HL的1H期间。
在时刻tu1，向屏蔽电极17施加的电压Vs从电压V3变更为电压V4。其后，在时刻td1，电压Vs再次被切换为电压V3。如图14所示，时刻tu1及时刻td1属于相同的期间H7。时刻tu1是属于第R7行的像素的信号读出期间结束后的时刻。时刻td1是属于第R8行的像素的信号读出期间开始前的时刻。
属于第R8行到第R11行的像素的读出也与属于第R0行到第R3行的像素的读出同样地进行。
像这样，在图18的例子中，以4行量的扫描期间作为周期，向屏蔽电极17施加的电压Vs在电压V3与电压V4之间被切换。4行量的扫描期间相当于3个长度HS与1个长度HL的合计。在从时刻t0到时刻t12的期间中，相当于4行量的扫描期间的周期出现3个。
在图18的例子中，在正从属于第R0行到第R3行的像素进行信号读出的过程中，向屏蔽电极17施加的电压Vs被维持为高的电压V3。由此，维持高灵敏度曝光状态。在属于第R3行的像素的读出完成后，电压Vs从高的电压V3切换为低的电压V4。由此，曝光状态从高灵敏度曝光状态切换为低灵敏度曝光状态。电压Vs为电压V4的状态被维持规定期间。其后，电压Vs从电压V4再次切换为电压V3。
更具体而言，如上所述，对第R3行进行扫描的1H期间，比对第R0行到第R2行进行扫描的1H期间长。在该长的1H期间中，进行属于第R3行的像素的读出、电压Vs从电压V3向电压V4的切换、以及电压Vs从电压V4向电压V3的切换。
关于第R4行到第R7行，也与第R0行到第R3行同样地，进行像素的信号读出、以及电压Vs的切换。关于第R8行到第R11行，也是同样的。像这样，以4行为单位，进行像素的信号读出、以及电压Vs的切换。
在此，说明实施方式3中的灵敏度的调制的原理。灵敏度通过由像素电极11与对置电极12之间的电位差产生的电场以及由屏蔽电极17与对置电极12之间的电位差产生的电场被调制。
考虑信号电荷是空穴，对置电极12的电压比像素电极11的电压大，产生了从对置电极12朝向像素电极11的电场的状况。在屏蔽电极17的电压(比例如像素电极11的电压)大的情况下，信号电荷难以被屏蔽电极17捕获，易于向像素电极11流入。因此，能够得到高灵敏度。相对于此，在屏蔽电极17的电压(比例如像素电极11的电压)小的情况下，信号电荷易于被屏蔽电极17捕获，难以向像素电极11流入。因此，能够得到低灵敏度。如果采用其他说法，在前者的情况下，与后者的情况相比，光电转换层15易于在大的区域中示出好的灵敏度。例如，在高灵敏度曝光期间中，能够采用对置电极12的电压＞屏蔽电极17的电压＞像素电极11的电压这样的大小关系。在低灵敏度曝光期间中，能够采用对置电极12的电压＞像素电极11的电压＞屏蔽电极17的电压这样的大小关系。
考虑信号电荷是电子，像素电极11的电压比对置电极12的电压大，产生了从像素电极11朝向对置电极12的电场的状况。在屏蔽电极17的电压(比例如像素电极11的电压)小的情况下，信号电荷难以被屏蔽电极17捕获，易于向像素电极11流入。因此，能够得到高灵敏度。相对于此，在屏蔽电极17的电压(比例如像素电极11的电压)大的情况下，信号电荷易于被屏蔽电极17捕获，难以向像素电极11流入。因此，能够得到低灵敏度。如果采用其他说法，在前者的情况下，与后者的情况相比，光电转换层15易于在大的区域中示出好的灵敏度。例如，在高灵敏度曝光期间中，能够采用对置电极12的电压＜屏蔽电极17的电压＜像素电极11的电压这样的大小关系。在低灵敏度曝光期间中，能够采用对置电极12的电压＜像素电极11的电压＜屏蔽电极17的电压这样的大小关系。
关于通过屏蔽电极17对灵敏度进行调制的详细情况，可以参照专利文献3等。
还能够使对置电极12的电压与屏蔽电极17的电压的双方变化。像这样，也能够设定低灵敏度曝光期间和高灵敏度曝光期间。
实施方式3的技术也能够如下表现。摄像装置100具备像素阵列PA。在1个帧中，第1期间、第3期间和第2期间按照该第1期间、第3期间和第2期间的顺序出现。在第1期间中，进行像素阵列PA中的第1至少1个行的像素信号读出。在第2期间中，进行像素阵列PA中的第2至少1个行的像素信号读出。第1至少1个行及第2至少1个行的至少一方包含像素阵列PA中的2个行。在第3期间中，不进行像素阵列PA的任何行的像素信号读出。第1期间及第2期间是低灵敏度曝光期间及高灵敏度曝光期间中的一方。第3期间是低灵敏度曝光期间及高灵敏度曝光期间中的另一方。
具体地，在图18的例子中，从时刻t0到时刻tu0的期间能够对应于第1期间。从时刻tu0到时刻td0的期间能够对应于第3期间。从时刻td0到时刻tu1的期间能够对应于第2期间。第R0行、第R1行、第R2行及第R3行的组合能够对应于第1至少1个行。第R4行、第R5行、第R6行及第R7行的组合能够对应于第2至少1个行。第1期间及第2期间是高灵敏度曝光期间。第3期间是低灵敏度曝光期间。具体而言，第1期间与第3期间相互相邻。第3期间与第2期间相互相邻。
由于与实施方式1中参照图5至图9说明的理由相同的理由，实施方式3的技术适于确保帧速率并且得到好的图像。
在实施方式3中，摄像装置100具备第2电压供给电路35。第2电压供给电路35在低灵敏度曝光期间中，将屏蔽电极17的电压Vs控制为第4电压。第2电压供给电路35在高灵敏度曝光期间中，将屏蔽电极17的电压Vs控制为第3电压。第3电压与第4电压相互不同。如果像这样控制第1电极11的电压，则能够调整灵敏度。第3电压对应于电压V3。第4电压对应于电压V4。
在实施方式3中，将空穴收集至像素电极11。因此，使第3电压比第4电压大。但是，如上所述，也能够将摄像装置构成为将电子而不是空穴收集至像素电极11。在该情况下，能够使第3电压比第4电压小。
摄像装置100能够具有R成分及C成分，该R成分及C成分用于从第3期间的开始时刻依照根据R成分及C成分决定的时间常数使屏蔽电极17的电压变化。第3期间例如是时间常数的2倍以上。如果像这样，则在第3期间中，即使考虑到时间常数的存在，也能够使屏蔽电极17的电压足够接近设想值。这在得到期望的灵敏度的观点上是有利的。第3期间也可以是时间常数的3倍以上。第3期间例如是20μs以上。第3期间例如是时间常数的30倍以下。第3期间例如是300μs以下。
同样，从第1期间的开始时刻，依照上述时间常数，屏蔽电极17的电压变化。第1期间也可以是时间常数的2倍以上或者3倍以上。第1期间也可以是20μs以上。第1期间也可以是时间常数的30倍以下。第1期间也可以是300μs以下。
同样，从第2期间的开始时刻，依照上述时间常数，屏蔽电极17的电压变化。第2期间也可以是时间常数的2倍以上或者3倍以上。第2期间也可以是20μs以上。第2期间也可以是时间常数的30倍以下。第2期间也可以是300μs以下。
上述的R成分能够包含第1电极11的电阻。具体而言，上述的R成分能够包含屏蔽电极17的电阻和光电转换层15的电阻。更具体而言，在将向屏蔽电极17的电压供给源定义为电源PS，将电源PS中的向屏蔽电极17的电压输出部定义为第1端，将光电转换层15与第2电极12的边界定义为第2端时，上述的R成分能够是构成从第1端到第2端的电气路径的要素的合成电阻。
上述的C成分能够包含光电转换层15的电容。具体而言，上述的C成分能够包含屏蔽电极17的电容和光电转换层15的电容。更具体而言，在将向屏蔽电极17的电压供给源定义为电源PS，将电源PS中的向屏蔽电极17的电压输出部定义为第1端，将光电转换层15与第2电极12的边界定义为第2端时，上述的C成分能够是构成从第1端到第2端的电气路径的要素的合成电容。
能够将在实施方式1中说明的规定第2电极12的电压变化的方式的时间常数称为第2时间常数。能够将在实施方式1中说明的规定第2时间常数的R成分及C成分称为第2R成分及第2C成分。能够将在实施方式3中说明的规定屏蔽电极17的电压变化的方式的时间常数称为第3时间常数。能够将在实施方式3中说明的规定第3时间常数的R成分及C成分称为第3R成分及第3C成分。
根据上述的说明能够理解，电压供给电路35将电压向屏蔽电极17供给。电压供给电路35能够将该电压设定为在高灵敏度曝光期间与低灵敏度曝光期间之间相互不同的值。另外，电压供给电路35能够将该电压设定为在帧间不同的值。
汇总实施方式1及3的技术，能够如下表现。摄像装置具有以下的特征(i)及(ii)中的至少一方。特征(i)是如下特征：摄像装置还具备第3电极17，半导体基板20、第3电极17、光电转换层15和第2电极12按照半导体基板20、第3电极17、光电转换层15和第2电极12的顺序层叠，将第3电极17在高灵敏度曝光期间与低灵敏度曝光期间中控制为相互不同的电压。特征(ii)是如下特征：将第2电极12在高灵敏度曝光期间与低灵敏度曝光期间中控制为相互不同的电压。如果像这样控制电极的电压，则能够调整灵敏度。在此，第3电极17对应于屏蔽电极17。
具体而言，汇总实施方式1及3的技术，能够如下表现。摄像装置具有以下的特征(I)及(II)中的至少一方。特征(I)是如下特征：摄像装置具有特征(i)和第3时间常数，该第3时间常数用于依照该第3时间常数使第3电极的电压变化，第3期间是第3时间常数的2倍以上。特征(II)是如下特征：摄像装置具有特征(ii)和第2时间常数，该第2时间常数用于依照该第2时间常数使第2电极的电压变化，第3期间是第2时间常数的2倍以上。如果像这样，则在第3期间中，即使考虑到时间常数的存在，也能够使电极的电压足够接近设想值。这在得到期望的灵敏度的观点上是有利的。
电子ND控制也能够通过调整屏蔽电极17的电压Vs来实现。即，在该例中，摄像装置还具备屏蔽电极17。半导体基板20、屏蔽电极17、光电转换层15和第2电极12按照半导体基板20、屏蔽电极17、光电转换层15和第2电极12的顺序层叠。摄像装置在高灵敏度曝光期间中，将屏蔽电极17的电压Vs控制为第3电压V3。摄像装置进行使用第3驱动电压作为第3电压V3的第3驱动、以及使用第4驱动电压作为第3电压V3的第4驱动。第3驱动电压与第4驱动电压相互不同。该例能够通过上述的层叠构造实现。
(实施方式4)
以下，关于实施方式4进行说明。在实施方式4中，关于与实施方式1同样的内容，有时省略说明。
图19表示实施方式4所涉及的摄像装置的例示的电路构成。图19所示的摄像装置200具有包含以2维排列的多个单位像素60的像素阵列PA。图19示意性地表示单位像素60以2行2列的矩阵状被配置的例子。显然，摄像装置200中的单位像素60的数量及配置不限定于图19所示的例子。
各单位像素60具有光电转换部69、快门栅极晶体管61和转送晶体管62。
在各单位像素60中，构成了读出电路65。读出电路65包含地址晶体管26、信号检测晶体管24和复位晶体管28。
在本实施方式中，光电转换部69是光电二极管。具体而言，光电转换部69是被嵌入于半导体基板的嵌入光电二极管。光电转换部69接受入射光并生成与照度相应的信号电荷。信号电荷的极性可以是正及负中的任一方。
转送晶体管62切换是否将由光电转换部69生成的信号电荷向读出电路65转送。转送晶体管62典型地是场效应晶体管(FET)。在此，例示N沟道MOS作为转送晶体管62。
在作为转送晶体管62的输入的控制端子上连接着控制信号线81。控制信号线81与垂直扫描电路36连接。转送晶体管62的导通及截止通过控制信号线81的电压电平被控制。该电压电平的控制由垂直扫描电路36进行。通过使转送晶体管62导通，由光电转换部69生成的信号电荷被向电荷积蓄部41转送。电荷积蓄部41被设置在包含转送晶体管62、信号检测晶体管24的控制端子及复位晶体管28之间的区域在内的区域。
在图示的例子中，转送晶体管62的控制端子是栅极。这一点关于信号检测晶体管24、地址晶体管26、快门栅极晶体管61及转送晶体管62也是同样的。
读出电路65对由光电转换部69生成且向电荷积蓄部41转送的电信号进行检测。如图所示，信号检测晶体管24的控制端子与转送晶体管62的输出(源极及漏极的一方)连接。信号检测晶体管24的源极经由地址晶体管26与垂直信号线47连接。在地址晶体管26的控制端子上连接着地址控制线46。地址晶体管26的导通及截止经由地址控制线46由垂直扫描电路36控制。
在摄像装置200动作时，信号检测晶体管24将自身的控制端子上被施加的电压、即电荷积蓄部41的电压放大并输出。由信号检测晶体管24放大后的信号经由地址晶体管26及垂直信号线47作为信号电压被选择性地读出。
快门栅极晶体管61是光电转换部69用的快门栅极晶体管。快门栅极晶体管61的控制端子与连接于垂直扫描电路36的快门栅极控制线82连接。因此，垂直扫描电路36能够切换快门栅极晶体管61中的导通及截止。通过使快门栅极晶体管61导通，将光电转换部69的电荷复位，在快门栅极晶体管61导通的期间，能够使光电转换部69中的光电转换动作停止。在快门栅极晶体管61截止的期间，光电转换部69处于未被复位的状态，能够进行光电转换部69中的光电转换动作。
图20是表示实施方式4所涉及的摄像装置中的动作的一例的定时图的一部分。具体而言，实施方式4的该一例的定时图将图3的图(c)置换为图20的图(c1)及(c2)。此外，在图20中，再次列出图3的图(c)。
在图20中，图(c1)表示转送晶体管62的控制端子的电压Vtr的时间变化的一例。图(c2)表示快门栅极晶体管61的控制端子的电压Vrst的时间变化的一例。
在图20的例子中，电压Vtr在电压Vtr＿on与电压Vtr＿off之间变化。在电压Vtr为电压Vtr＿on的期间中，转送晶体管62被维持为导通状态。在电压Vtr为电压Vtr＿off的期间中，转送晶体管62被维持为截止状态。电压Vtr＿on比电压Vtr＿off大。
电压Vrst在电压Vrst＿on与电压Vrst＿off之间变化。在电压Vrst为电压Vrst＿on的期间中，快门栅极晶体管61被维持为导通状态。在电压Vrst为电压Vrst＿off的期间中，快门栅极晶体管61被维持为截止状态。电压Vrst＿on比电压Vrst＿off大。
在图20的例子中，在图3中对置电极12的电压Vb为V1的期间中，电压Vtr被维持为电压Vtr＿on。在该期间中，电压Vrst被维持为电压Vrst＿off。在图3中对置电极12的电压Vb为V2的期间中，电压Vtr被维持为电压Vtr＿off。在该期间中，电压Vrst被维持为电压Vrst＿on。
根据图20所示的电压Vtr及电压Vrst，与采用了图3所示的实施方式1的电压Vb的情况同样，获得高灵敏度曝光期间及低灵敏度曝光期间。
在此，关于实施方式4的低灵敏度曝光期间进行说明。在低灵敏度曝光期间中，考虑电压Vrst被维持为电压Vrst＿on而且电压Vtr被维持为电压Vtr＿off的状况。理想的是，在该状况中，由光电转换部69产生的电荷不移动至电荷积蓄部41，灵敏度为零。这样的灵敏度为零的期间能够相应于实施方式4的低灵敏度曝光期间。另一方面，在太阳光等强光入射至光电转换部69的情况下，由光电转换部69产生的电荷溢出，溢出的电荷有时移动至电荷积蓄部41。另外，在上述的情况下，入射至电荷积蓄部41的光有时进行光电转换而产生电荷。像这样产生的灵敏度一般被称为寄生光灵敏度(Parasitic Light Sensitivity)。在实施方式4中，产生了寄生光灵敏度的期间也能够相应于低灵敏度曝光期间。
在图20的例子中，在电压Vtr为电压Vtr＿on的期间中，电压Vrst被维持为电压Vrst＿off。在电压Vtr为电压Vtr＿off的期间中，电压Vrst被维持为电压Vrst＿on。如果采用其他说法，在转送晶体管62变为截止的定时，快门栅极晶体管61变为导通。在转送晶体管62变为导通的定时，快门栅极晶体管61变为截止。也就是说，电压Vtr与电压Vrst以互补的方式被导通/截止控制。
但是，电压Vtr与电压Vrst的导通/截止控制不必须是互补的。也就是说，电压Vtr为电压Vtr＿on的期间与电压Vrst为电压Vrst＿off的期间不必须一致。电压Vtr为电压Vtr＿off的期间与电压Vrst为电压Vrst＿on的期间不必须一致。转送晶体管62变为截止的定时与快门栅极晶体管61变为导通的定时不必须一致。转送晶体管62变为导通的定时与快门栅极晶体管61变为截止的定时不必须一致。
实施方式4的技术也能够如下表现。摄像装置200具备像素阵列PA。在1个帧中，第1期间、第3期间和第2期间按照该第1期间、第3期间和第2期间的顺序出现。在第1期间中，进行像素阵列PA中的第1至少1个行的像素信号读出。在第2期间中，进行像素阵列PA中的第2至少1个行的像素信号读出。第1至少1个行及第2至少1个行的至少一方包含像素阵列PA中的2个行。在第3期间中，不进行像素阵列PA的任何行的像素信号读出。第1期间及第2期间是低灵敏度曝光期间及高灵敏度曝光期间中的一方。第3期间是低灵敏度曝光期间及高灵敏度曝光期间中的另一方。
具体而言，在图20的例子中，第1期间及第2期间是低灵敏度曝光期间，第3期间是高灵敏度曝光期间。但是，也可以是第1期间及第2期间是高灵敏度曝光期间，第3期间是低灵敏度曝光期间。在该情况下，在与图20相反的定时进行晶体管61及62的导通/截止控制即可。
在图20的例子中，摄像装置200具备半导体基板和光电转换部69。光电转换部69是被嵌入于半导体基板的嵌入光电二极管。
具体而言，摄像装置200具备第1晶体管61、电荷积蓄部41和第2晶体管62。第1晶体管61将嵌入光电二极管复位。电荷积蓄部41积蓄由嵌入光电二极管生成的电荷。第2晶体管62从嵌入光电二极管向电荷积蓄部41转送电荷。高灵敏度曝光期间是从第1晶体管61变为截止到第2晶体管62变为截止为止的期间。低灵敏度曝光期间是从第2晶体管62变为截止到第1晶体管61变为截止为止的期间。在图19的例子中，第1晶体管61对应于快门栅极晶体管61。第2晶体管62对应于转送晶体管62。
(参考实施方式1)
以下，关于参考实施方式1进行说明。在参考实施方式1中，关于与实施方式1同样的内容，有时省略说明。
图21是表示参考实施方式1所涉及的摄像装置中的动作的一例的定时图。
具体而言，在图21的例子中，在从时刻t0到时刻t1的期间H0中，进行属于第R0行的像素的读出。在从时刻t1到时刻t2的期间H1中，进行属于第R1行的像素的读出。在从时刻t2到时刻t3的期间H2中，进行属于第R2行的像素的读出。在从时刻t3到时刻t4的期间H3中，进行属于第R3行的像素的读出。在从时刻t4到时刻t5的期间H4中，进行属于第R4行的像素的读出。在从时刻t5到时刻t6的期间H5中，进行属于第R5行的像素的读出。在属于第R0行到第R3行的像素的读出的期间，通过电压供给电路32向对置电极12施加电压V2。在属于第R4行及第R5行的像素的读出的期间，通过电压供给电路32向对置电极12施加电压V1。期间H0、H1、H2、H3、H4及H5分别是长度HS的1H期间。
在时刻t4，从电压供给电路32向对置电极12施加的电压Vb从电压V2变更为电压V1。其后，在时刻t6，电压Vb再次被切换为电压V2。
属于第R6行到第R11行的像素的读出也与属于第R0行到第R5行的像素的读出同样地进行。属于第R12行到第R15行的像素的读出也与属于第R0行到第R3行的像素的读出同样地进行。
像这样，在图21的例子中，以6行量的扫描期间作为周期，向对置电极12施加的电压Vb在电压V1与电压V2之间被切换。6行量的扫描期间相当于5个长度HS与1个长度HL的合计。
在图21的例子中，在正从属于第R0行到第R3行的像素进行信号读出的过程中，通过电压供给电路32，向对置电极12施加的电压Vb被维持为低的电压V2。由此，维持低灵敏度曝光状态。在属于第R3行的像素的读出完成后，通过电压供给电路32，电压Vb从低的电压V2切换为高的电压V1。由此，曝光状态从低灵敏度曝光状态切换为高灵敏度曝光状态。在正从属于第R4行及第R5行的像素进行信号读出的过程中，通过电压供给电路32，向对置电极12施加的电压Vb被维持为高的电压V1。其后，通过电压供给电路32，电压Vb从电压V1再次切换为电压V2。
关于第R6行到第R11行，也与第R0行到第R5行同样地，进行像素的信号读出、以及电压Vb的切换。关于第R12行到第R15行，也与第R0行到第R3行同样地，进行像素的信号读出。
参考实施方式1的技术能够如下表现。摄像装置100具备像素阵列PA。在1个帧中，第1期间和第3期间按照该第1期间和第3期间的顺序出现。在第1期间中，进行像素阵列PA中的第1至少1个行的像素信号读出。在第3期间中，进行像素阵列PA中的第3至少1个行的像素信号读出。在跨第1期间与第3期间的边界的期间中进行像素信号读出的像素阵列PA的行不存在。第1期间是高灵敏度曝光期间及低灵敏度曝光期间中的一方。第3期间是高灵敏度曝光期间及低灵敏度曝光期间中的另一方。此外，第1至少1个行与第3至少1个行不相互重复。
在参考实施方式1中，在第1期间及第3期间的双方进行像素信号读出。这适于确保帧速率。另外，在参考实施方式1中，在跨第1期间与第3期间的边界的期间中进行像素信号读出的像素阵列PA的行不存在。这适于得到好的图像。由于以上的理由，参考实施方式1的技术适于确保帧速率并且得到好的图像。
在图21的例子中，在1个帧中，第1期间、第3期间和第2期间按照该第1期间、第3期间和第2期间的顺序出现。在第2期间中，进行像素阵列PA中的第2至少1个行的像素信号读出。在跨第3期间与第2期间的边界的期间中进行像素信号读出的像素阵列PA的行不存在。第2期间是高灵敏度曝光期间及低灵敏度曝光期间中的上述一方。这适于确保帧速率并且得到好的图像。此外，第1至少1个行、第2至少1个行和第3至少1个行不相互重复。
第1至少1个行的数量既可以是1个，也可以是多个。第3至少1个行的数量既可以是1个，也可以是多个。第2至少1个行的数量既可以是1个，也可以是多个。
在图21的例子中，第1期间及第2期间是低灵敏度曝光期间，第3期间是高灵敏度曝光期间。但是，也可以是第1期间及第2期间是高灵敏度曝光期间，第3期间是低灵敏度曝光期间。
也可以将参考实施方式1的技术与其他实施方式的技术任意组合。
工业实用性
本公开所涉及的摄像装置能够适用于数字照相机、医疗用相机、监视用相机、车载用相机、数字单反相机、数字无反射镜单镜头相机等各种相机系统及传感器系统。
附图标记说明：
10、60 单位像素
11 像素电极
12 对置电极
13、69 光电转换部
14 信号检测电路
15 光电转换层
17 屏蔽电极
20 半导体基板
20t 元件分离区域
24d、24s、26s、28d、28s 杂质区域
24 信号检测晶体管
26 地址晶体管
28 复位晶体管
24g、26g、28g 栅极电极
32、35 电压供给电路
34 复位电压源
36 垂直扫描电路
37 列信号处理电路
38 水平信号读出电路
39 像素驱动信号生成电路
40 电源线
41 电荷积蓄部
42、45 灵敏度控制线
44 复位电压线
46 地址控制线
47 垂直信号线
48 复位控制线
49 水平共通信号线
50 层间绝缘层
52、54、55 插塞
53 布线
56 布线层
61 快门栅极晶体管
62 转送晶体管
65 读出电路
81 控制信号线
82 快门栅极控制线
100、200 摄像装置
PA 像素阵列。

Claims (22)

1.一种摄像装置，具备像素阵列，
在1个帧中，第1期间、第3期间和第2期间按照该第1期间、第3期间和第2期间的顺序出现，
在所述第1期间中，进行所述像素阵列中的第1至少1个行的像素信号读出，
在所述第2期间中，进行所述像素阵列中的第2至少1个行的像素信号读出，
所述第1至少1个行及所述第2至少1个行的至少一方包含所述像素阵列中的2个行，
所述第1期间及所述第2期间是高灵敏度曝光期间及低灵敏度曝光期间中的一方，
所述第3期间是所述高灵敏度曝光期间及所述低灵敏度曝光期间中的另一方。
2.如权利要求1所述的摄像装置，
所述第1至少1个行及所述第2至少1个行的双方各包含所述像素阵列中的2个行。
3.如权利要求2所述的摄像装置，
构成所述第1至少1个行的行的数量与构成所述第2至少1个行的行的数量相同。
4.如权利要求1至3中任一项所述的摄像装置，
所述第1期间及所述第2期间是所述高灵敏度曝光期间，
所述第3期间是所述低灵敏度曝光期间。
5.如权利要求1至3中任一项所述的摄像装置，
所述第1期间及所述第2期间是所述低灵敏度曝光期间，
所述第3期间是所述高灵敏度曝光期间。
6.如权利要求1至3中任一项所述的摄像装置，
所述摄像装置的控制模式具备第1模式和第2模式，
在所述第1模式中，
所述第1期间及所述第2期间是所述高灵敏度曝光期间，
所述第3期间是所述低灵敏度曝光期间，
在所述第2模式中，
所述第1期间及所述第2期间是所述低灵敏度曝光期间，
所述第3期间是所述高灵敏度曝光期间。
7.如权利要求1至3中任一项所述的摄像装置，
在所述1个帧中，所述高灵敏度曝光期间的总期间为所述低灵敏度曝光期间的总期间以上。
8.如权利要求1至3中任一项所述的摄像装置，
在所述1个帧中，所述高灵敏度曝光期间的总期间小于所述低灵敏度曝光期间的总期间。
9.如权利要求1至3中任一项所述的摄像装置，
所述摄像装置还具备半导体基板和光电转换部，
所述光电转换部具备光电转换层、第1电极和第2电极，
所述半导体基板、所述第1电极、所述光电转换层和所述第2电极按照所述半导体基板、所述第1电极、所述光电转换层和所述第2电极的顺序层叠。
10.如权利要求9所述的摄像装置，
所述摄像装置还具备第3电极，
所述半导体基板、所述第3电极、所述光电转换层和所述第2电极按照所述半导体基板、所述第3电极、所述光电转换层和所述第2电极的顺序层叠，
将所述第3电极在所述高灵敏度曝光期间与所述低灵敏度曝光期间中控制为相互不同的电压。
11.如权利要求10所述的摄像装置，
所述摄像装置还具有第3时间常数，该第3时间常数用于依照所述第3时间常数使所述第3电极的电压变化，所述第3期间是所述第3时间常数的2倍以上。
12.如权利要求9所述的摄像装置，
所述摄像装置将所述第2电极在所述高灵敏度曝光期间与所述低灵敏度曝光期间中控制为相互不同的电压。
13.如权利要求12所述的摄像装置，
所述摄像装置还具有第2时间常数，该第2时间常数用于依照所述第2时间常数使所述第2电极的电压变化，所述第3期间是所述第2时间常数的2倍以上。
14.一种摄像方法，使用具备像素阵列的摄像装置，
在1个帧中，第1期间、第3期间和第2期间按照该第1期间、第3期间和第2期间的顺序出现，
在所述第1期间中，进行所述像素阵列中的第1至少1个行的像素信号读出，
在所述第2期间中，进行所述像素阵列中的第2至少1个行的像素信号读出，
所述第1至少1个行及所述第2至少1个行的至少一方包含所述像素阵列中的2个行，
所述第1期间及所述第2期间是高灵敏度曝光期间及低灵敏度曝光期间中的一方，
所述第3期间是所述高灵敏度曝光期间及所述低灵敏度曝光期间中的另一方。
15.一种摄像装置，具备：
信号线；
多个像素，生成各自与入射光的量相应的像素信号，并将所述像素信号向所述信号线顺次输出；以及
电压供给电路，在第1帧期间中，将第1电压和与所述第1电压不同的第2电压分别以2次以上交替地向所述多个像素中的各个像素同时供给；
所述多个像素中的各个像素包含：
光电转换部，在所述第1电压被供给的第1期间中以第1灵敏度将光转换为电信号，在所述第2电压被供给的第2期间中以与所述第1灵敏度不同的第2灵敏度将光转换为电信号；以及
第1晶体管，将所述电信号放大并输出所述像素信号；
所述多个像素之中的至少2个像素在所述第1帧期间内的所述第1期间之中的1个期间中将所述像素信号向所述信号线顺次输出。
16.如权利要求15所述的摄像装置，
所述多个像素中的各个像素在所述第1帧期间内的所述第1期间中将所述像素信号向所述信号线输出。
17.如权利要求15或者16所述的摄像装置，
所述多个像素中的各个像素在所述第1帧期间内的所述第2期间中不将所述像素信号向所述信号线输出。
18.如权利要求15所述的摄像装置，
所述多个像素各自的所述光电转换部包含：与所述第1晶体管的栅极电连接的第1电极、与所述第1电极对置的第2电极、以及位于所述第1电极与所述第2电极之间的光电转换层，
所述电压供给电路向所述多个像素各自的所述光电转换部的所述第2电极交替地供给所述第1电压及所述第2电压。
19.如权利要求15所述的摄像装置，
所述多个像素各自的所述光电转换部包含：具有第1面以及位于所述第1面的相反侧的第2面的光电转换层、位于所述第1面上的第1电极及第3电极、以及位于所述第2面上且与所述第1电极及所述第3电极对置的第2电极，
所述第1电极与所述第1晶体管的栅极电连接，
所述电压供给电路向所述多个像素各自的所述光电转换部的所述第3电极交替地供给所述第1电压及所述第2电压。
20.如权利要求15所述的摄像装置，
所述多个像素各自的所述光电转换部包含光电二极管，
所述多个像素中的各个像素包含：
第2晶体管，其源极及漏极的一方与所述光电二极管电连接，且其源极及漏极的另一方与所述第1晶体管的栅极电连接；以及
第3晶体管，其源极及漏极的一方与所述光电二极管电连接，且其源极及漏极的另一方被施加规定的电压，
所述电压供给电路向所述第3晶体管的栅极交替地供给所述第1电压及所述第2电压。
21.如权利要求20所述的摄像装置，
所述电压供给电路向所述第2晶体管的栅极交替地供给第3电压和与所述第3电压不同的第4电压。
22.如权利要求15或者16所述的摄像装置，还具备：
第1控制电路，使所述电压供给电路供给所述第1电压及所述第2电压；以及
第2控制电路，使所述多个像素中的各个像素将所述像素信号向所述信号线顺次输出。
CN201980029993.6A 2018-09-14 2019-06-17 摄像装置及摄像方法 Active CN112075073B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-172878 2018-09-14
JP2018172878 2018-09-14
PCT/JP2019/023824 WO2020054162A1 (ja) 2018-09-14 2019-06-17 撮像装置および撮像方法

Publications (2)

Publication Number Publication Date
CN112075073A CN112075073A (zh) 2020-12-11
CN112075073B true CN112075073B (zh) 2024-07-16

Family

ID=69777714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980029993.6A Active CN112075073B (zh) 2018-09-14 2019-06-17 摄像装置及摄像方法

Country Status (4)

Country Link
US (1) US11528443B2 (zh)
JP (1) JP7357297B2 (zh)
CN (1) CN112075073B (zh)
WO (1) WO2020054162A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112075072A (zh) 2018-09-14 2020-12-11 松下知识产权经营株式会社 摄像装置及摄像方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007135200A (ja) * 2005-10-14 2007-05-31 Sony Corp 撮像方法および撮像装置並びに駆動装置
JP2008099158A (ja) * 2006-10-16 2008-04-24 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および撮像装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3636291B2 (ja) * 2000-01-31 2005-04-06 オリンパス株式会社 撮像装置
JP4351667B2 (ja) 2003-03-06 2009-10-28 パナソニック株式会社 電荷検出装置の製造方法
JP3793205B2 (ja) 2003-03-06 2006-07-05 松下電器産業株式会社 電荷検出装置および固体撮像装置
JP4578792B2 (ja) 2003-09-26 2010-11-10 富士通セミコンダクター株式会社 固体撮像装置
JP4511442B2 (ja) 2005-09-30 2010-07-28 富士フイルム株式会社 感度可変型撮像素子及びこれを搭載した撮像装置
JP4487944B2 (ja) * 2006-02-09 2010-06-23 ソニー株式会社 固体撮像装置
JP4211849B2 (ja) 2006-08-31 2009-01-21 ソニー株式会社 物理量検出装置、固体撮像装置及び撮像装置
JP2009055507A (ja) * 2007-08-29 2009-03-12 Fujifilm Corp 固体撮像素子の駆動方法およびこれにより駆動される撮像装置
JP4993007B2 (ja) 2010-07-26 2012-08-08 富士通セミコンダクター株式会社 固体撮像装置
JP5578008B2 (ja) * 2010-10-12 2014-08-27 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2012105225A (ja) 2010-11-12 2012-05-31 Sony Corp 画像処理装置、撮像装置、および画像処理方法、並びにプログラム
CN104885445B (zh) * 2012-12-25 2018-08-28 索尼公司 固体摄像器件及其驱动方法和电子设备
US9113097B2 (en) * 2013-02-06 2015-08-18 Canon Kabushiki Kaisha Image capturing apparatus that controls performing of short-term and long-term exposures and corresponding read operations, and control method thereof
US9106851B2 (en) * 2013-03-12 2015-08-11 Tower Semiconductor Ltd. Single-exposure high dynamic range CMOS image sensor pixel with internal charge amplifier
US9729808B2 (en) * 2013-03-12 2017-08-08 Tower Semiconductor Ltd. Single-exposure high dynamic range CMOS image sensor pixel with internal charge amplifier
US9538092B2 (en) * 2014-01-17 2017-01-03 Texas Instruments Incorporated Methods and apparatus to generate wide dynamic range images
JP6555512B2 (ja) 2014-10-23 2019-08-07 パナソニックＩｐマネジメント株式会社 撮像装置および画像取得装置
JP6562250B2 (ja) 2015-06-08 2019-08-21 パナソニックＩｐマネジメント株式会社 撮像装置および撮像モジュール
CN107018289B (zh) * 2016-01-22 2021-01-19 松下知识产权经营株式会社 摄像装置
CN107018338B (zh) * 2016-01-22 2021-01-29 松下知识产权经营株式会社 摄像装置
CN108389875A (zh) * 2017-02-03 2018-08-10 松下知识产权经营株式会社 摄像装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007135200A (ja) * 2005-10-14 2007-05-31 Sony Corp 撮像方法および撮像装置並びに駆動装置
JP2008099158A (ja) * 2006-10-16 2008-04-24 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および撮像装置

Also Published As

Publication number Publication date
CN112075073A (zh) 2020-12-11
JP7357297B2 (ja) 2023-10-06
WO2020054162A1 (ja) 2020-03-19
US11528443B2 (en) 2022-12-13
JPWO2020054162A1 (ja) 2021-08-30
US20210084248A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
US11303857B2 (en) Imaging device including pixel array and addition circuit
US20140015012A1 (en) Solid state imaging device, driving method of the solid state imaging device and electronic equipment
CN110248126B (zh) 具有埋入式沟道的双转换增益电路
CN107408566B (zh) 固态成像设备和电子装置
US9608025B2 (en) Imaging apparatus and imaging system
JP6587123B2 (ja) 撮像装置
CN112640433A (zh) 摄像装置
US20140027619A1 (en) Method for driving solid-state imaging device
JP2024040460A (ja) 撮像装置
WO2020022120A1 (ja) ストリーキング補正回路、撮像装置、及び、電子機器
TWI611696B (zh) 固體攝像元件及攝像裝置
CN112075073B (zh) 摄像装置及摄像方法
WO2014178179A1 (ja) 固体撮像素子および撮像装置
CN105448941A (zh) 半导体装置
WO2021199807A1 (ja) 撮像装置および撮像方法
WO2022153628A1 (ja) 撮像装置及びカメラシステム
WO2022130835A1 (ja) 撮像装置
JP2021132368A (ja) 撮像装置
JP2015076722A (ja) 固体撮像素子および撮像装置
JP2000022126A (ja) 固体撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant