JP2000022126A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 各々の光電変換素子から読み出される信号電
荷による読み出し電圧を低下できるようにすると共に、
当該固体撮像装置の消費電力を低減できるようにする。 【解決手段】 複数のＨＡＤセンサＤ１１〜Ｄ１ｍ，Ｄ
ｎｍ・・・を二次元状に配置した半導体基板１１と、こ
の半導体基板１１に基板電圧Ｖsubを供給する基板バイ
アス発生回路１２と、この半導体基板１１のＨＡＤセン
サＤｎｍから信号電荷を読み出して垂直方向に転送する
垂直ＣＣＤ部Ｖ１〜Ｖｎと、この垂直転送された信号電
荷を蓄積する電荷蓄積部Ａ１〜Ａｎと、この電荷蓄積部
Ａ１〜Ａｎによる信号電荷を水平方向に転送する水平Ｃ
ＣＤ部１３と、この水平転送された信号電荷を出力する
電荷検出部１４とを備え、ＨＡＤセンサから垂直ＣＣＤ
に信号電荷を読み出すときは、そのＨＡＤセンサから信
号電荷を読み出さない場合の基板電圧に比べて低い基板
電圧を半導体基板１１に印加するようになされたもので
ある。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は複数の光電変換素
子を二次元状に配置したフレームトランスファ方式、イ
ンターライントランスファ方式及びフレームインターラ
イントランスファ方式などのＣＣＤ撮像装置に適用して
好適な固体撮像装置に関する。

【０００２】詳しくは、光電変換素子を配置した半導体
基板に基板バイアス用の電圧を供給する際に、光電変換
素子から信号電荷を読み出すときは、その信号電荷を読
み出さない場合の電圧に比べて低い電圧を半導体基板に
印加するようにして、各々の光電変換素子から読み出さ
れる信号電荷による読み出し電圧を低下できるようにす
ると共に、当該固体撮像装置の消費電力を低減できるよ
うにしたものである。

【０００３】

【従来の技術】近年、学校、家庭や放送局などにおいて
ビデオカメラ及びデジタルスチルカメラが使用される場
合が多くなってきた。この種のカメラで不可欠なのが固
体撮像装置である。固体撮像装置は光電変換素子として
のＣＣＤ（Ｃharge ＣoupledＤevice：電荷結合素子）
撮像素子を二次元状に配置したものである。ここで、Ｃ
ＣＤ撮像素子とは、フォトダイオードやＭＯＳキャパシ
タなどからなる単位素子を規則正しく並べた構造の半導
体デバイスをいう。固体撮像装置は半導体基板表面に蓄
積されたある電荷のひとかたまりをＭＯＳキャパシタの
電極の並びに沿って移動する機能を有している。

【０００４】つまり、固体撮像装置は半導体基板上に複
数のフォトダイオード（ＣＣＤセンサ）、ＭＯＳキャパ
シタ、垂直ＣＣＤ、水平ＣＣＤ及び電荷検出部などを有
している。そして、光を固体撮像装置の受光面に照射す
ると、その光がフォトダイオードによって信号電荷に変
換された後に、その信号電荷がＭＯＳキャパシタに蓄積
される。ＭＯＳキャパシタに蓄積された信号電荷は、垂
直ＣＣＤや水平ＣＣＤによって転送され、最終段の電荷
検出部で信号電荷が検出されてアナログ撮像信号となっ
て読み出される。このような光電変換、信号電荷の蓄
積、転送及び検出を円滑に行なうために半導体基板に
は、基板バイアス用の電圧（以下基板電圧ともいう）が
供給されている。

【０００５】図６はこの種の固体撮像装置の基板バイア
ス発生回路１の構成例を示す図である。基板バイアス発
生回路１は電圧分割用の抵抗Ｒ１及びＲ２を有してい
る。抵抗Ｒ１の一端は電源線ＶＣＣに接続され、その他
端は抵抗Ｒ２の一端に接続される。抵抗Ｒ２の他端は接
地線ＧＮＤに接続されている。基板電圧Ｖsubは抵抗Ｒ
１及びＲ２の直列接続点ｐ１から引き出され、図示しな
いフォトダイオード、ＭＯＳキャパシタ、垂直ＣＣＤ、
水平ＣＣＤ及び電荷検出部などを配置した半導体基板に
供給される。電圧分割用の抵抗Ｒ１及びＲ２の直列接続
点ｐ１には基板バイアス端子２が設けられ、数ＭΩ程度
の外付け用の抵抗Ｒ０が接続され、電子シャッタ機能を
行なう場合以外は基板電圧Ｖsubが固定されている。

【０００６】

【発明が解決しようとする課題】ところで、従来方式に
よれば、固体撮像装置の小型化及び多画素化により単位
素子自体も非常に小さくなってきている。このため、以
下のような問題がある。 ＣＣＤ撮像素子のサイズが小さくなると、フォトダ
イオードなどのＣＣＤセンサから垂直ＣＣＤに信号電荷
を読み出すための基板電圧を高くせざるを得なくなる。
これは固体撮像装置の受光面の１画素の水平方向の幅は
微細化するが、基板の深さ方向への縮小があまり見込め
ないためである。 また、垂直ＣＣＤに読み出すための信号電荷による
読み出し電圧をプロセス的に下げようとすると、ブルー
ミングに対するマージンが不足するおそれがある。ここ
で、ブルーミングとは輝度の高い被写体の画像の上下に
白い筋が走ってしまう現象をいう。この現象は、垂直Ｃ
ＣＤで転送している信号電荷に、強い光を受けたフォト
ダイオードで蓄積しきれずにあふれた信号電荷が混ざっ
てしまうために生ずる。このような現象は、ＣＣＤ撮像
素子（以下光電変換素子ともいう）のプロセス上の不具
合が原因して、フォトダイオードのオーバーフローポテ
ンシャルΦ_OFBと垂直ＣＣＤの読み出しゲートのチャネ
ルポテンシャルΦ_ROGとが逆転してしまうために発生す
るものと考えられる。 このブルーミング対策としては、垂直ＣＣＤに読み
出す信号電荷の読み出し電圧を高くすればマージンは確
保できるが、今度はシステム的に消費電力が増加するこ
ととなる。

【０００７】そこで、本発明は上記の課題に鑑み創作さ
れたものであり、各々の光電変換素子から読み出される
信号電荷による読み出し電圧を低下できるようにすると
共に、消費電力を低減できるようにした固体撮像装置を
提供することを目的とする。

【０００８】

【課題を解決するための手段】上述した課題は、複数の
光電変換素子を二次元状に配置した半導体基板と、この
半導体基板に基板バイアス用の電圧を供給する電圧供給
部と、この電圧供給部による電圧が印加された半導体基
板の光電変換素子から信号電荷を読み出して所定の方向
に転送する電荷転送部とを備え、電圧供給部は、少なく
とも、光電変換素子から電荷転送部に信号電荷を読み出
すときは、光電変換素子から信号電荷を読み出さない場
合の電圧に比べて低い電圧を半導体基板に印加するよう
になされたことを特徴とする固体撮像装置によって解決
する。

【０００９】本発明によれば、光電変換素子から電荷転
送部へ信号電荷を読み出すときに、その信号電荷を読み
出さない場合の基板バイアス用の電圧に比べて低い電圧
が電圧供給部から半導体基板に印加される。従って、各
々の光電変換素子から電荷転送部へ読み出すときの信号
電荷の一部を半導体基板側に逃がすことができるので、
その信号電荷による読み出し電圧を低下させることがで
きる。これにより、電荷読出時の信号電荷による読み出
し電圧が下がることで、当該固体撮像装置の消費電力を
低減させることができる。

【００１０】

【発明の実施の形態】以下、図面を参照しながら、この
発明の実施の形態について説明をする。図１は本発明の
実施形態としての固体撮像装置１００の構成例を示すブ
ロック図である。

【００１１】この実施形態では、光電変換素子を配置し
た半導体基板に、基板バイアス用の電圧を供給する際
に、光電変換素子から信号電荷を読み出すときは、その
信号電荷を読み出さない場合の電圧に比べて低い電圧を
半導体基板に印加するようにして、各々の光電変換素子
から読み出される信号電荷による読み出し電圧を低下で
きるようにすると共に、当該固体撮像装置の消費電力を
低減できるようにしたものである。

【００１２】この発明の固体撮像装置１００は図１に示
す半導体基板１１を有しており、この半導体基板１１上
には撮像領域（受光面）及び遮光領域が区分けされ
ている。この撮像領域で破線で囲んだ部分が１画素を
構成する単位素子５０である。単位素子５０の断面構造
例については図４で説明する。

【００１３】この半導体基板１１上の撮像領域には、
複数の光電変換素子が二次元状に配置されている。例え
ば、固体撮像装置１００をＦＩＴ（Ｆrame Ｉnterline
Ｔransfer）方式に適用する場合には、光電変換素子と
してＰ⁺ＮＰＮ型のホール・アキュームレート・ダイオ
ード（Ｈole Ａccumulaited Ｄiode：以下ＨＡＤセンサ
ともいう）が使用される。この固体撮像装置１００を合
計ｍ×ｎ（ｍ＝１〜ｍ、ｎ＝１〜ｎ）画素で構成する場
合には、垂直方向にｍ個のＨＡＤセンサＤ１１〜Ｄ１ｍ
が形成され、このＨＡＤセンサＤ１１〜Ｄ１ｍが水平方
向にｎ列並んで形成されている。この撮像領域に入射
した光は図４で説明するようなＭＯＳキャパシタに蓄積
される。

【００１４】この半導体基板１１には電圧供給部として
基板バイアス発生回路１２が形成されており、半導体基
板１１に基板バイアス用の電圧（以下基板電圧Ｖsubと
いう）が供給される。この例では、基板バイアス発生回
路１２は、少なくとも、ＨＡＤセンサＤｎｍから電荷転
送部へ信号電荷を読み出すときは、ＨＡＤセンサＤｎｍ
から信号電荷を読み出さない場合の基板電圧Ｖsub１に
比べて低い基板電圧Ｖsub２を半導体基板１１に印加す
るようになされる。基板バイアス発生回路１２の内部構
成例については図２で説明する。

【００１５】この半導体基板１１の垂直方向には電荷転
送部としてｎ列の垂直ＣＣＤ部Ｖ１〜Ｖｎが格子状に設
けられ、基板電圧Ｖsubを印加した半導体基板１１の各
々のＨＡＤセンサＤ１１〜Ｄ１ｍ、Ｄ２１〜Ｄ２ｍ・・
・Ｄｎ１〜Ｄｎｍから信号電荷を読み出し、転送クロッ
ク信号に基づいてその信号電荷が垂直方向に転送され
る。この際の転送クロック信号には２相、４相、６相の
クロック信号などが使用される。

【００１６】また、半導体基板１１上の遮光領域には
電荷蓄積部Ａ１〜Ａｎが設けられており、垂直ＣＣＤ部
Ｖ１〜Ｖｎの各々の出力段がこれらの電荷蓄積部Ａ１〜
Ａｎに接続されて、その垂直ＣＣＤ部Ｖ１〜Ｖｎによる
信号電荷を蓄積するようになされている。この電荷蓄積
部Ａ１〜Ａｎには電荷転送部として水平ＣＣＤ部１３が
接続され、電荷蓄積部Ａ１〜Ａｎによる信号電荷が転送
クロック信号に基づいて水平方向に転送される。この水
平ＣＣＤ部１３の出力段には電荷検出部１４が接続さ
れ、水平ＣＣＤ部１３による信号電荷が検出される。電
荷検出部１４の出力段にはアンプ１５が接続され、信号
電荷検出後のアナログ撮像信号Ｓoutが増幅される。こ
の増幅後のアナログ撮像信号Ｓoutは出力端子１６から
外部の信号処理回路などの周辺回路に出力される。

【００１７】図２は基板バイアス発生回路１２の内部構
成例を示す回路図である。図２に示す基板バイアス発生
回路１２は３つの抵抗Ｒ１〜Ｒ３と、１つのトランジス
タＴｒとを有している。

【００１８】抵抗Ｒ１の一端は電源線ＶＣＣに接続さ
れ、その他端は抵抗Ｒ２の一端に接続される。抵抗Ｒ２
の他端は接地線ＧＮＤに接続されている。基板電圧Ｖsu
bは電源電圧ＶＣＣ−ＧＮＤを分割して生成され、抵抗
Ｒ１及びＲ２の直列接続点ｐ１から引き出される。この
基板電圧Ｖsubは、図１に示したＨＡＤセンサＤ１１〜
Ｄ１ｍ、Ｄ２１〜Ｄ２ｍ・・・Ｄｎ１〜Ｄｎｍ、垂直Ｃ
ＣＤ部Ｖ１〜Ｖｎ、水平ＣＣＤ部１３及び電荷検出部１
４などを配置した半導体基板１１に供給される。

【００１９】電圧分割用の抵抗Ｒ１及びＲ２の直列接続
点ｐ１には、例えば、ｎ型の電界効果トランジスタＴｒ
が接続される。この例では、電圧制御用のクロック信号
として、例えば、電子シャッタ制御パルスφＶsubに基
づいて信号電荷読み出し時の基板電圧Ｖsubが調整され
る。このために、トランジスタＴｒのドレインは直列接
続点ｐ１に接続され、そのソースが抵抗Ｒ３の一端に接
続される。トランジスタＴｒのゲートには電子シャッタ
制御パルスφＶsubが供給される。

【００２０】この抵抗Ｒ３は従来方式の外付け抵抗Ｒ０
＝１ＭΩ程度に比べて、１／１０〜１／１００・・・と
数段低く、数１０ＫΩ〜数１００ＫΩ単位である。抵抗
Ｒ３の他端は接地線ＧＮＤに接続される。この例では、
トランジスタＴｒのゲートにハイ・レベルの電子シャッ
タ制御パルスφＶsubが入力されると、トランジスタＴ
ｒがオンする。このオン動作によって抵抗Ｒ３に電流が
流れるので、基板電圧Ｖsubを下げることができる。

【００２１】次に、基板バイアス発生回路１２の信号電
荷読み出し時の動作を説明する。図３Ａは読み出しクロ
ック信号φＳＧのパルス波形図であり、図３Ｂは基板電
圧Ｖsubの波形図であり、図３Ｃは電子シャッタ制御パ
ルスφＶsubのパルス波形図である。この例では、読み
出しクロック信号φＳＧの立ち上がりの直後に、基板バ
イアス発生回路１２によって、半導体基板１１に供給さ
れた基板電圧Ｖsubが下げられるものである。この際の
読み出しクロック信号φＳＧはＨＡＤセンサＤ１１〜Ｄ
１ｍ、Ｄ２１〜Ｄ２ｍ・・・Ｄｎ１〜Ｄｎｍから垂直Ｃ
ＣＤ部Ｖ１〜Ｖｎへ信号電荷の読み出し許可をする駆動
パルスである。

【００２２】通常、半導体基板１１の基板電圧はＤＣ的
にＶsub１に固定するようになされている。高速電子シ
ャッタを使用する時は、図３Ｂに示すタイミングでＨ
ＡＤセンサＤ１１〜Ｄ１ｍ、Ｄ２１〜Ｄ２ｍ・・・Ｄｎ
１〜Ｄｎｍの信号電荷を一斉に半導体基板１１に掃き捨
てるために、通常の基板電圧Ｖsub１よりも高い基板電
圧Ｖsub３を印加するようになされている。

【００２３】この例では、図３Ａに示すタイミングで
読み出しクロック信号φＳＧが立ち上がると、その立ち
上がり直後に図３Ｃに示すタイミングで電子シャッタ
制御パルスφＶsubがロー・レベルからハイ・レベルに
立ち上がる。この電子シャッタ制御パルスφＶsubを入
力したトランジスタＴｒはオンする。このオン動作によ
り、図３Ｂに示すタイミングで通常の基板電圧Ｖsub
１よりも低い基板電圧Ｖsub２が半導体基板１１に印加
されるようになる。すなわち、トランジスタＴｒのオン
動作によって、余剰な信号電荷による電流を抵抗Ｒ３に
強制的に引き入れ、この電流を抵抗Ｒ３で消費させるこ
とができる。その結果で基板電圧Ｖsubを下げることが
できる。この例で、図３Ｂに示す基板電圧Ｖsub１、Ｖs
ub２、Ｖsub３は、接地線ＧＮＤからの絶対的な電位で
あり、Ｖsub２＜Ｖsub１＜Ｖsub３の関係にある。

【００２４】従って、信号電荷の読み出し時には、半導
体基板１１と容量結合しているＨＡＤセンサＤ１１〜Ｄ
１ｍ、Ｄ２１〜Ｄ２ｍ・・・Ｄｎ１〜Ｄｎｍのポテンシ
ャルも浅くなり、その結果、各々のＨＡＤセンサＤ１１
〜Ｄ１ｍ、Ｄ２１〜Ｄ２ｍ・・・Ｄｎ１〜Ｄｎｍと、垂
直ＣＣＤ部Ｖ１〜Ｖｎとの間のフリンジング電界が高く
なることにより、ＨＡＤセンサＤ１１〜Ｄ１ｍ、Ｄ２１
〜Ｄ２ｍ・・・Ｄｎ１〜Ｄｎｍから垂直ＣＣＤ部Ｖ１〜
Ｖｎへ読み出される信号電荷を少なくすることができ、
この信号電荷による読み出し電圧を低電圧化することが
できる。

【００２５】なお、信号電荷の読み出し時に、過大な強
度の光を受けた場合でも、通常の基板電圧Ｖsub１より
も低い基板電圧Ｖsub２を半導体基板１１に印加するよ
うにしているので、一部分の信号電荷を半導体基板１１
に逃がすことができる。この結果、強い光を受けたＨＡ
ＤセンサＤｎｍで蓄積しきれずにあふれた信号電荷が、
垂直ＣＣＤ部Ｖ１〜Ｖｎで転送している信号電荷に混ざ
ることを回避できるので、いわゆる、輝度の高い被写体
の画像の上下に白い筋が走るようなブルーミングを抑え
ることができる。

【００２６】（実施例）図４は固体撮像装置１００で使
用する１つのＨＡＤセンサ２０、読み出しゲート３０及
び垂直ＣＣＤ４０から成る単位素子５０の構造例を示す
断面図である。この例では、信号電荷の読み出し時に基
板電圧Ｖsubを下げることにより、オーバーフローポテ
ンシャルΦ_OFBと垂直ＣＣＤの読み出しポテンシャルΦ
_ROGとの関係が逆転（Φ_OFB＜Φ_ROG）しない範囲で、Ｈ
ＡＤセンサ２０のポテンシャルに変調（浅くする）を与
えるようにしたものである。すなわち、信号電荷の転送
に必要な最低限の読み出し電圧を確保できる程度に、基
板電圧Ｖsubの低電圧化を図るものである。

【００２７】図４に示す固体撮像装置１００で使用する
単位素子５０は、半導体基板としてＮ型のシリコン基板
２１が使用される。シリコン基板２１には図１で示した
撮像領域及び遮光領域などを画定するＰ型ウエル層
２２が形成されている。Ｐ型ウエル層２２はシリコン基
板２１にＰ型の不純物を拡散した後に熱処理などを施す
ことにより形成される。

【００２８】このＰ型ウエル層２２内には垂直ＣＣＤ用
のＰ型ウエル層２３が形成されると共に、このＰ型ウエ
ル層２３内に活性層となるＮ型の不純物拡散層２４が形
成されている。Ｎ型の不純物拡散層２４はＮ型の不純物
を拡散した後に熱処理などを施すことにより形成され
る。Ｎ型の不純物拡散層２４が形成されたＰ型ウエル層
２２上にはゲート酸化膜となるシリコン酸化膜２９が形
成されると共に、このシリコン酸化膜２９上にはゲート
電極や転送電極となるポリシリコン膜３１が形成されて
いる。

【００２９】この例では、ポリシリコン膜３１は読み出
しゲート３０を形成するために、Ｎ型の不純物拡散層２
４の上部領域から右側にはみ出すように形成されてい
る。垂直ＣＣＤ４０は信号電荷を紙面に対して垂直方向
に転送するために、Ｐ型ウエル層２３と１対のＮ型の不
純物拡散層２４とによって、例えば、ｎ型の電界効果ト
ランジスタが構成される。

【００３０】また、Ｐ型ウエル層２２内には読み出しゲ
ート３０を挟むように、ＨＡＤセンサ用のＮ型ウエル層
２５が形成されている。これと共に、このＮ型ウエル層
２５内には活性層となるＰ⁺型の不純物拡散層２６が形
成されている。もちろん、Ｐ⁺型の不純物拡散層２６上
にもシリコン酸化膜２９が形成されている。このＰ⁺型
の不純物拡散層２６、Ｎ型ウエル層２５、Ｐ型ウエル層
２２及びＮ型のシリコン基板２１によってＰ⁺ＮＰＮ型
のフォトダイオードが構成され、１単位のＨＡＤセンサ
２０が構成されるている。なお、読み出しゲート３０は
Ｐ型ウエル層２２をチャネル領域とし、垂直ＣＣＤ用の
Ｎ型の不純物拡散２４と、ＨＡＤセンサ用のＮ型ウエル
層２５とを共用すると共に、ポリシリコン膜３１をゲー
ト電極としたｎ型の電界効果トランジスタによって構成
される。

【００３１】この例では垂直ＣＣＤ用のＰ型ウエル層２
３の左側にはチャネルストッパ層２７が形成され、ＨＡ
Ｄセンサ用のＮ型ウエル層２５の右側にはチャネルスト
ッパ層２８が形成され、この単位素子５０と隣接する他
の単位画素を構成するＨＡＤセンサ２０や垂直ＣＣＤ４
０などから素子分離されている。

【００３２】更に、ポリシリコン膜３１上には層間絶縁
膜としてのシリコン酸化膜３２が基板全体を覆うように
形成されている。シリコン酸化膜３２上には転送クロッ
ク信号などの信号配線に使用されると共に、遮光膜とし
ても機能するアルミニウム膜３３が選択的に形成されて
いる。アルミニウム膜３３は、シリコン酸化膜３２上で
ＨＡＤセンサ２０の窓部３４となる部分には形成されて
いない。この窓部３４は被写体からの光をＰ⁺型の不純
物拡散層２６に入射させる部分である。

【００３３】この例では、信号電荷の読み出し時に、図
２で示した基板バイアス発生回路１２からＮ型のシリコ
ン基板２１に、その信号電荷を読み出さない場合の基板
電圧Ｖsub１に比べて低い基板電圧Ｖsub２を供給するよ
うになされたものである。

【００３４】次に、固体撮像装置１００で使用する単位
素子５０の読み出し時の動作を説明する。図５は固体撮
像装置１００で使用する単位素子５０のポテンシャル例
を示す図である。

【００３５】この例では、図５中に境界線Ｌを定義した
ときに、その境界線Ｌの右側は基板水平方向のポテンシ
ャルであり、読み出しゲート３０のチャネルポテンシャ
ルΦ_ROGの変化を示している。その右側は基板深さ方向
のポテンシャルであり、ＨＡＤセンサ２０のオーバーフ
ローポテンシャルΦ_OFBの変化を示している。いずれの
ポテンシャルも上部が浅く（エネルギーが低く）下部が
深い（エネルギーが高い）ことを示す。境界線Ｌから右
側に延びたＸ１−Ｘ２はＨＡＤセンサ２０のＮ型ウエル
層２５からＮ型シリコン基板２１に向かう深さ方向を定
義したものである。

【００３６】まず、図４に示す窓部３４に光が入射され
ると、Ｎ型ウエル層２５内に信号電荷１０が蓄積され
る。このとき、図５に示すＰ型ウエル層２２のオーバー
フローポテンシャルΦ_OFBが隆起しており、その極大点
よりも浅い領域で発生した信号電荷１０がＮ型ウエル層
２５の蓄積ポテンシャルΦｓの極小点に転がり落ちて蓄
積される。

【００３７】このＮ型ウエル層２５に蓄積された信号電
荷１０を垂直ＣＣＤ４０に読み出す場合には、読み出し
ゲート３０に読み出し許可信号φＳＧ＝「Ｈ」（ハイ）
レベルを印加する。つまり、「Ｈ」レベルの読み出し許
可信号φＳＧが読み出しゲート３０に印加されると、チ
ャネルポテンシャルΦ_ROGが、ＨＡＤセンサ２０のＮ型
ウエル層２５の蓄積ポテンシャルΦｓより深くなり、い
わゆる、チャネルが開いた状態になる。このチャネルオ
ープンによって、垂直ＣＣＤ４０に信号電荷１０が読み
出される。このとき、オーバーフローポテンシャルΦ
_OFBと読み出しゲート３０のチャネルポテンシャルΦ_ROG
との関係がΦ_OFB＞Φ_ROGを維持するように、Ｎ型シリコ
ン基板２１に基板電圧Ｖsubを供給するが、この例では
ＨＡＤセンサ２０から信号電荷１０を読み出さない場合
の基板電圧Ｖsub１に比べて低い基板電圧Ｖsub２を印加
するようになされたものである。

【００３８】従って、Ｎ型シリコン基板２１と容量結合
しているＨＡＤセンサ２０のＮ型ウエル層２５の蓄積ポ
テンシャルΦｓが浅くなると共に、この蓄積ポテンシャ
ルΦｓとオーバーフローポテンシャルΦ_OFBの極大点と
の差が少なくなる。この結果、Ｎ型ウエル層２５に蓄積
された信号電荷１０の一部をＮ型シリコン基板２１へ逃
がすことができる。これと共に、ＨＡＤセンサ２０と垂
直ＣＣＤ４０との間のフリンジング電界が高くなること
により、ＨＡＤセンサ２０から垂直ＣＣＤ４０へ読み出
される信号電荷１０を少なくすることができる。この信
号電荷１０の低減により、垂直ＣＣＤ４０で転送される
信号電荷１０の読み出し電圧を低くく抑えることができ
る。

【００３９】なお、垂直ＣＣＤ４０に読み出された信号
電荷１０は、その垂直ＣＣＤ４０の転送電極を中間電位
φＳＧ＝「Ｍ」（ミッド）レベルにしたり、それよりも
低い電位φＳＧ＝「Ｌ」（ロー）レベルにすることによ
り、紙面と垂直する方向に転送される。そして、その信
号電荷１０は図１に示した電荷蓄積部Ａ１などに蓄積さ
れた後に、水平ＣＣＤ部１３を通って電荷検出部１４に
至り、アンプ１５で増幅された後に、アナログ撮像信号
Ｓoutとなって出力端子１６から出力される。

【００４０】また、信号電荷１０が垂直ＣＣＤ４０で転
送されている間は、基板バイアス発生回路１２によって
元の基板電圧Ｖsub１がＮ型シリコン基板２１に印加さ
れる。一方では、次の画像がＨＡＤセンサ２０で光電変
換され、これによる信号電荷１０がＮ型ウエル層２５に
蓄積される。このときは、基板電圧Ｖsub１がＮ型シリ
コン基板２１に供給されているので、垂直転送状態の読
み出しゲート３０のチャネルポテンシャルΦ_ROGをＨＡ
Ｄセンサ２０オーバーフローポテンシャルΦ_OFBよりも
深くすことができる。従って、常に、Φ_OFB＞Φ_ROGの関
係を保つようになされ、蓄積中の信号電荷１０が垂直Ｃ
ＣＤ４０に混入することが避けられる。

【００４１】このようにして本実施例によれば、ＨＡＤ
センサ２０から垂直ＣＣＤ４０へ信号電荷１０を読み出
すときに、その信号電荷１０を読み出さない場合の基板
電圧Ｖsub１に比べて低い基板電圧Ｖsub２が基板バイア
ス発生回路１２からＮ型シリコン基板２１に印加され
る。

【００４２】従って、各々のＨＡＤセンサ２０から垂直
ＣＣＤ４０へ読み出される信号電荷１０の一部をＮ型シ
リコン基板２１側に逃がすことができるので、その信号
電荷１０による読み出し電圧を低下させることができ
る。

【００４３】これにより、信号電荷１０の転送に必要な
最低限の読み出し電圧を確保できる程度に、基板電圧Ｖ
subの低電圧化を図ることが可能となる。ＨＡＤセンサ
２０からの読み出し電圧が下がることで、当該固体撮像
装置１００の消費電力を低減させることができる。

【００４４】また、ＨＡＤセンサ２０からの読み出し電
圧が下がることで、当該固体撮像装置１００に接続され
る周辺回路の駆動電圧を下げることができる。従って、
当該固体撮像装置１００を搭載したビデオカメラなどの
消費電力も低減させることができる。

【００４５】更に、ＨＡＤセンサ２０からの読み出し電
圧が下がることで、いわゆるブルーミングを発生するこ
となく、その信号電荷１０を垂直・水平方向に転送する
ことができる。従って、ＨＡＤセンサ２０の飽和信号量
の拡大が図られ、同等の撮像特性で単位画素を更に微細
化することができる。これにより、同一の大きさの受光
面を有した従来方式の固体撮像装置に比べて多画素化を
図ることができる。この例では読み出し許可信号φＳＧ
が読み出しゲート３０に印加された直後に基板電圧をＶ
sub１からＶsub２へ下げる場合について説明したが、こ
れに限られることはない。

【００４６】例えば、メカニカルシャッタなどを使用し
た場合において、そのＨＡＤセンサ２０から信号電荷１
０を読み出すときは、撮像領域が予め遮光されること
から、信号電荷１０の読み出しに先行して、基板電圧を
Ｖsub１からＶsub２へ下げてもよい。これによっても、
同様な効果が得られる。もちろん、基板電圧Ｖsubを３
値（読み出し時／蓄積時／掃き捨時）で時分割に駆動し
てもよい。

【００４７】本実施の形態ではフレームインターライン
トランスファ方式の固体撮像装置の場合について説明し
たが、これに限られることはなく、フレームトランスフ
ァ方式やインターライントランスファ方式の固体撮像装
置にも適用できることは言うまでもない。

【００４８】

【発明の効果】以上説明したように、この発明によれ
ば、光電変換素子から電荷転送部へ信号電荷を読み出す
ときは、その信号電荷を読み出さない場合の基板バイア
ス用の電圧に比べて低い電圧を半導体基板に印加する電
圧供給部が設けられるものである。

【００４９】この構成によって、各々の光電変換素子か
ら電荷転送部へ読み出される信号電荷による読み出し電
圧を低下させることができる。従って、信号電荷読出時
の読み出し電圧が下がることで、当該固体撮像装置の消
費電力を低減させることができる。

【００５０】また、信号電荷読出時の読み出し電圧が下
がることで、当該固体撮像装置の周辺回路の駆動電圧を
下げることができる。従って、その周辺回路での消費電
力も低減させることができる。

【００５１】更に、電荷転送時には基板バイアス用の電
圧が元に戻されるので、いわゆるブルーミングを伴うこ
となく、その信号電荷を垂直・水平方向に転送すること
ができる。従って、光電変換素子の飽和信号量の拡大が
図られ、同等の撮像特性で単位画素を更に微細化するこ
とができる。これにより、従来方式に比べて固体撮像装
置の多画素化を図ることができる。

【００５２】この発明は複数の光電変換素子を二次元状
に配置したフレームトランスファ方式、インターライン
トランスファ方式及びフレームインターライントランス
ファ方式などのＣＣＤ撮像装置に適用して極めて好適で
ある。

【図面の簡単な説明】

【図１】実施形態としての固体撮像装置１００の構成例
を示すブロック図である。

【図２】その基板バイアス発生回路１２の内部構成例を
示す回路図である。

【図３】その基板バイアス発生回路１２の動作例を示す
タイミングチャートである。

【図４】実施例としてのＨＡＤセンサ２０、読み出しゲ
ート３０及び垂直ＣＣＤ４０から成る単位素子５０の構
造例を示す断面図である。

【図５】その単位素子５０のポテンシャル例を示す図で
ある。

【図６】従来方式の基板バイアス発生回路１の構成例を
示す回路図である。

【符号の説明】

１１・・・半導体基板、１２・・・基板バイアス発生回
路、１３・・・水平ＣＣＤ部（電荷転送部）、１４・・
・電荷検出部、１５・・・アンプ、Ｒ１，Ｒ２，Ｒ３・
・・抵抗、Ｔｒ・・・トランジスタ、２０，Ｄ１１〜Ｄ
１ｍ，Ｄ１１〜Ｄｎ１・・・ＨＡＤセンサ（光電変換素
子）、２１・・・Ｎ型シリコン基板、２２，２３・・・
Ｐ型ウエル層、２４，２５・・・Ｎ型ウエル層、２６・
・・Ｐ⁺型の不純物拡散層、２７，２８・・・チャネル
ストッパ層、２９，３２・・・シリコン酸化膜、３１・
・・ポリシリコン膜、３３・・・アルミニウム膜、３４
・・・窓部、３０・・・読み出しゲート、４０，Ｖ１〜
Ｖｎ・・・垂直ＣＣＤ部、１００・・・固体撮像装置

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１０年９月１日（１９９８．９．１）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００９

【補正方法】変更

【補正内容】

【０００９】本発明によれば、光電変換素子から電荷転
送部へ信号電荷を読み出すときに、その信号電荷を読み
出さない場合の基板バイアス用の電圧に比べて低い電圧
が電圧供給部から半導体基板に印加される。従って、各
々の光電変換素子のポテンシャルを浅くすることができ
るので、その信号電荷による読み出し電圧を低下させる
ことができる。これにより、電荷読出時の信号電荷によ
る読み出し電圧が下がることで、当該固体撮像装置の消
費電力を低減させることができる。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１９

【補正方法】変更

【補正内容】

【００１９】電圧分割用の抵抗Ｒ１及びＲ２の直列接続
点ｐ１には、例えば、ｎ型の電界効果トランジスタＴｒ
が接続される。この例では、電圧制御用のクロック信号
として、例えば、基板電圧制御パルスφＶsubに基づい
て信号電荷読み出し時の基板電圧Ｖsubが調整される。
このために、トランジスタＴｒのドレインは直列接続点
ｐ１に接続され、そのソースが抵抗Ｒ３の一端に接続さ
れる。トランジスタＴｒのゲートには基板電圧制御パル
スφＶsubが供給される。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００２０

【補正方法】変更

【補正内容】

【００２０】この抵抗Ｒ３は従来方式の外付け抵抗Ｒ０
＝１ＭΩ程度に比べて、１／１０〜１／１００・・・と
数段低く、数１０ＫΩ〜数１００ＫΩ単位である。抵抗
Ｒ３の他端は接地線ＧＮＤに接続される。この例では、
トランジスタＴｒのゲートにハイ・レベルの基板電圧制
御パルスφＶsubが入力されると、トランジスタＴｒが
オンする。このオン動作によって抵抗Ｒ３に電流が流れ
るので、基板電圧Ｖsubを下げることができる。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００２１

【補正方法】変更

【補正内容】

【００２１】次に、基板バイアス発生回路１２の信号電
荷読み出し時の動作を説明する。図３Ａは読み出しクロ
ック信号φＳＧのパルス波形図であり、図３Ｂは基板電
圧Ｖsubの波形図であり、図３Ｃは基板電圧制御パルス
φＶsubのパルス波形図である。この例では、読み出し
クロック信号φＳＧの立ち上がりの直後に、基板バイア
ス発生回路１２によって、半導体基板１１に供給された
基板電圧Ｖsubが下げられるものである。この際の読み
出しクロック信号φＳＧはＨＡＤセンサＤ１１〜Ｄ１
ｍ、Ｄ２１〜Ｄ２ｍ・・・Ｄｎ１〜Ｄｎｍから垂直ＣＣ
Ｄ部Ｖ１〜Ｖｎへ信号電荷の読み出し許可をする駆動パ
ルスである。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００２３

【補正方法】変更

【補正内容】

【００２３】この例では、図３Ａに示すタイミングで
読み出しクロック信号φＳＧが立ち上がると、その立ち
上がり直後に図３Ｃに示すタイミングで基板電圧制御
パルスφＶsubがロー・レベルからハイ・レベルに立ち
上がる。この基板電圧制御パルスφＶsubを入力したト
ランジスタＴｒはオンする。このオン動作により、図３
Ｂに示すタイミングで通常の基板電圧Ｖsub１よりも
低い基板電圧Ｖsub２が半導体基板１１に印加されるよ
うになる。すなわち、トランジスタＴｒのオン動作によ
って、余剰な信号電荷による電流を抵抗Ｒ３に強制的に
引き入れ、この電流を抵抗Ｒ３で消費させることができ
る。その結果で基板電圧Ｖsubを下げることができる。
この例で、図３Ｂに示す基板電圧Ｖsub１、Ｖsub２、Ｖ
sub３は、接地線ＧＮＤからの絶対的な電位であり、Ｖs
ub２＜Ｖsub１＜Ｖsub３の関係にある。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００２４

【補正方法】変更

【補正内容】

【００２４】従って、信号電荷の読み出し時には、半導
体基板１１と容量結合しているＨＡＤセンサＤ１１〜Ｄ
１ｍ、Ｄ２１〜Ｄ２ｍ・・・Ｄｎ１〜Ｄｎｍのポテンシ
ャルも浅くなり、その結果、各々のＨＡＤセンサＤ１１
〜Ｄ１ｍ、Ｄ２１〜Ｄ２ｍ・・・Ｄｎ１〜Ｄｎｍと、垂
直ＣＣＤ部Ｖ１〜Ｖｎとの間のフリンジング電界が高く
なることにより、ＨＡＤセンサＤ１１〜Ｄ１ｍ、Ｄ２１
〜Ｄ２ｍ・・・Ｄｎ１〜Ｄｎｍから垂直ＣＣＤ部Ｖ１〜
Ｖｎへの読み出し電圧を低電圧化することができる。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００２５

【補正方法】削除

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００２６

【補正方法】変更

【補正内容】

【００２６】（実施例）図４は固体撮像装置１００で使
用する１つのＨＡＤセンサ２０、読み出しゲート３０及
び垂直ＣＣＤ４０から成る単位素子５０の構造例を示す
断面図である。この例では、ＨＡＤセンサ２０から信号
電荷を読み出した後に、基板電圧Ｖsubを下げることに
より、そのＨＡＤセンサ２０のポテンシャルに変調（浅
くする）を与えるようにしたものである。すなわち、信
号電荷の転送に必要な最低限の読み出し電圧を確保でき
る程度に、基板電圧Ｖsubの低電圧化を図るものであ
る。

【手続補正９】

【補正対象書類名】明細書

【補正対象項目名】００３５

【補正方法】変更

【補正内容】

【００３５】この例では、図５中に境界線Ｌを定義した
ときに、その境界線Ｌの左側は基板水平方向のポテンシ
ャルであり、読み出しゲート３０のチャネルポテンシャ
ルΦ_ROGの変化を示している。その右側は基板深さ方向
のポテンシャルであり、ＨＡＤセンサ２０のオーバーフ
ローポテンシャルΦ_OFBの変化を示している。いずれの
ポテンシャルも上部が浅く（エネルギーが低く）下部が
深い（エネルギーが高い）ことを示す。境界線Ｌから右
側に延びたＸ１−Ｘ２はＨＡＤセンサ２０のＮ型ウエル
層２５からＮ型シリコン基板２１に向かう深さ方向を定
義したものである。

【手続補正１０】

【補正対象書類名】明細書

【補正対象項目名】００３８

【補正方法】変更

【補正内容】

【００３８】従って、Ｎ型シリコン基板２１と容量結合
しているＨＡＤセンサ２０のＮ型ウエル層２５の蓄積ポ
テンシャルΦｓが浅くなると共に、この蓄積ポテンシャ
ルΦｓとオーバーフローポテンシャルΦ_OFBの極大点と
の差が少なくなる。これと共に、ＨＡＤセンサ２０と垂
直ＣＣＤ４０との間のフリンジング電界が高くなること
により、信号電荷１０の読み出し電圧を低くく抑えるこ
とができる。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数の光電変換素子を二次元状に配置し
   た半導体基板と、 前記半導体基板に基板バイアス用の電圧を供給する電圧
   供給部と、 前記電圧供給部による電圧が印加された前記半導体基板
   の光電変換素子から信号電荷を読み出して所定の方向に
   転送する電荷転送部とを備え、 前記電圧供給部は、少なくとも、前記光電変換素子から
   前記電荷転送部に信号電荷を読み出すときは、前記光電
   変換素子から信号電荷を読み出さない場合の電圧に比べ
   て低い電圧を前記半導体基板に印加するようになされた
   ことを特徴とする固体撮像装置。
2. 【請求項２】 前記半導体基板、電荷転送部及び電圧供
   給部が設けられる場合であって、 前記電圧供給部は、 前記電荷転送部への信号電荷の読み出しを許可する駆動
   パルスの立ち上がりの直後に、前記半導体基板に供給さ
   れた電圧を下げることを特徴とする請求項１記載の固体
   撮像装置。
3. 【請求項３】 前記電圧供給部は、 電源電圧を分割して基板バイアス用の電圧を生成する電
   圧分割用の抵抗と、 電圧制御用のクロック信号に基づいて前記電圧を調整す
   るトランジスタと、 前記トランジスタのオン動作によって電流を引き入れる
   抵抗とを有することを特徴とする請求項１記載の固体撮
   像装置。