CN112640433A - 摄像装置 - Google Patents

摄像装置 Download PDF

Info

Publication number
CN112640433A
CN112640433A CN201980056428.9A CN201980056428A CN112640433A CN 112640433 A CN112640433 A CN 112640433A CN 201980056428 A CN201980056428 A CN 201980056428A CN 112640433 A CN112640433 A CN 112640433A
Authority
CN
China
Prior art keywords
wiring
terminal
transistor
pixel
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980056428.9A
Other languages
English (en)
Inventor
村上雅史
井上恭典
佐藤好弘
西村佳寿子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN112640433A publication Critical patent/CN112640433A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

摄像装置(101)具备第1像素(11)。第1像素(11)具有光电转换部(15)、第1电容元件(71)和第1晶体管(72)。光电转换部(15)将入射光转换为信号电荷。第1电容元件(71)包含至少在曝光的期间中与光电转换部(15)电连接的第1端子(71a)、以及第2端子(71b)。第1晶体管(72)包含第1源极和第1漏极，第1源极及第1漏极中的一方与第2端子(71b)电连接，第1源极及第1漏极中的另一方被施加直流电位。

Description

摄像装置
技术领域
本公开涉及摄像装置。
背景技术
近年来，在摄像机、数字照相机、监视相机及车载相机等各种产品领域中，摄像装置被广泛地使用。作为摄像装置，例示出CCD(电荷耦合器件(Charge Coupled Device))型固体摄像元件及CMOS(互补金属氧化物半导体(Complementary Metal OxideSemiconductor))型固体摄像元件。
在专利文献1、2及3中记载了摄像装置的例子。
在先技术文献
专利文献
专利文献1:日本特开2006－217410号公报
专利文献2:日本特开2012－147169号公报
专利文献3:日本特开2006－148284号公报
发明内容
本发明所要解决的课题
本公开提供适于摄像装置的灵敏度的变更的技术。
用于解决课题的手段
本公开提供：
一种摄像装置，具备第1像素，
所述第1像素具备：
光电转换部，将入射光转换为信号电荷；
第1电容元件，包含至少在曝光的期间中与所述光电转换部电连接的第1端子、以及第2端子；以及
第1晶体管，包含第1源极和第1漏极，所述第1源极及所述第1漏极中的一方与所述第2端子电连接，所述第1源极及所述第1漏极中的另一方被施加直流电位。
发明效果
本公开提供适于摄像装置的灵敏度的变更的技术。
附图说明
图1是表示第1实施方式所涉及的摄像装置的例示性的电路构成的示意图。
图2是表示图1所示的像素的例示性的电路构成的示意图。
图3是表示比较例所涉及的电路构成的示意图。
图4是用于说明第1实施方式所涉及的摄像装置的第1模式下的晶体管的动作的一例的定时图。
图5是用于说明第1实施方式所涉及的摄像装置的第2模式下的晶体管的动作的一例的定时图。
图6是表示变形例所涉及的电路构成的示意图。
图7是表示第2实施方式所涉及的摄像装置的例示性的电路构成的示意图。
图8是表示图7所示的像素的例示性的电路构成的示意图。
图9是用于说明第2实施方式所涉及的摄像装置的第1模式下的晶体管的动作的一例的定时图。
图10是用于说明第2实施方式所涉及的摄像装置的第2模式下的晶体管的动作的一例的定时图。
图11是表示第3实施方式所涉及的摄像装置的例示性的电路构成的示意图。
图12是表示第1例所涉及的像素的构造的示意图。
图13是表示第1例所涉及的像素的构造的示意图。
图14是表示第1例所涉及的像素的构造的示意图。
图15是表示第1例所涉及的像素的构造的示意图。
图16是表示第1例所涉及的像素的构造的示意图。
图17是表示第1例所涉及的像素的构造的示意图。
图18是表示第2例所涉及的像素的构造的示意图。
图19是表示第3例所涉及的像素的构造的示意图。
图20是表示第3例所涉及的像素的构造的示意图。
图21是表示第3例所涉及的像素的构造的示意图。
图22是表示第3例所涉及的像素的构造的示意图。
图23是表示第3例所涉及的像素的构造的示意图。
图24是表示第3例所涉及的像素的构造的示意图。
图25是表示第4例所涉及的像素的构造的示意图。
图26是表示第4例所涉及的像素的构造的示意图。
图27是表示使用了光电二极管的像素的构造的示意图。
图28是表示使用了光电二极管的像素的构造的示意图。
图29是表示相机系统的构成例的示意图。
具体实施方式
(作为本公开的基础的知识)
适于摄像装置的灵敏度的变更的技术能够提高摄像装置的商品性。这样的技术例如能够实现宽的动态范围。
(本公开所涉及的一个方式的概要)
本公开的第1方式所涉及的摄像装置是：
一种摄像装置，具备第1像素，
所述第1像素具备：
光电转换部，将入射光转换为信号电荷；
第1电容元件，包含至少在曝光的期间中与所述光电转换部电连接的第1端子、以及第2端子；以及
第1晶体管，包含第1源极和第1漏极，所述第1源极及所述第1漏极中的一方与所述第2端子电连接，所述第1源极及所述第1漏极中的另一方被施加直流电位。
第1方式适于摄像装置的灵敏度的变更。此外，在第1方式中，第1电容元件的第1端子至少在曝光的期间中与光电转换部电连接。例如也可以是，在第1电容元件的第1端子与光电转换部之间不存在晶体管等开关，第1电容元件的第1端子直接或者经由布线与光电转换部电连接。由此，第1电容元件的第1端子与光电转换部常时连接。在后述的第19方式中也是同样的。
在本公开的第2方式中，例如，在第1方式所涉及的摄像装置中，
所述第1源极及所述第1漏极中的所述另一方也可以与固定电位连接。
如果像第2方式那样在第1源极及第1漏极中的另一方上连接固定电位，则能够容易地实现该另一方被施加直流电位的构成。
在本公开的第3方式中，例如，在第2方式所涉及的摄像装置中，
所述固定电位也可以是接地电位。
第3方式的接地电位是固定电位的具体例。
在本公开的第4方式中，例如，第1至第3方式中任1个所涉及的摄像装置也可以还具备：
控制电路，与摄影模式相应地使所述第1晶体管导通或者截止。
根据第4方式，能够与摄影模式相应地控制第1晶体管的导通/截止。
在本公开的第5方式中，例如，在第4方式所涉及的摄像装置中，
所述摄影模式也可以包含第1模式和第2模式，
所述第2模式下的灵敏度也可以比所述第1模式下的灵敏度低，
在所述第1模式下，也可以在所述第1晶体管截止的状态下，所述信号电荷被读出，
在所述第2模式下，也可以在所述第1晶体管导通的状态下，所述信号电荷被读出。
根据第5方式，能够实现灵敏度高的第1模式和灵敏度低的第2模式。
在本公开的第6方式中，例如，在第1至第5方式中任1个所涉及的摄像装置中，
所述第1像素也可以具有包含第2源极、第2漏极和第2栅极的第2晶体管，
所述第1端子也可以是所述第2栅极，
所述第2端子也可以是所述第2源极及所述第2漏极中的一方。
根据第6方式，能够利用晶体管实现第1电容元件。
在本公开的第7方式中，例如，第1至第5方式中任1个所涉及的摄像装置也可以还具备：
绝缘层，是氧化物绝缘体的层；
第1布线，被设置在所述绝缘层内；以及
第2布线，被设置在所述绝缘层内，
所述第1电容元件也可以包含介电体层，
所述第1端子也可以包含所述第1布线的至少一部分，
所述第2端子也可以包含所述第2布线的至少一部分，
所述介电体层也可以包含所述第1布线及所述第2布线被埋入的所述绝缘层的一部分。
根据第7方式，能够实现具有MOM(金属-氧化物-金属(Metal-Oxide-Metal))构造的第1电容元件。
在本公开的第8方式中，例如，第1至第5方式中任1个所涉及的摄像装置也可以具备：
绝缘层，
所述第1电容元件也可以被设置在所述绝缘层内，
所述第1电容元件也可以包含介电体层，
所述第1端子也可以是第1电极，
所述第2端子也可以是第2电极，
所述介电体层与所述绝缘层相比，组成也可以不同。
根据第8方式，能够实现具有MIM(金属-绝缘体-金属(Metal-Insulator-Metal))构造的第1电容元件。
在本公开的第9方式中，例如，第1至第8方式中任1个所涉及的摄像装置也可以还具备：
电压变动的电压变动布线；以及
第1屏蔽，
所述电压变动布线及所述第1屏蔽也可以位于所述第1像素内，
所述电压变动布线与所述第1屏蔽之间的距离也可以比所述电压变动布线与所述第1电容元件之间的距离小。
第9方式的第1屏蔽适于抑制电压变动布线与第1电容元件之间的耦合。如果抑制了耦合，则即使电压变动布线的电压变动，该变动也难以对由光电转换部生成的电荷所存在的区域造成影响。这在抑制噪声向与信号电荷对应的信号混入的观点上是有利的。
在本公开的第10方式中，例如，在第9方式所涉及的摄像装置中，
也可以在所述第1屏蔽的电压被固定的状态下，所述电压变动布线的电压变更。
第10方式在抑制上述噪声混入的观点上是有利的。
在本公开的第11方式中，例如，第9方式或者第10方式所涉及的摄像装置也可以还具备：
半导体基板，
在与所述半导体基板的厚度方向正交的第1截面中，所述第1屏蔽也可以处于所述电压变动布线与所述第1电容元件之间。
第11方式在抑制上述噪声混入的观点上是有利的。
在本公开的第12方式中，例如，第9至第11方式中任1个所涉及的摄像装置也可以还具备：
半导体基板，
在与所述半导体基板的厚度方向平行的第2截面中，所述第1屏蔽也可以处于所述电压变动布线与所述第1电容元件之间。
第12方式在抑制上述噪声混入的观点上是有利的。
在本公开的第13方式中，例如，在第9至第12方式中任1个所涉及的摄像装置中，
连结所述电压变动布线与所述第1电容元件的线段也可以经过所述第1屏蔽。
第13方式在抑制上述噪声混入的观点上是有利的。
在本公开的第14方式中，例如，在第1至第13方式中任1个所涉及的摄像装置中，
所述第1像素也可以具有与所述光电转换部及所述第1端子电连接的第1扩散区域。
在第14方式的第1扩散区域中，能够积蓄由光电转换部生成的信号电荷。
在本公开的第15方式中，例如，在第14方式所涉及的摄像装置中，
所述第1像素也可以具有：
第3晶体管，包含第3源极及第3漏极；以及
第4晶体管，包含第4栅极；
所述第1扩散区域也可以是所述第3源极及所述第3漏极中的一方，
所述第1扩散区域也可以与所述第4栅极电连接。
在第15方式中，能够利用第3晶体管实现第1扩散区域。第4晶体管能够利用于放大由光电转换部生成的信号电荷并生成与该信号电荷对应的信号。
在本公开的第16方式中，例如，在第14方式或者第15方式所涉及的摄像装置中，
所述光电转换部也可以包含：像素电极、对置电极、以及被配置在所述像素电极与所述对置电极之间的光电转换层，
所述像素电极也可以与所述第1扩散区域及所述第1端子电连接。
第16方式的光电转换部是光电转换部的一具体例。
在本公开的第17方式中，例如，在第14方式所涉及的摄像装置中，
所述光电转换部也可以是光电二极管，
所述光电二极管也可以包含所述第1扩散区域。
第17方式的光电转换部是光电转换部的一具体例。
在本公开的第18方式中，例如，在第14方式或者第15方式所涉及的摄像装置中，
所述第1像素也可以具有第5晶体管，
所述光电转换部也可以是光电二极管，
所述信号电荷也可以经由所述第5晶体管被从所述光电二极管向所述第1扩散区域转送。
第18方式的光电转换部是光电转换部的一具体例。
本公开的第19方式所涉及的相机系统具备摄像装置以及控制电路，
所述摄像装置具备第1像素，
所述第1像素具备：
光电转换部，将入射光转换为信号电荷；
第1电容元件，包含至少在曝光的期间中与所述光电转换部电连接的第1端子、以及第2端子；以及
第1晶体管，包含第1源极和第1漏极，所述第1源极及所述第1漏极中的一方与所述第2端子电连接，所述第1源极及所述第1漏极中的另一方被施加直流电位；
所述控制电路与摄影模式相应地使所述第1晶体管导通或者截止。
第19方式适于与摄影模式相应地变更摄像装置的灵敏度。
在以下的实施方式中，2个物体间的距离是指连结2个物体的最短的线段的长度。
在以下的实施方式中，将导通孔及其内部的导体统称为“过孔”。
在以下的实施方式中，有时使用“节点”这样的用语。节点意味着电气电路中的多个要素间的电连接部，是包含负责该要素间的电连接的布线等的概念。
在以下的实施方式中，有时使用第1、第2、第3……这样的序数词。在对某要素附加序数词的情况下，不必须存在顺序更小的同种的要素。能够根据需要变更序数词的编号。针对相同或者相似的构成，有时附加相同的标记并省略重复的说明。
(第1实施方式)
在图1中，示意性地表示第1实施方式所涉及的摄像装置的例示性的电路构成。图1所示的摄像装置101具备多个像素11、以及周边电路。多个像素11在半导体基板上以2维排列，从而形成感光区域。此外，也可以将感光区域称为像素区域。半导体基板不限定于其整体为半导体的基板。半导体基板也可以包含绝缘性基板、以及被设置在该绝缘性基板上的半导体层。在半导体层侧的表面形成感光区域。
在图示的例中，多个像素11在行方向及列方向上排列。在本说明书中，行方向及列方向是指行及列各自延伸的方向。在附图中，纸面上的竖直方向是列方向，水平方向是行方向。多个像素11也可以以1维排列。换言之，摄像装置101也可以是线传感器。
像素11各自与电源布线22连接。各像素11被经由电源布线22供给规定的电源电压。如之后详细说明的那样，本实施方式的像素11各自包含具有与半导体基板层叠的光电转换层的光电转换部。另外，如图所示，摄像装置101具有用于向全部光电转换部施加相同的固定电压的积蓄控制线17。
像素11各自也与复位电压线77连接。各像素11被经由复位电压线77供给复位设定电压Vr。
摄像装置101的周边电路包含垂直扫描电路16、负载电路19、列信号处理电路20和水平信号读出电路21。也可以将垂直扫描电路16称为行扫描电路16。也可以将列信号处理电路20称为行信号积蓄电路20。也可以将水平信号读出电路21称为列扫描电路21。在图示的构成中，列信号处理电路20及负载电路19按以2维排列的像素11的每列配置。也就是说，在该例中，周边电路包含多个列信号处理电路20和多个负载电路19。
垂直扫描电路16与地址信号线30及复位信号线26连接。垂直扫描电路16向地址信号线30施加规定的电压，从而以行为单位对各行中配置的多个像素11进行选择。由此，执行被选择的像素11的信号电压的读出。
垂直扫描电路16也与切换控制线75连接。如后所述，通过由垂直扫描电路16经由切换控制线75向多个像素11供给规定的电压，能够变更摄像装置101的灵敏度。
如之后详细说明的那样，在本公开中，像素11各自在像素内具有1个以上的电容元件。在本说明书中，“电容元件(capacitor)”意味着隔着介电体设置一对端子而成的构造。介电体典型地是绝缘体。本说明书中的“端子”不限定于由金属形成的端子，被解释为广泛地包含多晶硅层等。本说明书中的“端子”也可以是半导体基板的一部分。
各列中配置的像素11经由与各列对应的垂直信号线18，与列信号处理电路20电连接。在垂直信号线18上电连接着负载电路19。列信号处理电路20进行以相关双采样为代表的噪音抑制信号处理及模拟－数字转换(AD转换)等。在与像素11的列对应地设置的多个列信号处理电路20上，电连接着水平信号读出电路21。水平信号读出电路21从多个列信号处理电路20向水平共通信号线23顺次读出信号。
图2表示图1所示的像素11的例示性的电路构成。像素11包含光电转换部15、信号检测电路SC和灵敏度切换电路GSC。
光电转换部15将入射光转换为信号电荷。光电转换部15在本实施方式中，具有在对置电极15a与像素电极15c之间夹着光电转换层15b的构造。如之后参照附图说明的那样，光电转换层15b被层叠在形成有像素11的半导体基板上。光电转换层15b由有机材料或者非晶硅等无机材料形成。光电转换层15b也可以包含由有机材料构成的层和由无机材料构成的层。典型地，光电转换层15b具有膜形状。
在光电转换层15b的受光面侧，设置有对置电极15a。对置电极15a由ITO等透明的导电性材料形成。在隔着光电转换层15b与对置电极15a对置的一侧，设置有像素电极15c。像素电极15c收集在光电转换层15b中通过光电转换而产生的信号电荷。像素电极15c由铝、铜等金属、金属氮化物、或者通过掺杂杂质从而赋予了导电性的多晶硅等形成。
如图所示，对置电极15a与积蓄控制线17连接，像素电极15c与电荷积蓄节点(也称为“浮动扩散节点”)44连接。通过经由积蓄控制线17对对置电极15a的电位进行控制，能够由像素电极15c收集通过光电转换而产生的空穴－电子对之中的空穴及电子的某一方。在利用空穴作为信号电荷的情况下，使得对置电极15a的电位比像素电极15c高即可。以下，例示利用空穴作为信号电荷的情况。例如将10V左右的电压经由积蓄控制线17向对置电极15a施加。关于详细情况留待后述，通过电荷积蓄节点44及其电连接部形成电荷积蓄部。通过向对置电极15a施加电压，信号电荷在电荷积蓄部中积蓄。当然，也可以利用电子作为信号电荷。
像素11所具有的信号检测电路SC包含放大晶体管34和第1复位晶体管36。在图2所例示的构成中，第1复位晶体管36的源极及漏极之中的一方与电荷积蓄节点44连接。具体地，在参照后述的图12及13说明的例子中，第1复位晶体管36的源极及漏极之中的一方构成第1扩散区域44z，第1扩散区域44z与电荷积蓄节点44连接。第1复位晶体管36的源极及漏极之中的另一方与复位电压线77连接。
返回图2，放大晶体管34的栅极与电荷积蓄节点44连接。放大晶体管34的栅极具有与像素电极15c的电连接。放大晶体管34的源极及漏极中的一方与电源布线22连接，另一方经由地址晶体管40与垂直信号线18连接。放大晶体管34的源极及漏极中的一方在放大晶体管34为N沟道MOS的情况下可以是漏极。在图示的例中，电源布线22是源极跟随器电源。通过放大晶体管34和图1所示的负载电路19，形成源极跟随器电路。放大晶体管34放大由光电转换部15生成的信号。
如图所示，像素11包含地址晶体管40。地址晶体管40的源极或者漏极与放大晶体管34的源极及漏极之中的未与电源布线22连接的一侧连接。地址晶体管40的栅极与地址信号线30连接。在图2所例示的构成中，地址晶体管40构成了信号检测电路SC的一部分。
与电荷积蓄部中积蓄的信号电荷的量相应的电压向放大晶体管34的栅极施加。放大晶体管34将该电压放大。由放大晶体管34放大的电压作为信号电压由地址晶体管40选择性地读出。
像素11所具有的灵敏度切换电路GSC包含第1电容元件71和灵敏度切换晶体管72。第1电容元件71包含第1端子71a、第2端子71b和介电体层。灵敏度切换晶体管72包含栅极、源极和漏极。
在第1电容元件71中，隔着介电体层设置有第1端子71a及第2端子71b。在图2所例示的构成中，第1端子71a与电荷积蓄节点44连接。第1端子71a与光电转换部15电连接。具体而言，第1端子71a与像素电极15c电连接。
灵敏度切换晶体管72的源极及漏极之中的一方与第2端子71b电连接。灵敏度切换晶体管72的源极及漏极之中的另一方被施加直流电位。
上述的直流电位既可以是固定电位，也可以是接地电位。另一方面，直流电位也可以不是固定电位，而在某期间与别的期间相比直流电位的大小不同。“灵敏度切换晶体管72的源极及漏极之中的另一方被施加直流电位”这样的表现，是也包含这样的情况的概念。
在本实施方式中，灵敏度切换晶体管72的源极及漏极之中的另一方与固定电位VF连接。具体而言，灵敏度切换晶体管72的源极及漏极之中的另一方与具有固定电位VF的固定电位部48电连接。固定电位部48具有经由第1电容元件71抑制电荷积蓄节点44的电位的变动的功能。
固定电位VF例如是接地电位。在此，接地电位是摄像装置101的接地电位。像这样，能够降低固定电位部48的阻抗。由此，能够提高固定电位部48的上述功能。
在别的例中，直流电位是与复位电压线77的电位相同的电位。像这样，在复位时，能够使第1电容元件71的第1端子71a的电位与第2端子71b的电位成为相同电位。由此，不容易在第1端子71a与第2端子71b之间施加超过适当范围的电压。这在抑制第1端子71a与第2端子71b之间的漏电流的观点上是有利的。另外，这在确保第1电容元件71的可靠性的观点上是有利的。复位电压线77的电位例如是1V左右。在直流电位是与复位电压线77的电位相同的电位的情况下，这些电位既可以是固定电位，也可以在某期间与别的期间相比其大小变更。
为了方便，能够将多个像素11之中的1个称为第1像素11。第1像素11可以说具有上述的光电转换部15、第1电容元件71和灵敏度切换晶体管72。
此外，放大晶体管34、第1复位晶体管36、地址晶体管40及灵敏度切换晶体管72各自既可以是N沟道MOS，也可以是P沟道MOS。它们不需要全部都统一为N沟道MOS或者P沟道MOS中的某一方。以下，例示放大晶体管34、第1复位晶体管36、地址晶体管40及灵敏度切换晶体管72是N沟道MOS的情况。
(摄像装置101的动作的概略)
根据图2所例示的构成，通过恰当地对灵敏度切换晶体管72的栅极电压进行控制，能够变更摄像装置101的灵敏度。
在本实施方式中，摄像装置101具备与摄影模式相应地使灵敏度切换晶体管72导通或者截止的控制电路。像这样，能够按每行变更灵敏度。在本实施方式中，图1所示的垂直扫描电路16对应于控制电路。其中，摄像装置101也可以具备与垂直扫描电路16不同的要素作为控制电路。另外，也可以使全部像素11的灵敏度切换晶体管72一并导通或者截止。
在本实施方式中，摄影模式包含第1模式和第2模式。第2模式下的灵敏度比第1模式下的灵敏度低。在第1模式下，在灵敏度切换晶体管72截止的状态下，读出信号电荷。在第2模式下，在灵敏度切换晶体管72导通的状态下，读出信号电荷。
如上所述，与电荷积蓄部中积蓄的信号电荷的量相应的电压向放大晶体管34的栅极施加。放大晶体管34将该电压放大。地址晶体管40将放大后的电压作为信号电压读出。上述的信号电荷的读出对应于地址晶体管40对信号电压的读出。
在一个具体例中，控制电路在摄影模式为第1模式的期间中，在被读出的信号电压跨越第1阈值电压而变大时，将摄影模式从第1模式切换为第2模式。控制电路在摄影模式为第2模式的期间中，在被读出的信号电压跨越第2阈值电压而变小时，将摄影模式从第2模式切换为第1模式。像这样，能够在照度小时将摄影模式设定为第1模式，在照度大时将摄影模式设定为第1模式。第1阈值电压与第2阈值电压既可以是相同的，也可以是不同的。
在本实施方式中，作为控制电路的垂直扫描电路16能够经由切换控制线75向灵敏度切换晶体管72的栅极供给规定的电压。在栅极被供给该电压的期间中，灵敏度切换晶体管72导通。在栅极未被供给该电压的期间中，灵敏度切换晶体管72截止。
[基于浮动控制的灵敏度的变更]
在灵敏度切换晶体管72导通的期间中，固定电位VF经由灵敏度切换晶体管72向第2端子71b供给。在该情况下，第2端子71b的电位被固定，因此第1电容元件71作为电容显现。相对于此，在灵敏度切换晶体管72截止的期间中，不向第2端子71b供给固定电位VF。在该情况下，第2端子71b处于浮动状态，第1电容元件71在实质上不作为电容显现。通过使第1电容元件71作为电容显现，能够使灵敏度相对变低。相反，通过使第1电容元件71在实质上不作为电容显现，能够使灵敏度相对变高。也就是说，通过对是否使第2端子71b成为浮动状态进行控制，能够变更灵敏度。能够将该控制称为浮动控制。
以下，关于第1电容元件71作为电容显现的状态和在实质上不显现的状态，详细地进行说明。将第1电容元件71的电容值定义为Cx。将第1电容元件71中积蓄的信号电荷的量定义为Qx。将第1电容元件71的第1端子71a与第2端子71b之间的电压定义为Vx。此时，Cx＝Qx/Vx的关系式成立。在灵敏度切换晶体管72截止的期间中，第2端子71b不被施加直流电位，第2端子71b处于浮动状态，电荷在实质上不在第2端子71b积蓄。在该期间中，由于Qx≈0，因此Cx＝Qx/Vx≈0。该状态是第1电容元件71在实质上不作为电容显现的状态。另一方面，在灵敏度切换晶体管72导通的期间中，第2端子71b被施加直流电位。在该期间中，以能够说第1电容元件71示出作为电容的特性的程度在第2端子71b积蓄电荷。该状态是第1电容元件71作为电容显现的状态。
如果采用别的说法，灵敏度切换晶体管72及第1端子71a能够处于的状态包含第1状态和第2状态。在第1状态下，灵敏度切换晶体管72是截止状态，第1端子71a是浮动状态。在第2状态下，灵敏度切换晶体管72是导通状态，经由灵敏度切换晶体管72向第2端子71b供给直流电位。
假如设为：模仿在先技术的摄像装置，省略灵敏度切换晶体管72及固定电位部48，而能够将固定的2个种类的电压选择性地向第2端子71b供给。在设为这样的情况下，能够调整灵敏度的幅度受限。具体而言，在该情况下，通过从2个种类中选择Vx，能够使Cx变化。但是，即使像这样，也无法使Cx成为零。另外，Vx能够取的值的范围受限。因此，如根据Cx＝Qx/Vx的关系式理解的那样，Cx能够取的值的范围也受限。这意味着能够调整灵敏度的幅度受限。
相对于此，根据上述的浮动控制，能够大幅度地调整灵敏度。具体而言，根据上述的浮动控制，能够设为Qx≈0，因此能够设为Cx≈0。由此，能够实现灵敏度的大幅度的调整。基于以上的理由，图2所示的灵敏度切换电路GSC适于灵敏度的调整。
如根据上述的说明理解的那样，第1电容元件71与灵敏度切换晶体管72之间的节点47能够成为浮动状态也能够成为非浮动状态。
[高饱和化]
灵敏度切换晶体管72与第1电容元件71的组合不仅能够对灵敏度进行控制，而且能够使电荷积蓄部中能够积蓄的信号电荷的最大量(饱和电荷量)变大(即高饱和化)。
关于第1电容元件71的电容值Cx、第1电容元件71中积蓄的信号电荷的量Qx、第1电容元件71的第1端子71a与第2端子71b之间的电压Vx，如上所述，Cx＝Qx/Vx的关系式成立。即，Qx＝Cx×Vx的关系式成立。
在灵敏度切换晶体管72导通的期间中，第2端子71b被施加直流电位。在该期间中，第1电容元件71示出作为电容的特性。
在本实施方式的一例中，光电转换部15与第1电容元件71的第1端子71a电连接。因此，能够将由光电转换部15生成的信号电荷的一部分作为Qx向第1电容元件71积蓄。即，在光电转换部15与第1电容元件71电连接的情况下，与光电转换部15未与第1电容元件71电连接的情况相比，能够使电荷积蓄部中能够积蓄的信号电荷的最大量变大与Qx＝Cx×Vx相应的量。
根据本实施方式，能够使在高照度下能够积蓄的信号电荷的最大量(饱和电荷量)变大，因此能够改善现有技术中成为课题的被摄体的明亮之处例如明亮的蓝天等变成雪白的现象(过曝)。另外，在信号噪声比S/N的方面，使信号电荷的最大量变大也是有利的。
如果将电荷积蓄部中积蓄的信号电荷定义为Sx，并将光散粒噪声定义为Nx，则能够表现为
Figure BDA0002953285520000151
即，能够表现为信号噪声比
Figure BDA0002953285520000152
Figure BDA0002953285520000153
因此通过使信号电荷Sx的最大量变大能够使S/N变大。
如上所述，在本实施方式的一例中，通过将光电转换部15与第1电容元件71电连接，能够使电荷积蓄部中能够积蓄的信号电荷的最大量(饱和电荷量)变大，能够改善过曝、S/N。
[漏电流的减小]
假如，设为第1电容元件71及灵敏度切换晶体管72的连接与图2相反，从固定电位部48朝向电荷积蓄节点44依次连接着第1电容元件71及灵敏度切换晶体管72。在图3中表示进行了该连接的状态。在图3所示的比较例中，第1电容元件71与灵敏度切换晶体管72之间的部分是电位未被固定的浮动部49。在灵敏度切换晶体管72截止的期间中，在第1电容元件71中，有时积蓄着在灵敏度切换晶体管72导通时流入了的信号电荷。如果在第1电容元件71中积蓄着信号电荷时使灵敏度切换晶体管72导通，则大的漏电流有时在灵敏度切换晶体管72的漏极/源极间流动。另外，直到该漏电流收敛为止有时耗费时间。这样的漏电流有可能使画质降低。此外，在此的上下文中，漏电流是指其产生原因不是基于光电转换的信号电荷的生成的电流。
相对于此，在图2所示的灵敏度切换电路GSC中，大的漏电流不容易在灵敏度切换晶体管72的漏极/源极间流动。另外，维持了灵敏度切换晶体管72的漏极或者源极被供给了固定电位VF的状态，因此即使在使灵敏度切换晶体管72导通时在灵敏度切换晶体管72的漏极/源极间产生了漏电流，漏电流也会立即收敛。因此，不容易产生与使灵敏度切换晶体管72导通时的漏电流相伴的画质的降低。因此，图2所示的灵敏度切换电路GSC抑制了与漏电流相伴的噪声的增加，适于得到高的动态范围。
[小型化]
灵敏度切换晶体管72与第1电容元件71的组合能够以不导致像素的大幅的大型化的方式设置。也就是说，灵敏度切换电路GSC的采用在摄像装置101的小型化的观点上是有利的。
接下来，参照附图，说明摄像装置101的动作的一例。
首先，说明第1模式下的摄像装置101的动作的概略。如上所述，第1模式是灵敏度相对高的模式。第1模式是适于在低照度下摄像的模式。在低照度下，如果灵敏度高则是有益的。
图4是用于说明第1模式下的晶体管的动作的一例的定时图。在图4中，ADD、RST1及GCT各自示意性地表示地址晶体管40的栅极电压、第1复位晶体管36的栅极电压及灵敏度切换晶体管72的栅极电压的变化的一例。在图4所示的例中，在时刻t0，地址晶体管40、第1复位晶体管36及灵敏度切换晶体管72均截止。为了简单，以下省略电子快门的动作的说明。
首先，在时刻t1，对地址信号线30的电位进行控制，从而使地址晶体管40导通。此时，对电荷积蓄部中积蓄的信号电荷进行读出。
接下来，在时刻t2，对复位信号线26的电位进行控制，从而使第1复位晶体管36导通。由此，从复位电压线77向电荷积蓄部供给复位设定电压Vr，电荷积蓄部的电位被复位。复位设定电压Vr例如是1V。复位设定电压Vr根据放大晶体管34的阈值Vt也可以是0V。在此，阈值Vt是指漏极电流开始在放大晶体管34中流动时的栅极/源极间电压。
接下来，在时刻t3，使第1复位晶体管36截止。以下，有时将从在时刻t2使第1复位晶体管36导通起直到使第1复位晶体管36截止为止的期间，称为“复位期间”。复位期间在图4中，是从时刻t2到时刻t3的期间。在图4中，将复位期间通过箭头Rst示意性地表示。
接下来，在时刻t4，使曝光开始。在图示的例中，在从第1复位晶体管36被设为截止起直到曝光开始为止的期间，存在延时。其中，也可以与使第1复位晶体管36截止同时开始曝光。
在图4中，将曝光的期间通过箭头Exp示意性地表示。在曝光的期间中规定的定时，进行复位电压的读出。该定时对应于时刻t5。此外，复位电压的读出所需的时间短，因此也可以在地址晶体管40的导通状态持续的状态下执行复位电压的读出。
通过取得在时刻t1与时刻t2之间被读出的信号与在时刻t5被读出的信号的差量，能够得到去除了固定噪声的信号。像这样，能够得到固定噪声被去除后的信号。
在第1模式下，从切换控制线75向灵敏度切换晶体管72的栅极不供给电压。栅极电压被维持为低(Low)电平，灵敏度切换晶体管72被维持为截止状态。这样，维持第1电容元件71在实质上不作为电容显现的状态，维持灵敏度相对高的状态。
接下来，参照图5，说明第2模式下的摄像装置101的动作的概略。如上所述，第2模式是灵敏度相对低的模式。第2模式是适于在高照度下摄像的模式。在高照度下，如果灵敏度低则是有益的。以下，有时省略与第1模式重复的说明。
图5是用于说明第2模式下的晶体管的动作的一例的定时图。在第2模式下，从切换控制线75向灵敏度切换晶体管72的栅极供给电压。栅极电压被维持为高(High)电平，灵敏度切换晶体管72被维持为导通状态。这样，维持第1电容元件71作为电容显现的状态，维持灵敏度相对低的状态。
能够对第1实施方式施加各种改变。在一个变形例中，如图6所示，像素11具有溢出晶体管39。溢出晶体管39的源极及漏极中的一方以及栅极与电荷积蓄节点44连接。溢出晶体管39的源极及漏极中的另一方与电荷回收线29连接。如果电荷积蓄部中积蓄的信号电荷的量超过规定的大小而电荷积蓄部的电位超过规定的电位，则溢出晶体管39导通。由此，电荷积蓄部中的过度的信号电荷经由溢出晶体管39的源极及漏极向电荷回收线29排出。
以下，关于其他几个实施方式进行说明。以下，针对在已经说明的实施方式与其后说明的实施方式中共通的要素，附加相同的参照标记，有时省略其说明。与各实施方式相关的说明只要在技术上不矛盾，就能够相互适用。只要在技术上不矛盾，各实施方式也可以相互组合。
(第2实施方式)
在图7中，示意性地表示第2实施方式所涉及的摄像装置201的例示性的电路构成。
摄像装置201的周边电路包含反向放大器24。在图示的构成中，反向放大器24按以2维排列的像素12的每列配置。也就是说，在该例中，周边电路包含多个反向放大器24。
在第2实施方式中，垂直扫描电路16向地址信号线30施加规定的电压，从而以行为单位对各行中配置的多个像素12进行选择。在第2实施方式中，由此执行被选择的像素12的信号电压的读出以及后述的像素电极15c的复位。
在图示的例中，垂直扫描电路16也与反馈控制线28及控制线32连接。如后所述，通过由垂直扫描电路16向反馈控制线28施加规定的电压，能够形成使像素12的输出负反馈的反馈电路。另外，垂直扫描电路16能够经由控制线32向多个像素12供给规定的电压。
在图7所例示的构成中，多个电源布线22与各列对应地设置。各列的电源布线22与该列的像素12连接。
在图7所例示的构成中，多个反向放大器24与各列对应地设置。反向放大器24的负侧的输入端子与对应的垂直信号线18连接。反向放大器24的正侧的输入端子被供给规定的电压(例如1V或者1V附近的正电压)Vref。另外，反向放大器24的输出端子经由与各列对应设置的反馈线25，与具有与该反向放大器24的负侧的输入端子的连接的多个像素12连接。反向放大器24构成使从像素12的输出负反馈的反馈电路的一部分。也可以将反向放大器24称为反馈放大器。反向放大器24包含用于使反转放大增益变化的增益调整端子24a。反向放大器24的动作留待后述。
图8表示图7所示的像素12的例示性的电路构成。
像素12包含由第2电容元件41及第3电容元件42串联连接而成的电容电路45。在图示的构成中，第3电容元件42具有比第2电容元件41大的电容值。在图8所例示的构成中，第1复位晶体管36的源极及漏极之中的一方以及第2电容元件41的一方的电极与电荷积蓄节点44连接。也就是说，它们具有与像素电极15c的电连接。
第1复位晶体管36的源极及漏极之中的另一方以及第2电容元件41的另一方的电极与第3电容元件42的一方的电极连接。也就是说，在该例中，第2电容元件41与第1复位晶体管36并联连接。通过将第2电容元件41与第1复位晶体管36并联连接，能够减小对于电荷积蓄节点44的晶体管结漏。因此，能够减小暗电流。以下，有时将包含第2电容元件41与第3电容元件42的连接点的节点，称为复位漏极节点46。
第3电容元件42的端子之中的未与复位漏极节点46连接的一方的端子与控制线32连接。控制线32被用于该端子的电位的控制。控制线32的电位例如被设定为0V(基准电位)。控制线32的电位无需在摄像装置201的动作时被固定。例如，也可以被从垂直扫描电路16供给脉冲电压。如后所述，控制线32能够利用于电荷积蓄节点44的电位的控制。当然，在摄像装置201的动作时，控制线32的电位也可以被固定。
在图8所例示的构成中，像素12包含源极及漏极中的一方与复位漏极节点46连接且另一方与反馈线25连接的第2复位晶体管38。也就是说，在图示的构成中，第1复位晶体管36的源极及漏极之中的与复位漏极节点46连接的一侧、以及反馈线25，经由第2复位晶体管38被连接。第2复位晶体管38的栅极与反馈控制线28连接。如之后详细说明的那样，通过对反馈控制线28的电压进行控制，能够形成使信号检测电路SC的输出反馈的反馈电路FC。在该例的反馈中，进行信号检测电路SC的输出的负反馈。
此外，第2复位晶体管38既可以是N沟道MOS，也可以是P沟道MOS。第2复位晶体管38与其他晶体管也无需统一为N沟道MOS或者P沟道MOS中的某一方。以下，例示第2复位晶体管38为N沟道MOS的情况。
(摄像装置201的动作的概略)
接下来，参照附图，说明摄像装置201的动作的一例。如以下说明的那样，根据图8所例示的构成，通过恰当地对第1复位晶体管36及第2复位晶体管38的栅极电压进行控制，能够切换灵敏度不同的多个摄影模式。
与第1实施方式同样，摄影模式包含第1模式和第2模式。第1模式是能够以比较高的灵敏度摄像的模式。第2模式是能够以比较低的灵敏度摄像的模式。
首先，说明第1模式下的摄像装置201的动作的概略。如上所述，第1模式是灵敏度相对高的模式。第1模式是适于在低照度下摄像的模式。在低照度下，如果灵敏度高则是有益的。
图9是用于说明第1模式下的晶体管的动作的一例的定时图。在图9中，RST2及GCNT各自示意性地表示向第2复位晶体管38的栅极电压及反向放大器24的增益调整端子24a施加的电压的变化的一例。在图9所示的例中，在时刻t0，第2复位晶体管38截止。另外，反向放大器24的增益调整端子24a的电压是某规定的值。
首先，在时刻t1，对地址信号线30的电位进行控制，从而使地址晶体管40导通。此时，对电荷积蓄部中积蓄的信号电荷进行读出。
接下来，在时刻t2，对复位信号线26及反馈控制线28的电位进行控制，从而使第1复位晶体管36及第2复位晶体管38导通。由此，电荷积蓄节点44与反馈线25经由第1复位晶体管36及第2复位晶体管38被连接，形成使信号检测电路SC的输出负反馈的反馈电路FC。通过使第2复位晶体管38介于复位漏极节点46与反馈线25之间，能够由第2复位晶体管38选择性地形成反馈电路FC来使光电转换部15的信号反馈。
在该例中，反馈电路FC的形成针对共享反馈线25的多个像素12之中的1个执行。通过地址晶体管40的栅极电压的控制，能够选择作为反馈电路FC的形成对象的像素12，并针对期望的像素12，执行后述的复位以及/或者噪声消除。
在此，反馈电路FC是包含放大晶体管34、反向放大器24及第2复位晶体管38的负反馈放大电路。在时刻t1被设为导通的地址晶体管40将放大晶体管34的输出作为针对反馈电路FC的输入来供给。
通过将电荷积蓄节点44与反馈线25电连接，电荷积蓄部被复位。此时，通过将信号检测电路SC的输出负反馈，垂直信号线18的电压收敛于向反向放大器24的正侧的输入端子施加的电压Vref。也就是说，在该例中，复位中的基准电压是电压Vref。在图8所例示的构成中，能够在电源电压(例如3.3V)与接地(0V)的范围内任意地设定电压Vref。换言之，作为复位中的基准电压，只要在一定的范围内就能够利用任意的电压。例如，作为复位中的基准电压，能够利用电源电压以外的电压。
另外，在时刻t2，对反向放大器24的增益调整端子24a的电位进行控制，使反向放大器24的增益降低。在反向放大器24中，增益G与带域B之积G×B是一定的，因此如果使增益G降低则带域B变宽。因此，能够加速负反馈放大电路中的上述的收敛。带域B变宽，是指截断频率变高。
接下来，在时刻t3，使第1复位晶体管36截止。以下，有时将从在时刻t2中使第1复位晶体管36及第2复位晶体管38导通起直到使第1复位晶体管36截止为止的期间，称为“复位期间”。复位期间在图9中，是从时刻t2到时刻t3的期间。在图9中，将复位期间通过箭头Rst示意性地表示。由于在时刻t3使第1复位晶体管36截止而产生kTC噪声。因此，在复位后的电荷积蓄部的电压中附加了kTC噪声。
参照图8可知，在第2复位晶体管38导通的期间，形成了反馈电路FC的状态持续。因此，针对由于在时刻t3使第1复位晶体管36截止而产生的kTC噪声，如果将反馈电路FC的增益设为A，则能够消除到1/(1+A)的大小。
在该例中，使第1复位晶体管36截止的紧前(噪声消除开始的紧前)的垂直信号线18的电压，与向反向放大器24的负侧的输入端子施加的电压Vref大致相等。像这样，通过事先使噪声消除开始时的垂直信号线18的电压接近噪声消除后的目标电压Vref，能够在比较短的时间内消除kTC噪声。以下，有时将从使第1复位晶体管36截止起直到使第2复位晶体管38截止为止的期间，称为“噪声消除期间”。噪声消除期间在图9中，是从时刻t3到时刻t4的期间。在图9中，将噪声消除期间通过箭头Ncl示意性地表示。
另外，在时刻t3，反向放大器24的增益处于被降低的状态。因此，在噪声消除期间的初期，能够高速地进行噪声的消除。
接下来，在时刻t3’，对反向放大器24的增益调整端子24a的电位进行控制，使反向放大器24的增益变高。由此，使噪声电平进一步降低。此时，增益G与带域B之积G×B是一定的，因此通过使增益G变高，带域B变窄。也就是说，负反馈放大电路中的收敛需要时间。但是，在t3～t3’的期间中，已经将垂直信号线18的电压控制为收敛电平附近，因此要收敛的电压的幅度变小，能够抑制由于带域变窄而引起的收敛时间的增大。此外，带域B变窄是指截断频率变低。
像这样，根据第2实施方式，能够缩小由于使复位晶体管截止而产生的kTC噪声，而且将产生的kTC噪声在比较短的时间内消除。
接下来，在时刻t4，使第2复位晶体管38截止，在规定的期间中执行曝光。由于在时刻t4使第2复位晶体管38截止，因而产生kTC噪声。此时向电荷积蓄部的电压附加的kTC噪声的大小，是在像素12中不设置第2电容元件41及第3电容元件42而将第2复位晶体管38与电荷积蓄节点44直接连接的情况下的大致(Cfd/C2)1/2×(C1/(C1+Cfd))倍。在上述的式中，Cfd、C1及C2各自表现电荷积蓄节点44的电容值、第2电容元件41的电容值及第3电容元件42的电容值。此外，式中的“×”表现相乘。像这样，第3电容元件42的电容值C2越大，所产生的噪声自身越小，第2电容元件41的电容值C1越小，衰减率越大。因此，根据第2实施方式，通过恰当地设定第2电容元件41的电容值C1及第3电容元件42的电容值C2，能够充分地缩小由于使第2复位晶体管38截止而产生的kTC噪声。
在图9中，将曝光的期间通过箭头Exp示意性地表示。在曝光的期间中规定的定时，对kTC噪声被消除后的复位电压进行读出。该定时对应于时刻t5。此外，复位电压的读出所需的时间短，因此也可以在地址晶体管40的导通状态持续的状态下执行复位电压的读出。
通过取得在时刻t1与时刻t2之间被读出的信号与在时刻t5被读出的信号的差量，能够得到去除了固定噪声后的信号。像这样，能够得到kTC噪声及固定噪声被去除后的信号。
此外，在第1复位晶体管36及第2复位晶体管38被设为截止的状态下，第3电容元件42经由第2电容元件41与电荷积蓄节点44连接。在此，设想不经由第2电容元件41而将电荷积蓄节点44与第3电容元件42直接连接的情况。在该情况下，将第3电容元件42直接连接时的信号电荷的积蓄区域整体的电容值是(Cfd+C2)。也就是说，如果第3电容元件42具有比较大的电容值C2，则信号电荷的积蓄区域整体的电容值也成为大的值，因此无法得到高的转换增益(也可以称为高的SN比)。于是，在本公开的实施方式中，经由第2电容元件41将第3电容元件42与电荷积蓄节点44连接。这样的构成中的信号电荷的积蓄区域整体的电容值被表现为大致(Cfd+(C1C2)/(C1+C2))。在此，在第2电容元件41具有比较小的电容值C1、而且第3电容元件42具有比较大的电容值C2的情况下，信号电荷的积蓄区域整体的电容值成为大致(Cfd+C1)。即，信号电荷的积蓄区域整体的电容值的增加较小。像这样，通过经由具有比较小的电容值的第2电容元件41将第3电容元件42与电荷积蓄节点44连接，能够抑制转换增益的降低。
在第1模式下，从切换控制线75向灵敏度切换晶体管72的栅极不供给电压。栅极电压被维持为低(Low)电平，灵敏度切换晶体管72被维持为截止状态。这样，维持第1电容元件71在实质上不作为电容显现的状态，维持灵敏度相对高的状态。
接下来，参照图10，说明第2模式下的摄像装置201的动作的概略。如上所述，第2模式是灵敏度相对低的模式。第2模式是适于在高照度下摄像的模式。在高照度下，如果灵敏度低则是有益的。以下，有时省略与第1模式重复的说明。
图10是用于说明第2模式下的晶体管的动作的一例的定时图。在第2模式下，从切换控制线75向灵敏度切换晶体管72的栅极供给电压。栅极电压被维持为高(High)电平，灵敏度切换晶体管72被维持为导通状态。这样，维持第1电容元件71作为电容显现的状态，维持灵敏度相对低的状态。
此外，如上述那样，在第2模式下，第1电容元件71作为电容显现。因此，在第1模式下进行的使用C1、C2及Cfd的定量的讨论，在第2模式下变更为考虑了第1电容元件71的讨论。
(第3实施方式)
图11示意性地表示第3实施方式所涉及的摄像装置中的像素13的例示性的电路构成。如图11所例示的那样，第3实施方式的摄像装置在像素13的各列中替代反向放大器24而设置有切换电路50，这点与第2实施方式的摄像装置201不同。因此，在构成第3实施方式所涉及的摄像装置的各列的多个像素13中，反馈线25不在像素13间连接。
在各像素13中，反馈线25与第2复位晶体管38的源极或者漏极之中的未与复位漏极节点46连接的一侧连接。地址晶体管40被设置在放大晶体管34的源极或者漏极中的一方与反馈线25之间。地址晶体管40的与反馈线25连接的源极或者漏极，与垂直信号线18连接。以下，主要说明与第2实施方式的摄像装置201不同的点。
切换电路50包含并联连接于电源布线22的开关元件51、51’、以及并联连接于垂直信号线18的开关元件52’、52。开关元件51、51’各自与电源电压(AVDD)及基准电位(AVSS)连接。另外，开关元件52’、52各自经由恒流源27’、27与电源电压(AVDD)及基准电位(AVSS)连接。
在像素13中，在信号读出时，向地址晶体管40的栅极经由地址信号线30施加电压，从而选择各列的像素13中的1个。另外，使切换电路50的开关元件51及开关元件52导通，从而例如电流沿着从放大晶体管34向地址晶体管40的朝向从恒流源27流动，检测由放大晶体管34放大后的电荷积蓄部的电位。
另一方面，在复位动作时，使切换电路50的开关元件51’及开关元件52’导通，从而在地址晶体管40及放大晶体管34中流动与信号读出时相反朝向的电流。由此，构成包含放大晶体管34、地址晶体管40、反馈线25、第2复位晶体管38及第1复位晶体管36的反馈电路FC。此时，由于地址晶体管40及放大晶体管34被级联连接，因此能够得到大的增益。因此，反馈电路FC能够以大的增益进行噪声消除。
本实施方式的摄像装置与第2实施方式同样能够减小kTC噪声。
另外，根据本实施方式的摄像装置，不具备反向放大器24，地址晶体管40及放大晶体管34兼作信号检测电路SC、以及反馈电路FC的放大器。因此，能够使构成摄像装置的电路的面积变小。另外，能够减少摄像装置的耗电。进而，通过级联连接能够得到大的增益，因此即使在第2电容元件41及第3电容元件42的电容小的情况下，也能够减小kTC噪声。
(垂直信号线18及反馈线25的数量)
在图1及图7中，按每列设置有1根垂直信号线18。但是，也可以按每列设置多个垂直信号线18。例如，在感光区域中构成了拜耳排列的像素阵列的情况下，在各列中，相互不同的2个种类的颜色的像素交错地排列。在各列中，考虑设置供由某颜色的像素读出的信号流动的1个或者多个垂直信号线18，并设置供由别的颜色的像素读出的信号流动的1个或者多个垂直信号线18。另外，在图7中，按每列设置有1根反馈线25。但是，同样，也可以按每列设置多个反馈线25。
在按每列设置有多个垂直信号线18的情况下，多个垂直信号线18也可能经过1个像素。同样，在按每列设置有多个反馈线25的情况下，多个反馈线25也可能经过1个像素。
以下说明的图12至图28表示2根垂直信号线18及2根反馈线25经过1个像素的例子。将2根垂直信号线18中的一方标记为垂直信号线18j，将另一方标记为垂直信号线18k。将2根反馈线25中的一方标记为反馈线25j，将另一方标记为反馈线25k。其中，经过1个像素的垂直信号线18的数量也可以是1根，也可以是3根以上。关于经过1个像素的反馈线25的数量也是同样的。
与上述的说明同样，为了方便，能够将参照图12至图28说明的像素称为第1像素。
(像素的构造的第1例)
在图12至图17中，示意性地表示能够适用于第2及第3实施方式的像素的构造的第1例。
在图12至图17所示的像素中，第1相邻像素与第2相邻像素相邻。第1相邻像素及第2相邻像素的位置在图12至图17中表示。
第1例的第1电容元件71具有MOM构造。MOM构造是指在由金属或者金属化合物形成的2个电极之间设置有由氧化物形成的介电体而成的构造。在具有MOM构造的电容元件中，布线间的寄生电容被作为电容元件的电容利用。
第1例的第3电容元件42具有MIM(Metal-Insulator-Metal)构造。MIM构造是指在由金属或者金属化合物形成的2个电极之间夹着介电体而成的构造。
在图12中，示意性地表示第1例的像素的与半导体基板2的厚度方向平行的截面。如图12所示，半导体基板2、绝缘层4和光电转换部15依次层叠。在绝缘层4，设置有布线区域M和第3电容元件42。第3电容元件42被设置在布线区域M与半导体基板2之间。其中，第3电容元件42也可以被设置在布线区域M与光电转换部15之间。布线区域M包含布线层M1、布线层M2和布线层M3。布线层M1、布线层M2和布线层M3在半导体基板2的厚度方向上依次设置。在该例中，布线层的数量是3个。其中，布线层的数量也可以是1个，也可以是2个，也可以是4个以上。
如图12所示，布线层M1包含屏蔽布线81a、端子布线71a1、端子布线71b1和屏蔽布线83a。布线层M2包含屏蔽布线81b、垂直信号线18j、屏蔽布线84b、FD布线44b、屏蔽布线85b、垂直信号线18k、屏蔽布线82b、端子布线71a2、端子布线71b2、端子布线71a3、端子布线71b3和屏蔽布线83b。布线层M3包含屏蔽布线81c、反馈线25j、屏蔽布线84c、FD布线44c、屏蔽布线85c、反馈线25k、屏蔽布线82c、端子布线71a4、端子布线71b4、端子布线71b5和屏蔽布线83c。
在第1例的第1电容元件71中，第1端子71a包含端子布线71a1、端子布线71a2、端子布线71a3和端子布线71a4。其中，这些布线各自也可以仅其一部分属于第1端子71a。端子布线71a1、端子布线71a2、端子布线71a3及端子布线71a4通过多个过孔被连接。第2端子71b包含端子布线71b1、端子布线71b2、端子布线71b3、端子布线71b4和端子布线71b5。其中，这些布线各自也可以仅其一部分属于第2端子71b。端子布线71b1、端子布线71b2、端子布线71b3、端子布线71b4及端子布线71b5通过多个过孔被连接。介电体层是构成在半导体基板2上设置的绝缘层4的氧化物绝缘体的一部分。
屏蔽布线81a、屏蔽布线81b及屏蔽布线81c通过多个过孔被连接。屏蔽布线84b及屏蔽布线84c通过过孔被连接。屏蔽布线85b及屏蔽布线85c通过过孔被连接。屏蔽布线82b及屏蔽布线82c通过过孔被连接。屏蔽布线83a、屏蔽布线83b及屏蔽布线83c通过多个过孔被连接。
此外，在图12中，端子布线71a4以2个四边形被示意性地表现，在2个四边形之上表示了虚线。虚线表现以这2个四边形表示的区域被电连接。根据图17能够理解这些区域被电连接。关于图16、17等的虚线所表现之处也是同样的。
此外，在图12中，粗箭头意味着在箭头的端部的构成之间进行了电磁性的屏蔽。
在图13中，示意性地表示在与半导体基板2的厚度方向平行地观察时的放大晶体管34、地址晶体管40、第1复位晶体管36、第2复位晶体管38和灵敏度切换晶体管72的配置。晶体管34、40、36、38及72被设置于半导体基板2。
在图13中，也表示了被设置于布线区域M的屏蔽布线81c、82c及83c。在与半导体基板2的厚度方向平行地观察时，放大晶体管34、地址晶体管40、第1复位晶体管36和第2复位晶体管38被设置在屏蔽布线81c与屏蔽布线82c之间。在与半导体基板2的厚度方向平行地观察时，灵敏度切换晶体管72被设置在屏蔽布线82c与屏蔽布线83c之间。
在图14中，表示在与半导体基板2的厚度方向平行地观察时的第3电容元件42。
在图15中，表示在与半导体基板2的厚度方向平行地观察时的布线层M1。在布线层M1中，屏蔽布线81a、端子布线71a1、端子布线71b1和屏蔽布线83a依次排列。
屏蔽布线81a被配置在端子布线71a1与第1相邻像素之间，因此能够抑制端子布线71a1与第1相邻像素之间的耦合。屏蔽布线81a被配置在端子布线71b1与第1相邻像素之间，因此能够抑制端子布线71b1与第1相邻像素之间的耦合。屏蔽布线83a被配置在端子布线71a1与第2相邻像素之间，因此能够抑制端子布线71a1与第2相邻像素之间的耦合。屏蔽布线83a被配置在端子布线71b1与第2相邻像素之间，因此能够抑制端子布线71b1与第2相邻像素之间的耦合。
在图16中，表示在与半导体基板2的厚度方向平行地观察时的布线层M2。在布线层M2中，屏蔽布线81b、垂直信号线18j、屏蔽布线84b、FD布线44b、屏蔽布线85b、垂直信号线18k、屏蔽布线82b、端子布线71a2、端子布线71b2、端子布线71a3、端子布线71b3和屏蔽布线83b依次排列。
屏蔽布线84b被配置在垂直信号线18j与FD布线44b之间，因此能够抑制垂直信号线18j与FD布线44b之间的耦合。屏蔽布线85b被配置在垂直信号线18k与FD布线44b之间，因此能够抑制垂直信号线18k与FD布线44b之间的耦合。
屏蔽布线82b被设置在垂直信号线18k与端子布线71a2之间，因此能够抑制垂直信号线18k与端子布线71a2之间的耦合。屏蔽布线82b被设置在垂直信号线18k与端子布线71b2之间，因此能够抑制垂直信号线18k与端子布线71b2之间的耦合。屏蔽布线82b被设置在垂直信号线18k与端子布线71a3之间，因此能够抑制垂直信号线18k与端子布线71a3之间的耦合。屏蔽布线82b被设置在垂直信号线18k与端子布线71b3之间，因此能够抑制垂直信号线18k与端子布线71b3之间的耦合。
屏蔽布线82b也能够抑制布线层M1与布线层M2之间的耦合。具体而言，如根据图12理解的那样，屏蔽布线82b被设置在垂直信号线18k与端子布线71b1之间，因此能够抑制垂直信号线18k与端子布线71b1之间的耦合。
屏蔽布线81b被配置在FD布线44b、端子布线71a2、端子布线71b2、端子布线71a3及端子布线71b3与第1相邻像素之间。因此，屏蔽布线81b能够抑制布线44b、71a2、71b2、71a3及71b3与第1相邻像素之间的耦合。屏蔽布线83b被配置在FD布线44b、端子布线71a2、端子布线71b2、端子布线71a3及端子布线71b3与第2相邻像素之间。因此，屏蔽布线83b能够抑制布线44b、71a2、71b2、71a3及71b3与第2相邻像素之间的耦合。
在图17中，表示在与半导体基板2的厚度方向平行地观察时的布线层M3。在布线层M3中，屏蔽布线81c、反馈线25j、屏蔽布线84c、FD布线44c、屏蔽布线85c、反馈线25k、屏蔽布线82c、端子布线71a4、端子布线71b4、端子布线71b5和屏蔽布线83c依次排列。
屏蔽布线84c被设置在反馈线25j与FD布线44c之间，因此能够抑制反馈线25j与FD布线44c之间的耦合。屏蔽布线85c被设置在反馈线25k与FD布线44c之间，因此能够抑制反馈线25k与FD布线44c之间的耦合。
屏蔽布线82c被设置在反馈线25k与端子布线71a4之间，因此能够抑制反馈线25k与端子布线71a4之间的耦合。屏蔽布线82c被设置在反馈线25k与端子布线71b4之间，因此能够抑制反馈线25k与端子布线71b4之间的耦合。屏蔽布线82c被设置在反馈线25k与端子布线71b5之间，因此能够抑制反馈线25k与端子布线71b5之间的耦合。
屏蔽布线81c被配置在FD布线44c、端子布线71a4、端子布线71b4及端子布线71b5与第1相邻像素之间。因此，屏蔽布线81c能够抑制布线44c、71a4、71b4及71b5与第1相邻像素之间的耦合。屏蔽布线83c被配置在FD布线44c、端子布线71a4、端子布线71b4及端子布线71b5与第2相邻像素之间。因此，屏蔽布线83c能够抑制布线44c、71a4、71b4及71b5与第2相邻像素之间的耦合。
如图12所示，FD布线44c通过FD过孔44v与像素电极15c连接。如根据图12及图13理解的那样，由第1复位晶体管36的源极及漏极中的一方构成第1扩散区域44z。第1扩散区域44z与第1电容元件71(具体而言是第1端子71a)通过过孔44p被连接。第1扩散区域44z、过孔44p、端子布线71a1、FD布线44b、端子布线71a2、端子布线71a3、FD布线44c、端子布线71a4、FD过孔44v及像素电极15c被电连接。过孔44p、FD布线44b、FD布线44c、FD过孔44v等被包含在电荷积蓄节点44中。另外，第1扩散区域44z、过孔44p、端子布线71a1、FD布线44b、端子布线71a2、端子布线71a3、FD布线44c、端子布线71a4、FD过孔44v及像素电极15c被包含在电荷积蓄部中。
在此，电荷积蓄部是指积蓄由光电转换部生成的信号电荷的构造整体。作为电荷积蓄部中包含的要素，例如可以举出电荷积蓄节点44、光电转换部15的像素电极15c、第1扩散区域44z、放大晶体管34的栅极、第1电容元件71的第1端子71a、第2电容元件41的一方的电极等。
另外，将第1电容元件71与灵敏度切换晶体管72之间的节点47及其电连接部定义为电气部分TC。电气部分TC被设置为：第1电容元件71的介电体层介于电气部分TC与电荷积蓄部之间。电气部分TC能够被控制为浮动状态，也能够被控制为非浮动状态。
如根据图12及图13理解的那样，由灵敏度切换晶体管72的源极及漏极中的一方构成第2扩散区域47z。在图示的例中，由灵敏度切换晶体管72的漏极构成第2扩散区域47z。第2扩散区域47z与第2端子71b电连接。具体而言，第2扩散区域47z与第2端子71b(具体而言是端子布线71b1)通过过孔47p被连接。也就是说，第2扩散区域47z、过孔47p、端子布线71b1、端子布线71b2、端子布线71b3、端子布线71b4及端子布线71b5被电连接。过孔47p被包含在节点47中。在图示的例中，具体而言，过孔47p对应于节点47。第2扩散区域47z、过孔47p及第2端子71b被包含在电气部分TC中。也就是说，第2扩散区域47z、过孔47p、端子布线71b1、端子布线71b2、端子布线71b3、端子布线71b4及端子布线71b5被包含在电气部分TC中。
如根据上述的说明理解的那样，在该例中，摄像装置具备：作为氧化物绝缘体的层的绝缘层4、被设置在绝缘层4内的第1布线、以及被设置在绝缘层4内的第2布线。第1电容元件71包含介电体层。第1端子71a包含第1布线的至少一部分。第2端子71b包含第2布线的至少一部分。介电体层包含第1布线及第2布线被埋入的绝缘层4的一部分。这样的第1电容元件71在抑制第1电容元件71中的漏电流的观点上是有利的。具体而言，第1例的第1电容元件71如上述那样，具有MOM构造。
端子布线71a1能够相应于上述第1布线。端子布线71a2能够相应于上述第1布线。端子布线71a3能够相应于上述第1布线。端子布线71a4能够相应于上述第1布线。
端子布线71b1能够相应于上述第2布线。端子布线71b2能够相应于上述第2布线。端子布线71b3能够相应于上述第2布线。端子布线71b4能够相应于上述第2布线。端子布线71b5能够相应于上述第2布线。
在第1例的第1电容元件71中，电荷积蓄部与电气部分TC之间的寄生电容被作为第1电容元件71的电容利用。
此外，作为第1实施方式的像素的构造，能够采用从第1例的构造中省略了第2复位晶体管38、反馈线25、第2电容元件41等的构造。该点关于后述的第2至第4例也是同样的。
以下，关于其他几个像素构造的例子进行说明。以下，针对在已经说明的例子与其后说明的例子中共通的要素，附加相同的参照标记，有时省略这些说明。与各例相关的说明只要在技术上不矛盾，就能够相互适用。只要在技术上不矛盾，各例也可以相互组合。
(像素的构造的第2例)
在图18中，示意性地表示能够适用于第2及第3实施方式的像素的构造的第2例。
图18所示的第2例的像素不包含FD布线44b及FD布线44c。FD过孔44v对端子布线71a4与像素电极15c进行连接。像这样，与第1例相比，能够实现更加积极地利用电荷积蓄部与电气部分TC之间的寄生电容的第1电容元件71。通过积极地利用寄生电容，能够使第1电容元件71的电容值变大，能够扩大能够调整灵敏度的范围。
(像素的构造的第3例)
在图19至图24中，示意性地表示能够适用于第2及第3实施方式的像素的构造的第3例。
第3例与第1及第2例相比，第1电容元件71不同。具体而言，第3例的第1电容元件71具有MIM构造。
图19示意性地表示第3例的像素的与半导体基板2的厚度方向平行的截面。如图19所示，第3例的像素不具有端子布线71a1、端子布线71a2、端子布线71a3、端子布线71a4、第2端子71b、端子布线71b1、端子布线71b2、端子布线71b3、端子布线71b4及端子布线71b5。第3例的像素包含FD布线44a及屏蔽布线82a。在第3例的像素中，在布线区域M与半导体基板2之间，设置有第1电容元件71。第3例的像素具备一系列的过孔82v。
屏蔽布线82a、屏蔽布线82b及屏蔽布线82c通过多个过孔被连接。屏蔽布线82a与一系列的过孔82v连接。一系列的过孔82v从屏蔽布线82a，经由第3电容元件42与第1电容元件71之间的区域，朝向半导体基板2延伸。在图示的例中，一系列的过孔82v到达半导体基板2。
布线层M1包含屏蔽布线81a、FD布线44a、屏蔽布线82a和屏蔽布线83a。
此外，在图19中，在第1电容元件71的第1端子71a与FD布线44a之间描绘了虚线。该虚线表现第1端子71a与FD布线44a被电连接。
具体而言，在第3例的第1电容元件71中，第1端子71a及第2端子71b是电极。构成第1端子71a的电极与FD布线44a电连接。另外，第3例的第1电容元件71被设置在绝缘层4内，第1电容元件71的介电体层与绝缘层4相互分体。
在图20中，示意性地表示在与半导体基板2的厚度方向平行地观察时的放大晶体管34、地址晶体管40、第1复位晶体管36、第2复位晶体管38和灵敏度切换晶体管72的配置。在图20中，还表示了被设置于布线区域M的屏蔽布线81c、82c及83c。在图20中，还表示了一系列的过孔82v。
在图21中，表示在与半导体基板2的厚度方向平行地观察时的第3电容元件42及第1电容元件71。在第3电容元件42及第1电容元件71之间，配置有一系列的过孔82v。一系列的过孔82v中的各过孔间的间隔例如是0.01μm以上且10μm以下，在一个具体例中是0.02μm以上且2μm以下。在图示的例中，在与半导体基板2的厚度方向平行地观察时，一系列的过孔82v在排列方向ad上分布在比第3电容元件42及第1电容元件71的尺寸更大的范围中。
在图22中，表示在与半导体基板2的厚度方向平行地观察时的布线层M1。在布线层M1中，屏蔽布线81a、FD布线44a、屏蔽布线82a和屏蔽布线83a依次排列。
在第3例中，一系列的过孔82v被配置在第3电容元件42与第1电容元件71之间，因此能够抑制第3电容元件42与第1电容元件71之间的耦合。一系列的过孔82v被配置在垂直信号线18k与第1电容元件71之间，因此能够抑制垂直信号线18k与第1电容元件71之间的耦合。
在第3例中，屏蔽布线82a被配置在垂直信号线18k与第1电容元件71之间，因此能够抑制垂直信号线18k与第1电容元件71之间的耦合。
如根据上述的说明理解的那样，在该例中，摄像装置具备绝缘层4。第1电容元件71被设置在绝缘层4内。第1端子71a是第1电极。第2端子71b是第2电极。介电体层与绝缘层相比组成不同。这样的第1电容元件71在抑制第1电容元件71中的漏电流的观点上是有利的。
(像素的构造的第4例)
在图25及图26中，示意性地表示能够适用于第2及第3实施方式的像素的构造的第4例。
在第4例与第3例中，第1电容元件71不同。在第4例中，第1像素具有包含第2源极、第2漏极和第2栅极的第2晶体管。第1端子71a是第2栅极。第2端子71b是第2源极及第2漏极中的一方。使用第2栅极作为第1端子71a，与使用第2源极或者第2漏极作为第1端子71a的情况相比，在抑制第1电容元件71中的漏电流的观点上是有利的。具体而言，通过使用与半导体基板2电绝缘的第2栅极作为第1端子71a，能够抑制在第2源极及第2漏极的区域中产生的基板2的漏电流的影响。如根据上述的说明理解的那样，在第4例中，第2晶体管与第1电容元件71不是完全独立地存在，而是在第2晶体管与第1电容元件71中共享一部分要素。像这样，能够利用第2晶体管构成第1电容元件71。
第4例的第1电容元件71例如是MOS晶体管，在一个具体例中是DMOS(耗尽型MOS(depletion type MOS))晶体管。
在第4例与第3例中，第3电容元件42也不同。具体而言，在第4例中，与第3例相比，第3电容元件42的一方的电极42a延伸到距第1电容元件71更近的位置。在图示的例中，第3电容元件42的一方的电极42a面对布线区域M，第3电容元件42的另一方的电极42b面对半导体基板2。
以下，关于第1至第4例中构成的屏蔽构造进行记载。
在屏蔽构造中，上述的屏蔽布线能够被作为电磁屏蔽利用。具体而言，屏蔽布线81a、屏蔽布线81b、屏蔽布线81c、屏蔽布线82a、屏蔽布线82b、屏蔽布线82c、屏蔽布线83a、屏蔽布线83b、屏蔽布线83c、屏蔽布线84b、屏蔽布线84c、屏蔽布线85b及屏蔽布线85c能够被作为电磁屏蔽利用。这些布线各自能够是图1或者图7所示的1根电源布线22的一部分。此外也能够是，1根电源布线22分支为多个部分，该多个部分经过1个像素。其中，这些布线也可以由与电源布线22不同的要素构成。这些布线例如也可以是向半导体基板2供给接地电位的地线，也可以是用于屏蔽的专用线。
在屏蔽构造中，过孔、电极等也能够被作为电磁屏蔽利用。具体而言，图19至21所示的第3例中的一系列的过孔82v也能够被作为电磁屏蔽利用。另外，图25所示的第4例中的第3电容元件42的电极42a也能够被作为电磁屏蔽利用。
在第1至第4例中，摄像装置具备电压变动的电压变动布线、以及第1屏蔽。电压变动布线及第1屏蔽位于第1像素内。电压变动布线与第1屏蔽之间的距离比电压变动布线与第1电容元件71之间的距离小。该构成所涉及的第1屏蔽适于抑制电压变动布线与第1电容元件71之间的耦合。如果抑制了耦合，则即使电压变动布线的电压变动，该变动也难以对由光电转换部15生成的电荷所存在的电荷积蓄部造成影响。这在抑制噪声向与信号电荷对应的信号混入的观点上是有利的。
在第1例及第2例中，垂直信号线18k及屏蔽布线82b的组合能够相应于电压变动布线及第1屏蔽的组合。反馈线25k及屏蔽布线82c的组合能够相应于电压变动布线及第1屏蔽的组合。反馈线25k及屏蔽布线82b的组合能够相应于电压变动布线及第1屏蔽的组合。
在第3例中，垂直信号线18k及屏蔽布线82a的组合能够相应于电压变动布线及第1屏蔽的组合。垂直信号线18k及一系列的过孔82v的组合能够相应于电压变动布线及第1屏蔽的组合。
在第4例中，垂直信号线18k及电极42a的组合能够相应于电压变动布线及第1屏蔽的组合。
在第1至第4例中，在第1屏蔽的电压被固定的状态下，电压变动布线的电压能够变更。通过如此，在抑制上述噪声混入的观点上是有利的。
在与半导体基板2的厚度方向正交的第1截面中，第1屏蔽能够处于电压变动布线与第1电容元件71之间。通过如此，在抑制上述噪声混入的观点上是有利的。第1例及第2例的垂直信号线18k及屏蔽布线82b的组合能够相应于像这样的电压变动布线及第1屏蔽的组合。第1例及第2例的反馈线25k及屏蔽布线82c的组合能够相应于像这样的电压变动布线及第1屏蔽的组合。
在与半导体基板2的厚度方向平行的第2截面中，第1屏蔽能够处于电压变动布线与第1电容元件71之间。通过如此，在抑制上述噪声混入的观点上是有利的。第1例及第2例的垂直信号线18k及屏蔽布线82b的组合能够相应于像这样的电压变动布线及第1屏蔽的组合。第1例及第2例的反馈线25k及屏蔽布线82c的组合能够相应于像这样的电压变动布线及第1屏蔽的组合。第1例及第2例的反馈线25k及屏蔽布线82b的组合能够相应于像这样的电压变动布线及第1屏蔽的组合。第3例的垂直信号线18k及屏蔽布线82a的组合能够相应于像这样的电压变动布线及第1屏蔽的组合。第3例的垂直信号线18k及一系列的过孔82v的组合能够相应于像这样的电压变动布线及第1屏蔽的组合。第4例的垂直信号线18k及电极42a的组合能够相应于像这样的电压变动布线及第1屏蔽的组合。
具体而言，第1屏蔽能够屏蔽电压变动布线与第1电容元件71之间的电力线的至少一部分。在第1屏蔽屏蔽了电压变动布线与第1电容元件71之间的电力线的至少一部分的情况下，可以说第1屏蔽处于电压变动布线与第1电容元件71之间。具体而言，在该情况下，可以说在上述的第1截面或者第2截面中，第1屏蔽处于电压变动布线与第1电容元件71之间。
连结电压变动布线与第1电容元件71的线段也可以经过第1屏蔽。通过如此，在抑制上述噪声混入的观点上是有利的。
以下，关于第1至第4例所涉及的摄像装置的构成进行记载。
在第1至第4例中，第1像素具有与光电转换部15及第1端子71a电连接的第1扩散区域44z。第1像素具有第1复位晶体管36和放大晶体管34。第1扩散区域44z是第1复位晶体管36的源极及漏极中的一方。第1扩散区域44z与放大晶体管34的栅极电连接。
另外，在第1至第4例中，光电转换部15包含：像素电极15c、对置电极15a、以及被配置在像素电极15c与对置电极15a之间的光电转换层15b。像素电极15c与第1扩散区域44z及第1端子71a电连接。
其中，摄像装置也可以具有别的构成。
例如，在图27所示的例中，摄像装置具备光电二极管15PD作为光电转换部。光电二极管15PD包含第1扩散区域44z。光电二极管15PD被设置于半导体基板2。
另外，例如在图28所示的例中，第1像素具有转送晶体管90。第1像素具备光电二极管15PD作为光电转换部。经由转送晶体管90，从光电二极管15PD向第1扩散区域44z转送信号电荷。光电二极管15PD包含与第1扩散区域44z不同的扩散区域。在该例中，光电二极管15PD被设置于半导体基板2。也就是说，该不同的扩散区域被设置于半导体基板2。
此外，图27及28所示的使用了光电二极管15PD的例子也能够适用于第1至第4例中的任一个。
也可以将灵敏度切换晶体管72称为第1晶体管72。也可以将第1复位晶体管36称为第3晶体管36。也可以将放大晶体管34称为第4晶体管34。也可以将转送晶体管90称为第5晶体管90。也可以将第2复位晶体管38称为第6晶体管38。也可以将溢出晶体管39称为第7晶体管39。
(相机系统)
参照图29，说明一例所涉及的相机系统105。
图29示意性地表示相机系统105的构成例。相机系统105具备透镜光学系统601、摄像装置602、系统控制器603和相机信号处理部604。
透镜光学系统601例如包含自动调焦用透镜、变焦用透镜及光阑。透镜光学系统601使光聚光于摄像装置602的摄像面。作为摄像装置602，能够使用上述的第1至第3实施方式所涉及的摄像装置。
系统控制器603对相机系统105整体进行控制。系统控制器603例如能够通过微型计算机实现。
相机信号处理部604作为对来自摄像装置602的输出信号进行处理的信号处理电路发挥功能。相机信号处理部604例如进行伽玛校正、颜色插值处理、空间插值处理及自动白平衡等处理。相机信号处理部604例如能够通过DSP(数字信号处理器(Digital SignalProcessor))等实现。
相机系统105能够具备与摄影模式相应地使灵敏度切换晶体管72导通或者截止的控制电路。系统控制器603能够对应于控制电路。在使用系统控制器603作为控制电路的情况下，也与使用垂直扫描电路16作为控制电路的情况同样，能够通过控制电路控制灵敏度切换晶体管72。其中，相机系统105也可以具备与系统控制器603不同的要素作为上述控制电路。
工业实用性
本公开所涉及的摄像装置作为各种摄像装置是有用的。另外，本公开所涉及的摄像装置也能够应用于数字相机、数字摄像机、带相机的便携电话、电子内窥镜等医疗用相机、车载相机、机器人用相机等用途。
附图标记说明：
2 半导体基板
11、12、13 像素
15 光电转换部
15a 对置电极
15b 光电转换层
15c 像素电极
15PD 光电二极管
16 垂直扫描电路
17 积蓄控制线
18、18j、18k 垂直信号线
19 负载电路
20 列信号处理电路
21 水平信号读出电路
22 电源布线
23 水平共通信号线
24 反向放大器
24a 增益调整端子
25、25j、25k 反馈线
26 复位信号线
27、27’ 恒流源
28 反馈控制线
29 电荷回收线
30 地址信号线
32 控制线
34 放大晶体管
36 第1复位晶体管
38 第2复位晶体管
39 溢出晶体管
40 地址晶体管
41 第2电容元件
42 第3电容元件
42a、42b 电极
44 电荷积蓄节点
44a、44b、44c FD布线
44p、44v、47p 过孔
44z 第1扩散区域
45 电容电路
46 复位漏极节点
47 节点
47z 第2扩散区域
48 固定电位部
50 切换电路
51、51’、52、52’ 开关元件
71 第1电容元件
71a 第1端子
71a1、71a2、71a3、71a4 端子布线
71b 第2端子
71b1、71b2、71b3、71b4、71b5 端子布线
72 灵敏度切换晶体管
75 切换控制线
77 复位电压线
81a、81b、81c、82a、82b、82c、83a、83b、83c、84b、84c、85b、85c屏蔽布线
90 转送晶体管
101、201 摄像装置
105 相机系统
601 透镜光学系统
602 摄像装置
603 系统控制器
604 相机信号处理部
FC 反馈电路
GSC 灵敏度切换电路
M 布线区域
M1、M2、M3 布线层
SC 信号检测电路

Claims (19)

1.一种摄像装置，具备第1像素，
所述第1像素具备：
光电转换部，将入射光转换为信号电荷；
第1电容元件，包含至少在曝光的期间中与所述光电转换部电连接的第1端子、以及第2端子；以及
第1晶体管，包含第1源极和第1漏极，所述第1源极及所述第1漏极中的一方与所述第2端子电连接，所述第1源极及所述第1漏极中的另一方被施加直流电位。
2.如权利要求1所述的摄像装置，
所述第1源极及所述第1漏极中的所述另一方与固定电位连接。
3.如权利要求2所述的摄像装置，
所述固定电位是接地电位。
4.如权利要求1至权利要求3中任一项所述的摄像装置，还具备：
控制电路，与摄影模式相应地使所述第1晶体管导通或者截止。
5.如权利要求4所述的摄像装置，
所述摄影模式包含第1模式和第2模式，
所述第2模式下的灵敏度比所述第1模式下的灵敏度低，
在所述第1模式下，在所述第1晶体管截止的状态下，所述信号电荷被读出，
在所述第2模式下，在所述第1晶体管导通的状态下，所述信号电荷被读出。
6.如权利要求1至权利要求5中任一项所述的摄像装置，
所述第1像素具有包含第2源极、第2漏极和第2栅极的第2晶体管，
所述第1端子是所述第2栅极，
所述第2端子是所述第2源极及所述第2漏极中的一方。
7.如权利要求1至权利要求5中任一项所述的摄像装置，还具备：
绝缘层，是氧化物绝缘体的层；
第1布线，被设置在所述绝缘层内；以及
第2布线，被设置在所述绝缘层内，
所述第1电容元件包含介电体层，
所述第1端子包含所述第1布线的至少一部分，
所述第2端子包含所述第2布线的至少一部分，
所述介电体层包含所述第1布线及所述第2布线被埋入的所述绝缘层的一部分。
8.如权利要求1至权利要求5中任一项所述的摄像装置，还具备：
绝缘层，
所述第1电容元件被设置在所述绝缘层内，
所述第1电容元件包含介电体层，
所述第1端子是第1电极，
所述第2端子是第2电极，
所述介电体层与所述绝缘层的组成不同。
9.如权利要求1至权利要求8中任一项所述的摄像装置，
所述摄像装置还具备：
电压变动的电压变动布线；以及
第1屏蔽，
所述电压变动布线及所述第1屏蔽位于所述第1像素内，
所述电压变动布线与所述第1屏蔽之间的距离，比所述电压变动布线与所述第1电容元件之间的距离小。
10.如权利要求9所述的摄像装置，
在所述第1屏蔽的电压被固定的状态下，所述电压变动布线的电压变更。
11.如权利要求9或者权利要求10所述的摄像装置，还具备：
半导体基板，
在与所述半导体基板的厚度方向正交的第1截面中，所述第1屏蔽处于所述电压变动布线与所述第1电容元件之间。
12.如权利要求9至权利要求11中任一项所述的摄像装置，还具备：
半导体基板，
在与所述半导体基板的厚度方向平行的第2截面中，所述第1屏蔽处于所述电压变动布线与所述第1电容元件之间。
13.如权利要求9至权利要求12中任一项所述的摄像装置，
连结所述电压变动布线与所述第1电容元件的线段经过所述第1屏蔽。
14.如权利要求1至权利要求13中任一项所述的摄像装置，
所述第1像素具有与所述光电转换部及所述第1端子电连接的第1扩散区域。
15.如权利要求14所述的摄像装置，
所述第1像素具有：
第3晶体管，包含第3源极及第3漏极；以及
第4晶体管，包含第4栅极；
所述第1扩散区域是所述第3源极及所述第3漏极中的一方，
所述第1扩散区域与所述第4栅极电连接。
16.如权利要求14或者权利要求15所述的摄像装置，
所述光电转换部包含：像素电极、对置电极、以及被配置在所述像素电极与所述对置电极之间的光电转换层，
所述像素电极与所述第1扩散区域及所述第1端子电连接。
17.如权利要求14所述的摄像装置，
所述光电转换部是光电二极管，
所述光电二极管包含所述第1扩散区域。
18.如权利要求14或者权利要求15所述的摄像装置，
所述第1像素具有第5晶体管，
所述光电转换部是光电二极管，
所述信号电荷经由所述第5晶体管被从所述光电二极管向所述第1扩散区域转送。
19.一种相机系统，具备摄像装置和控制电路，
所述摄像装置具备第1像素，
所述第1像素具备：
光电转换部，将入射光转换为信号电荷；
第1电容元件，包含至少在曝光的期间中与所述光电转换部电连接的第1端子、以及第2端子；以及
第1晶体管，包含第1源极和第1漏极，所述第1源极及所述第1漏极中的一方与所述第2端子电连接，所述第1源极及所述第1漏极中的另一方被施加直流电位；
所述控制电路与摄影模式相应地使所述第1晶体管导通或者截止。
CN201980056428.9A 2019-01-08 2019-10-17 摄像装置 Pending CN112640433A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019001199 2019-01-08
JP2019-001199 2019-01-08
PCT/JP2019/040825 WO2020144910A1 (ja) 2019-01-08 2019-10-17 撮像装置

Publications (1)

Publication Number Publication Date
CN112640433A true CN112640433A (zh) 2021-04-09

Family

ID=71521177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980056428.9A Pending CN112640433A (zh) 2019-01-08 2019-10-17 摄像装置

Country Status (5)

Country Link
US (1) US11336842B2 (zh)
EP (1) EP3910934B1 (zh)
JP (1) JP7386442B2 (zh)
CN (1) CN112640433A (zh)
WO (1) WO2020144910A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020144910A1 (ja) * 2019-01-08 2020-07-16 パナソニックＩｐマネジメント株式会社 撮像装置
CN116762172A (zh) * 2021-01-15 2023-09-15 松下知识产权经营株式会社 摄像装置
CN116711321A (zh) 2021-01-15 2023-09-05 松下知识产权经营株式会社 摄像装置及相机系统
JPWO2022255010A1 (zh) * 2021-06-01 2022-12-08

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040149889A1 (en) * 2001-03-09 2004-08-05 Sukeyuki Shinotsuka Light sensor circuit
JP2006245522A (ja) * 2005-02-04 2006-09-14 Tohoku Univ 光センサ、固体撮像装置、および固体撮像装置の動作方法
US20100225795A1 (en) * 2009-03-06 2010-09-09 Renesas Technology Corp. Image pickup apparatus
US20120075515A1 (en) * 2010-09-28 2012-03-29 Canon Kabushiki Kaisha Imaging apparatus and control method thereof
JP2012147169A (ja) * 2011-01-11 2012-08-02 Renesas Electronics Corp 固体撮像装置
CN102682697A (zh) * 2011-03-10 2012-09-19 精工爱普生株式会社 电光学装置以及电子设备
KR20140128636A (ko) * 2013-04-29 2014-11-06 한국과학기술원 리셋 전압 조절 가능한 고감도 ｃｍｏｓ 영상 센서 장치
US20150350584A1 (en) * 2013-03-12 2015-12-03 Tower Semiconductor Ltd. Single-Exposure High Dynamic Range CMOS Image Sensor Pixel With Internal Charge Amplifier
JP2017046333A (ja) * 2014-12-26 2017-03-02 パナソニックＩｐマネジメント株式会社 撮像装置
CN106993141A (zh) * 2016-01-21 2017-07-28 松下知识产权经营株式会社 摄像装置
CN108391032A (zh) * 2017-02-03 2018-08-10 松下知识产权经营株式会社 摄像装置
CN108389870A (zh) * 2017-02-03 2018-08-10 松下知识产权经营株式会社 摄像装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075049B2 (en) 2003-06-11 2006-07-11 Micron Technology, Inc. Dual conversion gain imagers
JP5019705B2 (ja) 2004-11-17 2012-09-05 ソニー株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP4497366B2 (ja) 2005-02-04 2010-07-07 国立大学法人東北大学 光センサおよび固体撮像装置
US8184191B2 (en) * 2006-08-09 2012-05-22 Tohoku University Optical sensor and solid-state imaging device
JP2014112580A (ja) * 2012-12-05 2014-06-19 Sony Corp 固体撮像素子および駆動方法
GB2510372B (en) * 2013-01-31 2018-10-03 Res & Innovation Uk Imaging sensor
JP2014230212A (ja) 2013-05-24 2014-12-08 キヤノン株式会社 光電変換装置及び撮像システム
JP6555512B2 (ja) * 2014-10-23 2019-08-07 パナソニックＩｐマネジメント株式会社 撮像装置および画像取得装置
CN105742303B (zh) * 2014-12-26 2020-08-25 松下知识产权经营株式会社 摄像装置
JPWO2016147885A1 (ja) * 2015-03-16 2017-12-28 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP6555468B2 (ja) * 2015-04-02 2019-08-07 パナソニックＩｐマネジメント株式会社 撮像装置
JP6754157B2 (ja) * 2015-10-26 2020-09-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP6643871B2 (ja) 2015-11-13 2020-02-12 キヤノン株式会社 放射線撮像装置およびフォトンカウンティングの方法
JP2018014691A (ja) 2016-07-22 2018-01-25 キヤノン株式会社 放射線撮像装置及び放射線撮像システム
CN108807434B (zh) * 2017-04-26 2023-12-05 松下知识产权经营株式会社 摄像装置及照相机系统
CN108878462B (zh) * 2017-05-12 2023-08-15 松下知识产权经营株式会社 摄像装置及照相机系统
JP2019080305A (ja) * 2017-10-20 2019-05-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の駆動方法および電子機器
JP7033932B2 (ja) * 2018-01-17 2022-03-11 キヤノン株式会社 放射線撮像装置、放射線撮像装置の制御方法およびプログラム
CN110099229B (zh) * 2018-01-30 2023-04-28 松下知识产权经营株式会社 摄像装置
EP3540774B1 (en) * 2018-03-16 2020-09-30 Teledyne Dalsa B.V. Image sensor and imaging system comprising the same
US11431926B2 (en) * 2018-11-09 2022-08-30 Semiconductor Components Industries, Llc Image sensors having high dynamic range imaging pixels
WO2020144910A1 (ja) * 2019-01-08 2020-07-16 パナソニックＩｐマネジメント株式会社 撮像装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040149889A1 (en) * 2001-03-09 2004-08-05 Sukeyuki Shinotsuka Light sensor circuit
JP2006245522A (ja) * 2005-02-04 2006-09-14 Tohoku Univ 光センサ、固体撮像装置、および固体撮像装置の動作方法
US20100225795A1 (en) * 2009-03-06 2010-09-09 Renesas Technology Corp. Image pickup apparatus
US20120075515A1 (en) * 2010-09-28 2012-03-29 Canon Kabushiki Kaisha Imaging apparatus and control method thereof
JP2012147169A (ja) * 2011-01-11 2012-08-02 Renesas Electronics Corp 固体撮像装置
CN102682697A (zh) * 2011-03-10 2012-09-19 精工爱普生株式会社 电光学装置以及电子设备
US20150350584A1 (en) * 2013-03-12 2015-12-03 Tower Semiconductor Ltd. Single-Exposure High Dynamic Range CMOS Image Sensor Pixel With Internal Charge Amplifier
KR20140128636A (ko) * 2013-04-29 2014-11-06 한국과학기술원 리셋 전압 조절 가능한 고감도 ｃｍｏｓ 영상 센서 장치
JP2017046333A (ja) * 2014-12-26 2017-03-02 パナソニックＩｐマネジメント株式会社 撮像装置
CN106993141A (zh) * 2016-01-21 2017-07-28 松下知识产权经营株式会社 摄像装置
CN108391032A (zh) * 2017-02-03 2018-08-10 松下知识产权经营株式会社 摄像装置
CN108389870A (zh) * 2017-02-03 2018-08-10 松下知识产权经营株式会社 摄像装置

Also Published As

Publication number Publication date
EP3910934A1 (en) 2021-11-17
JPWO2020144910A1 (ja) 2021-11-18
JP7386442B2 (ja) 2023-11-27
US20210185249A1 (en) 2021-06-17
EP3910934B1 (en) 2023-11-29
US11336842B2 (en) 2022-05-17
WO2020144910A1 (ja) 2020-07-16
EP3910934A4 (en) 2022-03-30

Similar Documents

Publication Publication Date Title
US10681291B2 (en) Imaging device including photoelectric converter
JP7329745B2 (ja) 撮像装置
CN108878462B (zh) 摄像装置及照相机系统
US8314376B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP6910009B2 (ja) 撮像装置およびカメラシステム
JP7386442B2 (ja) 撮像装置
CN110099229B (zh) 摄像装置
CN108807434B (zh) 摄像装置及照相机系统
US11165977B2 (en) Imaging systems and methods for generating high dynamic range images
CN112449135A (zh) 具有可调放大器电路的成像系统
JP6587123B2 (ja) 撮像装置
CN116195267A (zh) 摄像装置
JP6809526B2 (ja) 撮像素子および撮像装置
WO2022153628A1 (ja) 撮像装置及びカメラシステム
CN112075072A (zh) 摄像装置及摄像方法
WO2023166832A1 (ja) 撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination