JP2016063156A - 撮像素子及び固体撮像装置 - Google Patents
撮像素子及び固体撮像装置 Download PDFInfo
- Publication number
- JP2016063156A JP2016063156A JP2014191815A JP2014191815A JP2016063156A JP 2016063156 A JP2016063156 A JP 2016063156A JP 2014191815 A JP2014191815 A JP 2014191815A JP 2014191815 A JP2014191815 A JP 2014191815A JP 2016063156 A JP2016063156 A JP 2016063156A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- electrode
- storage electrode
- imaging device
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 122
- 238000003860 storage Methods 0.000 claims abstract description 180
- 239000004065 semiconductor Substances 0.000 claims abstract description 145
- 238000006243 chemical reaction Methods 0.000 claims abstract description 89
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 10
- 229910021389 graphene Inorganic materials 0.000 claims description 8
- 229910003460 diamond Inorganic materials 0.000 claims description 4
- 239000010432 diamond Substances 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 150000002391 heterocyclic compounds Chemical class 0.000 claims description 3
- -1 polycyclic hydrocarbon compound Chemical class 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims description 2
- 239000002041 carbon nanotube Substances 0.000 claims description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 238000012546 transfer Methods 0.000 abstract description 34
- 238000009413 insulation Methods 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 295
- 239000000463 material Substances 0.000 description 37
- 238000000034 method Methods 0.000 description 34
- 239000000758 substrate Substances 0.000 description 28
- 238000009825 accumulation Methods 0.000 description 24
- 238000009826 distribution Methods 0.000 description 22
- 230000003321 amplification Effects 0.000 description 19
- 238000003199 nucleic acid amplification method Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 238000004364 calculation method Methods 0.000 description 14
- 230000005684 electric field Effects 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 239000012535 impurity Substances 0.000 description 10
- 230000000875 corresponding effect Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000005070 sampling Methods 0.000 description 8
- YWIGIVGUASXDPK-UHFFFAOYSA-N 2,7-dioctyl-[1]benzothiolo[3,2-b][1]benzothiole Chemical compound C12=CC=C(CCCCCCCC)C=C2SC2=C1SC1=CC(CCCCCCCC)=CC=C21 YWIGIVGUASXDPK-UHFFFAOYSA-N 0.000 description 5
- 230000002596 correlated effect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 238000007667 floating Methods 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000005421 electrostatic potential Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- GTAQUECFRVEPNA-UHFFFAOYSA-N 9,23-didecyl-14,28-dithiaheptacyclo[15.11.0.03,15.04,13.06,11.018,27.020,25]octacosa-1(17),2,4(13),5,7,9,11,15,18(27),19,21,23,25-tridecaene Chemical compound S1C2=CC3=CC(CCCCCCCCCC)=CC=C3C=C2C2=C1C=C1C3=CC4=CC=C(CCCCCCCCCC)C=C4C=C3SC1=C2 GTAQUECFRVEPNA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XMWRBQBLMFGWIX-UHFFFAOYSA-N C60 fullerene Chemical compound C12=C3C(C4=C56)=C7C8=C5C5=C9C%10=C6C6=C4C1=C1C4=C6C6=C%10C%10=C9C9=C%11C5=C8C5=C8C7=C3C3=C7C2=C1C1=C2C4=C6C4=C%10C6=C9C9=C%11C5=C5C8=C3C3=C7C1=C1C2=C4C6=C2C9=C5C3=C12 XMWRBQBLMFGWIX-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010351 charge transfer process Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910003472 fullerene Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000005499 meniscus Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- YYMBJDOZVAITBP-UHFFFAOYSA-N rubrene Chemical compound C1=CC=CC=C1C(C1=C(C=2C=CC=CC=2)C2=CC=CC=C2C(C=2C=CC=CC=2)=C11)=C(C=CC=C2)C2=C1C1=CC=CC=C1 YYMBJDOZVAITBP-UHFFFAOYSA-N 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】信号電荷の転送残りを抑制することができる撮像素子及び固体撮像装置を提供することである。【解決手段】実施形態の撮像素子は、捕集電極、第2の絶縁層、蓄積電極、第3の絶縁層、半導体層、光電変換層及び上部電極を持つ。捕集電極は、第1の絶縁層上に形成される。第2の絶縁層は、捕集電極上に形成され、開口部を有する。蓄積電極は、第2の絶縁層上に形成され、第2の絶縁層の開口部と平面視において重なる位置に形成された開口部を有し、捕集電極と接しないように形成される。第3の絶縁層は、蓄積電極の上面及び側面を覆うように形成され、第2の絶縁層の開口部と平面視において重なる位置に形成された開口部を有する。半導体層は、第2の絶縁層と第3の絶縁層とを覆うように形成され、第2の絶縁層の開口部において捕集電極と接するように形成される。光電変換層は、半導体層上に形成される。上部電極は、光電変換層上に形成される。【選択図】図3
Description
本発明の実施形態は、撮像素子及び固体撮像装置に関する。
従来より、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサや、CCD(Charge Coupled Device)などの固体撮像素子は、固体撮像装置に広く用いられている。これらの固体撮像素子では、一般的に、浮遊拡散領域(FD部)と呼ばれる不純物拡散領域を用いて、光電変換によって生じた電荷である信号電荷を信号電圧に変換する。
固体撮像素子は、各フレームを撮像する度に、FD部をリセットトランジスタによって所定の電位にリセット(初期化)する。FD部がリセットトランジスタによってリセットされる際、ランダムな熱雑音(kTCノイズ)が発生する。このkTCノイズは、相関二重サンプリングの手法を用いて除去される。
近年、これらの固体撮像素子の中でも特に、光利用効率の向上、画素の微細化の観点から、積層型撮像素子が注目されている。積層型撮像素子は、例えば、シリコン基板の受光面側の表面上層に、有機光電変換膜などの光電変換膜が積層された構造を有している。このような積層型撮像素子では、シリコン基板の上に形成された光電変換膜が信号電荷を保持する機能をもたないため、後リセット方式の相関二重サンプリングによってkTCノイズは除去される。しかし、後リセット方式の相関二重サンプリングでは、kTCノイズの除去が不十分であるという問題があった。
このような問題の解決を図った従来技術として、光電変換膜に信号電荷を蓄積させて、前リセット方式の相関二重サンプリングを用いてkTCノイズを除去する積層型撮像素子が提案されている。
このような問題の解決を図った従来技術として、光電変換膜に信号電荷を蓄積させて、前リセット方式の相関二重サンプリングを用いてkTCノイズを除去する積層型撮像素子が提案されている。
しかしながら、このような積層型撮像素子では、光電変換膜に蓄積された信号電荷をFD部に転送する際に、信号電荷が完全に転送されない場合があった。すなわち、現実的な長さの転送時間では、信号電荷の転送残りが生じる場合があった。
本発明が解決しようとする課題は、信号電荷の転送残りを抑制することができる撮像素子及び固体撮像装置を提供することである。
実施形態の撮像素子は、捕集電極と、第2の絶縁層と、蓄積電極と、第3の絶縁層と、半導体層と、光電変換層と、上部電極と、を持つ。捕集電極は、第1の絶縁層上に形成される。第2の絶縁層は、前記捕集電極上に形成され、開口部を有する。蓄積電極は、前記第2の絶縁層上に形成され、前記第2の絶縁層の開口部と平面視において重なる位置に形成された開口部を有し、前記捕集電極と接しないように形成される。第3の絶縁層は、前記蓄積電極の上面及び側面を覆うように形成され、前記第2の絶縁層の開口部と平面視において重なる位置に形成された開口部を有する。半導体層は、前記第2の絶縁層と前記第3の絶縁層とを覆うように形成され、前記第2の絶縁層の開口部において前記捕集電極と接するように形成される。光電変換層は、前記半導体層上に形成される。上部電極は、前記光電変換層上に形成される。
以下、実施形態の撮像素子及び固体撮像装置を、図面を参照して説明する。
なお、以下の説明において、実施形態の固体撮像装置の構成要素間の電気的な接続は、直接的な接続であってもよく、間接的な接続であってもよい。直接的な接続は、例えば、複数の構成要素の構成要素を形成する部材を互いに直接的に接続することによって行われてもよい。間接的な接続は、例えば、他の任意の導電部材を介して、複数の構成要素を形成する部材を互いに間接的に接続することによって行われてもよい。
尚、以下の説明における図は固体撮像装置の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の固体撮像装置の寸法関係とは異なる。
なお、以下の説明において、実施形態の固体撮像装置の構成要素間の電気的な接続は、直接的な接続であってもよく、間接的な接続であってもよい。直接的な接続は、例えば、複数の構成要素の構成要素を形成する部材を互いに直接的に接続することによって行われてもよい。間接的な接続は、例えば、他の任意の導電部材を介して、複数の構成要素を形成する部材を互いに間接的に接続することによって行われてもよい。
尚、以下の説明における図は固体撮像装置の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の固体撮像装置の寸法関係とは異なる。
図1は、実施形態に係る固体撮像装置1の全体構成例を示すブロック図である。
固体撮像装置1は、画素アレイ2、垂直走査部3、水平走査部4、制御部5を備えている。画素アレイ2は、マトリックス状に配列された複数の画素10を備えている。画素10は、撮像素子の具体例の一つである。
固体撮像装置1は、画素アレイ2、垂直走査部3、水平走査部4、制御部5を備えている。画素アレイ2は、マトリックス状に配列された複数の画素10を備えている。画素10は、撮像素子の具体例の一つである。
画素アレイ2の行方向には、垂直走査部3から出力された選択信号SELを画素10に伝送するための複数の選択信号線3−A1,3−A2,…,3−An(nは自然数)が設けられている。以下では、選択信号線3−Ai(iは、1≦i≦nなる自然数)は、複数の選択信号線3−A1,3−A2,…,3−Anのうちの一つを指す。
画素アレイ2の行方向には、垂直走査部3から出力されたリセット信号RSTを伝送するための複数の制御信号線3−B1,3−B2,…,3−Bnが、上記の複数の選択信号線3−A1,3−A2,…,3−Anと平行に設けられている。以下では、制御信号線3−Biは、複数の制御信号線3−B1,3−B2,…,3−Bnのうちの一つを指す。
画素アレイ2の列方向には、画素10から出力された画素信号を水平走査部4に伝送するための複数の画素信号線4−1,4−2,…,4−m(mは自然数)が設けられている。以下では、画素信号線4−j(jは、1≦j≦mなる自然数)は、複数の画素信号線4−1,4−2,…,4−mのうちの一つを指す。
画素アレイ2を構成する複数の画素10は、複数の選択信号線3−A1,3−A2,…,3−Anと複数の画素信号線4−1,4−2,…,4−mとの交差領域に配置されている。
画素アレイ2を構成する複数の画素10は、複数の選択信号線3−A1,3−A2,…,3−Anと複数の画素信号線4−1,4−2,…,4−mとの交差領域に配置されている。
垂直走査部3は、画素アレイ2に配列された複数の画素10を行単位で駆動する。垂直走査部3は、例えばシフトレジスタによって構成される。垂直走査部3は、画素アレイ2を構成する画素10を行単位で選択するための選択信号SELと、各画素10の動作を制御するためのリセット信号RSTとを出力する。すなわち、垂直走査部3は、各画素10を行単位で順次垂直方向に選択走査し、選択された画素10が画素信号線4−jを通して画素信号を水平走査部4に出力する。ここで、画素信号は、各画素10の光電変換部が生成した信号電荷に基づく信号である。光電変換部は、受光量に応じて信号電荷を生成する。光電変換部は、例えば、対向する2つの電極に挟持された光電変換膜である。
水平走査部4は、画素アレイ2の各画素10から出力された画素信号の信号処理を行う。水平走査部4は、各画素10から出力された画素信号を増幅するためのカラムアンプと、増幅された画素信号を信号処理するための信号処理部とを含んでいる。水平走査部4は、画素10の固有の固定パターンノイズを除去するための相関二重サンプリング(CDS: Correlated double sampling)や、信号増幅、AD変換等の信号処理を行う。
制御部5は、固体撮像装置1の全体動作を制御する。実施形態では、制御部5は、主として、画素10の駆動に関する制御を行う。制御部5は、複数の画素トランジスタを含む回路部による初期化の後に、露光により光電変換部が生成した信号電荷の量に応じた画素信号を読み出す制御を行う。
図2は、実施形態に係る固体撮像装置1が備える1つの画素10の回路構成例を示す図である。
図2に示す具体例では、各画素10は、光電変換部PECと、複数の画素トランジスタ(いわゆるMOSトランジスタ)とを有する画素回路部21とを持つ。画素10の光電変換部PECの各電極には、電極の電位を制御するための電圧(VB31,VB33及びVB42)が印加される。
具体的には、画素10の画素回路部21は、リセットトランジスタRX、増幅トランジスタAX及び選択トランジスタSXの3つの画素トランジスタを備える。増幅トランジスタAXのドレインには所定の電源電圧が印加されている。増幅トランジスタAXのソースは選択トランジスタSXのドレインに接続されている。増幅トランジスタAXのソースは選択トランジスタSXのドレインに接続され、選択トランジスタSXのソースは画素信号線4−jに接続されている。選択トランジスタSXのゲートには、垂直走査部3から出力される選択信号SELが印加される。リセットトランジスタRXのドレインには所定の電源電圧が印加され、リセットトランジスタRXのソースは増幅トランジスタAXのゲートに接続されている。リセットトランジスタRXのゲートには、垂直走査部3から出力されるリセット信号RSTが印加される。増幅トランジスタAXのゲートとリセットトランジスタRXのソースは、光電変換部PECを構成する後述のFD部22に接続されている。光電変換部PECに備えられた後述の蓄積電極31、捕集電極33、上部電極42には、それぞれ、電圧VB31,VB33,VB42が印加される。また、画素10は、さらに転送トランジスタを含む4つの画素トランジスタによって構成されていてもよい。
図2に示す具体例では、各画素10は、光電変換部PECと、複数の画素トランジスタ(いわゆるMOSトランジスタ)とを有する画素回路部21とを持つ。画素10の光電変換部PECの各電極には、電極の電位を制御するための電圧(VB31,VB33及びVB42)が印加される。
具体的には、画素10の画素回路部21は、リセットトランジスタRX、増幅トランジスタAX及び選択トランジスタSXの3つの画素トランジスタを備える。増幅トランジスタAXのドレインには所定の電源電圧が印加されている。増幅トランジスタAXのソースは選択トランジスタSXのドレインに接続されている。増幅トランジスタAXのソースは選択トランジスタSXのドレインに接続され、選択トランジスタSXのソースは画素信号線4−jに接続されている。選択トランジスタSXのゲートには、垂直走査部3から出力される選択信号SELが印加される。リセットトランジスタRXのドレインには所定の電源電圧が印加され、リセットトランジスタRXのソースは増幅トランジスタAXのゲートに接続されている。リセットトランジスタRXのゲートには、垂直走査部3から出力されるリセット信号RSTが印加される。増幅トランジスタAXのゲートとリセットトランジスタRXのソースは、光電変換部PECを構成する後述のFD部22に接続されている。光電変換部PECに備えられた後述の蓄積電極31、捕集電極33、上部電極42には、それぞれ、電圧VB31,VB33,VB42が印加される。また、画素10は、さらに転送トランジスタを含む4つの画素トランジスタによって構成されていてもよい。
図3は、実施形態に係る固体撮像装置1が備える1つの画素10に対応した断面構造を模式的に示す断面図である。図4は、画素10の上面図であって蓄積電極の形状の一例を示す図である。固体撮像装置1は、いわゆる積層型のCMOSイメージセンサであってもよい。上述の図3は、図4に示すQ1−Q2線の断面図に相当する。
画素10は、半導体基板部20、層間絶縁膜30、蓄積電極31、第2の絶縁層32a、第3の絶縁層32b、捕集電極33、コンタクトプラグ34、半導体層35、光電変換層(光電変換膜)41及び上部電極42を備える。蓄積電極31、捕集電極33、第2の絶縁層32a及び第3の絶縁層32bは、層間絶縁膜30と半導体層35との間に配置されている。このうち、蓄積電極31、第2の絶縁層32a、第3の絶縁層32b、捕集電極33、半導体層35、光電変換層41及び上部電極42は、図2に示す光電変換部PECを構成する。
画素10は、半導体基板部20、層間絶縁膜30、蓄積電極31、第2の絶縁層32a、第3の絶縁層32b、捕集電極33、コンタクトプラグ34、半導体層35、光電変換層(光電変換膜)41及び上部電極42を備える。蓄積電極31、捕集電極33、第2の絶縁層32a及び第3の絶縁層32bは、層間絶縁膜30と半導体層35との間に配置されている。このうち、蓄積電極31、第2の絶縁層32a、第3の絶縁層32b、捕集電極33、半導体層35、光電変換層41及び上部電極42は、図2に示す光電変換部PECを構成する。
画素10は、複数の光電変換部を有していてもよい。例えば、画素10は、光電変換層41の他に、半導体基板部20内にさらに、例えばPD(フォトダイオード)等の光電変換部を有していてもよい。この場合、光電変換層41が特定の波長範囲の光を受光して光電変換を行い、半導体基板部20内に形成されている光電変換部が他の波長範囲の光を受光して光電変換を行う。
画素10は、複数の光電変換部を持つ場合、複数の光電変換部が転送トランジスタを除く他の画素トランジスタを共有し、且つフローティングディフージョン(FD)を共有する、いわゆる画素共有構造を採用することができる。
画素10は、複数の光電変換部を持つ場合、複数の光電変換部が転送トランジスタを除く他の画素トランジスタを共有し、且つフローティングディフージョン(FD)を共有する、いわゆる画素共有構造を採用することができる。
図3に示した固体撮像装置1は、いわゆる裏面照射型のCMOSイメージセンサによる固体撮像装置である。すなわち、半導体基板部20の裏面上に形成された上部電極42(図3に示す上部電極42の上面F1)が、光を入射させて受光する受光面であり、半導体基板部20の表面(図3に示す半導体基板部20の下面F2)が、読み出し回路を含む回路が形成された回路形成面である。なお、本実施形態に係る固体撮像装置は、裏面照射型のCMOSイメージセンサによる固体撮像装置に限定するものではなく、いわゆる表面照射型のCMOSイメージセンサ、CCD(Charge Coupled Device)イメージセンサ等といった任意のイメージセンサによるものであってもよい。
半導体基板部20は、イオン不純物のドーピングによりpn接合が作製可能なシリコン基板を用いて形成されている。シリコン基板としては、クリスタルシリコン(cSi)やアモルファスシリコン(aSi)等からなるものを挙げることができる。半導体基板部20の内部には、画素回路部21が形成されている。画素回路部21は、画素トランジスタとFD部22とを含む。FD部22は、電荷を蓄積可能な半導体領域であり、その電位はフローティング状態になりうる。
層間絶縁膜30は、第1の絶縁層の具体例の一つである。層間絶縁膜30は、半導体基板部20の上に形成されている。層間絶縁膜30は、例えば、いわゆる層間絶縁膜である。層間絶縁膜30には、比誘電率の高い無機化合物や有機化合物を用いることができる。層間絶縁膜30は、例えば、SiO2(シリコン酸化膜)である。
蓄積電極31は、第2の絶縁層32aの上に形成されている。蓄積電極31は、開口部を有するように形成されている。蓄積電極31は、下面において、第2の絶縁層32aと接し、上面及び側面において、第3の絶縁層32bと接するように形成されている。さらに、蓄積電極31は、捕集電極33又は半導体層35とは接しないように形成されている。ここで、蓄積電極31の上面とは、上部電極42側の面をいう。また、蓄積電極31の下面とは、捕集電極33側の面をいう。また、蓄積電極31の側面とは、蓄積電極31に形成された開口部側の面をいう。
図4に示すように、開口部は、1つの画素10内に複数形成され、蓄積電極31上に周期的に配置されていてもよい。図4に示す具体例では、蓄積電極31に形成された開口部は、3つの近接する開口部が略正三角形をなすように(開口部の同心円が、六方最密構造を構成するように)形成されている。また、蓄積電極31の開口部の形状は、円形であってもよい。
図4に示すように、開口部は、1つの画素10内に複数形成され、蓄積電極31上に周期的に配置されていてもよい。図4に示す具体例では、蓄積電極31に形成された開口部は、3つの近接する開口部が略正三角形をなすように(開口部の同心円が、六方最密構造を構成するように)形成されている。また、蓄積電極31の開口部の形状は、円形であってもよい。
蓄積電極31は、画素毎にパターニングされていてもよい。また、蓄積電極31は、画素アレイ2の全面に形成されていてもよい。蓄積電極31が画素アレイ2の全面に形成されている場合、各画素10の間の領域には、開口部は形成されない。
また、固体撮像装置1が、いわゆるローリングシャッタ方式を用いて、画素アレイ2における行ごとに、各画素10から信号を読み出し、蓄積電極31の電位を制御する場合、蓄積電極31は、画素アレイ2において行ごとに分割されているように形成されていてもよい。蓄積電極31は、蓄積電極31の開口部の直径が、例えば、150nmになるように形成されていてもよい。さらに、蓄積電極31は、蓄積電極31の開口部が形成される間隔(開口ピッチ)が、例えば、350nmになるように形成されていてもよい。
蓄積電極は開口部を有するように形成されることから、蓄積電極31に用いられる材料は、加工性に優れたものが望ましい。
蓄積電極31に用いられる材料の例としては、酸化錫インジウム(ITO、Indium-Tin-Oxide)、酸化亜鉛(ZnO)、グラフェン等がある。
また、固体撮像装置1が、いわゆるローリングシャッタ方式を用いて、画素アレイ2における行ごとに、各画素10から信号を読み出し、蓄積電極31の電位を制御する場合、蓄積電極31は、画素アレイ2において行ごとに分割されているように形成されていてもよい。蓄積電極31は、蓄積電極31の開口部の直径が、例えば、150nmになるように形成されていてもよい。さらに、蓄積電極31は、蓄積電極31の開口部が形成される間隔(開口ピッチ)が、例えば、350nmになるように形成されていてもよい。
蓄積電極は開口部を有するように形成されることから、蓄積電極31に用いられる材料は、加工性に優れたものが望ましい。
蓄積電極31に用いられる材料の例としては、酸化錫インジウム(ITO、Indium-Tin-Oxide)、酸化亜鉛(ZnO)、グラフェン等がある。
第2の絶縁層32aは、捕集電極33の上に形成されている。第2の絶縁層32aは、蓄積電極31と捕集電極33とを電気的に絶縁する。第2の絶縁層32aは、層間絶縁膜30と同じ材料で形成されていてもよいし、異なる材料で形成されていてもよい。蓄積電極31と捕集電極33とを電気的に絶縁するために、第2の絶縁層32aの厚み(図3のth1)は3nm以上が望ましい。第2の絶縁層32aは、例えば、厚みが15nmとなるように形成されてもよい。
第2の絶縁層32aは、画素毎にパターニングされている。第2の絶縁層32aに用いられる材料は、加工性に優れたものが望ましい。第2の絶縁層32aに用いられる材料の例としては、シリコン酸化膜、シリコン窒化膜、アルミナ、及び絶縁性の有機化合物がある。
第2の絶縁層32aは、画素毎にパターニングされている。第2の絶縁層32aに用いられる材料は、加工性に優れたものが望ましい。第2の絶縁層32aに用いられる材料の例としては、シリコン酸化膜、シリコン窒化膜、アルミナ、及び絶縁性の有機化合物がある。
第3の絶縁層32bは、第2の絶縁層32a及び蓄積電極31の上に形成される。第3の絶縁層32bは、蓄積電極31の側面及び上面を覆うように形成される。第3の絶縁層32bは、蓄積電極31と半導体層35とを電気的に絶縁する。
第3の絶縁層32bは、層間絶縁膜30又は第2の絶縁層32aと同じ材料で形成されていてもよいし、異なる材料で形成されていてもよい。蓄積電極31と半導体層35とを電気的に絶縁するために、第3の絶縁層32bの蓄積電極31上部付近の厚み(図3のth2)は3nm以上が望ましい。
第3の絶縁層32bは、層間絶縁膜30又は第2の絶縁層32aと同じ材料で形成されていてもよいし、異なる材料で形成されていてもよい。蓄積電極31と半導体層35とを電気的に絶縁するために、第3の絶縁層32bの蓄積電極31上部付近の厚み(図3のth2)は3nm以上が望ましい。
第2の絶縁層32a及び第3の絶縁層32bは、開口部を有するように形成されている。第2の絶縁層32a及び第3の絶縁層32bの開口部は、平面視において、蓄積電極31に形成された開口部と重なるように形成される。また、第2の絶縁層32a及び第3の絶縁層32bに形成される開口部の大きさは、蓄積電極31に形成された開口部よりも小さくなるように形成される。ここで、平面視の方向は、図3に示す上部電極42の上面F1に垂直な方向から画素10を観察した方向である。
蓄積電極31の側面を覆っている第3の絶縁層32bの側壁の厚み(図3のths1)は、第3の絶縁層32bの蓄積電極31上面を覆う部分の厚み(図3のth2)よりも厚いことが望ましい。これによって、後に詳しく説明するように、蓄積電極31の上部近傍に蓄積された信号電荷が捕集電極33へ転送される際、半導体層35内にポテンシャル井戸が形成される。このポテンシャル井戸によって、信号電荷は半導体層35内を移動し、捕集電極33に転送される。第3の絶縁層32bは、蓄積電極31の側面を覆う側壁の厚み(図3のths1)が、例えば、50nmになるように形成されていてもよい。また、第3の絶縁層32bは、蓄積電極31上面を覆う部分の厚み(図3のth2)が、例えば、3nmになるように形成されていてもよい。
蓄積電極31の側面を覆っている第3の絶縁層32bの側壁の厚み(図3のths1)は、第3の絶縁層32bの蓄積電極31上面を覆う部分の厚み(図3のth2)よりも厚いことが望ましい。これによって、後に詳しく説明するように、蓄積電極31の上部近傍に蓄積された信号電荷が捕集電極33へ転送される際、半導体層35内にポテンシャル井戸が形成される。このポテンシャル井戸によって、信号電荷は半導体層35内を移動し、捕集電極33に転送される。第3の絶縁層32bは、蓄積電極31の側面を覆う側壁の厚み(図3のths1)が、例えば、50nmになるように形成されていてもよい。また、第3の絶縁層32bは、蓄積電極31上面を覆う部分の厚み(図3のth2)が、例えば、3nmになるように形成されていてもよい。
第3の絶縁層32bは、画素毎にパターニングされている。第3の絶縁層32bに用いられる材料は、加工性に優れたものが望ましい。第3の絶縁層32bに用いられる材料の例としては、シリコン酸化膜、シリコン窒化膜、アルミナ、及び絶縁性の有機化合物がある。
捕集電極33は、層間絶縁膜30の上に形成されている。捕集電極33は、画素毎にパターニングされている。捕集電極33は、コンタクトプラグ34によって、画素回路部21のFD部22と電気的に接続されている。
捕集電極33に用いられる材料は、加工性に優れたものが望ましい。捕集電極33に用いられる材料の例としては、酸化錫インジウム(ITO)、酸化亜鉛(ZnO)、グラフェン等がある。
捕集電極33に用いられる材料は、加工性に優れたものが望ましい。捕集電極33に用いられる材料の例としては、酸化錫インジウム(ITO)、酸化亜鉛(ZnO)、グラフェン等がある。
蓄積電極31、第2の絶縁層32a、第3の絶縁層32b及び捕集電極33は、特定の波長領域の光を80%以上透過させることが望ましい。特定の波長領域の光は、例えば、赤(R)領域(約590nm以上約750nm以下の範囲の波長帯域)の光、緑(G)領域(約500nm以上約590nm以下の範囲の波長帯域)の光、青(B)領域(約400nm以上約500nm以下の範囲の波長帯域)の光、可視光領域(約400nm以上約750nm以下の範囲の波長帯域)の光等である。
画素10が複数の光電変換部を有する場合に、露光時に照射された光を蓄積電極31、第2の絶縁層32a、第3の絶縁層32b及び捕集電極33のうちのいずれかが吸収すると、光電変換層41とは別の光電変換部の受光量が減少してしまう。そのため、画素10の見かけ上の感度が低下してしまうという問題がある。本実施形態では、蓄積電極31、第2の絶縁層32a、第3の絶縁層32b及び捕集電極33が光を透過させるように形成することで、このような問題の発生が抑制される。
画素10が複数の光電変換部を有する場合に、露光時に照射された光を蓄積電極31、第2の絶縁層32a、第3の絶縁層32b及び捕集電極33のうちのいずれかが吸収すると、光電変換層41とは別の光電変換部の受光量が減少してしまう。そのため、画素10の見かけ上の感度が低下してしまうという問題がある。本実施形態では、蓄積電極31、第2の絶縁層32a、第3の絶縁層32b及び捕集電極33が光を透過させるように形成することで、このような問題の発生が抑制される。
コンタクトプラグ34は、層間絶縁膜30を貫通しており、捕集電極33と画素回路部21のFD部22とを電気的に接続している。コンタクトプラグ34は、層間絶縁膜30を貫通するビアにタングステン等の導電性材料を埋め込むことにより形成してもよい。また、コンタクトプラグ34は、イオン注入による半導体層等により形成することもできる。
半導体層35は、蓄積電極31、第2の絶縁層32a、第3の絶縁層32b及び捕集電極33の上に形成される。半導体層35は、蓄積電極31、第2の絶縁層32a及び第3の絶縁層32bに形成された開口部を埋めるように形成される。すなわち、半導体層35は、蓄積電極31、第2の絶縁層32a及び第3の絶縁層32bに形成された開口部において、捕集電極33と接するように形成される。
半導体層35は、蓄積電極31の厚みと、第2の絶縁層32aの厚み(図3のth1)と、第3の絶縁層32bの蓄積電極31の上部分の厚み(図3のth2)との総和よりも厚くなるように形成されている。例えば、蓄積電極31の厚みが15nmであり、第2の絶縁層32aの厚みが15nmであり、第3の絶縁層32bの蓄積電極31の上部分の厚みが3nmである場合、半導体層35は、厚みが33nmよりも厚くなるように形成されている。これにより、半導体層35は、第3の絶縁層32bが形成されている部分から開口部にかけても連続な層として形成される。
半導体層35は、蓄積電極31の厚みと、第2の絶縁層32aの厚み(図3のth1)と、第3の絶縁層32bの蓄積電極31の上部分の厚み(図3のth2)との総和よりも厚くなるように形成されている。例えば、蓄積電極31の厚みが15nmであり、第2の絶縁層32aの厚みが15nmであり、第3の絶縁層32bの蓄積電極31の上部分の厚みが3nmである場合、半導体層35は、厚みが33nmよりも厚くなるように形成されている。これにより、半導体層35は、第3の絶縁層32bが形成されている部分から開口部にかけても連続な層として形成される。
半導体層35は、光電変換層41によって生成された信号電荷を半導体層35内に蓄積する。このとき、信号電荷は、半導体層35の内部領域における蓄積電極31の上部分近傍(以下、「信号電荷蓄積エリア」という。)に蓄積される。また、半導体層35は、蓄積された信号電荷を捕集電極33に転送する。
なお、半導体層35は、画素毎にパターニングされていてもよい。この場合、固体撮像装置1において隣接する各画素10の捕集電極33の間で半導体層35を介して電荷のやりとりが発生することが防止される。
半導体層35には、無機材料が用いられてもよいし、有機半導体材料が用いられてもよい。半導体層35は、例えば、無機材料をスパッタ成膜した後に、フォトリソグラフィー及びエッチングによってパターニングすることによって形成されてもよい。エッチングは、ドライエッチングであってもよいし、ウェットエッチングであってもよい。半導体層35は、例えば、有機半導体材料を用いて、スクリーン印刷によってパターニングすることによって形成されてもよい。
半導体層35は、固体撮像装置1の画素アレイ2の全面(すなわち、センサアレイ面全面)に形成されていてもよい。この場合、半導体層35は、無機材料をスパッタ成膜によって形成されてもよい。また、半導体層35は、有機半導体材料を用いて、メニスカス法により塗布することによって形成されてもよい。固体撮像装置1の画素アレイ2の全面に半導体層35が形成されている場合、信号電荷の蓄積の際、信号電荷蓄積エリアには、蓄積電極31に印加するバイアス電圧によってポテンシャル井戸が形成されている。そのため、隣接する画素10の間において半導体層35を介して蓄積されている信号電荷がやりとりされることが抑制される。
半導体層35は、光透過性が高い材料を用いて形成されていることが望ましい。半導体層35は、特定の波長領域の光を80%以上透過させることが望ましい。特定の波長領域の光は、例えば、赤(R)領域の光、緑(G)領域の光、青(B)領域の光、可視光領域の光等である。また、半導体層35に用いられる材料は、加工性に優れたものが望ましい。
画素10が複数の光電変換部を有する場合に、露光時に照射された光を半導体層35が吸収すると、光電変換層41とは別の光電変換部の受光量が減少してしまう。そのため、画素10の見かけ上の感度が低下してしまうという問題がある。本実施形態では、半導体層35が光を透過させるように構成することで、このような問題の発生が抑制される。
画素10が複数の光電変換部を有する場合に、露光時に照射された光を半導体層35が吸収すると、光電変換層41とは別の光電変換部の受光量が減少してしまう。そのため、画素10の見かけ上の感度が低下してしまうという問題がある。本実施形態では、半導体層35が光を透過させるように構成することで、このような問題の発生が抑制される。
半導体層35に用いられる無機材料の例としては、シリコンカーバイド、IGZO、ダイヤモンド、グラフェン、カーボンナノチューブ等が挙げられる。半導体層35に用いられる有機半導体材料の例としては、縮合多環炭化水素化合物、縮合複素環化合物等が挙げられる。縮合多環炭化水素化合物の例として、ペンタセン、ルブレン等が挙げられる。縮合複素環化合物及びそれらの誘導体の例として、2,7−ジオクチル[1]ベンゾチエノ[3,2−b][1]ベンゾチオフェン(C8-BTBT)、3,11−ジデシルジナフト[2,3−d:2’,3’−d’]ベンゾ[1,2−b:4,5−b’]ジチオフェン(C10-DNBDT)等が挙げられる。なお、C8-BTBT又はC10-DNBDTを材料に用いた膜は、以下の参考文献1に記載されている方法を用いて形成することができる。
参考文献1:2011年日本画像学会第112回技術研究会資料、p75
参考文献1:2011年日本画像学会第112回技術研究会資料、p75
光電変換層41は、半導体層35の上に形成されている。光電変換層41は、パターニングされておらず、画素10の受光面全面に形成されている。光電変換層41は、露光に応じて光電変換を行い、信号電荷を生成する。生成された信号電荷の量は、光電変換層41の受光量に依存する。
光電変換層41には、半導体基板上に積層可能であることを限度として、任意の光電変換膜を用いることができる。光電変換層41は、例えば、有機光電変換材料を用いて形成される。
図3に示す画素10では、光電変換層41は1つの層の如く図示をしているが、光電変換層41は、複数層であってもよい。また、光電変換層41は、画素毎にパターニングされていてもよい。
図3に示す画素10では、光電変換層41は1つの層の如く図示をしているが、光電変換層41は、複数層であってもよい。また、光電変換層41は、画素毎にパターニングされていてもよい。
上部電極42は、光電変換層41の上に形成されている。上部電極42は、パターニングされずに画素10の受光面全面に形成されていてもよいし、画素毎にパターニングされていてもよい。上部電極42に用いられる材料の例としては、酸化錫インジウム(ITO)、酸化亜鉛(ZnO)、グラフェン等が挙げられる。
上部電極42は、光透過性が高い材料を用いて形成されていることが望ましい。上部電極42は、特定の波長領域の光を80%以上透過させることが望ましい。特定の波長領域の光は、例えば、赤(R)領域の光、緑(G)領域の光、青(B)領域の光、可視光領域の光等である。これによって、露光された光を上部電極42が吸収することによって、光電変換層41の受光量が減少することが抑制される。すなわち、画素10の見かけ上の感度が低下してしまうことが抑制される。
図3に示す画素10において、半導体基板部20の上に形成される各層は、乾式成膜法あるいは湿式成膜法を用いて作製されることができる。乾式成膜法としては、真空蒸着法、スパッタリング法、イオンプレーティング法、MBE等の物理気相成長法、プラズマ重合等のCVD法を用いることができる。湿式成膜法としては、キャスト法、スピンコート法、ディッピング法、LB法等の塗布法を用いることができる。また、インクジェット印刷やスクリーン印刷などの印刷法、熱転写やレーザー転写などの転写法を用いてもよい。
次に、実施形態の固体撮像装置1の製造方法について、図5〜図9を参照しながら説明する。図5〜図9は、実施形態に係る固体撮像装置1の製造方法を示す図である。
先ず、図5に示すように、半導体基板部20の各画素10となる領域に、複数の画素トランジスタ及びFD部22を含む画素回路部21を形成する。次に、半導体基板部20の上に層間絶縁膜30を積層した後、層間絶縁膜30を貫通するコンタクトプラグ34を形成する。このコンタクトプラグ34は、上述したFD部22と接続されている。次に、層間絶縁膜30の上に捕集電極33を形成する。捕集電極33は、画素10となる領域全体に形成される。
次に、捕集電極33の上に、第2の絶縁層32a及び蓄積電極31を画素10となる領域全体に形成する。
先ず、図5に示すように、半導体基板部20の各画素10となる領域に、複数の画素トランジスタ及びFD部22を含む画素回路部21を形成する。次に、半導体基板部20の上に層間絶縁膜30を積層した後、層間絶縁膜30を貫通するコンタクトプラグ34を形成する。このコンタクトプラグ34は、上述したFD部22と接続されている。次に、層間絶縁膜30の上に捕集電極33を形成する。捕集電極33は、画素10となる領域全体に形成される。
次に、捕集電極33の上に、第2の絶縁層32a及び蓄積電極31を画素10となる領域全体に形成する。
次に、図6に示すように、画素10となる領域全体に形成された蓄積電極31に、開口部を形成する。蓄積電極31の開口部は、周知のフォトリソグラフィー及びエッチングによって形成されてもよい。
次に、図7に示すように、第2の絶縁層32a及び蓄積電極31の上に、第3の絶縁層32bを形成する。このとき、第3の絶縁層32bの上部を削ることによって、第3の絶縁層32bは、上側の面(図7のF3)が平坦な面となるように形成されてもよい。
次に、図8に示すように、第2の絶縁層32a及び第3の絶縁層32bに、一括して開口部を形成する。この開口部は、周知のフォトリソグラフィー及びエッチングによって形成されてもよい。第2の絶縁層32a及び第3の絶縁層32bに形成される開口部は、平面視において、蓄積電極31に形成された開口部と重なるように形成される。また、第2の絶縁層32a及び第3の絶縁層32bに形成される開口部は、蓄積電極31に形成された開口部よりも小さくなるように形成される。また、第2の絶縁層32a及び第3の絶縁層32bに形成される開口部は、平面視において、開口部の中心が、蓄積電極31に形成された開口部の中心とほぼ同じ位置になるように形成されていてもよい。
次に、図9に示すように、蓄積電極31、第2の絶縁層32a、第3の絶縁層32b及び捕集電極33の上に半導体層35が形成される。
次に、半導体層35の上に光電変換層41が形成された後、光電変換層41の上に上部電極42が形成される。以上のような工程を経ることによって、固体撮像装置1を製造することができる。
次に、半導体層35の上に光電変換層41が形成された後、光電変換層41の上に上部電極42が形成される。以上のような工程を経ることによって、固体撮像装置1を製造することができる。
図10は、実施形態の固体撮像装置1に備えられた画素10のデバイス構造の一例を示す図である。図10に示した画素10の構成のうち、図3に示したものと同一の構成部分については同じ符号を付す。図10では、上述の図3に示す画素10の構成要素のうち、光電変換部PECのデバイス構造と、画素回路部21を構成するリセットトランジスタRXのデバイス構造とが例示されている。また、図10では、画素回路部21を構成する増幅トランジスタAXおよび選択トランジスタSXは、理解の容易化のため、画素回路部21の枠外に示されているが、増幅トランジスタAXおよび選択トランジスタSXは、リセットトランジスタRXと共に半導体基板部20に形成されている。
前述したように、半導体基板部20の画素10は、リセットトランジスタRX、増幅トランジスタAX、選択トランジスタSXを備える。以下の例ではこれらのトランジスタとして例えばNチャンネルのMOSトランジスタを用いるが、PチャンネルのMOSトランジスタを用いてもよいし、他のトランジスタを用いてもよい。
リセットトランジスタRXのゲートは、導電層24である。導電層24は、画素10の半導体基板部20上に形成されている絶縁膜(不図示)を介して、半導体基板部20の上に形成されている。導電層24には制御信号線3−Biが接続され、リセット信号RSTが印加される。リセットトランジスタRSTのドレインは、不純物拡散領域23であり、電源電圧線に接続される。不純物拡散領域23は、一定の電圧(例えば、V1)に保たれている。リセットトランジスタRSTのソースは、FD部22に接続される。リセットトランジスタRXは、リセット信号RSTによってオン状態になると導通状態になり、FD部22を所定の電位にリセットする。
増幅トランジスタAXのゲートは、FD部22に接続される。増幅トランジスタAXのドレインは電源電圧線に接続される。増幅トランジスタAXのソースは、選択トランジスタSXに接続される。増幅トランジスタAXは、ソースフォロワとして機能する。
選択トランジスタSXのゲートには、選択信号線3−Aiが接続され、選択信号SELが印加される。選択トランジスタSXのドレインは、増幅トランジスタAXのソースに接続される。選択トランジスタSXのソースは、画素信号線4−jに接続される。選択トランジスタSXは、垂直走査部3から出力された選択信号SELによってオン状態となると、増幅トランジスタAXからの画素信号出力を画素信号線4−jに伝送する。増幅トランジスタAX及び選択トランジスタSXによって、FD部22の電位に応じた信号が画素信号出力として出力される。
前述したように、半導体基板部20の画素10は、リセットトランジスタRX、増幅トランジスタAX、選択トランジスタSXを備える。以下の例ではこれらのトランジスタとして例えばNチャンネルのMOSトランジスタを用いるが、PチャンネルのMOSトランジスタを用いてもよいし、他のトランジスタを用いてもよい。
リセットトランジスタRXのゲートは、導電層24である。導電層24は、画素10の半導体基板部20上に形成されている絶縁膜(不図示)を介して、半導体基板部20の上に形成されている。導電層24には制御信号線3−Biが接続され、リセット信号RSTが印加される。リセットトランジスタRSTのドレインは、不純物拡散領域23であり、電源電圧線に接続される。不純物拡散領域23は、一定の電圧(例えば、V1)に保たれている。リセットトランジスタRSTのソースは、FD部22に接続される。リセットトランジスタRXは、リセット信号RSTによってオン状態になると導通状態になり、FD部22を所定の電位にリセットする。
増幅トランジスタAXのゲートは、FD部22に接続される。増幅トランジスタAXのドレインは電源電圧線に接続される。増幅トランジスタAXのソースは、選択トランジスタSXに接続される。増幅トランジスタAXは、ソースフォロワとして機能する。
選択トランジスタSXのゲートには、選択信号線3−Aiが接続され、選択信号SELが印加される。選択トランジスタSXのドレインは、増幅トランジスタAXのソースに接続される。選択トランジスタSXのソースは、画素信号線4−jに接続される。選択トランジスタSXは、垂直走査部3から出力された選択信号SELによってオン状態となると、増幅トランジスタAXからの画素信号出力を画素信号線4−jに伝送する。増幅トランジスタAX及び選択トランジスタSXによって、FD部22の電位に応じた信号が画素信号出力として出力される。
次に、図11に示すフローチャートに沿って、図12及び図13を参照しながら、実施形態の固体撮像装置1の動作を説明する。図11は、実施形態の固体撮像装置1の動作の流れの一例を示すフローチャートである。図12は、実施形態の固体撮像装置1の動作を説明するためのタイミングチャートである。図13は、実施形態の固体撮像装置1の動作の各過程における画素の内部ノードのポテンシャルの一例を示す図である。ここでは、図3に示す画素10の動作を中心に説明する。ここでは、一例として、画素10の光電変換層41が発生する信号電荷が電子である場合について説明する。また、ここでは、固体撮像装置1が、動画撮影等の複数のフレームの撮像を連続して行う場合について説明する。
まず、時刻t0において、光電変換層41に対して露光が実施され、光電変換層41によって発生された信号電荷は半導体層35に蓄積される(ステップS1)。より具体的には、固体撮像装置1は、蓄積電極31の電位φ31、捕集電極33の電位φ33及び上部電極42の電位φ42が、次に示す式(1)を満たすように、蓄積電極31、捕集電極33及び上部電極42に電圧VB31,VB33,VB42を印加する。例えば、固体撮像装置1は、蓄積電極31に電位φ31を与える電圧VB31として0Vを印加し、捕集電極33に電位φ33を与える電圧VB33として−1Vを印加し、上部電極42に電位φ42を与える電圧VB42として−5Vを印加する。
このとき、光電変換層41では、光電変換によって電子と正孔(電子―正孔対)が発生する。発生する電子―正孔対の量は、露光量に対応する。より具体的には、例えば、光電変換層41が有機光電変換膜によって形成されている場合、露光によって有機光電変換膜中に生成された励起子は、光電変換層41中に生じている電界によって、キャリア分離される。光電変換層41中に生じている電界とは、上部電極42と蓄積電極31との電位差によって生じる電界又は上部電極42と捕集電極33との電位差によって生じる電界である。
信号電荷が電子の場合、電子―正孔対のうちの電子の大部分は、蓄積電極31側に向かって移動する。このとき、電子―正孔対のうちの正孔は、上部電極42に向かって移動し、さらに上部電極42を介して光電変換層41の外へ排出される。
蓄積電極31と半導体層35との間には第3の絶縁層32bがある。そのため、光電変換層41から蓄積電極31へ向かって移動してきた電子は、第3の絶縁層32bによるポテンシャル障壁を超えることができずに、半導体層35内の蓄積電極31及び第3の絶縁層32bの上部分近傍(信号電荷蓄積エリア)に蓄積される。すなわち、信号電荷(電子)は、半導体層35の内部領域であって、第3の絶縁層32bとの界面近傍の領域に蓄積される。このとき、蓄積電極31の電位は捕集電極33の電位以上となっているため、信号電荷蓄積エリアに蓄積された信号電荷は、捕集電極33へ向かって移動せずに信号電荷蓄積エリアに蓄積されたままとなる。
さらに、信号電荷が信号電荷蓄積エリアに蓄積される際に、上部電極42の電位は捕集電極33の電位よりも低くなるように電圧が印加されている。そのため、信号電荷の蓄積の際に、第2の絶縁層32a及び第3の絶縁層32bに形成されている開口部において、捕集電極33を介してFD部22から半導体層35へ電子が流入することによるノイズ(以下、「蓄積ノイズ」という。)の発生が抑制される。
信号電荷が電子の場合、電子―正孔対のうちの電子の大部分は、蓄積電極31側に向かって移動する。このとき、電子―正孔対のうちの正孔は、上部電極42に向かって移動し、さらに上部電極42を介して光電変換層41の外へ排出される。
蓄積電極31と半導体層35との間には第3の絶縁層32bがある。そのため、光電変換層41から蓄積電極31へ向かって移動してきた電子は、第3の絶縁層32bによるポテンシャル障壁を超えることができずに、半導体層35内の蓄積電極31及び第3の絶縁層32bの上部分近傍(信号電荷蓄積エリア)に蓄積される。すなわち、信号電荷(電子)は、半導体層35の内部領域であって、第3の絶縁層32bとの界面近傍の領域に蓄積される。このとき、蓄積電極31の電位は捕集電極33の電位以上となっているため、信号電荷蓄積エリアに蓄積された信号電荷は、捕集電極33へ向かって移動せずに信号電荷蓄積エリアに蓄積されたままとなる。
さらに、信号電荷が信号電荷蓄積エリアに蓄積される際に、上部電極42の電位は捕集電極33の電位よりも低くなるように電圧が印加されている。そのため、信号電荷の蓄積の際に、第2の絶縁層32a及び第3の絶縁層32bに形成されている開口部において、捕集電極33を介してFD部22から半導体層35へ電子が流入することによるノイズ(以下、「蓄積ノイズ」という。)の発生が抑制される。
まず、時刻t1において、固体撮像装置1は、画素10のFD部22のリセットを行う(ステップS2)。より具体的には、制御部5の制御の下、垂直走査部3は、選択信号SEL及びリセット信号RSTをハイレベルにする。このとき、導電層24に印加されるリセット信号RSTの電圧VRSTは、不純物拡散領域23に印加されている電圧V1よりも大きい。そのため、電圧VRSTが印加されている導電層24のポテンシャルは、不純物拡散領域23のポテンシャルφ1よりも低くなり、リセットトランジスタRXがオン状態となる。リセットトランジスタRXがオン状態となると、FD部22と不純物拡散領域23との間で電荷のやりとりが生じる。したがって、FD部22は、不純物拡散領域23と同じポテンシャルφ1になり、リセットされる(図13の1段目を参照)。
続いて、時刻t2において、制御部5の制御の下、垂直走査部3は、リセット信号RSTをローレベルとする。これにより、リセットトランジスタRXがオフ状態になり、FD部22は不純物拡散領域23と電気的に切り離される。すなわち、FD部22はフローティング状態となる。リセットトランジスタRXがオフ状態となる際に、熱雑音(kTCノイズ)が発生する。そのため、FD部22のポテンシャルは、φ1とは異なるポテンシャルφ2になる。kTCノイズは、リセットトランジスタRXをオフ状態にする度にランダムに発生するノイズである。
続いて、時刻t3において、制御部5の制御の下、水平走査部4は、FD部22の電圧を示す電圧VSIGを読み出し、電圧VSIGの電圧値をリセットレベルとして検出する(ステップS3)。詳細には、FD部22の電圧は、画素信号VSIGとして、増幅トランジスタAXを通じて画素10から出力される。このとき、FD部22から読み出された電圧VSIGは、ポテンシャルφ2に対応する電圧であり、時刻t2においてリセットトランジスタRXがオフ状態にされた際に発生したkTCノイズを含んでいる(図13の2段目を参照)。画素10から出力された画素信号VSIGは、画素信号線4−jを通じて水平走査部4に供給される。水平走査部4は、画素信号VSIGを増幅して電圧Voutを出力する。水平走査部4の信号処理部(図示なし)は、電圧Voutをリセットレベルとしてサンプリングして保持する。
続いて、時刻t4において、固体撮像装置1は、信号電荷をFD部22に転送する(ステップS4)。また、時刻t4において、固体撮像装置1は、時刻t0から行われていた露光及び信号電荷の蓄積を終了(完了)する。
より具体的には、固体撮像装置1は、蓄積電極31の電位φ31、捕集電極33の電位φ33及び上部電極42の電位φ42が、次に示す式(2)を満たすように、蓄積電極31、捕集電極33及び上部電極42に電圧を印加する。例えば、制御部5の制御の下、垂直走査部3は、蓄積電極31に電位φ31を与える電圧VB31として−1Vを印加し、捕集電極33に電位φ33を与える電圧VB33として0Vを印加し、上部電極42に電位φ42を与える電圧VB42として−5Vを印加する。
より具体的には、固体撮像装置1は、蓄積電極31の電位φ31、捕集電極33の電位φ33及び上部電極42の電位φ42が、次に示す式(2)を満たすように、蓄積電極31、捕集電極33及び上部電極42に電圧を印加する。例えば、制御部5の制御の下、垂直走査部3は、蓄積電極31に電位φ31を与える電圧VB31として−1Vを印加し、捕集電極33に電位φ33を与える電圧VB33として0Vを印加し、上部電極42に電位φ42を与える電圧VB42として−5Vを印加する。
このとき、信号電荷蓄積エリアのエッジ付近(蓄積電極31に形成された開口部付近)と捕集電極33との間に、フリンジ電界が生じる。なお、フリンジ電界は、蓄積電極31と捕集電極33との間の電位差によって生じるものであり、信号電荷蓄積エリアの中央付近(すなわち、半導体層35内の蓄積電極31の上部分の中央付近)には発生しない。
このフリンジ電界によって、信号電荷蓄積エリアのエッジ付近に蓄積されていた信号電荷は、図3の矢印Aに示すように、半導体層35内を移動し、半導体層35及び捕集電極33が接している部分へ到達することによって、捕集電極33へ転送される。半導体層35及び捕集電極33が接している部分とは、蓄積電極31、第2の絶縁層32a及び第3の絶縁層32bに形成された開口部である。このとき、フリンジ電界によって転送される信号電荷が半導体層35内を移動する距離は、蓄積電極31の厚み、第2の絶縁層32aの厚み(図3のth1)及び第3の絶縁層32bの蓄積電極31の上部分の厚み(図3のth2)の総和に対応する。
信号電荷蓄積エリアのエッジ付近に蓄積されていた信号電荷が捕集電極33に転送されることによって、信号電荷蓄積エリアのエッジ付近の信号電荷密度が低くなる。そのため、信号電荷蓄積エリアにおけるエッジ付近と中央付近との間に信号電荷の濃度差が発生する。すなわち、信号電荷蓄積エリアにおいて、信号電荷の濃度勾配が発生する。この信号電荷の濃度勾配によって、信号電荷蓄積エリアの中央付近に蓄積されている信号電荷は、信号電荷蓄積エリアのエッジ付近に向かって拡散によって移動する。
このようにして、蓄積電極31と捕集電極33との間の電位差によるフリンジ電界が信号電荷蓄積エリアの中央付近に生じない場合でも、信号電荷蓄積エリアの中央付近に蓄積されていた信号電荷を捕集電極33に転送することができる。また、このとき、上部電極42の電位は、蓄積電極31の電位以下になるように制御されている。そのため、蓄積電極31の上部分に蓄積された信号電荷(電子)が、上部電極42に向かって移動することが抑制される。
このフリンジ電界によって、信号電荷蓄積エリアのエッジ付近に蓄積されていた信号電荷は、図3の矢印Aに示すように、半導体層35内を移動し、半導体層35及び捕集電極33が接している部分へ到達することによって、捕集電極33へ転送される。半導体層35及び捕集電極33が接している部分とは、蓄積電極31、第2の絶縁層32a及び第3の絶縁層32bに形成された開口部である。このとき、フリンジ電界によって転送される信号電荷が半導体層35内を移動する距離は、蓄積電極31の厚み、第2の絶縁層32aの厚み(図3のth1)及び第3の絶縁層32bの蓄積電極31の上部分の厚み(図3のth2)の総和に対応する。
信号電荷蓄積エリアのエッジ付近に蓄積されていた信号電荷が捕集電極33に転送されることによって、信号電荷蓄積エリアのエッジ付近の信号電荷密度が低くなる。そのため、信号電荷蓄積エリアにおけるエッジ付近と中央付近との間に信号電荷の濃度差が発生する。すなわち、信号電荷蓄積エリアにおいて、信号電荷の濃度勾配が発生する。この信号電荷の濃度勾配によって、信号電荷蓄積エリアの中央付近に蓄積されている信号電荷は、信号電荷蓄積エリアのエッジ付近に向かって拡散によって移動する。
このようにして、蓄積電極31と捕集電極33との間の電位差によるフリンジ電界が信号電荷蓄積エリアの中央付近に生じない場合でも、信号電荷蓄積エリアの中央付近に蓄積されていた信号電荷を捕集電極33に転送することができる。また、このとき、上部電極42の電位は、蓄積電極31の電位以下になるように制御されている。そのため、蓄積電極31の上部分に蓄積された信号電荷(電子)が、上部電極42に向かって移動することが抑制される。
捕集電極33に転送された信号電荷は、コンタクトプラグ34を介して、FD部22へ転送される。FD部22のポテンシャルは、信号電荷が信号電荷蓄積エリアから転送されることによって、ポテンシャルφ3になる(図13の3段目を参照)。
一般に、拡散による電荷の移動速度は、電界ドリフトによる電荷の移動速度に比べて遅い。したがって、信号電荷が信号電荷蓄積エリアの中を拡散によって移動する時間は、信号電荷が蓄積電極31と捕集電極33との間のフリンジ電界によって移動する時間に比べて長い。しかし、後述するように、半導体層35が、移動度が十分に高い材料によって形成されている場合、蓄積電極31上から捕集電極33へ信号電荷を現実的な時間内で転送することができる。
固体撮像装置1は、上記のステップS1からステップS4を繰り返して実行することで、複数のフレームの撮像を行う。また、固体撮像装置1は、上述のステップS1からステップS4を繰り返し実行する都度、上記のステップS4の後に、次に説明するステップS5及びステップS6を実行する。
一般に、拡散による電荷の移動速度は、電界ドリフトによる電荷の移動速度に比べて遅い。したがって、信号電荷が信号電荷蓄積エリアの中を拡散によって移動する時間は、信号電荷が蓄積電極31と捕集電極33との間のフリンジ電界によって移動する時間に比べて長い。しかし、後述するように、半導体層35が、移動度が十分に高い材料によって形成されている場合、蓄積電極31上から捕集電極33へ信号電荷を現実的な時間内で転送することができる。
固体撮像装置1は、上記のステップS1からステップS4を繰り返して実行することで、複数のフレームの撮像を行う。また、固体撮像装置1は、上述のステップS1からステップS4を繰り返し実行する都度、上記のステップS4の後に、次に説明するステップS5及びステップS6を実行する。
上述のステップS4の後、時刻t5において、制御部5の制御の下、水平走査部4は、画素信号として、FD部22の電圧を示す電圧VSIGを検出する(ステップS5)。詳細には、FD部22の電圧は、画素信号VSIGとして、増幅トランジスタAX及び選択トランジスタSXを通じて画素10から出力される。このとき、画素信号VSIGの電圧は、ポテンシャルφ3に対応する電圧である(図13の4段目を参照)。
時刻t1にFD部22がリセットされてから、kTCノイズはFD部22に保持されたままである。そのため、画素信号VSIGには、時刻t3において検出された電圧VSIGに含まれているkTCノイズと同じkTCノイズが含まれる。
画素10から出力された画素信号VSIGは、画素信号線4−jを通じて水平走査部4に供給される。水平走査部4は、画素信号VSIGを増幅して電圧Voutを出力する。水平走査部4の信号処理部(図示なし)は、電圧Voutをサンプリングして保持する。
時刻t1にFD部22がリセットされてから、kTCノイズはFD部22に保持されたままである。そのため、画素信号VSIGには、時刻t3において検出された電圧VSIGに含まれているkTCノイズと同じkTCノイズが含まれる。
画素10から出力された画素信号VSIGは、画素信号線4−jを通じて水平走査部4に供給される。水平走査部4は、画素信号VSIGを増幅して電圧Voutを出力する。水平走査部4の信号処理部(図示なし)は、電圧Voutをサンプリングして保持する。
続いて、時刻t6において、制御部5の制御の下、水平走査部4の信号処理部は、上記のサンプリングにより得られた電圧Voutから信号電圧VSを算出する(ステップS6)。詳細には、水平走査部4の信号処理部は、前述の時刻t3におけるFD部22の電圧VSIGに基づく電圧Vout(リセットレベル)のサンプリング値と、時刻t6におけるFD部22の電圧VSIGに基づく電圧Voutのサンプリング値との差分を演算し、その演算結果を信号電圧VSとして出力する。この信号電圧VSは、露光により光電変換層41が生成した電荷量に相当する信号成分を表す。
このように、固体撮像装置1によれば、前リセット方式のCDS処理を用いてkTCノイズを除去した信号電圧を得ることができる。
このように、固体撮像装置1によれば、前リセット方式のCDS処理を用いてkTCノイズを除去した信号電圧を得ることができる。
次に、信号電荷蓄積エリアに蓄積された信号電荷が、拡散によって信号電荷蓄積エリアから捕集電極33に転送されるまでに要する時間の見積もりについて説明する。蓄積電極の上部に蓄積された信号電荷が拡散によって移動する時間の見積もりは、以下の参考文献2に記載されているMOS bucket bridgeの転送時間を用いて行った。
参考文献2:M.G.Collet and L.J.M.Esser, Festkorperprobleme XIII, 1973, p337
参考文献2:M.G.Collet and L.J.M.Esser, Festkorperprobleme XIII, 1973, p337
図14は、MOS bucket bridgeの転送時間の計算式におけるモデルを示す図である。図14に示したモデルにおいて、互いに隣接すると共に連続するMOS(Metal Oxide Semiconductor)構造(以下、「MOS」という。)が形成されている。図14のMOSは、半導体基板J1と、ゲート酸化膜J2と、ゲート電極J3とを有する。半導体基板J1は、p型シリコンを用いて形成されている。半導体基板J1内に、チャネル部J4が、n型シリコンを用いて形成されている。ゲート酸化膜J2は、半導体基板J1の上にSiO2によって形成される。ゲート電極J3は、ゲート酸化膜J2の上に形成される。
このように構成されたMOS bucket bridgeでは、ゲート電極J3直下のチャネル部J4に蓄積されている電荷が隣接するMOSに転送される。MOS bucket bridgeでは、電荷の転送過程は、エッジ部分J5におけるフリンジ電界によるドリフト過程と、チャネル部J4における拡散過程とから構成されている。
また、MOS bucket bridgeでは、チャネル部J4のドーピング濃度が十分に高く、エッジ部J5付近を除いたチャネル部J4の電位勾配が無い(電位勾配が平坦とみなせる)と仮定されている。また、電位ブロック領域J6において、電荷転送時の電流は連続であると仮定されている。
MOS bucket bridgeにおける転送時間と蓄積電荷量の関係は、電荷の拡散過程を考慮して、次に示す式(3)及び式(4)で表される。
このように構成されたMOS bucket bridgeでは、ゲート電極J3直下のチャネル部J4に蓄積されている電荷が隣接するMOSに転送される。MOS bucket bridgeでは、電荷の転送過程は、エッジ部分J5におけるフリンジ電界によるドリフト過程と、チャネル部J4における拡散過程とから構成されている。
また、MOS bucket bridgeでは、チャネル部J4のドーピング濃度が十分に高く、エッジ部J5付近を除いたチャネル部J4の電位勾配が無い(電位勾配が平坦とみなせる)と仮定されている。また、電位ブロック領域J6において、電荷転送時の電流は連続であると仮定されている。
MOS bucket bridgeにおける転送時間と蓄積電荷量の関係は、電荷の拡散過程を考慮して、次に示す式(3)及び式(4)で表される。
ここで、tは、電荷の転送開始時をt=0とした場合の時刻である。Qs(0)は、電荷の転送開始時(t=0)にチャネル部J2に蓄積されている電荷量であり、Qs(t)は、転送開始から時刻tにチャネル部J4に蓄積されている電荷量である。さらに、Coxは、単位面積当たりのチャネル部J4の容量であり、LBは、隣接するMOSのゲート電極間の距離であり、LCは、MOSのゲート電極長である。さらに、μnは、シリコン層(半導体基板J1)の移動度であり、qは、電気素量であり、n0は、単位面積当たりの初期電子数(t=0における電子数)である。
図14に示したMOS bucket bridgeのモデルと、図3及び図4に示した画素10とを比較すると、半導体基板J1は、画素10における半導体層35とみなすことができる。また、ゲート酸化膜J2は、画素10における蓄積電極31上に形成された第3の絶縁層32bとみなすことができる。また、ゲート電極J3は、画素10における蓄積電極31とみなすことができる。また、電荷が転送される先である隣接するMOSのゲート電極は、画素10における捕集電極33とみなすことができる。
すなわち、μnは、半導体層35の移動度とみなすことができる。また、隣接するMOSのゲート電極間の距離LBは、蓄積電極31から捕集電極33への信号電荷が転送される距離(以下、「電荷の転送距離」という。)L1とみなすことができる。また、MOSのゲート電極長LCは、蓄積電極31のエッジ間の最小寸法の半分L2とみなすことができる。また、単位面積当たりのチャネル部J4の容量Coxは、半導体層35と第3の絶縁層32bと蓄積電極31とで形成されるキャパシタの単位面積当たりの容量とみなすことができる。
すなわち、μnは、半導体層35の移動度とみなすことができる。また、隣接するMOSのゲート電極間の距離LBは、蓄積電極31から捕集電極33への信号電荷が転送される距離(以下、「電荷の転送距離」という。)L1とみなすことができる。また、MOSのゲート電極長LCは、蓄積電極31のエッジ間の最小寸法の半分L2とみなすことができる。また、単位面積当たりのチャネル部J4の容量Coxは、半導体層35と第3の絶縁層32bと蓄積電極31とで形成されるキャパシタの単位面積当たりの容量とみなすことができる。
例えば、図4に示すように、蓄積電極31に形成された開口部が、3つの近接する開口部が略正三角形をなすように形成されている場合、電荷の転送距離L1は、次に示す式(5)で表される。
ここで、ths1は、蓄積電極31の側面を覆っている第3の絶縁層32bの側壁の厚みであり、th1は、第2の絶縁層32aの厚みであり、th3は、蓄積電極31を覆う第3の絶縁層32bの厚みである(図3)。また、蓄積電極31を覆う第3の絶縁層32bの厚みth3は、蓄積電極31の厚みと、第3の絶縁層32bの蓄積電極31の上部分の厚みth2との和に対応する。
また、この場合、L2は、次に示す式(6)で表される。
また、この場合、L2は、次に示す式(6)で表される。
ここで、図3に示すように、P1は、蓄積電極31に開口部が配置されている間隔(ピッチ)である。すなわち、P1は、1つの開口部の中心と、その開口部に隣接する開口部の中心との距離である。D1は、蓄積電極31に形成された開口部の直径である。
既存の4トランジスタ構成のCMOSイメージセンサ(以下、「既存CMOSセンサ」という。)と同等の高速読み出しを実施するためには、固体撮像装置1は、各画素から信号を読み出す動作(以下、「信号読み出し動作」という。)を1/(f×Line)秒以内に行う必要がある。ここで、fは、フレーム周波数であり、Lineは画素アレイ2(センサアレイ)の行数である。信号読み出し動作には、各画素から信号電圧を読み出す動作と、FD部22をリセットする動作とが含まれる。FD部22をリセットする動作には、例えば、2μsec程度の時間がかかる。
上述した信号読み出し動作の時間についての条件及び式(3)〜(6)から、固体撮像装置1は、既存CMOSセンサと同等の高速読み出しを実施するために、次に示す式(7)を満足するように構成されている必要がある。
上述した信号読み出し動作の時間についての条件及び式(3)〜(6)から、固体撮像装置1は、既存CMOSセンサと同等の高速読み出しを実施するために、次に示す式(7)を満足するように構成されている必要がある。
ここで、SCは、1つの画素10あたりの蓄積電極31の面積であり、Qは、信号電荷の読み出し動作の後(すなわち、1/(f×Line)秒後)に信号電荷蓄積エリアに残っている信号電荷数(転送残りの信号電荷数)である。
固体撮像装置1が、既存CMOSセンサと同等の読み出しノイズで動作するためには、転送残りの信号電荷数Qは、既存のセンサと同程度以下となる必要がある。固体撮像装置1が、例えば、埋め込み型シリコンフォトダイオードの暗電流ノイズと同等の読み出しノイズで動作するためには、転送残りの信号電荷数Qは、0.5電子程度以下となる必要がある。また、固体撮像装置1が、例えば、以下の参考文献3に記載されているフィードバックリセットを適用した有機積層型CMOSイメージセンサ(以下、「フィードバックリセット有機CMOSセンサ」という。)の読み出しノイズと同等の読み出しノイズで動作するためには、転送残りの信号電荷数Qは、2.3電子程度以下となる必要がある。
参考文献3:M.Ishii, S.Kasuga, K.Yazawa, Y.Sakata, T.Okino, Y.Sato, J.Hirase, Y.Hirose, T.Tamaki, Y.Matsunaga, and Y.Kato, “An ultra-low noise photoconductive film image sensor with a high speed column feed back amplifer noise canceller” 2013 Symposium on VLSI Circuits Digest of Technical Papers, C8
固体撮像装置1が、既存CMOSセンサと同等の読み出しノイズで動作するためには、転送残りの信号電荷数Qは、既存のセンサと同程度以下となる必要がある。固体撮像装置1が、例えば、埋め込み型シリコンフォトダイオードの暗電流ノイズと同等の読み出しノイズで動作するためには、転送残りの信号電荷数Qは、0.5電子程度以下となる必要がある。また、固体撮像装置1が、例えば、以下の参考文献3に記載されているフィードバックリセットを適用した有機積層型CMOSイメージセンサ(以下、「フィードバックリセット有機CMOSセンサ」という。)の読み出しノイズと同等の読み出しノイズで動作するためには、転送残りの信号電荷数Qは、2.3電子程度以下となる必要がある。
参考文献3:M.Ishii, S.Kasuga, K.Yazawa, Y.Sakata, T.Okino, Y.Sato, J.Hirase, Y.Hirose, T.Tamaki, Y.Matsunaga, and Y.Kato, “An ultra-low noise photoconductive film image sensor with a high speed column feed back amplifer noise canceller” 2013 Symposium on VLSI Circuits Digest of Technical Papers, C8
例えば、既存CMOSセンサと同等の高速読み出しを行い、さらに、フィードバックリセット有機CMOSセンサと同等の読み出しノイズで動作するためには、固体撮像装置1は、次に示す式(8)を満足するように形成されている必要がある。
次に、上記のように構成された固体撮像装置1における、半導体層35に用いる半導体材料の移動度について説明する。
ここでは、一例として、固体撮像装置1の画素10における各層の構成を以下のように仮定して、式(7)を用いて、半導体層35の移動度として必要な条件を見積もった場合について説明する。ここでは、蓄積電極31に形成された開口部の直径D1が150nmであり、蓄積電極31に開口部が配置されている間隔P1が350nmであると仮定する。さらに、蓄積電極31の側面を覆っている第3の絶縁層32bの側壁の厚みths1が50nmであり、第3の絶縁層32bの蓄積電極31の上部分の厚みth2が10nmであると仮定する。さらに、第2の絶縁層32aの厚みth1及び蓄積電極31を覆う第3の絶縁層32bの厚みth3の和が48nmであると仮定する。すなわち、式(7)のL1を98nm、L2を100nmと仮定する。
ここでは、一例として、固体撮像装置1の画素10における各層の構成を以下のように仮定して、式(7)を用いて、半導体層35の移動度として必要な条件を見積もった場合について説明する。ここでは、蓄積電極31に形成された開口部の直径D1が150nmであり、蓄積電極31に開口部が配置されている間隔P1が350nmであると仮定する。さらに、蓄積電極31の側面を覆っている第3の絶縁層32bの側壁の厚みths1が50nmであり、第3の絶縁層32bの蓄積電極31の上部分の厚みth2が10nmであると仮定する。さらに、第2の絶縁層32aの厚みth1及び蓄積電極31を覆う第3の絶縁層32bの厚みth3の和が48nmであると仮定する。すなわち、式(7)のL1を98nm、L2を100nmと仮定する。
固体撮像装置1が画素サイズ1920×1080のFull-HD(すなわち、Lineが1920)であり、フレーム周波数fが60Hzである場合、固体撮像装置1は、既存CMOSセンサと同等の高速読み出しを実施するために、信号読み出し動作を8.6μsec以内に行う必要がある。この場合、式(7)のfは60Hz、Lineは1920とすることができる。また、固体撮像装置1の読み出しノイズが、埋め込み型シリコンフォトダイオードの暗電流ノイズと同等の読み出しノイズであると仮定すると、式(7)における転送残りの信号電荷数Qは0.5とすることができる。上記の各値を代入した式(7)によれば、このように構成された固体撮像装置1の半導体層35の移動度μnは、0.865cm2/(V・sec)以上である必要がある。
図15は、各種半導体材料の移動度の一例を示す表である。図15の表に示した各種半導体材料の中で、移動度μnが、0.865cm2/(V・sec)以上である材料は、グラフェン、IGZO、ダイヤモンド、シリコン(Si)、ゲルマニウム(Ge)、ガリウムヒ素(GaAs)、シリコンカーバイド(SiC)、C8-BTBT及びC10-DNBDTである。
式(7)において、半導体層35の移動度μnは、L1とL2との積が小さい値であるほど、小さい値となる。したがって、L1とL2との積が小さい値となるように固体撮像装置1を形成することによって、半導体層35に用いる半導体材料の移動度が低い場合であっても、既存CMOSセンサと同等の高速読み出しを実施することができる。
固体撮像装置1は、L1の値を小さくすることによって、式(7)におけるL1とL2との積を小さい値となるように形成されてもよい。L1は、上記式(5)によって表されるように、蓄積電極31の側面を覆っている第3の絶縁層32bの側壁の厚みths1と、第2の絶縁層32aの厚みth1と、蓄積電極31を覆う第3の絶縁層32bの厚みth3との和である。そのため、固体撮像装置1は、第2の絶縁層32aの厚みth1又は蓄積電極31を覆う第3の絶縁層32bの厚みth3を小さい値とすることで、L1の値が小さくなるように形成されることができる。
画素10の製造において、一般に、積層方向の厚みを調整することは、例えばフォトリソグラフィー及びエッチングによって各構成要素の面内の位置又は間隔を制御することよりも、より精密なスケールで行うことができる。また、積層方向の厚みの制御は、面内の位置又は間隔の制御に比べ、より容易に行うことができる。例えば、積層方向の厚みの調整は、数nmのオーダーにおいて行うことができる。
画素10の積層方向とは、画素10の各層が積層される方向である。すなわち、画素10の積層方向は、半導体基板部20の面に対して垂直な方向である。画素10の面内とは、画素10の積層方向に垂直な面の面内である。
第2の絶縁層32a及び第3の絶縁層32bの積層方向の厚み(膜厚)を小さい値となるように形成することによって、信号蓄積エリアに蓄積されていた信号電荷が捕集電極33へ転送される際の電荷の転送距離L1を短くすることができる。これによって、固体撮像装置1は、蓄積されていた信号電荷が捕集電極33へ転送される際に、半導体層35を形成する半導体材料のトラップ準位の影響を受けることを抑制することができる。
画素10の積層方向とは、画素10の各層が積層される方向である。すなわち、画素10の積層方向は、半導体基板部20の面に対して垂直な方向である。画素10の面内とは、画素10の積層方向に垂直な面の面内である。
第2の絶縁層32a及び第3の絶縁層32bの積層方向の厚み(膜厚)を小さい値となるように形成することによって、信号蓄積エリアに蓄積されていた信号電荷が捕集電極33へ転送される際の電荷の転送距離L1を短くすることができる。これによって、固体撮像装置1は、蓄積されていた信号電荷が捕集電極33へ転送される際に、半導体層35を形成する半導体材料のトラップ準位の影響を受けることを抑制することができる。
さらに、半導体層35に用いる半導体材料のバンドギャップは、既存のフォトダイオードに使用されているシリコン(Si)のバンドギャップ以上の大きさであることが望ましい。これによって、固体撮像装置1は、半導体層35内において、室温の熱エネルギーによって励起されたキャリアが半導体層35内に蓄積されている信号電荷に混ざり、ノイズとなることを抑制することができる。上記の図15の表に示した各種半導体材料の中で、バンドギャップがシリコン(Si)のバンドギャップ以上の大きさである半導体材料は、IGZO、ダイヤモンド、シリコン(Si)、ガリウムヒ素(GaAs)、シリコンカーバイド(SiC)、C60(フラーレン)、ホウ素フタロシアニン(SubPc)の共蒸着膜、C8-BTBT及びC10-DNBDTである。
次に、固体撮像装置1の動作の各過程における、画素10の内部の電位分布を有限要素法(Finite Element Method)により計算した結果について説明する。図16は、有限要素法による電位分布の計算に用いたモデルを示す図である。
図16に示すように、計算に用いたモデルは、図3に示す画素10の一部分に相当する。ここでは、画素10において、蓄積電極31、捕集電極33及び上部電極42はITOによって形成され、第2の絶縁層32a及び第3の絶縁層32bはSiO2により形成され、半導体層35はIGZOにより形成され、光電変換層41は有機光電変換膜(OPF)により形成されていると仮定した。さらに、蓄積電極31の厚みと、第2の絶縁層32aの厚みと、第3の絶縁層32bの蓄積電極31の上部分の厚みとの総和は33nmであると仮定した。さらに、蓄積電極31の側面を覆っている第3の絶縁層32bの側壁の厚みは50nmであると仮定した。さらに、半導体層35の厚みは48nmであり、有機光電変換膜(光電変換層41)の厚みは80nmであると仮定した。さらに、蓄積電極31に形成された開口部の直径は150nmであり、蓄積電極31に形成されている開口部が配置されている間隔は350nmであると仮定した。
図16に示すように、計算に用いたモデルは、図3に示す画素10の一部分に相当する。ここでは、画素10において、蓄積電極31、捕集電極33及び上部電極42はITOによって形成され、第2の絶縁層32a及び第3の絶縁層32bはSiO2により形成され、半導体層35はIGZOにより形成され、光電変換層41は有機光電変換膜(OPF)により形成されていると仮定した。さらに、蓄積電極31の厚みと、第2の絶縁層32aの厚みと、第3の絶縁層32bの蓄積電極31の上部分の厚みとの総和は33nmであると仮定した。さらに、蓄積電極31の側面を覆っている第3の絶縁層32bの側壁の厚みは50nmであると仮定した。さらに、半導体層35の厚みは48nmであり、有機光電変換膜(光電変換層41)の厚みは80nmであると仮定した。さらに、蓄積電極31に形成された開口部の直径は150nmであり、蓄積電極31に形成されている開口部が配置されている間隔は350nmであると仮定した。
図17〜図20は、図16のモデルを用いた有限要素法による電位分布の計算結果の一例を示す図である。有限要素法の計算は、周期境界条件を設けずに、1nm×1nmのメッシュ条件で2次元について行った。
ここでは、信号電荷の蓄積及び信号電荷の転送の際における、画素10の内部の電位分布についての計算結果を中心に説明する。ここでは、一例として、画素10の光電変換層41が発生する信号電荷が電子である場合について説明する。
ここでは、信号電荷の蓄積及び信号電荷の転送の際における、画素10の内部の電位分布についての計算結果を中心に説明する。ここでは、一例として、画素10の光電変換層41が発生する信号電荷が電子である場合について説明する。
図17は、信号電荷の蓄積の際の画素10の内部の電位分布についての計算結果の一例を示す図である。ここでは、信号電荷の蓄積の際、画素10において、固体撮像装置1は、蓄積電極31に電位φ31(VB31)として0V、捕集電極33に電位φ33(VB33)として0V、上部電極42に電位φ42(VB42)として−5.5Vがそれぞれ印加されていると仮定している。このとき、図17に示すように、画素10内の積層方向において、上部電極42側の電位が高くなり、蓄積電極31側の電位が低くなる。そのため、光電変換層41(OPF)内で生成された信号電荷(電子)は、光電変換層41から蓄積電極31の方向へ引き寄せられて移動する。
図18は、図17に示す画素10の内部の電位分布のプロファイルを示す図である。図18の図において、横軸は、画素10内の位置を示し、縦軸は、電位(静電ポテンシャルに対応する)を示す。図18の上段の図は、図17のA1−A2線に沿った電位分布のプロファイル(画素10の面内方向のプロファイル)を示す。図18の下段の図は、図17のB1−B2線に沿った電位分布のプロファイル(画素10の積層方向のプロファイル)を示す。
図18の上段に示すように、半導体層35の内部において、蓄積電極31の上部分(図18のAa1)の電位は、蓄積電極31の開口部(図18のAa2及びAa3)の電位よりも低くなっている。すなわち、半導体層35の内部の蓄積電極31の上部分に、ポテンシャルの井戸が形成されている。固体撮像装置1は、このポテンシャル井戸が形成されていることによって、信号電荷を信号蓄積エリアに効率よく集めることができる。
図18の上段に示すように、このポテンシャルの井戸部分の深さは、0.57Vであることから、画素10の飽和電荷量を見積もることができる。画素10が一辺1.1μmの正方形であり、単位面積容量が1.15×10−2[F/m2]であり、蓄積電極面積が1.051[μm2]であると仮定すると、画素10の飽和電荷量は43000電子であると見積もることができる。この飽和電荷量は、同じ画素サイズの既存CMOSセンサの飽和電荷量(約10300電子と見積もられる)よりも大きい。すなわち、固体撮像装置1は、既存CMOSセンサと同等以上の飽和電子数を実現することができる。
また、図18の上段に示すように、信号電荷の蓄積時において、捕集電極33及び蓄積電極31に同じ電位(0V)を与えるように電圧を印加した場合でも、半導体層35の内部の蓄積電極31の上部分にポテンシャルの井戸が形成される。このポテンシャルの井戸は、蓄積電極31、捕集電極33及び上部電極42における位置関係と、光電変換層41(OPF)及び半導体層35(IGZO)の誘電率の違いとによって形成される。
図18の上段に示すように、このポテンシャルの井戸部分の深さは、0.57Vであることから、画素10の飽和電荷量を見積もることができる。画素10が一辺1.1μmの正方形であり、単位面積容量が1.15×10−2[F/m2]であり、蓄積電極面積が1.051[μm2]であると仮定すると、画素10の飽和電荷量は43000電子であると見積もることができる。この飽和電荷量は、同じ画素サイズの既存CMOSセンサの飽和電荷量(約10300電子と見積もられる)よりも大きい。すなわち、固体撮像装置1は、既存CMOSセンサと同等以上の飽和電子数を実現することができる。
また、図18の上段に示すように、信号電荷の蓄積時において、捕集電極33及び蓄積電極31に同じ電位(0V)を与えるように電圧を印加した場合でも、半導体層35の内部の蓄積電極31の上部分にポテンシャルの井戸が形成される。このポテンシャルの井戸は、蓄積電極31、捕集電極33及び上部電極42における位置関係と、光電変換層41(OPF)及び半導体層35(IGZO)の誘電率の違いとによって形成される。
図18の下段に示すように、画素10の積層方向において、半導体層35(図18のBa1)の電位は、上部電極42(図18のBa3)の電位よりも低くなっている。また、半導体層35内の電位分布は、捕集電極33(図18のBa4)側の電位が低くなっており、捕集電極33側から光電変換層41(図18のBa2)側に近づくにつれて電位が高くなっている。半導体層35内において、このような電位分布が形成されているため、信号電荷蓄積時に、電荷がFD部22から捕集電極33を介して半導体層35に流入して蓄積電極31へ向かって移動することが抑制される。すなわち、蓄積ノイズの発生が抑制される。
図19は、信号電荷の転送の際の画素10の内部の電位分布についての計算結果の一例を示す図である。ここでは、信号電荷の転送の際、画素10において、固体撮像装置1は、蓄積電極31に電位φ31(VB31)として−2V、捕集電極33に電位φ33(VB33)として0V、上部電極42に電位φ42(VB42)として−5.5Vがそれぞれ印加されていると仮定している。図19に示すように、信号電荷の転送時、画素10の積層方向において、上部電極42側の電位が高くなり、蓄積電極31及び捕集電極33側の電位が低くなる。
図20は、図19に示す画素10の内部の電位分布のプロファイルを示す図である。図20の図において、横軸は、画素10内の位置を示し、縦軸は、電位(静電ポテンシャルに対応する)を示す。図20は、図19のA1−A2線に沿った面内方向の電位分布のプロファイル(画素10の面内方向のプロファイル)を示す。図19のA1−A2線の画素10における位置は、図17の画素10におけるA1−A2線と同じ位置である。
図20に示すように、半導体層35の内部において、蓄積電極31の開口部の上部分(図20のAa2及びAa3)の電位は、蓄積電極31の上部分(図20のAa1)の電位よりも低くなっている。第3の絶縁層32bの開口部の上部分(図20のAa3)の電位は、蓄積電極31の開口部であって第3の絶縁層32bが形成されている部分の上部分(図20のAa2)の電位よりも低くなっている。蓄積電極31の開口部であって第3の絶縁層32bが形成されている部分の上部分(図20のAa2)の電位は、蓄積電極31の上部分側(図20のAa1)から第3の絶縁層32bの開口部の上部分(図20のAa3)へ近付くにつれて低くなっている。
このように形成された電位分布によって、信号電荷蓄積エリア内の、蓄積電極31の開口部に近いエッジ部分に蓄積されている信号電荷は、半導体層35内を移動して捕集電極33に転送される。このとき、図19に示すように、画素10の積層方向において、上部電極42側の電位が高くなっているため、信号電荷が上部電極42側へ向かって逆流することが抑制される。
また、蓄積電極31の側面を覆う第3の絶縁層32bの側壁の厚みは、第3の絶縁層32bの蓄積電極31上部付近における厚みよりも厚いことが望ましい。これによって、図19及び図20に示すように、半導体層35内に電位分布が形成され、信号電荷が信号蓄積エリアから捕集電極33へ転送されることができる。
図20に示すように、半導体層35の内部において、蓄積電極31の開口部の上部分(図20のAa2及びAa3)の電位は、蓄積電極31の上部分(図20のAa1)の電位よりも低くなっている。第3の絶縁層32bの開口部の上部分(図20のAa3)の電位は、蓄積電極31の開口部であって第3の絶縁層32bが形成されている部分の上部分(図20のAa2)の電位よりも低くなっている。蓄積電極31の開口部であって第3の絶縁層32bが形成されている部分の上部分(図20のAa2)の電位は、蓄積電極31の上部分側(図20のAa1)から第3の絶縁層32bの開口部の上部分(図20のAa3)へ近付くにつれて低くなっている。
このように形成された電位分布によって、信号電荷蓄積エリア内の、蓄積電極31の開口部に近いエッジ部分に蓄積されている信号電荷は、半導体層35内を移動して捕集電極33に転送される。このとき、図19に示すように、画素10の積層方向において、上部電極42側の電位が高くなっているため、信号電荷が上部電極42側へ向かって逆流することが抑制される。
また、蓄積電極31の側面を覆う第3の絶縁層32bの側壁の厚みは、第3の絶縁層32bの蓄積電極31上部付近における厚みよりも厚いことが望ましい。これによって、図19及び図20に示すように、半導体層35内に電位分布が形成され、信号電荷が信号蓄積エリアから捕集電極33へ転送されることができる。
次に、実施形態の固体撮像装置1の性能について説明する。図21は、実施形態に係る固体撮像装置1の性能の一例を示す表である。図21の表に示すように、本実施形態に係る固体撮像装置1によれば、転送残りによるノイズ、蓄積ノイズ、kTCノイズ及び飽和電子数のいずれの項目においても、関連する技術と比較して優れた特性が得られている。なお、図21の表中のFBR(Feed Back Reset)方式は、上記の参考文献3に基づいている。
以上説明した実施形態によれば、固体撮像装置1は、蓄積電極31、第2の絶縁層32a、第3の絶縁層32bを覆うように形成され、捕集電極33と接するように形成された半導体層35を持つことによって、信号電荷の転送残りを抑制することが可能となる。
特に、蓄積電極31及び捕集電極33の電位差によるフリンジ電界が、半導体層35の蓄積電極31上の中央部分に発生しない場合においても、固体撮像装置1は、半導体層35内における信号電荷の拡散を用いて、信号電荷蓄積エリアに蓄積された信号電荷を捕集電極33に転送することによって、既存CMOSセンサと同等の高速読み出しを実施することが可能となる。
特に、蓄積電極31及び捕集電極33の電位差によるフリンジ電界が、半導体層35の蓄積電極31上の中央部分に発生しない場合においても、固体撮像装置1は、半導体層35内における信号電荷の拡散を用いて、信号電荷蓄積エリアに蓄積された信号電荷を捕集電極33に転送することによって、既存CMOSセンサと同等の高速読み出しを実施することが可能となる。
また、本実施形態によれば、半導体層35において、光電変換層41における光電変換により生成された信号電荷を蓄積し保持することができる。そのため、固体撮像装置1は、前リセット方式のCDS処理を用いることで、後リセット方式のCDS処理を行う場合に比べ、より精度良くkTCノイズを除去することが可能となる。
また、固体撮像装置1は、さらに、第2の絶縁層32aと、蓄積電極31と、第3の絶縁層32bとを持つ。第2の絶縁層32aは、捕集電極33上に形成され、開口部を有する。蓄積電極31は、第2の絶縁層32a上に形成され、第2の絶縁層32aの開口部と平面視において重なる位置に形成された開口部を有し、捕集電極33と接しないように形成される。第3の絶縁層32bは、蓄積電極31の上面及び側面を覆うように形成され、蓄積電極31及び第2の絶縁層32aの開口部と平面視において重なる位置に形成された開口部を有する。
このように構成された固体撮像装置1では、信号電荷は、第2の絶縁層32a及び第3の絶縁層32bの開口部の中を画素10の積層方向へ移動して転送される。そのため、半導体層35の膜厚を薄く構成することによって、信号電荷の転送される距離を短くすることできる。これによって、半導体層35内を移動する信号電荷が半導体層35内のトラップ準位の影響を受けることが抑制される。すなわち、信号電荷が半導体層35内のトラップ準位の影響を受けることによって、信号電荷の実効的な移動度が低下することが抑制される。そのため、固体撮像装置1は、より効率よく信号電荷を転送することが可能となる。したがって、固体撮像装置1は、半導体層35に、より移動度が低い材料を用いた場合においても、既存のセンサと同等の高速読み出しを実施することが可能となる。
さらに、固体撮像装置1において、蓄積電極31の側面を覆っている第3の絶縁層32bの側壁の厚みは、第3の絶縁層32bの蓄積電極31上面を覆う部分の厚みよりも厚い。このように構成された固体撮像装置1では、信号電荷の転送時に、半導体層35内においてポテンシャル井戸が形成される。そのため、信号電荷は、蓄積電極31、第2の絶縁層32a及び第3の絶縁層32bの開口部を通って、捕集電極33に転送されることができる。すなわち、固体撮像装置1は、信号電荷を転送することが可能となる。
また、このように構成された固体撮像装置1では、信号電荷蓄積時に、半導体層35内において電位分布が形成される。半導体層35内の画素10の積層方向における電位分布は、捕集電極33側の電位が高く、捕集電極33側から光電変換層41側に近づくにつれて電位が低くなっている。そのため、電荷がFD部22から捕集電極33を介して半導体層35に流入して蓄積電極31へ向かって移動することが抑制される。すなわち、蓄積ノイズの発生が抑制される。
また、固体撮像装置1は、蓄積電極31の開口部を増やすことによって、半導体層35内のフリンジ電界が発生するエリアをより広くすることができる。そのため、固体撮像装置1は、信号電荷蓄積エリアに蓄積された信号電荷を捕集電極33に、より効率良く転送することが可能となる。すなわち、固体撮像装置1は、蓄積電極に開口部をより多く持つことによって、同じ転送時間内により多くの信号電荷を転送することができる。したがって、固体撮像装置1は、より多くの信号電荷を信号電荷蓄積エリアに蓄積することが可能となり、ダイナミックレンジをより広くとることが可能となる。
また、このように構成された固体撮像装置1は、蓄積電極31、第2の絶縁層32a及び第3の絶縁層32bの開口部を穴加工によって形成されることができる。そのため、例えば、蓄積電極31の上とその周囲とにのみ選択的に第3の絶縁層32bを形成する場合等に比べて、固体撮像装置1は、より容易に製造されることができる。
以下、変形例について説明する。上記各実施形態では、固体撮像装置はCMOSイメージセンサによるものとしたが、CCDイメージセンサによるものであってもよい。
また、上記実施形態において、蓄積電極31の開口部の配置は、図4に示す配置に限定される必要はない。図22は、画素10の上面図であって蓄積電極の形状の変形例の一例を示す図である。図22に示す具体例では、蓄積電極31の開口部は、略格子状に配置されるように形成されている。
また、上記実施形態において、蓄積電極31の開口部の配置は、図4に示す配置に限定される必要はない。図22は、画素10の上面図であって蓄積電極の形状の変形例の一例を示す図である。図22に示す具体例では、蓄積電極31の開口部は、略格子状に配置されるように形成されている。
以上説明した少なくともひとつの実施形態によれば、半導体層は、蓄積電極、第2の絶縁層、第3の絶縁層を覆うように形成される。半導体層は、光電変換層によって生成された信号電荷を蓄積して保持し、蓄積された信号電荷を捕集電極に転送する。そのため、信号電荷の転送残りを抑制することが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1…固体撮像装置、2…画素アレイ、3…垂直走査部、4…水平走査部、5…制御部、3−A1〜3−An…選択信号線、3−B1〜3−Bn…制御信号線、4−1〜4−m…画素信号線、10…画素、20…半導体基板部、21…画素回路部、22…FD部、23…不純物拡散領域、24…導電層、30…層間絶縁膜、31…蓄積電極、32a…第2の絶縁層、32b…第3の絶縁層、33…捕集電極、34…コンタクトプラグ、35…半導体層、41…光電変換層、42…上部電極
Claims (8)
- 第1の絶縁層上に形成された捕集電極と、
前記捕集電極上に形成され、開口部を有する第2の絶縁層と、
前記第2の絶縁層上に形成され、前記第2の絶縁層の開口部と平面視において重なる位置に形成された開口部を有し、前記捕集電極と接しないように形成された蓄積電極と、
前記蓄積電極の上面及び側面を覆うように形成され、前記第2の絶縁層の開口部と平面視において重なる位置に形成された開口部を有する第3の絶縁層と、
前記第2の絶縁層と前記第3の絶縁層とを覆うように形成され、前記第2の絶縁層の開口部において前記捕集電極と接するように形成された半導体層と、
前記半導体層上に形成された光電変換層と、
前記光電変換層上に形成された上部電極と、
を備える、撮像素子。 - 前記蓄積電極の側面を覆う前記第3の絶縁層の厚みは、前記蓄積電極の上面を覆う前記第3の絶縁層の厚みよりも厚い、
請求項1に記載の撮像素子。 - 前記半導体層の移動度をμnとし、前記蓄積電極の面積をSCとし、前記蓄積電極のエッジ間の最小寸法をL2とし、前記蓄積電極と前記捕集電極との距離をL1とし、前記半導体層と前記第2の絶縁層と前記蓄積電極とで形成されるキャパシタの単位面積当たりの容量をCoxとし、前記撮像素子のフレーム周波数をfとし、センサアレイの行数をLineとし、転送残りの信号電荷数をQとし、電気素量をqとしたときに、
- 前記半導体層が、シリコンカーバイド、IGZO、ダイヤモンド、グラフェン、カーボンナノチューブ、縮合多環炭化水素化合物及び縮合複素環化合物のうちの少なくとも1つを含む半導体により形成された、
請求項1から請求項3のうちいずれか1項に記載の撮像素子。 - 前記捕集電極が、ZnO、ITO(Indium-Tin-Oxide)及びグラフェンのうちのいずれか1つを含む膜である、
請求項1から請求項4のうちいずれか1項に記載の撮像素子。 - 前記蓄積電極が、ZnO、ITO及びグラフェンのうちのいずれか1つを含む膜である、
請求項1から請求項5のうちいずれか1項に記載の撮像素子。 - 前記半導体層は、波長が400nm以上750nm以下の光を80%以上透過させる、
請求項1から請求項6のうちいずれか1項に記載の撮像素子。 - 請求項1から請求項7のうちいずれか1項に記載の撮像素子を含む固体撮像装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014191815A JP2016063156A (ja) | 2014-09-19 | 2014-09-19 | 撮像素子及び固体撮像装置 |
CN201510507277.8A CN105448940A (zh) | 2014-09-19 | 2015-08-18 | 图像感测设备和固态图像感测装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014191815A JP2016063156A (ja) | 2014-09-19 | 2014-09-19 | 撮像素子及び固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016063156A true JP2016063156A (ja) | 2016-04-25 |
Family
ID=55558951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014191815A Pending JP2016063156A (ja) | 2014-09-19 | 2014-09-19 | 撮像素子及び固体撮像装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2016063156A (ja) |
CN (1) | CN105448940A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017103429A (ja) * | 2015-12-04 | 2017-06-08 | キヤノン株式会社 | 撮像装置、および、撮像システム |
JP2017103428A (ja) * | 2015-12-04 | 2017-06-08 | キヤノン株式会社 | 撮像装置、および、撮像システム |
JP2017108101A (ja) * | 2015-12-04 | 2017-06-15 | キヤノン株式会社 | 撮像装置、および、撮像システム |
WO2020203249A1 (ja) * | 2019-03-29 | 2020-10-08 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び電子機器 |
WO2022014383A1 (ja) * | 2020-07-15 | 2022-01-20 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及びその製造方法 |
WO2022065153A1 (ja) | 2020-09-25 | 2022-03-31 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び電子機器 |
KR20230073188A (ko) | 2020-09-25 | 2023-05-25 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 장치 및 전자 기기 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105826344A (zh) * | 2016-05-04 | 2016-08-03 | 芜湖生命谷基因科技有限公司 | 图像传感器及其像素单元的制备方法 |
CN106842207B (zh) * | 2017-01-16 | 2019-07-09 | 业成科技(成都)有限公司 | 感测装置 |
US11515360B2 (en) * | 2018-06-08 | 2022-11-29 | Sony Semiconductor Solutions Corporation | Imaging device, stacked imaging device, and solid-state imaging apparatus |
WO2023206151A1 (zh) * | 2022-04-27 | 2023-11-02 | 京东方科技集团股份有限公司 | 一种探测基板、探测设备 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008098390A (ja) * | 2006-10-12 | 2008-04-24 | Fujifilm Corp | 放射線画像検出器およびその駆動方法 |
JP5270642B2 (ja) * | 2010-03-24 | 2013-08-21 | 富士フイルム株式会社 | 光電変換素子及び撮像素子 |
US9490373B2 (en) * | 2012-02-02 | 2016-11-08 | Sony Corporation | Solid-state imaging device and electronic apparatus with improved storage portion |
-
2014
- 2014-09-19 JP JP2014191815A patent/JP2016063156A/ja active Pending
-
2015
- 2015-08-18 CN CN201510507277.8A patent/CN105448940A/zh active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7020770B2 (ja) | 2015-12-04 | 2022-02-16 | キヤノン株式会社 | 撮像装置、および、撮像システム |
JP2017103428A (ja) * | 2015-12-04 | 2017-06-08 | キヤノン株式会社 | 撮像装置、および、撮像システム |
JP2017108101A (ja) * | 2015-12-04 | 2017-06-15 | キヤノン株式会社 | 撮像装置、および、撮像システム |
JP2017103429A (ja) * | 2015-12-04 | 2017-06-08 | キヤノン株式会社 | 撮像装置、および、撮像システム |
US20220173166A1 (en) * | 2019-03-29 | 2022-06-02 | Sony Semiconductor Solutions Corporation | Solid-state imaging device and electronic equipment |
DE112020001636T5 (de) | 2019-03-29 | 2021-12-16 | Sony Semiconductor Solutions Corporation | Festkörper-bildgebungsvorrichtung und elektronisches gerät |
KR20210144675A (ko) | 2019-03-29 | 2021-11-30 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 장치 및 전자 기기 |
WO2020203249A1 (ja) * | 2019-03-29 | 2020-10-08 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び電子機器 |
EP3951877A4 (en) * | 2019-03-29 | 2022-06-08 | Sony Semiconductor Solutions Corporation | SOLID STATE IMAGING DEVICE AND ELECTRONIC DEVICE |
JP7539368B2 (ja) | 2019-03-29 | 2024-08-23 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び電子機器 |
WO2022014383A1 (ja) * | 2020-07-15 | 2022-01-20 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及びその製造方法 |
WO2022065153A1 (ja) | 2020-09-25 | 2022-03-31 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び電子機器 |
KR20230073185A (ko) | 2020-09-25 | 2023-05-25 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 장치 및 전자 기기 |
KR20230073188A (ko) | 2020-09-25 | 2023-05-25 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 장치 및 전자 기기 |
DE112021005042T5 (de) | 2020-09-25 | 2023-09-21 | Sony Semiconductor Solutions Corporation | Festkörperbildgebungsvorrichtung und elektronische einrichtung |
Also Published As
Publication number | Publication date |
---|---|
CN105448940A (zh) | 2016-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016063165A (ja) | 撮像素子及び固体撮像装置 | |
JP2016063156A (ja) | 撮像素子及び固体撮像装置 | |
US10468451B2 (en) | Imaging element, stacked-type imaging element, solid-state imaging device, and driving method for solid-state imaging device | |
US9761636B2 (en) | Image sensors including semiconductor channel patterns | |
TWI773644B (zh) | 光電變換元件及固體攝像裝置 | |
US9614010B2 (en) | Solid-state image sensing device having an organic photoelectric conversion section fills a depression section and solid-state image pickup unit including same | |
US8692303B2 (en) | Solid-state imaging device, electronic device, and manufacturing method for solid-state imaging device | |
JP5328224B2 (ja) | 固体撮像装置 | |
US9793324B2 (en) | Solid-state image-pickup device, method of manufacturing the same, and electronic apparatus | |
JP6186205B2 (ja) | 撮像素子および撮像装置 | |
US20150187843A1 (en) | Solid-state image pickup device and electronic apparatus | |
JP2023126771A (ja) | 撮像素子、積層型撮像素子及び撮像装置 | |
WO2016056397A1 (ja) | 撮像装置、製造装置、製造方法 | |
US20160035769A1 (en) | Imaging apparatus and imaging system | |
JP2017103428A (ja) | 撮像装置、および、撮像システム | |
US10644051B2 (en) | Image sensor | |
JP2017108101A (ja) | 撮像装置、および、撮像システム | |
US12015862B2 (en) | Image sensor having pixels with isolated floating diffusions | |
US10244193B2 (en) | Imaging apparatus and imaging system | |
JP2015037154A5 (ja) | ||
JP2017195215A (ja) | 撮像素子及びその製造方法 | |
WO2016025731A1 (en) | Flexible aps x-ray imager with motft pixel readout and a pin diode sensing element | |
JPWO2017077790A1 (ja) | 光電変換素子および固体撮像装置 | |
JP2023063537A (ja) | 撮像素子、積層型撮像素子及び固体撮像装置 | |
WO2016203925A1 (ja) | 光電変換素子 |