JP2016063156A - 撮像素子及び固体撮像装置 - Google Patents

Abstract

【課題】信号電荷の転送残りを抑制することができる撮像素子及び固体撮像装置を提供することである。【解決手段】実施形態の撮像素子は、捕集電極、第２の絶縁層、蓄積電極、第３の絶縁層、半導体層、光電変換層及び上部電極を持つ。捕集電極は、第１の絶縁層上に形成される。第２の絶縁層は、捕集電極上に形成され、開口部を有する。蓄積電極は、第２の絶縁層上に形成され、第２の絶縁層の開口部と平面視において重なる位置に形成された開口部を有し、捕集電極と接しないように形成される。第３の絶縁層は、蓄積電極の上面及び側面を覆うように形成され、第２の絶縁層の開口部と平面視において重なる位置に形成された開口部を有する。半導体層は、第２の絶縁層と第３の絶縁層とを覆うように形成され、第２の絶縁層の開口部において捕集電極と接するように形成される。光電変換層は、半導体層上に形成される。上部電極は、光電変換層上に形成される。【選択図】図３

Description

本発明の実施形態は、撮像素子及び固体撮像装置に関する。

従来より、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサや、ＣＣＤ（Charge Coupled Device）などの固体撮像素子は、固体撮像装置に広く用いられている。これらの固体撮像素子では、一般的に、浮遊拡散領域（ＦＤ部）と呼ばれる不純物拡散領域を用いて、光電変換によって生じた電荷である信号電荷を信号電圧に変換する。

固体撮像素子は、各フレームを撮像する度に、ＦＤ部をリセットトランジスタによって所定の電位にリセット（初期化）する。ＦＤ部がリセットトランジスタによってリセットされる際、ランダムな熱雑音（ｋＴＣノイズ）が発生する。このｋＴＣノイズは、相関二重サンプリングの手法を用いて除去される。

近年、これらの固体撮像素子の中でも特に、光利用効率の向上、画素の微細化の観点から、積層型撮像素子が注目されている。積層型撮像素子は、例えば、シリコン基板の受光面側の表面上層に、有機光電変換膜などの光電変換膜が積層された構造を有している。このような積層型撮像素子では、シリコン基板の上に形成された光電変換膜が信号電荷を保持する機能をもたないため、後リセット方式の相関二重サンプリングによってｋＴＣノイズは除去される。しかし、後リセット方式の相関二重サンプリングでは、ｋＴＣノイズの除去が不十分であるという問題があった。
このような問題の解決を図った従来技術として、光電変換膜に信号電荷を蓄積させて、前リセット方式の相関二重サンプリングを用いてｋＴＣノイズを除去する積層型撮像素子が提案されている。

しかしながら、このような積層型撮像素子では、光電変換膜に蓄積された信号電荷をＦＤ部に転送する際に、信号電荷が完全に転送されない場合があった。すなわち、現実的な長さの転送時間では、信号電荷の転送残りが生じる場合があった。

米国特許出願公開第２０１３／００９３９１１号明細書 米国特許出願公開第２０１３／００９３９３２号明細書

本発明が解決しようとする課題は、信号電荷の転送残りを抑制することができる撮像素子及び固体撮像装置を提供することである。

実施形態の撮像素子は、捕集電極と、第２の絶縁層と、蓄積電極と、第３の絶縁層と、半導体層と、光電変換層と、上部電極と、を持つ。捕集電極は、第１の絶縁層上に形成される。第２の絶縁層は、前記捕集電極上に形成され、開口部を有する。蓄積電極は、前記第２の絶縁層上に形成され、前記第２の絶縁層の開口部と平面視において重なる位置に形成された開口部を有し、前記捕集電極と接しないように形成される。第３の絶縁層は、前記蓄積電極の上面及び側面を覆うように形成され、前記第２の絶縁層の開口部と平面視において重なる位置に形成された開口部を有する。半導体層は、前記第２の絶縁層と前記第３の絶縁層とを覆うように形成され、前記第２の絶縁層の開口部において前記捕集電極と接するように形成される。光電変換層は、前記半導体層上に形成される。上部電極は、前記光電変換層上に形成される。

実施形態に係る固体撮像装置１の全体構成例を示すブロック図。 実施形態に係る固体撮像装置１が備える１つの画素１０の回路構成例を示す図。 実施形態に係る固体撮像装置１が備える１つの画素１０に対応した断面構造を模式的に示す断面図。 画素１０の上面図であって蓄積電極の形状の一例を示す図。 実施形態に係る固体撮像装置１の製造方法を示す図。 実施形態に係る固体撮像装置１の製造方法を示す図。 実施形態に係る固体撮像装置１の製造方法を示す図。 実施形態に係る固体撮像装置１の製造方法を示す図。 実施形態に係る固体撮像装置１の製造方法を示す図。 実施形態の固体撮像装置１に備えられた画素１０のデバイス構造の一例を示す図。 実施形態の固体撮像装置１の動作の流れの一例を示すフローチャート。 実施形態の固体撮像装置１の動作を説明するためのタイミングチャート。 実施形態の固体撮像装置１の動作の各過程における画素の内部ノードのポテンシャルの一例を示す図。 MOS bucket bridgeの転送時間の計算式におけるモデルを示す図。 各種半導体材料の移動度の一例を示す表。 有限要素法による電位分布の計算に用いたモデルを示す図。 図１６のモデルを用いた有限要素法による電位分布の計算結果の一例を示す図。 図１６のモデルを用いた有限要素法による電位分布の計算結果の一例を示す図。 図１６のモデルを用いた有限要素法による電位分布の計算結果の一例を示す図。 図１６のモデルを用いた有限要素法による電位分布の計算結果の一例を示す図。 実施形態に係る固体撮像装置１の性能の一例を示す表。 画素１０の上面図であって蓄積電極の形状の変形例の一例を示す図。

以下、実施形態の撮像素子及び固体撮像装置を、図面を参照して説明する。
なお、以下の説明において、実施形態の固体撮像装置の構成要素間の電気的な接続は、直接的な接続であってもよく、間接的な接続であってもよい。直接的な接続は、例えば、複数の構成要素の構成要素を形成する部材を互いに直接的に接続することによって行われてもよい。間接的な接続は、例えば、他の任意の導電部材を介して、複数の構成要素を形成する部材を互いに間接的に接続することによって行われてもよい。
尚、以下の説明における図は固体撮像装置の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の固体撮像装置の寸法関係とは異なる。

図１は、実施形態に係る固体撮像装置１の全体構成例を示すブロック図である。
固体撮像装置１は、画素アレイ２、垂直走査部３、水平走査部４、制御部５を備えている。画素アレイ２は、マトリックス状に配列された複数の画素１０を備えている。画素１０は、撮像素子の具体例の一つである。

画素アレイ２の行方向には、垂直走査部３から出力された選択信号ＳＥＬを画素１０に伝送するための複数の選択信号線３−Ａ１，３−Ａ２，…，３−Ａｎ（ｎは自然数）が設けられている。以下では、選択信号線３−Ａｉ（ｉは、１≦ｉ≦ｎなる自然数）は、複数の選択信号線３−Ａ１，３−Ａ２，…，３−Ａｎのうちの一つを指す。

画素アレイ２の行方向には、垂直走査部３から出力されたリセット信号ＲＳＴを伝送するための複数の制御信号線３−Ｂ１，３−Ｂ２，…，３−Ｂｎが、上記の複数の選択信号線３−Ａ１，３−Ａ２，…，３−Ａｎと平行に設けられている。以下では、制御信号線３−Ｂｉは、複数の制御信号線３−Ｂ１，３−Ｂ２，…，３−Ｂｎのうちの一つを指す。

画素アレイ２の列方向には、画素１０から出力された画素信号を水平走査部４に伝送するための複数の画素信号線４−１，４−２，…，４−ｍ（ｍは自然数）が設けられている。以下では、画素信号線４−ｊ（ｊは、１≦ｊ≦ｍなる自然数）は、複数の画素信号線４−１，４−２，…，４−ｍのうちの一つを指す。
画素アレイ２を構成する複数の画素１０は、複数の選択信号線３−Ａ１，３−Ａ２，…，３−Ａｎと複数の画素信号線４−１，４−２，…，４−ｍとの交差領域に配置されている。

垂直走査部３は、画素アレイ２に配列された複数の画素１０を行単位で駆動する。垂直走査部３は、例えばシフトレジスタによって構成される。垂直走査部３は、画素アレイ２を構成する画素１０を行単位で選択するための選択信号ＳＥＬと、各画素１０の動作を制御するためのリセット信号ＲＳＴとを出力する。すなわち、垂直走査部３は、各画素１０を行単位で順次垂直方向に選択走査し、選択された画素１０が画素信号線４−ｊを通して画素信号を水平走査部４に出力する。ここで、画素信号は、各画素１０の光電変換部が生成した信号電荷に基づく信号である。光電変換部は、受光量に応じて信号電荷を生成する。光電変換部は、例えば、対向する２つの電極に挟持された光電変換膜である。

水平走査部４は、画素アレイ２の各画素１０から出力された画素信号の信号処理を行う。水平走査部４は、各画素１０から出力された画素信号を増幅するためのカラムアンプと、増幅された画素信号を信号処理するための信号処理部とを含んでいる。水平走査部４は、画素１０の固有の固定パターンノイズを除去するための相関二重サンプリング（ＣＤＳ: Correlated double sampling）や、信号増幅、ＡＤ変換等の信号処理を行う。

制御部５は、固体撮像装置１の全体動作を制御する。実施形態では、制御部５は、主として、画素１０の駆動に関する制御を行う。制御部５は、複数の画素トランジスタを含む回路部による初期化の後に、露光により光電変換部が生成した信号電荷の量に応じた画素信号を読み出す制御を行う。

図２は、実施形態に係る固体撮像装置１が備える１つの画素１０の回路構成例を示す図である。
図２に示す具体例では、各画素１０は、光電変換部ＰＥＣと、複数の画素トランジスタ（いわゆるＭＯＳトランジスタ）とを有する画素回路部２１とを持つ。画素１０の光電変換部ＰＥＣの各電極には、電極の電位を制御するための電圧（ＶＢ３１，ＶＢ３３及びＶＢ４２）が印加される。
具体的には、画素１０の画素回路部２１は、リセットトランジスタＲＸ、増幅トランジスタＡＸ及び選択トランジスタＳＸの３つの画素トランジスタを備える。増幅トランジスタＡＸのドレインには所定の電源電圧が印加されている。増幅トランジスタＡＸのソースは選択トランジスタＳＸのドレインに接続されている。増幅トランジスタＡＸのソースは選択トランジスタＳＸのドレインに接続され、選択トランジスタＳＸのソースは画素信号線４−ｊに接続されている。選択トランジスタＳＸのゲートには、垂直走査部３から出力される選択信号ＳＥＬが印加される。リセットトランジスタＲＸのドレインには所定の電源電圧が印加され、リセットトランジスタＲＸのソースは増幅トランジスタＡＸのゲートに接続されている。リセットトランジスタＲＸのゲートには、垂直走査部３から出力されるリセット信号ＲＳＴが印加される。増幅トランジスタＡＸのゲートとリセットトランジスタＲＸのソースは、光電変換部ＰＥＣを構成する後述のＦＤ部２２に接続されている。光電変換部ＰＥＣに備えられた後述の蓄積電極３１、捕集電極３３、上部電極４２には、それぞれ、電圧ＶＢ３１，ＶＢ３３，ＶＢ４２が印加される。また、画素１０は、さらに転送トランジスタを含む４つの画素トランジスタによって構成されていてもよい。

図３は、実施形態に係る固体撮像装置１が備える１つの画素１０に対応した断面構造を模式的に示す断面図である。図４は、画素１０の上面図であって蓄積電極の形状の一例を示す図である。固体撮像装置１は、いわゆる積層型のＣＭＯＳイメージセンサであってもよい。上述の図３は、図４に示すＱ１−Ｑ２線の断面図に相当する。
画素１０は、半導体基板部２０、層間絶縁膜３０、蓄積電極３１、第２の絶縁層３２ａ、第３の絶縁層３２ｂ、捕集電極３３、コンタクトプラグ３４、半導体層３５、光電変換層（光電変換膜）４１及び上部電極４２を備える。蓄積電極３１、捕集電極３３、第２の絶縁層３２ａ及び第３の絶縁層３２ｂは、層間絶縁膜３０と半導体層３５との間に配置されている。このうち、蓄積電極３１、第２の絶縁層３２ａ、第３の絶縁層３２ｂ、捕集電極３３、半導体層３５、光電変換層４１及び上部電極４２は、図２に示す光電変換部ＰＥＣを構成する。

画素１０は、複数の光電変換部を有していてもよい。例えば、画素１０は、光電変換層４１の他に、半導体基板部２０内にさらに、例えばＰＤ（フォトダイオード）等の光電変換部を有していてもよい。この場合、光電変換層４１が特定の波長範囲の光を受光して光電変換を行い、半導体基板部２０内に形成されている光電変換部が他の波長範囲の光を受光して光電変換を行う。
画素１０は、複数の光電変換部を持つ場合、複数の光電変換部が転送トランジスタを除く他の画素トランジスタを共有し、且つフローティングディフージョン（ＦＤ）を共有する、いわゆる画素共有構造を採用することができる。

図３に示した固体撮像装置１は、いわゆる裏面照射型のＣＭＯＳイメージセンサによる固体撮像装置である。すなわち、半導体基板部２０の裏面上に形成された上部電極４２（図３に示す上部電極４２の上面Ｆ１）が、光を入射させて受光する受光面であり、半導体基板部２０の表面（図３に示す半導体基板部２０の下面Ｆ２）が、読み出し回路を含む回路が形成された回路形成面である。なお、本実施形態に係る固体撮像装置は、裏面照射型のＣＭＯＳイメージセンサによる固体撮像装置に限定するものではなく、いわゆる表面照射型のＣＭＯＳイメージセンサ、ＣＣＤ（Charge Coupled Device）イメージセンサ等といった任意のイメージセンサによるものであってもよい。

半導体基板部２０は、イオン不純物のドーピングによりｐｎ接合が作製可能なシリコン基板を用いて形成されている。シリコン基板としては、クリスタルシリコン（ｃＳｉ）やアモルファスシリコン（ａＳｉ）等からなるものを挙げることができる。半導体基板部２０の内部には、画素回路部２１が形成されている。画素回路部２１は、画素トランジスタとＦＤ部２２とを含む。ＦＤ部２２は、電荷を蓄積可能な半導体領域であり、その電位はフローティング状態になりうる。

層間絶縁膜３０は、第１の絶縁層の具体例の一つである。層間絶縁膜３０は、半導体基板部２０の上に形成されている。層間絶縁膜３０は、例えば、いわゆる層間絶縁膜である。層間絶縁膜３０には、比誘電率の高い無機化合物や有機化合物を用いることができる。層間絶縁膜３０は、例えば、ＳｉＯ_２（シリコン酸化膜）である。

蓄積電極３１は、第２の絶縁層３２ａの上に形成されている。蓄積電極３１は、開口部を有するように形成されている。蓄積電極３１は、下面において、第２の絶縁層３２ａと接し、上面及び側面において、第３の絶縁層３２ｂと接するように形成されている。さらに、蓄積電極３１は、捕集電極３３又は半導体層３５とは接しないように形成されている。ここで、蓄積電極３１の上面とは、上部電極４２側の面をいう。また、蓄積電極３１の下面とは、捕集電極３３側の面をいう。また、蓄積電極３１の側面とは、蓄積電極３１に形成された開口部側の面をいう。
図４に示すように、開口部は、１つの画素１０内に複数形成され、蓄積電極３１上に周期的に配置されていてもよい。図４に示す具体例では、蓄積電極３１に形成された開口部は、３つの近接する開口部が略正三角形をなすように（開口部の同心円が、六方最密構造を構成するように）形成されている。また、蓄積電極３１の開口部の形状は、円形であってもよい。

蓄積電極３１は、画素毎にパターニングされていてもよい。また、蓄積電極３１は、画素アレイ２の全面に形成されていてもよい。蓄積電極３１が画素アレイ２の全面に形成されている場合、各画素１０の間の領域には、開口部は形成されない。
また、固体撮像装置１が、いわゆるローリングシャッタ方式を用いて、画素アレイ２における行ごとに、各画素１０から信号を読み出し、蓄積電極３１の電位を制御する場合、蓄積電極３１は、画素アレイ２において行ごとに分割されているように形成されていてもよい。蓄積電極３１は、蓄積電極３１の開口部の直径が、例えば、１５０ｎｍになるように形成されていてもよい。さらに、蓄積電極３１は、蓄積電極３１の開口部が形成される間隔（開口ピッチ）が、例えば、３５０ｎｍになるように形成されていてもよい。
蓄積電極は開口部を有するように形成されることから、蓄積電極３１に用いられる材料は、加工性に優れたものが望ましい。
蓄積電極３１に用いられる材料の例としては、酸化錫インジウム（ＩＴＯ、Indium-Tin-Oxide）、酸化亜鉛（ＺｎＯ）、グラフェン等がある。

第２の絶縁層３２ａは、捕集電極３３の上に形成されている。第２の絶縁層３２ａは、蓄積電極３１と捕集電極３３とを電気的に絶縁する。第２の絶縁層３２ａは、層間絶縁膜３０と同じ材料で形成されていてもよいし、異なる材料で形成されていてもよい。蓄積電極３１と捕集電極３３とを電気的に絶縁するために、第２の絶縁層３２ａの厚み（図３のｔｈ１）は３ｎｍ以上が望ましい。第２の絶縁層３２ａは、例えば、厚みが１５ｎｍとなるように形成されてもよい。
第２の絶縁層３２ａは、画素毎にパターニングされている。第２の絶縁層３２ａに用いられる材料は、加工性に優れたものが望ましい。第２の絶縁層３２ａに用いられる材料の例としては、シリコン酸化膜、シリコン窒化膜、アルミナ、及び絶縁性の有機化合物がある。

第３の絶縁層３２ｂは、第２の絶縁層３２ａ及び蓄積電極３１の上に形成される。第３の絶縁層３２ｂは、蓄積電極３１の側面及び上面を覆うように形成される。第３の絶縁層３２ｂは、蓄積電極３１と半導体層３５とを電気的に絶縁する。
第３の絶縁層３２ｂは、層間絶縁膜３０又は第２の絶縁層３２ａと同じ材料で形成されていてもよいし、異なる材料で形成されていてもよい。蓄積電極３１と半導体層３５とを電気的に絶縁するために、第３の絶縁層３２ｂの蓄積電極３１上部付近の厚み（図３のｔｈ２）は３ｎｍ以上が望ましい。

第２の絶縁層３２ａ及び第３の絶縁層３２ｂは、開口部を有するように形成されている。第２の絶縁層３２ａ及び第３の絶縁層３２ｂの開口部は、平面視において、蓄積電極３１に形成された開口部と重なるように形成される。また、第２の絶縁層３２ａ及び第３の絶縁層３２ｂに形成される開口部の大きさは、蓄積電極３１に形成された開口部よりも小さくなるように形成される。ここで、平面視の方向は、図３に示す上部電極４２の上面Ｆ１に垂直な方向から画素１０を観察した方向である。
蓄積電極３１の側面を覆っている第３の絶縁層３２ｂの側壁の厚み（図３のｔｈｓ１）は、第３の絶縁層３２ｂの蓄積電極３１上面を覆う部分の厚み（図３のｔｈ２）よりも厚いことが望ましい。これによって、後に詳しく説明するように、蓄積電極３１の上部近傍に蓄積された信号電荷が捕集電極３３へ転送される際、半導体層３５内にポテンシャル井戸が形成される。このポテンシャル井戸によって、信号電荷は半導体層３５内を移動し、捕集電極３３に転送される。第３の絶縁層３２ｂは、蓄積電極３１の側面を覆う側壁の厚み（図３のｔｈｓ１）が、例えば、５０ｎｍになるように形成されていてもよい。また、第３の絶縁層３２ｂは、蓄積電極３１上面を覆う部分の厚み（図３のｔｈ２）が、例えば、３ｎｍになるように形成されていてもよい。

第３の絶縁層３２ｂは、画素毎にパターニングされている。第３の絶縁層３２ｂに用いられる材料は、加工性に優れたものが望ましい。第３の絶縁層３２ｂに用いられる材料の例としては、シリコン酸化膜、シリコン窒化膜、アルミナ、及び絶縁性の有機化合物がある。

捕集電極３３は、層間絶縁膜３０の上に形成されている。捕集電極３３は、画素毎にパターニングされている。捕集電極３３は、コンタクトプラグ３４によって、画素回路部２１のＦＤ部２２と電気的に接続されている。
捕集電極３３に用いられる材料は、加工性に優れたものが望ましい。捕集電極３３に用いられる材料の例としては、酸化錫インジウム（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、グラフェン等がある。

蓄積電極３１、第２の絶縁層３２ａ、第３の絶縁層３２ｂ及び捕集電極３３は、特定の波長領域の光を８０％以上透過させることが望ましい。特定の波長領域の光は、例えば、赤（Ｒ）領域（約５９０ｎｍ以上約７５０ｎｍ以下の範囲の波長帯域）の光、緑（Ｇ）領域（約５００ｎｍ以上約５９０ｎｍ以下の範囲の波長帯域）の光、青（Ｂ）領域（約４００ｎｍ以上約５００ｎｍ以下の範囲の波長帯域）の光、可視光領域（約４００ｎｍ以上約７５０ｎｍ以下の範囲の波長帯域）の光等である。
画素１０が複数の光電変換部を有する場合に、露光時に照射された光を蓄積電極３１、第２の絶縁層３２ａ、第３の絶縁層３２ｂ及び捕集電極３３のうちのいずれかが吸収すると、光電変換層４１とは別の光電変換部の受光量が減少してしまう。そのため、画素１０の見かけ上の感度が低下してしまうという問題がある。本実施形態では、蓄積電極３１、第２の絶縁層３２ａ、第３の絶縁層３２ｂ及び捕集電極３３が光を透過させるように形成することで、このような問題の発生が抑制される。

コンタクトプラグ３４は、層間絶縁膜３０を貫通しており、捕集電極３３と画素回路部２１のＦＤ部２２とを電気的に接続している。コンタクトプラグ３４は、層間絶縁膜３０を貫通するビアにタングステン等の導電性材料を埋め込むことにより形成してもよい。また、コンタクトプラグ３４は、イオン注入による半導体層等により形成することもできる。

半導体層３５は、蓄積電極３１、第２の絶縁層３２ａ、第３の絶縁層３２ｂ及び捕集電極３３の上に形成される。半導体層３５は、蓄積電極３１、第２の絶縁層３２ａ及び第３の絶縁層３２ｂに形成された開口部を埋めるように形成される。すなわち、半導体層３５は、蓄積電極３１、第２の絶縁層３２ａ及び第３の絶縁層３２ｂに形成された開口部において、捕集電極３３と接するように形成される。
半導体層３５は、蓄積電極３１の厚みと、第２の絶縁層３２ａの厚み（図３のｔｈ１）と、第３の絶縁層３２ｂの蓄積電極３１の上部分の厚み（図３のｔｈ２）との総和よりも厚くなるように形成されている。例えば、蓄積電極３１の厚みが１５ｎｍであり、第２の絶縁層３２ａの厚みが１５ｎｍであり、第３の絶縁層３２ｂの蓄積電極３１の上部分の厚みが３ｎｍである場合、半導体層３５は、厚みが３３ｎｍよりも厚くなるように形成されている。これにより、半導体層３５は、第３の絶縁層３２ｂが形成されている部分から開口部にかけても連続な層として形成される。

半導体層３５は、光電変換層４１によって生成された信号電荷を半導体層３５内に蓄積する。このとき、信号電荷は、半導体層３５の内部領域における蓄積電極３１の上部分近傍（以下、「信号電荷蓄積エリア」という。）に蓄積される。また、半導体層３５は、蓄積された信号電荷を捕集電極３３に転送する。

なお、半導体層３５は、画素毎にパターニングされていてもよい。この場合、固体撮像装置１において隣接する各画素１０の捕集電極３３の間で半導体層３５を介して電荷のやりとりが発生することが防止される。

半導体層３５には、無機材料が用いられてもよいし、有機半導体材料が用いられてもよい。半導体層３５は、例えば、無機材料をスパッタ成膜した後に、フォトリソグラフィー及びエッチングによってパターニングすることによって形成されてもよい。エッチングは、ドライエッチングであってもよいし、ウェットエッチングであってもよい。半導体層３５は、例えば、有機半導体材料を用いて、スクリーン印刷によってパターニングすることによって形成されてもよい。

半導体層３５は、固体撮像装置１の画素アレイ２の全面（すなわち、センサアレイ面全面）に形成されていてもよい。この場合、半導体層３５は、無機材料をスパッタ成膜によって形成されてもよい。また、半導体層３５は、有機半導体材料を用いて、メニスカス法により塗布することによって形成されてもよい。固体撮像装置１の画素アレイ２の全面に半導体層３５が形成されている場合、信号電荷の蓄積の際、信号電荷蓄積エリアには、蓄積電極３１に印加するバイアス電圧によってポテンシャル井戸が形成されている。そのため、隣接する画素１０の間において半導体層３５を介して蓄積されている信号電荷がやりとりされることが抑制される。

半導体層３５は、光透過性が高い材料を用いて形成されていることが望ましい。半導体層３５は、特定の波長領域の光を８０％以上透過させることが望ましい。特定の波長領域の光は、例えば、赤（Ｒ）領域の光、緑（Ｇ）領域の光、青（Ｂ）領域の光、可視光領域の光等である。また、半導体層３５に用いられる材料は、加工性に優れたものが望ましい。
画素１０が複数の光電変換部を有する場合に、露光時に照射された光を半導体層３５が吸収すると、光電変換層４１とは別の光電変換部の受光量が減少してしまう。そのため、画素１０の見かけ上の感度が低下してしまうという問題がある。本実施形態では、半導体層３５が光を透過させるように構成することで、このような問題の発生が抑制される。

半導体層３５に用いられる無機材料の例としては、シリコンカーバイド、ＩＧＺＯ、ダイヤモンド、グラフェン、カーボンナノチューブ等が挙げられる。半導体層３５に用いられる有機半導体材料の例としては、縮合多環炭化水素化合物、縮合複素環化合物等が挙げられる。縮合多環炭化水素化合物の例として、ペンタセン、ルブレン等が挙げられる。縮合複素環化合物及びそれらの誘導体の例として、２，７−ジオクチル［１］ベンゾチエノ［３，２−ｂ］［１］ベンゾチオフェン(C8-BTBT)、３，１１−ジデシルジナフト［２，３−ｄ：２’，３’−ｄ’］ベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェン(C10-DNBDT)等が挙げられる。なお、C8-BTBT又はC10-DNBDTを材料に用いた膜は、以下の参考文献１に記載されている方法を用いて形成することができる。
参考文献１：2011年日本画像学会第112回技術研究会資料、p75

光電変換層４１は、半導体層３５の上に形成されている。光電変換層４１は、パターニングされておらず、画素１０の受光面全面に形成されている。光電変換層４１は、露光に応じて光電変換を行い、信号電荷を生成する。生成された信号電荷の量は、光電変換層４１の受光量に依存する。

光電変換層４１には、半導体基板上に積層可能であることを限度として、任意の光電変換膜を用いることができる。光電変換層４１は、例えば、有機光電変換材料を用いて形成される。
図３に示す画素１０では、光電変換層４１は１つの層の如く図示をしているが、光電変換層４１は、複数層であってもよい。また、光電変換層４１は、画素毎にパターニングされていてもよい。

上部電極４２は、光電変換層４１の上に形成されている。上部電極４２は、パターニングされずに画素１０の受光面全面に形成されていてもよいし、画素毎にパターニングされていてもよい。上部電極４２に用いられる材料の例としては、酸化錫インジウム（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、グラフェン等が挙げられる。

上部電極４２は、光透過性が高い材料を用いて形成されていることが望ましい。上部電極４２は、特定の波長領域の光を８０％以上透過させることが望ましい。特定の波長領域の光は、例えば、赤（Ｒ）領域の光、緑（Ｇ）領域の光、青（Ｂ）領域の光、可視光領域の光等である。これによって、露光された光を上部電極４２が吸収することによって、光電変換層４１の受光量が減少することが抑制される。すなわち、画素１０の見かけ上の感度が低下してしまうことが抑制される。

図３に示す画素１０において、半導体基板部２０の上に形成される各層は、乾式成膜法あるいは湿式成膜法を用いて作製されることができる。乾式成膜法としては、真空蒸着法、スパッタリング法、イオンプレーティング法、ＭＢＥ等の物理気相成長法、プラズマ重合等のＣＶＤ法を用いることができる。湿式成膜法としては、キャスト法、スピンコート法、ディッピング法、ＬＢ法等の塗布法を用いることができる。また、インクジェット印刷やスクリーン印刷などの印刷法、熱転写やレーザー転写などの転写法を用いてもよい。

次に、実施形態の固体撮像装置１の製造方法について、図５〜図９を参照しながら説明する。図５〜図９は、実施形態に係る固体撮像装置１の製造方法を示す図である。
先ず、図５に示すように、半導体基板部２０の各画素１０となる領域に、複数の画素トランジスタ及びＦＤ部２２を含む画素回路部２１を形成する。次に、半導体基板部２０の上に層間絶縁膜３０を積層した後、層間絶縁膜３０を貫通するコンタクトプラグ３４を形成する。このコンタクトプラグ３４は、上述したＦＤ部２２と接続されている。次に、層間絶縁膜３０の上に捕集電極３３を形成する。捕集電極３３は、画素１０となる領域全体に形成される。
次に、捕集電極３３の上に、第２の絶縁層３２ａ及び蓄積電極３１を画素１０となる領域全体に形成する。

次に、図６に示すように、画素１０となる領域全体に形成された蓄積電極３１に、開口部を形成する。蓄積電極３１の開口部は、周知のフォトリソグラフィー及びエッチングによって形成されてもよい。

次に、図７に示すように、第２の絶縁層３２ａ及び蓄積電極３１の上に、第３の絶縁層３２ｂを形成する。このとき、第３の絶縁層３２ｂの上部を削ることによって、第３の絶縁層３２ｂは、上側の面（図７のＦ３）が平坦な面となるように形成されてもよい。

次に、図８に示すように、第２の絶縁層３２ａ及び第３の絶縁層３２ｂに、一括して開口部を形成する。この開口部は、周知のフォトリソグラフィー及びエッチングによって形成されてもよい。第２の絶縁層３２ａ及び第３の絶縁層３２ｂに形成される開口部は、平面視において、蓄積電極３１に形成された開口部と重なるように形成される。また、第２の絶縁層３２ａ及び第３の絶縁層３２ｂに形成される開口部は、蓄積電極３１に形成された開口部よりも小さくなるように形成される。また、第２の絶縁層３２ａ及び第３の絶縁層３２ｂに形成される開口部は、平面視において、開口部の中心が、蓄積電極３１に形成された開口部の中心とほぼ同じ位置になるように形成されていてもよい。

次に、図９に示すように、蓄積電極３１、第２の絶縁層３２ａ、第３の絶縁層３２ｂ及び捕集電極３３の上に半導体層３５が形成される。
次に、半導体層３５の上に光電変換層４１が形成された後、光電変換層４１の上に上部電極４２が形成される。以上のような工程を経ることによって、固体撮像装置１を製造することができる。

図１０は、実施形態の固体撮像装置１に備えられた画素１０のデバイス構造の一例を示す図である。図１０に示した画素１０の構成のうち、図３に示したものと同一の構成部分については同じ符号を付す。図１０では、上述の図３に示す画素１０の構成要素のうち、光電変換部ＰＥＣのデバイス構造と、画素回路部２１を構成するリセットトランジスタＲＸのデバイス構造とが例示されている。また、図１０では、画素回路部２１を構成する増幅トランジスタＡＸおよび選択トランジスタＳＸは、理解の容易化のため、画素回路部２１の枠外に示されているが、増幅トランジスタＡＸおよび選択トランジスタＳＸは、リセットトランジスタＲＸと共に半導体基板部２０に形成されている。
前述したように、半導体基板部２０の画素１０は、リセットトランジスタＲＸ、増幅トランジスタＡＸ、選択トランジスタＳＸを備える。以下の例ではこれらのトランジスタとして例えばＮチャンネルのＭＯＳトランジスタを用いるが、ＰチャンネルのＭＯＳトランジスタを用いてもよいし、他のトランジスタを用いてもよい。
リセットトランジスタＲＸのゲートは、導電層２４である。導電層２４は、画素１０の半導体基板部２０上に形成されている絶縁膜（不図示）を介して、半導体基板部２０の上に形成されている。導電層２４には制御信号線３−Ｂｉが接続され、リセット信号ＲＳＴが印加される。リセットトランジスタＲＳＴのドレインは、不純物拡散領域２３であり、電源電圧線に接続される。不純物拡散領域２３は、一定の電圧（例えば、Ｖ_１）に保たれている。リセットトランジスタＲＳＴのソースは、ＦＤ部２２に接続される。リセットトランジスタＲＸは、リセット信号ＲＳＴによってオン状態になると導通状態になり、ＦＤ部２２を所定の電位にリセットする。
増幅トランジスタＡＸのゲートは、ＦＤ部２２に接続される。増幅トランジスタＡＸのドレインは電源電圧線に接続される。増幅トランジスタＡＸのソースは、選択トランジスタＳＸに接続される。増幅トランジスタＡＸは、ソースフォロワとして機能する。
選択トランジスタＳＸのゲートには、選択信号線３−Ａｉが接続され、選択信号ＳＥＬが印加される。選択トランジスタＳＸのドレインは、増幅トランジスタＡＸのソースに接続される。選択トランジスタＳＸのソースは、画素信号線４−ｊに接続される。選択トランジスタＳＸは、垂直走査部３から出力された選択信号ＳＥＬによってオン状態となると、増幅トランジスタＡＸからの画素信号出力を画素信号線４−ｊに伝送する。増幅トランジスタＡＸ及び選択トランジスタＳＸによって、ＦＤ部２２の電位に応じた信号が画素信号出力として出力される。

次に、図１１に示すフローチャートに沿って、図１２及び図１３を参照しながら、実施形態の固体撮像装置１の動作を説明する。図１１は、実施形態の固体撮像装置１の動作の流れの一例を示すフローチャートである。図１２は、実施形態の固体撮像装置１の動作を説明するためのタイミングチャートである。図１３は、実施形態の固体撮像装置１の動作の各過程における画素の内部ノードのポテンシャルの一例を示す図である。ここでは、図３に示す画素１０の動作を中心に説明する。ここでは、一例として、画素１０の光電変換層４１が発生する信号電荷が電子である場合について説明する。また、ここでは、固体撮像装置１が、動画撮影等の複数のフレームの撮像を連続して行う場合について説明する。

まず、時刻ｔ０において、光電変換層４１に対して露光が実施され、光電変換層４１によって発生された信号電荷は半導体層３５に蓄積される（ステップＳ１）。より具体的には、固体撮像装置１は、蓄積電極３１の電位φ_３１、捕集電極３３の電位φ_３３及び上部電極４２の電位φ_４２が、次に示す式（１）を満たすように、蓄積電極３１、捕集電極３３及び上部電極４２に電圧ＶＢ３１，ＶＢ３３，ＶＢ４２を印加する。例えば、固体撮像装置１は、蓄積電極３１に電位φ_３１を与える電圧ＶＢ３１として０Ｖを印加し、捕集電極３３に電位φ_３３を与える電圧ＶＢ３３として−１Ｖを印加し、上部電極４２に電位φ_４２を与える電圧ＶＢ４２として−５Ｖを印加する。

このとき、光電変換層４１では、光電変換によって電子と正孔（電子―正孔対）が発生する。発生する電子―正孔対の量は、露光量に対応する。より具体的には、例えば、光電変換層４１が有機光電変換膜によって形成されている場合、露光によって有機光電変換膜中に生成された励起子は、光電変換層４１中に生じている電界によって、キャリア分離される。光電変換層４１中に生じている電界とは、上部電極４２と蓄積電極３１との電位差によって生じる電界又は上部電極４２と捕集電極３３との電位差によって生じる電界である。
信号電荷が電子の場合、電子―正孔対のうちの電子の大部分は、蓄積電極３１側に向かって移動する。このとき、電子―正孔対のうちの正孔は、上部電極４２に向かって移動し、さらに上部電極４２を介して光電変換層４１の外へ排出される。
蓄積電極３１と半導体層３５との間には第３の絶縁層３２ｂがある。そのため、光電変換層４１から蓄積電極３１へ向かって移動してきた電子は、第３の絶縁層３２ｂによるポテンシャル障壁を超えることができずに、半導体層３５内の蓄積電極３１及び第３の絶縁層３２ｂの上部分近傍（信号電荷蓄積エリア）に蓄積される。すなわち、信号電荷（電子）は、半導体層３５の内部領域であって、第３の絶縁層３２ｂとの界面近傍の領域に蓄積される。このとき、蓄積電極３１の電位は捕集電極３３の電位以上となっているため、信号電荷蓄積エリアに蓄積された信号電荷は、捕集電極３３へ向かって移動せずに信号電荷蓄積エリアに蓄積されたままとなる。
さらに、信号電荷が信号電荷蓄積エリアに蓄積される際に、上部電極４２の電位は捕集電極３３の電位よりも低くなるように電圧が印加されている。そのため、信号電荷の蓄積の際に、第２の絶縁層３２ａ及び第３の絶縁層３２ｂに形成されている開口部において、捕集電極３３を介してＦＤ部２２から半導体層３５へ電子が流入することによるノイズ（以下、「蓄積ノイズ」という。）の発生が抑制される。

まず、時刻ｔ１において、固体撮像装置１は、画素１０のＦＤ部２２のリセットを行う（ステップＳ２）。より具体的には、制御部５の制御の下、垂直走査部３は、選択信号ＳＥＬ及びリセット信号ＲＳＴをハイレベルにする。このとき、導電層２４に印加されるリセット信号ＲＳＴの電圧Ｖ_ＲＳＴは、不純物拡散領域２３に印加されている電圧Ｖ_１よりも大きい。そのため、電圧Ｖ_ＲＳＴが印加されている導電層２４のポテンシャルは、不純物拡散領域２３のポテンシャルφ_１よりも低くなり、リセットトランジスタＲＸがオン状態となる。リセットトランジスタＲＸがオン状態となると、ＦＤ部２２と不純物拡散領域２３との間で電荷のやりとりが生じる。したがって、ＦＤ部２２は、不純物拡散領域２３と同じポテンシャルφ_１になり、リセットされる（図１３の１段目を参照）。

続いて、時刻ｔ２において、制御部５の制御の下、垂直走査部３は、リセット信号ＲＳＴをローレベルとする。これにより、リセットトランジスタＲＸがオフ状態になり、ＦＤ部２２は不純物拡散領域２３と電気的に切り離される。すなわち、ＦＤ部２２はフローティング状態となる。リセットトランジスタＲＸがオフ状態となる際に、熱雑音（ｋＴＣノイズ）が発生する。そのため、ＦＤ部２２のポテンシャルは、φ_１とは異なるポテンシャルφ_２になる。ｋＴＣノイズは、リセットトランジスタＲＸをオフ状態にする度にランダムに発生するノイズである。

続いて、時刻ｔ３において、制御部５の制御の下、水平走査部４は、ＦＤ部２２の電圧を示す電圧ＶＳＩＧを読み出し、電圧ＶＳＩＧの電圧値をリセットレベルとして検出する（ステップＳ３）。詳細には、ＦＤ部２２の電圧は、画素信号ＶＳＩＧとして、増幅トランジスタＡＸを通じて画素１０から出力される。このとき、ＦＤ部２２から読み出された電圧ＶＳＩＧは、ポテンシャルφ_２に対応する電圧であり、時刻ｔ２においてリセットトランジスタＲＸがオフ状態にされた際に発生したｋＴＣノイズを含んでいる（図１３の２段目を参照）。画素１０から出力された画素信号ＶＳＩＧは、画素信号線４−ｊを通じて水平走査部４に供給される。水平走査部４は、画素信号ＶＳＩＧを増幅して電圧Ｖ_ｏｕｔを出力する。水平走査部４の信号処理部（図示なし）は、電圧Ｖ_ｏｕｔをリセットレベルとしてサンプリングして保持する。

続いて、時刻ｔ４において、固体撮像装置１は、信号電荷をＦＤ部２２に転送する（ステップＳ４）。また、時刻ｔ４において、固体撮像装置１は、時刻ｔ０から行われていた露光及び信号電荷の蓄積を終了（完了）する。
より具体的には、固体撮像装置１は、蓄積電極３１の電位φ_３１、捕集電極３３の電位φ_３３及び上部電極４２の電位φ_４２が、次に示す式（２）を満たすように、蓄積電極３１、捕集電極３３及び上部電極４２に電圧を印加する。例えば、制御部５の制御の下、垂直走査部３は、蓄積電極３１に電位φ_３１を与える電圧ＶＢ３１として−１Ｖを印加し、捕集電極３３に電位φ_３３を与える電圧ＶＢ３３として０Ｖを印加し、上部電極４２に電位φ_４２を与える電圧ＶＢ４２として−５Ｖを印加する。

このとき、信号電荷蓄積エリアのエッジ付近（蓄積電極３１に形成された開口部付近）と捕集電極３３との間に、フリンジ電界が生じる。なお、フリンジ電界は、蓄積電極３１と捕集電極３３との間の電位差によって生じるものであり、信号電荷蓄積エリアの中央付近（すなわち、半導体層３５内の蓄積電極３１の上部分の中央付近）には発生しない。
このフリンジ電界によって、信号電荷蓄積エリアのエッジ付近に蓄積されていた信号電荷は、図３の矢印Ａに示すように、半導体層３５内を移動し、半導体層３５及び捕集電極３３が接している部分へ到達することによって、捕集電極３３へ転送される。半導体層３５及び捕集電極３３が接している部分とは、蓄積電極３１、第２の絶縁層３２ａ及び第３の絶縁層３２ｂに形成された開口部である。このとき、フリンジ電界によって転送される信号電荷が半導体層３５内を移動する距離は、蓄積電極３１の厚み、第２の絶縁層３２ａの厚み（図３のｔｈ１）及び第３の絶縁層３２ｂの蓄積電極３１の上部分の厚み（図３のｔｈ２）の総和に対応する。
信号電荷蓄積エリアのエッジ付近に蓄積されていた信号電荷が捕集電極３３に転送されることによって、信号電荷蓄積エリアのエッジ付近の信号電荷密度が低くなる。そのため、信号電荷蓄積エリアにおけるエッジ付近と中央付近との間に信号電荷の濃度差が発生する。すなわち、信号電荷蓄積エリアにおいて、信号電荷の濃度勾配が発生する。この信号電荷の濃度勾配によって、信号電荷蓄積エリアの中央付近に蓄積されている信号電荷は、信号電荷蓄積エリアのエッジ付近に向かって拡散によって移動する。
このようにして、蓄積電極３１と捕集電極３３との間の電位差によるフリンジ電界が信号電荷蓄積エリアの中央付近に生じない場合でも、信号電荷蓄積エリアの中央付近に蓄積されていた信号電荷を捕集電極３３に転送することができる。また、このとき、上部電極４２の電位は、蓄積電極３１の電位以下になるように制御されている。そのため、蓄積電極３１の上部分に蓄積された信号電荷（電子）が、上部電極４２に向かって移動することが抑制される。

捕集電極３３に転送された信号電荷は、コンタクトプラグ３４を介して、ＦＤ部２２へ転送される。ＦＤ部２２のポテンシャルは、信号電荷が信号電荷蓄積エリアから転送されることによって、ポテンシャルφ_３になる（図１３の３段目を参照）。
一般に、拡散による電荷の移動速度は、電界ドリフトによる電荷の移動速度に比べて遅い。したがって、信号電荷が信号電荷蓄積エリアの中を拡散によって移動する時間は、信号電荷が蓄積電極３１と捕集電極３３との間のフリンジ電界によって移動する時間に比べて長い。しかし、後述するように、半導体層３５が、移動度が十分に高い材料によって形成されている場合、蓄積電極３１上から捕集電極３３へ信号電荷を現実的な時間内で転送することができる。
固体撮像装置１は、上記のステップＳ１からステップＳ４を繰り返して実行することで、複数のフレームの撮像を行う。また、固体撮像装置１は、上述のステップＳ１からステップＳ４を繰り返し実行する都度、上記のステップＳ４の後に、次に説明するステップＳ５及びステップＳ６を実行する。

上述のステップＳ４の後、時刻ｔ５において、制御部５の制御の下、水平走査部４は、画素信号として、ＦＤ部２２の電圧を示す電圧ＶＳＩＧを検出する（ステップＳ５）。詳細には、ＦＤ部２２の電圧は、画素信号ＶＳＩＧとして、増幅トランジスタＡＸ及び選択トランジスタＳＸを通じて画素１０から出力される。このとき、画素信号ＶＳＩＧの電圧は、ポテンシャルφ_３に対応する電圧である（図１３の４段目を参照）。
時刻ｔ１にＦＤ部２２がリセットされてから、ｋＴＣノイズはＦＤ部２２に保持されたままである。そのため、画素信号ＶＳＩＧには、時刻ｔ３において検出された電圧ＶＳＩＧに含まれているｋＴＣノイズと同じｋＴＣノイズが含まれる。
画素１０から出力された画素信号ＶＳＩＧは、画素信号線４−ｊを通じて水平走査部４に供給される。水平走査部４は、画素信号ＶＳＩＧを増幅して電圧Ｖ_ｏｕｔを出力する。水平走査部４の信号処理部（図示なし）は、電圧Ｖ_ｏｕｔをサンプリングして保持する。

続いて、時刻ｔ６において、制御部５の制御の下、水平走査部４の信号処理部は、上記のサンプリングにより得られた電圧Ｖ_ｏｕｔから信号電圧ＶＳを算出する（ステップＳ６）。詳細には、水平走査部４の信号処理部は、前述の時刻ｔ３におけるＦＤ部２２の電圧ＶＳＩＧに基づく電圧Ｖ_ｏｕｔ（リセットレベル）のサンプリング値と、時刻ｔ６におけるＦＤ部２２の電圧ＶＳＩＧに基づく電圧Ｖ_ｏｕｔのサンプリング値との差分を演算し、その演算結果を信号電圧ＶＳとして出力する。この信号電圧ＶＳは、露光により光電変換層４１が生成した電荷量に相当する信号成分を表す。
このように、固体撮像装置１によれば、前リセット方式のＣＤＳ処理を用いてｋＴＣノイズを除去した信号電圧を得ることができる。

次に、信号電荷蓄積エリアに蓄積された信号電荷が、拡散によって信号電荷蓄積エリアから捕集電極３３に転送されるまでに要する時間の見積もりについて説明する。蓄積電極の上部に蓄積された信号電荷が拡散によって移動する時間の見積もりは、以下の参考文献２に記載されているMOS bucket bridgeの転送時間を用いて行った。
参考文献２：M.G.Collet and L.J.M.Esser, Festkorperprobleme XIII, 1973, p337

図１４は、MOS bucket bridgeの転送時間の計算式におけるモデルを示す図である。図１４に示したモデルにおいて、互いに隣接すると共に連続するＭＯＳ（Metal Oxide Semiconductor）構造（以下、「ＭＯＳ」という。）が形成されている。図１４のＭＯＳは、半導体基板Ｊ１と、ゲート酸化膜Ｊ２と、ゲート電極Ｊ３とを有する。半導体基板Ｊ１は、ｐ型シリコンを用いて形成されている。半導体基板Ｊ１内に、チャネル部Ｊ４が、ｎ型シリコンを用いて形成されている。ゲート酸化膜Ｊ２は、半導体基板Ｊ１の上にＳｉＯ_２によって形成される。ゲート電極Ｊ３は、ゲート酸化膜Ｊ２の上に形成される。
このように構成されたMOS bucket bridgeでは、ゲート電極Ｊ３直下のチャネル部Ｊ４に蓄積されている電荷が隣接するＭＯＳに転送される。MOS bucket bridgeでは、電荷の転送過程は、エッジ部分Ｊ５におけるフリンジ電界によるドリフト過程と、チャネル部Ｊ４における拡散過程とから構成されている。
また、MOS bucket bridgeでは、チャネル部Ｊ４のドーピング濃度が十分に高く、エッジ部Ｊ５付近を除いたチャネル部Ｊ４の電位勾配が無い（電位勾配が平坦とみなせる）と仮定されている。また、電位ブロック領域Ｊ６において、電荷転送時の電流は連続であると仮定されている。
MOS bucket bridgeにおける転送時間と蓄積電荷量の関係は、電荷の拡散過程を考慮して、次に示す式（３）及び式（４）で表される。

ここで、ｔは、電荷の転送開始時をｔ＝０とした場合の時刻である。Ｑｓ（０）は、電荷の転送開始時（ｔ＝０）にチャネル部Ｊ２に蓄積されている電荷量であり、Ｑｓ（ｔ）は、転送開始から時刻ｔにチャネル部Ｊ４に蓄積されている電荷量である。さらに、Ｃ_ｏｘは、単位面積当たりのチャネル部Ｊ４の容量であり、Ｌ_Ｂは、隣接するＭＯＳのゲート電極間の距離であり、Ｌ_Ｃは、ＭＯＳのゲート電極長である。さらに、μ_ｎは、シリコン層（半導体基板Ｊ１）の移動度であり、ｑは、電気素量であり、ｎ_０は、単位面積当たりの初期電子数（ｔ＝０における電子数）である。

図１４に示したMOS bucket bridgeのモデルと、図３及び図４に示した画素１０とを比較すると、半導体基板Ｊ１は、画素１０における半導体層３５とみなすことができる。また、ゲート酸化膜Ｊ２は、画素１０における蓄積電極３１上に形成された第３の絶縁層３２ｂとみなすことができる。また、ゲート電極Ｊ３は、画素１０における蓄積電極３１とみなすことができる。また、電荷が転送される先である隣接するＭＯＳのゲート電極は、画素１０における捕集電極３３とみなすことができる。
すなわち、μ_ｎは、半導体層３５の移動度とみなすことができる。また、隣接するＭＯＳのゲート電極間の距離Ｌ_Ｂは、蓄積電極３１から捕集電極３３への信号電荷が転送される距離（以下、「電荷の転送距離」という。）Ｌ_１とみなすことができる。また、ＭＯＳのゲート電極長Ｌ_Ｃは、蓄積電極３１のエッジ間の最小寸法の半分Ｌ_２とみなすことができる。また、単位面積当たりのチャネル部Ｊ４の容量Ｃ_ｏｘは、半導体層３５と第３の絶縁層３２ｂと蓄積電極３１とで形成されるキャパシタの単位面積当たりの容量とみなすことができる。

例えば、図４に示すように、蓄積電極３１に形成された開口部が、３つの近接する開口部が略正三角形をなすように形成されている場合、電荷の転送距離Ｌ_１は、次に示す式（５）で表される。

ここで、ｔｈｓ１は、蓄積電極３１の側面を覆っている第３の絶縁層３２ｂの側壁の厚みであり、ｔｈ１は、第２の絶縁層３２ａの厚みであり、ｔｈ３は、蓄積電極３１を覆う第３の絶縁層３２ｂの厚みである（図３）。また、蓄積電極３１を覆う第３の絶縁層３２ｂの厚みｔｈ３は、蓄積電極３１の厚みと、第３の絶縁層３２ｂの蓄積電極３１の上部分の厚みｔｈ２との和に対応する。
また、この場合、Ｌ_２は、次に示す式（６）で表される。

ここで、図３に示すように、Ｐ１は、蓄積電極３１に開口部が配置されている間隔（ピッチ）である。すなわち、Ｐ１は、１つの開口部の中心と、その開口部に隣接する開口部の中心との距離である。Ｄ１は、蓄積電極３１に形成された開口部の直径である。

既存の４トランジスタ構成のCMOSイメージセンサ（以下、「既存ＣＭＯＳセンサ」という。）と同等の高速読み出しを実施するためには、固体撮像装置１は、各画素から信号を読み出す動作（以下、「信号読み出し動作」という。）を1/(f×Line)秒以内に行う必要がある。ここで、ｆは、フレーム周波数であり、Lineは画素アレイ２（センサアレイ）の行数である。信号読み出し動作には、各画素から信号電圧を読み出す動作と、ＦＤ部２２をリセットする動作とが含まれる。ＦＤ部２２をリセットする動作には、例えば、２μｓｅｃ程度の時間がかかる。
上述した信号読み出し動作の時間についての条件及び式（３）〜（６）から、固体撮像装置１は、既存ＣＭＯＳセンサと同等の高速読み出しを実施するために、次に示す式（７）を満足するように構成されている必要がある。

ここで、Ｓ_Ｃは、１つの画素１０あたりの蓄積電極３１の面積であり、Ｑは、信号電荷の読み出し動作の後（すなわち、1/(f×Line)秒後）に信号電荷蓄積エリアに残っている信号電荷数（転送残りの信号電荷数）である。
固体撮像装置１が、既存ＣＭＯＳセンサと同等の読み出しノイズで動作するためには、転送残りの信号電荷数Ｑは、既存のセンサと同程度以下となる必要がある。固体撮像装置１が、例えば、埋め込み型シリコンフォトダイオードの暗電流ノイズと同等の読み出しノイズで動作するためには、転送残りの信号電荷数Ｑは、０．５電子程度以下となる必要がある。また、固体撮像装置１が、例えば、以下の参考文献３に記載されているフィードバックリセットを適用した有機積層型ＣＭＯＳイメージセンサ（以下、「フィードバックリセット有機ＣＭＯＳセンサ」という。）の読み出しノイズと同等の読み出しノイズで動作するためには、転送残りの信号電荷数Ｑは、２．３電子程度以下となる必要がある。
参考文献３：M.Ishii, S.Kasuga, K.Yazawa, Y.Sakata, T.Okino, Y.Sato, J.Hirase, Y.Hirose, T.Tamaki, Y.Matsunaga, and Y.Kato, “An ultra-low noise photoconductive film image sensor with a high speed column feed back amplifer noise canceller” 2013 Symposium on VLSI Circuits Digest of Technical Papers, C8

例えば、既存ＣＭＯＳセンサと同等の高速読み出しを行い、さらに、フィードバックリセット有機ＣＭＯＳセンサと同等の読み出しノイズで動作するためには、固体撮像装置１は、次に示す式（８）を満足するように形成されている必要がある。

次に、上記のように構成された固体撮像装置１における、半導体層３５に用いる半導体材料の移動度について説明する。
ここでは、一例として、固体撮像装置１の画素１０における各層の構成を以下のように仮定して、式（７）を用いて、半導体層３５の移動度として必要な条件を見積もった場合について説明する。ここでは、蓄積電極３１に形成された開口部の直径Ｄ１が１５０ｎｍであり、蓄積電極３１に開口部が配置されている間隔Ｐ１が３５０ｎｍであると仮定する。さらに、蓄積電極３１の側面を覆っている第３の絶縁層３２ｂの側壁の厚みｔｈｓ１が５０ｎｍであり、第３の絶縁層３２ｂの蓄積電極３１の上部分の厚みｔｈ２が１０ｎｍであると仮定する。さらに、第２の絶縁層３２ａの厚みｔｈ１及び蓄積電極３１を覆う第３の絶縁層３２ｂの厚みｔｈ３の和が４８ｎｍであると仮定する。すなわち、式（７）のＬ_１を９８ｎｍ、Ｌ_２を１００ｎｍと仮定する。

固体撮像装置１が画素サイズ１９２０×１０８０のFull-HD（すなわち、Lineが１９２０）であり、フレーム周波数ｆが６０Ｈｚである場合、固体撮像装置１は、既存ＣＭＯＳセンサと同等の高速読み出しを実施するために、信号読み出し動作を８．６μｓｅｃ以内に行う必要がある。この場合、式（７）のｆは６０Ｈｚ、Lineは１９２０とすることができる。また、固体撮像装置１の読み出しノイズが、埋め込み型シリコンフォトダイオードの暗電流ノイズと同等の読み出しノイズであると仮定すると、式（７）における転送残りの信号電荷数Ｑは０．５とすることができる。上記の各値を代入した式（７）によれば、このように構成された固体撮像装置１の半導体層３５の移動度μnは、０．８６５ｃｍ^２／（Ｖ・ｓｅｃ）以上である必要がある。

図１５は、各種半導体材料の移動度の一例を示す表である。図１５の表に示した各種半導体材料の中で、移動度μnが、０．８６５ｃｍ^２／（Ｖ・ｓｅｃ）以上である材料は、グラフェン、ＩＧＺＯ、ダイヤモンド、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）、シリコンカーバイド（ＳｉＣ）、C8-BTBT及びC10-DNBDTである。

式（７）において、半導体層３５の移動度μnは、Ｌ_１とＬ_２との積が小さい値であるほど、小さい値となる。したがって、Ｌ_１とＬ_２との積が小さい値となるように固体撮像装置１を形成することによって、半導体層３５に用いる半導体材料の移動度が低い場合であっても、既存ＣＭＯＳセンサと同等の高速読み出しを実施することができる。

固体撮像装置１は、Ｌ_１の値を小さくすることによって、式（７）におけるＬ_１とＬ_２との積を小さい値となるように形成されてもよい。Ｌ_１は、上記式（５）によって表されるように、蓄積電極３１の側面を覆っている第３の絶縁層３２ｂの側壁の厚みｔｈｓ１と、第２の絶縁層３２ａの厚みｔｈ１と、蓄積電極３１を覆う第３の絶縁層３２ｂの厚みｔｈ３との和である。そのため、固体撮像装置１は、第２の絶縁層３２ａの厚みｔｈ１又は蓄積電極３１を覆う第３の絶縁層３２ｂの厚みｔｈ３を小さい値とすることで、Ｌ_１の値が小さくなるように形成されることができる。

画素１０の製造において、一般に、積層方向の厚みを調整することは、例えばフォトリソグラフィー及びエッチングによって各構成要素の面内の位置又は間隔を制御することよりも、より精密なスケールで行うことができる。また、積層方向の厚みの制御は、面内の位置又は間隔の制御に比べ、より容易に行うことができる。例えば、積層方向の厚みの調整は、数ｎｍのオーダーにおいて行うことができる。
画素１０の積層方向とは、画素１０の各層が積層される方向である。すなわち、画素１０の積層方向は、半導体基板部２０の面に対して垂直な方向である。画素１０の面内とは、画素１０の積層方向に垂直な面の面内である。
第２の絶縁層３２ａ及び第３の絶縁層３２ｂの積層方向の厚み（膜厚）を小さい値となるように形成することによって、信号蓄積エリアに蓄積されていた信号電荷が捕集電極３３へ転送される際の電荷の転送距離Ｌ_１を短くすることができる。これによって、固体撮像装置１は、蓄積されていた信号電荷が捕集電極３３へ転送される際に、半導体層３５を形成する半導体材料のトラップ準位の影響を受けることを抑制することができる。

さらに、半導体層３５に用いる半導体材料のバンドギャップは、既存のフォトダイオードに使用されているシリコン（Ｓｉ）のバンドギャップ以上の大きさであることが望ましい。これによって、固体撮像装置１は、半導体層３５内において、室温の熱エネルギーによって励起されたキャリアが半導体層３５内に蓄積されている信号電荷に混ざり、ノイズとなることを抑制することができる。上記の図１５の表に示した各種半導体材料の中で、バンドギャップがシリコン（Ｓｉ）のバンドギャップ以上の大きさである半導体材料は、ＩＧＺＯ、ダイヤモンド、シリコン（Ｓｉ）、ガリウムヒ素（ＧａＡｓ）、シリコンカーバイド（ＳｉＣ）、Ｃ６０（フラーレン）、ホウ素フタロシアニン（ＳｕｂＰｃ）の共蒸着膜、C8-BTBT及びC10-DNBDTである。

次に、固体撮像装置１の動作の各過程における、画素１０の内部の電位分布を有限要素法（Finite Element Method）により計算した結果について説明する。図１６は、有限要素法による電位分布の計算に用いたモデルを示す図である。
図１６に示すように、計算に用いたモデルは、図３に示す画素１０の一部分に相当する。ここでは、画素１０において、蓄積電極３１、捕集電極３３及び上部電極４２はＩＴＯによって形成され、第２の絶縁層３２ａ及び第３の絶縁層３２ｂはＳｉＯ_２により形成され、半導体層３５はＩＧＺＯにより形成され、光電変換層４１は有機光電変換膜（ＯＰＦ）により形成されていると仮定した。さらに、蓄積電極３１の厚みと、第２の絶縁層３２ａの厚みと、第３の絶縁層３２ｂの蓄積電極３１の上部分の厚みとの総和は３３ｎｍであると仮定した。さらに、蓄積電極３１の側面を覆っている第３の絶縁層３２ｂの側壁の厚みは５０ｎｍであると仮定した。さらに、半導体層３５の厚みは４８ｎｍであり、有機光電変換膜（光電変換層４１）の厚みは８０ｎｍであると仮定した。さらに、蓄積電極３１に形成された開口部の直径は１５０ｎｍであり、蓄積電極３１に形成されている開口部が配置されている間隔は３５０ｎｍであると仮定した。

図１７〜図２０は、図１６のモデルを用いた有限要素法による電位分布の計算結果の一例を示す図である。有限要素法の計算は、周期境界条件を設けずに、１ｎｍ×１ｎｍのメッシュ条件で２次元について行った。
ここでは、信号電荷の蓄積及び信号電荷の転送の際における、画素１０の内部の電位分布についての計算結果を中心に説明する。ここでは、一例として、画素１０の光電変換層４１が発生する信号電荷が電子である場合について説明する。

図１７は、信号電荷の蓄積の際の画素１０の内部の電位分布についての計算結果の一例を示す図である。ここでは、信号電荷の蓄積の際、画素１０において、固体撮像装置１は、蓄積電極３１に電位φ_３１（ＶＢ３１）として０Ｖ、捕集電極３３に電位φ_３３（ＶＢ３３）として０Ｖ、上部電極４２に電位φ_４２（ＶＢ４２）として−５．５Ｖがそれぞれ印加されていると仮定している。このとき、図１７に示すように、画素１０内の積層方向において、上部電極４２側の電位が高くなり、蓄積電極３１側の電位が低くなる。そのため、光電変換層４１（ＯＰＦ）内で生成された信号電荷（電子）は、光電変換層４１から蓄積電極３１の方向へ引き寄せられて移動する。

図１８は、図１７に示す画素１０の内部の電位分布のプロファイルを示す図である。図１８の図において、横軸は、画素１０内の位置を示し、縦軸は、電位（静電ポテンシャルに対応する）を示す。図１８の上段の図は、図１７のＡ１−Ａ２線に沿った電位分布のプロファイル（画素１０の面内方向のプロファイル）を示す。図１８の下段の図は、図１７のＢ１−Ｂ２線に沿った電位分布のプロファイル（画素１０の積層方向のプロファイル）を示す。

図１８の上段に示すように、半導体層３５の内部において、蓄積電極３１の上部分（図１８のＡａ１）の電位は、蓄積電極３１の開口部（図１８のＡａ２及びＡａ３）の電位よりも低くなっている。すなわち、半導体層３５の内部の蓄積電極３１の上部分に、ポテンシャルの井戸が形成されている。固体撮像装置１は、このポテンシャル井戸が形成されていることによって、信号電荷を信号蓄積エリアに効率よく集めることができる。
図１８の上段に示すように、このポテンシャルの井戸部分の深さは、０．５７Ｖであることから、画素１０の飽和電荷量を見積もることができる。画素１０が一辺１．１μｍの正方形であり、単位面積容量が１．１５×１０^−２[F／ｍ^２]であり、蓄積電極面積が１．０５１[μｍ^２]であると仮定すると、画素１０の飽和電荷量は４３０００電子であると見積もることができる。この飽和電荷量は、同じ画素サイズの既存ＣＭＯＳセンサの飽和電荷量（約１０３００電子と見積もられる）よりも大きい。すなわち、固体撮像装置１は、既存ＣＭＯＳセンサと同等以上の飽和電子数を実現することができる。
また、図１８の上段に示すように、信号電荷の蓄積時において、捕集電極３３及び蓄積電極３１に同じ電位（０Ｖ）を与えるように電圧を印加した場合でも、半導体層３５の内部の蓄積電極３１の上部分にポテンシャルの井戸が形成される。このポテンシャルの井戸は、蓄積電極３１、捕集電極３３及び上部電極４２における位置関係と、光電変換層４１（ＯＰＦ）及び半導体層３５（ＩＧＺＯ）の誘電率の違いとによって形成される。

図１８の下段に示すように、画素１０の積層方向において、半導体層３５（図１８のＢａ１）の電位は、上部電極４２（図１８のＢａ３）の電位よりも低くなっている。また、半導体層３５内の電位分布は、捕集電極３３（図１８のＢａ４）側の電位が低くなっており、捕集電極３３側から光電変換層４１（図１８のＢａ２）側に近づくにつれて電位が高くなっている。半導体層３５内において、このような電位分布が形成されているため、信号電荷蓄積時に、電荷がＦＤ部２２から捕集電極３３を介して半導体層３５に流入して蓄積電極３１へ向かって移動することが抑制される。すなわち、蓄積ノイズの発生が抑制される。

図１９は、信号電荷の転送の際の画素１０の内部の電位分布についての計算結果の一例を示す図である。ここでは、信号電荷の転送の際、画素１０において、固体撮像装置１は、蓄積電極３１に電位φ_３１（ＶＢ３１）として−２Ｖ、捕集電極３３に電位φ_３３（ＶＢ３３）として０Ｖ、上部電極４２に電位φ_４２（ＶＢ４２）として−５．５Ｖがそれぞれ印加されていると仮定している。図１９に示すように、信号電荷の転送時、画素１０の積層方向において、上部電極４２側の電位が高くなり、蓄積電極３１及び捕集電極３３側の電位が低くなる。

図２０は、図１９に示す画素１０の内部の電位分布のプロファイルを示す図である。図２０の図において、横軸は、画素１０内の位置を示し、縦軸は、電位（静電ポテンシャルに対応する）を示す。図２０は、図１９のＡ１−Ａ２線に沿った面内方向の電位分布のプロファイル（画素１０の面内方向のプロファイル）を示す。図１９のＡ１−Ａ２線の画素１０における位置は、図１７の画素１０におけるＡ１−Ａ２線と同じ位置である。
図２０に示すように、半導体層３５の内部において、蓄積電極３１の開口部の上部分（図２０のＡａ２及びＡａ３）の電位は、蓄積電極３１の上部分（図２０のＡａ１）の電位よりも低くなっている。第３の絶縁層３２ｂの開口部の上部分（図２０のＡａ３）の電位は、蓄積電極３１の開口部であって第３の絶縁層３２ｂが形成されている部分の上部分（図２０のＡａ２）の電位よりも低くなっている。蓄積電極３１の開口部であって第３の絶縁層３２ｂが形成されている部分の上部分（図２０のＡａ２）の電位は、蓄積電極３１の上部分側（図２０のＡａ１）から第３の絶縁層３２ｂの開口部の上部分（図２０のＡａ３）へ近付くにつれて低くなっている。
このように形成された電位分布によって、信号電荷蓄積エリア内の、蓄積電極３１の開口部に近いエッジ部分に蓄積されている信号電荷は、半導体層３５内を移動して捕集電極３３に転送される。このとき、図１９に示すように、画素１０の積層方向において、上部電極４２側の電位が高くなっているため、信号電荷が上部電極４２側へ向かって逆流することが抑制される。
また、蓄積電極３１の側面を覆う第３の絶縁層３２ｂの側壁の厚みは、第３の絶縁層３２ｂの蓄積電極３１上部付近における厚みよりも厚いことが望ましい。これによって、図１９及び図２０に示すように、半導体層３５内に電位分布が形成され、信号電荷が信号蓄積エリアから捕集電極３３へ転送されることができる。

次に、実施形態の固体撮像装置１の性能について説明する。図２１は、実施形態に係る固体撮像装置１の性能の一例を示す表である。図２１の表に示すように、本実施形態に係る固体撮像装置１によれば、転送残りによるノイズ、蓄積ノイズ、ｋＴＣノイズ及び飽和電子数のいずれの項目においても、関連する技術と比較して優れた特性が得られている。なお、図２１の表中のＦＢＲ（Feed Back Reset）方式は、上記の参考文献３に基づいている。

以上説明した実施形態によれば、固体撮像装置１は、蓄積電極３１、第２の絶縁層３２ａ、第３の絶縁層３２ｂを覆うように形成され、捕集電極３３と接するように形成された半導体層３５を持つことによって、信号電荷の転送残りを抑制することが可能となる。
特に、蓄積電極３１及び捕集電極３３の電位差によるフリンジ電界が、半導体層３５の蓄積電極３１上の中央部分に発生しない場合においても、固体撮像装置１は、半導体層３５内における信号電荷の拡散を用いて、信号電荷蓄積エリアに蓄積された信号電荷を捕集電極３３に転送することによって、既存ＣＭＯＳセンサと同等の高速読み出しを実施することが可能となる。

また、本実施形態によれば、半導体層３５において、光電変換層４１における光電変換により生成された信号電荷を蓄積し保持することができる。そのため、固体撮像装置１は、前リセット方式のＣＤＳ処理を用いることで、後リセット方式のＣＤＳ処理を行う場合に比べ、より精度良くｋＴＣノイズを除去することが可能となる。

また、固体撮像装置１は、さらに、第２の絶縁層３２ａと、蓄積電極３１と、第３の絶縁層３２ｂとを持つ。第２の絶縁層３２ａは、捕集電極３３上に形成され、開口部を有する。蓄積電極３１は、第２の絶縁層３２ａ上に形成され、第２の絶縁層３２ａの開口部と平面視において重なる位置に形成された開口部を有し、捕集電極３３と接しないように形成される。第３の絶縁層３２ｂは、蓄積電極３１の上面及び側面を覆うように形成され、蓄積電極３１及び第２の絶縁層３２ａの開口部と平面視において重なる位置に形成された開口部を有する。

このように構成された固体撮像装置１では、信号電荷は、第２の絶縁層３２ａ及び第３の絶縁層３２ｂの開口部の中を画素１０の積層方向へ移動して転送される。そのため、半導体層３５の膜厚を薄く構成することによって、信号電荷の転送される距離を短くすることできる。これによって、半導体層３５内を移動する信号電荷が半導体層３５内のトラップ準位の影響を受けることが抑制される。すなわち、信号電荷が半導体層３５内のトラップ準位の影響を受けることによって、信号電荷の実効的な移動度が低下することが抑制される。そのため、固体撮像装置１は、より効率よく信号電荷を転送することが可能となる。したがって、固体撮像装置１は、半導体層３５に、より移動度が低い材料を用いた場合においても、既存のセンサと同等の高速読み出しを実施することが可能となる。

さらに、固体撮像装置１において、蓄積電極３１の側面を覆っている第３の絶縁層３２ｂの側壁の厚みは、第３の絶縁層３２ｂの蓄積電極３１上面を覆う部分の厚みよりも厚い。このように構成された固体撮像装置１では、信号電荷の転送時に、半導体層３５内においてポテンシャル井戸が形成される。そのため、信号電荷は、蓄積電極３１、第２の絶縁層３２ａ及び第３の絶縁層３２ｂの開口部を通って、捕集電極３３に転送されることができる。すなわち、固体撮像装置１は、信号電荷を転送することが可能となる。

また、このように構成された固体撮像装置１では、信号電荷蓄積時に、半導体層３５内において電位分布が形成される。半導体層３５内の画素１０の積層方向における電位分布は、捕集電極３３側の電位が高く、捕集電極３３側から光電変換層４１側に近づくにつれて電位が低くなっている。そのため、電荷がＦＤ部２２から捕集電極３３を介して半導体層３５に流入して蓄積電極３１へ向かって移動することが抑制される。すなわち、蓄積ノイズの発生が抑制される。

また、固体撮像装置１は、蓄積電極３１の開口部を増やすことによって、半導体層３５内のフリンジ電界が発生するエリアをより広くすることができる。そのため、固体撮像装置１は、信号電荷蓄積エリアに蓄積された信号電荷を捕集電極３３に、より効率良く転送することが可能となる。すなわち、固体撮像装置１は、蓄積電極に開口部をより多く持つことによって、同じ転送時間内により多くの信号電荷を転送することができる。したがって、固体撮像装置１は、より多くの信号電荷を信号電荷蓄積エリアに蓄積することが可能となり、ダイナミックレンジをより広くとることが可能となる。

また、このように構成された固体撮像装置１は、蓄積電極３１、第２の絶縁層３２ａ及び第３の絶縁層３２ｂの開口部を穴加工によって形成されることができる。そのため、例えば、蓄積電極３１の上とその周囲とにのみ選択的に第３の絶縁層３２ｂを形成する場合等に比べて、固体撮像装置１は、より容易に製造されることができる。

以下、変形例について説明する。上記各実施形態では、固体撮像装置はＣＭＯＳイメージセンサによるものとしたが、ＣＣＤイメージセンサによるものであってもよい。
また、上記実施形態において、蓄積電極３１の開口部の配置は、図４に示す配置に限定される必要はない。図２２は、画素１０の上面図であって蓄積電極の形状の変形例の一例を示す図である。図２２に示す具体例では、蓄積電極３１の開口部は、略格子状に配置されるように形成されている。

以上説明した少なくともひとつの実施形態によれば、半導体層は、蓄積電極、第２の絶縁層、第３の絶縁層を覆うように形成される。半導体層は、光電変換層によって生成された信号電荷を蓄積して保持し、蓄積された信号電荷を捕集電極に転送する。そのため、信号電荷の転送残りを抑制することが可能となる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１…固体撮像装置、２…画素アレイ、３…垂直走査部、４…水平走査部、５…制御部、３−Ａ１〜３−Ａｎ…選択信号線、３−Ｂ１〜３−Ｂｎ…制御信号線、４−１〜４−ｍ…画素信号線、１０…画素、２０…半導体基板部、２１…画素回路部、２２…ＦＤ部、２３…不純物拡散領域、２４…導電層、３０…層間絶縁膜、３１…蓄積電極、３２ａ…第２の絶縁層、３２ｂ…第３の絶縁層、３３…捕集電極、３４…コンタクトプラグ、３５…半導体層、４１…光電変換層、４２…上部電極

Claims (8)

1. 第１の絶縁層上に形成された捕集電極と、
   前記捕集電極上に形成され、開口部を有する第２の絶縁層と、
   前記第２の絶縁層上に形成され、前記第２の絶縁層の開口部と平面視において重なる位置に形成された開口部を有し、前記捕集電極と接しないように形成された蓄積電極と、
   前記蓄積電極の上面及び側面を覆うように形成され、前記第２の絶縁層の開口部と平面視において重なる位置に形成された開口部を有する第３の絶縁層と、
   前記第２の絶縁層と前記第３の絶縁層とを覆うように形成され、前記第２の絶縁層の開口部において前記捕集電極と接するように形成された半導体層と、
   前記半導体層上に形成された光電変換層と、
   前記光電変換層上に形成された上部電極と、
   を備える、撮像素子。
2. 前記蓄積電極の側面を覆う前記第３の絶縁層の厚みは、前記蓄積電極の上面を覆う前記第３の絶縁層の厚みよりも厚い、
   請求項１に記載の撮像素子。
3. 前記半導体層の移動度をμ_ｎとし、前記蓄積電極の面積をＳ_Ｃとし、前記蓄積電極のエッジ間の最小寸法をＬ_２とし、前記蓄積電極と前記捕集電極との距離をＬ_１とし、前記半導体層と前記第２の絶縁層と前記蓄積電極とで形成されるキャパシタの単位面積当たりの容量をＣ_ｏｘとし、前記撮像素子のフレーム周波数をｆとし、センサアレイの行数をＬｉｎｅとし、転送残りの信号電荷数をＱとし、電気素量をｑとしたときに、
   の関係を満足する、請求項１または請求項２に記載の撮像素子。
4. 前記半導体層が、シリコンカーバイド、IGZO、ダイヤモンド、グラフェン、カーボンナノチューブ、縮合多環炭化水素化合物及び縮合複素環化合物のうちの少なくとも１つを含む半導体により形成された、
   請求項１から請求項３のうちいずれか１項に記載の撮像素子。
5. 前記捕集電極が、ＺｎＯ、ＩＴＯ(Indium-Tin-Oxide)及びグラフェンのうちのいずれか１つを含む膜である、
   請求項１から請求項４のうちいずれか１項に記載の撮像素子。
6. 前記蓄積電極が、ＺｎＯ、ＩＴＯ及びグラフェンのうちのいずれか１つを含む膜である、
   請求項１から請求項５のうちいずれか１項に記載の撮像素子。
7. 前記半導体層は、波長が４００ｎｍ以上７５０ｎｍ以下の光を８０％以上透過させる、
   請求項１から請求項６のうちいずれか１項に記載の撮像素子。
8. 請求項１から請求項７のうちいずれか１項に記載の撮像素子を含む固体撮像装置。