JP6740905B2 - 撮像装置およびその制御方法 - Google Patents

撮像装置およびその制御方法 Download PDF

Info

Publication number
JP6740905B2
JP6740905B2 JP2016574628A JP2016574628A JP6740905B2 JP 6740905 B2 JP6740905 B2 JP 6740905B2 JP 2016574628 A JP2016574628 A JP 2016574628A JP 2016574628 A JP2016574628 A JP 2016574628A JP 6740905 B2 JP6740905 B2 JP 6740905B2
Authority
JP
Japan
Prior art keywords
pixel
pixels
unit
green
pixel units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016574628A
Other languages
English (en)
Other versions
JPWO2016129163A1 (ja
Inventor
健三郎 関
健三郎 関
宮腰 大輔
大輔 宮腰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2016129163A1 publication Critical patent/JPWO2016129163A1/ja
Application granted granted Critical
Publication of JP6740905B2 publication Critical patent/JP6740905B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14645Colour imagers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Color Television Image Signal Generators (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本開示は、例えばカラー撮影に好適な撮像装置およびその制御方法に関する。
一般に、撮像装置では、フォトディテクタを含む画素がマトリクス状に配置され、各フォトディテクタが、受光量に応じた電気信号を生成する。そして、例えば、AD変換回路(Analog to Digital Converter)が、各画素において生成された電気信号(アナログ信号)をデジタル信号に変換する。そして、撮像装置は、1フレーム分のデジタル信号を撮像データとして出力する。例えば、特許文献1,2には、複数のAD変換回路を備えた撮像装置が開示されている。
特開2010−178033号公報 特開2012−227827号公報
ところで、撮像装置では、撮像した画像の画質が高いことが望まれており、さらなる画質の向上が期待されている。
したがって、画質を高めることができる撮像装置、および撮像装置の制御方法を提供することが望ましい。
本開示の一実施の形態における第1の撮像装置は、複数の画素ユニットと、制御部とを備えている。複数の画素ユニットは、それぞれが、単一の読出端子および2以上の画素を有するものである。制御部は、各画素ユニットに対して、2以上の画素から単位期間に1画素ずつ読出端子を介して画素信号を順次読み出す読出動作を行うとともに、各単位期間において、複数の画素ユニットのうちの所定数の画素ユニットに対する読出動作を開始するものである。上記制御部は、複数の画素ユニットの各画素から画素信号を読み出す複数の読出回路を有している。所定数は、読出回路の数よりも少ない。
本開示の一実施の形態における第2の撮像装置は、複数の画素ユニットと、制御部とを備えている。複数の画素ユニットは、それぞれが、単一の読出端子および2以上の画素を有するものである。制御部は、各画素ユニットに対して、2以上の画素から単位期間に1画素ずつ読出端子を介して画素信号を順次読み出す読出動作を行うとともに、各単位期間において、複数の画素ユニットのうちの所定数の画素ユニットに対する読出動作を開始するものである。上記2以上の画素は、互いに異なる色の光を受光する複数の画素を含み、上記所定数の画素ユニットのうちの一の画素ユニットにおける2以上の画素が受光する光の色は、他の一の画素ユニットにおける2以上の画素が受光する光の色と互いに等しい。上記2以上の画素は、赤色の光を受光する赤画素、青色の光を受光する青画素、および緑色の光を受光する緑画素を含み、上記読出動作は、各画素ユニットにおける2以上の画素から、所定の色順番で、画素信号を順次読み出すものである。上記2以上の画素は、2つの緑画素を含み、上記読出動作は、隣り合う2つの単位期間において、2つの緑画素から画素信号を順次読み出すものである。
本開示の一実施の形態における第3の撮像装置は、複数の画素ユニットと、制御部とを備えている。複数の画素ユニットは、それぞれが、単一の読出端子および2以上の画素を有するものである。制御部は、各画素ユニットに対して、2以上の画素から単位期間に1画素ずつ読出端子を介して画素信号を順次読み出す読出動作を行うとともに、各単位期間において、複数の画素ユニットのうちの所定数の画素ユニットに対する読出動作を開始するものである。上記2以上の画素は、互いに異なる色の光を受光する複数の画素を含み、上記所定数の画素ユニットのうちの一の画素ユニットにおける2以上の画素が受光する光の色は、他のいずれか一の画素ユニットにおける2以上の画素が受光する光の色と互いに異なる。上記複数の画素ユニットは、複数の第1の画素ユニットと、複数の第2の画素ユニットとを含み、複数の第1の画素ユニットのそれぞれにおける2以上の画素は、赤色の光を受光する赤画素および緑色の光を受光する第1の緑画素であり、複数の第2の画素ユニットのそれぞれにおける2以上の画素は、青色の光を受光する青画素および緑色の光を受光する第2の緑画素である。
本開示の一実施の形態における第4の撮像装置は、複数の画素ユニットと、制御部とを備えている。複数の画素ユニットは、それぞれが、単一の読出端子および2以上の画素を有するものである。制御部は、各画素ユニットに対して、2以上の画素から単位期間に1画素ずつ読出端子を介して画素信号を順次読み出す読出動作を行うとともに、各単位期間において、複数の画素ユニットのうちの所定数の画素ユニットに対する読出動作を開始するものである。一の単位期間における所定数は、他のいずれか一の単位期間における所定数と異なる。
本開示の一実施の形態における第1の撮像装置の制御方法は、それぞれが単一の読出端子および2以上の画素を有する複数の画素ユニットのそれぞれに対して、2以上の画素から単位期間に1画素ずつ読出端子を介して画素信号を順次読み出す読出動作を行うとともに、各単位期間において、複数の画素ユニットのうちの所定数の画素ユニットに対する読出動作を開始し、各画素の画素信号に基づいて撮像画像データを生成するものである。所定数は、複数の画素ユニットの各画素から画素信号を読み出す複数の読出回路の数よりも少ない。
本開示の一実施の形態における第2の撮像装置の制御方法は、それぞれが単一の読出端子および2以上の画素を有する複数の画素ユニットのそれぞれに対して、2以上の画素から単位期間に1画素ずつ読出端子を介して画素信号を順次読み出す読出動作を行うとともに、各単位期間において、複数の画素ユニットのうちの所定数の画素ユニットに対する読出動作を開始し、各画素の画素信号に基づいて撮像画像データを生成するものである。上記2以上の画素は、互いに異なる色の光を受光する複数の画素を含み、上記所定数の画素ユニットのうちの一の画素ユニットにおける2以上の画素が受光する光の色は、他の一の画素ユニットにおける2以上の画素が受光する光の色と互いに等しい。上記2以上の画素は、赤色の光を受光する赤画素、青色の光を受光する青画素、および緑色の光を受光する緑画素を含み、上記読出動作は、各画素ユニットにおける2以上の画素から、所定の色順番で、画素信号を順次読み出すものである。上記2以上の画素は、2つの緑画素を含み、上記読出動作は、隣り合う2つの単位期間において、2つの緑画素から画素信号を順次読み出すものである。
本開示の一実施の形態における第3の撮像装置の制御方法は、それぞれが単一の読出端子および2以上の画素を有する複数の画素ユニットのそれぞれに対して、2以上の画素から単位期間に1画素ずつ読出端子を介して画素信号を順次読み出す読出動作を行うとともに、各単位期間において、複数の画素ユニットのうちの所定数の画素ユニットに対する読出動作を開始し、各画素の画素信号に基づいて撮像画像データを生成するものである。上記2以上の画素は、互いに異なる色の光を受光する複数の画素を含み、上記所定数の画素ユニットのうちの一の画素ユニットにおける2以上の画素が受光する光の色は、他のいずれか一の画素ユニットにおける2以上の画素が受光する光の色と互いに異なる。上記複数の画素ユニットは、複数の第1の画素ユニットと、複数の第2の画素ユニットとを含み、複数の第1の画素ユニットのそれぞれにおける2以上の画素は、赤色の光を受光する赤画素および緑色の光を受光する第1の緑画素であり、複数の第2の画素ユニットのそれぞれにおける2以上の画素は、青色の光を受光する青画素および緑色の光を受光する第2の緑画素である。
本開示の一実施の形態における第4の撮像装置の制御方法は、それぞれが単一の読出端子および2以上の画素を有する複数の画素ユニットのそれぞれに対して、2以上の画素から単位期間に1画素ずつ読出端子を介して画素信号を順次読み出す読出動作を行うとともに、各単位期間において、複数の画素ユニットのうちの所定数の画素ユニットに対する読出動作を開始し、各画素の画素信号に基づいて撮像画像データを生成するものである。一の単位期間における所定数は、他のいずれか一の単位期間における前記所定数と異なる。
本開示の一実施の形態における第1から第4の撮像装置、および第1から第4の撮像装置の制御方法では、各画素ユニットに対して、2以上の画素から単位期間に1画素ずつ画素信号を順次読み出す読出動作が行われる。そして、各単位期間において、複数の画素ユニットのうちの所定数の画素ユニットに対する読出動作を開始される。
本開示の一実施の形態における第1から第4の撮像装置、および第1から第4の撮像装置の制御方法によれば、各単位期間において、複数の画素ユニットのうちの所定数の画素ユニットに対する読出動作を開始するようにしたので、画質を高めることができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。
本開示の実施の形態に係る撮像装置の一構成例を表すブロック図である。 図1に示した画素ユニットの一構成例を表す回路図である。 図1に示した画素アレイの一構成例を表す説明図である。 図1に示した読出部の一構成例を表すブロック図である。 図1に示した撮像装置の一動作例を表すタイミング波形図である。 図1に示した撮像装置の一動作例を表すタイミング図である。 図1に示した撮像装置の一動作例における一状態を表す説明図である。 図1に示した撮像装置の一動作例における他の状態を表す説明図である。 図1に示した撮像装置の一動作例における他の状態を表す説明図である。 図1に示した撮像装置の一動作例における他の状態を表す説明図である。 比較例に係る撮像装置の一動作例を表すタイミング図である。 図8に示した撮像装置の一特性例を表す説明図である。 撮像条件の一例を表す説明図である。 図1に示した撮像装置の一特性例を表す説明図である。 変形例に係る撮像装置の一動作例を表すタイミング図である。 他の変形例に係る撮像装置の一動作例を表すタイミング図である。 他の変形例に係る撮像装置の一動作例を表すタイミング図である。 他の変形例に係る撮像装置の一動作例を表すタイミング図である。 他の変形例に係る撮像装置の一動作例を表すタイミング図である。 他の変形例に係る撮像装置の一動作例を表すタイミング図である。 他の変形例に係る撮像装置の一動作例を表すタイミング図である。 他の変形例に係る撮像装置の一動作例を表すタイミング図である。 他の変形例に係る画素アレイの一構成例を表す説明図である。 図20に示した画素アレイを備えた撮像装置の一動作例を表すタイミング図である。 図20に示した画素アレイを備えた撮像装置の一動作例を表す他のタイミング図である。 図20に示した画素アレイを備えた撮像装置の一動作例を表す他のタイミング図である。 実施の形態に係る撮像装置を適用したデジタルカメラの外観構成を表す正面図である。 実施の形態に係る撮像装置を適用したデジタルカメラの外観構成を表す背面図である。
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.実施の形態
2.適用例
<1.実施の形態>
[構成例]
図1は、一実施の形態に係る撮像装置(撮像装置1)の一構成例を表すものである。撮像装置1は、カラー画像(静止画または動画)の撮影に適した撮像装置である。なお、本開示の実施の形態に係る撮像装置の制御方法は、本実施の形態により具現化されるので、併せて説明する。撮像装置1は、画素アレイ10と、撮像制御部20とを備えている。
画素アレイ10は、複数の赤色の画素R、複数の緑色の画素G、複数の青色の画素Bが、マトリックス状に配置されたものである。具体的には、この例では、複数の画素R,G,Bが、いわゆるベイヤー配列のパターンで配置されている。すなわち、画素アレイ10では、2行2列の画素(画素ユニットU)が、垂直方向(縦方向)および水平方向(横方向)に繰り返し配置されている。この画素ユニットUでは、左上に赤色の画素R(例えば画素R00)が配置され、右上および左下に緑色の画素G(例えば画素G01,G10)が配置され、右下に青色の画素B(例えば画素B11)が配置されている。画素アレイ10は、このように視感度が高い緑色の画素Gを多くすることにより、画質の向上を図っている。画素ユニットU内の4つの画素は、後述するように、1つのフローティングディフュージョンFDを共有している。
図2は、画素ユニットUの一構成例を表すものである。画素ユニットUは、フォトダイオード11と、トランジスタ12〜18とを有している。
フォトダイオード11(11R,11G1,11G2,11B)は、受光量に応じた量の電荷を生成して内部に蓄積する光電変換素子である。フォトダイオード11Rは、赤色の画素Rに対応するものであり、図示しない赤色のカラーフィルタを透過した光を受光するものである。フォトダイオード11Rのアノードは接地され、カソードはトランジスタ12のソースに接続されている。フォトダイオード11G1,11G2は、2つの緑色の画素Gに対応するものであり、図示しない緑色のカラーフィルタを透過した光を受光するものである。フォトダイオード11G1のアノードは接地され、カソードはトランジスタ13のソースに接続されている。フォトダイオード11G2のアノードは接地され、カソードはトランジスタ14のソースに接続されている。フォトダイオード11Bは、青色の画素Bに対応するものであり、図示しない青色のカラーフィルタを透過した光を受光するものである。フォトダイオード11Bのアノードは接地され、カソードはトランジスタ15のソースに接続されている。
トランジスタ12〜15は、この例ではN型のMOS(Metal Oxide Semiconductor)トランジスタである。トランジスタ12のゲートは制御線CL1に接続され、ソースはフォトダイオード11Rのカソードに接続され、ドレインはフローティングディフュージョンFDに接続されている。この制御線CL1には、撮像制御部20の走査部22(後述)により制御信号TG1が供給される。トランジスタ13のゲートは制御線CL2に接続され、ソースはフォトダイオード11G1のカソードに接続され、ドレインはフローティングディフュージョンFDに接続されている。この制御線CL2には、走査部22により制御信号TG2が供給される。トランジスタ14のゲートは制御線CL3に接続され、ソースはフォトダイオード11G2のカソードに接続され、ドレインはフローティングディフュージョンFDに接続されている。この制御線CL3には、走査部22により制御信号TG3が供給される。トランジスタ15のゲートは制御線CL4に接続され、ソースはフォトダイオード11Bのカソードに接続され、ドレインはフローティングディフュージョンFDに接続されている。この制御線CL4には、走査部22により制御信号TG4が供給される。
この構成により、画素ユニットUでは、トランジスタ12がオン状態になると、フォトダイオード11Rで発生した電荷がフローティングディフュージョンFDに転送され、トランジスタ13がオン状態になると、フォトダイオード11G1で発生した電荷がフローティングディフュージョンFDに転送され、トランジスタ14がオン状態になると、フォトダイオード11G2で発生した電荷がフローティングディフュージョンFDに転送され、トランジスタ15がオン状態になると、フォトダイオード11Bで発生した電荷がフローティングディフュージョンFDに転送されるようになっている。
トランジスタ16は、この例ではN型のMOSトランジスタであり、ゲートはリセット制御線RCLに接続され、ドレインには電源電圧VDDが供給され、ソースはフローティングディフュージョンFDに接続されるとともにトランジスタ17のゲートに接続されている。このリセット制御線RCLには、撮像制御部20の走査部22(後述)によりリセット信号RSTが供給される。
この構成により、画素ユニットUでは、フォトダイオード11(11R,11G1,11G2,11B)からフローティングディフュージョンFDへの電荷の転送に先立って、トランジスタ16がオン状態になり、フローティングディフュージョンFDに電源電圧VDDが供給され、フローティングディフュージョンFDの電圧がリセットされる(リセット動作)ようになっている。
トランジスタ17,18は、この例ではN型のMOSトランジスタである。トランジスタ17のゲートはフローティングディフュージョンFDに接続され、ドレインには電源電圧VDDが供給され、ソースはトランジスタ18のドレインに接続されている。トランジスタ18のゲートは選択線SLに接続され、ドレインはトランジスタ17のソースに接続され、ソースは信号線SGLに接続されている。この選択線SLには、撮像制御部20の走査部22(後述)により選択信号SELが供給される。
この構成により、撮像装置1では、トランジスタ18がオン状態になることにより、トランジスタ17が、フローティングディフュージョンFDの電位に応じた信号Ssigを、トランジスタ18を介して信号線SGLに出力する。具体的には、トランジスタ17は、フローティングディフュージョンFDの電圧がリセットされた後のP相(Pre-charge相)期間TPにおいて、その時のフローティングディフュージョンFDの電位に対応する電圧Vresetを信号Ssigとして出力する。また、トランジスタ17は、フォトダイオード11(11R,11G1,11G2,11B)からフローティングディフュージョンFDへ電荷が転送された後のD相(Data相)期間TDにおいて、その時のフローティングディフュージョンFDの電位に対応する電圧Vsigを信号Ssigとして出力するようになっている。
図3は、画素アレイ10の一構成例を表すものである。画素アレイ10では、信号線SGLが、2列分の画素R,G,Bに8本の割合で設けられている。具体的には、例えば、左から0列目および1列目の画素R,G,Bは、8本の信号線SGL0〜SGL7のいずれかに接続される。この例では、1つの画素ユニットUを構成する4つの画素R00,G01,G10,B11が信号線SGL0に接続され、同様に、4つの画素R20,G21,G30,B31が信号線SGL1に接続され、4つの画素R40,G41,G50,B51が信号線SGL2に接続され、4つの画素R60,G61,G70,B71が信号線SGL3に接続され、4つの画素R80,G81,G90,B91が信号線SGL4に接続され、4つの画素R100,G101,G110,B111が信号線SGL5に接続され、4つの画素R120,G121,G130,B131が信号線SGL6に接続され、4つの画素R140,G141,G150,B151が信号線SGL7に接続されている。これ以降は、この繰り返しである。すなわち、例えば、4つの画素R160,G161,G170,B171は信号線SGL0に接続され、例えば、4つの画素R180,G181,G190,B191は信号線SGL1に接続される。
同様に、例えば、左から2列目および3列目の画素R,G,Bは、8本の信号線SGL8〜SGL15のいずれかに接続される。この例では、例えば、1つの画素ユニットUを構成する4つの画素R02,G03,G12,B13は信号線SGL8に接続され、4つの画素R22,G23,G32,B33は信号線SGL9に接続される。また、左から4列目および5列目の画素R,G,Bは、8本の信号線SGL16〜SGL23のいずれかに接続される。この例では、例えば、1つの画素ユニットUを構成する4つの画素R04,G05,G14,B15は信号線SGL16に接続され、4つの画素R24,G25,G34,B35は信号線SGL17に接続されるようになっている。他の列の画素R,G,Bについても同様である。
撮像制御部20(図1)は、画素アレイ10の動作を制御し、画素アレイ10から供給される信号Ssigに基づいて、撮像画像データを含む画像信号Spicを生成するものである。撮像制御部20は、タイミング制御部21と、走査部22と、読出部30とを有している。
タイミング制御部21は、撮像制御部20に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御するものである。
走査部22は、タイミング制御部21から供給される制御信号に基づいて、画素アレイ10の各画素R,G,Bを、行単位(画素ライン単位)で選択するものであり、例えばシフトレジスタやアドレスデコーダ等を含んで構成されるものである。具体的には、走査部22は、画素アレイ10のリセット制御線RCLにリセット信号RSTを供給し、制御線CL1〜CL4に制御信号TG1〜TG4をそれぞれ供給し、選択線SLに選択信号SELを供給することにより、画素アレイ10の各画素R,G,Bを、行単位(画素ライン単位)で選択するようになっている。
読出部30は、選択された画素R,G,Bから信号線SGLを介して供給される信号Ssig、およびタイミング制御部21から供給される制御信号に基づいて、撮像画像データを含む画像信号Spicを生成するものである。
図4は、読出部30の一構成例を表すものである。この図4は、読出部30のうち、信号線SGL0〜SGL7に係る部分を描いたものである。読出部30は、セレクタ31と、参照信号生成部32と、AD変換回路40〜47と、読出制御部33とを有している。
セレクタ31は、読出制御部33から供給される制御信号に基づいて、信号線SGL0〜SGL7とAD変換回路40〜47とを接続するものである。
参照信号生成部32は、読出制御部33から供給される制御信号に基づいて、参照信号Srefを生成するものである。参照信号Srefは、この例では、P相期間TPおよびD相期間TDにおいて、時間の経過に応じて電圧レベルが徐々に低下する、いわゆるランプ波形を有するものである。参照信号生成部32は、このような参照信号Srefを生成し、AD変換回路40〜47に供給するようになっている。
AD変換回路40〜47は、画素アレイ10から供給された信号Ssig(電圧Vresetおよび電圧Vsig)に基づいてAD変換を行うものである。AD変換回路40〜47のそれぞれは、コンパレータ38と、カウンタ39とを備えている。
コンパレータ38は、正入力端子における入力電圧と負入力端子における入力電圧とを比較して、その比較結果を信号Scmpとして出力するものである。コンパレータ38の正入力端子は、セレクタ31を介して信号線SGL0〜SGL7のうちのいずれかに接続され、信号Ssigが供給される。また、コンパレータ38の負入力端子には参照信号Srefが供給される。
カウンタ39は、信号Scmp、および読出制御部33から供給される制御信号CCおよびクロック信号CLKに基づいて、カウントアップ動作またはカウントダウン動作を行うものである。具体的には、カウンタ39は、後述するように、P相期間TPでは、制御信号CCに基づいてカウントダウン動作を開始し、コンパレータ38の出力信号Scmpに基づいてカウントダウン動作を停止する。また、カウンタ39は、D相期間TDでは、制御信号CCに基づいてカウントアップ動作を開始し、コンパレータ38の出力信号Scmpに基づいてカウントアップ動作を停止する。そして、カウンタ39は、D相期間TDの後に、その最終カウント値を出力するようになっている。
この構成により、読出部30は、後述するように、電圧VsigをAD変換するとともに電圧VresetをAD変換し、そのAD変換結果の差分に基づいて、その画素における画素値PVを求める。そして、読出部30は、この画素値PVに基づいて、撮像画像データを含む画像信号Spicを生成する。撮像装置1では、このような相関2重サンプリングを行うことにより、電圧Vsigに含まれるノイズ成分を取り除くことができる。その結果、撮像装置1では、撮像画像の画質を高めることができるようになっている。
読出制御部33は、タイミング制御部21からの指示に基づいて、参照信号生成部32に対して制御信号を供給するとともに、クロック信号CLKおよび制御信号CCを生成してAD変換回路40〜47に供給するものである。
ここで、例えば、2列分の画素R,G,Bは、本開示における「複数の画素ユニット」に属する複数の画素の一具体例に対応する。撮像制御部20は、本開示における「制御部」の一具体例に対応する。電圧Vsigは、本開示における「画素信号」の一具体例に対応する。1水平期間(1H)は、本開示における「単位期間」の一具体例に対応する。AD変換回路40〜47は、本開示における「複数の読出回路」の一具体例に対応する。
[動作および作用]
続いて、本実施の形態の撮像装置1の動作および作用について説明する。
(全体動作概要)
まず、図1などを参照して、撮像装置1の全体動作概要を説明する。走査部22は、画素アレイ10の各画素R,G,Bを、行単位で選択する。選択された画素R,G,Bは、P相期間TPにおいて電圧Vresetを信号Ssigとして出力し、D相期間TDにおいて電圧Vsigを信号Ssigとして出力する。読出部30は、電圧VsigをAD変換するとともに電圧VresetをAD変換し、そのAD変換結果の差分に基づいて、その画素における画素値PVを求める。そして、読出部30は、この画素値PVに基づいて、撮像画像データを含む画像信号Spicを生成する。
(詳細動作)
次に、AD変換回路40が画素Rに係る画素値PVを求める場合の動作について、詳細に説明する。
図5は、撮像装置1の一動作例を表すものであり、(A)はリセット信号RSTの波形を示し、(B)は制御信号TG1の波形を示し、(C)は選択信号SELの波形を示し、(D)は参照信号Srefの波形を示し、(E)は信号Ssigの波形を示し、(F)はAD変換回路40のコンパレータ38の出力信号Scmpの波形を示し、(G)はクロック信号CLKの波形を示し、(H)はAD変換回路40のカウンタ39におけるカウント値CNTを示す。ここで、図5(D),(E)では、各信号の波形を同じ電圧軸で示している。
撮像装置1では、ある1水平期間(1H)において、まず、走査部22が、画素Rを含む画素ユニットUに対してリセット動作を行い、AD変換回路40が、その後のP相期間TPにおいて、その画素ユニットUが出力した電圧Vresetに基づいてAD変換を行う。そして、走査部22が、画素ユニットUの画素Rを選択し、AD変換回路40が、D相期間TDにおいて、画素ユニットUが出力した電圧Vsigに基づいてAD変換を行う。以下にこの動作について詳細に説明する。
まず、タイミングt1において、走査部22は、リセット信号RSTの電圧を低レベルから高レベルに変化させる(図5(A))。これにより、画素Rを含む画素ユニットUでは、トランジスタ16がオン状態になり、その結果、フローティングディフュージョンFDの電圧が電源電圧VDDに設定され、フローティングディフュージョンFDの電圧がリセットされる。また、これと同時に、走査部22は、選択信号SELの電圧を低レベルから高レベルに変化させる(図5(C))。これにより、画素ユニットUでは、トランジスタ18がオン状態になり、画素ユニットUが信号線SGLと接続される。
次に、タイミングt2において、走査部22は、リセット信号RSTの電圧を高レベルから低レベルに変化させる(図5(A))。これにより、画素ユニットUでは、トランジスタ16がオフ状態になる。そして、画素ユニットUは、このタイミングt2以降において、このときのフローティングディフュージョンFDの電位に対応する電圧Vresetを出力する。
次に、タイミングt3〜t5の期間(P相期間TP)において、読出部30は、電圧Vresetに基づいてAD変換を行う。具体的には、まず、タイミングt3において、読出制御部33は、クロック信号CLKの生成を開始する(図5(G))。これと同時に、参照信号生成部32は、読出制御部33から供給される制御信号に基づいて、参照信号Srefの電圧を、電圧V1から所定の変化度合いで低下させ始める(図5(D))。これに応じて、AD変換回路40のカウンタ39は、これ以降、カウントダウン動作を行い、カウント値CNTを順次低下させる(図5(H))。
そして、タイミングt4において、参照信号Srefの電圧が信号Ssigの電圧Vresetを下回る(図5(D),(E))。これに応じて、AD変換回路40のコンパレータ38は、出力信号Scmpの電圧を高レベルから低レベルに変化させる(図5(F))。その結果、カウンタ39は、カウントダウン動作を停止する(図5(H))。このようにして、AD変換回路40は、電圧Vresetをデジタル値(CNT1)に変換する。
次に、タイミングt5において、読出制御部33は、クロック信号CLKの生成を停止する(図5(G))。これと同時に、参照信号生成部32は、読出制御部33から供給される制御信号に基づいて、参照信号Srefの電圧の変化を停止させ、その後に、参照信号Srefの電圧を電圧V1に戻す(図5(D))。その際、タイミングt6において、参照信号Srefの電圧が信号Ssigの電圧Vresetを上回る(図5(D),(E))。これに応じて、AD変換回路40のコンパレータ38は、信号Scmpの電圧を低レベルから高レベルに変化させる(図5(F))。
そして、タイミングt7において、走査部22は、制御信号TG1の電圧を低レベルから高レベルに変化させる(図5(B))。これにより、着目した画素Rを含む画素ユニットUでは、トランジスタ12がオン状態になり、その結果、フォトダイオード11Rで発生した電荷がフローティングディフュージョンFDに転送される。これに応じて、信号Ssigの電圧は徐々に低下する(図5(E))。
そして、タイミングt8において、走査部22は、制御信号TG1の電圧を高レベルから低レベルに変化させる(図5(B))。これにより、画素ユニットUでは、トランジスタ12がオフ状態になる。そして、画素ユニットUは、このタイミングt8以降において、このときのフローティングディフュージョンFDの電位に対応する電圧Vsigを出力する。
次に、タイミングt9〜t11の期間(D相期間TD)において、読出部30は、電圧Vsigに基づいてAD変換を行う。具体的には、まず、タイミングt9において、読出制御部33は、クロック信号CLKの生成を開始する(図5(G))。これと同時に、参照信号生成部32は、読出制御部33から供給される制御信号に基づいて、参照信号Srefの電圧を、電圧V1から所定の変化度合いで低下させ始める(図5(D))。これに応じて、AD変換回路40のカウンタ39は、これ以降、カウントアップ動作を行い、カウント値CNTを順次上昇させる(図5(H))。
そして、タイミングt10において、参照信号Srefの電圧が信号Ssigの電圧Vsigを下回る(図5(D),(E))。これに応じて、AD変換回路40のコンパレータ38は、信号Scmpの電圧を高レベルから低レベルに変化させる(図5(F))。その結果、カウンタ39は、カウントアップ動作を停止する(図5(H))。このようにして、AD変換回路40は、電圧Vsigをデジタル値(カウント値CNT2)に変換する。そして、AD変換回路40は、カウント値CNT(CNT2−CNT1)を出力する。
次に、タイミングt11において、読出制御部33は、クロック信号CLKの生成を停止する(図5(G))。これと同時に、参照信号生成部32は、読出制御部33から供給される制御信号に基づいて、参照信号Srefの電圧の変化を停止させ、その後に、参照信号Srefの電圧を電圧V1に戻す(図5(D))。その際、タイミングt12において、参照信号Srefの電圧が信号Ssigの電圧Vsigを上回る(図5(D),(E))。これに応じて、AD変換回路40のコンパレータ38は、信号Scmpの電圧を低レベルから高レベルに変化させる(図5(F))。
次に、タイミングt13において、走査部22は、選択信号SELの電圧を高レベルから低レベルに変化させる(図5(C))。これにより、画素ユニットUでは、トランジスタ18がオフ状態になり、画素ユニットUが信号線SGLから切り離される。
このように、撮像装置1では、電圧VresetをAD変換してデジタル値(カウント値CNT1)を取得するとともに、電圧VsigをAD変換してデジタル値(カウント値CNT2)を取得し、デジタル値の差分(CNT2−CNT1)を求めるようにした。撮像装置1では、このように相関2重サンプリングを行うようにしたので、電圧Vsigに含まれるノイズ成分を取り除くことができ、その結果、撮像画像の画質を高めることができる。
また、撮像装置1では、カウントダウン動作およびカウントアップ動作を行うカウンタ39を設けるようにしたので、例えば、2つのカウント値CNT1,CNT2の差分を求める演算部を設ける必要がないため、回路構成をシンプルにすることができる。
図5に示したように、撮像装置1は、1水平期間(1H)において、ある画素ユニットU内の1つの画素(この例では画素R)に係る画素値PVを求める(読出動作)。そして、その後、撮像装置1は、引き続き、その画素ユニットU内における残りの3つの画素に対して、順次読出動作を行う。以下に、0列目および1列目の画素R,G,Bを例に、撮像装置1における読出動作について説明する。
図6は、撮像装置1における読出動作の一例を表すものであり、(A)は、0列目および1列目の画素R,G,Bの配列を8本の信号線SGL0〜SGL7とともに示し、(B)は、画素R,G,Bに対する読出動作を示す。図7A〜図7Dは、セレクタ31の一動作例を表すものである。
撮像制御部20は、タイミングt21において、4つの画素R00,G01,G10,B11(画素ユニットU1)および4つの画素R20,G21,G30,B31(画素ユニットU2)に対して、読出動作を開始する。そして、撮像制御部20は、タイミングt21〜t25の期間において、画素ユニットU1内の4つの画素R00,G01,G10,B11に対してこの順に読出動作を行うとともに、画素ユニットU2内の4つの画素R20,G21,G30,B31に対してこの順に読出動作を行う。具体的には、撮像制御部20は、例えば、タイミングt21〜t22の1水平期間(1H)において、画素R00,R20に対する読出動作を同時に行い、タイミングt22〜t23の1水平期間(1H)において、画素G01,G21に対する読出動作を同時に行い、タイミングt23〜t24の1水平期間(1H)において、画素G10,G30に対する読出動作を同時に行い、タイミングt24〜t25の1水平期間(1H)において、画素B11,B31に対する読出動作を同時に行う。
また、撮像制御部20は、タイミングt22において、4つの画素R40,G41,G50,B51(画素ユニットU3)および4つの画素R60,G61,G70,B71(画素ユニットU4)に対して、読出動作を開始する。そして、撮像制御部20は、タイミングt22〜t26の期間において、画素ユニットU3内の4つの画素R40,G41,G50,B51に対してこの順に読出動作を行うとともに、画素ユニットU4内の4つの画素R60,G61,G70,B71に対してこの順に読出動作を行う。
また、撮像制御部20は、タイミングt23において、4つの画素R80,G81,G90,B91(画素ユニットU5)および4つの画素R100,G101,G110,B111(画素ユニットU6)に対して、読出動作を開始する。そして、撮像制御部20は、タイミングt23〜t27の期間において、画素ユニットU5内の4つの画素R80,G81,G90,B91に対してこの順に読出動作を行うとともに、画素ユニットU6内の4つの画素R100,G101,G110,B111に対してこの順に読出動作を行う。
また、撮像制御部20は、タイミングt24において、4つの画素R120,G121,G130,B131(画素ユニットU7)および4つの画素R140,G141,G150,B151(画素ユニットU8)に対して、読出動作を開始する。そして、撮像制御部20は、タイミングt24〜t28の期間において、画素ユニットU7内の4つの画素R120,G121,G130,B131に対してこの順に読出動作を行うとともに、画素ユニットU8内の4つの画素R140,G141,G150,B151に対してこの順に読出動作を行う。
また、撮像制御部20は、タイミングt25において、4つの画素R160,G161,G170,B171(画素ユニットU9)および4つの画素R180,G181,G190,B191(画素ユニットU10)に対して、読出動作を開始する。そして、撮像制御部20は、タイミングt25〜t29の期間において、画素ユニットU9内の4つの画素R160,G161,G170,B171に対してこの順に読出動作を行うとともに、画素ユニットU10内の4つの画素R180,G181,G190,B191に対してこの順に読出動作を行う。
その他の画素R,G,Bについても同様である。
図6(B)に示したように、例えばタイミングt24〜t25の1水平期間(1H)には、8つの画素B11,B31,G50,G70,G81,G101,R120,R140に対して読出動作が行われる。このとき、図7Aに示したように、実線で示した信号線SGL2〜SGL5は、緑色の画素G50,G70,G81,G101に係る信号Ssigをそれぞれ伝え、破線で示した信号線SGL0,SGL1,SGL6,SGL7は、青色の画素B11,B31および赤色の画素R120,R140に係る信号Ssigをそれぞれ伝える。セレクタ31は、図7Aに示したように、信号線SGL0をAD変換回路40に接続し、信号線SGL1をAD変換回路41に接続し、信号線SGL2をAD変換回路42に接続し、信号線SGL3をAD変換回路43に接続し、信号線SGL4をAD変換回路44に接続し、信号線SGL5をAD変換回路45に接続し、信号線SGL6をAD変換回路46に接続し、信号線SGL7をAD変換回路47に接続する。これにより、AD変換回路40は、信号線SGL0を介して、青色の画素B11に係る信号Ssigを受け取り、AD変換回路41は、信号線SGL1を介して、青色の画素B31に係る信号Ssigを受け取り、AD変換回路42は、信号線SGL2を介して、緑色の画素G50に係る信号Ssigを受け取り、AD変換回路43は、信号線SGL3を介して、緑色の画素G70に係る信号Ssigを受け取り、AD変換回路44は、信号線SGL4を介して、緑色の画素G81に係る信号Ssigを受け取り、AD変換回路45は、信号線SGL5を介して、緑色の画素G101に係る信号Ssigを受け取り、AD変換回路46は、信号線SGL6を介して、赤色の画素R120に係る信号Ssigを受け取り、AD変換回路47は、信号線SGL7を介して、赤色の画素R140に係る信号Ssigを受け取る。
同様に、例えば、タイミングt25〜t26の1水平期間(1H)には、8つの画素B51,B71,G90,G110,G121,G141,R160,R180に対して読出動作が行われる。このとき、図7Bに示したように、信号線SGL4〜SGL7(実線)は、緑色の画素G90,G110,G121,G141に係る信号Ssigをそれぞれ伝え、信号線SGL0〜SGL3(破線)は、赤色の画素R160,R180および青色の画素B51,B71に係る信号Ssigをそれぞれ伝える。セレクタ31は、図7Bに示したように、信号線SGL0をAD変換回路40に接続し、信号線SGL1をAD変換回路41に接続し、信号線SGL2をAD変換回路46に接続し、信号線SGL3をAD変換回路47に接続し、信号線SGL4をAD変換回路42に接続し、信号線SGL5をAD変換回路43に接続し、信号線SGL6をAD変換回路44に接続し、信号線SGL7をAD変換回路45に接続する。これにより、AD変換回路40は、信号線SGL0を介して、赤色の画素R160に係る信号Ssigを受け取り、AD変換回路41は、信号線SGL1を介して、赤色の画素R180に係る信号Ssigを受け取り、AD変換回路42は、信号線SGL4を介して、緑色の画素G90に係る信号Ssigを受け取り、AD変換回路43は、信号線SGL5を介して、緑色の画素G110に係る信号Ssigを受け取り、AD変換回路44は、信号線SGL6を介して、緑色の画素G121に係る信号Ssigを受け取り、AD変換回路45は、信号線SGL7を介して、緑色の画素G141に係る信号Ssigを受け取り、AD変換回路46は、信号線SGL2を介して、青色の画素B51に係る信号Ssigを受け取り、AD変換回路47は、信号線SGL3を介して、青色の画素B71に係る信号Ssigを受け取る。
同様に、例えば、タイミングt26〜t27の1水平期間(1H)には、8つの画素B91,B111,G130,G150,G161,G181,R200,R220に対して読出動作が行われる。このとき、図7Cに示したように、信号線SGL0,SGL1,SGL6,SGL7(実線)は、緑色の画素G161,G181,G130,G150に係る信号Ssigをそれぞれ伝え、信号線SGL2〜SGL5(破線)は、赤色の画素R200,R220および青色の画素B91,B111に係る信号Ssigをそれぞれ伝える。セレクタ31は、図7Cに示したように、信号線SGL0をAD変換回路42に接続し、信号線SGL1をAD変換回路43に接続し、信号線SGL2をAD変換回路40に接続し、信号線SGL3をAD変換回路41に接続し、信号線SGL4をAD変換回路46に接続し、信号線SGL5をAD変換回路47に接続し、信号線SGL6をAD変換回路44に接続し、信号線SGL7をAD変換回路45に接続する。これにより、AD変換回路40は、信号線SGL2を介して、赤色の画素R200に係る信号Ssigを受け取り、AD変換回路41は、信号線SGL3を介して、赤色の画素R220に係る信号Ssigを受け取り、AD変換回路42は、信号線SGL0を介して、緑色の画素G161に係る信号Ssigを受け取り、AD変換回路43は、信号線SGL1を介して、緑色の画素G181に係る信号Ssigを受け取り、AD変換回路44は、信号線SGL6を介して、緑色の画素G130に係る信号Ssigを受け取り、AD変換回路45は、信号線SGL7を介して、緑色の画素G150に係る信号Ssigを受け取り、AD変換回路46は、信号線SGL4を介して、青色の画素B91に係る信号Ssigを受け取り、AD変換回路47は、信号線SGL5を介して、青色の画素B111に係る信号Ssigを受け取る。
同様に、例えば、タイミングt27〜t28の1水平期間(1H)には、8つの画素B131,B151,G170,G190,G201,G221,R240,R260に対して読出動作が行われる。このとき、図7Dに示したように、信号線SGL0〜SGL3(実線)は、緑色の画素G170,G190,G201,G221に係る信号Ssigをそれぞれ伝え、信号線SGL4〜SGL7(破線)は、赤色の画素R240,R260および青色の画素B131,B151に係る信号Ssigをそれぞれ伝える。セレクタ31は、図7Dに示したように、信号線SGL0をAD変換回路42に接続し、信号線SGL1をAD変換回路43に接続し、信号線SGL2をAD変換回路44に接続し、信号線SGL3をAD変換回路45に接続し、信号線SGL4をAD変換回路40に接続し、信号線SGL5をAD変換回路41に接続し、信号線SGL6をAD変換回路46に接続し、信号線SGL7をAD変換回路47に接続する。これにより、AD変換回路40は、信号線SGL4を介して、赤色の画素R240に係る信号Ssigを受け取り、AD変換回路41は、信号線SGL5を介して、赤色の画素R260に係る信号Ssigを受け取り、AD変換回路42は、信号線SGL0を介して、緑色の画素G170に係る信号Ssigを受け取り、AD変換回路43は、信号線SGL1を介して、緑色の画素G190に係る信号Ssigを受け取り、AD変換回路44は、信号線SGL2を介して、緑色の画素G201に係る信号Ssigを受け取り、AD変換回路45は、信号線SGL3を介して、緑色の画素G221に係る信号Ssigを受け取り、AD変換回路46は、信号線SGL6を介して、青色の画素B131に係る信号Ssigを受け取り、AD変換回路47は、信号線SGL7を介して、青色の画素B151に係る信号Ssigを受け取る。
このように、撮像装置1では、AD変換回路42〜45は、緑色の画素Gに係る信号Ssigに基づいてAD変換を行う。また、AD変換回路40,41,46,47は、赤色の画素Rおよび青色の画素Bに係る信号Ssigに基づいてAD変換を行う。このように、撮像装置1では、AD変換回路40〜47と、読出動作を行う画素の色とを対応づけるようにしたので、AD変換回路40〜47の特性ばらつきが画質に与える影響を低減することができる。
また、撮像装置1では、図6に示したように、各水平期間の開始タイミングにおいて、この例では2つの画素ユニットUに対して読出動作を開始するようにした。具体的には、撮像制御部20は、タイミングt21において、2つの画素ユニットU1,U2に対して読出動作を開始し、その1水平期間後のタイミングt22において、2つの画素ユニットU3,U4に対して読出動作を開始し、その1水平期間後のタイミングt23において、2つの画素ユニットU5,U6に対して読出動作を開始し、その1水平期間後のタイミングt24において、2つの画素ユニットU7,U8に対して読出動作を開始するようにした。これにより、撮像装置1では、後述するように、隣り合う画素ラインにおける緑色の画素Gの読出動作期間を互いに近くすることができるため、画質を高めることができる。
また、撮像装置1では、各画素ユニットU内の4つの画素に対する読出動作の順番を、互いに同じにした。具体的には、撮像制御部20は、最初に、左上に配置された赤色の画素R(例えば画素R00)に対して読出動作を行い、次に、右上に配置された緑色の画素G(例えば画素G01)に対して読出動作を行い、次に、左下に配置された緑色の画素G(例えば画素G10)に対して読出動作を行い、最後に、右下に配置された青色の画素B(例えば画素B11)に対して読出動作を行うようにした。特に、撮像制御部20は、画素ユニットU内の2つの緑色の画素G(例えば画素G01,G10)に対して、続けて読出動作を行うようにした。これにより、撮像装置1では、後述するように、隣り合う画素ラインにおける緑色の画素Gの読出動作期間を互いに近くすることができるため、画質を高めることができる。
言い換えれば、撮像装置1では、隣り合う画素ラインにおける緑色の画素Gの読出動作期間が互いに近くなるように、走査部22が、リセット信号RST、制御信号TG1〜TG4、および選択信号SELを用いて画素アレイ10を制御したので、画質を高めることができる。
(比較例)
次に、比較例と対比して、本実施の形態の作用を説明する。本比較例は、各画素に対する読出動作の順番が、本実施の形態とは異なるものである。
図8は、比較例に係る撮像装置1Rにおける読出動作の一例を表すものである。
撮像装置1Rの撮像制御部20Rは、タイミングt31において、この例では7つの画素ユニットU1〜U7に対して、読出動作を開始する。そして、撮像制御部20Rは、タイミングt31〜t35の期間において、画素ユニットU1内の4つの画素R00,G01,G10,B11に対してこの順に読出動作を行い、画素ユニットU2内の4つの画素G30,B31,R20,G21に対してこの順に読出動作を行う。画素ユニットU3〜U7に対しても同様である。
また、撮像制御部20Rは、タイミングt33において、この例では1つの画素ユニットU8に対して、読出動作を開始する。そして、撮像制御部20Rは、タイミングt33〜t37の期間において、画素ユニットU8内の4つの画素R140,G141,G150,B151に対してこの順に読出動作を行う。
そして、撮像制御部20Rは、タイミングt35以降において、次の8つの画素ユニットU9〜U16に対して、これらの8つの画素ユニットU1〜U8に対する読出動作と同様に、読出動作を行う。
図9は、比較例に係る撮像装置1Rによる撮像画像の例を表すものである。この図9は、図10に示したように、左方向になめらかに移動する矩形A1を撮影した撮像画像における、矩形A1の左辺付近の領域A2における画像を拡大したものである。この例では、図9に示したように、撮像画像において、矩形A1の境界付近にくし状パターンW1および段差W2が現れる。
くし状パターンW1は、図8(B)に示したように、隣り合う画素ラインにおける緑色の画素Gの読出動作期間が互いに離れている部分があることに起因している。具体的には、例えば、画素ユニットU2の画素G21に対する読出動作のタイミングと、画素G30に対する読出動作のタイミングとは、互いに水平期間3つ分だけずれており、画素ユニットU4の画素G61に対する読出動作のタイミングと、画素G70に対する読出動作のタイミングとは、互いに水平期間3つ分だけずれており、画素ユニットU6の画素G101に対する読出動作のタイミングと、画素G110に対する読出動作のタイミングとは、互いに水平期間3つ分だけずれている。これにより、撮像装置1Rでは、この水平期間3つ分の期間における矩形A1の移動量に対応して、撮像画像にくし状パターンW1が現れる。
また、段差W2は、図8(B)に示したように、例えば、画素ユニットU1〜U7の読出動作期間と、次の画素ユニットU9〜U15の読出動作期間とが、互いに離れていることに起因している。すなわち、画素ユニットU1〜U7に対する読出動作の開始タイミング(タイミングt31)と、画素ユニットU9〜U15に対する読出動作の開始タイミング(タイミングt35)とは、互いに水平期間4つ分だけずれている。これにより、撮像装置1Rでは、この水平期間4つ分の期間における矩形A1の移動量に対応して、撮像画像に段差W2が現れる。
このように、撮像装置1Rでは、撮像画像では、くし状パターンW1および段差W2が現れてしまう。その結果、撮像装置1Rでは、撮像画像において、被写体の輪郭が不自然にぼやけるおそれがあり、その場合には画質が低下してしまう。
一方、実施の形態に係る撮像装置1では、図6(B)に示したように、隣り合う画素ラインにおける緑色の画素Gの読出動作期間を互いに近くにしている。具体的には、例えば、画素ユニットU1の画素G01に対する読出動作のタイミングと、画素G10に対する読出動作のタイミングとの間のずれは、1水平期間分である。また、例えば、画素ユニットU2の画素G30に対する読出動作と、画素ユニットU3の画素G41に対する読出動作は、同じ水平期間に行われる。すなわち、撮像装置1では、隣り合う画素ラインにおける緑色の画素Gの読出動作期間のずれ量は、1水平期間以内である。
図11は、実施の形態に係る撮像装置1による撮像画像の例を表すものである。このように、実施の形態に係る撮像装置1では、隣り合う画素ラインにおける緑色の画素Gの読出動作期間のずれ量を小さくしたので、比較例に係る撮像装置1Rの場合(図9)に比べて、くし状パターンW1および段差W2を低減することができる。その結果、撮像装置1では、撮像画像の画質を高めることができる。
[効果]
以上のように本実施の形態では、各水平期間において、1または複数(この例では2つ)画素ユニットUに対して読出動作を開始するようにしたので、隣り合う画素ラインにおける緑色の画素の読出動作期間を互いに近くすることができるため、撮像画像の画質を高めることができる。
また、本実施の形態では、各画素ユニットU内の4つの画素に対する読出動作の順番を、画素ユニットU間で互いに同じにした。特に、画素ユニットU内の2つの緑色の画素(例えば画素G01,G10)に対して、続けて読出動作を行うようにした。これにより、隣り合う画素ラインにおける緑色の画素の読出動作期間を互いに近くすることができるため、撮像画像の画質を高めることができる。
また、本実施の形態では、各AD変換回路が、相関2重サンプリングを行うようにしたので、撮像画像の画質を高めることができる。
また、本実施の形態では、AD変換回路と、読出動作を行う画素の色とを対応づけるようにしたので、AD変換回路の特性ばらつきが画質に与える影響を低減することができるため、撮像画像の画質を高めることができる。
[変形例1]
上記実施の形態では、2列分の画素R,G,Bに8本の割合で信号線SGLを設けるとともに、8つのAD変換回路40〜47を設けたが、これに限定されるものではない。以下に、2つの例(撮像装置1A,1B)を挙げて、本変形例について説明する。
撮像装置1Aは、2列分の画素R,G,Bに4本の割合で信号線SGLを設けるとともに、4つのAD変換回路を設けたものである。
図12は、撮像装置1Aにおける読出動作の一例を表すものであり、(A)は、0列目および1列目の画素R,G,Bの配列を4本の信号線SGL0〜SGL3とともに示し、(B)は、画素R,G,Bに対する読出動作を示す。
撮像装置1Aの撮像制御部20Aは、タイミングt41において、1つの画素ユニットU1に対して、読出動作を開始する。そして、撮像制御部20Aは、タイミングt41〜t45の期間において、画素ユニットU1内の4つの画素R00,G01,G10,B11に対してこの順に読出動作を行う。
また、撮像制御部20Aは、タイミングt42において、1つの画素ユニットU2に対して、読出動作を開始する。そして、撮像制御部20Aは、タイミングt42〜t46の期間において、画素ユニットU3内の4つの画素R20,G21,G30,B31に対してこの順に読出動作を行う。
その他の画素R,G,Bについても同様である。
撮像装置1Bは、2列分の画素R,G,Bに12本の割合で信号線SGLを設けるとともに、12個のAD変換回路を設けたものである。
図13は、撮像装置1Bにおける読出動作の一例を表すものであり、(A)は、0列目および1列目の画素R,G,Bの配列を4本の信号線SGL0〜SGL3とともに示し、(B)は、画素R,G,Bに対する読出動作を示す。
撮像装置1Bの撮像制御部20Bは、タイミングt51において、3つの画素ユニットU1〜U3に対して、読出動作を開始する。そして、撮像制御部20Bは、タイミングt51〜t55の期間において、画素ユニットU1内の4つの画素R00,G01,G10,B11に対してこの順に読出動作を行い、画素ユニットU2内の4つの画素R20,G21,G30,B31に対してこの順に読出動作を行い、画素ユニットU3内の4つの画素R40,G41,G50,B51に対してこの順に読出動作を行う。
また、撮像制御部20Bは、タイミングt52において、3つの画素ユニットU4〜U6に対して、読出動作を開始する。そして、撮像制御部20Bは、タイミングt52〜t56の期間において、画素ユニットU4内の4つの画素R60,G61,G70,B71に対してこの順に読出動作を行い、画素ユニットU5内の4つの画素R80,G81,G90,B91に対してこの順に読出動作を行い、画素ユニットU6内の4つの画素R100,G101,G110,B111に対してこの順に読出動作を行う。
その他の画素R,G,Bについても同様である。
[変形例2]
上記実施の形態では、各画素ユニットUに対して読出動作を行う際、まず、左上に配置された赤色の画素Rに対して読出動作を行い、次に、右上に配置された緑色の画素Gに対して読出動作を行い、次に、左下に配置された緑色の画素Gに対して読出動作を行い、最後に、右下に配置された青色Bの画素に対して読出動作を行うようにしたが、これに限定されるものではない。例えば、図14に示す撮像装置1Cのように、まず、左上に配置された赤色の画素R(例えば画素R00)に対して読出動作を行い、次に、右下に配置された青色の画素B(例えば画素B11)に対して読出動作を行い、次に、右上に配置された緑色の画素G(例えば画素G01)に対して読出動作を行い、最後に、左下に配置された緑色の画素G(例えば画素G10)に対して読出動作を行うようにしてもよい。この場合でも、隣り合う画素ラインにおける緑色の画素Gの読出動作期間を互いに近くすることができるため、撮像画像の画質を高めることができる。
[変形例3]
上記実施の形態では、隣り合う画素ラインにおける緑色の画素の読出動作期間を互いに近くにしたが、これに限定されるものではなく、これに代えて、例えば図15に示す撮像装置1Dのように、隣り合う画素ラインにおける赤色の画素Rおよび青色の画素Bの読出動作期間を互いに近くにしてもよい。この撮像装置1Dでは、各画素ユニットUに対して読出動作を行う際、まず、右上に配置された緑色の画素G(例えば画素G01)に対して読出動作を行い、次に、左上に配置された赤色の画素R(例えば画素R00)に対して読出動作を行い、次に、右下に配置された青色の画素B(例えば画素B11)に対して読出動作を行い、最後に、左下に配置された緑色の画素G(例えば画素G10)に対して読出動作を行っている。このようにしても、撮像画像における段差W2を低減することができるため、撮像画像の画質を高めることができる。
[変形例4]
上記実施の形態では、4つの画素が1つのフローティングディフュージョンFDを共有したが、これに限定されるものではない。以下に、2つの画素が1つのフローティングディフュージョンFDを共有する場合について、いくつか例を挙げて説明する。
図16は、本変形例に係る撮像装置1Eにおける読出動作の一例を表すものであり、(A)は、0列目および1列目の画素R,G,Bの配列を示し、(B)は、画素R,G,Bに対する読出動作を示す。撮像装置1Eは、2列分の画素R,G,Bに8本の割合で信号線SGLを設けるとともに、8つのAD変換回路を設けたものである。この例では、2行1列に配置された2つの画素が、1つのフローティングディフュージョンFDを共有し、画素ユニットUを構成している。具体的には、画素ユニットUでは、例えば、上側に赤色の画素R(例えば画素R00)が配置され、下側に緑色の画素G(例えば画素G10)が配置される。また、他の画素ユニットUでは、例えば、上側に緑色の画素G(例えば画素G01)が配置され、下側に青色の画素B(例えば画素B11)が配置される。この例では、1つの画素ユニットUを構成する画素R00,G10が信号線SGL0に接続され、同様に、画素G01,B11が信号線SGL1に接続され、画素R20,G30が信号線SGL2に接続され、画素G21,B31が信号線SGL3に接続され、画素R40,G50が信号線SGL4に接続され、画素G41,B51が信号線SGL5に接続され、画素R60,G70が信号線SGL6に接続され、画素G61,B71が信号線SGL7に接続されている。
撮像装置1Eの撮像制御部20Eは、タイミングt61において、4つの画素ユニットUに対して、読出動作を開始する。すなわち、撮像制御部20Eは、タイミングt61において、1つの画素ユニットUを構成する2つの画素R00,G10、1つの画素ユニットUを構成する2つの画素G01,B11、1つの画素ユニットUを構成する2つの画素R20,G30、および1つの画素ユニットUを構成する2つの画素G21,B31に対して、読出動作を開始する。そして、撮像制御部20Eは、タイミングt61〜t63の期間において、2つの画素R00,G10に対してこの順に読出動作を行い、2つの画素G01,B11に対してこの順に読出動作を行い、2つの画素R20,G30に対してこの順に読出動作を行い、2つの画素G21,B31に対してこの順に読出動作を行う。具体的には、撮像制御部20Eは、例えば、タイミングt61〜t62の1水平期間(1H)において、4つの画素R00,G01,R20,G21に対する読出動作を同時に行い、タイミングt62〜t63の1水平期間(1H)において、4つの画素B11,G10,B31,G30に対する読出動作を同時に行う。なお、図16(B)では、例えば、タイミングt61〜t62の期間において、説明の便宜上、画素R00と画素G01を時間軸上に並べて描いたが、これは、上述したように、タイミングt61〜t62の期間において、画素R00に対する読出動作と画素G01に対する読出動作を同時に行うことを意味する。
また、撮像制御部20Eは、タイミングt62において、4つの画素ユニットUに対して、読出動作を開始する。すなわち、撮像制御部20Eは、1つの画素ユニットUを構成する2つの画素R40,G50、1つの画素ユニットUを構成する2つの画素G41,B51、1つの画素ユニットUを構成する2つの画素R60,G70、および1つの画素ユニットUを構成する2つの画素G61,B71に対して、読出動作を開始する。そして、撮像制御部20Eは、タイミングt62〜t64の期間において、2つの画素R40,G50に対してこの順に読出動作を行い、2つの画素G41,B51に対してこの順に読出動作を行い、2つの画素R60,G70に対してこの順に読出動作を行い、2つの画素G61,B71に対してこの順に読出動作を行う。具体的には、撮像制御部20Eは、例えば、タイミングt62〜t63の1水平期間(1H)において、4つの画素R40,G41,R60,G61に対する読出動作を同時に行い、タイミングt63〜t64の1水平期間(1H)において、4つの画素B51,G50,B71,G70に対する読出動作を同時に行う。
その他の画素R,G,Bについても同様である。この場合でも、隣り合う画素ラインにおける緑色の画素Gの読出動作期間を互いに近くすることができるため、撮像画像の画質を高めることができる。
図17は、本変形例に係る他の撮像装置1Fにおける読出動作の一例を表すものであり、(A)は、0列目および1列目の画素R,G,Bの配列を示し、(B)は、画素R,G,Bに対する読出動作を示す。撮像装置1Fは、2列分の画素R,G,Bに16本の割合で信号線SGLを設けるとともに、16個のAD変換回路を設けたものである。この例では、上記撮像装置1Eの場合(図16)と同様に、2行1列に配置された2つの画素が、1つのフローティングディフュージョンFDを共有し、画素ユニットUを構成している。
撮像装置1Fの撮像制御部20Fは、タイミングt71において、8つの画素ユニットUに対して、読出動作を開始する。そして、撮像制御部20Fは、例えば、タイミングt71〜t72の1水平期間(1H)において、8つの画素G01,G10,G21,G30,G41,G50,G61,G70に対する読出動作を同時に行い、タイミングt72〜t73の1水平期間(1H)において、8つの画素R00,B11,R20,B31,R40,B51,R60,B71に対する読出動作を同時に行う。
また、撮像制御部20Fは、タイミングt72において、8つの画素ユニットUに対して、読出動作を開始する。そして、撮像制御部20Fは、例えば、タイミングt72〜t73の1水平期間(1H)において、8つの画素G81,G90,G101,G110,G121,G130,G141,G150に対する読出動作を同時に行い、タイミングt73〜t74の1水平期間(1H)において、8つの画素R80,B91,R100,B111,R120,B131,R140,B151に対する読出動作を同時に行う。
その他の画素R,G,Bについても同様である。この場合でも、隣り合う画素ラインにおける緑色の画素の読出動作期間を互いに近くすることができるため、撮像画像の画質を高めることができる。
図18は、本変形例に係る他の撮像装置1Gにおける読出動作の一例を表すものであり、(A)は、0列目および1列目の画素R,G,Bの配列を示し、(B)は、画素R,G,Bに対する読出動作を示す。撮像装置1Gは、2列分の画素R,G,Bに24本の割合で信号線SGLを設けるとともに、24個のAD変換回路を設けたものである。この例では、上記撮像装置1Eの場合(図16)と同様に、2行1列に配置された2つの画素が、1つのフローティングディフュージョンFDを共有し、画素ユニットUを構成している。
撮像装置1Gの撮像制御部20Gは、タイミングt81において、12個の画素ユニットUに対して、読出動作を開始する。そして、撮像制御部20Gは、例えば、タイミングt81〜t82の1水平期間(1H)において、12個の画素G01,G10,G21,G30,G41,G50,G61,G70,G81,G90,G101,G110に対する読出動作を同時に行い、タイミングt82〜t83の1水平期間(1H)において、12個の画素R00,B11,R20,B31,R40,B51,R60,B71,R80,B91,R100,B111に対する読出動作を同時に行う。
また、撮像制御部20Gは、タイミングt82において、12個の画素ユニットUに対して、読出動作を開始する。そして、撮像制御部20Gは、例えば、タイミングt82〜t83の1水平期間(1H)において、12個の画素G121,G130,G141,G150,G161,G170,G181,G190,G201,G210,G221,G230に対する読出動作を同時に行い、タイミングt83〜t84の1水平期間(1H)において、12個の画素R120,B131,R140,B151,R160,B171,R180,B191,R200,B211,R220,B231に対する読出動作を同時に行う。
その他の画素R,G,Bについても同様である。この場合でも、隣り合う画素ラインにおける緑色の画素の読出動作期間を互いに近くすることができるため、撮像画像の画質を高めることができる。
以上の例では、2行1列に配置された2つの画素が、1つのフローティングディフュージョンFDを共有したが、これに限定されるものではなく、これに代えて、例えば、1行2列に配置された2つの画素が、1つのフローティングディフュージョンFDを共有してもよい。以下に、本変形例に係る撮像装置1Hについて説明する。
図19は、撮像装置1Hにおける読出動作の一例を表すものであり、(A)は、0列目および1列目の画素R,G,Bの配列を示し、(B)は、画素R,G,Bに対する読出動作を示す。撮像装置1Hは、2列分の画素R,G,Bに16本の割合で信号線SGLを設けるとともに、16個のAD変換回路を設けたものである。この例では、1行2列に配置された2つの画素が、1つのフローティングディフュージョンFDを共有し、画素ユニットUを構成している。具体的には、画素ユニットUでは、例えば、左側に赤色の画素R(例えば画素R00)が配置され、右側に緑色の画素G(例えば画素G01)が配置される。また、他の画素ユニットUでは、例えば、左側に緑色の画素G(例えば画素G10)が配置され、右側に青色の画素B(例えば画素B11)が配置される。
撮像装置1Hの撮像制御部20Hは、タイミングt91において、8つの画素ユニットUに対して、読出動作を開始する。そして、撮像制御部20Hは、例えば、タイミングt91〜t92の1水平期間(1H)において、8つの画素G01,G10,G21,G30,G41,G50,G61,G70に対する読出動作を同時に行い、タイミングt92〜t93の1水平期間(1H)において、8つの画素R00,B11,R20,B31,R40,B51,R60,B71に対する読出動作を同時に行う。
また、撮像制御部20Hは、タイミングt92において、8つの画素ユニットUに対して、読出動作を開始する。そして、撮像制御部20Hは、例えば、タイミングt92〜t93の1水平期間(1H)において、8つの画素G81,G90,G101,G110,G121,G130,G141,G150に対する読出動作を同時に行い、タイミングt93〜t94の1水平期間(1H)において、8つの画素R80,B91,R100,B111,R120,B131,R140,B151に対する読出動作を同時に行う。
その他の画素R,G,Bについても同様である。この場合でも、隣り合う画素ラインにおける緑色の画素の読出動作期間を互いに近くすることができるため、撮像画像の画質を高めることができる。
[変形例5]
上記実施の形態では、複数の画素R,G,Bを、いわゆるベイヤー配列のパターンで配置したが、これに限定されるものではない。以下に、本変形例に係る撮像装置1Jについて詳細に説明する。
図20は、撮像装置1Jの画素アレイ10Jの一構成例を表すものである。画素アレイ10Jでは、上記実施の形態に係る画素アレイ10(図1,3)と異なり、6行6列の画素が、垂直方向(縦方向)および水平方向(横方向)に繰り返し配置されている。また、画素アレイ10Jでは、2行1列に配置された2つの画素が、1つのフローティングディフュージョンFDを共有し、画素ユニットUを構成している。そして、画素アレイ10Jでは、2列分の画素R,G,Bに6本の割合で信号線SGLを設けている。
図21Aは、撮像装置1Jにおける読出動作の一例を表すものであり、(A)は、0列目および1列目の画素R,G,Bの配列を示し、(B)は、画素R,G,Bに対する読出動作を示す。
撮像装置1Jの撮像制御部20Jは、タイミングt101において、4つの画素ユニットUに対して、読出動作を開始する。すなわち、撮像制御部20Jは、タイミングt101において、1つの画素ユニットUを構成する2つの画素G00,R10、1つの画素ユニットUを構成する2つの画素B01,G11、1つの画素ユニットUを構成する2つの画素G20,G30、および1つの画素ユニットUを構成する2つの画素B21,R31に対して、読出動作を開始する。そして、撮像制御部20Jは、例えば、タイミングt101〜t102の1水平期間(1H)において、4つの画素G00,G11,G20,B21に対する読出動作を同時に行い、タイミングt102〜t103の1水平期間(1H)において、4つの画素B01,R10,G30,R31に対する読出動作を同時に行う。
また、撮像制御部20Jは、タイミングt102において、2つの画素ユニットUに対して、読出動作を開始する。すなわち、撮像制御部20Jは、タイミングt102において、1つの画素ユニットUを構成する2つの画素B40,G50、および1つの画素ユニットUを構成する2つの画素G41,R51に対して、読出動作を開始する。そして、撮像制御部20Jは、例えば、タイミングt102〜t103の1水平期間(1H)において、2つの画素G41,G50に対する読出動作を同時に行い、タイミングt103〜t104の1水平期間(1H)において、2つの画素B40,R51に対する読出動作を同時に行う。
また、撮像制御部20Jは、タイミングt103において、4つの画素ユニットUに対して、読出動作を開始する。すなわち、撮像制御部20Jは、タイミングt103において、1つの画素ユニットUを構成する2つの画素G60,R70、1つの画素ユニットUを構成する2つの画素B61,G71、1つの画素ユニットUを構成する2つの画素G80,G90、および1つの画素ユニットUを構成する2つの画素B81,R91に対して、読出動作を開始する。そして、撮像制御部20Jは、例えば、タイミングt103〜t104の1水平期間(1H)において、4つの画素G60,G71,G80,B81に対する読出動作を同時に行い、タイミングt104〜t105の1水平期間(1H)において、4つの画素B61,R70,G90,R91に対する読出動作を同時に行う。
また、撮像制御部20Jは、タイミングt104において、2つの画素ユニットUに対して、読出動作を開始する。すなわち、撮像制御部20Jは、タイミングt104において、1つの画素ユニットUを構成する2つの画素B100,G110、および1つの画素ユニットUを構成する2つの画素G101,R111に対して、読出動作を開始する。そして、撮像制御部20Jは、例えば、タイミングt104〜t105の1水平期間(1H)において、2つの画素G101,G110に対する読出動作を同時に行い、タイミングt105〜t106の1水平期間(1H)において、2つの画素B100,R111に対する読出動作を同時に行う。
図21Bは、撮像装置1Jにおける読出動作の一例を表すものであり、(A)は、2列目および3列目の画素R,G,Bの配列を示し、(B)は、画素R,G,Bに対する読出動作を示す。図21Cは、撮像装置1Jにおける読出動作の一例を表すものであり、(A)は、4列目および5列目の画素R,G,Bの配列を示し、(B)は、画素R,G,Bに対する読出動作を示す。撮像制御部20Jは、これらの列の画素R,G,Bに対しても、同様に読出動作を行う。
なお、この例では、2つの画素が1つのフローティングディフュージョンFDを共有したが、これに限定されるものではなく、これに代えて、例えば、4つの画素が1つのフローティングディフュージョンFDを共有してもよい。
[その他の変形例]
また、これらの変形例のうちの2以上を組み合わせてもよい。
<2.適用例>
次に、上記実施の形態および変形例で説明した撮像装置の適用例について説明する。
図22A,22Bは、上記実施の形態等の撮像装置が適用されるレンズ交換式一眼レフレックスタイプのデジタルカメラの外観を表すものであり、図22Aは、そのデジタルカメラをその前方(被写体側)から眺めた外観を示し、図22Bは、そのデジタルカメラをその後方(像側)から眺めた外観を示す。このデジタルカメラは、例えば、本体部(カメラボディ)450、交換式の撮影レンズユニット(交換レンズ)460、グリップ部470、モニタ480、およびビューファインダ490を有している。このデジタルカメラには、上記の撮像装置により構成されている。
上記実施の形態等の撮像装置は、このようなデジタルカメラの他、スマートフォン、タブレット端末、ビデオカメラ、ノート型パーソナルコンピュータなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記実施の形態等の撮像装置は、画像を撮影する機能を有するあらゆる分野の電子機器に適用することが可能である。
以上、実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
例えば、上記の実施の形態等では、時間の経過に応じて電圧レベルが徐々に変化する参照信号Srefを用いて、電圧Vresetおよび電圧Vsigを一旦時間に変換し、この時間をカウントすることによりAD変換したが、これに限定されるものではなく、これに代えて、例えば、電圧Vresetおよび電圧Vsigに対して直接AD変換を行ってもよい。
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
なお、本技術は以下のような構成とすることができる。
(1)それぞれが、単一の読出端子および2以上の画素を有する複数の画素ユニットと、
各画素ユニットに対して、前記2以上の画素から単位期間に1画素ずつ前記読出端子を介して画素信号を順次読み出す読出動作を行うとともに、各単位期間において、前記複数の画素ユニットのうちの所定数の画素ユニットに対する前記読出動作を開始する制御部と
を備えた撮像装置。
(2)前記制御部は、前記複数の画素ユニットの各画素から前記画素信号を読み出す複数の読出回路を有し、
前記所定数は、前記読出回路の数よりも少ない
前記(1)に記載の撮像装置。
(3)前記2以上の画素は、互いに異なる色の光を受光する複数の画素を含み、
前記所定数の画素ユニットのうちの一の画素ユニットにおける前記2以上の画素が受光する光の色は、他の一の画素ユニットにおける前記2以上の画素が受光する光の色と互いに等しい
前記(1)または(2)に記載の撮像装置。
(4)前記2以上の画素は、赤色の光を受光する赤画素、青色の光を受光する青画素、および緑色の光を受光する緑画素を含む
前記(3)に記載の撮像装置。
(5)前記読出動作は、各画素ユニットにおける前記2以上の画素から、所定の色順番で、画素信号を順次読み出すものである
前記(4)に記載の撮像装置。
(6)前記2以上の画素は、2つの前記緑画素を含み、
前記読出動作は、隣り合う2つの単位期間において、前記2つの緑画素から画素信号を順次読み出すものである。
前記(5)に記載の撮像装置。
(7)前記複数の画素ユニットは、第1の方向に並設され、
前記2以上の画素は、前記赤画素、前記青画素、および2つの前記緑画素であり、
各画素ユニットにおいて、前記2つの緑画素のうちの一方および前記赤画素が前記第1の方向と交差する第2の方向に並設されるとともに、前記2つの緑画素のうちの他方および前記青画素が前記第2の方向に並設され、前記2つの緑画素のうちの一方および前記赤画素と、前記2つの緑画素のうちの他方および前記青画素とが、前記第1の方向に並設された
前記(4)から(6)のいずれかに記載の撮像装置。
(8)前記第2の方向に並設された複数の画素は、画素ラインを構成し、
前記読出動作は、隣り合う画素ラインに属する2つの緑画素から、同じ単位期間または隣り合う単位期間に、画素信号をそれぞれ読み出すものである
前記(7)に記載の撮像装置。
(9)前記2以上の画素は、互いに異なる色の光を受光する複数の画素を含み、
前記所定数の画素ユニットのうちのいずれか一の画素ユニットにおける前記2以上の画素が受光する光の色は、他のいずれか一の画素ユニットにおける前記2以上の画素が受光する光の色と互いに異なる
前記(1)または(2)に記載の撮像装置。
(10)前記複数の画素ユニットは、複数の第1の画素ユニットと、複数の第2の画素ユニットとを含み、
前記複数の第1の画素ユニットのそれぞれにおける前記2以上の画素は、赤色の光を受光する赤画素および緑色の光を受光する第1の緑画素であり、
前記複数の第2の画素ユニットのそれぞれにおける前記2以上の画素は、青色の光を受光する青画素および緑色の光を受光する第2の緑画素である
前記(9)に記載の撮像装置。
(11)前記読出動作は、前記複数の第1の画素ユニットのそれぞれにおける前記2以上の画素から、所定の色順番で、画素信号を順次読み出すとともに、前記複数の第2の画素ユニットのそれぞれにおける前記2以上の画素から、所定の色順番で、画素信号を順次読み出すものである
前記(10)に記載の撮像装置。
(12)前記複数の第1の画素ユニットは、第1の方向に並設され、
前記複数の第2の画素ユニットは、前記第1の方向に並設され、
前記複数の第1の画素ユニットおよび前記複数の第2の画素ユニットは、前記第1の方向と交差する第2の方向に並設され、
前記複数の第1の画素ユニットのそれぞれにおいて、前記赤画素および前記第1の緑画素は、前記第1の方向にこの順で並設され、
前記複数の第2の画素ユニットのそれぞれにおいて、前記第2の緑画素および前記青画素は、前記第1の方向にこの順で並設された
前記(10)または(11)に記載の撮像装置。
(13)前記第1の画素ユニットおよび前記第2の画素ユニットは、第1の方向に交互に並設され、
前記複数の第1の画素ユニットのそれぞれにおいて、前記赤画素および前記第1の緑画素は、前記第1の方向に交差する第2の方向に並設され、
前記複数の第2の画素ユニットのそれぞれにおいて、前記第2の緑画素および前記青画素は、前記第2の方向に並設された
前記(10)または(11)に記載の撮像装置。

(14)前記第2の方向に並設された複数の画素は、画素ラインを構成し、
前記読出動作は、隣り合う画素ラインに属する2つの緑画素から、同じ単位期間または隣り合う単位期間に、画素信号をそれぞれ読み出すものである
前記(12)または(13)に記載の撮像装置。
(15)一の単位期間における前記所定数は、他の一の単位期間における前記所定数と等しい
前記(1)から(14)のいずれかに記載の撮像装置。
(16)一の単位期間における前記所定数は、他のいずれか一の単位期間における前記所定数と異なる
前記(1)から(14)のいずれかに記載の撮像装置。
(17)それぞれが単一の読出端子および2以上の画素を有する複数の画素ユニットのそれぞれに対して、前記2以上の画素から単位期間に1画素ずつ前記読出端子を介して画素信号を順次読み出す読出動作を行うとともに、各単位期間において、前記複数の画素ユニットのうちの所定数の画素ユニットに対する前記読出動作を開始し、
各画素の画素信号に基づいて撮像画像データを生成する
撮像装置の制御方法。
(18)撮像部と、
前記撮像部によって撮影された画像を用いて所定の処理を行う処理部と
を備え、
前記撮像部は、
それぞれが、単一の読出端子および2以上の画素を有する複数の画素ユニットと、
各画素ユニットに対して、前記2以上の画素から単位期間に1画素ずつ前記読出端子を介して画素信号を順次読み出す読出動作を行うとともに、各単位期間において、前記複数の画素ユニットのうちの所定数の画素ユニットに対する前記読出動作を開始する制御部と
を有する
電子機器
本出願は、日本国特許庁において2015年2月12日に出願された日本特許出願番号2015−25024号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (32)

  1. それぞれが、単一の読出端子および2以上の画素を有する複数の画素ユニットと、
    各画素ユニットに対して、前記2以上の画素から単位期間に1画素ずつ前記読出端子を介して画素信号を順次読み出す読出動作を行うとともに、各単位期間において、前記複数の画素ユニットのうちの所定数の画素ユニットに対する前記読出動作を開始する制御部と
    を備え
    前記制御部は、前記複数の画素ユニットの各画素から前記画素信号を読み出す複数の読出回路を有し、
    前記所定数は、前記読出回路の数よりも少ない
    撮像装置。
  2. 前記2以上の画素は、互いに異なる色の光を受光する複数の画素を含み、
    前記所定数の画素ユニットのうちの一の画素ユニットにおける前記2以上の画素が受光する光の色は、他の一の画素ユニットにおける前記2以上の画素が受光する光の色と互いに等しい
    請求項1に記載の撮像装置。
  3. 前記2以上の画素は、赤色の光を受光する赤画素、青色の光を受光する青画素、および緑色の光を受光する緑画素を含む
    請求項2に記載の撮像装置。
  4. 前記読出動作は、各画素ユニットにおける前記2以上の画素から、所定の色順番で、前記画素信号を順次読み出すものである
    請求項3に記載の撮像装置。
  5. 前記2以上の画素は、2つの前記緑画素を含み、
    前記読出動作は、隣り合う2つの単位期間において、前記2つの緑画素から前記画素信号を順次読み出すものである
    請求項4に記載の撮像装置。
  6. 前記複数の画素ユニットは、第1の方向に並設され、
    前記2以上の画素は、前記赤画素、前記青画素、および2つの前記緑画素であり、
    各画素ユニットにおいて、前記2つの緑画素のうちの一方および前記赤画素が前記第1の方向と交差する第2の方向に並設されるとともに、前記2つの緑画素のうちの他方および前記青画素が前記第2の方向に並設され、前記2つの緑画素のうちの一方および前記赤画素と、前記2つの緑画素のうちの他方および前記青画素とが、前記第1の方向に並設された
    請求項3から請求項5のいずれか一項に記載の撮像装置。
  7. 前記第2の方向に並設された複数の画素は、画素ラインを構成し、
    前記読出動作は、隣り合う画素ラインに属する2つの緑画素から、同じ単位期間または隣り合う単位期間に、前記画素信号をそれぞれ読み出すものである
    請求項6に記載の撮像装置。
  8. 前記2以上の画素は、互いに異なる色の光を受光する複数の画素を含み、
    前記所定数の画素ユニットのうちの一の画素ユニットにおける前記2以上の画素が受光する光の色は、他のいずれか一の画素ユニットにおける前記2以上の画素が受光する光の色と互いに異なる
    請求項1に記載の撮像装置。
  9. 前記複数の画素ユニットは、複数の第1の画素ユニットと、複数の第2の画素ユニットとを含み、
    前記複数の第1の画素ユニットのそれぞれにおける前記2以上の画素は、赤色の光を受光する赤画素および緑色の光を受光する第1の緑画素であり、
    前記複数の第2の画素ユニットのそれぞれにおける前記2以上の画素は、青色の光を受光する青画素および緑色の光を受光する第2の緑画素である
    請求項8に記載の撮像装置。
  10. 前記読出動作は、前記複数の第1の画素ユニットのそれぞれにおける前記2以上の画素から、所定の色順番で、前記画素信号を順次読み出すとともに、前記複数の第2の画素ユニットのそれぞれにおける前記2以上の画素から、所定の色順番で、前記画素信号を順次読み出すものである
    請求項9に記載の撮像装置。
  11. 前記複数の第1の画素ユニットは、第1の方向に並設され、
    前記複数の第2の画素ユニットは、前記第1の方向に並設され、
    前記複数の第1の画素ユニットおよび前記複数の第2の画素ユニットは、前記第1の方向と交差する第2の方向に並設され、
    前記複数の第1の画素ユニットのそれぞれにおいて、前記赤画素および前記第1の緑画素は、前記第1の方向にこの順で並設され、
    前記複数の第2の画素ユニットのそれぞれにおいて、前記第2の緑画素および前記青画素は、前記第1の方向にこの順で並設された
    請求項9または請求項10に記載の撮像装置。
  12. 前記第1の画素ユニットおよび前記第2の画素ユニットは、第1の方向に交互に並設され、
    前記複数の第1の画素ユニットのそれぞれにおいて、前記赤画素および前記第1の緑画素は、前記第1の方向に交差する第2の方向に並設され、
    前記複数の第2の画素ユニットのそれぞれにおいて、前記第2の緑画素および前記青画素は、前記第2の方向に並設された
    請求項9または請求項10に記載の撮像装置。
  13. 前記第2の方向に並設された複数の画素は、画素ラインを構成し、
    前記読出動作は、隣り合う画素ラインに属する2つの緑画素から、同じ単位期間または隣り合う単位期間に、前記画素信号をそれぞれ読み出すものである
    請求項11または請求項12に記載の撮像装置。
  14. 一の単位期間における前記所定数は、他の一の単位期間における前記所定数と等しい
    請求項1から請求項13のいずれか一項に記載の撮像装置。
  15. 一の単位期間における前記所定数は、他のいずれか一の単位期間における前記所定数と異なる
    請求項1から請求項13のいずれか一項に記載の撮像装置。
  16. それぞれが、単一の読出端子および2以上の画素を有する複数の画素ユニットと、
    各画素ユニットに対して、前記2以上の画素から単位期間に1画素ずつ前記読出端子を介して画素信号を順次読み出す読出動作を行うとともに、各単位期間において、前記複数の画素ユニットのうちの所定数の画素ユニットに対する前記読出動作を開始する制御部と
    を備え、
    前記2以上の画素は、互いに異なる色の光を受光する複数の画素を含み、
    前記所定数の画素ユニットのうちの一の画素ユニットにおける前記2以上の画素が受光する光の色は、他の一の画素ユニットにおける前記2以上の画素が受光する光の色と互いに等しく、
    前記2以上の画素は、赤色の光を受光する赤画素、青色の光を受光する青画素、および緑色の光を受光する緑画素を含み、
    前記読出動作は、各画素ユニットにおける前記2以上の画素から、所定の色順番で、前記画素信号を順次読み出すものであり、
    前記2以上の画素は、2つの前記緑画素を含み、
    前記読出動作は、隣り合う2つの単位期間において、前記2つの緑画素から前記画素信号を順次読み出すものである
    撮像装置。
  17. 前記複数の画素ユニットは、第1の方向に並設され、
    前記2以上の画素は、前記赤画素、前記青画素、および2つの前記緑画素であり、
    各画素ユニットにおいて、前記2つの緑画素のうちの一方および前記赤画素が前記第1の方向と交差する第2の方向に並設されるとともに、前記2つの緑画素のうちの他方および前記青画素が前記第2の方向に並設され、前記2つの緑画素のうちの一方および前記赤画素と、前記2つの緑画素のうちの他方および前記青画素とが、前記第1の方向に並設された
    請求項16に記載の撮像装置。
  18. 前記第2の方向に並設された複数の画素は、画素ラインを構成し、
    前記読出動作は、隣り合う画素ラインに属する2つの緑画素から、同じ単位期間または隣り合う単位期間に、前記画素信号をそれぞれ読み出すものである
    請求項17に記載の撮像装置。
  19. 一の単位期間における前記所定数は、他の一の単位期間における前記所定数と等しい
    請求項16から請求項18のいずれか一項に記載の撮像装置。
  20. 一の単位期間における前記所定数は、他のいずれか一の単位期間における前記所定数と異なる
    請求項16から請求項18のいずれか一項に記載の撮像装置。
  21. それぞれが、単一の読出端子および2以上の画素を有する複数の画素ユニットと、
    各画素ユニットに対して、前記2以上の画素から単位期間に1画素ずつ前記読出端子を介して画素信号を順次読み出す読出動作を行うとともに、各単位期間において、前記複数の画素ユニットのうちの所定数の画素ユニットに対する前記読出動作を開始する制御部と
    を備え、
    前記2以上の画素は、互いに異なる色の光を受光する複数の画素を含み、
    前記所定数の画素ユニットのうちの一の画素ユニットにおける前記2以上の画素が受光する光の色は、他のいずれか一の画素ユニットにおける前記2以上の画素が受光する光の色と互いに異なり、
    前記複数の画素ユニットは、複数の第1の画素ユニットと、複数の第2の画素ユニットとを含み、
    前記複数の第1の画素ユニットのそれぞれにおける前記2以上の画素は、赤色の光を受光する赤画素および緑色の光を受光する第1の緑画素であり、
    前記複数の第2の画素ユニットのそれぞれにおける前記2以上の画素は、青色の光を受光する青画素および緑色の光を受光する第2の緑画素である
    撮像装置。
  22. 前記読出動作は、前記複数の第1の画素ユニットのそれぞれにおける前記2以上の画素から、所定の色順番で、前記画素信号を順次読み出すとともに、前記複数の第2の画素ユニットのそれぞれにおける前記2以上の画素から、所定の色順番で、前記画素信号を順次読み出すものである
    請求項21に記載の撮像装置。
  23. 前記複数の第1の画素ユニットは、第1の方向に並設され、
    前記複数の第2の画素ユニットは、前記第1の方向に並設され、
    前記複数の第1の画素ユニットおよび前記複数の第2の画素ユニットは、前記第1の方向と交差する第2の方向に並設され、
    前記複数の第1の画素ユニットのそれぞれにおいて、前記赤画素および前記第1の緑画素は、前記第1の方向にこの順で並設され、
    前記複数の第2の画素ユニットのそれぞれにおいて、前記第2の緑画素および前記青画素は、前記第1の方向にこの順で並設された
    請求項21または請求項22に記載の撮像装置。
  24. 前記第1の画素ユニットおよび前記第2の画素ユニットは、第1の方向に交互に並設され、
    前記複数の第1の画素ユニットのそれぞれにおいて、前記赤画素および前記第1の緑画素は、前記第1の方向に交差する第2の方向に並設され、
    前記複数の第2の画素ユニットのそれぞれにおいて、前記第2の緑画素および前記青画素は、前記第2の方向に並設された
    請求項21または請求項22に記載の撮像装置。
  25. 前記第2の方向に並設された複数の画素は、画素ラインを構成し、
    前記読出動作は、隣り合う画素ラインに属する2つの緑画素から、同じ単位期間または隣り合う単位期間に、前記画素信号をそれぞれ読み出すものである
    請求項23または請求項24に記載の撮像装置。
  26. 一の単位期間における前記所定数は、他の一の単位期間における前記所定数と等しい
    請求項21から請求項25のいずれか一項に記載の撮像装置。
  27. 一の単位期間における前記所定数は、他のいずれか一の単位期間における前記所定数と異なる
    請求項21から請求項25のいずれか一項に記載の撮像装置。
  28. それぞれが、単一の読出端子および2以上の画素を有する複数の画素ユニットと、
    各画素ユニットに対して、前記2以上の画素から単位期間に1画素ずつ前記読出端子を介して画素信号を順次読み出す読出動作を行うとともに、各単位期間において、前記複数の画素ユニットのうちの所定数の画素ユニットに対する前記読出動作を開始する制御部と
    を備え、
    一の単位期間における前記所定数は、他のいずれか一の単位期間における前記所定数と異なる
    撮像装置。
  29. それぞれが単一の読出端子および2以上の画素を有する複数の画素ユニットのそれぞれに対して、前記2以上の画素から単位期間に1画素ずつ前記読出端子を介して画素信号を順次読み出す読出動作を行うとともに、各単位期間において、前記複数の画素ユニットのうちの所定数の画素ユニットに対する前記読出動作を開始し、
    各画素の前記画素信号に基づいて撮像画像データを生成し、
    前記所定数は、前記複数の画素ユニットの各画素から前記画素信号を読み出す複数の読出回路の数よりも少ない
    撮像装置の制御方法。
  30. それぞれが単一の読出端子および2以上の画素を有する複数の画素ユニットのそれぞれに対して、前記2以上の画素から単位期間に1画素ずつ前記読出端子を介して画素信号を順次読み出す読出動作を行うとともに、各単位期間において、前記複数の画素ユニットのうちの所定数の画素ユニットに対する前記読出動作を開始し、
    各画素の前記画素信号に基づいて撮像画像データを生成し、
    前記2以上の画素は、互いに異なる色の光を受光する複数の画素を含み、
    前記所定数の画素ユニットのうちの一の画素ユニットにおける前記2以上の画素が受光する光の色は、他の一の画素ユニットにおける前記2以上の画素が受光する光の色と互いに等しく、
    前記2以上の画素は、赤色の光を受光する赤画素、青色の光を受光する青画素、および緑色の光を受光する緑画素を含み、
    前記読出動作は、各画素ユニットにおける前記2以上の画素から、所定の色順番で、前記画素信号を順次読み出すものであり、
    前記2以上の画素は、2つの前記緑画素を含み、
    前記読出動作は、隣り合う2つの単位期間において、前記2つの緑画素から前記画素信号を順次読み出すものである
    撮像装置の制御方法。
  31. それぞれが単一の読出端子および2以上の画素を有する複数の画素ユニットのそれぞれに対して、前記2以上の画素から単位期間に1画素ずつ前記読出端子を介して画素信号を順次読み出す読出動作を行うとともに、各単位期間において、前記複数の画素ユニットのうちの所定数の画素ユニットに対する前記読出動作を開始し、
    各画素の前記画素信号に基づいて撮像画像データを生成し、
    前記2以上の画素は、互いに異なる色の光を受光する複数の画素を含み、
    前記所定数の画素ユニットのうちの一の画素ユニットにおける前記2以上の画素が受光する光の色は、他のいずれか一の画素ユニットにおける前記2以上の画素が受光する光の色と互いに異なり、
    前記複数の画素ユニットは、複数の第1の画素ユニットと、複数の第2の画素ユニットとを含み、
    前記複数の第1の画素ユニットのそれぞれにおける前記2以上の画素は、赤色の光を受光する赤画素および緑色の光を受光する第1の緑画素であり、
    前記複数の第2の画素ユニットのそれぞれにおける前記2以上の画素は、青色の光を受光する青画素および緑色の光を受光する第2の緑画素である
    撮像装置の制御方法。
  32. それぞれが単一の読出端子および2以上の画素を有する複数の画素ユニットのそれぞれに対して、前記2以上の画素から単位期間に1画素ずつ前記読出端子を介して画素信号を順次読み出す読出動作を行うとともに、各単位期間において、前記複数の画素ユニットのうちの所定数の画素ユニットに対する前記読出動作を開始し、
    各画素の前記画素信号に基づいて撮像画像データを生成し、
    一の単位期間における前記所定数は、他のいずれか一の単位期間における前記所定数と異なる
    撮像装置の制御方法。
JP2016574628A 2015-02-12 2015-11-18 撮像装置およびその制御方法 Active JP6740905B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015025024 2015-02-12
JP2015025024 2015-02-12
PCT/JP2015/082372 WO2016129163A1 (ja) 2015-02-12 2015-11-18 撮像装置およびその制御方法、ならびに電子機器

Publications (2)

Publication Number Publication Date
JPWO2016129163A1 JPWO2016129163A1 (ja) 2017-11-24
JP6740905B2 true JP6740905B2 (ja) 2020-08-19

Family

ID=56615117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016574628A Active JP6740905B2 (ja) 2015-02-12 2015-11-18 撮像装置およびその制御方法

Country Status (4)

Country Link
US (1) US10616509B2 (ja)
JP (1) JP6740905B2 (ja)
CN (1) CN107211101A (ja)
WO (1) WO2016129163A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102349105B1 (ko) * 2017-01-18 2022-01-11 삼성전자주식회사 이미지 센서
CN108337455B (zh) * 2017-01-18 2022-03-11 三星电子株式会社 图像传感器
US10638054B2 (en) * 2017-01-25 2020-04-28 Cista System Corp. System and method for visible and infrared high dynamic range sensing
EP3716618B1 (en) * 2017-11-22 2023-08-09 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic device
JP6766095B2 (ja) * 2018-06-08 2020-10-07 キヤノン株式会社 撮像装置、撮像システム、移動体、および積層用の半導体基板
KR20220023821A (ko) 2020-08-21 2022-03-02 선전 구딕스 테크놀로지 컴퍼니, 리미티드 이미지 센서, 지문 검출 장치 및 전자 장치
CN112714268B (zh) * 2020-08-21 2022-02-08 深圳市汇顶科技股份有限公司 图像传感器、指纹检测装置和电子设备
KR20220033357A (ko) 2020-09-09 2022-03-16 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69624714T2 (de) * 1995-08-11 2003-08-07 Toshiba Kawasaki Kk Bildaufnahmesystem, integrierte festkörperbildaufnahmehalbleiterschaltung
JP4497872B2 (ja) * 2003-09-10 2010-07-07 キヤノン株式会社 撮像装置
JP2007129581A (ja) * 2005-11-04 2007-05-24 Canon Inc 撮像装置及び撮像システム
JP2008098971A (ja) * 2006-10-12 2008-04-24 Matsushita Electric Ind Co Ltd 固体撮像装置
US7495228B1 (en) * 2008-03-31 2009-02-24 General Electric Company Dual function detector device
JP4626706B2 (ja) * 2008-12-08 2011-02-09 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
TWI422020B (zh) 2008-12-08 2014-01-01 Sony Corp 固態成像裝置
JP5664141B2 (ja) 2010-11-08 2015-02-04 ソニー株式会社 固体撮像素子およびカメラシステム
JP2012175600A (ja) * 2011-02-24 2012-09-10 Sony Corp 撮像装置、および撮像装置制御方法、並びにプログラム
JP2013143730A (ja) * 2012-01-12 2013-07-22 Sony Corp 撮像素子、撮像装置、電子機器および撮像方法
US9674469B2 (en) * 2012-12-25 2017-06-06 Sony Corporation Solid-state imaging device, method of driving the same, and electronic apparatus
JP6525539B2 (ja) * 2014-10-08 2019-06-05 キヤノン株式会社 撮像素子及び撮像装置

Also Published As

Publication number Publication date
WO2016129163A1 (ja) 2016-08-18
JPWO2016129163A1 (ja) 2017-11-24
US20180278858A1 (en) 2018-09-27
CN107211101A (zh) 2017-09-26
US10616509B2 (en) 2020-04-07

Similar Documents

Publication Publication Date Title
JP6740905B2 (ja) 撮像装置およびその制御方法
US9942482B2 (en) Image sensor with transfer gate control signal lines
US10110827B2 (en) Imaging apparatus, signal processing method, and program
US10992878B2 (en) Method of obtaining wide dynamic range image and image pickup device performing the same
JP4973115B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5311987B2 (ja) 撮像装置
JP5526840B2 (ja) 画像信号処理装置、撮像装置、画像信号処理方法、およびプログラム
JP2012151596A (ja) 固体撮像装置および撮像装置
US9113097B2 (en) Image capturing apparatus that controls performing of short-term and long-term exposures and corresponding read operations, and control method thereof
JP2013211615A (ja) 固体撮像素子、固体撮像素子の駆動方法、および電子機器
US20200260041A1 (en) Image capturing apparatus
JP2014086889A (ja) 固体撮像装置
JP6305169B2 (ja) 固体撮像素子、撮像装置及びその制御方法、プログラム、記憶媒体
US8736725B2 (en) Solid-state imaging device, imaging method and imaging apparatus for performing weighted addition on pixel signals
JP2017183870A (ja) 撮像処理装置、撮像処理方法、コンピュータプログラム及び電子機器
JP2016131326A (ja) 固体撮像装置
KR20140107212A (ko) 고체 촬상 소자 및 그 구동 방법, 카메라 시스템
JP2014232900A (ja) 固体撮像素子及び撮像装置
JP6257348B2 (ja) 固体撮像装置、撮像システム及び複写機
JP6930526B2 (ja) 撮像制御装置、撮像装置、および撮像制御方法
JP7250562B2 (ja) 撮像装置およびその制御方法
JP2013115470A (ja) 固体撮像素子の信号処理回路、固体撮像素子の信号処理方法、及び、電子機器
WO2012020520A1 (ja) 固体撮像素子
JP2017055330A (ja) 固体撮像装置およびカメラシステム
JP2020014147A (ja) 撮像装置および撮像装置の制御方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181010

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200706

R151 Written notification of patent or utility model registration

Ref document number: 6740905

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151