KR20220033357A

KR20220033357A - 이미지 센서 및 이미지 센서의 동작 방법

Info

Publication number: KR20220033357A
Application number: KR1020200115654A
Authority: KR
Inventors: 김무영; 박성현
Original assignee: 삼성전자주식회사
Priority date: 2020-09-09
Filing date: 2020-09-09
Publication date: 2022-03-16
Also published as: US11425323B2; CN114245045A; US20220078364A1

Abstract

이미지 센서 및 이미지 센서의 동작 방법이 개시된다. 본 개시의 기술적 사상에 따른 이미지 센서는, 행열로 배열된 복수의 픽셀을 포함하고, 복수의 픽셀 각각은 마이크로 렌즈, 및 상기 마이크로 렌즈 아래에서 제1 방향으로 나란하게 배치된 제1 광전 변환 소자 및 제2 광전 변환 소자를 포함하는 픽셀 어레이, 및 제1 독출 기간에 상기 픽셀 어레이의 제1 로우에 배치된 제1 픽셀로부터 상기 제1 광전 변환 소자로부터 생성되는 제1 이미지 신호 및 상기 제1 광전 변환 소자 및 상기 제2 광전 변환 소자로부터 생성되는 합산 이미지 신호가 차례로 출력되도록 제어하고, 제2 독출 기간에 상기 픽셀 어레이의 제2 로우에 배치된 제2 픽셀로부터 상기 제2 광전 변환 소자로부터 생성되는 제2 이미지 신호 및 상기 합산 이미지 신호가 차례로 출력되도록 제어하는 로우 디코더를 포함할 수 있다.

Description

이미지 센서 및 이미지 센서의 동작 방법 {Image sensor and operating method thereof}

본 개시의 기술적 사상은 이미지 센서에 관한 것으로서, 보다 상세하게는 오토 포커스 기능을 수행하는 이미지 센서 및 이미지 센서의 독출 방법에 관한 것이다.

최근 이미지 센서의 초점을 자동으로 검출하는 자동초점 방식(auto focusing, AF)이 널리 활용되고 있다. 특히, 빠른 초점 검출속도라는 특성에 따라 위상차 자동초점(phase difference auto focusing, PAF) 기술에 대한 연구가 다양하게 이루어지고 있다. PAF에서는 촬영렌즈를 투과한 빛을 분할하여 서로 다른 위치에서 검출하고 상기 검출신호가 동일한 위상에서 서로 같은 세기를 갖도록 초점 렌즈(focusing lens)를 자동으로 구동하여 초점거리를 조절한다. 일반적으로 자동초점 설정은 이미지 센서보다 훨씬 작은 크기를 갖는 별도의 AF 센서를 이용하거나 이미지 센서의 일부에 이미지 검출픽셀과 별도로 초점검출 픽셀을 배치하여 이미지 센서 내부의 AF 모듈을 이용하여 수행된다. 최근에는 상기 초점검출 픽셀 또는 상기 이미지 검출 픽셀의 전부를 한 쌍의 광전 변환 소자로 구성하여 초점검출 속도를 높이는 기술이 연구되고 있다. 픽셀 단위 또는 소정의 인접한 픽셀들 단위로 위상차 자동초점 검출동작을 수행함으로써 초점 검출속도와 정확도가 향상될 수 있다.

본 개시의 기술적 사상이 해결하려는 과제는, 높은 프레임 레이트 및 고속 오토 포커싱 기능을 제공하는 이미지 센서 및 이미지 센서의 동작 방법을 제공하는 데 있다.

상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상에 따른 이미지 센서는, 행열로 배열된 복수의 픽셀을 포함하고, 복수의 픽셀 각각은 마이크로 렌즈, 및 상기 마이크로 렌즈 아래에서 제1 방향으로 나란하게 배치된 제1 광전 변환 소자 및 제2 광전 변환 소자를 포함하는 픽셀 어레이, 및 제1 독출 기간에 상기 픽셀 어레이의 제1 로우(row)에 배치된 제1 픽셀로부터 상기 제1 광전 변환 소자로부터 생성되는 제1 이미지 신호 및 상기 제1 광전 변환 소자 및 상기 제2 광전 변환 소자로부터 생성되는 합산 이미지 신호가 차례로 독출되도록 제어하고, 제2 독출 기간에 상기 픽셀 어레이의 제2 로우에 배치된 제2 픽셀로부터 상기 제2 광전 변환 소자로부터 생성되는 제2 이미지 신호 및 상기 합산 이미지 신호가 차례로 독출되도록 제어하는 로우 디코더를 포함할 수 있다.

본 개시의 기술적 사상에 따른 이미지 센서는, 제1 방향으로 연장된 복수의 로우 라인, 상기 제1 방향에 수직한 제2 방향으로 배열된 복수의 컬럼 라인 및 상기 복수의 로우 라인과 상기 복수의 컬럼 라인에 연결되며 행열로 배열된 복수의 픽셀을 포함하고, 복수의 픽셀 각각은 나란하게 배치된 제1 서브 픽셀 및 제2 서브 픽셀을 포함하는 픽셀 어레이 및 상기 픽셀 어레이의 제1 로우에 배치된 제1 픽셀에 복수의 제1 제어 신호를 제공하고, 상기 픽셀 어레이의 제2 로우에 배치된 제2 픽셀에 복수의 제2 제어 신호를 제공하는 로우 디코더를 포함하고, 상기 픽셀 어레이는, 제1 독출 기간에 복수의 제1 제어 신호에 응답하여, 상기 제1 픽셀의 상기 제1 서브픽셀로부터의 제1 이미지 신호 및 상기 제1 픽셀의 상기 제1 서브픽셀 및 상기 제2 서브픽셀로부터의 제1 합산 이미지 신호를 제1 컬럼 라인을 통해 출력하고, 제2 독출 기간에 복수의 제2 제어 신호에 응답하여, 상기 제2 픽셀의 상기 제2 서브픽셀로부터의 제2 이미지 신호 및 상기 제2 픽셀의 상기 제1 서브픽셀 및 상기 제2 서브픽셀로부터의 제2 합산 이미지 신호를 상기 제1 컬럼 라인을 통해 출력할 수 있다.

본 개시의 기술적 사상에 따른 이미지 센서는, 제1 로우에 배치된 복수의 제1 픽셀, 및 제2 로우에 배치된 복수의 제2 픽셀을 포함하는 픽셀 어레이, 복수의 제1 로우 라인을 통해 상기 복수의 제1 픽셀에 픽셀 어레이에 복수의 제어 신호를 제공하는 로우 디코더 및 복수의 컬럼 라인을 통해 상기 픽셀 어레이로부터 복수의 신호를 수신하고, 상기 복수의 신호를 아날로그-디지털 변환하는 독출 회로를 포함하고, 상기 복수의 제1 픽셀은 제1 독출 기간에 제1 리셋 신호, 상기 제1 광전 변환 소자로부터의 제1 이미지 신호 및 상기 제1 광전 변환 소자 및 상기 제2 광전 변환 소자로부터의 제1 합산 신호를 차례로 상기 독출 회로로 출력하고, 상기 복수의 제2 픽셀은 제2 독출 기간에 제2 리셋 신호, 상기 제2 광전 변환 소자로부터의 제2 이미지 신호 및 상기 제1 광전 변환 소자 및 상기 제2 광전 변환 소자로부터의 제2 합산 신호를 차례로 상기 독출 회로로 출력할 수 있다.

본 개시의 기술적 사상에 따른 제1 로우에 배치된 제1 픽셀 및 제2 로우에 배치된 제2 픽셀을 포함하고, 상기 제1 픽셀 및 상기 제2 픽셀 픽셀 각각은 평행하게 배치된 제1 광전 변환 소자 및 제2 광전 변환 소자를 포함하는 픽셀 어레이를 포함하는 이미지 센서의 동작 방법은, 상기 제1 픽셀이 제1 광전 변환 소자로부터의 제1 이미지 신호를 출력하는 단계, 상기 제1 픽셀이 상기 제1 광전 변환 소자 및 상기 제2 광전 소자로부터의 제1 합산 이미지 신호를 출력하는 단계;

상기 제2 픽셀이 상기 제2 광전 변환 소자로부터의 제2 이미지 신호를 출력하는 단계, 상기 제2 픽셀이 상기 제1 광전 변환 소자 및 상기 제2 광전 소자로부터의 제2 합산 이미지 신호를 출력하는 단계 및 상기 제1 이미지 신호 및 상기 제2 이미지 신호를 기초로 오토 포커싱 데이터를 생성하는 단계를 포함할 수 있다.

본 개시의 기술적 사상에 따른 이미지 센서 및 이미지 센서의 동작 방법에 따르면, 픽셀 어레이의 복수의 픽셀들 각각이 나란히 배열된 두 개의 광전 변환 소자를 포함하고, 소정의 로우에 배치된 픽셀들이 제1 광전 변환 소자로부터 생성된 제1 이미지 신호를 출력하고 다른 로우에 배치된 픽셀들이 제2 광전 변환 소자로부터 생성된 제2 이미지 신호를 출력하고, 제1 이미지 신호 및 제2 이미지 신호에 기초하여 오토 포커싱 기능을 위한 오토 포커싱 데이터가 생성될 수 있다. 이에 따라, 픽셀 어레이의 복수의 픽셀이 오토 포커싱 데이터 생성에 이용될 수 있어 이미지 센서가 구비되는 촬상 장치가 고속 오토 포커싱을 수행할 수 있으며, 신호 왜곡 없이 제1 이미지 신호 및 제2 이미지 신호 각각을 디지털 값으로 변환하는데 소요되는 시간이 감소될 수 있는 바, 이미지 센서의 프레임 레이트가 증가될 수 있다.

도 1은 본 개시의 예시적 실시예에 따른 디지털 촬상 장치를 나타내는 블록도이다.
도 2는 본 개시의 실시예에 따른 이미지 센서를 나타내는 블록도이다.
도 3은 본 개시의 예시적 실시예에 따른 픽셀 어레이를 나타낸다.
도 4a 및 도 4b는 도 3의 픽셀 어레이에 구비되는 픽셀의 정면도 및 수직 단면도를 나타낸다.
도 5은 도 3의 픽셀의 등가 회로도이다.
도 6은 본 개시의 예시적 실시예에 따른, 도 5의 픽셀로부터 픽셀 신호를 독출하기 위한 이미지 센서의 타이밍도를 나타낸다.
도 7은 본 개시의 예시적 실시예에 따른 픽셀 어레이에서 오토 포커싱 데이터 생성을 위한 이미지 신호를 출력하는 방법을 나타낸다.
도 8은 본 개시의 예시적 실시예에 따른, 픽셀 어레이로부터 픽셀 신호를 독출하기 위한 이미지 센서의 타이밍도를 나타낸다.
도 9는 도 8의 전송 제어 신호들에 따라 픽셀들에서의 광전하 이동을 나타낸다.
도 10a 및 도 10b는 본 개시의 예시적 실시예에 따른 로우 디코더의 블록도 및 타이밍도를 개략적으로 나타낸다.
도 11a는 본 개시의 예시적 실시예에 따른 픽셀 어레이를 나타내고, 도 11b 는 도 11a의 픽셀 어레이에 구비되는 픽셀의 정면도를 나타낸다.
도 12는 본 개시의 예시적 실시예에 따른 픽셀 어레이를 나타낸다.
도 13a는 본 개시의 예시적 실시예에 따른 픽셀 어레이를 나타내고, 도 13b 는 도 13a의 픽셀 어레이에 구비되는 픽셀의 정면도를 나타낸다.
도 14는 도 13a의 픽셀의 등가 회로도이다.
도 15는 본 개시의 예에 따른 도 13a의 픽셀 어레이에 인가되는 전송 제어 신호들의 타이밍도를 나타낸다.
도 16은 본 개시의 예시적 실시예에 따른 이미지 센서의 동작 방법을 나타내는 흐름도이다.
도 17 및 도 18은 멀티 카메라 모듈을 포함하는 전자 장치의 블록도이다.
도 19는 도 17의 카메라 모듈의 상세 블록도이다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.

도 1은 본 개시의 예시적 실시예에 따른 디지털 촬상 장치(1000)를 나타내는 블록도이다.

본 개시의 예시적 실시예에 따른 디지털 촬상 장치(1000)는 촬상부(1100), 이미지 센서(1200) 및 프로세서(1300)를 포함할 수 있다. 디지털 촬상 장치(1000)는 자동 초점 검출 기능(auto focusing; 이하 AF 기능 이라고 함)을 구비할 수 있다.

디지털 촬상 장치(1000)의 동작들은 프로세서(1300)에 의해 제어될 수 있다. 프로세서(1300)는 렌즈 구동부(1120), 조리개 구동부(1140), 제어부(1220) 등에 각 구성 요소의 동작을 위한 제어 신호를 제공할 수 있다.

촬상부(1100)는 광을 수신하는 구성 요소로서, 렌즈(1110), 렌즈 구동부(1120), 조리개(1130), 조리개 구동부(1140)를 포함할 수 있다. 렌즈(1110)는 복수의 렌즈들을 구비할 수 있다.

렌즈 구동부(1120)는 프로세서(1300)와 초점 검출에 관한 정보를 통신할 수 있고, 프로세서(1300)에서 제공된 제어 신호에 따라 렌즈(1110)의 위치를 조절할 수 있다. 렌즈 구동부(1120)는 렌즈(1110)를 이동시킴으로써, 렌즈(1110)의 위치를 조절할 수 있다. 예를 들어, 렌즈 구동부(1120)는 렌즈(1110)를 객체로부터의 거리가 증가하는 방향 또는 감소하는 방향으로 이동시킬 수 있고, 렌즈(1110)와 객체 사이의 거리가 조절될 수 있다. 렌즈(1110)의 위치에 따라 객체에 대한 초점이 맞거나 흐려질 수 있다.

이미지 센서(1200)는 입사되는 광을 이미지 신호로 변환할 수 있다. 이미지 센서(1200)는 픽셀 어레이(1210), 제어부(1220) 및 신호 처리부(1230)를 포함할 수 있다. 렌즈(1110) 및 조리개(1130)를 투과한 광학 신호는 픽셀 어레이(1210)의 수광면에 이르러 피사체의 상을 결상할 수 있다.

픽셀 어레이(1210)는 광학 신호를 전기 신호로 변환하는 CIS(Complementary Metal Oxide Semiconductor Image Sensor)일 수 있다. 이와 같은 픽셀 어레이(1210)는 제어부(1220)에 의해 감도 등이 조절될 수 있다. 픽셀 어레이(1210)는 행열로 배치된 복수의 픽셀을 포함할 수 있으며, 복수의 픽셀 각각은 마이크로 렌즈 및 마이크로 렌즈 아래에 나란하게 배치된 적어도 두 개의 광전 변환 소자를 포함할 수 있다. 복수의 픽셀 각각은 나란하게 배치된 적어도 하나의 제1 광전 변환 소자 및 적어도 하나의 제2 광전 변환 소자를 포함할 수 있다. 픽셀은 제1 광전 변환 소자로부터 생성되는 제1 이미지 신호 또는 제2 광전 변환 소자로부터 생성되는 제2 이미지 신호를 출력할 수 있다. 또한, 픽셀은 제1 광전 변환 소자 및 제2 광전 변환 소자로부터 생성되는 합산 이미지 신호를 출력할 수 있다.

신호 처리부(1230)는 픽셀 어레이(1210) 상에서 인접한 서로 다른 로우(row) 및 동일한 컬럼에 배치되는 적어도 두 개의 픽셀에서 출력되는 제1 이미지 신호 및 제2 이미지 신호를 기초로, 위상차 연산에 이용되는 위상 검출 신호 쌍을 생성할 수 있다. 초점이 맞지 않을 때, 제1 이미지 신호 및 제2 이미지 신호의 위상이 상이할 수 있다. 예컨대, 제1 이미지 신호 및 제2 이미지 신호의 신호 세기가 상이할 수 있다. 초점이 맞을 때, 제1 이미지 신호 및 제2 이미지 신호의 위상이 동일할 수 있다.

신호 처리부(1230)는 픽셀 어레이(1210)로부터 출력되는 복수의 제1 이미지 신호 및 복수의 제2 이미지 신호를 기초로 복수의 위상 검출 신호 쌍을 생성할 수 있다. 복수의 위상 검출 신호 쌍, 또는 복수의 위상 검출 신호 쌍에 의하여 생성되는 제1 이미지 및 제2 이미지가 오토 포커싱 데이터로서 프로세서(1300)로 제공될 수 있다.

프로세서(1300)는 이미지 센서(1200)로부터 이미지 데이터를 수신할 수 있다. 이미지 데이터는 프레임 단위의 이미지 및/또는 오토 포커싱 데이터를 포함할 수 있다. 프로세서(1300)는 오토 포커싱 데이터를 이용하여 AF 기능을 위한 위상차 연산을 수행할 수 있다. 실시예에 있어서, 프로세서(1300)는 오토 포커싱 데이터에 포함되는 복수의 위상 검출 신호 쌍을 기초로 위상차 연산을 수행할 수 있다. 예를 들어, 프로세서(1300)는 복수의 위상 검출 신호 쌍 중 복수의 제1 위상 검출 신호를 기초로 제1 이미지를 생성하고 복수의 제2 위상 검출 신호를 기초로 제2 이미지를 생성하며, 제1 이미지와 제2 이미지 간 위상차를 산출할 수 있다.

프로세서(1300)는 위상차 연산을 통해 위상 검출 신호 쌍에 포함되는 두 위상 검출 신호의 신호 세기(intensity)가 일치하는(다시 말해서 제1 이미지 및 제2 이미지의 위상이 일치하는) 초점의 위치, 초점의 방향 및/또는 객체와 이미지 센서(1200) 사이의 거리 등을 구할 수 있다.

프로세서(1300)는 위상차 연산 결과를 기초로 하여, 렌즈 구동부(1120)가 렌즈(1110)의 위치를 이동시키도록 제어하는 제어 신호를 생성하고, 제어 신호를 렌즈 구동부(1120)로 출력할 수 있다.

도 2는 본 개시의 실시예에 따른 이미지 센서(100)를 나타내는 블록도이다.

본 개시의 실시예에 따른 이미지 센서(100)는 이미지 또는 광 센싱 기능을 갖는 전자 기기에 탑재될 수 있으며, 특히 오토 포커싱 기능을 갖는 전자 기기에 탑재될 수 있다. 예를 들어, 이미지 센서(100)는 카메라, 스마트폰, 웨어러블 기기, 사물 인터넷(Internet of Things(IoT)), 태블릿 PC(Personal Computer), PDA(Personal Digital Assistant), PMP(portable Multimedia Player), 네비게이션(navigation) 장치 등과 같은 전자 기기에 탑재될 수 있다. 또한 이미지 센서(100)는 차량, 가구, 제조 설비, 도어, 각종 계측 기기 등에 부품으로서 구비되는 전자 기기에 탑재될 수 있다.

이미지 센서(100)는 픽셀 어레이(110), 로우 디코더(120), 램프 신호 생성기(130), 비교 회로(140), 클럭 신호 생성기(150), 카운터 회로(160), 타이밍 생성기(170), 컬럼 디코더(180) 및 신호 처리부(190)을 포함할 수 있다. 비교 회로(140) 및 카운터 회로(160)는 리드아웃 회로(또는 아날로그-디지털 변환 회로)로 지칭될 수 있다.

픽셀 어레이(110)는 복수의 로우 라인(RL), 복수의 컬럼 라인(CL) 및 복수의 로우 라인(RL) 및 복수의 컬럼 라인(CL)과 접속되며, 행열로 배열된 복수의 픽셀(PX)을 포함한다.

복수의 픽셀(PX)은 광전 변환 소자를 이용하여 수신되는 빛을 감지하고, 감지된 빛에 따른 전기적 신호인 이미지 신호를 출력할 수 있다. 복수의 픽셀(PX)은 레드(red) 픽셀, 그린(green) 픽셀, 및 블루(blue) 픽셀을 포함할 수 있다. 레드 픽셀은, 가시광 영역 중에서 레드 영역의 파장들에 응답하여, 레드 컬러 신호에 상응하는 이미지 신호(또는 전하들)를 생성할 수 있다. 그린 픽셀은, 가시광 영역 중에서 그린 영역의 파장들에 응답하여, 그린 컬러 신호에 상응하는 이미지 신호(또는 전하들)를 생성할 수 있다. 블루 픽셀은, 가시광 영역 중에서 블루 영역의 파장들에 응답하여, 블루 컬러 신호에 상응하는 이미지 신호(또는 전하들)를 생성할 수 있다. 그러나, 이에 한정되는 것은 아니며, 복수의 픽셀(PX)은 화이트 픽셀을 더 포함할 수 있다. 다른 예로서, 복수의 픽셀(PX)은 시안(cyan) 픽셀, 옐로우(yellow) 픽셀, 마젠타(magenta) 픽셀, 또는 화이트 픽셀을 포함할 수도 있다.

복수의 픽셀(PX) 각각의 상부에는 마이크로 렌즈 및 컬러 필터가 적층될 수있으며, 복수의 픽셀(PX)의 복수의 컬러 필터가 컬러 필터 어레이를 구성할 수 있다. 컬러 필터는 마이크로 렌즈를 통해 입사되는 빛 중 특정 색상의 빛, 다시 말해서 특정 색상 영역의 파장을 투과시킬 수 있다. 픽셀(PX)에 구비되는 컬러 필터에 따라 픽셀(PX)이 감지할 수 있는 색상이 결정될 수 있다. 그러나, 이에 제한되는 것은 아니며, 실시예에 있어서, 픽셀(PX)에 구비되는 광전 변환 소자는 인가되는 전기 신호의 레벨, 예컨대 전압 레벨에 따라서, 색상 영역의 파장에 해당하는 빛을 전기적 신호로 변환할 수 있으며, 이에 따라서, 광전 변환 소자에 인가되는 전기 신호의 레벨에 따라서 픽셀(PX)이 감지할 수 있는 색상이 결정될 수도 있다.

복수의 픽셀(PX) 각각은 적어도 두 개의 광전 변환 소자(또는 광 감지 소자라고 함)를 포함할 수 있다. 예컨대, 광전 변환 소자는 포토(photo) 다이오드, 포토 트랜지스터, 포토 게이트 또는 핀드 포토 다이오드(pinned photodiode) 등을 포함할 수 있다. 적어도 두 개의 광전 변환 소자는 독립적으로 광전하들을 생성함으로써, 개별적인 이미지 신호들을 생성할 수 있다.

복수의 픽셀(PX) 각각은 마이크로 렌즈의 광축을 중심으로 왼쪽 방향(또는 위쪽 방향)에 배치된 적어도 하나의 제1 광전 변환 소자 및 렌즈의 광축을 중심으로 오른쪽 방향(또는 아래쪽 방향)에 배치된 적어도 하나의 제2 광전 변환 소자를 포함할 수 있다. 복수의 픽셀(PX) 각각은 제1 광전 변환 소자로부터 생성되는 제1 이미지 신호 또는 제2 광전 변환 소자로부터 생성되는 제2 이미지 신호를 출력할 수 있다. 인접한 서로 다른 로우 및 동일한 칼럼에 배치되는 두 픽셀(PX) 중 하나의 픽셀(PX)이 제1 광전 변환 소자로부터 생성되는 제1 이미지 신호를 출력하고, 다른 하나의 픽셀(PX)이 제2 광전 변환 소자로부터 생성되는 제2 이미지 신호를 출력할 수 있다. 이때, 상기 두 픽셀(PX)은 동일한 색상을 감지할 수 있다. 두 픽셀(PX)로부터 출력되는 제1 이미지 신호 및 제2 이미지 신호에 기초하여 AF 기능을 위한 위상차 연산에 이용되는 오토 포커싱 데이터, 예컨대 위상 검출 신호 쌍이 생성될 수 있다.

또한, 픽셀(PX)은 적어도 하나의 제1 광전 변환 소자 및 적어도 하나의 제2 광전 변환 소자로부터 생성되는 합산 이미지 신호를 출력할 수 있다. 합산 이미지 신호는 프레임 단위의 이미지 생성에 이용될 수 있다.

로우 디코더(120)는 타이밍 컨트롤러(170)의 제어에 따라, 각 로우에 배치된 픽셀들(PX)의 작동을 제어할 수 있는 복수의 제어 신호를 생성할 수 있다. 로우 디코더(120)는 복수의 로우 라인(RL)을 통해 복수의 제어 신호를 픽셀 어레이(110)의 복수의 픽셀(PX) 각각에 제공할 수 있다. 로우 디코더(120)로부터 제공되는 복수의 제어 신호에 응답하여, 픽셀 어레이(110)가 로우 단위로 구동될 수 있다. 다시 말해서, 픽셀 어레이(110)의 복수의 픽셀(PX)이 로우 단위로 차례로 픽셀 신호들을 출력할 수 있다. 이때 픽셀 신호는 픽셀(PX)의 리셋 레벨을 나타내는 리셋 신호 및 광전 변환 소자로부터 생성되는 이미지 신호를 포함할 수 있다.

램프 신호 생성기(130)는 타이밍 컨트롤러(170)의 제어에 따라, 소정의 기울기로 레벨이 상승 또는 하강하는 램프 신호(예컨대 램프 전압)를 생성할 수 있다. 램프 신호(RAMP)는 비교 회로(140)의 복수의 비교기(141) 각각에 제공될 수 있다.

비교 회로(140)는 복수의 비교기(141)를 포함하고, 복수의 컬럼 라인(CL)을 통해 픽셀 어레이(110)로부터 수신되는 복수의 픽셀 신호를 복수의 디지털 신호로 변환할 수 있다. 비교기(141)는 램프 신호(RAMP)에 기초하여, 수신되는 픽셀 신호를 디지털 신호로 변환할 수 있다. 비교기(141)는 램프 신호(RAMP)의 레벨과 픽셀 신호의 레벨이 동일할 때, 제1 레벨(예컨대 로직 하이)에서 제2 레벨(예컨대 로직 로우)로 천이하는 비교 신호를 출력할 수 있다. 비교 신호의 레벨이 천이되는 시점은 픽셀 신호의 레벨에 따라 결정될 수 있다.

비교기(141)는 상관 이중 샘플링(CDS) 방식이 적용되는 회로, 예컨대 CDS 회로로 구현될 수 있다. 비교기(141)는 픽셀(PX)로부터 제공되는 픽셀 신호를 샘플링 및 홀드할 수 있으며, 특정한 노이즈의 레벨(예컨대 리셋 신호)과 이미지 신호에 따른 레벨을 이중으로 샘플링하여, 그 차이에 해당하는 레벨을 기초로 비교 신호를 생성할 수 있다. 예를 들어, 비교기(141)는 하나 이상의 OTA(Operational Transconductance Amplifier)(또는 차동 증폭기), OTA의 두 개의 입력단에 연결되는 두 개의 샘플 및 홀드 커패시터, 그리고 오토 제로 동작 시, OTA의 두 개의 입력단 과 두 개의 출력단 각각을 연결하는 두 개의 스위치를 포함할 수 있다. 여기서, 오토 제로 동작에 의하여 픽셀 신호의 리셋 노이즈와 비교기(141)의 오프셋이 제거될 수 있다.

클럭 신호 생성기(150)는 카운터 회로(160)로 제공될 카운팅 클럭 신호(CCLK)를 생성할 수 있다. 카운팅 클럭 신호(CCLK)의 생성 타이밍과 주파수는 타이밍 컨트롤러(170)에 의해 제어될 수 있다. 실시예에 있어서, 클럭 신호 생성기(150)는 그레이 코드 생성기로 구현될 수 있다. 클럭 신호 생성기(150)는 설정된 비트 수에 따른 해상도를 가지는 복수의 코드 값들을 카운팅 클럭 신호(CCLK)로서 생성할 수 있다. 예컨대, 10비트 코드가 설정된 경우, 클럭 신호 생성기(150)는 1024개의 코드 값을 포함하는 카운팅 클럭 신호(CCLK)를 생성하고, 11비트 코드가 설정된 경우, 클럭 신호 생성기(150)는 2048개의 코드 값을 포함하는 카운팅 클럭 신호(CCLK)를 생성할 수 있다.

카운터 회로(160)는 복수의 카운터(CNTR)(161)를 포함할 수 있다. 복수의 카운터(161) 각각은 카운팅 클럭 신호(CCLK)를 기초로 대응하는 비교기(141)로부터 출력되는 비교 신호의 레벨 천이 시점을 카운트하고, 카운트 값을 출력할 수 있다. 실시예에 있어서, 카운터(161)는 래치 회로 및 연산 회로를 포함할 수 있다. 래치 회로는 비교기(141)로부터 수신되는 비교 신호의 레벨이 천이되는 시점에 카운팅 클럭 신호(CCLK)로서 수신되는 코드 값을 래치할 수 있다. 래치 회로는 리셋 신호에 대응하는 코드 값, 예컨대 리셋 값 및 이미지 신호에 대응하는 코드 값, 예컨대 이미지 신호 값 각각을 래치할 수 있다. 연산 회로는 리셋 값과 이미지 신호 값을 연산하여, 픽셀(PX)의 리셋 레벨이 제거된 이미지 신호 값을 생성할 수 있다. 카운터(161)는 리셋 레벨이 제거된 이미지 신호 값을 픽셀 값으로서 출력할 수 있다. 그러나, 이에 제한되는 것은 아니며, 카운터(161)는, 카운팅 클럭 신호(CCLK)를 기초로 카운트 값이 순차적으로 증가하는 업-카운터와 연산 회로, 또는 업/다운 카운터, 또는 비트-와이즈 인버젼 카운터(bit-wise inversion counter)로 구현될 수도 있다.

실시예에 있어서, 카운터 회로(160)는 복수의 메모리(162)를 포함할 수 있으며, 복수의 메모리(162)는 복수의 카운터(161)로부터 출력되는 픽셀 값을 각각 저장할 수 있다. 메모리(162)는 SRAM (static random access memory), 래치(latch), 플립-플롭(flipflop), 또는 이들의 결합으로 구현될 수 있으나 이에 한정되는 것은 아니다.

컬럼 디코더(180)는 타이밍 컨트롤러(180)의 제어에 따라, 복수의 메모리(162)에 저장된 픽셀 값의 출력 타이밍을 제어할 수 있다. 실시예에 있어서, 복수의 메모리(162)는 컬럼 디코더(180)의 제어에 따라, 순차적으로 복수의 픽셀 값을 출력할 수 있다. 복수의 픽셀 값은 이미지 센서(100) 외부로 출력되거나 또는 신호 처리부(190)로 출력될 수 있다.

타이밍 컨트롤러(170)는 로우 디코더(120), 램프 신호 생성기(130), 비교기회로(140), 클럭 신호 생성기(150), 카운터 회로(160), 컬럼 디코더(180)의 동작을 제어하는 제어 신호들을 생성할 수 있다. 타이밍 컨트롤러(170)의 도 1의 제어부(1220) 또는 제어부(1220)의 일 부분으로서 구현될 수 있다.

신호 처리부(190)는 카운팅 회로(160)로부터 수신되는 이미지 데이터, 예컨대 복수의 픽셀 값들에 대하여 신호 처리를 수행할 수 있다. 신호 처리부(130)는 복수의 제1 이미지 신호에 대응하는 복수의 제1 픽셀 값 (예컨대, 복수의 제1 이미지 신호 값) 및 복수의 제2 이미지 신호에 대응하는 복수의 제2 픽셀 값(예컨대 복수의 제2 이미지 신호 값)을 기초로 오토 포커싱 데이터를 생성할 수 있다.

또한 신호 처리부(130)는 이미지 데이터에 대하여 노이즈 저감 처리, 게인 조정, 파형 정형화 처리, 보간 처리, 화이트밸런스 처리, 감마 처리, 에지 강조 처리, 비닝 등을 수행할 수 있다. 실시예에 있어서, 신호 처리부(190)는 이미지 센서(100) 외부의 프로세서(1300, 도 1)에 구비될 수도 있다.

도 3은 본 개시의 예시적 실시예에 따른 픽셀 어레이를 나타낸다.

도 3을 참조하면, 픽셀 어레이(110a)는 행열로 배열되는 복수의 픽셀(PXa)을 포함한다. 예를 들어, 복수의 픽셀(PXa)은 복수의 그린 픽셀(G), 복수의 블루 픽셀(B) 및 복수의 레드 픽셀(R)을 포함할 수 있다. 두 개의 그린 픽셀(G), 블루 픽셀(B) 및 레드 픽셀(R)이 2 X 2 행열로 배치될 수 있고, 두 개의 그린 픽셀(G)이 대각선 방향으로 배치될 수 있다. 이러한 픽셀 패턴이 픽셀 어레이(110a) 내에서 반복적으로 배치될 수 있다. 도 3에서는 예시적으로 제1 로우 내지 제4 로우(ROW1~ROW4) 및 제1 칼럼 내지 제4 컬럼(COL1~COL1)에 배치되는 16개의 픽셀(PXa)이 도시되었으나, 이는 설명의 편의를 위하여 예시적으로 도시된 것이다. 복수의 픽셀(PXa)의 개수는 픽셀 어레이(110a)의 해상도에 따라 결정될 수 있다.

복수의 픽셀(PXa) 각각은 마이크로 렌즈(ML) 및 두 개의 서브 픽셀, 예컨대 제1 서브 픽셀(SPX1) 및 제2 서브 픽셀(SPX2)을 포함할 수 있다. 서브 픽셀, 예컨대, 제1 서브 픽셀(SPX1) 및 제2 서브 픽셀(SPX2)은 하나의 광전 변환 소자를 의미하거나 또는 하나의 광전 변환 소자 및 하나의 광전 변환 소자에 일대일 연결되는 소자를 포함하는 구조물(또는 회로)을 의미할 수 있다. 제1 서브 픽셀(SPX1) 및 제2 서브 픽셀(SPX2)은 로우 방향, 예컨대 X 축 방향(제1 방향)으로 나란하게 배치될 수 있다. 예를 들어, 제1 서브 픽셀(SPX1)은 픽셀(PXa) 내에서 왼쪽에 배치되고 제2 서브 픽셀(SPX2)은 픽셀(PXa) 내에서 오른쪽에 배치될 수 있다.

복수의 픽셀(PXa)의 복수의 제1 서브 픽셀(SPX1)은 복수의 제1 전송 제어 신호(TG11, TG21, TG31, TG41)에 응답하여 동작하고, 복수의 제2 서브 픽셀(SPX2)은 복수의 제2 전송 제어 신호(TG12, TG22, TG32, TG42)에 응답하여 동작할 수 있다. 여기서 제1 서브 픽셀(SPX1) 및 제2 서브 픽셀(SPX2)이 동작한다는 것은 제1 서브 픽셀(SPX1) 및 제2 서브 픽셀(SPX2) 각각에 포함되는 광전 변환 소자(예컨대, 도 4a의 제1 포토 다이오드(PD1) 및 제2 포토 다이오드(PD2)에서 생성되는 광전하가 픽셀(PXa) 내의 플로팅 디퓨전 노드(도 4a의 FD) 에 전송된다는 것을 의미한다.

복수의 제1 전송 제어 신호(TG11, TG21, TG31, TG41) 및 복수의 제2 전송 제어 신호(TG12, TG22, TG32, TG42)는 로우 디코더(도 2의 120)로부터 서로 다른 로우 라인들(RL)을 통해 제공되는 별개의 신호일 수 있다. 동일한 로우에 배치된 픽셀(PXa)의 제1 및 제2 서브 픽셀들(SPX1, SPX2)은 동일한 로우 라인들(RL)을 통해 제1 전송 제어 신호 및 제2 전송 제어 신호를 수신할 수 있다. 로우 라인(RL)과 서브픽셀(PSX1, SPX2)의 연결 관계는 커넥트(CNT)를 통해 표시하였다.

복수의 독출 기간(또는 복수의 수평 기간이라고 함)에 픽셀 어레이(110a)의 복수의 로우, 예컨대 제1 내지 제4 로우(ROW1~ROW4)가 차례로 독출될 수 있다. 다시 말해서, 제1 내지 제4 로우(ROW1~ROW4)에 배치된 복수의 픽셀(PXa)로부터 복수의 신호들이 로우 단위로 독출될 수 있다. 예컨대, 제1 독출 기간에 제1 로우(ROW1)에 배치된 픽셀(PXa)들로부터 픽셀 신호들이 출력되고, 제2 독출 기간에 제2 로우(ROW2)에 배치된 픽셀(PXa)들로부터 픽셀 신호들이 출력되고, 제3 독출 기간에 제3 로우(ROW3)에 배치된 픽셀(PXa)들로부터 픽셀 신호들이 출력되고, 제4 독출 기간에 제4 로우(ROW4)에 배치된 픽셀(PXa)들로부터 픽셀 신호들이 출력될 수 있다. 그러나, 이에 제한되는 것은 아니며, 복수의 로우가 독출되는 순서는 가변될 수 있다.

한편, 픽셀 어레이(110a)는 복수의 픽셀 그룹(PG)으로 구분될 수 있으며, 복수의 픽셀 그룹(PG) 각각은 Y 방향(예컨대 제2 방향)으로 인접하게 배치된 적어도 두 개의 픽셀 패턴(예컨대, 2 X 4 행열로 배치된 픽셀(PXa))을 포함할 수 있다. 픽셀 그룹(PG)은 오토 포커싱 데이터를 생성하기 위한 픽셀 단위일 수 있다. 예를 들어, 픽셀 그룹(PG)에 포함된 픽셀(PXa)들로부터 생성되는 제1 이미지 신호들(예컨대 레프트(left) 이미지 신호들) 및 제2 이미지 신호들(예컨대 라이트(right) 이미지 신호들)을 기초로 오토 포커싱 데이터, 예컨대 초점의 좌우 방향 조정을 위한 위상차 연산을 위한 위상 검출 신호 쌍이 생성될 수 있다. 이때, 복수의 로우, 예컨대 제1 로우 내지 제4 로우(ROW1~ROW4) 중 소정의 로우에 배치된 픽셀들(PXa)로부터는 제1 서브 픽셀(SPX1)에서 생성된 제1 이미지 신호들이 출력되고, 다른 소정의 로우에 배치된 픽셀들(PXa)로부터는 제2 서브 픽셀(PSX2)에서 생성된 제2 이미지 신호들이 출력될 수 있다.

도 4a 및 도 4b는 도 3의 픽셀 어레이에 구비되는 픽셀의 정면도 및 수직 단면도를 나타낸다. 도 4b는 도 4a에서 선 A-A'에 따른 수직 단면도를 나타낸다.

도 4a 및 도 4b를 참조하면, 제1 포토 다이오드(PD1) 및 제2 포토 다이오드(PD2)의 상부에는 컬러 필터(CF) 및 마이크로 렌즈(ML)가 배치될 수 있다. 제1 서브 픽셀(SPX1)은 제1 포토 다이오드(PD1)를 포함하고, 제2 서브 픽셀(PSX2)은 제2 포토 다이오드(PD2)를 포함할 수 있다.

픽셀(PXa)은 Z 축 방향(예컨대 제3 방향)으로 적층된 제1 층(L1) 및 제2 층(L2)을 포함할 수 있다. 제1 층(L1)은 광전 변환 층으로 지칭될 수 있으며, 기판(SUB) 상에 형성되는 컬러 필터(CF), 및 마이크로 렌즈(ML), 및 기판(SUB)에 형성되는 두 개의 광전 변환 소자, 예컨대 제1 포토 다이오드(PD1) 및 제2 포토 다이오드(PD2)를 포함할 수 있다. 제2 층(L2)은 배선층으로 지칭될 수 있으며, 제2 층(L2)에 복수의 배선들(WS)이 형성될 수 있다.

기판(SUB)은 실리콘 웨이퍼이거나 SOI(Silicon on insulator) 기판 또는 반도체 에피택시얼층일 수 있다. 기판(SUB)은 서로 대향하는 제1 면(Sf)과 제2 면(Sb)을 포함할 수 있다. 예를 들어, 제1 면(Sf)은 기판(SUB)의 전면이고, 제2 면(Sb)은 기판(SUB)의 후면일 수 있다. 제2 면(Sb)으로는 빛이 입사될 수 있다.

기판(SUB)에는 기판(SUB)의 제2 면(Sb)으로부터 제1 면(Sf)을 향해 연장되는 복수의 화소 분리막(SEP1, SEP2)(예컨대, 깊은 트렌치 아이솔레이션 (DTI: Deep Trench Isolation) 또는 P-형 이온 주입 영역)이 형성되며 복수의 화소 분리막(SEP1, SEP2) 중 상대적으로 긴 복수의 제1 화소 분리막(SEP1)에 의하여 픽셀(PXa)이 형성되는 픽셀 영역(APX)이 구분되고, 상대적으로 짧은 제1 화소 분리막(SEP1)에 의하여 픽셀 영역(APX)이 제1 서브 픽셀(PSX1) 및 제2 서브 픽셀(PSX2)이 형성되는 제1 영역(A1) 및 제2 영역(A2)으로 구분된다. 예시적인 실시 예에서, 제1 영역(A1) 및 제2 영역(A2) 각각은 제1 도전형(예를 들어, P형)의 불순물로 도핑될 수 있다. 제1 영역(A1) 및 제2 영역(A2) 각각에 제1 포토 다이오드(PD1) 및 제2 포토 다이오드(PD2)가 형성될 수 있다. 예를 들어, 제2 도전형(예를 들어, N형)의 불순물로 도핑된 웰 영역들이 제1 포토 다이오드(PD1) 및 제2 포토 다이오드(PD2)로서 형성될 수 있다.

도시된 바와 같이, 제1 포토 다이오드(PD1) 및 제2 포토 다이오드(PD2)는 마이크로 렌즈(ML)의 광축(MLX)를 중심으로 제1 방향(예컨대 X 방향) 또는 제2 방향(예컨대 Y 방향)으로 나란하게 배치될 수 있다.

제1 포토 다이오드(PD1) 및 제2 포토 다이오드(PD2) 사이에 플로팅 디퓨전 노드(FD)가 형성될 수 있다. 실시예에 있어서, 제1 포토 다이오드(PD1) 및 제2 포토 다이오드(PD2)와 제1 면(Sf) 사이에 트랜지스터들(도 5의 TX1, TX2, RX, DX, SX)의 게이트 및 소스 단자들(미도시)이 형성될 수 있다. 배선층(L2)의 복수의 배선(WS)을 통해 트랜지스터들(도 5의 TX1, TX2, RX, DX, SX)에 신호들이 송수신될 수 있다.

도 5은 도 3의 픽셀의 등가 회로도이다.

도 5를 참조하면, 픽셀(PXa)은, 제1 포토 다이오드(PD1), 제2 포토 다이오드(PD2), 제1 전송 트랜지스터(TX), 제2 전송 트랜지스터(TX2), 리셋 트랜지스터(RX), 드라이브 트랜지스터(DX), 선택 트랜지스터(SX)를 포함할 수 있다.

플로팅 디퓨전 노드(FD) (또는 플로팅 디퓨전 영역이라고 함)는 제1 포토 다이오드(PD1) 및 제2 포토 다이오드(PD2), 제1 전송 트랜지스터(TX1), 및 제2 전송 트랜지스터(TX2)에 의해 공유될 수 있다. 제1 포토 다이오드(PD1) 및 제1 전송 트랜지스터(TX1)은 제1 서브 픽셀(SPX1)로 지칭되고, 제2 포토 다이오드(PD2) 및 제2 전송 트랜지스터(TX2)가 제2 서브 픽셀(SPX2)로 지칭될 수 있다.

제1 포토 다이오드(PD1) 및 제2 포토 다이오드(PD2) 각각은 광의 세기에 따라 가변되는 광전하를 생성할 수 있다. 예를 들어, 제1 포토 다이오드(PD1) 및 제2 포토 다이오드(PD2) 각각은 P-N 접합 다이오드로서, 입사된 광량에 비례하여 전하, 즉, 음의 전하인 전자와 양의 전하인 정공을 생성할 수 있다. 제1 포토 다이오드(PD1) 및 제2 포토 다이오드(PD2) 각각은 광전 변환 소자의 예로서, 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(pinned photo diode(PPD)) 및 이들의 조합 중에서 적어도 하나일 수 있다.

플로팅 디퓨전 노드(FD)는 커패시터로 동작할 수 있다. 제1 전송 트랜지스터(TX1)가 게이트 단자에 인가되는 제1 전송 제어 신호(TS1)에 응답하여 턴-온(turn-on)되면, 제1 포토 다이오드(PD1)에서 생성된 전하(예컨대 광 전하)가 플로팅 디퓨젼 노드(FD1)에 전송될 수 있고, 플로팅 디퓨젼 노드(FD)에 저장될 수 있다. 제2 전송 트랜지스터(TX2)가 게이트 단자에 인가되는 제2 전송 제어 신호(TS2)에 응답하여 턴-온되어, 제1 포토 다이오드(PD12)에서 생성된 전하를 플로팅 디퓨젼 노드(FD)로 전송할 수 있다. 제1 전송 제어 신호(TS1) 및 제2 전송 제어 신호(TS2)는 별개의 신호들이며, 따라서 제1 전송 트랜지스터(TX), 및 제2 전송 트랜지스터(TX2)의 턴-온 시점들은 제1 전송 제어 신호(TS1) 및 제2 전송 제어 신호(TS2) 각각에 의해 독립적으로 제어될 수 있다.

리셋 트랜지스터(RX)는 플로팅 디퓨젼 노드(FD)에 축적된 전하들을 주기적으로 리셋시킬 수 있다. 리셋 트랜지스터(RX)의 소스 전극은 플로팅 디퓨젼 노드(FD)와 연결되며 드레인 전극은 전원 전압(VPIX)에 연결될 수 있다. 리셋 트랜지스터(RX)가 게이트 단자에 인가되는 리셋 제어 신호(RS)에 응답하여 턴-온되면, 리셋 트랜지스터(RX)의 드레인 전극과 연결된 전원 전압(VPIX)이 플로팅 디퓨전 노드(FD)로 전달된다. 리셋 트랜지스터(RX)가 턴-온될 때 플로팅 디퓨전 노드(FD)에 축적된 전하들이 배출되어 플로팅 디퓨전 노드(FD)가 리셋될 수 있다.

구동 트랜지스터(DX)는 소스 팔로워로서 동작할 수 있다. 구동 트랜지스터(DX)는 플로팅 디퓨전 노드(FD)의 전하량, 다시 말해서, 플로팅 디퓨전 노드(FD)의 전위에 따른 신호를 게이트 단자로 수신하고, 수신된 신호를 버퍼링하여 출력할 수 있다. 선택 트랜지스터(SX)는 게이트 단자에 인가되는 선택 신호(SEL)에 응답하여 턴-온 될수 있고, 선택 트랜지스터(SX)가 턴-온 되면, 구동 트랜지스터(DX)로부터 출력된 버퍼링된 신호가 컬럼 라인(CL)을 통해 픽셀 신호(VOUT)로서 출력될 수 있다.

도 6은 본 개시의 예시적 실시예에 따른, 도 5의 픽셀로부터 픽셀 신호를 독출하기 위한 이미지 센서(100)의 타이밍도를 나타낸다.

독출 기간(또는 수평 기간이라고 함)에 픽셀 어레이(도 3의 110)의 하나의 로우에 배치된 복수의 픽셀(PXa)들로부터 복수의 픽셀 신호(VOUT)가 독출될 수 있다. 다시 말해서, 하나의 로우에 배치된 복수의 픽셀(PXa)들로부터 복수의 픽셀 신호(VOUT)가 출력되고, 복수의 픽셀 신호(VOUT)는 리드아웃 회로, 예컨대 비교 회로(도 2의 140) 및 카운터 회로(도 2의 160)에서 아날로그-디지털 변환이 수행되며, 디지털 값인 픽셀 값으로서 생성될 수 있다.

도 6을 참조하면, 독출 기간은 픽셀(PXa)로부터 출력되어 아날로그-디지털 변환되는 신호에 따라 제1 내지 제3 서브 기간(SP1, SP2, SP3)으로 구분될 수 있다. 제1 서브 기간(SP1)에는 리셋 레벨에 해당하는 리셋 신호(RST)(예컨대 리셋 전압)가 픽셀 신호(VOUT)로서 출력되고, 제2 서브 기간(SP2)에는 픽셀(PXa)의 제1 포토 다이오드(PD1)로부터 생성되는 제1 이미지 신호(IMG1)(예컨대 제1 신호 전압) 또는 제2 포토 다이오드(PD2)로부터 생성되는 제2 이미지 신호(IMG2)(예컨대 제2 신호 전압)가 픽셀 신호(VOUT)로서 출력되며, 제3 서브 기간(SP3)에는 픽셀(PXa)의 제1 포토 다이오드(PD1) 및 제2 포토 다이오드(PD2)로부터 생성되는 합산 이미지 신호(SIMG)(예컨대 합산 신호 전압)가 픽셀 신호(VOUT)로서 출력될 수 있다.

픽셀(PXa)의 리셋 레벨은 복수의 픽셀(PXa) 마다 상이할 수 있으며, 또한, 하나의 픽셀(PXa)에서도 시간에 따라 상이할 수 있다. 따라서, 독출 기간에 픽셀(PXa)로부터 리셋 신호(RST)가 먼저 독출된 후, 이후 독출되는 이미지 신호, 예컨대 제1 이미지 신호(IMG1)(또는 제2 이미지 신호(ING2)) 및 합산 이미지 신호(SIMG)로부터 리셋 신호(RST)가 차감(또는 합산)될 수 있다. 이에 따라, 실제 이미지 신호들이 독출될 수 있으며, 복수의 픽셀(PXa)들에서 출력되는 이미지 신호들 간의 신호 편차가 감소될 수 있다.

이와 같이, 독출 기간에 픽셀(PXa)에서 생성되는 리셋 신호(RST), 제1 이미지 신호(IMG1)(또는 제2 이미지 신호 IMG2) 및 합산 이미지 신호(SIMG)가 차례로 독출될 수 있다. 이러한 독출 방식은 RSS 독출 방식(reset-signal-signal)으로 지칭될 수 있다.

구체적으로, 도 5 및 도 6을 함께 참조하면, 독출 기간에 선택 신호(SEL)는 활성 레벨, 예컨대 로직 하이일 수 있으며, 선택 신호(SEL)에 응답하여 선택 트랜지스터(SX)가 턴-온 되어 픽셀(PXa)이 컬럼 라인(CL)에 연결될 수 있다. 여기서, 신호의 활성 레벨은 신호가 인가되는 트랜지스터가 턴-온 될 수 있는 레벨을 의미한다. 본 개시에서, 로직 하이는 활성 레벨로, 로직 로우(low)는 비활성 레벨로 가정하기로 한다.

독출 기간이 시작되면, 리셋 제어 신호(RS)가 로직 로우에서 로직 하이로 천이됨에 따라, 리셋 트랜지스터(RX)가 턴-온되어 플로팅 디퓨전 노드(FD)가 리셋될 수 있다. 제1 서브 기간(SP1)에 플로팅 디퓨전 노드(FD)의 리셋 레벨에 해당하는 리셋 신호(RST)가 픽셀 신호(VOUT)로서 컬럼 라인(CL)을 통해 출력될 수 있으며, 컬럼 라인(CL)에 연결된 비교기(도 2의 141)는 램프 신호(RAMP) 및 픽셀 신호(VOUT)를 비교하고, 비교 결과를 비교 신호로서 출력할 수 있다. 램프 신호(RAMP)는 소정의 기울기로 레벨이 하강하며, 램프 신호(RAMP)의 레벨이 픽셀 신호(VOUT)의 레벨보다 낮아지면 비교 신호의 레벨이 천이될 수 있다. 제1 서브 기간(SP1)에 비교기(141)는 픽셀 신호(VOUT)로서 수신되는 램프 신호(RAMP)를 비교하고, 비교 신호를 출력할 수 있다.

카운터(도 2의 161)는 카운팅 클럭(CCLK)을 기초로 픽셀 신호(VOUT)를 카운팅할 수 있다. 구체적으로, 카운터(161)는 램프 신호(RAMP)의 레벨이 하강하는 시점부터 비교 신호의 레벨이 천이되는 시점까지, 다시 말해서, 램프 신호(RAMP)의 레벨이 픽셀 신호(VOUT)의 레벨과 같아지는 시점까지 카운팅 함으로써, 램프 신호(RAMP)를 카운팅할 수 있다. 실시예에 있어서, 카운터(161)는 코드 값들이 순차적으로 증가하는 그레이 코드를 카운팅 클럭(CCLK)으로서 수신하고, 비교 신호의 레벨이 천이되는 시점의 코드 값을 카운팅 값으로서 출력할 수 있다.

제1 서브 기간(SP1)에 리셋 신호(RST)가 카운팅되고, 리셋 신호의 레벨에 해당하는 카운팅 값(이하 리셋 값이라고 함)이 카운터(161)의 내부 래치(또는 메모리) 또는 메모리(도 1의 162)에 저장될 수 있다. 이로써 제1 서브 기간(SP1)에 리셋 신호(RST)가 독출될 수 있다.

제2 서브 기간(SP2)에 제1 전송 제어 신호(TG1)가 활성 레벨로 천이됨에 따라, 제1 포토 다이오드(PD1)에서 생성된 전하가 플로팅 디퓨전 노드(FD)로 전송 및 저장될 수 있다. 제1 포토 다이오드(PD1)로부터 전송된 전하량에 따른 플로팅 디퓨전 노드(FD)의 전위를 기초로 드라이빙 트랜지스터(DX)에서 제1 이미지 신호(IMG1)를 출력할 수 있으며, 제1 이미지 신호가 픽셀 신호(VOUT)로서 컬럼 라인(CL)을 통해 출력될 수 있다.

비교기(141)는 제1 이미지 신호(IMG1) 및 램프 신호(RAMP)를 비교하고, 카운터(161)는 카운팅 클럭(CCLK)을 기초로 비교기(141)로부터 출력되는 비교 신호를 카운팅함으로써, 제1 이미지 신호(IMG1)를 카운팅할 수 있다. 제1 이미지 신호(IMG1)의 레벨에 해당하는 카운팅 값(이하 제1 이미지 신호 값이라고 함)이 생성됨으로써, 제1 이미지 신호가 독출될 수 있다.

제3 서브 기간(SP3)에 제1 전송 제어 신호(TG1) 및 제2 전송 제어 신호(TG2)가 활성 레벨로 천이됨에 따라, 제1 포토 다이오드(PD1) 및 제2 포토 다이오드(PD1)에서 생성된 전하가 플로팅 디퓨전 노드(FD)로 전송 및 저장될 수 있다. 전송된 전하량에 따른 플로팅 디퓨전 노드(FD)의 전위를 기초로 드라이빙 트랜지스터(DX)에서 합산 이미지 신호(SIMG)를 출력할 수 있으며, 합산 이미지 신호(SIMG)가 픽셀 신호(VOUT)로서 컬럼 라인(CL)을 통해 출력될 수 있다.

비교기(141)는 합산 이미지 신호(SIM) 및 램프 신호(RAMP)를 비교하고, 카운터(161)는 카운팅 클럭(CCLK)을 기초로 비교기(141)로부터 출력되는 비교 신호를 카운팅함으로써, 합산 이미지 신호(SIMG)를 카운팅할 수 있다. 합산 이미지 신호의 레벨에 해당하는 카운팅 값(이하 합산 이미지 신호 값이라고 함)이 생성됨으로써, 합산 이미지 신호(SIMG)가 독출될 수 있다.

한편, 제1 이미지 신호(IMG1)은 하나의 포토 다이오드, 예컨대 제1 포토 다이오드(PD1)으로부터 생성되고, 합산 이미지 신호(SIMG)는 두 개의 포토 다이오드, 예컨대 제1 및 제2 포토 다이오드(PD1, PD2)로부터 생성되는 바, 합산 이미지 신호(SIMG)의 신호 범위(예컨대 전압 범위)는 제1 이미지 신호(IMG1)의 신호 범위보다 넓다. 예컨대, 합산 이미지 신호(SIMG)의 신호 범위는 제1 이미지 신호(IMG1)의 신호 범위의 2배일 수 있다. 따라서, 제3 서브 기간(SP3)에 카운팅 클럭(CCLK)으로서 제공되는 코드 값의 범위(다시 말해서, 토글링되는 클럭의 수)는 제2 서브 기간(SP2)에 제공되는 코드 값의 범위보다 넓을 수 있다. 예컨대, 비교기(141)는 제2 서브 기간(SP2)에는 N개의 코드 값(CDV)을 기초로 비교 신호를 카운팅하고, 제3 서브 기간(SP3)에는 2N 개의 코드 값(CDV)을 기초로 비교 신호를 카운팅할 수 있다.

도 7은 본 개시의 예시적 실시예에 따른 픽셀 어레이에서 오토 포커싱 데이터 생성을 위한 이미지 신호를 출력하는 방법을 나타낸다.

도 7을 참조하면, 복수의 로우(ROW1~ROW4) 중 소정의 로우들에 배치된 픽셀(PXa)에서, 왼쪽에 배치된 제1 서브 픽셀(SPXa)로부터의 제1 이미지 신호(예컨대 제1 포토 다이오드 PD1에서 생성된 광전하에 기인하는 이미지 신호)가 독출되고, 소정의 다른 로우들에 배치된 픽셀(PXa)에서, 오른쪽에 배치된 제2 서브 픽셀(SPXb)로부터의 제2 이미지 신호(예컨대 제2 포토 다이오드 PD2에서 생성된 광전하에 따른 이미지 신호)가 독출될 수 있으며, 독출된 제1 이미지 신호 및 제2 이미지 신호, 다시 말해서 제1 이미지 신호 값 및 제2 이미지 신호 값을 기초로 오토 포커싱 데이터가 생성될 수 있다.

실시예에 있어서, 제1 로우(ROW1) 및 제4 로우(ROW4)에 배치된 복수의 픽셀(PXa) 각각에서는 제1 전송 제어 신호(TG11, TG41)에 응답하여, 제1 서브 픽셀(SPXa)로부터의 제1 이미지 신호가 출력되고, 제2 로우(ROW2) 및 제3 로우(ROW3)에 배치된 복수의 픽셀(PXa) 각각에서는 제2 전송 제어 신호(TG22, TG32)에 응답하여, 제2 서브 픽셀(SPXb)로부터의 제2 이미지 신호가 출력될 수 있다.

실시예에 있어서, 제1 로우(ROW1) 및 제2 로우(ROW2)에 배치된 복수의 픽셀(PXa) 각각에서는 제1 전송 제어 신호(TG11, TG21)에 응답하여, 제1 서브 픽셀(SPXa)로부터의 제1 이미지 신호가 출력되고, 제3 로우(ROW3) 및 제4 로우(ROW4)에 배치된 복수의 픽셀(PXa) 각각에서는 제2 전송 제어 신호(TG32, TG42)에 응답하여, 제2 서브 픽셀(SPXb)로부터의 제2 이미지 신호가 출력될 수 있다.

예를 들어, 제1 로우(ROW1)에 배치된 레드 픽셀(R)의 제1 서브 픽셀(SPX1)로부터 제1 이미지 신호(예컨대 제1 레드 이미지 신호)가 출력되고, 제3 로우(ROW3)에 배치된 레드 픽셀(R)의 제2 서브 픽셀(SPX2)로부터의 제2 이미지 신호(예컨대 제2 레드 이미지 신호)가 출력될 수 있다. 제1 레드 이미지 신호 및 제2 레드 이미지 신호를 기초로 픽셀 그룹(PG)의 레드 픽셀(R)에 따른 위상 검출 신호 쌍이 생성될 수 있다.

또한, 제2 로우(ROW2)에 배치된 블루 픽셀(B)의 제1 서브 픽셀(SPX1)로부터 제2 이미지 신호(예컨대 제2 블루 이미지 신호)가 출력되고, 제4 로우(ROW4)에 배치된 블루 픽셀(B)의 제2 서브 픽셀(SPX2)로부터의 제1 이미지 신호(예컨대 제1 블루 이미지 신호)가 출력될 수 있다. 제1 블루 이미지 신호 및 제2 블루 이미지 신호를 기초로 픽셀 그룹(PG)의 블루 픽셀(B)에 따른 위상 검출 신호 쌍이 생성될 수 있다.

이와 같은 방식으로, 픽셀 어레이(110a)의 복수의 픽셀 그룹(PG)으로부터 출력되는 복수의 제1 이미지 신호 및 복수의 제2 이미지 신호를 기초로 오토 포커싱 데이터가 생성될 수 있다.

도 8은 본 개시의 예시적 실시예에 따른, 픽셀 어레이로부터 픽셀 신호를 독출하기 위한 이미지 센서의 타이밍도를 나타내고, 도 9는 도 8의 전송 제어 신호들에 따라 픽셀들에서의 광전하 이동을 나타낸다. 도 8은 설명의 편의를 위하여 두 개의 독출 기간(1H, 2H) 동안의 리셋 제어 신호(RS), 전송 제어 신호들(TG11, TG12, TG21, TG22), 램프 신호(RAMP), 픽셀 신호(VOUT) 및 카운팅 클럭 신호(CCLK)를 나타낸다. 도 6을 참조하여 설명한 픽셀(PXa)로부터 이미지 신호를 독출하는 방법은 본 실시예에 적용될 수 있다.

도 3, 도 5 및 도 8을 참조하면, 제1 독출 기간(1H)에는, 픽셀 어레이(110a)의 어느 한 로우, 예컨대 제1 로우(ROW1) 의 픽셀(PXa)(이하 제1 픽셀이라고 함)이 픽셀 신호(VOUT)를 출력할 수 있으며, 제2 독출 기간(2H)에는 다른 한 로우, 예컨대 제2 로우의 픽셀(PXa)(이하 제2 픽셀이라고 함)이 픽셀 신호(VOUT)를 출력할 수 있다.

제1 독출 기간(1H) 및 제2 독출 기간(2H)의 제1 서브 기간(SP1)에는 제1 픽셀 및 제2 픽셀의 리셋 트랜지스터(RX)가 리셋 신호(RST)에 응답하여 턴-온되어, 도 9에 도시된 바와 같이 플로팅 디퓨전 노드(FD)를 리셋할 수 있다. 제1 픽셀 및 제2 픽셀은 리셋된 플로팅 디퓨전 노드(FD)에 따른 리셋 신호를 출력하며, 제1 픽셀 및 제2 픽셀의 리셋 신호들이 각각 픽셀 신호(VOUT)로서 출력 및 카운팅될 수 있다.

제1 독출 기간(1H)의 제2 서브 기간(SP2)에 제1 픽셀의 제1 전송 트랜지스터(TX1)가 제1 전송 제어 신호(TG11)에 응답하여 턴-온 됨으로써, 제1 포토 다이오드(PD1)에서 생성된 전하(광전하)가 플로팅 디퓨전 노드(FD)로 전송 및 저장될 수 있다. 제1 픽셀은 플로팅 디퓨전 노드(FD)에 저장된 전하에 대응하는 제1 이미지 신호(IMG1), 예컨대 레프트 이미지 신호를 출력할 수 있다. 이에 따라 제1 픽셀의 제1 포토 다이오드(PD1)(또는 제1 서브 픽셀(SPX1))로부터 제1 이미지 신호(IMG1)가 출력 및 카운팅될 수 있다.

제1 독출 기간(1H)의 제3 서브 기간(SP3)에 제1 픽셀의 제1 전송 트랜지스터(TX1) 및 제2 전송 트랜지스터(TX2)가 제1 전송 제어 신호(TG11) 및 제2 전송 제어 신호(TG12)에 응답하여 턴-온되며, 제2 포토 다이오드(PD2)에서 생성된 전하 (및 제1 포토 다이오드(PD1)에 남아있던 전하)가 플로팅 디퓨전 노드(FD)로 전송 및 저장될 수 있다. 플로팅 디퓨전 노드(FD)에는 제2 서브 기간(SP2)에 제1 포토 다이오드(PD1)로부터 전송된 전하 및 제3 서브 기간(SP3)에 제2 포토 다이오드(PD2)(및 제1 포토 다이오드(PD1))로부터 전송된 전하가 저장될 수 있다. 제1 픽셀은 플로팅 디퓨전 노드(FD)에 저장된 전하에 대응하는 합산 이미지 신호, 예컨대 제1 픽셀의 제1 합산 이미지 신호(SIMG1)를 출력할 수 있다. 이에 따라 제1 픽셀로부터 제1 합산 이미지 신호(SIMG1)가 출력 및 카운팅될 수 있다.

한편, 제2 독출 기간(2H)의 제2 서브 기간(SP2)에 제2 픽셀의 제2 전송 트랜지스터(TX2)가 제2 전송 제어 신호(TG22)에 응답하여 턴-온 됨으로써, 제2 포토 다이오드(PD2)에서 생성된 전하(광전하)가 플로팅 디퓨전 노드(FD)로 전송 및 저장될 수 있다. 제2 픽셀은 플로팅 디퓨전 노드(FD)에 저장된 전하에 대응하는 제2 이미지 신호(IMG2), 예컨대 라이트 이미지 신호를 출력할 수 있다. 이에 따라 제2 픽셀의 제2 포토 다이오드(PD2)(또는 제2 서브 픽셀(SPX2))로부터 제2 이미지 신호(IMG2)가 출력 및 카운팅될 수 있다.

제2 독출 기간(2H)의 제3 서브 기간(SP3)에 제2 픽셀의 제1 전송 트랜지스터(TX1) 및 제2 전송 트랜지스터(TX2)가 제1 전송 제어 신호(TG21) 및 제2 전송 제어 신호(TG22)에 응답하여 턴-온 됨으로써, 제1 포토 다이오드(PD1) 및 제2 포토 다이오드(PD2)에서 생성된 전하가 플로팅 디퓨전 노드(FD)로 전송 및 저장될 수 있다. 제2 픽셀은 플로팅 디퓨전 노드(FD)에 저장된 전하에 대응하는 합산 이미지 신호, 예컨대 제1 픽셀의 제1 합산 이미지 신호(SIMG1)를 출력할 수 있다. 이에 따라 제1 픽셀로부터 제1 합산 이미지 신호(SIMG1)가 출력 및 카운팅될 수 있다.

이와 같이, 제1 독출 기간(1H)의 제2 서브 기간(SP2)에는 제1 로우의 픽셀(PXa), 예컨대 제1 픽셀이 제1 전송 제어 신호(TG11)에 응답하여, 제1 이미지 신호(IMG1), 예컨대 레프트 이미지 신호를 출력하고, 제2 독출 기간(2H)의 제2 서브 기간(SP2)에는 제2 로우의 픽셀(PXa), 예컨대 제2 픽셀이 제2 전송 제어 신호(TG22)에 응답하여, 제2 이미지 신호(IMG2), 예컨대 라이트 이미지 신호를 출력할 수 있다.

도 8에서, 제1 독출 기간(1H)에는 제1 로우(ROW1)로부터 픽셀 신호(VOUT)가 독출되고, 제2 독출 기간(2H)에는 제2 로우(ROW2)로부터 픽셀 신호(VOUT)가 독출되는 것을 예를 들어 설명하였다. 그러나 이에 제한되는 것은 아니며, 예를 들어, 제1 독출 기간(1H)에는 도 3의 제1 로우(ROW1) 및 제4 로우(ROW4) 중 하나로부터 픽셀 신호(VOUT)가 독출되고, 제2 독출 기간(2H)에는 제2 로우(ROW2) 및 제3 로우(ROW3) 중 하나로부터 픽셀 신호(VOUT)가 독출될 수 있다. 또는, 제1 수평 기간(1H)에는 도 3의 제1 로우(ROW1) 및 제2 로우(ROW2) 중 하나로부터 픽셀 신호(VOUT)가 독출되고, 제2 수평 기간(2H)에는 제3 로우(ROW3) 및 제4 로우(ROW4) 중 하나로부터 픽셀 신호(VOUT)가 독출될 수 있다.

전술한 바와 같이, 본 개시의 예시적 실시예에 따른 이미지 센서(100) 및 이의 동작 방법에 따르면, 픽셀 어레이(110)의 복수의 픽셀(PX)들 각각이 나란히 배열된 적어도 두 개의 광전 변환 소자, 예컨대 제1 포토 다이오드(PD1) 및 제2 포토 다이오드(PD2)를 포함하고, 소정의 로우의 픽셀들이 제1 광전 변환 소자로부터 생성된 제1 이미지 신호를 출력하고 및 소정의 다른 로우의 픽셀들이 제2 광전 변환 소자로부터 생성된 제2 이미지 신호를 출력하고, 제1 이미지 신호 및 제2 이미지 신호가 디지털 값으로 변환된 제1 이미지 신호 값 및 제2 이미지 신호 값에 기초하여 오토 포커싱 기능을 위한 오토 포커싱 데이터가 생성될 수 있다.

한편, 픽셀(PX)에서 제1 이미지 신호, 예컨대 레프트 이미지 신호를 출력하고, 픽셀(PX)에서 합산 이미지 신호를 출력하며, 합산 이미지 신호에 대응하는 합산 이미지 신호 값에서 제1 이미지 신호에 대응하는 제1 이미지 신호 값을 차감함으로써, 제2 이미지 신호 값이 산출될 경우, 제2 이미지 신호 값의 신호 왜곡을 방지하기 위하여, 합산 이미지 신호 독출 시 합산 이미지 신호를 카운팅하기 위해 필요한 코드 값의 개수보다 더 많은 개수의 코드 값을 기초로 합산 이미지 신호가 카운팅될 수 있다. 코드 값의 개수가 증가한다는 것은 독출 시간의 증가를 의미하며, 따라서 픽셀로부터 출력되는 이미지 신호를 디지털 값으로 변환하는데 소요되는 시간이 증가할 수 있다.

그러나, 본 개시의 예시적 실시예에 따른 이미지 센서(100)의 동작 방법에 따르면, 제1 이미지 신호 및 제2 이미지 신호를 인접한 적어도 두 개의 동일한 색상의 픽셀로부터 독출 하고, 독출된 제1 이미지 신호 및 제2 이미지 신호, 다시 말해서, 제1 이미지 신호 값 및 제2 이미지 신호 값에 기초하여 오토 포커싱 기능을 위한 오토 포커싱 데이터를 생성할 수 있다. 따라서, 신호 왜곡 없이 제1 이미지 신호 및 제2 이미지 신호 각각을 디지털 값으로 변환하는데 소요되는 시간이 감소될 수 있는 바, 이미지 센서(100)의 프레임 레이트가 증가될 수 있다. 또한, 픽셀 어레이(110)의 복수의 픽셀(PX), 예컨대 픽셀 어레이(110)에 구비되는 모든 픽셀(PX)이 오토 포커싱 데이터 생성에 이용될 수 있어 정확도가 높은 오토 포커싱 데이터가 생성되는 바, 이미지 센서(100)가 구비되는 촬상 장치(예컨대 도 1의 1000)가 고속 오토 포커싱을 수행할 수 있다.

도 10a 및 도 10b는 본 개시의 예시적 실시예에 따른 로우 디코더(120)의 블록도 및 타이밍도를 개략적으로 나타낸다.

도 10a를 참조하면, 로우 디코더(120)는 프리디코더(121), 로직 회로(122) 및 드라이버(123)를 포함할 수 있다.

프리디코더(121)는 픽셀 어레이(도 2의 110)에 제공되는 제어 신호들, 예컨대 리셋 제어 신호, 전송 제어 신호, 및 선택 신호를 생성할 수 있다. 프로디코더(121)는 제1 기준 제어 신호(TGR1) 및 제2 기준 제어 신호(TGR2)를 생성하고, 제1 기준 제어 신호(TGR1) 및 제2 기준 제어 신호(TGR2)를 기초로 제1 전송 제어 신호(TG1) 및 제2 전송 제어 신호(TG2)를 생성할 수 있다.

프리 디코더(121)는 제1 멀티플랙서(121-1) 및 제2 멀티플랙서(121-2)를 포함할 수 있으며, 제1 멀티플랙서(121-1)는 제1 기준 제어 신호(TGR1) 및 제2 기준 제어 신호(TGR2)를 수신하고, 스와핑 인에이블 신호(SEN)를 기초로 제1 기준 제어 신호(TGR1) 및 제2 기준 제어 신호(TGR2) 중 하나를 제1 전송 제어 신호(TG1)로서 선택할 수 있다. 제2 멀티플랙서(121-2)는 스와핑 인에이블 바 신호(SENB)를 기초로 제1 기준 제어 신호(TGR1) 및 제2 기준 제어 신호(TGR2) 중 하나를 제2 전송 제어 신호(TG2)로서 선택할 수 있다. 이때, 스와핑 에이블 바 신호(SENB)는 스와핑 인에이블 신호(SEN)와 반대 위상의 신호일 수 있다. 따라서, 제1 멀티플랙서(121-1) 및 제2 멀티플랙서(121-2)에서 제1 기준 제어 신호(TGR1) 및 제2 기준 제어 신호(TGR2) 중 하나가 제1 전송 제어 신호(TG1)로서 선택되고, 다른 하나가 제2 전송 제어 신호(TG2)로서 선택될 수 있다.

도 10b를 참조하면, 제1 기준 제어 신호(TGR1) 및 제2 기준 제어 신호(TGR2)는 독출 기간, 예컨대 제1 독출 기간(1H) 및 제2 독출 기간(2H)에 적어도 한 번 제1 레벨, 예컨대 로직 로우에서, 제2 레벨, 예컨대 로직 하이로 토글링될 수 있다. 제1 기준 제어 신호(TGR1)는 제2 기준 제어 신호(TGR2)보다 앞서서 토글링될 수 있으며, 예를 들어, 제1 기준 제어 신호(TGR1)는 제2 서브 기간(SP2)에 토글링될 수 있다. 제2 기준제어 신호(TGR2)는 제3 서브 기간(SP3)에 토글링될 수 있으며, 실시예에 있어서, 제1 기준 제어 신호(TGR1) 또한, 제3 서브 기간(SP3) 에 토글링될 수 있다.

제1 독출 기간(1H)에, 스와핑 인에이블 신호(SEN)는 제1 레벨, 예컨대 로직 로우일 수 있으며, 스와핑 인에이블 신호(SEN)(또는 스와핑 인에이블 바 신호(SENB)에 응답하여, 제1 멀티플랙서(121-1)는 제1 기준 제어 신호(TGR1)를 제1 전송 제어 신호(TG1)로서 출력하고, 제2 멀티플랙서(121-2)는 제2 기준 제어 신호(TGR2)를 제2 전송 제어 신호(TG2)로서 출력할 수 있다.

제2 독출 기간(2H)에, 스와핑 인에이블 신호(SEN)는 제2 레벨, 예컨대 로직 하이일 수 있으며, 스와핑 인에이블 신호(SEN)(또는 스와핑 인에이블 바 신호(SENB)에 응답하여, 제1 멀티플랙서(121-1)는 제2 기준 제어 신호(TGR2)를 제1 전송 제어 신호(TG2)로서 출력하고, 제2 멀티플랙서(121-2)는 제1 기준 제어 신호(TGR1)를 제2 전송 제어 신호(TG2)로서 출력할 수 있다.

로직 회로(122)는 프리디코더(121)로부터 수신되는 제어 신호들, 예컨대 리셋 제어 신호, 전송 제어 신호, 및 선택 신호를 기초로, 픽셀 어레이(도 3의 110a)의 복수의 로우 각각에 대응하는 리셋 제어 신호, 전송 제어 신호, 및 선택 신호로서 생성할 수 있다. 예를 들어, 로직 회로(122)는 프리디코더(121)로부터 수신되는 제1 전송 제어 신호(TG1) 및 제2 전송 제어 신호(TG2)를 기초로 제1 수평 기간(1H)에 제1 로우(ROW1)에 인가되는 제1 전송 제어 신호(TG11) 및 제2 전송 제어 신호(TG12)를 생성하고, 제2 수평 기간(2H)에 제2 로우(ROW2)에 인가되는 제1 전송 제어 신호(TG21) 및 제2 전송 제어 신호(TG22)를 생성할 수 있다.

드라이버(123)는 로직 회로(122)로부터 수신되는 복수의 로우들 각각에 대한 제어 신호들, 예컨대 리셋 제어 신호, 전송 제어 신호, 및 선택 신호를 활성 레벨 및 비활성 레벨에 대응하는 전원 전압을 기초로 레벨 쉬프팅하고, 레벨 쉬프팅된 제어 신호들을 픽셀 어레이(110a)로 출력할 수 있다.

도 11a는 본 개시의 예시적 실시예에 따른 픽셀 어레이를 나타내고, 도 11b 는 도 11a의 픽셀 어레이에 구비되는 픽셀의 정면도를 나타낸다. 도 11a의 픽셀 어레이(110b)는 도 3의 픽셀 어레이(110b)의 변형예일 수 있다. 따라서, 차이점을 중심으로 설명하기로 한다.

도 11a 및 도11b를 참조하면, 복수의 픽셀(PXb) 각각은 마이크로 렌즈(ML) 및 두 개의 서브 픽셀, 예컨대 제1 서브 픽셀(SPX1) 및 제2 서브 픽셀(SPX2)을 포함할 수 있다. 제1 서브 픽셀(SPX1) 및 제2 서브 픽셀(SPX2)은 컬럼 방향, 예컨대 Y 축 방향(제2 방향)으로 나란하게 배치될 수 있다. 예를 들어, 제1 서브 픽셀(SPX1)은 픽셀(PXb) 내에서 위쪽(top)에 배치되고 제2 서브 픽셀(SPX2)은 픽셀(PXa) 내에서 아래쪽(bottom)에 배치될 수 있다. 제1 서브 픽셀(SPX1) 및 제2 서브 픽셀(SPX2)은 제1 포토 다이오드(PD1) 및 제2 포토 다이오드(PD2)를 각각 포함할 수 있다.

복수의 픽셀(PXa)의 복수의 제1 서브 픽셀(SPX1)은 복수의 제1 전송 제어 신호(TG11, TG21, TG31, TG41)에 응답하여 동작하고, 복수의 제2 서브 픽셀(SPX2)은 복수의 제2 전송 제어 신호(TG12, TG22, TG32, TG42)에 응답하여 동작할 수 있다.

도 3 내지 도 9를 참조하여 설명한 바와 같이, 픽셀 어레이(110b)에서 픽셀 신호가 독출될 수 있으며, 제1 로우 내지 제4 로우(ROW1~ROW4) 중 소정의 로우에 배치된 픽셀들(PXb)로부터는 제1 서브 픽셀(SPX1)에서 생성된 제1 이미지 신호들이 출력되고, 다른 소정의 로우에 배치된 픽셀들(PXb)로부터는 제2 서브 픽셀(PSX2)에서 생성된 제2 이미지 신호들이 출력될 수 있다. 제1 이미지 신호들(예컨대 위쪽(top) 이미지 신호들) 및 제2 이미지 신호들(예컨대 아래쪽(bottom) 이미지 신호들)을 기초로 오토 포커싱 데이터, 예컨대 초점의 상하 방향 조정을 위한 위상차 연산을 위한 위상 검출 신호 쌍이 생성될 수 있다.

도 12는 본 개시의 예시적 실시예에 따른 픽셀 어레이를 나타낸다. 도 12의 픽셀 어레이(110c)는 도 3의 픽셀 어레이(110b) 및도 12a의 픽셀 어레이(110c)의 변형예일 수 있다. 따라서, 차이점을 중심으로 설명하기로 한다.

도 12를 참조하면, 픽셀 어레이(110c)는 제1 서브 픽셀(SPX1) 및 제2 서브 픽셀(SPX2)이 로우 방향, 예컨대 X 축 방향(제1 방향)으로 나란하게 배치된 복수의 제1 타입의 픽셀(PXa) 및 제1 서브 픽셀(SPX1) 및 제2 서브 픽셀(SPX2)이 컬럼 방향, 예컨대 Y 축 방향(제2 방향)으로 나란하게 배치된 복수의 제2 타입의 픽셀(PXb)을 포함할 수 있다. 동일한 로우에 제1 타입의 픽셀들(PXa) 및 제2 타임의 픽셀들(PXb)이 배치될 수 있으며, 동일한 로우, 예를 들어 제1 로우(ROW1)에 배치된 제1 타입의 픽셀들(PXa) 및 제2 타입의 픽셀들(PXb)은 동일한 로우 라인들(RL)을 통해 제1 전송 제어 신호(TG11) 및 제2 전송 제어 신호(TG12)를 각각 수신할 수 있다.

픽셀 어레이(110c)는 복수의 제1 픽셀 그룹(PG1) 및 복수의 제2 픽셀 그룹(PG2)로 구분될 수 있으며, 제1 픽셀 그룹(PG1)은 2 X 4 행열로 배치된 제1 타입의 픽셀(PXa)들을 포함하고, 제2 픽셀 그룹(PG2)은 2 X 4 행열로 배치된 제2 타입의 픽셀(PXb)들을 포함할 수 있다.

픽셀 어레이(110b)에서 픽셀 신호가 독출될 수 있으며, 제1 로우 내지 제4 로우(ROW1~ROW4) 중 소정의 로우에 배치된 제1 타입의 픽셀들(PXa)로부터는 제1 서브 픽셀(SPX1)에서 생성된 제1 이미지 신호들이 출력되고, 제2 타입의 픽셀들(PXb)로부터는 제1 서브 픽셀(SPX1)에서 생성된 제3 이미지 신호들이 출력될 수 있다. 다른 소정의 로우에 배치된 제1 타입의 픽셀들(PXa)로부터는 제2 서브 픽셀(PSX2)에서 생성된 제2 이미지 신호들이 출력되고, 제2 타입의 픽셀들(PXb)로부터는 제2 서브 픽셀(SPX2)에서 생성된 제4 이미지 신호들이 출력될 수 있다. 제1 이미지 신호 및 제2 이미지 신호는 각각 레프트 이미지 신호 및 라이트 이미지 신호에 대응하고, 제3 이미지 신호 및 제4 이미지 신호는 각각 위쪽 이미지 신호 및 아래쪽 이미지 신호에 각각 대응할 수 있다.

제1 픽셀 그룹(PG1)에 포함된 제1 타입의 픽셀(PXa)들로부터 생성되는 제1 이미지 신호들 및 제2 이미지 신호들을 기초로 초점의 좌우 방향 조정을 위한 위상차 연산을 위한 위상 검출 신호 쌍이 생성될 수 있다. 또한, 제2 픽셀 그룹(PG2)에 포함된 제2 타입의 픽셀(PXb)들로부터 생성되는 제3 이미지 신호들및 제4 이미지 신호들을 기초로 초점의 좌우 방향 조정을 위한 위상차 연산을 위한 위상 검출 신호 쌍이 생성될 수 있다.

한편, 도 12에서, 픽셀 어레이(110c)는 제1 서브 픽셀(SPX1) 및 제2 서브 픽셀(SPX2)이 로우 방향으로 나란하게 배치된 제1 타입의 픽셀(PXa), 및 제1 서브 픽셀(SPX1) 및 제2 서브 픽셀(SPX2)이 컬럼 방향으로 나란하게 배치된 제2 타입의 픽셀(PXb)을 포함하는 것으로 도시하였으나, 이에 제한되는 것은 아니다. 실시예에 있어서, 픽셀 어레이(110c)는 제1 서브 픽셀(SPX1) 및 제2 서브 픽셀(SPX2)이 좌상 방향 (또는 우하 방향) 및 우상 방향(또는 좌하 방향)으로 각각 배치된 제3 타입의 픽셀 및 제4 타입의 픽셀을 포함할 수 있다.

도 13a는 본 개시의 예시적 실시예에 따른 픽셀 어레이를 나타내고, 도 13b 는 도 13a의 픽셀 어레이에 구비되는 픽셀의 정면도를 나타낸다.

도 13a 및 도13b를 참조하면, 복수의 픽셀(PXc) 각각은 마이크로 렌즈(ML) 및 네 개의 서브 픽셀, 예컨대 제1 서브 픽셀(SPX1), 제2 서브 픽셀(SPX2), 제3 서브 픽셀(SPX3), 및 제4 서브 픽셀(SPX4)을 포함할 수 있다. 제1 서브 픽셀(SPX1)은 픽셀(PXc) 내에서 좌상(left-top)에 배치되고 제2 서브 픽셀(SPX2)은 픽셀(PXa) 내에서 우상(right-top)에 배치되고, 제3 서브 픽셀(SPX3)은 픽셀(PXc) 내에서 좌하(left-bottom)에 배치되고 제4 서브 픽셀(SPX4)은 픽셀(PXc) 내에서 우하(right-bottom)에 배치될 수 있다. 다시 말해서, 제1 서브 픽셀(SPX1) 및 제2 서브 픽셀(SPX2), 그리고 제3 서브 픽셀(SPX3) 및 제4 서브 픽셀(SPX4)는 로우 방향, 예컨대 X 축 방향(제1 방향)으로 나란하게 배치되고, 제1 서브 픽셀(SPX1) 및 제3 서브 픽셀(SPX3), 그리고 제2 서브 픽셀(SPX2) 및 제4 서브 픽셀(SPX4)는 컬럼 방향, 예컨대 Y 축 방향(제2 방향)으로 나란하게 배치될 수 있다.

제1 서브 픽셀(SPX1), 제2 서브 픽셀(SPX2), 제3 서브 픽셀(SPX3), 및 제4 서브 픽셀(SPX4)은 각각 하나의 광전 변환 소자, 예컨대 제1 포토 다이오드(PD1), 제2 포토 다이오드(PD2), 제3 포토 다이오드(PD3), 및 제4 포토 다이오드(PD4)를 포함할 수 있다.

복수의 픽셀(PXc)의 복수의 제1 서브 픽셀(SPX1)은 복수의 제1 전송 제어 신호(TG11, TG21, TG31, TG41)에 응답하여 동작하고, 복수의 제2 서브 픽셀(SPX2)은 복수의 제2 전송 제어 신호(TG12, TG22, TG32, TG42)에 응답하여 동작하고, 복수의 제3 서브 픽셀(SPX1)은 복수의 제3 전송 제어 신호(TG13, TG23, TG33, TG43)에 응답하여 동작하고, 복수의 제4 서브 픽셀(SPX4)은 복수의 제4 전송 제어 신호(TG14, TG24, TG34, TG44)에 응답하여 동작할 수 있다.

복수의 제1 전송 제어 신호(TG11, TG21, TG31, TG41), 복수의 제2 전송 제어 신호(TG12, TG22, TG32, TG42), 복수의 제3 전송 제어 신호(TG13, TG23, TG33, TG43) 및 복수의 제4 전송 제어 신호(TG14, TG24, TG34, TG44)는 로우 디코더(도 2의 120)로부터 서로 다른 로우 라인들(RL)을 통해 제공되는 별개의 신호일 수 있다. 동일한 로우에 배치된 픽셀(PXc)들의 제1 내지 제4 서브 픽셀들(SPX1~ SPX4)는 동일한 로우 라인들(RL)을 통해 제1 내지 제4 전송 제어 신호를 수신할 수 있다.

픽셀 어레이(110c)는 복수의 픽셀 그룹(PG)으로 구분될 수 있으며, 복수의 픽셀 그룹(PG) 각각은 예를 들어, 2 X 4 행열로 배치된 픽셀(PXc)을 포함할 수 있다.

도 14는 도 13a의 픽셀의 등가 회로도이다.

도 14를 참조하면, 픽셀(PXc)은, 제1 포토 다이오드(PD1), 제2 포토 다이오드(PD2), 제3포토 다이오드(PD2), 제4 포토 다이오드(PD4), 제1 전송 트랜지스터(TX1), 제2 전송 트랜지스터(TX2), 제3 전송 트랜지스터(TX3), 제4 전송 트랜지스터(TX4), 리셋 트랜지스터(RX), 드라이브 트랜지스터(DX), 선택 트랜지스터(SX)를 포함할 수 있다.

플로팅 디퓨전 노드(FD) (또는 플로팅 디퓨전 영역이라고 함)는 제1 포토 다이오드(PD1), 제2 포토 다이오드(PD2), 제3포토 다이오드(PD2), 제4 포토 다이오드(PD4), 제1 전송 트랜지스터(TX1), 제2 전송 트랜지스터(TX2), 제3 전송 트랜지스터(TX3) 및 제4 전송 트랜지스터(TX4)에 의해 공유될 수 있다.

제1 전송 트랜지스터(TX1), 제2 전송 트랜지스터(TX2), 제3 전송 트랜지스터(TX3), 및 제4 전송 트랜지스터(TX4)는 제1 전송 제어 신호(TS1), 제2 전송 제어 신호(TS2), 제3 전송 제어 신호(TS3) 및 제4 전송 제어 신호(TS4) 중 각각의 게이트 단자에 인가되는 전송 제어 신호에 응답하여 독립적으로 턴-온 또는 턴-오프될 수 있다. 제1 전송 트랜지스터(TX1), 제2 전송 트랜지스터(TX2), 제3 전송 트랜지스터(TX3), 또는 제4 전송 트랜지스터(TX4)가 턴-온 되면, 각각에 대응하는 포토 다이오드에서 생성된 광전하가 플로팅 디퓨전 노드(FD)에 전송 및 저장될 수 있다.

리셋 트랜지스터(RX), 구동 트랜지스터(DX) 및 선택 트랜지스터(SX)에 인가되는 제어 신호 및 이들의 동작은 도 5를 참조하여 설명한 바와 같다.

도 15는 본 개시의 예에 따른 도 13a의 픽셀 어레이에 인가되는 전송 제어 신호들의 타이밍도를 나타낸다.

도 13a, 도 14 및 도 15를 참조하면, 제1 독출 기간(1H)에는 제1 독출 기간(1H)에는, 픽셀 어레이(110c)의 어느 한 로우, 예컨대 제1 로우(ROW1)의 픽셀(PXc)(이하 제1 픽셀이라고 함)이 픽셀 신호(VOUT)를 출력할 수 있으며, 제2 독출 기간(2H)에는 다른 한 로우, 예컨대 제2 로우의 픽셀(PXa)(이하 제2 픽셀이라고 함)이 픽셀 신호(VOUT)를 출력할 수 있다.

제1 독출 기간(1H) 및 제2 독출 기간(2H)의 제1 서브 기간(SP1)에는 제1 픽셀 및 제2 픽셀이 리셋 신호를 출력할 수 있다.

제1 독출 기간(1H)의 제2 서브 기간(SP2)에 제1 전송 제어 신호(TG11) 및 제3 전송 제어 신호(TG13)가 토글링될 수 있다. 제1 픽셀의 제1 전송 트랜지스터(TX1) 및 제3 전송 트랜지스터(TX3)가 제1 전송 제어 신호(TG11) 및 제3 전송 제어 신호(TG13)에 응답하여 턴-온 됨으로써, 제1 포토 다이오드(PD1) 및 제3 포토 다이오드(PD3)에서 생성된 전하(광전하)가 플로팅 디퓨전 노드(FD)로 전송 및 저장될 수 있다. 제1 픽셀은 플로팅 디퓨전 노드(FD)에 저장된 전하에 대응하는 제1 이미지 신호, 예컨대 레프트 이미지 신호를 출력할 수 있다. 이에 따라 제1 픽셀은 제1 포토 다이오드(PD1) 및 제3 포토 다이오드(PD3)(또는 제1 서브 픽셀(SPX1) 및 제3 서브 픽셀(SPX3))으로부터 생성되는 제1 이미지 신호를 출력할 수 있다.

제1 독출 기간(1H)의 제3 서브 기간(SP3)에 제1 내지 제4 전송 제어 신호(TG11~TG14)가 토글링될 수 있다. 제1 픽셀의 제1 내지 제4 전송 트랜지스터(TX1~TX4)가 제1 내지 제4 전송 제어 신호(TG11~TG14)에 응답하여 턴-온되며, 제1 내지 제4 포토 다이오드(PD1~PD4)에서 생성된 전하가 플로팅 디퓨전 노드(FD)로 전송 및 저장될 수 있다. 제1 픽셀은 플로팅 디퓨전 노드(FD)에 저장된 전하에 대응하는 합산 이미지 신호, 예컨대 제1 픽셀의 제1 합산 이미지 신호를 출력할 수 있다. 이에 따라 제1 픽셀로부터 제1 합산 이미지 신호가 출력 및 카운팅될 수 있다.

한편, 제2 독출 기간(2H)의 제2 서브 기간(SP2)에 제2 픽셀의 제2 전송 트랜지스터(TX2) 및 제4 전송 트랜지스터(TX4)가 제2 전송 제어 신호(TG22) 및 제4 전송 제어 신호(TG24)에 응답하여 턴-온 됨으로써, 제2 포토 다이오드(PD2) 및 제4 포토 다이오드(PD4)에서 생성된 전하가 플로팅 디퓨전 노드(FD)로 전송 및 저장될 수 있다. 제2 픽셀은 플로팅 디퓨전 노드(FD)에 저장된 전하에 대응하는 제2 이미지 신호, 예컨대 라이트 이미지 신호를 출력할 수 있다. 이에 따라 제2 픽셀은 제2 포토 다이오드(PD2) 및 제4 포토 다이오드(PD4)(또는 제1 서브 픽셀(SPX2) 및 제4 서브 픽셀(SPX4))으로부터 생성되는 제2 이미지 신호를 출력할 수 있다.

제2 독출 기간(2H)의 제3 서브 기간(SP3)에 제1 내지 제4 전송 제어 신호(TG21~TG24)가 토글링될 수 있다. 제1 픽셀의 제1 내지 제4 전송 트랜지스터(TX1~TX4)가 제1 내지 제4 전송 제어 신호(TG21~TG24)에 응답하여 턴-온되며, 제1 내지 제4 포토 다이오드(PD1~PD4)에서 생성된 전하가 플로팅 디퓨전 노드(FD)로 전송 및 저장될 수 있다. 제2 픽셀은 플로팅 디퓨전 노드(FD)에 저장된 전하에 대응하는 합산 이미지 신호, 예컨대 제2 픽셀의 제2 합산 이미지 신호를 출력할 수 있다. 이에 따라 제2 픽셀로부터 제2 합산 이미지 신호가 출력 및 카운팅될 수 있다.

이와 같이, 제1 독출 기간(1H)의 제2 서브 기간(SP2)에는 제1 로우의 픽셀(PXc), 예컨대 제1 픽셀이 제1 및 제3 전송 제어 신호(TG11, TG13)에 응답하여, 제1 이미지 신호, 예컨대 레프트 이미지 신호를 출력하고, 제2 독출 기간(2H)의 제2 서브 기간(SP2)에는 제2 로우의 픽셀(PXc), 예컨대 제2 픽셀이 제2 및 제4 전송 제어 신호(TG22, TG24)에 응답하여, 제2 이미지 신호, 예컨대 라이트 이미지 신호를 출력할 수 있다.

다른 실시예에 있어서, 제1 전송 제어 신호(TG11, TG21) 및 제4 전송 제어 신호(TG14, TG24)과 동일하고, 제2 전송 제어 신호(TG12, TG22) 및 제3 전송 제어 신호(TG13, TG23)가 동일할수 있다. 따라서, 제1 독출 기간(1H)의 제2 서브 기간(SP2)에는 제1 로우의 픽셀(PXc), 예컨대 제1 픽셀이 제1 및 제4 전송 제어 신호(TG11, TG14)에 응답하여, 제1 포토 다이오드(PD1) 및 제4 포토 다이오드(PD4)로부터 생성되는 제3 이미지 신호, 예컨대 위쪽 이미지 신호를 출력하고, 제2 독출 기간(2H)의 제2 서브 기간(SP2)에는 제2 로우(ROW2)의 픽셀(PXc), 예컨대 제2 픽셀이 제2 및 제3 전송 제어 신호(TG22, TG23)에 응답하여, 제12 포토 다이오드(PD2) 및 제3 포토 다이오드(PD3)로부터 생성되는 제4 이미지 신호, 예컨대 아래쪽 이미지 신호를 출력할 수도 있다.

도 16은 본 개시의 예시적 실시예에 따른 이미지 센서의 동작 방법을 나타내는 흐름도이다. 도 16의 방법은 도 2의 이미지 센서(100)에서 수행될 수 있다.

도 16을 참조하면, 단계 S110, S120 및 S130에 따라 픽셀 어레이(110)의 제1 로우의 제1 픽셀들 각각이 RSS 독출 방식에 따라 리셋 신호, 제1 이미지 신호 및 합산 신호를 차례로 출력하고, 이후, 단계 S140, S150 및 S160에 따라 픽셀 어레이(110)의 제2 로우의 제2 픽셀들 각각이 RSS 독출 방식에 따라 리셋 신호, 제2 이미지 신호 및 합산 신호를 차례로 출력할 수 있다. 제1 픽셀 및 제2 픽셀은 동일한 컬럼에 배치되는 동일한 색상의 픽셀들일 수 있다.

제1 로우의 제1 픽셀이 제1 리셋 신호를 출력할 수 있다(S110). 제1 픽셀은 로우 드라이버(120)로부터의 전송 제어 신호들에 응답하여, 제1 리셋 신호를 출력할 수 있다.

제1 로우의 제1 픽셀이 제1 광전 변환 소자로부터의 제1 이미지 신호를 출력하고(S120), 이후, 제1 로우의 제1 픽셀이 제1 광전 변환 소자 및 제2 광전 변환 소자로부터의 제1 합산 이미지 신호를 출력할 수 있다(S130).

이후, 제2 로우의 제2 픽셀이 제2 리셋 신호를 출력하고, 제2 로우의 제2 픽셀이 제2 광전 변환 소자로부터의 제2 이미지 신호를 출력하고(S150), 이후, 제2 로우의 제2 픽셀이 제1 광전 변환 소자 및 제2 광전 변환 소자로부터의 제2 합산 이미지 신호를 출력할 수 있다(S160).

단계 S110 내지 S160 가 수행될 때, 제1 픽셀 및 제2 픽셀로부터 출력되는 신호들, 예컨대 제1 리셋 신호, 제1 이미지 신호, 제1 합산 이미지 신호, 제2 리셋 신호, 제2 이미지 신호 및 제2 합산 이미지 신호는, 비교 회로(140) 및 카운터 회로(160)에서 디지털 값들, 예컨대 카운팅 값들로 변환될 수 있다. 제1 리셋 신호 값, 제2 리셋 신호 값을 기초로, 리셋 레벨이 제거된 제1 이미지 신호 값, 제2 이미지 신호 값, 제1 합산 이미지 신호 값 및 제2 합산 이미지 신호 값이 생성될 수 있다.

신호 프로세서(190)는 제1 이미지 신호 및 제2 이미지 신호를 기초로 오토 포커싱 데이터를 생성할 수 있다(S170). 신호 프로세서(190)는 리셋 레벨이 제거된 제1 이미지 신호 값 및 제2 이미지 신호 값을 기초로 위상 검출 신호 쌍을 생성할 수 있다. 픽셀 어레이(110)로부터 출력되는 복수의 제1 이미지 신호 및 복수의 제2 이미지 신호를 기초로 복수의 위상 검출 신호 쌍이 생성될 수 있다.

도 17 및 도 18은 멀티 카메라 모듈을 포함하는 전자 장치의 블록도이다. 도 19는 도 17의 카메라 모듈의 상세 블록도이다.

도 17을 참조하면, 전자 장치(1000)는 카메라 모듈 그룹(2100), 애플리케이션 프로세서(2200), PMIC(2300) 및 외부 메모리(2400)를 포함할 수 있다.

카메라 모듈 그룹(2100)은 복수의 카메라 모듈(2100a, 2100b, 2100c)을 포함할 수 있다. 비록 도면에는 3개의 카메라 모듈(2100a, 2100b, 2100c)이 배치된 실시예가 도시되어 있으나, 실시예들이 이에 제한되는 것은 아니다. 몇몇 실시예에서, 카메라 모듈 그룹(2100)은 2개의 카메라 포함하거나, n개(n은 4 이상의 자연수)의 카메라 모듈을 포함하도록 변형되어 실시될 수 있다.

이하, 도 19를 참조하여, 카메라 모듈(2100b)의 상세 구성에 대해 보다 구체적으로 설명할 것이나, 이하의 설명은 실시예에 따라 다른 카메라 모듈들(2100a, 2100b)에 대해서도 동일하게 적용될 수 있다.

도 19를 참조하면, 카메라 모듈(2100b)은 프리즘(2105), 광학 경로 폴딩 요소(Optical Path Folding Element, 이하, ˝OPFE˝)(2110), 액츄에이터(2130), 이미지 센싱 장치(2140) 및 저장부(2150)를 포함할 수 있다.

프리즘(2105)은 광 반사 물질의 반사면(2107)을 포함하여 외부로부터 입사되는 광(L)의 경로를 변형시킬 수 있다.

몇몇 실시예에서, 프리즘(2105)은 제1 방향(X)으로 입사되는 광(L)의 경로를 제1 방향(X)에 수직인 제2 방향(Y)으로 변경시킬 수 있다. 또한, 프리즘(2105)은 광 반사 물질의 반사면(2107)을 중심축(2106)을 중심으로 A방향으로 회전시키거나, 중심축(2106)을 B방향으로 회전시켜 제1 방향(X)으로 입사되는 광(L)의 경로를 수직인 제2 방향(Y)으로 변경시킬 수 있다. 이때, OPFE(2110)도 제1 방향(X)및 제2 방향(Y)과 수직인 제3 방향(Z)로 이동할 수 있다.

몇몇 실시예에서, 도시된 것과 같이, 프리즘(2105)의 A방향 최대 회전 각도는 플러스(+) A방향으로는 15도(degree)이하이고, 마이너스(-) A방향으로는 15도보다 클 수 있으나, 실시예들이 이에 제한되는 것은 아니다.

몇몇 실시예에서, 프리즘(2105)은 플러스(+) 또는 마이너스(-) B방향으로 20도 내외, 또는 10도에서 20도, 또는 15도에서 20도 사이로 움직일 수 있고, 여기서, 움직이는 각도는 플러스(+) 또는 마이너스(-) B방향으로 동일한 각도로 움직이거나, 1도 내외의 범위로 거의 유사한 각도까지 움직일 수 있다.

몇몇 실시예에서, 프리즘(2105)은 광 반사 물질의 반사면(2106)을 중심축(2106)의 연장 방향과 평행한 제3 방향(예를 들어, Z방향)으로 이동할 수 있다.

몇몇 실시예에서, 카메라 모듈(2100b)은 2개 이상의 프리즘으로 구성될 수 있으며, 이를 통해 제1 방향(X)으로 입사되는 광(L)의 경로를 제1 방향(X)에 수직인 제2 방향(Y)으로, 다시 제1 방향(X) 혹은 제3 방향(Z) 그리고 다시 제2 방향(Y)등으로 다양하게 변화시킬 수 있다.

OPFE(2110)는 예를 들어 m(여기서, m은 자연수)개의 그룹으로 이루어진 광학 렌즈를 포함할 수 있다. m개의 렌즈는 제2 방향(Y)으로 이동하여 카메라 모듈(2100b)의 광학 줌 배율(optical zoom ratio)을 변경할 수 있다. 예를 들어, 카메라 모듈(2100b)의 기본 광학 줌 배율을 Z라고할 때, OPFE(2110)에 포함된 m개의 광학 렌즈를 이동시킬 경우, 카메라 모듈(2100b)의 광학 줌 배율은 3Z 또는 5Z 또는 5Z 이상의 광학 줌 배율로 변경될 수 있다.

액츄에이터(2130)는 OPFE(2110) 또는 광학 렌즈(이하, 광학 렌즈로 지칭)를 특정 위치로 이동시킬 수 있다. 예를 들어 액츄에이터(2130)는 정확한 센싱을 위해 이미지 센서(2142)가 광학 렌즈의 초점 거리(focal length)에 위치하도록 광학 렌즈의 위치를 조정할 수 있다.

이미지 센싱 장치(2140)는 이미지 센서(2142), 제어 로직(2144) 및 메모리(2146)을 포함할 수 있다. 이미지 센서(2142)는 광학 렌즈를 통해 제공되는 광(L)을 이용하여 센싱 대상의 이미지를 센싱할 수 있다. 도 2 내지 도 16을 참조하여 설명한 이미지 센서(100)가 이미지 센서(2142)로서 적용될 수 있다. 픽셀 어레이(110)의 복수의 픽셀(PX)의 마이크로 렌즈 아래 나란하게 배치되는 적어도 하나의 제1 광전 변환 소자 및 적어도 하나의 제2 광전 변환소자를 포함하고, 복수의 픽셀(PX) 중 소정의 로우에 배치된 픽셀(PX)들로부터 제1 광전 변환 소자로부터의 제1 이미지 신호, 예컨대 레프트 이미지 신호(또는 위쪽 이미지 신호)가 출력되고 다른 소정의 로우에 배치된 픽셀(PX)들로부터 제2 광전 변환소자로부터의 제2 이미지 신호, 예컨대 라이트 이미지 신호(또는 아래쪽 이미지 신호)가 출력될 수 있다. 서로 인접한 로우 및 동일한 컬럼에 배치된 적어도 두 개의 픽셀(PX)로부터 출력되는 제1 이미지 신호 및 제2 이미지 신호를 기초로 AF 기능을 위한 오토 포커싱 데이터, 예컨대 위상 검출 신호 쌍이 생성될 수 있다.

제어 로직(2144)은 카메라 모듈(2100b)의 전반적인 동작의 제어 및 센싱된 이미지를 처리(Processing)를 할 수 있다. 예를 들어, 제어 로직(2144)은 제어 신호 라인(CSLb)을 통해 제공된 제어 신호에 따라 카메라 모듈(2100b)의 동작을 제어할 수 있다. 예를 들어, 제어 로직(2144)은 어플리케이션 프로세서(2200)로부터 수신되는 초점 조정 신호를 광학 렌즈가 AF에 따른 초점 거리에 위치하도록 엑츄에이터(2130)을 제어할 수 있다. 제어 로직(2144)은 센싱된 이미지에서 특정 이미지에 해당되는 이미지 데이터(예를 들면, 이미지 내의 사람의 얼굴, 팔, 다리 등)를 추출할 수 있다.

몇몇 실시예에서, 제어 로직(2144)은 센싱된 이미지의 압축(Encoding), 노이즈 제거 (noise reduction)등의 이미지 처리를 수행할 수 있다.

메모리(2146)는 캘리브레이션 데이터(2147)와 같은 카메라 모듈(2100b)의 동작에 필요한 정보를 저장할 수 있다. 캘리브레이션 데이터(2147)는 카메라 모듈(2100b)이 외부로부터 제공된 광(L)을 이용하여 이미지 데이터를 생성하는데 필요한 정보로, 예를 들어, 회전도(degree of rotation)에 관한 정보, 초점 거리(focal length)에 관한 정보, 광학 축(optical axis)에 관한 정보 등을 포함할 수 있다. 카메라 모듈(2100b)이 광학 렌즈의 위치에 따라 초점 거리가 변하는 멀티 스테이트(multi state) 카메라 형태로 구현될 경우, 캘리브레이션 데이터(2147)는 광학 렌즈의 각 위치별(또는 스테이트별) 초점 거리 값과 오토 포커싱(auto focusing)과 관련된 정보를 포함할 수 있다. 몇몇 실시예에서, 이미지 센서(2142)는 첫번째 칩으로 구성되고, 제어 로직(2144)과 저장부(2150)와 메모리(2146)는 두번째 칩으로 구성되어 두 개의 칩이 스택된 형태로 구현될 수 있다.

저장부(2150)는 이미지 센서(2142)를 통해 센싱된 이미지 데이터를 저장할 수 있다. 저장부(2150)는 이미지 센싱 장치(2140)의 외부에 배치될 수 있으며, 이미지 센싱 장치(2140)를 구성하는 센서 칩과 스택된(stacked) 형태로 구현될 수 있다. 몇몇 실시예에서, 저장부(2150)는 EEPROM(Electrically Erasable Programmable Read-Only Memory)으로 구현될 수 있으나 실시예들이 이에 제한되는 것은 아니다. 몇몇 실시예에서, 이미지 센서(2142)는 픽셀 어레이로 구성이 되어있고, 제어 로직(2144)은 아날로그 디지털 컨버터(Analog to digital converter) 및 센싱된 이미지 처리를 위한 이미지 신호 처리부를 포함할 수 있다.

도 17과 도 19를 함께 참조하면, 몇몇 실시예에서, 복수의 카메라 모듈(2100a, 2100b, 2100c) 각각은 액추에이터(2130)를 포함할 수 있다. 이에 따라, 복수의 카메라 모듈(2100a, 2100b, 2100c) 각각은 그 내부에 포함된 액추에이터(2130)의 동작에 따른 서로 동일하거나 서로 다른 캘리브레이션 데이터(2147)를 포함할 수 있다.

몇몇 실시예에서, 복수의 카메라 모듈(2100a, 2100b, 2100c) 중 하나의 카메라 모듈(예를 들어, 2100b)은 앞서 설명한 프리즘(2105)과 OPFE(2110)를 포함하는 폴디드 렌즈(folded lens) 형태의 카메라 모듈이고, 나머지 카메라 모듈들(예를 들어, 2100a, 2100c)은 프리즘(2105)과 OPFE(2110)가 포함되지 않은 버티칼(vertical) 형태의 카메라 모듈일 수 있으나, 이에 제한되는 것은 아니다.

몇몇 실시예에서, 복수의 카메라 모듈(2100a, 2100b, 2100c) 중 하나의 카메라 모듈(예를 들어, 2100c)은 예를 들어, IR(Infrared Ray)을 이용하여 깊이(depth) 정보를 추출하는 버티컬 형태의 깊이 카메라(depth camera)일 수 있다. 이 경우, 애플리케이션 프로세서(2200)는 이러한 깊이 카메라로부터 제공받은 이미지 데이터와 다른 카메라 모듈(예를 들어, 2100a 또는 2100b)로부터 제공받은 이미지 데이터를 병합(merge)하여 3차원 깊이 이미지(3D depth image)를 생성할 수 있다.

몇몇 실시예에서, 복수의 카메라 모듈(2100a, 2100b, 2100c) 중 적어도 두 개의 카메라 모듈(예를 들어, 2100a, 2100b)은 서로 다른 관측 시야(Field of View, 시야각)를 가질 수 있다. 이 경우, 예를 들어, 복수의 카메라 모듈(2100a, 2100b, 2100c) 중 적어도 두 개의 카메라 모듈(예를 들어, 2100a, 2100b)의 광학 렌즈가 서로 다를 수 있으나, 이에 제한되는 것은 아니다.

또한, 몇몇 실시예에서, 복수의 카메라 모듈(2100a, 2100b, 2100c) 각각의 시야각은 서로 다를 수 있다. 예를 들어, 카메라 모듈(1100a)은 울트라 와이드(ultrawide) 카메라이고, 카메라 모듈(1100b)은 와이드(wide) 카메라이고, 카메라 모듈(1100c)은 텔레(tele) 카메라일 수 있으나, 이에 제한되는 것은 아니다. 이 경우, 복수의 카메라 모듈(2100a, 2100b, 2100c) 각각에 포함된 광학 렌즈 역시 서로 다를 수 있으나, 이에 제한되는 것은 아니다.

몇몇 실시예에서, 복수의 카메라 모듈(2100a, 2100b, 2100c) 각각은 서로 물리적으로 분리되어 배치될 수 있다. 즉, 하나의 이미지 센서(1142)의 센싱 영역을 복수의 카메라 모듈(2100a, 2100b, 2100c)이 분할하여 사용하는 것이 아니라, 복수의 카메라 모듈(2100a, 2100b, 2100c) 각각의 내부에 독립적인 이미지 센서(2142)가 배치될 수 있다.

다시 도 17을 참조하면, 애플리케이션 프로세서(2200)는 이미지 처리 장치(1210), 메모리 컨트롤러(2220), 내부 메모리(2230)를 포함할 수 있다. 애플리케이션 프로세서(2200)는 복수의 카메라 모듈(2100a, 2100b, 2100c)과 분리되어 구현될 수 있다. 예를 들어, 애플리케이션 프로세서(2200)와 복수의 카메라 모듈(2100a, 21100b, 2100c)은 별도의 반도체 칩으로 서로 분리되어 구현될 수 있다.

이미지 처리 장치(1210)는 복수의 서브 이미지 프로세서(2212a, 2212b, 2212c), 이미지 생성기(2214) 및 카메라 모듈 컨트롤러(2216)를 포함할 수 있다.

이미지 처리 장치(2210)는 복수의 카메라 모듈(2100a, 2100b, 2100c)의 개수에 대응하는 개수의 복수의 서브 이미지 프로세서(2212a, 2212b, 2212c)를 포함할 수 있다.

카메라 모듈(2100a)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLa)을 통해 서브 이미지 프로세서(2212a)에 제공되고, 카메라 모듈(2100b)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLb)을 통해 서브 이미지 프로세서(2212b)에 제공되고, 카메라 모듈(2100c)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLc)을 통해 서브 이미지 프로세서(2212c)에 제공될 수 있다. 이러한 이미지 데이터 전송은 예를 들어, MIPI(Mobile Industry Processor Interface)에 기반한 카메라 직렬 인터페이스(CSI; Camera Serial Interface)를 이용하여 수행될 수 있으나, 이에 제한되는 것은 아니다.

한편, 몇몇 실시예에서, 하나의 서브 이미지 프로세서가 복수의 카메라 모듈에 대응되도록 배치될 수도 있다. 예를 들어, 서브 이미지 프로세서(2212a)와 서브 이미지 프로세서(2212c)가 도시된 것처럼 서로 분리되어 구현되는 것이 아니라 하나의 서브 이미지 프로세서로 통합되어 구현되고, 카메라 모듈(2100a)과 카메라 모듈(2100c)로부터 제공된 이미지 데이터는 선택 소자(예를 들어, 멀티플렉서) 등을 통해 선택된 후, 통합된 서브 이미지 프로세서에 제공될 수 있다. 이 때, 서브 이미지 프로세서(2212b)는 통합되지 않고, 카메라 모듈(2100b)로부터 이미지 데이터를 제공받을 수 있다.

또한, 몇몇 실시예에서, 카메라 모듈(2100a)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLa)을 통해 서브 이미지 프로세서(2212a)에 제공되고, 카메라 모듈(1100b)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLb)을 통해 서브 이미지 프로세서(2212b)에 제공되고, 카메라 모듈(2100c)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLc)을 통해 서브 이미지 프로세서(2212c)에 제공될 수 있다. 그리고, 서브 이미지 프로세서(2212b)에서 처리된 이미지 데이터는 이미지 생성기(2214)에 바로 제공되나, 서브 이미지 프로세서(2212a)에서 처리된 이미지 데이터와 서브 이미지 프로세서 (2212c)에서 처리된 이미지 데이터는 선택소자(예를 들어, 멀티플렉서) 등을 통해 어느 하나가 선택된 후, 이미지 생성기(2214)에 제공될 수 있다.

각각의 서브 이미지 프로세서(2212a, 2212b, 2212c) 는 카메라 모듈(2100a, 2100b, 2100c)로부터 제공된 이미지 데이터에 대해, 불량 픽셀 보정(bad pixel correction), 3A 조정(Auto-focus correction, Auto-white balance, Auto-exposure), 노이즈 제거(noise reduction), 샤프닝(sharpening), 감마 조정(gamma control), 리모자익(remosaic) 등의 이미지 처리를 수행할 수 있다.

몇몇 실시예에서, 리모자익(remosaic) 신호 처리는 각각의 카메라 모듈(2100a, 2100b, 2100c)에서 수행된 후, 서브 이미지 프로세서(2212a, 2212b, 2212c)에 제공될 수도 있다.

각각의 서브 이미지 프로세서(2212a, 2212b, 2212c)에서 처리된 이미지 데이터는 이미지 생성기(2214)에 제공될 수 있다. 이미지 생성기(2214)는 이미지 생성 정보(Generating Information) 또는 모드 신호(Mode Signal)에 따라 이미지 프로세서(2212a, 2212b, 2212c)로부터 로부터 제공받은 이미지 데이터를 이용하여 출력 이미지를 생성할 수 있다.

구체적으로, 이미지 생성기(2214)는 이미지 생성 정보 또는 모드 신호에 따라, 서로 다른 시야각을 갖는 카메라 모듈들(2100a, 2100b, 2100c)로부터 생성된 이미지 데이터 중 적어도 일부를 병합(merge)하여 출력 이미지를 생성할 수 있다. 또한, 이미지 생성기(2214)는 이미지 생성 정보 또는 모드 신호에 따라, 서로 다른 시야각을 갖는 카메라 모듈들(2100a, 2100b, 2100c)로부터 생성된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다.

몇몇 실시예에서, 이미지 생성 정보는 줌 신호(zoom signal or zoom factor)를 포함할 수 있다. 또한, 몇몇 실시예에서, 모드 신호는 예를 들어, 유저(user)로부터 선택된 모드에 기초한 신호일 수 있다.

이미지 생성 정보가 줌 신호(줌 팩터)이고, 각각의 카메라 모듈(2100a, 2100b, 2100c)이 서로 다른 관측 시야(시야각)를 갖는 경우, 이미지 생성기(2214)는 줌 신호의 종류에 따라 서로 다른 동작을 수행할 수 있다. 예를 들어, 줌 신호가 제1 신호일 경우, 서브 이미지 프로세서(2212a)로부터 출력된 이미지 데이터와 서브 이미지 프로세서(2212c)로부터 출력된 이미지 데이터 중, 서브 이미지 프로세서(2212a)로부터 출력된 이미지 데이터와, 서브 이미지 프로세서(2212b)로부터 출력된 이미지 데이터를 이용하여, 출력 이미지를 생성할 수 있다. 만약, 줌 신호가 제1 신호와 다른 제2 신호일 경우, 이미지 생성기(2214)는 서브 이미지 프로세서(2212a)로부터 출력된 이미지 데이터와 서브 이미지 프로세서(2212c)로부터 출력된 이미지 데이터 중, 서브 이미지 프로세서(2212c)로부터 출력된 이미지 데이터와, 서브 이미지 프로세서(2212b)로부터 출력된 이미지 데이터를 이용하여, 출력 이미지를 생성할 수 있다. 만약, 줌 신호가 제1 및 제2 신호와 다른 제3 신호일 경우, 이미지 생성기(2214)는 이러한 이미지 데이터 병합을 수행하지 않고, 각각의 서브 이미지 프로세서(2212a, 2212b, 2212c)로부터 출력된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다. 하지만 실시예들이 이에 제한되는 것은 아니며, 필요에 따라 이미지 데이터를 처리하는 방법은 얼마든지 변형되어 실시될 수 있다.

도 18을 참조하면, 몇몇 실시예에서, 이미지 처리 장치(2210)는 서브 이미지 프로세서들(2212a, 2212b, 2212c)의 출력을 선택하여 이미지 생성기(2214)에 전달하는 선택부(2213)를 더 포함할 수 있다.

이 경우, 선택부(2213)는 줌 신호 또는 줌 팩터에 따라 서로 다른 동작을 수행할 수 있다. 예를 들어, 선택부(2213)는 줌 신호가 제4 신호(예를 들어, 줌 배율이 제1 배율)일 경우, 서브 이미지 프로세서들(2212a, 2212b, 2212c)의 출력 중 어느 하나를 선택하여 이미지 생성기(2214)에 전달할 수 있다.

또한, 선택부(2213)는 줌 신호가 제4 신호와 다른 제5 신호(예를 들어, 줌 배율이 제2 배율)일 경우, 서브 이미지 프로세서들(2212a, 2212b, 2212c)의 출력 중 p개(p는 2이상의 자연수)의 출력을 순차적으로 이미지 생성기(2214)에 전달할 수 있다. 예를 들어, 선택부(2213)는 서브 이미지 프로세서(2212b)와 서브 이미지 프로세서(2212c)의 출력을 순차적으로 이미지 생성기(2214)에 전달할 수 있다. 또한, 선택부(2213)는 서브 이미지 프로세서(2212a)와 서브 이미지 프로세서(2212b)의 출력을 순차적으로 이미지 생성기(2214)에 전달할 수 있다. 이미지 생성기(2214)는 순차적으로 제공받은 p개의 출력을 병합하여 하나의 출력 이미지를 생성할 수 있다.

여기서, 디모자익(demosaic), 비디오/프리뷰(video/preview) 해상도 사이즈로 다운 스케일링(down scaling), 감마 보정, HDR(High Dynamic Range) 처리 등의 이미지 처리는 서브 이미지 프로세서들(2212a, 2212b, 2212c)에서 미리 수행된 후, 처리된 이미지 데이터가 이미지 생성기(2214)에 전달된다. 따라서, 처리된 이미지 데이터가 선택부(2213)를 통해 하나의 신호 라인으로 이미지 생성기(2214)에 제공되어도 이미지 생성기(2214)의 이미지 병합 동작이 고속으로 수행될 수 있다.

몇몇 실시예에서, 이미지 생성기(2214)는 복수의 서브 이미지 프로세서(2212a, 2212b, 2212c) 중 적어도 하나로부터 노출 시간이 상이한 복수의 이미지 데이터를 수신하고, 복수의 이미지 데이터에 대하여 HDR(high dynamic range) 처리를 수행함으로써, 다이나믹 레인지가 증가된 병합된 이미지 데이터를 생성할 수 있다.

카메라 모듈 컨트롤러(2216)는 각각의 카메라 모듈(2100a, 2100b, 2100c)에 제어 신호를 제공할 수 있다. 카메라 모듈 컨트롤러(2216)로부터 생성된 제어 신호는 서로 분리된 제어 신호 라인(CSLa, CSLb, CSLc)를 통해 대응되는 카메라 모듈(2100a, 2100b, 2100c)에 제공될 수 있다.

복수의 카메라 모듈(2100a, 2100b, 2100c) 중 어느 하나는 줌 신호를 포함하는 이미지 생성 정보 또는 모드 신호에 따라 마스터(master) 카메라(예를 들어, 1100b)로 지정되고, 나머지 카메라 모듈들(예를 들어, 2100a, 2100c)은 슬레이브(slave) 카메라로 지정될 수 있다. 이러한 정보는 제어 신호에 포함되어, 서로 분리된 제어 신호 라인(CSLa, CSLb, CSLc)를 통해 대응되는 카메라 모듈(2100a, 2100b, 2100c)에 제공될 수 있다.

줌 팩터 또는 동작 모드 신호에 따라 마스터 및 슬레이브로서 동작하는 카메라 모듈이 변경될 수 있다. 예를 들어, 카메라 모듈(2100a)의 시야각이 카메라 모듈(2100b)의 시야각보다 넓고, 줌 팩터가 낮은 줌 배율을 나타낼 경우, 카메라 모듈(2100a)이 마스터로서 동작하고, 카메라 모듈(2100b)이 슬레이브로서 동작할 수 있다. 반대로, 줌 팩터가 높은 줌 배율을 나타낼 경우, 카메라 모듈(2100b)이 마스터로서 동작하고, 카메라 모듈(2100a)이 슬레이브로서 동작할 수 있다.

몇몇 실시예에서, 카메라 모듈 컨트롤러(2216)로부터 각각의 카메라 모듈(2100a, 2100b, 2100c)에 제공되는 제어 신호는 싱크 인에이블 신호(sync enable) 신호를 포함할 수 있다. 예를 들어, 카메라 모듈(2100b)이 마스터 카메라이고, 카메라 모듈들(2100a, 2100c)이 슬레이브 카메라인 경우, 카메라 모듈 컨트롤러(2216)는 카메라 모듈(2100b)에 싱크 인에이블 신호를 전송할 수 있다. 이러한 싱크 인에이블 신호를 제공받은 카메라 모듈(2100b)은 제공받은 싱크 인에이블 신호를 기초로 싱크 신호(sync signal)를 생성하고, 생성된 싱크 신호를 싱크 신호 라인(SSL)을 통해 카메라 모듈들(2100a, 2100c)에 제공할 수 있다. 카메라 모듈(2100b)과 카메라 모듈들(2100a, 2100c)은 이러한 싱크 신호에 동기화되어 이미지 데이터를 애플리케이션 프로세서(2200)에 전송할 수 있다.

몇몇 실시예에서, 카메라 모듈 컨트롤러(2216)로부터 복수의 카메라 모듈(2100a, 2100b, 2100c)에 제공되는 제어 신호는 모드 신호에 따른 모드 정보를 포함할 수 있다. 이러한 모드 정보에 기초하여 복수의 카메라 모듈(2100a, 2100b, 2100c)은 센싱 속도와 관련하여 제1 동작 모드 및 제2 동작 모드로 동작할 수 있다.

복수의 카메라 모듈(2100a, 2100b, 2100c)은 제1 동작 모드에서, 제1 속도로 이미지 신호를 생성(예를 들어, 제1 프레임 레이트의 이미지 신호를 생성)하여 이를 제1 속도보다 높은 제2 속도로 인코딩(예를 들어, 제1 프레임 레이트보다 높은 제2 프레임 레이트의 이미지 신호를 인코딩)하고, 인코딩된 이미지 신호를 애플리케이션 프로세서(2200)에 전송할 수 있다. 이때, 제2 속도는 제1 속도의 30배 이하일 수 있다.

애플리케이션 프로세서(2200)는 수신된 이미지 신호, 다시 말해서 인코딩된 이미지 신호를 내부에 구비되는 메모리(2230) 또는 애플리케이션 프로세서(2200) 외부의 스토리지(2400)에 저장하고, 이후, 메모리(2230) 또는 스토리지(2400)로부터 인코딩된 이미지 신호를 독출하여 디코딩하고, 디코딩된 이미지 신호에 기초하여 생성되는 이미지 데이터를 디스플레이할 수 있다. 예를 들어, 이미지 처리 장치(2210)의 복수의 서브 이미지 프로세서들(2212a, 2212b, 2212c) 중 대응하는 서브 이미지 프로세서가 디코딩을 수행할 수 있으며, 또한 디코딩된 이미지 신호에 대하여 이미지 처리를 수행할 수 있다.

복수의 카메라 모듈(2100a, 2100b, 2100c)은 제2 동작 모드에서, 제1 속도보다 낮은 제3 속도로 이미지 신호를 생성(예를 들어, 제1 프레임 레이트보다 낮은 제3 프레임 레이트의 이미지 신호를 생성)하고, 이미지 신호를 애플리케이션 프로세서(2200)에 전송할 수 있다. 애플리케이션 프로세서(2200)에 제공되는 이미지 신호는 인코딩되지 않은 신호일 수 있다. 애플리케이션 프로세서(2200)는 수신되는 이미지 신호에 대하여 이미지 처리를 수행하거나 또는 이미지 신호를 메모리(2230) 또는 스토리지(2400)에 저장할 수 있다.

PMIC(2300)는 복수의 카메라 모듈(2100a, 2100b, 2100c) 각각에 전력, 예컨대 전원 전압을 공급할 수 있다. 예를 들어, PMIC(2300)는 애플리케이션 프로세서(2200)의 제어 하에, 파워 신호 라인(PSLa)을 통해 카메라 모듈(2100a)에 제1 전력을 공급하고, 파워 신호 라인(PSLb)을 통해 카메라 모듈(2100b)에 제2 전력을 공급하고, 파워 신호 라인(PSLc)을 통해 카메라 모듈(2100c)에 제3 전력을 공급할 수 있다.

PMIC(2300)는 애플리케이션 프로세서(2200)로부터의 전력 제어 신호(PCON)에 응답하여, 복수의 카메라 모듈(2100a, 2100b, 2100c) 각각에 대응하는 전력을 생성하고, 또한 전력의 레벨을 조정할 수 있다. 전력 제어 신호(PCON)는 복수의 카메라 모듈(2100a, 2100b, 2100c)의 동작 모드 별 전력 조정 신호를 포함할 수 있다. 예를 들어, 동작 모드는 저전력 모드(low power mode)를 포함할 수 있으며, 이때, 전력 제어 신호(PCON)는 저전력 모드로 동작하는 카메라 모듈 및 설정되는 전력 레벨에 대한 정보를 포함할 수 있다. 복수의 카메라 모듈(2100a, 2100b, 2100c) 각각에 제공되는 전력들의 레벨은 서로 동일하거나 또는 서로 상이할 수 있다. 또한, 전력의 레벨은 동적으로 변경될 수 있다.

이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims

행열로 배열된 복수의 픽셀을 포함하고, 복수의 픽셀 각각은 마이크로 렌즈, 및 상기 마이크로 렌즈 아래에서 제1 방향으로 나란하게 배치된 제1 광전 변환 소자 및 제2 광전 변환 소자를 포함하는 픽셀 어레이; 및
제1 독출 기간에 상기 픽셀 어레이의 제1 로우에 배치된 제1 픽셀로부터 상기 제1 광전 변환 소자로부터 생성되는 제1 이미지 신호 및 상기 제1 광전 변환 소자 및 상기 제2 광전 변환 소자로부터 생성되는 제1 합산 이미지 신호가 차례로 출력되도록 제어하고, 제2 독출 기간에 상기 픽셀 어레이의 제2 로우에 배치된 제2 픽셀로부터 상기 제2 광전 변환 소자로부터 생성되는 제2 이미지 신호 및 상기 제1 광전 변환 소자 및 상기 제2 광전 변환 소자로부터 생성되는 제2 합산 이미지 신호가 차례로 출력되도록 제어하는 로우 디코더를 포함하는 이미지 센서.
제1 항에 있어서,
상기 제1 이미지 신호 및 상기 제2 이미지 신호 각각에 기초하여 오토 포커싱을 위한 위상 검출 신호 쌍이 생성되는 것을 특징으로 하는 이미지 센서.
제1 항에 있어서, 상기 로우 디코더는,
상기 제1 독출 기간에 상기 제1 픽셀로부터 상기 제1 픽셀의 리셋 레벨을 나타내는 제1 리셋 신호, 상기 제1 이미지 신호 및 상기 제1 합산 신호가 차례로 출력되도록 제어하는 복수의 제1 제어 신호들을 상기 제1 픽셀 회로에 제공하고,
상기 제2 독출 기간에, 상기 제2 픽셀로부터 상기 제2 픽셀의 리셋 레벨을 나타내는 제2 리셋 신호, 상기 제2 이미지 신호 및 상기 제2 합산 신호가 차례로 출력되도록 제어하는 복수의 제2 제어 신호들을 상기 제2 픽셀 회로로 제공하는 것을 특징으로 하는 이미지 센서.
제1 항에 있어서, 복수의 픽셀 각각은,
플로팅 디퓨전 노드;
턴-온 되어 상기 제1 광전 변환 소자에서 생성되는 광전하를 상기 플로팅 디퓨전 노드에 전송하는 제1 전송 트랜지스터;
턴-온 되어 상기 제2 광전 변환 소자에서 생성된 광전하를 상기 플로팅 디퓨전 노드에 전송하는 제2 전송 트랜지스터; 및
턴-온 되어 상기 플로팅 디퓨전 노드를 전원 전압으로 리셋 시키는 리셋 트랜지스터; 및
상기 플로팅 디퓨전 노드의 전위에 대응하는 픽셀 신호를 출력하는 구동 트랜지스터를 더 포함하고,
상기 제1 독출 기간에, 상기 제1 픽셀의 상기 제1 전송 트랜지스터가 턴-온 된 후, 상기 제1 픽셀의 상기 제2 전송 트랜지스터가 턴-온 되고,
상기 제2 독출 기간에, 상기 제2 픽셀의 상기 제2 전송 트랜지스터가 턴-온 된 후, 상기 제2 픽셀의 상기 제1 전송 트랜지스터보다 턴-온 되는 것을 특징으로 하는 이미지 센서.
제4 항에 있어서, 상기 로우 디코더는,
상기 제1 독출 기간에, 상기 제1 픽셀의 상기 제1 전송 트랜지스터 및 상기 제2 전송 트랜지스터에 각각 제1 전송 제어 신호 및 제2 전송 제어 신호를 제공하고,
상기 제2 독출 기간에, 상기 제2 픽셀의 상기 제1 전송 트랜지스터 및 상기 제2 전송 트랜지스터에 각각 제3 전송 제어 신호 및 제4 전송 제어 신호를 제공하고,
상기 제1 전송 제어 신호와 상기 제4 전송 제어 신호가 동일하고, 상기 제2 전송 제어 신호와 상기 제3 전송 제어 신호가 동일한 것을 특징으로 하는 이미지 센서.
제5 항에 있어서, 상기 로우 디코더는,
제1 독출 기간에 제1 기준 제어 신호 및 제2 기준 제어 신호 중 상기 제1 기준 제어 신호를 상기 제1 전송 제어 신호로 선택하고, 상기 제2 기준 제어 신호를 상기 제2 전송 제어 신호로 선택하고,
제2 독출 기간에 상기 제1 기준 제어 신호 및 상기 제2 기준 제어 신호 중 상기 제2 기준 제어 신호를 상기 제3 전송 제어 신호로 선택하고, 상기 제1 기준 제어 신호를 상기 제4 전송 제어 신호로 선택하는 프리디코더를 포함하는 것을 특징으로 하는 이미지 센서.
제1 항에 있어서,
상기 제1 이미지 신호 및 상기 제2 이미지 신호를 N개(N은 2 이상의 양의정수)의 카운팅 클럭을 기초로 디지털 신호로 변환하고, 상기 제1 합산 신호 및 상기 제2 합산 신호를 2N개의 카운팅 클럭을 기초로 디지털 신호로 변환하는 독출 회로를 더 포함하는 이미지 센서.
제1 항에 있어서,
상기 제1 픽셀 및 상기 제2 픽셀은 동일한 파장 대역의 광 신호를 전기적 신호로 변환하는 것을 특징으로 하는 이미지 센서.
제1 항에 있어서, 상기 제1 픽셀 및 상기 제2 픽셀은 상기 픽셀 어레이 내에서 동일한 컬럼에 배치되는 것을 특징으로 하는 이미지 센서.
제1 항에 있어서,
상기 복수의 픽셀 각각은, 상기 제1 방향에 수직한 제2 방향으로 상기 제1 광전 변환 소자 및 상기 제2 광전 변환 소자와 각각 나란하게 배치된 제3 광전 변환 소자 및 제4 광전 변환 소자를 더 포함하고,
상기 로우 디코더는,
상기 제1 독출 기간에 상기 제1 픽셀로부터 상기 제1 광전 변환 소자 및 상기 제3 광전 변환 소자로부터 생성되는 제3 이미지 신호, 및 상기 제1 광전 변환 소자, 상기 제2 광전 변환 소자, 상기 제3 광전 변환 소자 및 상기 제4 광전 변환 소자로부터 생성되는 제3 합산 이미지 신호가 차례로 출력되도록 제어하고,
상기 제2 독출 기간에, 상기 제2 픽셀로부터 상기 제2 광전 변환 소자 및 상기 제4 광전 변환 소자로부터 생성되는 제4 이미지 신호 및 상기 제1 광전 변환 소자, 상기 제2 광전 변환 소자, 상기 제3 광전 변환 소자 및 상기 제4 광전 변환 소자로부터 생성되는 제4 합산 이미지 신호가 차례로 출력되도록 제어하는 것을 특징으로 하는 이미지 센서.
제1 방향으로 연장된 복수의 로우 라인, 상기 제1 방향에 수직한 제2 방향으로 연장된 복수의 컬럼 라인 및 상기 복수의 로우 라인과 상기 복수의 컬럼 라인에 연결되며 행열로 배열된 복수의 픽셀을 포함하고, 복수의 픽셀 각각은 나란하게 배치된 제1 서브 픽셀 및 제2 서브 픽셀을 포함하는 픽셀 어레이; 및
상기 픽셀 어레이의 제1 로우에 배치된 제1 픽셀에 복수의 제1 제어 신호를 제공하고, 상기 픽셀 어레이의 제2 로우에 배치된 제2 픽셀에 복수의 제2 제어 신호를 제공하는 로우 디코더를 포함하고,
상기 픽셀 어레이는,
제1 독출 기간에 복수의 제1 제어 신호에 응답하여, 상기 제1 픽셀의 상기 제1 서브 픽셀로부터의 제1 이미지 신호 및 상기 제1 픽셀의 상기 제1 서브픽셀 및 상기 제2 서브 픽셀로부터의 제1 합산 이미지 신호를 제1 컬럼 라인을 통해 출력하고,
제2 독출 기간에 복수의 제2 제어 신호에 응답하여, 상기 제2 픽셀의 상기 제2 서브 픽셀로부터의 제2 이미지 신호 및 상기 제2 픽셀의 상기 제1 서브픽셀 및 상기 제2 서브픽셀로부터의 제2 합산 이미지 신호를 상기 제1 컬럼 라인을 통해 출력하는, 이미지 센서.
제11 항에 있어서,
상기 제1 이미지 신호 및 상기 제2 이미지 신호에 기초하여 생성되는 위상 검출 신호 쌍에 기초하여 오토 포커싱을 위한 위상차 연산을 수행하는 신호 처리부를 더 포함하는 이미지 센서.
제11 항에 있어서,
상기 제1 서브 픽셀 및 상기 제2 서브 픽셀은 각각은 하나의 광전 변환 소자를 포함하고,
상기 제1 서브 픽셀 및 상기 제2 서브 픽셀은 하나의 마이크로 렌즈를 공유하는 것을 특징으로 하는 이미지 센서.
제11 항에 있어서,
상기 제1 서브 픽셀 및 상기 제2 서브 픽셀은 상기 제1 방향으로 나란하게 배치되는 것을 특징으로 하는 이미지 센서.
제11 항에 있어서,
상기 제1 서브 픽셀 및 상기 제2 서브 픽셀은 상기 제2 방향으로 나란하게 배치되는 것을 특징으로 하는 이미지 센서.
제1 로우에 배치된 복수의 제1 픽셀, 및 제2 로우에 배치된 복수의 제2 픽셀을 포함하고, 상기 복수의 제1 픽셀 및 상기 복수의 제2 픽셀 각각은 나란하게 배치되는 제1 광전 변환 소자 및 제2 광전 변환 소자를 포함하는 픽셀 어레이;
복수의 제1 로우 라인을 통해 상기 복수의 제1 픽셀에 복수의 제1 제어 신호를 제공하고, 복수의 제2 로우 라인을 통해 상기 복수의 제2 픽셀에 복수의 제2 제어 신호를 제공하는 로우 디코더; 및
복수의 컬럼 라인을 통해 상기 픽셀 어레이로부터 복수의 픽셀 신호를 수신하고, 상기 복수의 신호를 아날로그-디지털 변환하는 독출 회로를 포함하고,
상기 복수의 제1 픽셀 각각은 제1 독출 기간에 제1 리셋 신호, 상기 제1 광전 변환 소자로부터의 제1 이미지 신호 및 상기 제1 광전 변환 소자 및 상기 제2 광전 변환 소자로부터의 제1 합산 신호를 차례로 상기 픽셀 신호로서 상기 독출 회로로 출력하고,
상기 복수의 제2 픽셀 각각은 제2 독출 기간에 제2 리셋 신호, 상기 제2 광전 변환 소자로부터의 제2 이미지 신호 및 상기 제1 광전 변환 소자 및 상기 제2 광전 변환 소자로부터의 제2 합산 신호를 차례로 상기 픽셀 신호로서 상기 독출 회로로 출력하는, 이미지 센서.
제16 항에 있어서,
상기 제1 광전 변환 소자 및 상기 제2 광전 변환 소자는 동일한 플로팅 디퓨전 노드에 연결되도록 구성되는 것을 특징으로 하는, 이미지 센서.
제16 항에 있어서,
상기 복수의 제1 픽셀로부터 출력되는 복수의 제1 이미지 신호에 기초하여 위상 검출 신호 쌍의 제1 위상 검출 신호가 생성되고, 상기 복수의 제2 픽셀로부터 출력되는 복수의 제2 이미지 신호에 기초하여 위상 검출 신호 쌍의 제2 위상 검출 신호가 생성되는 것을 특징으로 하는 이미지 센서.
제16 항에 있어서, 상기 픽셀 어레이는,
제3 로우에 배치된 복수의 제3 픽셀 및 제4 로우에 배치된 복수의 제4 픽셀을 더 포함하고,
상기 복수의 제3 픽셀 각각은 제3 독출 기간에 제3 리셋 신호, 상기 제1 광전 변환 소자로부터의 제3 이미지 신호 및 상기 제1 광전 변환 소자 및 상기 제2 광전 변환 소자로부터의 제3 합산 신호를 차례로 상기 픽셀 신호로서 상기 독출 회로로 출력하고,
상기 복수의 제4 픽셀 각각은 제4 독출 기간에 제4 리셋 신호, 상기 제2 광전 변환 소자로부터의 제4 이미지 신호 및 상기 제1 광전 변환 소자 및 상기 제2 광전 변환 소자로부터의 제4 합산 신호를 차례로 상기 픽셀 신호로서 상기 독출 회로로 출력하는, 이미지 센서.
제19 항에 있어서,
상기 복수의 제1 픽셀로부터 출력되는 복수의 제1 이미지 신호 및 상기 복수의 제3 픽셀로부터 출력되는 복수의 제3 이미지 신호에 기초하여 위상 검출 신호 쌍의 제1 위상 검출 신호가 생성되고, 상기 복수의 제2 픽셀로부터 출력되는 복수의 제2 이미지 신호 및 상기 복수의 제4 픽셀로부터 출력되는 복수의 제4 이미지 신호에 기초하여 상기 위상 검출 신호 쌍의 제2 위상 검출 신호가 생성되는 것을 특징으로 하는 이미지 센서.