JP5994344B2 - 固体撮像装置、電子機器 - Google Patents

固体撮像装置、電子機器 Download PDF

Info

Publication number
JP5994344B2
JP5994344B2 JP2012085666A JP2012085666A JP5994344B2 JP 5994344 B2 JP5994344 B2 JP 5994344B2 JP 2012085666 A JP2012085666 A JP 2012085666A JP 2012085666 A JP2012085666 A JP 2012085666A JP 5994344 B2 JP5994344 B2 JP 5994344B2
Authority
JP
Japan
Prior art keywords
wiring
imaging device
state imaging
solid
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012085666A
Other languages
English (en)
Other versions
JP2013219082A5 (ja
JP2013219082A (ja
Inventor
実希子 小林
実希子 小林
和芳 山下
和芳 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012085666A priority Critical patent/JP5994344B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN201611254577.0A priority patent/CN106847848B/zh
Priority to US13/852,575 priority patent/US9184208B2/en
Priority to CN201310104772.5A priority patent/CN103367377B/zh
Priority to CN201611254173.1A priority patent/CN106935604B/zh
Publication of JP2013219082A publication Critical patent/JP2013219082A/ja
Publication of JP2013219082A5 publication Critical patent/JP2013219082A5/ja
Priority to US14/830,405 priority patent/US9356057B2/en
Priority to US15/050,165 priority patent/US9419042B2/en
Priority to US15/193,876 priority patent/US9530815B2/en
Application granted granted Critical
Publication of JP5994344B2 publication Critical patent/JP5994344B2/ja
Priority to US15/348,564 priority patent/US9929193B2/en
Priority to US15/889,699 priority patent/US10084002B2/en
Priority to US16/115,169 priority patent/US10490581B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本技術は、固体撮像装置、並びに、この固体撮像装置を有する電子機器に係わる。
ＣＭＯＳ型固体撮像装置では、各画素に電圧を供給するための配線が、縦方向又は横方向に延びる、１層の配線層により形成されている（例えば、特許文献１を参照）。
従来構成のＣＭＯＳ型固体撮像装置の一例の概略平面図を、図１３に示す。
図１３に示すように、フォトダイオード（ＰＤ）５１とフローティングディフュージョン（ＦＤ）５２とトランジスタ部（ＴＲ）５３を含む画素が、縦横に多数配置されて構成されている。トランジスタ部（ＴＲ）５３は、増幅トランジスタ、選択トランジスタ、リセットトランジスタが配置されている。
フォトダイオード（ＰＤ）５１とフローティングディフュージョン（ＦＤ）５２の間には、読み出しゲート５４が配置されている。読み出しゲート５４の上には配線６１が形成されている。
フローティングディフュージョン（ＦＤ）５２とトランジスタ部（ＴＲ）５３は、フォトダイオード（ＰＤ）５１の左側を通る配線６３により接続されている。この配線６３の左には、縦方向に延びるグラウンド配線６４が配置されている。このグラウンド配線６４は、コンタクト部６５により、半導体基体に接続されている。
グラウンド配線６４には外部からグラウンド電位（接地電位）が供給され、これにより、半導体基体の電位が接地電位に固定される。
配線６１と配線６３とグラウンド配線６４は、いずれも第１層の配線層（金属配線層）により形成されている。第１層の配線層には、図示しないが、コンタクト部を介して第２層の配線層（金属配線層）が接続されている。
特開２００４−１０４２０３号公報
図１３に示したグラウンド配線６４が縦方向である構成のように、縦方向或いは横方向のみにグラウンド配線が形成されている構成では、グラウンド配線の一部が切れてしまうと、半導体基体が接地電位に固定されない、画素行又は画素列が発生してしまう。
これにより、縦筋又は横筋が画像に生じることがあり、また、半導体基体の電位固定が弱くなることに起因して、画面内の特性ムラ（シェーディング）等が発生することがある。これらの現象が発生すると、画質の劣化や歩留まりの低下を招く要因となる。
本技術の目的は、画質を向上することや、歩留まりを向上することを可能にする構成の固体撮像装置を提供するものである。また、この固体撮像装置を備えた電子機器を提供するものである。
本技術の固体撮像装置は、半導体基体と、この半導体基体に形成され、光電変換が行われるフォトダイオードと、このフォトダイオードから構成される画素が配置された画素部とを含む。
そして、この画素部の半導体基体に、コンタクト部により電気的に接続されており、第１の方向に画素部外まで延びて形成された、第１の配線を含む。
さらに、この第１の配線とは異なる配線層から成り、第１の方向と異なる第２の方向に画素部外まで延びて形成された、第２の配線と、第１の配線及び第２の配線を電気的に接続するコンタクト部を含む。
また、複数個の画素において、電荷蓄積部及びトランジスタ部を共有している。
そして、電荷蓄積部とフォトダイオードとの間の転送ゲートと、転送ゲートに電気的に接続された制御線をさらに含む。
さらに、同一の電荷蓄積部が隣接する２個の画素で共有され、第２の方向に延びて形成された制御線が、同一の電荷蓄積部を共有する２個の画素の各画素の転送ゲートにそれぞれ１本ずつ合計２本接続され、これら２個の画素の転送ゲートにそれぞれ接続された２本の制御線の間に、２本の制御線と同じ高さで第２の配線が配置されている。
本技術の電子機器は、光学系と、固体撮像装置と、固体撮像装置の出力信号を処理する信号処理回路とを備え、固体撮像装置が上記本技術の固体撮像装置の構成である。
上述の本技術の固体撮像装置の構成によれば、それぞれ異なる第１の方向と第２の方向に画素部外まで延びて形成され、コンタクト部を介して、半導体基体に電気的に接続された第１の配線と第２の配線を有する。
これにより、第１の配線及び第２の配線の内一方の配線が切れたとしても、他方の配線を経由して、電位を半導体基体に供給することが可能になる。
また、第１の配線及び第２の配線を電気的に接続しているので、半導体基体に電位を供給する、これらの配線の配線抵抗を低減することが可能になる。
上述の本技術の電子機器の構成によれば、本技術の固体撮像装置を含むので、固体撮像装置において、配線が切れたとしても電位を半導体基体に供給することができ、半導体基体に電位を供給する配線の配線抵抗を低減することが可能になる。
上述の本技術によれば、半導体基体に、コンタクト部により電気的に接続され、第１の方向に画素部外に延びて形成された第１の配線に、第２の方向に画素部外に延びて形成され、第１の配線とは異なる配線層から成る第２の配線が電気的に接続されている。
これにより、第１の配線と第２の配線のうち、一方の配線が切れたとしても、他方の配線によって、半導体基体に電圧を供給することができる。
従って、半導体基体の電位を維持・固定することができるので、画質を向上し、歩留まりを向上することが可能になる。
また、本技術によれば、半導体基体に電位を供給する配線の配線抵抗を低減することが可能になり、半導体基体の電位を強化することができ、画面内の画素の特性バラツキや特性ムラを防止して画質を向上することや、歩留まりを向上することが可能になる。
第１の実施の形態の固体撮像装置の概略構成図（要部の回路構成図）である。 Ａ、Ｂ 図１の第１のグラウンド配線と第２のグラウンド配線の平面配置を示す図である。 図１の第１のグラウンド配線と第２のグラウンド配線の接続部分の斜視図（俯瞰図）である。 第１の実施の形態の固体撮像装置のフローティングディフュージョン付近の断面図である。 第１の実施の形態の固体撮像装置の要部の平面図である。 第１の実施の形態の固体撮像装置の要部の平面図である。 第１の実施の形態の固体撮像装置の要部の平面図である。 第１の実施の形態の固体撮像装置の要部の平面図である。 第１の実施の形態の固体撮像装置の要部の平面図である。 第２の実施の形態の固体撮像装置の概略構成図（要部の回路構成図）である。 第３の実施の形態の固体撮像装置の概略構成図（要部の回路構成図）である。 第４の実施の形態の電子機器の概略構成図（ブロック図）である。 従来の固体撮像装置の概略平面図である。 Ａ 矩形入力パルスの波形である。 Ｂ 実パルス波形である。
以下、本技術を実施するための最良の形態（以下、実施の形態とする）について説明する。
なお、説明は以下の順序で行う。
１．第１の実施の形態（固体撮像装置）
２．第２の実施の形態（固体撮像装置）
３．第３の実施の形態（固体撮像装置）
４．第４の実施の形態（電子機器）
＜１．第１の実施の形態＞
第１の実施の形態の固体撮像装置の概略構成図（要部の回路構成図）を、図１に示す。
この図１は、固体撮像装置のうち、画素部の縦１列の画素の回路構成図を示している。
本実施の形態は、本技術を、ＣＭＯＳ型固体撮像装置に適用した場合である。
本実施の形態の固体撮像装置は、図１に示すように、フォトダイオード（ＰＤ）１と、フローティングディフュージョン（ＦＤ）２と、ＭＯＳトランジスタから成る画素トランジスタを含むトランジスタ部（ＴＲ）３とを含んで、画素が構成されている。
フォトダイオード（ＰＤ）１は、シリコン等の半導体材料から成る、半導体基体内に形成されており、入射した光により光電変換が行われる光電変換部となる。
半導体基体としては、例えば、半導体基板単体、半導体基板及びその上に形成されたエピタキシャル層、他の基板上に形成された半導体層、等の構成が挙げられる。
フローティングディフュージョン（ＦＤ）２は、半導体基体内に形成された、例えばＮ型の不純物領域から成り、光電変換部のフォトダイオード（ＰＤ）１で光電変換された電荷を蓄積する電荷蓄積部となる。
これらフォトダイオード（ＰＤ）１及びフローティングディフュージョン（ＦＤ）２の間には、フォトダイオード（ＰＤ）１で光電変換された電荷をフローティングディフュージョン（ＦＤ）２に転送する、転送ゲート４が配置されている。
トランジスタ部（ＴＲ）３の画素トランジスタとしては、例えば、リセットトランジスタ、増幅トランジスタ、選択トランジスタ、の少なくとも１つ以上を有する。
本実施の形態では、２つの画素のフォトダイオード（ＰＤ）１に対して、フローティングディフュージョン（ＦＤ）２及びトランジスタ部（ＴＲ）３を共有する構成となっている。
フローティングディフュージョン２は、上下２つのフォトダイオード１の間に配置されている。
トランジスタ部３は、上下２つのフォトダイオード１の下側に配置されており、配線１３によって、フローティングディフュージョン２と電気的に接続されている。
２つの画素のうち、上側の画素の転送ゲート４には、第１の制御線１１が接続されており、下側の画素の転送ゲート４には、第２の制御線１２が接続されている。
図１３の従来構成のグラウンド配線６４と同様に、図１中縦方向に延びる、第１のグラウンド配線１４が配置されている。
本実施の形態では、さらに、図１中横方向に延びる、第２のグラウンド配線１５を配置して、第１のグラウンド配線１４に電気的に接続して、これら第１のグラウンド配線１４と第２のグラウンド配線１５により、グラウンド配線を構成している。
これら第１のグラウンド配線１４と第２のグラウンド配線１５には、グラウンド電位（接地電位）が供給される。
第１のグラウンド配線１４と第２のグラウンド配線１５の平面配置を、図２Ａ及び図２Ｂに示す。図２Ａは、第１のグラウンド配線１４の配置を示し、図２Ｂは、第２のグラウンド配線１５の配置を示している。
第１のグラウンド配線１４は、図２Ａに示すように、画素部から上下の周辺部にまで縦方向に延びており、画素部外の周辺部に接続されている。
第２のグラウンド配線１５は、図２Ｂに示すように、画素部から左右の周辺部にまで横方向に延びており、画素部外の周辺部に接続されている。
このように構成しているので、第１のグラウンド配線１４と第２のグラウンド配線１５を上から見ると、メッシュ状に張り巡らされている。
そして、第１のグラウンド配線１４及び第２のグラウンド配線１５のそれぞれに、画素部外からグラウンド電位（接地電位）が供給される。
なお、図２Ａ及び図２Ｂに示した周辺部は、画素部からの電気信号を処理する信号処理回路等の回路を含む。第１のグラウンド配線１４及び第２のグラウンド配線１５は、周辺部の回路に接続されている。
また、第１のグラウンド配線１４と第２のグラウンド配線１５の接続部分の斜視図（俯瞰図）を、図３に示す。
図１及び図３に示すように、第２のグラウンド配線１５は、第１の制御線１１及び第２の制御線１２と同じ層の配線層によって形成され、かつ、第１の制御線１１と第２の制御線１２の間に配置されている。
第１のグラウンド配線１４は、下層の第１層の配線層（金属配線層）によって形成されており、第２のグラウンド配線１５は、第１層とは異なる、上層の第２層の配線層（金属配線層）によって形成されている。
第１のグラウンド配線１４は、絶縁層内に形成された、導体材料から成るビア層を用いたコンタクト部１７によって、半導体基体１０に電気的に接続されている。
第１のグラウンド配線１４と第２のグラウンド配線１５とは、絶縁層内に形成された、導体材料から成るビア層を用いたコンタクト部１６によって、電気的に接続されている。
また、本実施の形態の固体撮像装置のフローティングディフュージョン（ＦＤ）２付近の断面図を、図４に示す。
この図４は、フローティングディフュージョン（ＦＤ）２を共有する２つの画素とその間の部分の断面図である。
図４に示すように、転送ゲート４と、第１の制御線１１の間には、下層から、コンタクト部１８、配線層２０、コンタクト部２１が形成されて、転送ゲート４と第１の制御線１１とが接続されている。同様に、転送ゲート４と、第２の制御線１２の間には、下層から、コンタクト部１８、配線層２０、コンタクト部２１が形成されて、転送ゲート４と第２の制御線１２とが接続されている。コンタクト部１８及びコンタクト部２１は、ビア層を用いている。
また、フローティングディフュージョン（ＦＤ）２には、ビア層を用いたコンタクト部１９を介して、図１に示した配線１３が接続されている。
第２のグラウンド配線１５は、この配線１３の上方に配置され、配線１３とは絶縁されている。
配線層２０と配線１３は、第１のグラウンド配線１４と同様に、第１層の配線層（金属配線層）によって形成されている。
なお、図４の断面図では、制御線１１，１２及び第２のグラウンド配線１５よりも上層の構成は図示を省略している。
第２のグラウンド配線１５は、第１の制御線１１と第２の制御線１２の間に配置されていることにより、第１の制御線１１と第２の制御線１２のカップリングを防止するための、シールド配線としての役割も有する。
第１の制御線１１と第２の制御線１２には、転送ゲート４をオン・オフする駆動を行うために、パルス電圧が供給されるが、これらの制御線１１，１２が隣接していると、カップリングを生じることがある。
第２のグラウンド配線１５は、グラウンド電位（接地電位）が供給され、固定電位が供給されるので、第１の制御線１１と第２の制御線１２のカップリングを防止するための、シールド配線として作用する。
ここで、第１の制御線１１と第２の制御線１２のカップリングを防止することによる、転送ゲート４のパルス波形の改善効果について説明する。
図１４Ａに示す矩形入力パルスを、フローティングディフュージョンを共有する２つの画素（上画素、下画素）の転送ゲートに順次入力した場合を考える。
図１４Ａに示すように、上画素の転送ゲートＴＧ１に先に矩形パルスが入力され、上画素の転送ゲートＴＧ１に入力される矩形パルスが立ち下がった後に、下画素の転送ゲートＴＧ２に矩形パルスが入力される。
グラウンド配線を１層とした従来構成において、２つの画素でフローティングディフュージョンを共有した場合には、各画素の転送ゲートに電圧を供給する２本の制御線が隣に並ぶため、これらの制御線の間にカップリングを生じることがある。カップリングを生じた場合には、図１４Ｂに示すように、得られる実パルス波形は、上画素では、下画素の矩形パルスの立ち上がりの影響を受けて、立ち下がり波形に変化が出ている。下画素では、上画素の矩形パルスの立ち上がりの影響を受けて電位が揺れている。
このように制御線間にカップリングを生じると、パルス波形が劣化するので、正しく駆動が行えなくなる虞がある。また、カップリングの電圧パルス波形への影響を小さくするには、電圧パルスの幅を長くしたり、電圧パルスの間隔を長くしたりする必要が生じて、高速駆動することが困難になる。
これに対して、本実施の形態の構成では、第２のグラウンド配線１５が第１の制御線１１と第２の制御線１２のカップリングを防止するための、シールド配線として作用するので、図１４Ａの入力パルス波形からの、実パルス波形の変化が大幅に低減される。
従って、実パルス波形は、図１４Ａの入力パルス波形とほぼ同じ波形が得られる。
次に、本実施の形態の固体撮像装置の立体構造の一形態を、図５〜図９の平面図に分解して示す。
図５は、半導体基体１０（図３及び図４を参照）の半導体領域と、半導体基体１０の上の多結晶シリコン層と、その上のコンタクト部の平面図を示している。
転送ゲート４は、多結晶シリコン層によって形成されており、転送ゲート４上に、図４に示したコンタクト部１８が形成されている。
フローティングディフュージョン（ＦＤ）２上に、図４に示したコンタクト部１９が形成されている。
フローティングディフュージョン（ＦＤ）２の左右のフォトダイオード１よりも外側には、図３に示した、半導体基体１０と第１のグラウンド配線１４を接続するコンタクト部１７が形成されている。
トランジスタ部３には、左から、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬが形成されている。
リセットトランジスタＲＳＴは、多結晶シリコン層から成るリセットゲート電極６と、半導体基体１０内の不純物領域５から成るソース・ドレイン領域とを有して構成されている。
増幅トランジスタＡＭＰは、多結晶シリコン層から成る増幅ゲート電極７と、半導体基体１０内の不純物領域５から成るソース・ドレイン領域とを有して構成されている。
選択トランジスタＳＥＬは、多結晶シリコン層から成る選択ゲート電極８と、半導体基体１０内の不純物領域５から成るソース・ドレイン領域とを有して構成されている。
リセットトランジスタＲＳＴと増幅トランジスタＡＭＰは、ソース・ドレイン領域の一方を共用している。
増幅トランジスタＡＭＰと選択トランジスタＳＥＬは、ソース・ドレイン領域の一方を共用している。この増幅トランジスタＡＭＰと選択トランジスタＳＥＬの共用のソース・ドレイン領域以外の、不純物領域５と、それぞれのゲート電極６，７，８とには、上層の配線と接続するためのコンタクト部２２が形成されている。
図６は、第１層の配線層（金属配線層）と、その上のコンタクト部の平面図を示している。なお、図６では、他の図との位置関係がわかるように、フォトダイオード１及びフローティングディフュージョン２も示している。また、他の配線や部品と区別しやすいように、それぞれの配線に斜線を付している。
フォトダイオード１の左右には、第１のグラウンド配線１４が縦方向に延びて形成されている。第１のグラウンド配線１４のフローティングディフュージョン２の左右の位置には、第２のグラウンド配線１５と接続するコンタクト部１６が形成されている。また。フォトダイオード１の中央部の左右の位置に、他の上層の配線層と接続するコンタクト部２４が形成されている。
フローティングディフュージョン２の配線１３は、フォトダイオード１の左側を通ってトランジスタ部に延びており、図５に示したコンタクト部２２を介して、トランジスタ部の増幅ゲート電極７に接続されている。また、この配線１３は、図５に示したコンタクト部２２を介して、トランジスタ部のリセットトランジスタＲＳＴの左のソース・ドレイン領域にも接続されている。
リセットトランジスタＲＳＴと増幅トランジスタＡＭＰの共用のソース・ドレイン領域には、図５に示したコンタクト部２２を介して、配線層２３が接続されている。なお、ソース・ドレイン領域に接続された、この配線層２３は、右の増幅ゲート電極７の上まで形成されているが、増幅ゲート電極７とは接続されていない。
選択ゲート電極８には、図５に示したコンタクト部２２を介して、別の配線層２３が接続されている。なお、選択ゲート電極８に接続された、この配線層２３は、左の増幅ゲート電極７の上まで形成されているが、増幅ゲート電極７や、増幅トランジスタと共用するソース・ドレイン領域とは、接続されていない。
リセットゲート電極６及び選択トランジスタＳＥＬの右のソース・ドレイン領域には、それぞれ個別に配線層２３が接続されている。
それぞれの配線層２３には、上層の配線層と接続するためのコンタクト部２４が形成されている。
転送ゲート４の上には、図４に示した配線層２０とその上のコンタクト部２１が形成されている。なお、図６では、配線層２０の左右の長さが転送ゲート４とほぼ同じとなっているが、配線層２０を転送ゲート４と異なる長さに形成しても構わない。配線層２０は、第１のグラウンド配線１４及び配線１３とは絶縁されるように形成する。
図７は、第２層の配線層（金属配線層）と、その上のコンタクト部の平面図を示している。なお、図７では、他の図との位置関係がわかるように、フォトダイオード１も示している。
フローティングディフュージョンを共用する２つの画素のうち、上の画素のフォトダイオード１の左右には、配線層２８と配線層２９が形成されている。下の画素のフォトダイオード１の左右には、配線層２９のみが形成されている。
配線層２８は、図６に示した、選択トランジスタＳＥＬの右のソース・ドレイン領域に接続された、配線層２３に、コンタクト部２４を介して接続されている。この配線層２８には、上層の配線層と接続するためのコンタクト部３０が形成されている。
配線層２９は、図６に示した、第１のグラウンド配線１４に、コンタクト部２４を介して接続されている。この配線層２９は、左右に隣接する画素からフォトダイオード１に入射する光を遮光するために、設けられている。
上の画素と下の画素の間の部分には、図３及び図４にも示したように、第１の制御線１１、第２のグラウンド配線１５、第２の制御線１２が、平行に配置されている。
トランジスタ部では、選択線２５とリセット線２６が、それぞれ第２層の配線層によって形成されている。また、これらの線２５，２６の間に、配線層２７が形成されている。
選択線２５は、図６に示した、選択ゲート電極８に接続された配線層２３に、コンタクト部２４を介して接続されており、外部から、パルス状の電位φＳＥＬが供給される。
リセット線２６は、図６に示した、リセットゲート電極６に接続された配線層２３に、コンタクト部２４を介して接続されており、外部から、パルス状のリセット電位φＲＳＴが供給される。
配線層２７は、図６に示した、リセットトランジスタＲＳＴと増幅トランジスタＡＭＰの共用のソース・ドレイン領域に接続された、配線層２３に、コンタクト部２４を介して接続されている。この配線層２７には、上層の配線層と接続するためのコンタクト部３０が形成されている。
図８は、第３層の配線層（金属配線層）と、その上のコンタクト部の平面図を示している。なお、図８では、他の図との位置関係がわかるように、フォトダイオード１も示している。
フォトダイオード１の左右には、垂直信号線３１が縦方向に延びて形成されている。この垂直信号線３１は、図７に示した、配線層２８に、コンタクト部３０を介して接続されている。
トランジスタ部には、横長の長方形の平面パターンで、配線層３２が形成されている。この配線層３２は、図７に示した配線層２７に、コンタクト部３０を介して接続されている。この配線層３２は、上下に隣接する画素からフォトダイオード１に入射する光を遮光する遮光層も兼ねている。配線層３２には、上層の配線層と接続するためのコンタクト部３３が形成されている。
図９は、第４層の配線層（金属配線層）の平面図を示している。なお、図９では、他の図との位置関係がわかるように、フォトダイオード１も示している。
図９に示すように、フォトダイオード１の上下左右を囲うように、メッシュ状に、第４層の配線層から成る、電源線３４が形成されている。電源線３４は、図８に示した配線層３２に、コンタクト部３３を介して接続されている。
この電源線３４には、外部から、電源電位ＶＤＤが供給される。
電源線３４をメッシュ状に形成したことにより、上下左右の隣接する画素からフォトダイオード１に入射する光を遮光することができる。
なお、図５〜図９に示した平面図は、本実施の形態の固体撮像装置を、半導体基体１０のトランジスタ等の回路素子の形成面と、半導体基体１０のフォトダイオード（ＰＤ）１への光の入射面とを同じ側とした、所謂表面照射型構造とした場合の平面図である。
半導体基体１０の回路素子の形成面と、半導体基体１０のフォトダイオード（ＰＤ）１への光の入射面とを反対の側とした、所謂裏面照射構造とする場合には、フォトダイオード（ＰＤ）１の上方に配線があっても、光の入射を妨げない。
また、図８の配線層３２と図９の電源線３４を省略して、電源線を、第３層の配線層で形成して、フォトダイオード（ＰＤ）１の上方に配置し、垂直信号線３１と平行に、縦に延びる構成とすることも可能である。
そして、裏面照射型構造の場合には、第２層の金属配線層以上の配線層は、交差しない限りは、任意の配置とすることが可能である。
本実施の形態の固体撮像装置は、従来公知の製造方法を用いて製造することができる。
第１のグラウンド配線１４及び第２のグラウンド配線１５、並びにこれらを接続するコンタクト部１６は、従来公知の金属配線層やビア層の形成方法を用いて形成することができる。
上述の本実施の形態の固体撮像装置の構成によれば、縦方向に延びて形成された第１のグラウンド配線１４に対して、横方向に延びて形成された第２のグラウンド配線１５を設けて、これらをコンタクト部１６で電気的に接続している。
これにより、第１のグラウンド配線１４又は第２のグラウンド配線１５の内一方のグラウンド配線が切れたとしても、他方のグラウンド配線を経由して、グラウンド電位を半導体基体１０に供給することが可能になる。
従って、半導体基体１０をグラウンド電位に維持・固定することができるので、画質を向上し、歩留まりを向上することが可能になる。
また、２層のグラウンド配線１４，１５を電気的に接続したことにより、グラウンド配線の配線抵抗を低減することができる。これにより、グラウンド電位を強化することができるので、画面内の画素の特性バラツキや特性ムラを防止して画質を向上することや、歩留まりを向上することが可能になる。
また、本実施の形態の構成によれば、第２のグラウンド配線１５が、第１の制御線１１及び第２の制御線１２と同じ層の第１層の配線層（金属配線層）により形成され、かつ、第１の制御線１１及び第２の制御線１２の間に配置されている。
これにより、固定電位であるグラウンド電位が供給される第２のグラウンド配線１５によって、それぞれパルス電位が供給される、第１の制御線１１及び第２の制御線１２をシールドして、これらの制御線１１，１２のカップリングを防止することができる。
従って、カップリングによる制御線１１，１２の電圧パルス波形の劣化を抑制することができるので、電圧パルスの幅を短くして、高速駆動することが可能になり、フレームレートを向上することが可能になる。
さらに、本実施の形態の構成によれば、２つの画素で、フローティングディフュージョン２及びトランジスタ部３を共有しているので、共有していない構成と比較して、トランジスタ部３の配線の本数を低減することができる。
そのため、第１の制御線１１及び第２の制御線１２の間に第２のグラウンド配線１５を設けても、フローティングディフュージョン２及びトランジスタ部３を共有していない構成と比較して、横方向の配線の全体の本数を低減することができる。
特に、表面照射型構造とした場合には、フローティングディフュージョン２及びトランジスタ部３を共有していない構成と比較して、横方向の配線の全体の本数を低減することによって、フォトダイオード１上の開口の面積を同等以上に確保することができる。これにより、感度の低下を招くことなく、半導体基体１０のグラウンド電位の維持と、制御線１１，１２のカップリングの防止とを、実現することができる。
＜２．第２の実施の形態＞
第２の実施の形態の固体撮像装置の概略構成図（要部の回路構成図）を、図１０に示す。
この図１０は、固体撮像装置のうち、画素部の縦２列の画素の回路構成図を示している。
本実施の形態は、本技術を、ＣＭＯＳ型固体撮像装置に適用した場合である。
本実施の形態の固体撮像装置では、縦２個の画素でフローティングディフュージョン（ＦＤ）２を共有しており、さらに、横に並ぶ２個のフローティングディフュージョン（ＦＤ）２でトランジスタ部（ＴＲ）３を共有している。即ち、縦２個×横２個の４画素で、１つのトランジスタ部（ＴＲ）３を共有している構成である。
本実施の形態では、第１のグラウンド配線１４と第２のグラウンド配線１５とを接続するコンタクト部１６は、トランジスタ部（ＴＲ）３を共有する２列の画素のフォトダイオード（ＰＤ）１の、左右外側に形成されている。
トランジスタ部（ＴＲ）３は、２列分の画素に合わせて形成されており、図１に示した第１の実施の形態と比較して、横に長く形成されている。
フローティングディフュージョン２とトランジスタ部３とを接続する配線１３は、２個のフローティングディフュージョン２を横方向に接続し、さらに、２個のフォトダイオード１の間を通って、トランジスタ部３に延びている。
その他の構成は、図１に示した第１の実施の形態と同様であるので、重複説明を省略する。
上述の本実施の形態の固体撮像装置の構成によれば、第１の実施の形態と同様に、縦方向に延びて形成された第１のグラウンド配線１４と、横方向に延びて形成された第２のグラウンド配線１５を、コンタクト部１６で電気的に接続している。
これにより、第１のグラウンド配線１４又は第２のグラウンド配線１５の内一方のグラウンド配線が切れたとしても、他方のグラウンド配線を経由して、グラウンド電位を半導体基体１０に供給することが可能になる。
従って、半導体基体１０をグラウンド電位に維持・固定することができるので、画質を向上し、歩留まりを向上することが可能になる。
また、２層のグラウンド配線１４，１５を電気的に接続したことにより、グラウンド配線の配線抵抗を低減することができる。これにより、グラウンド電位を強化することができるので、画面内の画素の特性バラツキや特性ムラを防止して画質を向上することや、歩留まりを向上することが可能になる。
また、本実施の形態の構成によれば、第１の実施の形態と同様に、第２のグラウンド配線１５が、第１の制御線１１及び第２の制御線１２の間に配置されている。
これにより、固定電位であるグラウンド電位が供給される第２のグラウンド配線１５によって、それぞれパルス電位が供給される、第１の制御線１１及び第２の制御線１２をシールドして、これらの制御線１１，１２のカップリングを防止することができる。
従って、カップリングによる制御線１１，１２の電圧パルス波形の劣化を抑制することができるので、電圧パルスの幅を短くして、高速駆動することが可能になり、フレームレートを向上することが可能になる。
さらに、本実施の形態の構成によれば、４つの画素で、トランジスタ部３を共有しているので、共有していない構成と比較して、トランジスタ部３の配線の本数を低減することができる。
そのため、第１の制御線１１及び第２の制御線１２の間に第２のグラウンド配線１５を設けても、トランジスタ部３を共有していない構成と比較して、横方向の配線の全体の本数を低減することができる。
特に、表面照射型構造とした場合には、トランジスタ部３を共有していない構成と比較して、横方向の配線の全体の本数を低減することによって、フォトダイオード１上の開口の面積を同等以上に確保することができる。これにより、感度の低下を招くことなく、半導体基体１０のグラウンド電位の維持と、制御線１１，１２のカップリングの防止とを、実現することができる。
＜３．第３の実施の形態＞
第３の実施の形態の固体撮像装置の概略構成図（要部の回路構成図）を、図１１に示す。
この図１１は、固体撮像装置のうち、画素部の縦１列の画素の回路構成図を示している。
本実施の形態は、本技術を、ＣＭＯＳ型固体撮像装置に適用した場合である。
本実施の形態の固体撮像装置では、複数の画素でフローティングディフュージョン（ＦＤ）やトランジスタ部（ＴＲ）を共有せずに、個々の画素に１つずつフローティングディフュージョン（ＦＤ）とトランジスタ部（ＴＲ）が設けられた構成である。
そのため、転送ゲート４に接続された制御線は、第１の制御線１１のみである。この第１の制御線１１及び転送ゲート４は、フォトダイオード（ＰＤ）１の図中上側に配置されている。
フローティングディフュージョン２とトランジスタ部３とを接続する配線１３は、図１や図１３と同様に、フォトダイオード１の左側を通っている。
第２のグラウンド配線１５は、上の画素のトランジスタ部３と、下の画素のフローティングディフュージョン２の間の位置を通り、横方向に延びて、第１の制御線１１と平行に形成されている。
本実施の形態では、それぞれの第１の制御線１１が離れて配置されているため、第２のグラウンド配線１５による、２本の制御線のカップリングを防止する作用効果は生じない。
しかし、グラウンド配線１５は、第１の制御線１１とトランジスタ部３の配線（選択線やリセット線）の間に配置されているため、これらの配線間のカップリングを防止する作用効果は有している。
その他の構成は、図１に示した第１の実施の形態と同様であるので、重複説明を省略する。
上述の本実施の形態の固体撮像装置の構成によれば、第１の実施の形態と同様に、縦方向に延びて形成された第１のグラウンド配線１４と、横方向に延びて形成された第２のグラウンド配線１５を、コンタクト部１６で電気的に接続している。
これにより、第１のグラウンド配線１４又は第２のグラウンド配線１５の内一方のグラウンド配線が切れたとしても、他方のグラウンド配線を経由して、グラウンド電位を半導体基体１０に供給することが可能になる。
従って、半導体基体１０をグラウンド電位に維持・固定することができるので、画質を向上し、歩留まりを向上することが可能になる。
また、２層のグラウンド配線１４，１５を電気的に接続したことにより、グラウンド配線の配線抵抗を低減することができる。これにより、グラウンド電位を強化することができるので、画面内の画素の特性バラツキや特性ムラを防止して画質を向上することや、歩留まりを向上することが可能になる。
本技術の固体撮像装置は、表面照射型構造及び裏面照射型構造のいずれの構造にも適用することが可能である。
上述の各実施の形態では、半導体基体１０と第１のグラウンド配線１４とを接続するコンタクト部１７と、第１のグラウンド配線１４及び第２のグラウンド配線１５を接続するコンタクト部１６とを、同じ平面位置に形成していた。
本技術では、これらのコンタクト部を同じ平面位置に形成した構成に限定されない。例えば、これらのコンタクト部を図１の縦方向の異なる位置に形成することも可能である。
上述の各実施の形態では、グラウンド配線を、第１層の配線層から成り、縦方向に延びる第１のグラウンド配線１４と、第２層の配線層から成り、横方向に延びる第２のグラウンド配線１５とから構成していた。
本技術では、２層のグラウンド配線を、その他の構成とすることも可能である。例えば、第１層の配線層から成り、横方向に延びるグラウンド配線と、第２層の配線層から成り、縦方向に延びるグラウンド配線を接続して、グラウンド配線を構成しても良い。
上述の各実施の形態では、第１のグラウンド配線１４及び第２のグラウンド配線１５を、半導体基体１０に電気的に接続して、半導体基体１０にグラウンド電位（接地電位）を供給する構成であった。
本技術において、半導体基体に電気的に接続される第1の配線及び第２の配線は、半導体基体にグラウンド電位（接地電位）供給する構成に限定されず、半導体基体にその他の電位を供給する構成も可能である。
また、上述の各実施の形態では、画素を縦横に配置して、２層のグラウンド配線を、それぞれ縦方向、横方向に延びる構成としていた。
本技術においては、画素を斜めに配置して、２層の配線を、それぞれ斜めに交差する第１の方向、第２の方向に延びる構成とすることも可能である。
さらに、本技術においては、画素が矩形（四角形）である構成に限定されるものではなく、画素が六角形等の他の形状である構成とすることも可能である。
そして、配線は、直線である構成に限定されず、例えば六角形の画素を互い違いに配置して、配線を画素に沿ってジグザグに配置して全体として一つの方向に延びる構成とすることも可能である。
本技術に係る固体撮像装置は、例えば、デジタルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話、撮像機能を備えた他の機器等の、各種電子機器に適用することができる。
＜４．第４の実施の形態（電子機器）＞
第４の実施の形態の電子機器の概略構成図（ブロック図）を、図１２に示す。
本実施の形態は、本技術を、静止画像又は動画の撮影が可能なカメラを有する電子機器に適用した場合である。
図１２に示すように、この電子機器１２１は、固体撮像装置１２２、光学系１２３、シャッタ装置１２４、駆動回路１２５、信号処理回路１２６を有する。
光学系１２３は、光学レンズ等により構成され、被写体からの像光（入射光）を固体撮像装置１２２の画素部に結像させる。これにより、固体撮像装置１２２内に、一定期間信号電荷が蓄積される。光学系１２３は、複数個の光学レンズから構成された光学レンズ系としても良い。
固体撮像装置１２２としては、前述した各実施の形態の固体撮像装置等、本技術に係る固体撮像装置を使用する。
シャッタ装置１２４は、固体撮像装置１２２への光照射期間及び遮光期間を制御する。
駆動回路１２５は、固体撮像装置１２２の転送動作及びシャッタ装置１２４のシャッタ動作を制御する駆動信号を供給する。駆動回路１２５から供給される駆動信号（タイミング信号）により、固体撮像装置１２２の信号転送を行う。
信号処理回路１２６は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、或いは、モニタに出力される。
上述の本実施の形態の電子機器１２１の構成によれば、固体撮像装置１２２として、前述した各実施の形態の固体撮像装置等、本技術に係る固体撮像装置を使用する。これにより、固体撮像装置１２２の画質や歩留まりを向上することが可能になる。
本技術において、電子機器の構成は、図１２に示した構成に限定されるものではなく、本技術に係る固体撮像装置を使用する構成であれば、図１２に示した以外の構成とすることも可能である。
なお、本開示は以下のような構成も取ることができる。
（１）半導体基体と、前記半導体基体に形成され、光電変換が行われるフォトダイオードと、前記フォトダイオードから構成される画素が配置された画素部と、前記画素部の前記半導体基体に、コンタクト部により電気的に接続されており、第１の方向に前記画素部外まで延びて形成された、第１の配線と、前記第１の配線とは異なる配線層から成り、前記第１の方向と異なる第２の方向に前記画素部外まで延びて形成された、第２の配線と、前記第１の配線及び前記第２の配線を電気的に接続するコンタクト部を含む固体撮像装置。
（２）複数個の画素において、電荷蓄積部及びトランジスタ部を共有している、前記（１）に記載の固体撮像装置。
（３）前記電荷蓄積部と前記フォトダイオードとの間の転送ゲートと、前記転送ゲートに電気的に接続された制御線をさらに含み、前記複数個の画素の前記転送ゲートにそれぞれ接続された複数本の制御線の間に、同じ高さで前記第２の配線が配置されている、前記（２）に記載の固体撮像装置。
（４）前記第１の配線及び前記第２の配線には、前記画素部外から接地電位が供給される、前記（１）から（３）のいずれかに記載の固体撮像装置。
（５）光学系と、前記（１）から（４）のいずれかに記載の固体撮像装置と、前記固体撮像装置の出力信号を処理する信号処理回路を備えた電子機器。
本技術は、上述の実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲でその他様々な構成が取り得る。
１，５１ フォトダイオード（ＰＤ）、２，５２ フローティングディフュージョン（ＦＤ）、３，５３ トランジスタ部（ＴＲ）、４ 転送ゲート、５ 不純物領域、６ リセットゲート電極、７ 増幅ゲート電極、８ 選択ゲート電極、１０ 半導体基体、１１ 第１の制御線、１２ 第２の制御線、１３，６１，６３，６４ 配線、１４ 第１のグラウンド配線、１５ 第２のグラウンド配線、１６，１７，１８，１９，２１，２２，２４，３０，３３，６５ コンタクト部、２０，２３，２７，２８，２９，３２ 配線層、２５ 選択線、２６ リセット線、３１ 垂直信号線、３４ 電源線、５４ 読み出しゲート、１２１ 電子機器、１２２ 固体撮像装置、１２３ 光学系、１２４ シャッタ装置、１２５ 駆動回路、１２６ 信号処理回路、ＲＳＴ リセットトランジスタ、ＡＭＰ 増幅トランジスタ、ＳＥＬ 選択トランジスタ

Claims (3)

  1. 半導体基体と、
    前記半導体基体に形成され、光電変換が行われるフォトダイオードと、
    前記フォトダイオードから構成される画素が配置された画素部と、
    前記画素部の前記半導体基体に、コンタクト部により電気的に接続されており、第１の方向に前記画素部外まで延びて形成された、第１の配線と、
    前記第１の配線とは異なる配線層から成り、前記第１の方向と異なる第２の方向に前記画素部外まで延びて形成された、第２の配線と、
    前記第１の配線及び前記第２の配線を電気的に接続するコンタクト部を含み、
    複数個の画素において、電荷蓄積部及びトランジスタ部を共有しており、
    前記電荷蓄積部と前記フォトダイオードとの間の転送ゲートと、前記転送ゲートに電気的に接続された制御線をさらに含み、
    同一の前記電荷蓄積部が隣接する２個の画素で共有され、前記第２の方向に延びて形成された前記制御線が、同一の前記電荷蓄積部を共有する前記２個の画素の各画素の前記転送ゲートにそれぞれ１本ずつ合計２本接続され、
    前記２個の画素の前記転送ゲートにそれぞれ接続された２本の前記制御線の間に、前記２本の前記制御線と同じ高さで前記第２の配線が配置されている
    固体撮像装置。
  2. 前記第１の配線及び前記第２の配線には、前記画素部外から接地電位が供給される、請求項１に記載の固体撮像装置。
  3. 光学系と、
    請求項１又は請求項２に記載の固体撮像装置と、
    前記固体撮像装置の出力信号を処理する信号処理回路を備えた
    電子機器。
JP2012085666A 2012-04-04 2012-04-04 固体撮像装置、電子機器 Expired - Fee Related JP5994344B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2012085666A JP5994344B2 (ja) 2012-04-04 2012-04-04 固体撮像装置、電子機器
CN201611254577.0A CN106847848B (zh) 2012-04-04 2013-03-28 固态成像装置和电子设备
US13/852,575 US9184208B2 (en) 2012-04-04 2013-03-28 Solid-state imaging apparatus and electronic device with improved image quality and increased yield
CN201310104772.5A CN103367377B (zh) 2012-04-04 2013-03-28 固态成像装置和电子设备
CN201611254173.1A CN106935604B (zh) 2012-04-04 2013-03-28 固态成像装置和电子设备
US14/830,405 US9356057B2 (en) 2012-04-04 2015-08-19 Solid-state imaging apparatus and electronic device
US15/050,165 US9419042B2 (en) 2012-04-04 2016-02-22 Solid-state imaging apparatus and electronic device
US15/193,876 US9530815B2 (en) 2012-04-04 2016-06-27 Solid-state imaging apparatus and electronic device
US15/348,564 US9929193B2 (en) 2012-04-04 2016-11-10 Solid-state imaging apparatus and electronic device
US15/889,699 US10084002B2 (en) 2012-04-04 2018-02-06 Solid-state imaging apparatus and electronic device
US16/115,169 US10490581B2 (en) 2012-04-04 2018-08-28 Solid-state imaging apparatus and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012085666A JP5994344B2 (ja) 2012-04-04 2012-04-04 固体撮像装置、電子機器

Publications (3)

Publication Number Publication Date
JP2013219082A JP2013219082A (ja) 2013-10-24
JP2013219082A5 JP2013219082A5 (ja) 2015-04-16
JP5994344B2 true JP5994344B2 (ja) 2016-09-21

Family

ID=49291549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012085666A Expired - Fee Related JP5994344B2 (ja) 2012-04-04 2012-04-04 固体撮像装置、電子機器

Country Status (3)

Country Link
US (7) US9184208B2 (ja)
JP (1) JP5994344B2 (ja)
CN (3) CN106847848B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252171B2 (en) 2010-09-06 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP5994344B2 (ja) * 2012-04-04 2016-09-21 ソニー株式会社 固体撮像装置、電子機器
JP2015012303A (ja) * 2013-06-26 2015-01-19 ソニー株式会社 固体撮像装置および電子機器
JP6180882B2 (ja) * 2013-10-31 2017-08-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、信号処理装置、および電子機器
JP2015198315A (ja) * 2014-04-01 2015-11-09 キヤノン株式会社 固体撮像装置及び撮像システム
JP2016111425A (ja) * 2014-12-03 2016-06-20 ルネサスエレクトロニクス株式会社 撮像装置
JP6758952B2 (ja) * 2016-06-28 2020-09-23 キヤノン株式会社 撮像装置および撮像システム
JP6813971B2 (ja) * 2016-07-07 2021-01-13 キヤノン株式会社 光電変換装置及び撮像システム
JP6929267B2 (ja) * 2018-12-26 2021-09-01 キヤノン株式会社 撮像装置及び撮像システム
KR20210012437A (ko) 2019-07-25 2021-02-03 삼성전자주식회사 자동 초점 이미지 센서의 픽셀 어레이 및 이를 포함하는 자동 초점 이미지 센서
WO2021100446A1 (ja) * 2019-11-20 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2023131997A1 (ja) * 2022-01-05 2023-07-13 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
WO2024043056A1 (ja) * 2022-08-24 2024-02-29 ソニーセミコンダクタソリューションズ株式会社 撮像素子、測距装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2758504B2 (ja) * 1990-07-06 1998-05-28 松下電器産業株式会社 半導体記憶装置
JP3467013B2 (ja) * 1999-12-06 2003-11-17 キヤノン株式会社 固体撮像装置
JP2004104203A (ja) 2002-09-05 2004-04-02 Toshiba Corp 固体撮像装置
JP3794637B2 (ja) * 2003-03-07 2006-07-05 松下電器産業株式会社 固体撮像装置
US6781468B1 (en) * 2003-04-30 2004-08-24 Agilent Technologies, Inc Photo-amplifier circuit with improved power supply rejection
WO2006025079A1 (ja) * 2004-07-20 2006-03-09 Fujitsu Limited Ｃｍｏｓ撮像素子
JP2007042801A (ja) * 2005-08-02 2007-02-15 Matsushita Electric Ind Co Ltd 固体撮像装置の製造方法
JP4833680B2 (ja) * 2006-02-08 2011-12-07 パナソニック株式会社 固体撮像装置
US8049256B2 (en) * 2006-10-05 2011-11-01 Omnivision Technologies, Inc. Active pixel sensor having a sensor wafer connected to a support circuit wafer
JP2008192648A (ja) * 2007-01-31 2008-08-21 Sanyo Electric Co Ltd 撮像装置
JP4505488B2 (ja) * 2007-09-05 2010-07-21 シャープ株式会社 固体撮像素子および電子情報機器
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP2010212288A (ja) * 2009-03-06 2010-09-24 Renesas Electronics Corp 撮像装置
JP2010273095A (ja) * 2009-05-21 2010-12-02 Renesas Electronics Corp 撮像装置
JP5025703B2 (ja) * 2009-09-25 2012-09-12 株式会社東芝 不揮発性半導体記憶装置
JP2012015400A (ja) * 2010-07-02 2012-01-19 Canon Inc 固体撮像装置
US9252171B2 (en) * 2010-09-06 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP5623259B2 (ja) * 2010-12-08 2014-11-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
KR101736321B1 (ko) * 2010-12-22 2017-05-17 삼성디스플레이 주식회사 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 엑스레이 검출기
JP5994344B2 (ja) * 2012-04-04 2016-09-21 ソニー株式会社 固体撮像装置、電子機器

Also Published As

Publication number Publication date
US9530815B2 (en) 2016-12-27
US9419042B2 (en) 2016-08-16
US20160172409A1 (en) 2016-06-16
CN103367377A (zh) 2013-10-23
US20180166480A1 (en) 2018-06-14
US20160307955A1 (en) 2016-10-20
US20150357362A1 (en) 2015-12-10
CN106847848B (zh) 2020-10-02
US20130264468A1 (en) 2013-10-10
US20180366503A1 (en) 2018-12-20
US10084002B2 (en) 2018-09-25
US9356057B2 (en) 2016-05-31
JP2013219082A (ja) 2013-10-24
CN106935604B (zh) 2019-04-26
US20170062502A1 (en) 2017-03-02
US9184208B2 (en) 2015-11-10
US9929193B2 (en) 2018-03-27
CN103367377B (zh) 2017-12-01
US10490581B2 (en) 2019-11-26
CN106935604A (zh) 2017-07-07
CN106847848A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
JP5994344B2 (ja) 固体撮像装置、電子機器
US11019296B2 (en) Solid-state imaging device and electronic apparatus
TWI412271B (zh) 固態成像裝置、相機、及電子裝置
US7800191B2 (en) Solid-state imaging device and method for driving the same
JP2013187360A (ja) 固体撮像装置、及び、電子機器
JP6123866B2 (ja) 固体撮像装置、及び電子機器
KR20140097113A (ko) 고체 촬상 소자 및 전자 기기
JP2014011253A (ja) 固体撮像装置および電子機器
US8754974B2 (en) Solid-state imaging device
JP6276297B2 (ja) 固体撮像装置及び電子機器
JP5842903B2 (ja) 固体撮像装置、及び電子機器
KR20170122724A (ko) 반도체 장치, 고체 촬상 소자, 촬상 장치, 및 전자 기기
JP6197901B2 (ja) 固体撮像装置、及び、電子機器
JP2017175164A (ja) 固体撮像装置及び電子機器
JP5874777B2 (ja) 固体撮像装置及び電子機器
JP2013175529A (ja) 固体撮像装置、及び電子機器
JP2017199924A (ja) 固体撮像装置
JP2013069994A (ja) Ｍｏｓ型固体撮像素子及び撮像装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160808

R151 Written notification of patent or utility model registration

Ref document number: 5994344

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees