JP2013069994A - Ｍｏｓ型固体撮像素子及び撮像装置 - Google Patents

Abstract

【課題】クロストークによる画質劣化を防止することができるＭＯＳ型固体撮像素子を提供する。
【解決手段】ＭＯＳ型の固体撮像素子１００は、半導体基板内に二次元状に配置形成されたＮ型不純物層からなる複数のフォトダイオード（ＰＤ）１０と、各ＰＤ１０で発生した電荷に応じた信号を読み出す半導体基板に形成された信号読み出し回路Ｃとを有する。ＰＤ１０の行と行の間の境界領域、及び、ＰＤ１０の列と列の間の境界領域の一方において、当該一方の境界領域の伸びる方向に信号読出し回路Ｃを構成するＭＯＳトランジスタが配列され、２つの境界領域の他方におけるＰＤ１０同士の間の領域の半導体基板には、入射した光に応じて電荷を発生して当該電荷を蓄積するＮ型不純物層からなる電荷蓄積部１１が形成されている。
【選択図】図１

Description

本発明は、ＭＯＳ型の固体撮像素子とこれを備える撮像装置に関する。

複数のフォトダイオードで１つのＭＯＳ回路を共有したＭＯＳ型のイメージセンサが知られている（特許文献１〜４参照）。

このようなイメージセンサによれば、ＭＯＳ回路のための面積を減らすことができるため、フォトダイオードを大きくして高感度化を図ったり、フォトダイオード数を増やして多画素化を図ったりすることができる。

特許文献１〜４には、フォトダイオードとＭＯＳ回路のレイアウトが種々例示されている。

特開２００８−１５３３７０号公報 特開２０１１−９７６２５号公報 特開２０１１−９４６３号公報 特開２００９−１３５３１９号公報

しかしながら、特許文献１〜４に開示されたレイアウトは、全て、隣接するフォトダイオード間に素子分離層しか存在しない部分が多く存在する。このような部分が多く存在すると、フォトダイオードに斜め光が入射したとき、この斜め光の一部が隣のフォトダイオードとの境界領域にある素子分離層に入射する。通常、素子分離層は、フォトダイオードを構成する不純物層とは逆導電型の不純物層である。このため、素子分離層に入射した光によって当該素子分離層で発生した電荷が、この素子分離層に隣接するフォトダイオードに侵入してしまう。つまり、クロストークが発生し、固体撮像素子の撮像画質に影響を及ぼす。

近年の固体撮像素子は微細化が進んでおり、また、固体撮像素子を搭載するカメラの広角化も進んでいる。このため、斜め光によるクロストーク対策が必要となっている。

なお、特許文献１〜４のように、複数のフォトダイオードでＭＯＳ回路を共有するタイプの固体撮像素子に限らず、１つのフォトダイオードに１つのＭＯＳ回路が設けられた固体撮像素子においても、ＭＯＳ回路の配置によっては、隣接フォトダイオード間には素子分離層しか存在しない部分が生じ、この部分にてクロストークが発生する。複数のフォトダイオードでＭＯＳ回路を共有するタイプの固体撮像素子では、ＭＯＳ回路面積を縮小できる分、隣接フォトダイオード間には素子分離層しか存在しない部分が生じやすくなり、クロストークが発生しやすい。

本発明は、上記事情に鑑みてなされたものであり、クロストークによる画質劣化を防止することができるＭＯＳ型固体撮像素子を提供することを目的とする。

本発明のＭＯＳ型固体撮像素子は、半導体基板内に二次元状に配置形成された複数の光電変換部と、前記複数の光電変換部の各々で発生した電荷に応じた信号を読み出す前記半導体基板に形成された信号読み出し回路とを有するＭＯＳ型固体撮像素子であって、前記光電変換部の行と行の間の境界領域、及び、前記光電変換部の列と列の間の境界領域の一部に前記信号読出し回路が形成され、前記２つの境界領域の前記信号読み出し回路が形成された領域以外の領域の前記半導体基板には、入射した光に応じて電荷を発生して当該電荷を蓄積する電荷蓄積部が形成されているものである。

本発明のＭＯＳ型固体撮像素子は、前記電荷蓄積部に接続される電源端子を備え、前記電源端子は、前記信号読出し回路に含まれるＭＯＳトラジスタに接続される電源端子とは独立した電源端子であるものを含む。

本発明の撮像装置は、ＭＯＳ型固体撮像素子によって撮像を行う撮像装置であって、前記ＭＯＳ型固体撮像素子は、前記独立した電源端子を有する前記ＭＯＳ型固体撮像素子であり、前記独立した電源端子に接続され、可変電圧を供給する電圧供給部を備えるものである。

本発明によれば、クロストークによる画質劣化を防止することができるＭＯＳ型固体撮像素子を提供することができる。

本発明の一実施形態を説明するためのＭＯＳ型の固体撮像素子の概略構成を示す平面模式図 図１に示した固体撮像素子１００の半導体基板上方に形成される配線のレイアウト例を示した図 図２におけるＡ−Ａ線の断面模式図 図２に示した共有画素領域１の等価回路図 図２に示した固体撮像素子１００の変形例を示す図 図１に示した固体撮像素子１００の変形例である固体撮像素子１００ａの平面模式図 図６に示す固体撮像素子１００ａの半導体基板上方に形成される配線のレイアウト例を示した図 図７におけるＢ−Ｂ線断面図 図７の変形例を示す図 固体撮像素子１００の変形例である固体撮像素子１００ｂの平面模式図 本発明の別実施形態を説明するためのＭＯＳ型の固体撮像素子の平面模式図 図１１に示した固体撮像素子２００の半導体基板上方に形成される配線のレイアウト例を示した図 図１２に示した共有画素領域２内の等価回路図 図１に示した固体撮像素子２００の変形例である固体撮像素子２００ａの平面模式図 図１４に示す固体撮像素子２００ａの半導体基板上方に形成される配線のレイアウト例を示した図 本発明の別実施形態を説明するためのＭＯＳ型の固体撮像素子の平面模式図 図１６に示した固体撮像素子１００の半導体基板上方に形成される配線のレイアウト例を示した図 図１７に示した画素領域３内の等価回路図 図１６に示した固体撮像素子３００の変形例である固体撮像素子３００ａの平面模式図 図１９に示す固体撮像素子３００ａの半導体基板上方に形成される配線のレイアウト例を示した図

以下、本発明の実施形態について図面を参照して説明する。

図１は、本発明の一実施形態を説明するためのＭＯＳ型の固体撮像素子の概略構成を示す平面模式図である。図１に示す固体撮像素子１００は、半導体基板内に二次元状（図１の例では正方格子状）に配列形成された複数の光電変換部（フォトダイオード；ＰＤ）１０と、各ＰＤ１０に蓄積された電荷に応じた信号を出力する信号読み出し回路Ｃとを備える。図１には、固体撮像素子１００に含まれる複数のＰＤのうちの８つ分について図示している。

固体撮像素子１００では、４つのＰＤ１０に対応して信号読み出し回路Ｃが１つ設けられている。そして、４つのＰＤ１０とこれらに対応する信号読み出し回路Ｃとが矩形の共有画素領域１内に形成されている。固体撮像素子１００は、この共有画素領域１が複数個正方格子状に配列されたものとなっている。

図１に示すように、ＰＤ１０は、行方向Ｘとこれに直交する列方向Ｙに正方格子状に配列されている。本実施形態では、ＰＤ１０は、半導体基板内に形成されたＮ型不純物層によって形成されている。

列方向Ｙに隣接する２つのＰＤ１０の間の半導体基板内には、この２つのＰＤ１０に蓄積された電荷が転送されるフローティングディフュージョンＦＤが形成されている。フローティングディフュージョンＦＤは、ＰＤ１０と同じＮ型不純物層で形成されている。

フローティングディフュージョンＦＤと、このフローティングディフュージョンＦＤの列方向Ｙに隣接するＰＤ１０との間の半導体基板上方にはゲート電極ＴＧが形成されている。ＰＤ１０と、これに隣接するフローティングディフュージョンＦＤと、これらの間のゲート電極ＴＧとにより、転送トランジスタが構成される。

共有画素領域１に含まれる４つのＰＤ１０のうちの下２つのＰＤ１０の列方向Ｙにおける隣（共有画素領域１の下辺部）には、信号読み出し回路Ｃが形成されている。

信号読み出し回路Ｃは、共有画素領域１内のフローティングディフュージョンＦＤの電位をリセットするリセットトランジスタＲＴｒと、共有画素領域１内のフローティングディフュージョンＦＤの電位に応じた信号を出力する出力トランジスタＯＴｒと、出力トランジスタＯＴｒから出力される信号を信号出力線に選択的に出力させる行選択トランジスタＳＴｒとから構成される。

リセットトランジスタＲＴｒは、半導体基板内に形成されるＮ型不純物層ＲＤと、半導体基板内に形成されるＮ型不純物層ＲＳと、Ｎ型不純物層ＲＤとＮ型不純物層ＲＳの間の半導体基板上方に形成されるゲート電極ＲＧとから構成される。

出力トランジスタＯＴｒは、半導体基板内に形成されるＮ型不純物層ＯＤと、半導体基板内に形成されるＮ型不純物層Ｓと、Ｎ型不純物層ＲＤとＮ型不純物層Ｓの間の半導体基板上方に形成されるゲート電極ＯＧとから構成される。

行選択トランジスタＳＴｒは、半導体基板内に形成されるＮ型不純物層Ｓと、半導体基板内に形成されるＮ型不純物層ＯＳと、Ｎ型不純物層ＳとＮ型不純物層ＯＳの間の半導体基板上方に形成されるゲート電極ＳＧとから構成される。ゲート電極ＴＧ，ＯＧ，ＳＧ，ＲＧは、それぞれ同一層に形成されている。

行方向Ｘに隣接する２つのＰＤ１０の間の半導体基板内には、Ｎ型不純物層からなる電荷蓄積部１１が形成されている。電荷蓄積部１１は、リセットトランジスタＲＴｒのＮ型不純物層ＲＤに接続される電源端子に接続されている。

電荷蓄積部１１は、ＰＤ１０と同じ導電型の不純物層からなる。このため、電荷蓄積部１１に光が入射すると、この光によって電荷蓄積部１１に電子が発生し、この電子が電荷蓄積部１１に形成される空乏層に蓄積される。そして、この空乏層に蓄積された電子は、電荷蓄積部１１に接続される電源に排出される。このため、電荷蓄積部１１が形成される領域に入射した光によって発生する電子が、その領域の行方向Ｘ隣にあるＰＤ１０に蓄積されてしまう確率が減る。つまり、この電荷蓄積部１１によって、行方向Ｘに向かう斜め光によるクロストークの影響を低減することができる。

図１では、半導体基板上方に形成される配線の図示を省略している。この配線のレイアウト例について図２を参照して説明する。

図２は、図１に示した固体撮像素子１００の半導体基板上方に形成される配線のレイアウト例を示した図である。

行方向Ｘに並ぶＰＤ１０からなるＰＤ行同士の間の境界領域のうち、フローティングディフュージョンＦＤが形成される境界領域の半導体基板上方には、配線ＴＧＬ１，ＴＧＬ２，ＴＧＬ３，ＴＧＬ４がこの境界領域に沿って配設されている。

配線ＴＧＬ１は、共有画素領域１内の左上にあるＰＤ１０に対応するゲート電極ＴＧに接続されている。配線ＴＧＬ２は、共有画素領域１内の右上にあるＰＤ１０に対応するゲート電極ＴＧに接続されている。配線ＴＧＬ３は、共有画素領域１内の左下にあるＰＤ１０に対応するゲート電極ＴＧに接続されている。配線ＴＧＬ４は、共有画素領域１内の右下にあるＰＤ１０に対応するゲート電極ＴＧに接続されている。

ＰＤ行同士の間の境界領域のうち、信号読み出し回路Ｃが形成される境界領域の半導体基板上方には、配線ＲＧＬ，ＳＧＬがこの境界領域に沿って配設されている。

配線ＲＧＬは、リセットトランジスタＲＴｒのゲート電極ＲＧに接続されている。配線ＳＧＬは、行選択トランジスタＳＴｒのゲート電極ＳＧに接続されている。

共有画素領域１の左辺部には、行選択トランジスタＳＴｒのＮ型不純物層ＯＳに接続される配線ＳＬが列方向Ｙに配設されている。

また、共有画素領域１には、２つのフローティングディフュージョンＦＤの各々と、出力トランジスタＯＴｒのゲート電極ＯＧと、リセットトランジスタＲＴｒのＮ型不純物層ＲＳとを接続する配線１３が形成されている。

更に、共有画素領域１の右辺部には、電荷蓄積部１１と、リセットトランジスタＲＴｒのＮ型不純物層ＲＤとにそれぞれ接続される配線ＲＤＬが列方向Ｙに配設されている。配線１３と配線ＲＤＬと配線ＳＬはそれぞれ同一層に形成されている。配線ＴＧＬ１〜ＴＧＬ４，ＲＧＬ，ＳＧＬは、それぞれ同一層に形成され、配線１３、配線ＲＤＬ、及び配線ＳＬよりも上層に形成されている。

なお、図２に示した配線は実際には有る程度の幅を持つ。この配線により、ＰＤ行同士の間の境界領域と、ＰＤ列同士の間の境界領域とが遮光される。

図３は、図２におけるＡ−Ａ線の断面模式図である。ＰＤ１０及び電荷蓄積部１１は、Ｎ型半導体基板とこの上に形成されるＰウェル層によって構成される半導体基板１４のＰウェル層内に形成されている。半導体基板１４上には絶縁膜１６が形成され、この上に配線層１５が形成されている。

配線層１５には、第一層配線Ｍ１と、第二層配線Ｍ２が形成されている。第一層配線Ｍ１には、図２における配線１３，ＲＤＬ，ＳＬが含まれる。第二層配線Ｍ２には、図２における配線ＴＧＬ１〜ＴＧＬ４，ＲＧＬ，ＳＧＬが含まれる。

配線層１５上には、各ＰＤ１０に対応してカラーフィルタＣＦとマイクロレンズＭＬが順次形成されている。

図４は、図２に示した共有画素領域１の等価回路図である。図４に示した４つのＰＤは、左から順に、図２の共有画素領域１内の左上にあるＰＤ１０、図２の共有画素領域１内の右上にあるＰＤ１０、図２の共有画素領域１内の左下にあるＰＤ１０、図２の共有画素領域１内の右下にあるＰＤ１０となっている。

図４に示した配線ＲＧＬ，ＳＧＬ，ＴＧＬ１〜ＴＧＬ４は、それぞれ、固体撮像素子１００に設けられた図示しない垂直走査回路に接続されている。また、配線ＲＤＬは図示しない電源端子に接続されている。この電源端子には、リセットトランジスタＲＴｒ及び出力トランジスタＯＴｒに固定電圧を供給する電源が接続される。また、配線ＳＬは、固体撮像素子１００の外部出力端子に接続されている。

垂直走査回路から配線ＴＧＬ１に供給されるパルスにより、配線ＴＧＬ１に接続される転送トランジスタがオンすると、図２の共有画素領域１における左上にあるＰＤ１０に蓄積された電荷がフローティングディフュージョンＦＤに転送される。そして、このフローティングディフュージョンＦＤに蓄積された電荷が出力トランジスタＯＴｒによって電圧信号に変換される。その後、垂直走査回路から配線ＳＧＬに供給されるパルスにより、行選択トランジスタＳＴｒがオンすると、出力トランジスタＯＴｒによって変換された電圧信号が配線ＳＬに出力される。そして、この電圧信号が固体撮像素子１００の外部に出力される。

電圧信号の出力後、垂直走査回路から配線ＲＧＬに供給されるパルスにより、リセットトランジスタＲＴｒがオンすると、フローティングディフュージョンＦＤに蓄積されていた電荷が配線ＲＤＬを介して排出されて、フローティングディフュージョンＦＤがリセットされる。

以上のように構成された固体撮像素子１００によれば、列方向Ｙに隣接する２つのＰＤ１０間には、フローティングディフュージョンＦＤ又は信号読み出し回路Ｃに含まれるＭＯＳトランジスタの不純物層が形成されている。このため、列方向Ｙに向かって入射する斜め光によって発生する電子は、フローティングディフュージョンＦＤやＭＯＳトランジスタの不純物層によって捕獲される。その結果、列方向Ｙでのクロストークによる画質への影響を抑えることができる。

また、固体撮像素子１００によれば、行方向Ｘに隣接する２つのＰＤ１０間には、電荷蓄積部１１が形成されている。このため、図３に示すように、あるＰＤ１０に対し、行方向Ｘに向かって入射する斜め光（矢印で示す）は、このＰＤ１０の隣にある電荷蓄積部１１に入射し、ここで電子に変換されてこの電子が蓄積される。したがって、この斜め光によって発生する電子が、隣接するＰＤ１０に蓄積されることを防ぐことができる。この結果、行方向Ｘでのクロストークによる画質への影響も抑えることができる。

なお、固体撮像素子１００において、電荷蓄積部１１は電源に接続されないフローティング状態であってもよい。この場合でも、斜め光によって発生する電子を捕集する機能は有するため、行方向Ｘでのクロストークによる画質への影響を抑えることができる。

また、図２の例では、電荷蓄積部１１が、出力トランジスタＯＴｒやリセットトランジスタＲＴｒの電源と接続される電源端子に接続されるものとしたが、電荷蓄積部１１は、この電源端子とは独立した別の電源端子に接続してもよい。

図５は、図２に示した固体撮像素子１００の変形例を示す図である。図５に示した固体撮像素子は、配線ＲＤＬが電荷蓄積部１１には接続されていない点、電荷蓄積部１１に接続される配線３１が追加された点を除いては、図２に示した固体撮像素子１００と同じ構成である。

配線３１は、ＰＤ１０のＰＤ列同士の間の境界領域において、この境界領域に沿って配設されている。配線３１は、配線ＲＤＬが接続される電源端子とは別の電源端子に接続されている。配線３１は、配線ＴＧＬ１〜ＴＧＬ４，ＳＧＬ，ＲＧＬ，ＳＬよりも上層に形成された第三層目の配線である。

図５に示す構成により、電荷蓄積部１１には、信号読み出し回路Ｃに接続される電源とは別の電源を接続することができる。信号読み出し回路Ｃに接続される電源は固定電圧を供給する電源であるため、図２の例では、電荷蓄積部１１の電位は固定にしかできない。これに対し、図５に示す構成によれば、電荷蓄積部１１に接続される電源端子に、例えば可変電圧を供給する電源を接続することで、電荷蓄積部１１の電位を可変制御することが可能である。

例えば、クロストーク抑制の効果を強くしたいときには、電荷蓄積部１１に高電圧を印加して、電荷蓄積部１１に形成される空乏層を拡げればよい。逆に、クロストーク抑制の効果を弱くしたいときには、電荷蓄積部１１に低電圧を印加して、電荷蓄積部１１に形成される空乏層の拡がりを抑えればよい。

クロストークの発生度合いは、固体撮像素子を搭載する撮像装置の撮影光学系の特性に依存する場合がある。このため、撮像装置の工場出荷時に、撮影光学系の特性に合わせて電荷蓄積部１１に供給する電圧を設定しておけばよい。

または、電荷蓄積部１１に電圧を供給する撮像装置側に設けられた電圧供給部が、撮像装置の撮影条件に応じて、電荷蓄積部１１に供給する電圧を変更する制御を行ってもよい。

例えば、電圧供給部は、撮像装置に搭載される絞りが開放のときは、固体撮像素子に入射する光の角度がきつくなるため、電荷蓄積部１１に高電圧を印加する。また、電圧供給部は、絞りが小絞りのときは、固体撮像素子に入射する光の角度が緩くなるため、電荷蓄積部１１に低電圧を印加する等の制御を行えばよい。

あるいは、電圧供給部は、撮像装置に搭載されるズームレンズ位置が広角側のときは、固体撮像素子に入射する光の角度がきつくなるため、電荷蓄積部１１に高電圧を印加する。また、電圧供給部は、ズーム位置が望遠側のときは、固体撮像素子に入射する光の角度が緩くなるため、電荷蓄積部１１に低電圧を印加する等の制御を行えばよい。

図６は、図１に示した固体撮像素子１００の変形例である固体撮像素子１００ａの平面模式図である。固体撮像素子１００ａは、電荷蓄積部１１を、Ｎ型不純物がドープされたポリシリコンからなる電荷蓄積部２１に変更した点を除いては、固体撮像素子１００と同じ構成である。

電荷蓄積部２１は、平面視においては電荷蓄積部１１と同じ位置に形成されるが、その高さが電荷蓄積部１１とは異なる。電荷蓄積部２１は、半導体基板上に形成されている。Ｎ型不純物がドープされたポリシリコンは、Ｎ型不純物層からなる電荷蓄積部１０と同じ機能を有する。つまり、電荷蓄積部２１に入射した光はここで電子に変換されて、この電子が電荷蓄積部２１に蓄積される。なお、ここでは、電荷蓄積部２１をＮ型不純物がドープされたポリシリコンとしたが、ドープする不純物の導電型はＮ型に限らずＰ型であってもよい。また、不純物をドープしない単なるポリシリコンであってもよい。

図７は、図６に示す固体撮像素子１００ａの半導体基板上方に形成される配線のレイアウト例を示した図である。図７において図２との違いは、電荷蓄積部１１が電荷蓄積部２１に変更された点と、配線ＲＤＬの接続先が異なっている点である。

図７に示すように、電荷蓄積部２１はどの配線にも接続されておらず、フローティングとなっている。

図８は、図７におけるＢ−Ｂ線断面図である。

図８において図３との違いは、電荷蓄積部１１が削除され、代わりに、絶縁膜１６上に電荷蓄積部２１が形成されている点である。

固体撮像素子１００ａによれば、図８に示すように、あるＰＤ１０に対し、行方向Ｘに向かって入射する斜め光（矢印で示す）は、このＰＤ１０の隣にある電荷蓄積部２１に入射し、ここで電子に変換されて蓄積される。したがって、この斜め光によって発生する電子が、隣接するＰＤ１０に蓄積されるのを防ぐことができる。この結果、行方向Ｘでのクロストークによる画質への影響を抑えることができる。

図７の例では、電荷蓄積部２１をフローティングとしたが、電荷蓄積部２１に電源端子を接続して、電圧を印加できるようにしてもよい。

図９は、図７の変形例を示す図である。図９において図７との違いは、配線ＴＧＬ１〜ＴＧＬ４が形成される境界領域の配線ＴＧＬ１〜ＴＧＬ４と同層において、電荷蓄積部２１に接続される配線２１ａが行方向Ｘに配設されている点である。

配線２１ａは、信号読み出し回路Ｃに接続される電源端子とは別の電源端子に接続される。図９に示す構成によれば、信号読み出し回路Ｃに供給する電源電圧とは異なる値の電圧を配線２１ａに供給することが可能になる。例えば、配線２１ａを介して、電荷蓄積部２１に０Ｖ（ＧＮＤ）又は負電圧を印加することで、電荷蓄積部２１を挟んで隣接する２つのＰＤ１０間の電気的な分離を、電荷蓄積部２１がフローティングの場合に比較して強くすることができる。この結果、クロストークの影響を更に抑えることができる。

また、配線２１ａを介して、０Ｖ（ＧＮＤ）から所定の負電圧の間の可変電圧を電荷蓄積部２１に印加するようにしてもよい。

図１０は、固体撮像素子１００の変形例である固体撮像素子１００ｂの平面模式図である。固体撮像素子１００ｂは、固体撮像素子１００において、共有画素領域１内にある２つのフローティングディフュージョンＦＤを１つに統合して、共有画素領域１内における４つのＰＤ１０の中心位置にこのフローティングディフュージョンＦＤを配置した構成である。また、このフローティングディフュージョンＦＤと各ＰＤ１０との間にゲート電極ＴＧを配置し、共有画素領域１内の右２つのＰＤ１０の列と左２つのＰＤ１０の列との間に電荷蓄積部１１を形成している。

図１０に示した共有画素領域１内のフローティングディフュージョンＦＤは、共有画素領域１に形成された出力トランジスタＯＴｒのゲート電極ＯＧとリセットトランジスタＲＴｒのＮ型不純物層ＲＳに接続される。
る点である。

この固体撮像素子１００ｂによれば、全てのＰＤ１０において、列方向Ｙと行方向Ｘのいずれにおいても、クロストークを抑制することができ、画質向上を図ることができる。

図１１は、本発明の別実施形態を説明するためのＭＯＳ型の固体撮像素子の平面模式図である。

図１１に示す固体撮像素子２００は、２つのＰＤ１０に対応して１つの信号読み出し回路が設けられている点が、固体撮像素子１００とは大きく異なる。

固体撮像素子２００は、行方向Ｘとこれに直交する列方向Ｙに正方格子状に配列された複数のＰＤ１０と、列方向Ｙに隣接する２つのＰＤ１０のペア毎に設けられるリセットトランジスタＲＴｒ１、出力トランジスタＯＴｒ１、及び行選択トランジスタＳＴｒ１からなる信号読み出し回路とを備える。図１１には、信号読み出し回路とこれに対応する２つのＰＤ１０とが形成される領域を、共有画素領域２として示している。固体撮像素子２００は、この共有画素領域２が行方向Ｘと列方向Ｙに格子状に配列されたものとなっている。

図１１に示すように、共有画素領域２の下辺部には、信号読み出し回路を構成する出力トランジスタＯＴｒ１及び行選択トランジスタＳＴｒ１が形成されている。なお、出力トランジスタＯＴｒ１及び行選択トランジスタＳＴｒ１の構成は、図１に示した出力トランジスタＯＴｒ及び行選択トランジスタＳＴｒと同じである。

共有画素領域２にある２つのＰＤ１０の行方向Ｘにおける左端部同士の間には、この２つのＰＤ１０に対応するフローティングディフュージョンＦＤａが形成されている。そして、このフローティングディフュージョンＦＤａとこの隣にある各ＰＤ１０との間の領域を覆って、ゲート電極ＴＧａが形成されている。

また、このフローティングディフュージョンＦＤａの左隣には少し離間してＮ型不純物層ＲＤａが形成されている。このフローティングディフュージョンＦＤａとＮ型不純物層ＲＤａの間の半導体基板上方には、ゲート電極ＲＧａが形成されている。フローティングディフュージョンＦＤａと、Ｎ型不純物層ＲＤａと、ゲート電極ＲＧａとにより、リセットトランジスタＲＴｒ１が構成されている。

行方向Ｘに隣接する２つのＰＤ１０の間の半導体基板内には、Ｎ型不純物層からなる電荷蓄積部４１が形成されている。電荷蓄積部４１は、リセットトランジスタＲＴｒ１のＮ型不純物層ＲＤａに接続される電源端子に接続されている。

電荷蓄積部４１は、ＰＤ１０と同じ導電型の不純物層からなり、図１に示した電荷蓄積部１１と同じ機能を有する。

図１２は、図１１に示した固体撮像素子２００の半導体基板上方に形成される配線のレイアウト例を示した図である。

行方向Ｘに並ぶＰＤ１０からなるＰＤ行同士の間の境界領域のうち、フローティングディフュージョンＦＤａが形成される境界領域の半導体基板上方には、配線ＴＧＬ１，ＴＧＬ２，ＲＧＬがこの境界領域に沿って配設されている。

配線ＴＧＬ１は、共有画素領域２内の上側にあるＰＤ１０に対応するゲート電極ＴＧａに接続されている。配線ＴＧＬ２は、共有画素領域２内の下側にあるＰＤ１０に対応するゲート電極ＴＧａに接続されている。配線ＲＧＬは、リセットトランジスタＲＴｒ１のゲート電極ＲＧａに接続されている。

ＰＤ行同士の間の境界領域のうち、出力トランジスタＯＴｒ１及び行選択トランジスタＳＴｒ１が形成される境界領域の半導体基板上方には、配線ＳＧＬがこの境界領域に沿って配設されている。

配線ＳＧＬは、行選択トランジスタＳＴｒ１のゲート電極ＳＧに接続されている。

列方向Ｙに並ぶＰＤ１０からなるＰＤ列の左側部には、当該ＰＤ列の各ＰＤ１０に対応する行選択トランジスタＳＴｒ１のＮ型不純物層ＯＳに接続される配線ＳＬが列方向Ｙに配設されている。

また、共有画素領域２には、フローティングディフュージョンＦＤａと、出力トランジスタＯＴｒのゲート電極ＯＧとを接続する配線１３ａが形成されている。

ＰＤ列の左側部（配線ＳＬの左隣）には、当該ＰＤ列の各ＰＤ１０を含む共有画素領域２内の電荷蓄積部４１と、当該ＰＤ列の各ＰＤ１０に対応するリセットトランジスタＲＴｒ１のＮ型不純物層ＲＤａと、当該ＰＤ列の各ＰＤ１０を含む共有画素領域２の左隣にある共有画素領域２内の出力トランジスタＯＴｒ１のＮ型不純物層ＯＤとにそれぞれ接続される配線ＲＤＬが列方向Ｙに配設されている。配線１３ａと配線ＳＬと配線ＲＤＬは同一層に形成されている。そして、配線ＴＧＬ１，ＴＧＬ２，ＳＧＬ，ＲＧＬは、それぞれ同一層に形成され、かつ、配線１３ａ，ＲＤＬ，ＳＬよりも上層に形成されている。

なお、図１２に示した配線は実際には有る程度の幅を持つ。そして、この配線により、ＰＤ行同士の間の境界領域と、ＰＤ列同士の間の境界領域とは遮光される。

図１３は、図１２に示した共有画素領域２内の等価回路図である。図１３に示した２つのＰＤは、左から順に、図１２の共有画素領域２内の上側にあるＰＤ１０、図１２の共有画素領域２内の下側にあるＰＤ１０となっている。

図１３に示した配線ＲＧＬ，ＳＧＬ，ＴＧＬ１，ＴＧＬ２は、それぞれ、固体撮像素子２００に設けられた図示しない垂直走査回路に接続されている。また、配線ＲＤＬは図示しない電源端子に接続される。この電源端子には、リセットトランジスタＲＴｒ１及び出力トランジスタＯＴｒ１に固定電圧を供給する電源が接続される。また、配線ＳＬは、固体撮像素子２００の外部出力端子に接続されている。

垂直走査回路から配線ＴＧＬ１に供給されるパルスにより、配線ＴＧＬ１に接続される転送トランジスタがオンすると、図１２の共有画素領域２における上側にあるＰＤ１０に蓄積された電荷がフローティングディフュージョンＦＤａに転送される。そして、このフローティングディフュージョンＦＤａに蓄積された電荷が出力トランジスタＯＴｒ１によって電圧信号に変換される。その後、垂直走査回路から配線ＳＧＬに供給されるパルスにより、行選択トランジスタＳＴｒ１がオンすると、出力トランジスタＯＴｒ１によって変換された電圧信号が配線ＳＬに出力される。そして、この電圧信号が固体撮像素子２００の外部に出力される。

電圧信号の出力後、垂直走査回路から配線ＲＧＬに供給されるパルスにより、リセットトランジスタＲＴｒ１がオンすると、フローティングディフュージョンＦＤａに蓄積されていた電荷が配線ＲＤＬを介して排出されて、フローティングディフュージョンＦＤａがリセットされる。

以上のように構成された固体撮像素子２００によれば、列方向Ｙに隣接する２つのＰＤ１０間には、フローティングディフュージョンＦＤａ及びリセットトランジスタＲＴｒ１の不純物層、又は、出力トランジスタＯＴｒ１及び行選択トランジスタＳＴｒ１の不純物層が形成されている。このため、列方向Ｙに向かって入射する斜め光によって発生する電子は、これら不純物層やフローティングディフュージョンＦＤａによって捕獲される。その結果、列方向Ｙでのクロストークによる画質への影響を抑えることができる。

また、固体撮像素子２００によれば、行方向Ｘに隣接する２つのＰＤ１０間には、電荷蓄積部４１が形成されている。このため、あるＰＤ１０に対し、行方向Ｘに向かって入射する斜め光は、このＰＤ１０の隣にある電荷蓄積部４１に入射し、ここで電子に変換されて蓄積される。したがって、この斜め光によって発生する電子が、隣接するＰＤ１０に蓄積されることを防ぐことができる。この結果、行方向Ｘでのクロストークによる画質への影響も抑えることができる。

なお、固体撮像素子２００において、電荷蓄積部４１は電源に接続されないフローティングとしてもよい。この場合でも、斜め光によって発生する電子を捕集する機能は有するため、行方向Ｘでのクロストークによる画質への影響を抑えることができる。

また、図１２の例では、電荷蓄積部４１が、出力トランジスタＯＴｒ１やリセットトランジスタＲＴｒ１の電源と接続される電源端子に接続されるものとしたが、電荷蓄積部４１は、この電源端子とは独立した別の電源端子に接続してもよい。これにより、前述したように、撮影条件によって印加電圧を変更したり、撮像装置の特性によって印加電圧を設定したりすることができる。

図１４は、図１に示した固体撮像素子２００の変形例である固体撮像素子２００ａの平面模式図である。固体撮像素子２００ａは、電荷蓄積部４１を、Ｎ型不純物がドープされたポリシリコンからなる電荷蓄積部５１に変更した点を除いては、固体撮像素子２００と同じ構成である。

電荷蓄積部５１は、平面視においては電荷蓄積部４１と同じ位置に形成されるが、その高さが電荷蓄積部４１とは異なる。電荷蓄積部５１は、半導体基板上に形成されている。Ｎ型不純物がドープされたポリシリコンは、Ｎ型不純物層からなる電荷蓄積部４１と同じ機能を有する。つまり、電荷蓄積部５１に入射した光はここで電子に変換されて、この電子が蓄積される。したがって、図１４の構成であっても、クロストークによる画質への影響を抑えることができる。

図１５は、図１４に示す固体撮像素子２００ａの半導体基板上方に形成される配線のレイアウト例を示した図である。図１５において図１２との違いは、電荷蓄積部４１が電荷蓄積部５１に変更された点と、配線ＲＤＬの接続先が異なっている点である。

図１５に示すように、電荷蓄積部５１はどの配線にも接続されておらず、フローティングとなっている。なお、図９に示した構成と同様に、電荷蓄積部５１に電源端子を接続して、電荷蓄積部５１に固定又は可変の電圧を印加できるようにしてもよい。

図１６は、本発明の別実施形態を説明するためのＭＯＳ型の固体撮像素子の平面模式図である。

図１６に示す固体撮像素子３００は、１つのＰＤ１０に対応して１つの信号読み出し回路が設けられている点が、固体撮像素子１００とは大きく異なる。

固体撮像素子３００は、行方向Ｘとこれに直交する列方向Ｙに正方格子状に配列された複数のＰＤ６０と、各ＰＤ６０に対応して設けられる信号読み出し回路Ｃ’とを備える。図１６には、信号読み出し回路とこれに対応するＰＤ６０とが形成される領域を、画素領域３として示している。固体撮像素子３００は、この画素領域３が行方向Ｘと列方向Ｙに格子状に配列されたものとなっている。

図１６に示すように、ＰＤ６０の左端部の下側にはＰＤ６０から少し離間してフローティングディフュージョンＦＤｂが形成されている。ＰＤ６０とフローティングディフュージョンＦＤｂとの間の半導体基板上方にはゲート電極ＴＧｂが形成されている。

画素領域３の下辺部には、信号読み出し回路Ｃ’を構成するリセットトランジスタＲＴｒ２、出力トランジスタＯＴｒ２、及び行選択トランジスタＳＴｒ２が形成されている。

リセットトランジスタＲＴｒ２は、フローティングディフュージョンＦＤｂと、半導体基板内に形成されるＮ型不純物層ＲＤｂと、フローティングディフュージョンＦＤｂとＮ型不純物層ＲＤｂの間の半導体基板上方に形成されるゲート電極ＲＧｂとから構成される。

出力トランジスタＯＴｒ２は、Ｎ型不純物層ＲＤｂと、半導体基板内に形成されるＮ型不純物層Ｓｂと、Ｎ型不純物層ＲＤｂとＮ型不純物層Ｓｂの間の半導体基板上方に形成されるゲート電極ＯＧｂとから構成される。

行選択トランジスタＳＴｒ２は、Ｎ型不純物層Ｓｂと、半導体基板内に形成されるＮ型不純物層ＯＳｂと、Ｎ型不純物層ＳｂとＮ型不純物層ＯＳｂの間の半導体基板上方に形成されるゲート電極ＳＧｂとから構成される。ゲート電極ＴＧｂ，ＯＧｂ，ＳＧｂ，ＲＧｂは、それぞれ同一層に形成されている。

行方向Ｘに隣接する２つのＰＤ１０の間の半導体基板内には、Ｎ型不純物層からなる電荷蓄積部６１が形成されている。電荷蓄積部６１は、リセットトランジスタＲＴｒ２のＮ型不純物層ＲＤｂに接続される電源端子に接続されている。

電荷蓄積部６１は、ＰＤ６０と同じ導電型の不純物層からなり、図１の電荷蓄積部１１と同様、この電荷蓄積部６１によって、行方向Ｘに向かう斜め光によるクロストークの影響を低減することができる。

図１７は、図１６に示した固体撮像素子３００の半導体基板上方に形成される配線のレイアウト例を示した図である。

行方向Ｘに並ぶＰＤ６０からなるＰＤ行同士の間の境界領域の半導体基板上方には、配線ＴＧＬ，ＳＧＬ，ＲＧＬがこの境界領域に沿って配設されている。

配線ＴＧＬは、画素領域３内のゲート電極ＴＧに接続されている。

配線ＲＧＬは、リセットトランジスタＲＴｒ２のゲート電極ＲＧｂに接続されている。配線ＳＧＬは、行選択トランジスタＳＴｒ２のゲート電極ＳＧｂに接続されている。

画素領域３の右辺部には、行選択トランジスタＳＴｒ２のＮ型不純物層ＯＳｂに接続される配線ＳＬが列方向Ｙに配設されている。

画素領域３の左辺部には、リセットトランジスタＲＴｒ２のＮ型不純物層ＲＤｂと、電荷蓄積部６１とに接続される配線ＲＤＬが列方向Ｙに配設されている。

また、画素領域３には、フローティングディフュージョンＦＤｂと、出力トランジスタＯＴｒ２のゲート電極ＯＧｂとを接続する配線１３ｂが形成されている。

配線１３ｂと配線ＲＤＬと配線ＳＬは同一層に形成されている。そして、配線ＴＧＬ、ＳＧＬ、及びＲＧＬは、それぞれ同一層に形成され、かつ、配線１３、配線ＲＤＬ、及び配線ＳＬよりも上層に形成されている。

図１７に示した配線により、ＰＤ行同士の間の境界領域と、ＰＤ列同士の間の境界領域とは遮光される。

図１８は、図１７に示した画素領域３内の等価回路図である。

図１８に示した配線ＲＧＬ，ＳＧＬ，ＴＧＬは、それぞれ、固体撮像素子３００に設けられた図示しない垂直走査回路に接続されている。また、配線ＲＤＬは、図示しない電源端子に接続される。この電源端子には、リセットトランジスタＲＴｒ２及び出力トランジスタＯＴｒ２に固定電圧を供給する電源が接続される。また、配線ＳＬは、固体撮像素子３００の外部出力端子に接続されている。

垂直走査回路から配線ＴＧＬに供給されるパルスにより、配線ＴＧＬに接続される転送トランジスタがオンすると、図１７の画素領域３にあるＰＤ６０に蓄積された電荷がフローティングディフュージョンＦＤｂに転送される。そして、このフローティングディフュージョンＦＤｂに蓄積された電荷が出力トランジスタＯＴｒ２によって電圧信号に変換される。その後、垂直走査回路から配線ＳＧＬに供給されるパルスにより、行選択トランジスタＳＴｒ２がオンすると、出力トランジスタＯＴｒ２によって変換された電圧信号が配線ＳＬに出力される。そして、この電圧信号が固体撮像素子３００の外部に出力される。

電圧信号の出力後、垂直走査回路から配線ＲＧＬに供給されるパルスにより、リセットトランジスタＲＴｒ２がオンすると、フローティングディフュージョンＦＤｂに蓄積されていた電荷が配線ＲＤＬを介して排出されて、フローティングディフュージョンＦＤｂがリセットされる。

以上のように構成された固体撮像素子３００によれば、列方向Ｙに隣接する２つのＰＤ６０間には、フローティングディフュージョンＦＤｂと、リセットトランジスタＲＴｒ２、出力トランジスタＯＴｒ１、及び行選択トランジスタＳＴｒ１の不純物層とが形成されている。このため、列方向Ｙに向かって入射する斜め光によって発生する電子は、これら不純物層やフローティングディフュージョンＦＤｂによって捕獲される。その結果、列方向Ｙでのクロストークによる画質への影響を抑えることができる。

また、固体撮像素子３００によれば、行方向Ｘに隣接する２つのＰＤ６０間には、電荷蓄積部６１が形成されている。このため、行方向Ｘでのクロストークによる画質への影響も抑えることができる。

なお、固体撮像素子３００において、電荷蓄積部６１は電源端子に接続されないフローティングとしてもよい。

また、図１７の例では、電荷蓄積部６１が、出力トランジスタＯＴｒ２やリセットトランジスタＲＴｒ２の電源と接続される電源端子に接続されるものとしたが、電荷蓄積部６１は、この電源端子とは独立した別の電源端子に接続してもよい。

図１９は、図１６に示した固体撮像素子３００の変形例である固体撮像素子３００ａの平面模式図である。固体撮像素子３００ａは、電荷蓄積部６１を、Ｎ型不純物がドープされたポリシリコンからなる電荷蓄積部７１に変更した点を除いては、固体撮像素子３００と同じ構成である。

電荷蓄積部７１は、平面視においては電荷蓄積部６１と同じ位置に形成されるが、その高さが電荷蓄積部６１とは異なる。電荷蓄積部７１は、半導体基板上に形成されている。図１９の構成であっても、クロストークによる画質への影響を抑えることができる。

図２０は、図１９に示す固体撮像素子３００ａの半導体基板上方に形成される配線のレイアウト例を示した図である。図２０において図１７との違いは、電荷蓄積部６１が電荷蓄積部７１に変更され、配線ＲＤＬの接続先が異なっている点である。

図２０に示すように、電荷蓄積部７１はどの配線にも接続されておらず、フローティングとなっている。なお、図９に示した構成と同様に、電荷蓄積部７１に電源端子を接続して、電荷蓄積部７１に固定又は可変の電圧を印加できるようにしてもよい。

ここまで説明した実施形態の固体撮像素子において、フォトダイオードをＰ型不純物層によって形成してもよい。この場合は、各トランジスタの不純物層、フローティングディフュージョン、及び電荷蓄積部を構成する不純物層の導電型をＰ型とすればよい。

以上説明したように、本明細書には次の事項が開示されている。

開示されたＭＯＳ型固体撮像素子は、半導体基板内に二次元状に配置形成された複数の光電変換部と、前記複数の光電変換部の各々で発生した電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電位に応じた信号を読み出す前記半導体基板に形成された信号読み出し回路とを有するＭＯＳ型固体撮像素子であって、前記光電変換部の行と行の間の境界領域、及び、前記光電変換部の列と列の間の境界領域の一部に前記信号読出し回路が形成され、前記２つの境界領域の前記フローティングディフュージョン及び前記信号読み出し回路が形成されている領域以外の領域の前記半導体基板には、入射した光に応じて電荷を発生して当該電荷を蓄積する電荷蓄積部が形成されているものである。

開示されたＭＯＳ型固体撮像素子は、前記電荷蓄積部は、前記半導体基板内に形成された、前記光電変換部を構成する不純物層と同じ導電型の不純物層、又は、前記半導体基板上に形成されたポリシリコン層によって構成されているものである。また、前記ポリシリコン層は、前記光電変換部を構成する不純物層と同じ導電型の不純物がドープされたものである。

開示されたＭＯＳ型固体撮像素子は、前記信号読み出し回路は、２つ又は４つの前記光電変換部に対して１つ設けられているものである。

開示されたＭＯＳ型固体撮像素子は、前記信号読み出し回路は、４つの前記光電変換部に対応して１つ設けられており、１つの前記光電変換部を注目光電変換部としたときに、前記注目光電変換部の列方向における一方向の隣には、当該注目光電変換部に蓄積された電荷が転送される前記フローティングディフュージョンが形成され、前記注目光電変換部の列方向における他方向の隣には、前記注目光電変換部に対応する前記信号読出し回路が形成され、前記注目光電変換部の行方向の両隣には、前記電荷蓄積部が形成されており、前記注目光電変換部が、前記電荷蓄積部と、前記フローティングディフュージョンと、前記信号読み出し回路とによって囲まれているものである。

開示されたＭＯＳ型固体撮像素子は、前記２つの境界領域の一方における前記光電変換部同士の間の領域において、前記信号読出し回路が形成されていない領域の前記半導体基板にも前記電荷蓄積部が形成されているものである。

開示されたＭＯＳ型固体撮像素子は、前記電荷蓄積部に蓄積された電荷を外部に排出する電荷排出部を備えるものである。

開示されたＭＯＳ型固体撮像素子は、前記電荷排出部が、前記電荷蓄積部に接続される電源端子であるものである。

開示されたＭＯＳ型固体撮像素子は、前記電源端子が、前記信号読出し回路に含まれるＭＯＳトラジスタに接続される電源端子とは独立した電源端子であるものである。

開示されたＭＯＳ型固体撮像素子は、前記電源端子が、前記信号読出し回路に含まれるＭＯＳトラジスタに接続される電源端子と同じ電源端子であるものである。

開示された撮像装置は、前記ＭＯＳ型固体撮像素子によって撮像を行う撮像装置であって、前記独立した電源端子に接続され、可変電圧を供給する電圧供給部を備えるものである。

開示された撮像装置は、前記電圧供給部が、前記独立した電源端子に供給する電圧を前記ＭＯＳ型固体撮像素子への光の入射角に応じて変更するものである。

開示された撮像装置は、前記電圧供給部が、前記独立した電源端子に供給する電圧を、撮影時の絞り値又はズームレンズ位置に応じて変更するものである。

１００ 固体撮像素子
１０ フォトダイオード（Ｎ型不純物層）
１１ 電荷蓄積部（Ｎ型不純物層）
Ｃ 信号読み出し回路
ＦＤ フローティングディフュージョン
ＲＴｒ リセットトランジスタ
ＯＴｒ 出力トランジスタ
ＳＴｒ 行選択トランジスタ

Claims (12)

1. 半導体基板内に二次元状に配置形成された複数の光電変換部と、前記複数の光電変換部の各々で発生した電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電位に応じた信号を読み出す前記半導体基板に形成された信号読み出し回路とを有するＭＯＳ型固体撮像素子であって、
   前記光電変換部の行と行の間の境界領域、及び、前記光電変換部の列と列の間の境界領域の一部に前記フローティングディフュージョン及び前記信号読出し回路が形成され、
   前記２つの境界領域の前記フローティングディフュージョン及び前記信号読み出し回路が形成されている領域以外の領域の前記半導体基板には、入射した光に応じて電荷を発生して前記光電変換部で蓄積される電荷と同じ種類の電荷を蓄積する電荷蓄積部が形成されているＭＯＳ型固体撮像素子。
2. 請求項１記載のＭＯＳ型固体撮像素子であって、
   前記電荷蓄積部は、前記半導体基板内に形成された、前記光電変換部を構成する不純物層と同じ導電型の不純物層、又は、前記半導体基板上に形成されたポリシリコン層によって構成されているＭＯＳ型固体撮像素子。
3. 請求項２記載のＭＯＳ型固体撮像素子であって、
   前記ポリシリコン層は、前記光電変換部を構成する不純物層と同じ導電型の不純物がドープされたものであるＭＯＳ型固体撮像素子。
4. 請求項１〜３のいずれか１項記載のＭＯＳ型固体撮像素子であって、
   前記信号読み出し回路は、２つ又は４つの前記光電変換部に対して１つ設けられているＭＯＳ型固体撮像素子。
5. 請求項４記載のＭＯＳ型固体撮像素子であって、
   前記信号読み出し回路は、４つの前記光電変換部に対応して１つ設けられており、
   １つの前記光電変換部を注目光電変換部としたときに、前記注目光電変換部の列方向における一方向の隣には、当該注目光電変換部に蓄積された電荷が転送される前記フローティングディフュージョンが形成され、
   前記注目光電変換部の列方向における他方向の隣には、前記注目光電変換部に対応する前記信号読出し回路が形成され、
   前記注目光電変換部の行方向の両隣には、前記電荷蓄積部が形成されており、
   前記注目光電変換部が、前記電荷蓄積部と、前記フローティングディフュージョンと、前記信号読み出し回路とによって囲まれているＭＯＳ型固体撮像素子。
6. 請求項１〜５のいずれか１項記載のＭＯＳ型固体撮像素子であって、
   前記電荷蓄積部に蓄積された電荷を外部に排出する電荷排出部を備えるＭＯＳ型固体撮像素子。
7. 請求項６記載のＭＯＳ型固体撮像素子であって、
   前記電荷排出部は、前記電荷蓄積部に接続される電源端子であるＭＯＳ型固体撮像素子。
8. 請求項７記載のＭＯＳ型固体撮像素子であって、
   前記電源端子は、前記信号読出し回路に含まれるＭＯＳトラジスタに接続される電源端子とは独立した電源端子であるＭＯＳ型固体撮像素子。
9. 請求項７記載のＭＯＳ型固体撮像素子であって、
   前記電源端子は、前記信号読出し回路に含まれるＭＯＳトラジスタに接続される電源端子と同じ電源端子であるＭＯＳ型固体撮像素子。
10. ＭＯＳ型固体撮像素子によって撮像を行う撮像装置であって、
    前記ＭＯＳ型固体撮像素子は、請求項８記載のＭＯＳ型固体撮像素子であり、
    前記独立した電源端子に接続され、可変電圧を供給する電圧供給部を備える撮像装置。
11. 請求項１０記載の撮像装置であって、
    前記電圧供給部は、前記独立した電源端子に供給する電圧を前記ＭＯＳ型固体撮像素子への光の入射角に応じて変更する撮像装置。
12. 請求項１１記載の撮像装置であって、
    前記電圧供給部は、前記独立した電源端子に供給する電圧を、撮影時の絞り値又はズームレンズ位置に応じて変更する撮像装置。

Images