JP2016092661A - 撮像素子および駆動方法、並びに電子機器 - Google Patents

撮像素子および駆動方法、並びに電子機器 Download PDF

Info

Publication number
JP2016092661A
JP2016092661A JP2014226695A JP2014226695A JP2016092661A JP 2016092661 A JP2016092661 A JP 2016092661A JP 2014226695 A JP2014226695 A JP 2014226695A JP 2014226695 A JP2014226695 A JP 2014226695A JP 2016092661 A JP2016092661 A JP 2016092661A
Authority
JP
Japan
Prior art keywords
signal
voltage
charge
unit
conversion unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014226695A
Other languages
English (en)
Inventor
雅樹 榊原
Masaki Sakakibara
雅樹 榊原
頼人 坂野
Yorito Sakano
頼人 坂野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2014226695A priority Critical patent/JP2016092661A/ja
Priority to US15/522,119 priority patent/US10609318B2/en
Priority to PCT/JP2015/079923 priority patent/WO2016072289A1/ja
Priority to CN201580058452.8A priority patent/CN107079116B/zh
Publication of JP2016092661A publication Critical patent/JP2016092661A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】より迅速に高品質な画像を得ることができるようにする。【解決手段】固体撮像素子の画素には、入射した光を光電変換する光電変換部が設けられている。電荷電圧変換部は光電変換部で得られた電荷を電圧信号に変換する。信号比較器は供給された参照信号と、電荷電圧変換部で得られた電圧信号とを比較して、その比較結果を出力する。記憶部は信号比較器から出力された比較結果により得られる制御信号に基づいて、電荷電圧変換部の変換効率を適応的に変更させる。本技術は、固体撮像素子に適用することができる。【選択図】図１

Description

本技術は撮像素子および駆動方法、並びに電子機器に関し、特に、より迅速に高品質な画像を得ることができるようにした撮像素子および駆動方法、並びに電子機器に関する。
従来、被写体から各画素に入射した光を受光して光電変換し、その結果得られた電荷を各画素から読み出して画像を得る固体撮像素子が知られている。
このような固体撮像素子で画像を撮像する場合に、撮像対象となる被写体に高照度領域と低照度領域が混在していると、撮像された画像にいわゆる白とびや黒つぶれが生じてしまうことがある。
そこで、固体撮像素子の画素内に第１の電荷蓄積部と第２の電荷蓄積部とを設け、第２の電荷蓄積部を第１の電荷蓄積部では蓄積しきれない電荷、つまりオーバーフロー信号を受ける容量として機能させる技術が提案されている（例えば、特許文献１参照）。
この固体撮像素子では、低照度時には第１の電荷蓄積部のみに電荷が蓄積され、高照度時には第１の電荷蓄積部と第２の電荷蓄積部の両方に電荷が蓄積されるようにされており、これにより画像のダイナミックレンジの拡大が実現されている。すなわち、白とびや黒つぶれが抑制されている。
特開２０１３−２１５３３号公報
しかしながら、上述した技術ではダイナミックレンジを確保し、高品質な画像を得ることはできるが、高照度用の信号と低照度用の信号を読み出して何れかの信号を選択するため、撮像により得られた信号の読み出しに時間がかかってしまう。すなわち、リセットレベルと信号レベルの読み出しが、それぞれ２回ずつ行われるため、迅速に画像を得ることができなかった。
本技術は、このような状況に鑑みてなされたものであり、より迅速に高品質な画像を得ることができるようにするものである。
本技術の第１の側面の撮像素子は、入射した光を光電変換する光電変換部と、前記光電変換により得られた電荷の一部または全部を所定の変換効率で電圧信号に変換する電荷電圧変換部と、前記電圧信号と所定電圧の参照信号とを比較する信号比較部とを備え、前記信号比較部による比較結果に応じて前記変換効率が変更される。
前記撮像素子には、複数の画素を設け、各前記画素には、前記光電変換部および前記電荷電圧変換部を設けることができる。
撮像素子には、前記比較結果により定まる制御信号を記憶するとともに、記憶している前記制御信号に基づいて前記変換効率を変更させる記憶部をさらに設けることができる。
撮像素子には、前記光電変換部でオーバーフローした電荷を蓄積する容量をさらに設け、前記記憶部には、前記制御信号に基づいて前記容量を前記電荷電圧変換部に接続させることで、前記変換効率を変更させることができる。
前記信号比較部には、前記光電変換部の露光後、前記電荷電圧変換部に前記光電変換部から転送された電荷が蓄積されている状態で、前記電圧信号と前記参照信号とを比較させ、前記記憶部には、前記露光後、前記電荷電圧変換部に蓄積されている電荷に対応する前記電圧信号が信号レベルとして取得される前に前記変換効率を変更させることができる。
前記信号比較部には、前記変換効率が変更された後、前記電荷電圧変換部に前記光電変換部から転送された電荷が蓄積されている状態で、前記電圧信号と、スロープ状の前記参照信号とを比較させ、前記電圧信号と前記スロープ状の前記参照信号との前記比較結果に基づいて、前記信号レベルのデジタル値を得る取り込み部をさらに設けることができる。
前記取り込み部には、前記比較結果に基づいて、外部から供給されたカウント信号を取り込むことで、前記信号レベルのデジタル値を得るようにさせることができる。
前記信号比較部には、前記電荷電圧変換部が所定の電圧にリセットされたリセット状態で、前記電圧信号と、前記スロープ状の前記参照信号とを比較させ、前記取り込み部には、前記リセット状態における前記比較結果に基づいてリセットレベルのデジタル値をさらに得るようにさせることができる。
前記取り込み部には、前記信号レベルのデジタル値と、複数の異なる前記変換効率について得られた前記リセットレベルのデジタル値のそれぞれとを出力させ、前記記憶部には、前記制御信号により定まる変更後の前記変換効率を示す判定信号を出力させることができる。
前記撮像素子に複数の画素を設け、各前記画素に、前記光電変換部、前記電荷電圧変換部、および前記信号比較部を設けることができる。
前記撮像素子に複数の画素を設け、各前記画素に、前記光電変換部、前記電荷電圧変換部、前記信号比較部、および前記記憶部を設けることができる。
前記撮像素子に複数の画素を設け、各前記画素には、前記光電変換部、前記電荷電圧変換部、前記信号比較部、および前記記憶部を設け、前記電荷電圧変換部に前記光電変換部から転送された電荷が蓄積されている状態における前記電圧信号のアナログ値を出力させるとともに、複数の異なる前記変換効率について得られた、前記電荷電圧変換部が所定の電圧にリセットされたリセット状態における前記電圧信号のアナログ値のそれぞれを出力させ、前記記憶部には、前記制御信号により定まる変更後の前記変換効率を示す判定信号を出力させることができる。
撮像素子には、前記光電変換部と前記電荷電圧変換部の間に、前記光電変換部から前記電荷電圧変換部へと転送される電荷を保持する電荷保持部をさらに設けることができる。
前記信号比較部には、前記光電変換部から前記電荷電圧変換部への電荷の転送直後に前記電圧信号と前記参照信号とを比較させ、前記記憶部には、前記電荷電圧変換部への電荷の転送後、前記電荷電圧変換部に蓄積されている電荷に対応する前記電圧信号が信号レベルとして取得される前に前記変換効率を変更させることができる。
前記記憶部には、前記制御信号に基づいて前記電荷電圧変換部に容量を接続させることで、前記変換効率を変更させることができる。
前記信号比較部および前記記憶部を、前記撮像素子の画素外に設けることができる。
撮像素子には、前記変換効率が変更された後、前記電荷電圧変換部に前記光電変換部から転送された電荷が蓄積されている状態で、前記電圧信号とスロープ状の前記参照信号とを比較して得られた前記比較結果基づいて信号レベルを得るとともに、前記電荷電圧変換部が所定の電圧にリセットされたリセット状態で、前記電圧信号と前記スロープ状の前記参照信号とを比較して得られた前記比較結果に基づいてリセットレベルを得て、前記信号レベルと前記リセットレベルとから画素信号を算出する画素信号演算部をさらに設けることができる。
前記画素信号演算部には、前記信号レベルと、複数の異なる前記変換効率について得られた前記リセットレベルのうちの前記制御信号により特定される前記リセットレベルとから前記画素信号を算出させることができる。
本技術の第１の側面の駆動方法は、入射した光を光電変換する光電変換部と、前記光電変換により得られた電荷の一部または全部を所定の変換効率で電圧信号に変換する電荷電圧変換部と、前記電圧信号と所定電圧の参照信号とを比較する信号比較部とを備える撮像素子の駆動方法であって、前記電荷電圧変換部が前記光電変換部から転送されてきた電荷を前記電圧信号に変換し、前記信号比較部が前記電圧信号と前記参照信号とを比較し、前記信号比較部による比較結果に応じて前記変換効率を変更させるステップを含む。
本技術の第１の側面においては、入射した光を光電変換する光電変換部と、前記光電変換により得られた電荷の一部または全部を所定の変換効率で電圧信号に変換する電荷電圧変換部と、前記電圧信号と所定電圧の参照信号とを比較する信号比較部とを備える撮像素子において、前記電荷電圧変換部により前記光電変換部から転送されてきた電荷が前記電圧信号に変換され、前記電圧信号と前記参照信号とが比較され、その比較結果に応じて前記変換効率が変更さされる。
本技術の第２の側面の電子機器は、入射した光を光電変換する光電変換部と、前記光電変換により得られた電荷の一部または全部を所定の変換効率で電圧信号に変換する電荷電圧変換部と、前記電圧信号と所定電圧の参照信号とを比較する信号比較部とを備え、前記信号比較部による比較結果に応じて前記変換効率が変更される。
本技術の第２の側面においては、入射した光を光電変換する光電変換部と、前記光電変換により得られた電荷の一部または全部を所定の変換効率で電圧信号に変換する電荷電圧変換部と、前記電圧信号と所定電圧の参照信号とを比較する信号比較部とを備える電子機器において、前記信号比較部による比較結果に応じて前記変換効率が変更される。
本技術の第１の側面および第２の側面によれば、より迅速に高品質な画像を得ることができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載された何れかの効果であってもよい。
固体撮像素子の構成例を示す図である。 固体撮像素子の画素の構成例を示す図である。 固体撮像素子の画素の構成例を示す図である。 固体撮像素子の構成例を示す図である。 固体撮像素子の画素の構成例を示す図である。 撮像処理を説明するタイミングチャートである。 固体撮像素子の画素の構成例を示す図である。 固体撮像素子の構成例を示す図である。 固体撮像素子の画素の構成例を示す図である。 固体撮像素子の構成例を示す図である。 固体撮像素子の構成例を示す図である。 固体撮像素子の構成例を示す図である。 撮像処理を説明するタイミングチャートである。 撮像装置の構成例を示す図である。
以下、図面を参照して、本技術を適用した実施の形態について説明する。
〈本技術の概要〉
〈本技術を実現する回路構成例〉
本技術は、例えばチップ（半導体基板）上に形成された画素アレイ部と、そのチップ上に集積された周辺回路とを有するCMOS（Complementary Metal Oxide Semiconductor）イメージセンサ等の固体撮像素子に関するものである。以下では、固体撮像素子により撮像された画像を撮像画像とも称することとする。
本技術の固体撮像素子の画素アレイ部には、被写体から入射した光を光電変換する光電変換部を有する単位画素（以下、単に画素と称する）が行方向（水平方向）および列方向（垂直方向）に、すなわち行列状に２次元配置されている。また、固体撮像素子には、光電変換部で得られた電荷を電圧信号に変換する電荷電圧変換部も設けられており、電荷電圧変換部では電荷の電圧信号への変換効率が多段階に可変となっている。
例えば、撮像対象の被写体に高照度領域と低照度領域が混在している場合、撮像画像全体、つまり全画素について電荷電圧変換部の変換効率を高照度に適した変換効率とすると、低照度領域が黒つぶれしてしまう。逆に、全画素について電荷電圧変換部の変換効率を低照度に適した変換効率とすると、高照度領域が白とびしてしまう。
そこで、本技術では、画素ごとに光電変換部で得られた電荷の量、つまり信号量に応じて電荷電圧変換部の変換効率を適応的に変化させることで、より迅速に高品質な画像を得ることができるようにされている。つまり、画素ごとに変換効率を可変とすることで黒つぶれや白とびの発生を抑制することができ、しかも信号量に応じて適応的に電荷電圧変換部の変換効率を変化させることで電圧信号の読み出し回数を低減させ、より迅速に撮像画像を得ることができる。
このような本技術は、例えば図１に示す回路構成により実現される。
図１は本技術を適用した固体撮像素子１１の一部分を構成する回路を示しており、この例では固体撮像素子１１には、光電変換部２１、転送部２２、電荷電圧変換部２３、信号比較器２４、および記憶部２５が設けられている。
これらの光電変換部２１乃至記憶部２５は、固体撮像素子１１を構成する同一チップ上に設けられている。また、例えば光電変換部２１乃至電荷電圧変換部２３は、固体撮像素子１１に設けられた複数の画素ごとに設けられている。さらに信号比較器２４および記憶部２５は、画素ごとに設けられていてもよいし、いくつかの画素、つまりいくつかの光電変換部２１に対して共通のものが設けられてもよい。
光電変換部２１は、例えばフォトダイオードなどからなり、撮像対象から入射した光を光電変換することで、入射した光の量、つまり受光量に応じた電荷を生成する。転送部２２は、光電変換部２１で得られた電荷を電荷電圧変換部２３へと転送する。なお、転送部２２は２つ以上設けられてもよい。
電荷電圧変換部２３は、転送部２２を介して光電変換部２１から供給された電荷を蓄積するとともに、蓄積している電荷の一部または全部を所定の変換効率で信号量を示す電圧信号へと変換し、信号比較器２４に供給する。電荷電圧変換部２３は２以上の複数の段階で変換効率を切り替えることが可能な構成となっている。
信号比較器２４は、外部から供給された参照信号と、電荷電圧変換部２３から供給された電圧信号とを比較し、その比較結果を出力する。
固体撮像素子１１では、信号比較器２４から出力された比較結果、または電荷電圧変換部２３から出力された電圧信号に基づいて、画素で得られた信号量を示す画素信号（画素値）が生成され、各画素の画素信号からなる撮像画像の画像信号が得られる。
また、信号比較器２４での比較結果は記憶部２５にも供給される。記憶部２５は、Nbitのメモリなどからなり、信号比較器２４から供給された比較結果、より詳細には比較結果に応じて変換効率を切り替えるための制御信号を記憶する。また、記憶部２５は、記憶している制御信号を電荷電圧変換部２３に供給することで、電荷電圧変換部２３における変換効率を変更させる。つまり、制御信号により電荷電圧変換部２３における変換効率の変更が制御される。
このように固体撮像素子１１では、電荷電圧変換部２３から出力された、信号量を示す電圧信号が、参照信号よりも高いか低いかに応じて、適応的に電荷電圧変換部２３における変換効率が変更される。
〈第１の実施の形態〉
〈画素の構成例〉
次に、本技術を適用した固体撮像素子の実施の形態について説明する。
この実施の形態の固体撮像素子には、例えば図２に示すように画素ごとに上述した光電変換部２１乃至記憶部２５が設けられている。なお、図２において図１における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図２は、本技術を適用した固体撮像素子５１の画素内に設けられた回路の一部を示している。この例では、固体撮像素子５１に設けられた画素６１は、光電変換部２１、転送部２２、電荷電圧変換部２３、信号比較器２４、および記憶部２５を有しており、これらの素子の接続関係および動作は、図１に示した例と同様となっている。なお、この例では光電変換部２１乃至記憶部２５のみが図示されているが、画素６１内には他の回路等も含まれている。また、この例においても転送部２２が複数設けられてもよい。
固体撮像素子５１の画素アレイ部には複数の画素６１が行列状に配置されている。
〈第１の実施の形態の変形例１〉
〈画素の構成例〉
また、図２に示した画素６１に設けられている信号比較器２４を用いて、電圧信号のAD（Analog to Digital）変換を行うようにしてもよい。そのような場合、信号比較器２４の出力側には、例えば外部でカウントされたカウント信号をラッチする機構や、アップダウンカウンタなどがさらに設けられ、AD変換時には時間とともにスロープ状に電圧値が変化する信号が参照信号として信号比較器２４に供給される。
例えば信号比較器２４の出力側にメモリ等の記憶部を設け、外部のカウンタから各画素６１へと配信されるカウント信号を記憶部にてラッチすることでAD変換を実現する場合、画素６１は図３に示す構成とされる。なお、図３において図２における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図３に示す例では、固体撮像素子５１の画素６１には、光電変換部２１乃至記憶部２５に加え、さらに記憶部９１が設けられている。
記憶部９１は、例えばMbitのメモリなどからなり、信号比較器２４の出力側の端子、および出力信号線９２に接続されている。記憶部９１は、信号比較器２４から供給された比較結果に基づいて、出力信号線９２を介して外部から供給されたカウント信号をラッチする（取り込む）。このとき記憶部９１が一時的に保持しているカウント信号、つまりラッチされたカウント信号が、電荷電圧変換部２３の信号量を示す電圧信号をAD変換して得られた値となっている。
記憶部９１は、行方向に並ぶ複数の画素６１からなる画素行を選択するための制御信号WORDにより、記憶部９１が設けられている画素６１が選択されると、記憶（保持）している値を、電荷電圧変換部２３から出力された電圧信号をAD変換して得られた出力電圧信号として、出力信号線９２に出力する。
〈撮像素子の構成例〉
続いて、図３を参照して説明したように信号比較器２４をAD変換にも利用する場合における固体撮像素子５１のより具体的な実施の形態について説明する。
図４は、固体撮像素子５１の具体的な構成例を示す図である。なお、図４において図３における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図４に示す固体撮像素子５１には、１つのチップ上に画素アレイ部１２１、カウンタ１２２、参照信号供給部１２３、垂直駆動回路１２４、読み出し回路１２５、信号処理部１２６、および入出力部１２７が設けられている。
画素アレイ部１２１には、図３に示した画素６１と同様の構成の画素１３１が行列状に複数配置されている。なお、図４では画素アレイ部１２１には１つの画素１３１のみが図示されているが、実際には複数の画素１３１が設けられている。
画素アレイ部１２１に設けられた各画素１３１は、出力信号線９２を介してカウンタ１２２および読み出し回路１２５に接続されており、例えば１つの出力信号線９２には、図中、縦方向、すなわち列（垂直方向）に並ぶ複数の画素１３１が接続されている。
また、図中、横方向、すなわち行方向（水平方向）に並ぶ複数の画素１３１は、水平方向に長い制御線を介して参照信号供給部１２３に接続されている。さらに、行方向に並ぶ複数の画素１３１は、水平方向に長い他の制御線を介して垂直駆動回路１２４にも接続されている。
カウンタ１２２は、例えばグレイコードカウンタなどからなり、出力信号線９２を介して画素１３１にカウント信号（クロック信号）を供給する。参照信号供給部１２３は、制御線を介して画素１３１に参照信号を供給する。
例えば参照信号供給部１２３は、変換効率を決定するための電圧信号と参照信号との比較時には、一定の電圧（以下、判定レベルとも称する）の参照信号を画素１３１に供給する。これに対して、参照信号供給部１２３は、画素信号を得るためのAD変換時には、時間とともに電圧が線形に減少していくスロープ状の信号（以下、単にスロープとも称する）を参照信号として画素１３１に供給する。
垂直駆動回路１２４は、制御線を介して画素１３１に制御信号WORDを供給することで、行単位で画素１３１を選択する。読み出し回路１２５は、出力信号線９２を介して画素１３１からAD変換された信号を読み出して信号処理部１２６に供給する。
信号処理部１２６は、読み出し回路１２５から供給された信号に基づいて、各画素１３１の画素信号を演算により算出し、得られた各画素１３１の画素信号からなる撮像画像の画像信号を得る。また、信号処理部１２６は、得られた画像信号に対して、例えば黒レベルの調整やデモザイクなどの各種の画像処理を施して、入出力部１２７に供給する。
入出力部１２７は、チップ外の後段のブロックと接続され、接続されたブロックとの情報の授受を行う。例えば入出力部１２７は、信号処理部１２６から供給された撮像画像の画像信号を後段のブロックへと出力する。
このような構成の固体撮像素子５１では、例えば画素信号算出時の基準となるレベルであるリセットレベルと、画素１３１が被写体からの光を受光して得られた信号レベルとがAD変換され、読み出し回路１２５へと供給される。
ここで、リセットレベルとは、電荷電圧変換部が所定電圧にリセット（初期化）されたリセット状態において電荷電圧変換部で得られる電圧信号のレベル（電圧）である。また、信号レベルとは電荷電圧変換部に光電変換部で得られた一部または全部の電荷が蓄積されている状態において、電荷電圧変換部で得られる電圧信号のレベル（電圧）である。
固体撮像素子５１では、画素１３１内において、リセットレベルとしての電圧信号が取得され、さらに取得された電圧信号が、参照信号供給部１２３から供給された参照信号と、カウンタ１２２から供給されたカウント信号とに基づいてAD変換される。そして、制御信号WORDにより画素１３１が選択されたとき、AD変換されたリセットレベルが読み出し回路１２５を介して信号処理部１２６へと供給される。
また、画素１３１では、画素１３１の露光後、画素１３１に蓄積されている電荷に応じた電圧信号が参照信号（判定レベル）と比較されて適応的に変換効率が変更されてから、信号レベルとしての電圧信号が取得される。そして、取得された電圧信号が、参照信号供給部１２３から供給された参照信号と、カウンタ１２２から供給されたカウント信号とに基づいてAD変換され、制御信号WORDにより画素１３１が選択されたとき、AD変換された信号レベルが読み出し回路１２５を介して信号処理部１２６へと供給される。
信号処理部１２６では、読み出し回路１２５により読み出されたリセットレベルと信号レベルとに基づいて画素信号が算出される。
なお、図４に示す固体撮像素子５１では、各種のドライバや、画素１３１での変換効率の初期化、信号比較器を制御する制御線等の図示は省略されている。また、図４に示す構成は、あくまで画素アレイ部１２１とその周辺回路の配置例であって本技術を限定するものではない。
〈画素の構成例〉
さらに図４に示した画素１３１は、より詳細には例えば図５に示すように構成される。なお、図５において、図３における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図５に示す画素１３１は、受光部１６１、信号比較器１６２、記憶部１６３、および記憶部１６４を有している。
この例では、受光部１６１が被写体からの光を受光して光電変換し、得られた電荷に対応する電圧信号を出力する。また、信号比較器１６２が、例えば図３の信号比較器２４に対応し、記憶部１６３および記憶部１６４が、それぞれ図３の記憶部２５および記憶部９１に対応する。また、受光部１６１と信号比較器１６２は、一部の素子を共有している。
受光部１６１は、光電変換部２１、転送トランジスタ１７１、電荷排出トランジスタ１７２、トランジスタ１７３、容量１７４、トランジスタ１７５、電荷電圧変換部１７６、増幅トランジスタ１７７、およびリセットトランジスタ１７８を有している。
転送トランジスタ１７１は、光電変換部２１と電荷電圧変換部１７６の間に設けられており、例えば図３の転送部２２に対応する。例えば転送トランジスタ１７１は、転送トランジスタ１７１のゲート電極に供給される駆動信号TG1が高レベルとなったとき、導通状態、つまりオンされた状態となり、光電変換部２１に蓄積されている電荷を電荷電圧変換部１７６に転送する。
電荷排出トランジスタ１７２は、光電変換部２１に接続され、電荷排出トランジスタ１７２のゲート電極に供給される駆動信号OFGが高レベルとなったとき、光電変換部２１に蓄積されている電荷を外部に排出する。
トランジスタ１７３の一方のソース／ドレイン領域は、光電変換部２１および電荷排出トランジスタ１７２に接続され、トランジスタ１７３の他方のソース／ドレイン領域は容量１７４に接続されている。トランジスタ１７３のゲート電極には、常に一定の電圧の駆動信号TG2が供給されており、トランジスタ１７３は、光電変換部２１から溢れた電荷を容量１７４に転送するオーバーフローパスとして機能する。
容量１７４は、トランジスタ１７３とトランジスタ１７５に接続され、トランジスタ１７３を介して光電変換部２１から転送されてきた電荷を蓄積する。すなわち、容量１７４は、光電変換部２１でオーバーフローした電荷を蓄積する。
トランジスタ１７５は、容量１７４と電荷電圧変換部１７６との間に設けられ、トランジスタ１７５のゲート電極に供給される制御信号Gainが高レベルとなったときにオンされた状態となり、容量１７４と電荷電圧変換部１７６を電気的に接続する。
すなわち、制御信号Gainが低レベルである場合には、容量１７４と電荷電圧変換部１７６とは電気的に分離された状態となっている。これに対して、制御信号Gainが高レベルである場合には、容量１７４と電荷電圧変換部１７６とが電気的に接続された状態となり、容量１７４の電荷蓄積容量が電荷電圧変換部１７６に付加される。
電荷電圧変換部１７６は寄生容量C11を有しており、転送トランジスタ１７１のソース／ドレイン領域、トランジスタ１７５のソース／ドレイン領域、リセットトランジスタ１７８のソース／ドレイン領域、および増幅トランジスタ１７７のゲート電極に接続されている。
電荷電圧変換部１７６は、転送トランジスタ１７１を介して光電変換部２１から転送されてきた電荷を蓄積するとともに、蓄積している電荷を電圧信号に変換して出力する浮遊拡散領域である。
例えば、制御信号Gainが低レベルである場合、容量１７４と電荷電圧変換部１７６とは電気的に分離されており、電荷電圧変換部１７６の電荷蓄積容量は寄生容量C11のみとなる。この状態では、電荷電圧変換部１７６における電荷の電圧信号への変換効率は高く、高ゲインの状態となっている。
これに対して、制御信号Gainが高レベルである場合、電荷電圧変換部１７６には容量１７４が電気的に接続された状態となり、電荷電圧変換部１７６の電荷蓄積容量は容量１７４の分だけ増加する。そうすると、電荷電圧変換部１７６の電位を変化させるのに必要な電荷量がより多くなるので、電荷電圧変換部１７６における変換効率はより低くなり、低変換効率、つまり低ゲインの状態となる。
画素１３１では、電荷電圧変換部１７６が図３の電荷電圧変換部２３に対応し、電荷電圧変換部１７６に容量１７４が接続されることで変換効率が変更される。
増幅トランジスタ１７７は、電荷電圧変換部１７６で得られた電流信号を出力する。
リセットトランジスタ１７８の一方のソース／ドレイン領域は電荷電圧変換部１７６に接続されており、リセットトランジスタ１７８の他方のソース／ドレイン領域は増幅トランジスタ１７７のソース／ドレイン領域に接続されている。
リセットトランジスタ１７８は、リセットトランジスタ１７８のゲート電極に供給される駆動信号RSTが高レベルとなったときにオンされた状態となり、電荷電圧変換部１７６および信号比較器１６２を初期化する。
また、信号比較器１６２は、受光部１６１から供給された電圧信号と、参照信号供給部１２３から供給された参照信号REFとを比較し、その比較結果を記憶部１６３および記憶部１６４に出力する。
信号比較器１６２は、初段に設けられた差動増幅器１８１、２段目に設けられたPFB（Positive Feedback）回路１８２、および出力側に設けられたインバータ１８３から構成される。
差動増幅器１８１には、受光部１６１の一部でもある増幅トランジスタ１７７およびリセットトランジスタ１７８と、トランジスタ１９１、トランジスタ１９２、トランジスタ１９３、トランジスタ１９４、トランジスタ１９５、およびトランジスタ１９６とが設けられている。
トランジスタ１９１の一方のソース／ドレイン領域は接地されており、トランジスタ１９１の他方のソース／ドレイン領域は増幅トランジスタ１７７およびトランジスタ１９２に接続されている。また、電流源であるトランジスタ１９１のゲート電極には、一定電圧の電圧信号Vbが供給される。なお、以下、トランジスタ１９１のゲート電極に印加される電圧を電圧Vbとも称することとする。
トランジスタ１９２は、トランジスタ１９１および増幅トランジスタ１７７と、トランジスタ１９３との間に設けられており、トランジスタ１９２のゲート電極には参照信号REFが供給される。また、増幅トランジスタ１７７は、ゲート電極に接続された電荷電圧変換部１７６に蓄積された電荷の量、すなわち電圧と、増幅トランジスタ１７７と対をなすトランジスタ１９２のゲート電極に供給される参照信号REFの電圧との電圧差に応じた電流信号を発生させる。これにより、増幅トランジスタ１７７で発生した電流信号に応じた電圧信号が、後段のPFB回路１８２へと出力される。
トランジスタ１９３は、pMOSトランジスタからなり、トランジスタ１９２とトランジスタ１９５との間に設けられている。トランジスタ１９３のゲート電極は接地されており、トランジスタ１９３は常にオンされた状態となっている。
トランジスタ１９４はpMOSトランジスタからなる。トランジスタ１９４の一方のソース／ドレイン領域はトランジスタ１９６のソース／ドレイン領域およびPFB回路１８２の入力側に接続されており、トランジスタ１９４の他方のソース／ドレイン領域は増幅トランジスタ１７７のソース／ドレイン領域およびリセットトランジスタ１７８のソース／ドレイン領域に接続されている。また、トランジスタ１９４のゲート電極はPFB回路１８２の出力側に接続されており、トランジスタ１９４は信号比較器１６２におけるパワーコントロールを行う。
トランジスタ１９５はpMOSトランジスタからなり、トランジスタ１９３を介してトランジスタ１９２に接続されている。トランジスタ１９６はpMOSトランジスタからなり、トランジスタ１９４を介して増幅トランジスタ１７７およびリセットトランジスタ１７８に接続されている。
また、トランジスタ１９５のゲート電極とトランジスタ１９６のゲート電極とが接続されているとともに、トランジスタ１９５のトランジスタ１９３側のソース／ドレイン領域は、トランジスタ１９５のゲート電極にも接続されている。差動増幅器１８１では、トランジスタ１９５とトランジスタ１９６からカレントミラー回路が構成されている。
このように構成される差動増幅器１８１は、電荷電圧変換部１７６で得られる電圧信号と、参照信号REFとを比較し、その比較結果をPFB回路１８２に出力する。すなわち、電荷電圧変換部１７６で得られる電圧信号と、参照信号REFとの差に応じた電圧信号（電流）が比較結果として出力される。
PFB回路１８２は、差動増幅器１８１から供給された比較結果に正帰還をかけて信号比較器１６２の動作速度を上げるとともに、比較結果をインバータ１８３に供給する。
PFB回路１８２には、トランジスタ１９７、トランジスタ１９８、トランジスタ１９９、およびトランジスタ２００が設けられている。
トランジスタ１９７はpMOSトランジスタからなり、トランジスタ１９７のゲート電極は、トランジスタ１９６のトランジスタ１９４側のソース／ドレイン領域に接続されている。また、トランジスタ１９８はpMOSトランジスタからなり、トランジスタ１９８の一方のソース／ドレイン領域はトランジスタ１９７のソース／ドレイン領域に接続され、トランジスタ１９８の他方のソース／ドレイン領域はトランジスタ１９９のゲート電極に接続されている。
トランジスタ１９８のゲート電極には、トランジスタ１９７のソース／ドレイン領域とトランジスタ１９９のゲート電極とを電気的に接続させるための駆動信号INI2が供給される。駆動信号INI2が低レベルとなるとトランジスタ１９８がオンされた状態となり、トランジスタ１９７とトランジスタ１９９が接続される。
トランジスタ１９９の一方のソース／ドレイン領域は接地されており、トランジスタ１９９の他方のソース／ドレイン領域はトランジスタ１９７のゲート電極、およびトランジスタ１９６のトランジスタ１９４側のソース／ドレイン領域に接続されている。
また、トランジスタ１９８のトランジスタ１９９側のソース／ドレイン領域には、トランジスタ１９４のゲート電極およびトランジスタ２００が接続されている。トランジスタ２００のゲート電極には、PFB回路１８２を初期化するための駆動信号INIが供給され、駆動信号INIが高レベルとなったとき、PFB回路１８２がリセットされる。
さらに、トランジスタ１９８のトランジスタ１９９側のソース／ドレイン領域には、インバータ１８３および記憶部１６３が接続されている。インバータ１８３は、トランジスタ１９８から供給された電圧信号（以下、電圧信号PFBOとも称する）、すなわち差動増幅器１８１による比較結果を反転させて記憶部１６４に供給する。
ここで、電荷電圧変換部１７６で得られる電圧信号が参照信号REFよりも高い（大きい）場合には、低レベルの電圧信号VCOがインバータ１８３から出力され、電荷電圧変換部１７６で得られる電圧信号が参照信号REFよりも低い（小さい）場合には、高レベルの電圧信号VCOがインバータ１８３から出力される。
記憶部１６３は、トランジスタ１９８から比較結果を示す電圧信号PFBOの供給を受け、電圧信号PFBOに応じた制御信号Gainを記憶するとともに、制御信号Gainをトランジスタ１７５のゲート電極に供給する。記憶部１６３は、制御信号Gainによりトランジスタ１７５をオンまたはオフさせ、容量１７４を電荷電圧変換部１７６に接続させたり、分離させたりすることで、変換効率の切り替えを制御する。
また、記憶部１６３は制御信号Gainの状態、つまり高ゲイン（高変換効率）の状態か低ゲイン（低変換効率）の状態かを示すゲイン判定信号を出力信号線９２に出力する。
記憶部１６３は、スイッチ２１１、NORゲート２１２、インバータ２１３、スイッチ２１４、トランジスタ２１５、およびトランジスタ２１６を有している。
スイッチ２１１は、供給された駆動信号GTRが高レベルとなるとオンして、トランジスタ１９８から供給された電圧信号PFBOをNORゲート２１２の入力端子に供給し、駆動信号GTRが低レベルとなるとオフする。
NORゲート２１２は、入力された制御信号HGFIXと、スイッチ２１１から供給された電圧信号PFBOまたはインバータ２１３から供給された信号とにより定まる値の制御信号Gainを、スイッチ２１４およびインバータ２１３に供給する。すなわち、NORゲート２１２から出力された制御信号Gainは、スイッチ２１４を介してトランジスタ１７５のゲート電極に供給される。このスイッチ２１４には駆動信号GTRが供給され、スイッチ２１４は、供給される駆動信号GTRが高レベルとなるとオフし、駆動信号GTRが低レベルとなるとオンする。
インバータ２１３は、供給された駆動信号GTRが低レベルであるときに動作し、NORゲート２１２から供給された制御信号Gainを反転させて、トランジスタ２１５のゲート電極およびNORゲート２１２に供給する。
したがって、駆動信号GTRが高レベルである場合には、スイッチ２１１からの電圧信号PFBOがNORゲート２１２の入力端子に供給され、駆動信号GTRが低レベルである場合には、インバータ２１３からの反転された制御信号GainがNORゲート２１２の入力端子に供給される。
トランジスタ２１５は、インバータ２１３からトランジスタ２１５のゲート電極に供給された電圧信号、すなわち反転された制御信号Gainに応じて、ゲイン判定信号を出力する。トランジスタ２１５の一方のソース／ドレイン領域は接地されており、トランジスタ２１５の他方のソース／ドレイン領域はトランジスタ２１６のソース／ドレイン領域に接続されている。
トランジスタ２１６は、外部からトランジスタ２１６のゲート電極に供給された制御信号WORDに応じて、トランジスタ２１５から供給されたゲイン判定信号を出力信号線９２に出力する。制御信号WORDに応じて出力されるゲイン判定信号は、必要に応じて変更が行われた後の変換効率を示す信号となっている。
記憶部１６４は複数のD-Latch回路からなり、信号比較器１６２のインバータ１８３から供給された電圧信号VCOに応じて、出力信号線９２を介してカウンタ１２２から供給されたカウント信号をラッチする（取り込む）ことで、AD変換されたリセットレベルや信号レベルを得る。また、記憶部１６４は得られたAD変換後のリセットレベルや信号レベルを、出力信号線９２を介して読み出し回路１２５に出力する。
記憶部１６４を構成するD-Latch回路はトランジスタ２２１、トランジスタ２２２、およびトランジスタ２２３を備えている。
トランジスタ２２１のゲート電極にはインバータ１８３が接続されている。トランジスタ２２１の一方のソース／ドレイン領域には出力信号線９２が接続されており、トランジスタ２２１の他方のソース／ドレイン領域にはトランジスタ２２２のゲート電極が接続されている。また、トランジスタ２２１のソース／ドレイン領域と、トランジスタ２２２のゲート電極との間には寄生容量C12がある。なお、面積に余裕がある場合には、トランジスタ２２１のソース／ドレイン領域と、トランジスタ２２２のゲート電極との間に寄生容量C12ではなく、容量素子を設けるようにしてもよい。
トランジスタ２２１は、インバータ１８３からゲート電極に供給された電圧信号VCOが高レベルであるときにオン状態となり、出力信号線９２を介してカウンタ１２２から供給されたカウント信号を寄生容量C12に供給する。
各D-Latch回路の寄生容量C12に電荷として保持されているカウント信号からなる信号は、AD変換後のリセットレベルまたは信号レベルとなっている。換言すれば、各D-Latch回路の寄生容量C12は、リセットレベルや信号レベルの１ビット分の信号を各々保持する。
トランジスタ２２２の一方のソース／ドレイン領域は接地されており、トランジスタ２２２の他方のソース／ドレイン領域はトランジスタ２２３のソース／ドレイン領域に接続されている。トランジスタ２２２は、寄生容量C12に保持されているカウント信号（電荷）に応じた信号を出力する。トランジスタ２２３の一方のソース／ドレイン領域は出力信号線９２に接続されており、トランジスタ２２３の他方のソース／ドレイン領域はトランジスタ２２２のソース／ドレイン領域に接続されている。
トランジスタ２２３は、外部からトランジスタ２２３のゲート電極に供給された制御信号WORDに応じて、トランジスタ２２２から供給された信号を出力信号線９２に出力する。
〈撮像処理の説明〉
続いて、図４に示した固体撮像素子５１の動作について説明する。
固体撮像素子５１は、撮像指示がなされると固体撮像素子５１の各部を駆動させて撮像処理を行い、得られた撮像画像を出力する。以下、図６のタイミングチャートを参照して、固体撮像素子５１による撮像処理について説明する。
なお、図６において、横方向は時間を示しており、縦方向は電位（電圧）を示している。特に、図中、信号等が上に突である状態は高レベルの状態を示しており、下に突である状態は低レベルの状態を示している。
図６では、折れ線L11乃至折れ線L19は、駆動信号OFG、駆動信号RST、駆動信号TG1、駆動信号INI、駆動信号INI2、制御信号HGFIX、駆動信号GTR、制御信号Gain、および参照信号REFの波形を示している。また、点線の曲線L20は電荷電圧変換部１７６の電圧（以下、電圧FDとも称する）、つまり電荷電圧変換部１７６で得られる電圧信号を示している。
さらに、折れ線L21乃至折れ線L24は、カウント信号BITXn、電圧信号PFBO、電圧信号VCO、および制御信号WORDを示している。カウント信号BITXnはカウンタ１２２から出力されるカウント信号である。折れ線L25は出力信号線９２の電位Coln、つまり出力信号線９２を介して読み出されるリセットレベルや信号レベルを示している。
撮像処理が開始されると、まず時刻t1において駆動信号RSTが高レベルとされてリセットトランジスタ１７８がオンされ、電荷電圧変換部１７６および差動増幅器１８１が所定電圧に初期化される。また、駆動信号INIおよび駆動信号INI2が高レベルとされて、トランジスタ１９８がオフされるとともにトランジスタ２００がオンされ、PFB回路１８２が初期化される。このときトランジスタ１９４はオンされた状態となる。
また、NORゲート２１２に供給される制御信号HGFIXは高レベルの状態とされる。制御信号HGFIXが高レベルである状態では、制御信号Gainは低レベルとなる。したがって、画素１３１では容量１７４が電荷電圧変換部１７６と電気的に分離された状態、つまり高ゲインの状態となっている。
続いて、駆動信号RSTが低レベルとされてリセットトランジスタ１７８がオフされ、これにより差動増幅器１８１の閾値ばらつきが記憶される。つまり、参照信号REFと電荷電圧変換部１７６の電圧FDが等しくなり、差動増幅器１８１ごとのばらつきの影響がなくなる。
また、時刻t2において駆動信号INI2が低レベルとされてトランジスタ１９８がオンされた後、駆動信号INIも低レベルとされて初期化が解除される。また、参照信号供給部１２３はトランジスタ１９２に供給する参照信号REFのレベルを所定レベルまで持ち上げることでAD変換の開始準備を行う。
さらに、露光調整が必要な場合には駆動信号OFGが高レベルとされて電荷排出トランジスタ１７２がオンされ、光電変換部２１が初期化された後、さらに駆動信号OFGが低レベルとされて電荷排出トランジスタ１７２がオフされる。電荷排出トランジスタ１７２がオフされると、光電変換部２１（画素１３１）の露光、つまり撮像画像を得るための光電変換部２１での光電変換と電荷の蓄積が開始される。なお、露光調整が不要である場合には、駆動信号OFGは入力されず、１Ｖ期間分の時間が光電変換部２１の露光時間となる。
また、参照信号供給部１２３は参照信号REFとしてスロープをトランジスタ１９２に供給し、カウンタ１２２は出力信号線９２を介してトランジスタ２２１に、カウント信号BITXnを供給する。これにより、高ゲイン状態におけるリセットレベルの取得が開始される。
リセットレベルの取得開始直後においては、参照信号REFが電圧FD（電位）よりも高いので電圧信号VCOは高レベルとなっている。そのため、トランジスタ２２１がオンされた状態となり、カウント信号BITXnが順次、トランジスタ２２１を介して寄生容量C12に供給されていき、書き込まれる。
そして、時刻t3において参照信号REFが電圧FDに近くなりトランジスタ１９６のソース／ドレイン領域の電圧が下がるとトランジスタ１９７がオンし、これによりトランジスタ１９９のゲート電極に印加される電圧が引き上げられる。すると、トランジスタ１９９がオン状態となってトランジスタ１９７のゲート電極に印加される電圧が引下げられる。これにより、正帰還がかかり、信号比較器１６２がさらに高速に動作することになる。
その後、参照信号REFが電圧FDよりも低くなって、電圧信号VCOが高レベルから低レベルに反転すると、トランジスタ２２１がオフされてカウント信号BITXnが寄生容量C12に供給されない状態となる。
このとき各D-Latch回路の寄生容量C12に保持されているカウント信号BITXnに対応する電荷（電圧）が高ゲイン状態におけるAD変換されたリセットレベルとなっている。つまり、リセットレベルを示すアナログ信号（アナログ値）である電圧FDの電圧信号が、デジタル信号（デジタル値）に変換されたことになる。
また、電圧信号VCOが低レベルへと反転すると、トランジスタ１９４がオフされるため、差動増幅器１８１におけるトランジスタ１９２側（トランジスタ１９５側）に電流が流れるようになる。するとPFB回路１８２（トランジスタ１９６側）に流れる電流の量は、電圧Vbで制限される電流値そのものがカレントミラーによりコピーされる量に制限される。
つまり、PFB回路１８２には電圧信号VCOの反転前は電圧Vbにより定まるIbだけ電流が流れるが、反転時に瞬間的に電流が増加した後、PFB回路１８２に流れる電流は合計で2Ibで制限される電流に落ち着くことになる。これにより、電流値Ibをなるべく絞り、電圧信号VCOの反転に必要なときのみ電流を供給し、その後電流を絞る機構を実現することができる。すなわち、低消費電力で高速に動作する信号比較器１６２を実現することができる。
また、リセットレベルの取得が終了すると、時刻t4において参照信号REFの電圧が一定の値まで下げられ、トランジスタ１９２がオフされる。このようにすることで差動増幅器１８１内の定常電流を低減させることができる。
時刻t5において制御信号WORDが高レベルとされて画素１３１が行単位で選択されると、トランジスタ２２３がオンされて寄生容量C12に保持されている高ゲイン状態のリセットレベルが読み出される。すなわち、出力信号線９２を介して読み出し回路１２５によってリセットレベルが読み出され、信号処理部１２６に供給される。そして読み出されたリセットレベルは信号処理部１２６内のフレームメモリに記憶される。
なお、より詳細にはリセットレベルの読み出し時には、出力信号線９２が高レベルの電位にプリチャージされた後、制御信号WORDにより画素行が選択され、トランジスタ２２３がオンされる。すると、寄生容量C12に保持されている電荷に応じてトランジスタ２２２がオン状態となるか、またはオフ状態のままとなり、その状態に応じた出力信号線９２の電位が読み出し回路１２５により検出されてリセットレベルとして読み出される。
具体的には、寄生容量C12にカウント信号が保持されており、トランジスタ２２２がオンされる場合には、出力信号線９２に電流が流れて出力信号線９２の電位が低レベルとなる。逆に寄生容量C12にカウント信号が保持されておらず、トランジスタ２２２がオフのままであると、出力信号線９２には電流が流れないので出力信号線９２の電位は高レベルのままとなる。
読み出し回路１２５は、このような出力信号線９２の電位の変化を検出することで、リセットレベルの読み出しを行う。
また、選択された状態の画素１３１においてリセットレベルが読み出されると、その後、制御信号WORDが低レベルとされて選択が解除される。垂直駆動回路１２４は、制御信号WORDにより各画素行を順番に選択し、リセットレベルを読み出していく。
次に、時刻t6において駆動信号TG1が高レベルとされて転送トランジスタ１７１がオンされ、光電変換部２１に蓄積されている電荷が電荷電圧変換部１７６に転送される。
このとき、駆動信号INIおよび駆動信号INI2が高レベルとされて、トランジスタ１９８がオフされるとともにトランジスタ２００がオンされ、PFB回路１８２が初期化される。また、参照信号REFのレベルも所定レベルまで引き上げられる。なお、ここでは駆動信号RSTは低レベルのままとされる。
その後、駆動信号TG1が低レベルとされて転送トランジスタ１７１がオフされ、光電変換部２１（画素１３１）の露光期間が終了すると、時刻t7で駆動信号INI2が低レベルに戻されてPFB回路１８２の初期化が終了される。また、駆動信号INIも低レベルとされてトランジスタ２００もオフされる。
このように露光期間終了後、電荷電圧変換部１７６に光電変換部２１から転送された電荷が蓄積されている状態となると、時刻t8において、参照信号供給部１２３は参照信号REFを判定レベルに引き下げる。すると信号比較器１６２において、参照信号REFと電圧FDが比較され、高ゲインのままとするか、または低ゲインに変更するかが判定される。
すなわち、光電変換部２１で得られた信号量が少なく、参照信号REFよりも電圧FDが高い（大きい）場合には、比較結果として高レベルの電圧信号PFBOが得られる。このような場合には高ゲインのままとされる。
逆に、光電変換部２１で得られた信号量が多く、参照信号REFが電圧FDよりも高い場合には、比較結果として低レベルの電圧信号PFBOが得られる。このような場合には低ゲインへの切り替えが行われることになる。
また、参照信号REFと電圧FDが比較されるとき、その比較結果に応じた制御信号Gainが出力されるように、時刻t8において制御信号HGFIXが低レベルとされる。
時刻t9において、比較結果に応じた制御信号Gainを出力するための駆動信号GTRが高レベルとされる。これにより、スイッチ２１１がオンされ、比較結果としての電圧信号PFBOがトランジスタ１９８からNORゲート２１２に入力される。つまり、駆動信号GTRが高レベルとされると、比較結果としての電圧信号PFBOがNORゲート２１２に取り込まれる。
NORゲート２１２は、入力された電圧信号PFBOと制御信号HGFIXとに基づいて制御信号Gainを生成し、出力する。なお、この状態では、スイッチ２１４がオフされているため、NORゲート２１２から出力された制御信号Gainは、トランジスタ１７５のゲート電極には供給されず、インバータ２１３のみに供給される。
このようにして電荷電圧変換部１７６の変換効率を変更するかの判定が行われ、制御信号Gainが生成されると、その後、駆動信号GTRが低レベルとされる。
すると、スイッチ２１１がオフされてNORゲート２１２とPFB回路１８２とが電気的に切り離されるとともに、スイッチ２１４がオンされ、NORゲート２１２から出力された制御信号Gainがスイッチ２１４を介してトランジスタ１７５のゲート電極に供給される。
このとき、駆動信号GTRが低レベルとされるのでインバータ２１３も動作することになる。すなわち、インバータ２１３は、NORゲート２１２から供給された制御信号Gainを反転させてNORゲート２１２に入力する。この場合、NORゲート２１２に入力される、反転された制御信号Gainは、NORゲート２１２がPFB回路１８２から切り離される直前にNORゲート２１２へと取り込まれた電圧信号PFBOと同じレベルとなるので、NORゲート２１２から出力される制御信号Gainは変化しない。
以上のようにして変換効率を変更するかの判定が行われ、その判定結果に応じた制御信号Gainがトランジスタ１７５に供給されると、トランジスタ１７５は制御信号Gainに応じてオンまたはオフし、電荷電圧変換部１７６の変換効率が適宜変更される。
例えば、NORゲート２１２は参照信号REFよりも電圧FDが高く、電圧信号PFBOが高レベルであった場合には、制御信号Gainとして低レベルの信号を出力する。この場合、光電変換部２１で得られた信号量は少ないので、容量１７４には光電変換部２１から溢れ出た電荷は蓄積されていないはずである。
制御信号Gainが低レベルであるときにはトランジスタ１７５はオフされたままであるので、容量１７４は電荷電圧変換部１７６に接続されず、電荷電圧変換部１７６の変換効率は高いまま、つまり高ゲインの状態のままとされる。
これに対して、NORゲート２１２は参照信号REFが電圧FDよりも高く、電圧信号PFBOが低レベルであった場合には、制御信号Gainとして高レベルの信号を出力し、電荷電圧変換部１７６の変換効率が変更されるように制御する。
この場合、光電変換部２１で得られた信号量は多いので、容量１７４には光電変換部２１から溢れ出た電荷が蓄積されているはずである。すなわち、光電変換部２１において、光電変換部２１の飽和信号量以上に発生した信号電荷はオバーフローし、トランジスタ１７３を介して容量１７４に供給され、蓄積される。
このようにすることで、時刻t6で電荷電圧変換部１７６に読み出された電荷（信号）は、光電変換部２１の飽和信号量近くの信号になり、低ゲインが選択されることになる。つまり、制御信号Gainが高レベルとなる。
制御信号Gainが高レベルであるときにはトランジスタ１７５はオンされた状態となり、容量１７４が電荷電圧変換部１７６に接続され、電荷電圧変換部１７６の変換効率がより低い変換効率に変更される。つまり低ゲインの状態に変更される。
電荷電圧変換部１７６の変換効率が変更され、容量１７４が電荷電圧変換部１７６に接続されると、容量１７４に蓄積されている電荷も電圧へと変換されるので、光電変換部２１で得られた電荷（信号）を無駄なく読み出すことができる。
また、この場合、電荷電圧変換部１７６に容量１７４が付加されるので、低ゲインへと変換効率が変更されると電圧FDが変化する。しかし、参照信号REFよりも電圧FDが高くなったとしても、NORゲート２１２とPFB回路１８２とは電気的に切り離されているので、制御信号Gainが反転してしまうこともない。
時刻t10において駆動信号INIおよび駆動信号INI2が高レベルとされて、トランジスタ１９８がオフされるとともにトランジスタ２００がオンされ、PFB回路１８２が初期化される。また、参照信号REFのレベルも所定レベルまで引き上げられ、スロープ供給の準備が行われる。
その後、駆動信号INI2が低レベルに戻されてトランジスタ１９８がオンされ、PFB回路１８２の初期化が終了される。また、時刻t11で駆動信号INIも低レベルとされてトランジスタ２００もオフされる。
初期化が終了すると、参照信号供給部１２３は参照信号REFとしてスロープをトランジスタ１９２に供給し、カウンタ１２２は出力信号線９２を介してトランジスタ２２１にカウント信号BITXnを供給する。
これにより、信号レベルの取得が開始される。このとき、電荷電圧変換部１７６、または電荷電圧変換部１７６と電荷電圧変換部１７６に接続された容量１７４には、露光期間中に光電変換部２１で得られた電荷が蓄積されている状態となっている。
信号レベルの取得開始直後においては、参照信号REFが電圧FDよりも高い（大きい）ので電圧信号VCOは高レベルとなっている。そのため、トランジスタ２２１がオンされた状態となり、カウント信号BITXnが順次、トランジスタ２２１を介して寄生容量C12に供給される。
その後、例えば時刻t12で参照信号REFが電圧FDよりも低く（小さく）なって電圧信号VCOが、高レベルから低レベルに反転すると、トランジスタ２２１がオフされてカウント信号BITXnが寄生容量C12に供給されない状態となる。このとき各D-Latch回路の寄生容量C12に保持されているカウント信号BITXnに対応する電荷（電圧）がAD変換された信号レベルとなっている。つまり、信号レベルを示すアナログ信号（アナログ値）である電圧FDの電圧信号が、デジタル信号（デジタル値）に変換されたことになる。
また、信号レベルの取得が終了すると、時刻t13においてリセットレベルの取得時と同様に、参照信号REFの電圧が一定の値まで下げられ、トランジスタ１９２がオフされる。
そして時刻t14において制御信号WORDが高レベルとされて画素１３１が行単位で選択されると、リセットレベルの読み出し時と同様に、トランジスタ２２３がオンされて寄生容量C12に保持されている信号レベルが読み出される。
すなわち、出力信号線９２を介して読み出し回路１２５によって信号レベルが読み出され、信号処理部１２６に供給される。そして読み出された信号レベルは信号処理部１２６内のフレームメモリに記憶される。
また、信号レベルの読み出し時には、同時にゲイン判定信号の読み出しも行われる。このゲイン判定信号の読み出しも信号レベルの読み出しと同様に、出力信号線９２が高レベルの電位にプリチャージされてから行われる。
すなわち、制御信号WORDによりトランジスタ２１６がオンされると、インバータ２１３の出力である、反転された制御信号Gainに応じてトランジスタ２１５がオンの状態またはオフされたままの状態となる。読み出し回路１２５は、トランジスタ２１５のオンまたはオフの状態により定まる出力信号線９２の電位を検出することでゲイン判定信号を読み取り、信号処理部１２６に供給する。
信号処理部１２６は、ゲイン判定信号が高ゲインを示す信号であった場合、フレームメモリからリセットレベルと信号レベルを読み出して、リセットレベルと信号レベルの差を求め、得られた値をデジタル信号である画素信号の値（CDS（Correlated Double Sampling）の信号）とする。また、算出された画素信号の値はフレームメモリに供給され、記憶される。
これに対して、信号処理部１２６はゲイン判定信号が低ゲインを示す信号であった場合、フレームメモリからリセットレベルと信号レベルを読み出して、リセットレベルを破棄し、信号レベルをフレームメモリに書き戻す。
垂直駆動回路１２４は、制御信号WORDにより各画素行を順番に選択し、信号レベルとゲイン判定信号の読み出しを行っていく。
次に、低ゲインの状態におけるリセットレベルを取得するため、時刻t15において駆動信号RSTが高レベルとされてリセットトランジスタ１７８がオンされ、電荷電圧変換部１７６および差動増幅器１８１が所定電圧に初期化される。また、駆動信号INIおよび駆動信号INI2が高レベルとされて、トランジスタ１９８がオフされるとともにトランジスタ２００がオンされ、PFB回路１８２が初期化される。
その後、駆動信号RSTおよび駆動信号INI2が低レベルに戻されて初期化が解除され、さらに時刻t16で駆動信号INIも低レベルに戻される。また、このとき参照信号REFのレベルも所定レベルまで引き上げられ、スロープ供給の準備が行われる。
この状態では、ゲイン判定信号が低ゲインを示す信号であったときには、容量１７４は電荷電圧変換部１７６に接続されたままの状態、つまり低ゲインの状態となっている。
続いて、参照信号供給部１２３は参照信号REFとしてスロープをトランジスタ１９２に供給し、カウンタ１２２は出力信号線９２を介してトランジスタ２２１にカウント信号BITXnを供給する。これにより、低ゲインの状態におけるリセットレベルの取得が開始される。低ゲインのリセットレベルの取得時には、高ゲインのリセットレベルの取得時と同様の動作が行われる。
すなわち、リセットレベルの取得開始直後においては、参照信号REFが電圧FDよりも高く（大きく）電圧信号VCOは高レベルとなっているので、カウント信号BITXnが寄生容量C12に供給される。
その後、時刻t17で参照信号REFが電圧FDよりも低く（小さく）なって電圧信号VCOが、高レベルから低レベルに反転すると、トランジスタ２２１がオフされてカウント信号BITXnが寄生容量C12に供給されない状態となる。このとき各D-Latch回路の寄生容量C12に保持されているカウント信号BITXnに対応する電荷（電圧）が、AD変換された低ゲインにおけるリセットレベルとなっている。つまり、リセットレベルを示すアナログ信号（アナログ値）である電圧FDの電圧信号が、デジタル信号（デジタル値）に変換されたことになる。
また、リセットレベルの取得が終了すると、参照信号REFの電圧が一定の値まで下げられ、トランジスタ１９２がオフされる。
そして時刻t18において制御信号WORDが高レベルとされて画素１３１が行単位で選択されると、高ゲインのリセットレベルの読み出し時と同様に、トランジスタ２２３がオンされて寄生容量C12に保持されているリセットレベルが読み出される。
すなわち、出力信号線９２を介して読み出し回路１２５によってリセットレベルが読み出され、信号処理部１２６に供給される。そして読み出されたリセットレベルは信号処理部１２６内のフレームメモリに記憶される。
信号処理部１２６は、時刻t14で読み出されたゲイン判定信号が低ゲインを示す信号であった場合、フレームメモリからリセットレベルと信号レベルを読み出して、リセットレベルと信号レベルの差を求め、得られた値を画素信号の値（DDS（Double Data Sampling）の信号）とする。そして、信号処理部１２６は、得られたデジタル信号である画素信号の値を、入出力部１２７を介して外部に出力する。
これに対して、信号処理部１２６はゲイン判定信号が高ゲインを示す信号であった場合、フレームメモリに既に記憶されている画素信号の値を、入出力部１２７を介して外部に出力する。
垂直駆動回路１２４は、制御信号WORDにより各画素行を順番に選択し、リセットレベルの読み出しを行っていく。
このようにして全画素行が選択され、画素アレイ部１２１の全画素の画素信号が得られると、それらの画素の画素信号からなる撮像画像の画像信号が得られたことになる。静止画像としての撮像画像や、動画像としての１フレーム分の撮像画像が得られると、撮像処理は終了する。なお、撮像画像が動画像である場合には、１フレーム分の撮像画像が取得された後、次のフレームの撮像が開始されることになる。
以上のようにして固体撮像素子５１は、画素１３１ごとに、参照信号REFと電荷電圧変換部１７６の電圧FDとを比較して、その比較結果に応じて画素１３１の変換効率を、露光期間後かつ信号レベルの取得前に適応的に変化させる。
これにより、高ゲイン（低照度）か低ゲイン（高照度）かに応じて画素１３１ごとに最適な変換効率を設定することができ、黒つぶれや白とびが抑制された高品質な撮像画像を得ることができる。また、適応的に変換効率を変化させることで、信号レベルの取得および読み出し回数を１度だけとすることができ、より迅速に撮像画像を得ることができる。
また、固体撮像素子５１は、変換効率を変更するための信号比較器１６２を利用して画素１３１ごとにAD変換も行うため、全画素１３１で同時にAD変換を行うことができ、グローバルシャッタ機能を実現することもできる。
なお、図５に示した画素１３１では、変換効率の切り替えは低ゲインと高ゲインの２パターン（２段階）である例について説明したが、３パターン以上の切り替えを行う場合でも２パターンの場合と同様の駆動で撮像画像の画像信号を得ることができる。
そのような場合、最も高いゲイン（高変換効率）の状態を初期値として動作させることでCDSにより画素信号を取得し、それ以外の低いゲインについてはDDSにより画素信号を取得すればよい。CDSによる画素信号の取得時にはkTCノイズ（リセットノイズ）を除去することができ、DDSによる画素信号の取得時には信号量が十分であるので、kTCノイズは無視することができる。CDSとDDSの切り替わり、すなわち上述した判定レベルは、例えば32dB以上のＳ／Ｎ比がある個所であることが望ましい。
〈第１の実施の形態の変形例２〉
〈画素の構成例〉
また、図２に示した画素６１において、電荷電圧変換部２３で得られたリセットレベルや信号レベルを示すアナログ信号と、デジタル信号であるゲイン判定信号とが外部に出力されるようにしてもよい。
そのような場合、固体撮像素子５１の画素は、例えば図７に示すように構成される。なお、図７において、図２における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図７の例では、画素２６１は、光電変換部２１、転送部２２、電荷電圧変換部２３、信号比較器２４、記憶部２５、および出力回路２７１を有している。
図７の画素２６１では、出力回路２７１には垂直信号線２７２が接続されており、この垂直信号線２７２には図示せぬ電流源が接続されて、ソースフォロワ構成とされている。
出力回路２７１は、外部から供給された制御信号SELにより選択されたとき、電荷電圧変換部２３から供給された電圧信号に応じたアナログ信号（アナログ値）を、リセットレベルまたは信号レベルを示す信号として垂直信号線２７２に出力する。
ここで、信号レベルのアナログ値の出力と、各変換効率におけるリセットレベルのアナログ値の出力は、例えば図６を参照して説明した場合と同様の駆動およびタイミングで行われるようにすればよい。
記憶部２５は信号比較器２４から供給された比較結果から得られる制御信号Gainを記憶するとともに、制御信号Gainにより得られるゲイン判定信号も記憶する。また、記憶部２５は出力信号線２７３に接続されており、外部から供給された制御信号SELにより選択されたとき、記憶しているゲイン判定信号を出力信号線２７３に出力する。このとき出力されるゲイン判定信号は、必要に応じて変更された後の変換効率を示す信号となっている。
〈固体撮像素子の構成例〉
また、図７に示した画素２６１を有する固体撮像素子５１は、例えば図８に示す構成とすることができる。なお、図８において、図７または図４における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図８に示す固体撮像素子５１には、１つのチップ上に画素アレイ部３０１、参照信号供給部１２３、垂直駆動回路３０２、カラム処理部３０３、信号処理部３０４、および入出力部１２７が設けられている。
画素アレイ部３０１には、図７に示した画素２６１が行列状に複数配置されている。なお、図８では画素アレイ部３０１には１つの画素２６１のみが図示されているが、実際には複数の画素２６１が設けられている。
画素アレイ部３０１に設けられた各画素２６１は、垂直信号線２７２および出力信号線２７３によりカラム処理部３０３に接続されており、例えば１つの垂直信号線２７２や出力信号線２７３には、図中、縦方向、すなわち列方向（垂直方向）に並ぶ複数の画素２６１が接続されている。
また、図中、横方向、すなわち行方向（水平方向）に並ぶ複数の画素２６１は、水平方向に長い制御線を介して参照信号供給部１２３に接続されている。さらに、行方向に並ぶ複数の画素２６１は、水平方向に長い他の制御線を介して垂直駆動回路３０２にも接続されている。
参照信号供給部１２３は、参照信号REFを各画素２６１の信号比較器２４に供給する。この例では、信号比較器２４ではAD変換は行われないので、必要に応じて判定レベルの参照信号REFのみが供給される。つまり、スロープの供給は行われない。
垂直駆動回路３０２は、制御線を介して画素２６１の出力回路２７１および記憶部２５に制御信号SELを供給することで、行単位で画素２６１を選択する。
カラム処理部３０３は、垂直信号線２７２を介して画素２６１の出力回路２７１から供給されたアナログ信号であるリセットレベルおよび信号レベルをAD変換する。
また、カラム処理部３０３は、出力信号線２７３を介して画素２６１の記憶部２５から供給されたゲイン判定信号に基づいて、AD変換されたリセットレベルと信号レベルとの差を求めてCDSまたはDDSによりデジタル信号である画素信号を算出し、信号処理部３０４に供給する。
信号処理部３０４は、カラム処理部３０３から供給された各画素２６１の画素信号からなる撮像画像の画像信号に対して、例えば黒レベルの調整やデモザイクなどの各種の画像処理を施して、入出力部１２７に供給する。
固体撮像素子５１が図８に示した構成とされ、画素２６１の外部にあるカラム処理部３０３でリセットレベルや信号レベルのAD変換が行われる場合には、全画素２６１で一斉にAD変換を行うことができない。そのため、グローバルシャッタではなくローリングシャッタでの撮像となる。
なお、カラム処理部３０３を構成するAD変換回路としては、シングルスロープ型の回路が面積的に小さく、カラム処理部３０３を小型化することができるが、その他、サイクリック型、２段サイクリック型、パイプライン型、逐次比較型など、どのような種類の回路であってもよい。また、画素２６１において、信号比較器２４の回路をオペアンプ構成として入出力をショートさせてユニティゲインのバッファとし、そのユニティゲインのバッファをソースフォロワ回路を構成する出力回路２７１の代わりとして使用してもよい。
〈第１の実施の形態の変形例３〉
〈画素の構成例〉
さらに図７に示したアナログ読み出しの画素構成に、電荷保持用のアナログメモリを設け、グローバルシャッタ機能を実現できるようにしてもよい。
例えば図５に示した画素１３１のように全画素１３１で一斉に画素１３１内の信号比較器１６２を用いてAD変換を行うとグローバルシャッタ機能を実現することができる。
しかし、図７に示した画素２６１のようにカラム処理部３０３が画素２６１からリセットレベルや信号レベルを示すアナログ信号を読み出す場合には、画素行が順番にスキャン（選択）されるため、グローバルシャッタ機能を実現することはできない。
そこで、画素２６１内に電荷保持用のアナログメモリを設け、全画素２６１一斉に信号をアナログメモリに転送することで、グローバルシャッタ機能と、変換効率の適応的な変更とを実現するようにしてもよい。
そのような場合、図８に示した固体撮像素子５１の画素２６１は、例えば図９に示すように構成される。なお、図９において図７における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図９に示す画素２６１は、光電変換部２１、転送部２２、電荷電圧変換部２３、信号比較器２４、記憶部２５、出力回路２７１、および記憶部３３１を有している。
図９に示す画素２６１の構成は、転送部２２と電荷電圧変換部２３の間に記憶部３３１が設けられている点で図７の画素２６１の構成と異なり、その他の点では図７の画素２６１と同じ構成とされている。
記憶部３３１は、アナログメモリであり、転送部２２を介して光電変換部２１から供給された電荷を一時的に保持するとともに、保持している電荷を電荷電圧変換部２３に供給する。このように光電変換部２１と電荷電圧変換部２３との間に、電荷を一時的に保持する記憶部３３１を設けることで、グローバルシャッタ機能と変換効率の適応的な変更とを実現することができる。
〈第２の実施の形態〉
〈固体撮像素子の構成例〉
なお、以上においては電荷電圧変換部の変換効率を変更するための信号比較器が画素内に設けられる例について説明したが、画素外に設けられるようにしてもよい。
そのような場合、本技術を適用した固体撮像素子では、例えば図１０に示すように画素外のカラム処理部に信号比較器が設けられている。なお、図１０において図１における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図１０に示す固体撮像素子３６１は、画素３７１とカラム処理部３７２を有している。ここでは、図中、縦方向の点線の左側にある各素子が画素３７１内に設けられた素子を示しており、図中、縦方向の点線の右側にある各素子がカラム処理部３７２内に設けられた素子を示している。なお、より詳細には固体撮像素子３６１には、複数の画素３７１が設けられている。
画素３７１には光電変換部２１、転送部２２、および電荷電圧変換部２３と、ソースフォロワ回路３８１を構成する一部の回路とが設けられている。また、カラム処理部３７２には、ソースフォロワ回路３８１を構成する一部の回路と、信号比較器２４および記憶部２５とが設けられている。
固体撮像素子３６１では、ソースフォロワ回路３８１により電荷電圧変換部２３で得られた電圧信号のソースフォロワ読み出しが行われ、読み出された電圧信号が信号比較器２４に供給される。
信号比較器２４は、参照信号REFとしてのスロープが供給されたときには、ソースフォロワ回路３８１から供給された電圧信号、すなわちリセットレベルや信号レベルを示すアナログ信号と参照信号REFとを比較する。そして、その比較結果に基づいてAD変換が行われる。
また、信号比較器２４は、判定レベルの参照信号REFが供給されたときには、ソースフォロワ回路３８１から供給された電圧信号と参照信号REFとを比較する。そして、その比較結果に基づいて変換効率が適応的に切り替えられる。
このように固体撮像素子３６１では、AD変換用の信号比較器２４が用いられて画素３７１外で変換効率の切り替えが制御される。
〈固体撮像素子の具体的な構成例〉
続いて、図１０を参照して説明したように信号比較器２４が画素３７１外のカラム処理部３７２に設けられた固体撮像素子３６１のより具体的な実施の形態について説明する。
図１１は、固体撮像素子３６１の具体的な構成例を示す図である。なお、図１１において図１０における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図１１では、図中、横方向の点線の上側および下側が、それぞれ画素３７１およびカラム処理部３７２となっている。
画素３７１では、半導体基板上のP型ウェル４０１に光電変換部２１、転送トランジスタ４１１、電荷電圧変換部４１２、トランジスタ４１３、容量４１４、およびリセットトランジスタ４１５が設けられている。
光電変換部２１は、P型ウェル４０１内に設けられたP＋型半導体領域４１６とn−型半導体領域４１７とからなり、入射した光を光電変換し、その結果得られた電荷を蓄積する。また、光電変換部２１と電荷電圧変換部４１２の間に設けられた転送トランジスタ４１１は、ゲート電極に供給される駆動信号TRGが高レベルとなったとき導通状態（オン状態）となり、光電変換部２１に蓄積されている電荷を電荷電圧変換部４１２に転送する。転送トランジスタ４１１は図１０に示した転送部２２に対応する。
電荷電圧変換部４１２は、P型ウェル４０１内に設けられたn＋型半導体領域からなる浮遊拡散領域であり、転送トランジスタ４１１を介して光電変換部２１から供給された電荷を蓄積するとともに、蓄積している電荷を電圧信号に変換する。電荷電圧変換部４１２には、増幅トランジスタ４１８のゲート電極が接続されている。
また、増幅トランジスタ４１８は、ドレインが所定電圧Vddの電源に接続されており、電荷電圧変換部４１２に蓄積された電荷（電圧信号）を読み出すソースフォロワ回路の入力部となる。つまり、増幅トランジスタ４１８は、ソースが選択トランジスタ４１９を介して垂直信号線４２０に接続されることにより、垂直信号線４２０の一端に接続される定電流源とソースフォロワ回路を構成する。このようにして構成されるソースフォロワ回路が、図１０のソースフォロワ回路３８１に対応する。
選択トランジスタ４１９は、増幅トランジスタ４１８のソースと垂直信号線４２０との間に接続されている。選択トランジスタ４１９は、ゲート電極に供給される制御信号SELが高レベルとなったときにオン状態、つまり導通状態となり、増幅トランジスタ４１８から出力される電圧信号を、垂直信号線４２０を介してカラム処理部３７２に供給する。
これらの増幅トランジスタ４１８および選択トランジスタ４１９は、画素３７１内に設けられている。
トランジスタ４１３は、P型ウェル４０１内の電荷電圧変換部４１２と容量４１４の間に設けられた、P−型半導体領域またはn−型半導体領域と、トランジスタ４２１に接続されたゲート電極とからなる。トランジスタ４１３は、ゲート電極に供給された制御信号Gainが高レベルとなったとき、導通状態（オン状態）となり、電荷電圧変換部４１２と容量４１４を電気的に接続する。
容量４１４はn＋型半導体領域からなり、電荷電圧変換部４１２と電気的に接続されたとき、電荷電圧変換部４１２に転送されてきた電荷の一部を蓄積する。また、容量４１４は、リセットトランジスタ４１５のゲート電極に供給される駆動信号RSTが高レベルとなり、リセットトランジスタ４１５がオンしたときに初期化される。
図１１の例では、電荷電圧変換部４１２が図１０の電荷電圧変換部２３に対応し、電荷電圧変換部４１２に容量４１４が接続されることで、電荷電圧変換部４１２の変換効率が変更される。
トランジスタ４２１は画素３７１内に設けられており、ゲート電極に供給される制御信号SELが高レベルとなったときにオン状態、つまり導通状態となり、制御線４２２を介してカラム処理部３７２から供給された制御信号Gainをトランジスタ４１３に供給する。
また、カラム処理部３７２は容量４２３、トランジスタ４２４、信号比較器２４、およびD-FF回路４２５を有している。
容量４２３は、垂直信号線４２０と信号比較器２４の入力側の端子との間に設けられ、垂直信号線４２０から信号比較器２４に供給される電圧信号の直流成分をカットする。トランジスタ４２４は、信号比較器２４の入力端子と出力端子に接続されており、トランジスタ４２４のゲート電極に供給される駆動信号AZが高レベルとなったときオン状態（導通状態）となる。トランジスタ４２４がオンされたとき、信号比較器２４により基準となる電圧レベルであるオートゼロの取得が行われる。
D-FF回路４２５は、信号比較器２４の出力端子と制御線４２２との間に設けられたD型フリップフロップ回路であり、図１０の記憶部２５に対応する。D-FF回路４２５の入力端子Dは信号比較器２４に接続されており、D-FF回路４２５の出力端子Qは制御線４２２に接続されている。
D-FF回路４２５は、外部から供給されたサンプルパルスFDGに応じて、信号比較器２４から供給された電圧信号VCOをラッチ（取得）し、制御信号Gainとして制御線４２２に出力する。また、D-FF回路４２５の入力端子Sに高レベルの強制設定信号HFIXが供給されたとき、D-FF回路４２５から出力される制御信号Gainは高レベルに固定され、D-FF回路４２５の入力端子Rに高レベルの初期化信号INIが供給されたとき、D-FF回路４２５から出力される制御信号Gainは低レベルに初期化される。
さらに、信号比較器２４には、図示せぬアップダウンカウンタが接続されている。アップダウンカウンタは信号比較器２４から供給された電圧信号VCOが反転するまでの時間をカウントし、そのカウント結果から画素信号のデジタル値を得る。
次に、図１１に示した固体撮像素子３６１の動作について説明する。
まず、D-FF回路４２５の入力端子Rに高レベルの初期化信号INIが供給されて制御信号Gainが低レベルに固定される。
また、制御信号SELが高レベルとされ、トランジスタ４２１および選択トランジスタ４１９がオンされた状態とされる。制御信号Gainが低レベルであることからトランジスタ４１３はオフされた状態となっており、電荷電圧変換部４１２と容量４１４は電気的に分離されている。つまり高ゲインの状態となっている。
次に、このような状態でトランジスタ４２４に供給される駆動信号AZが高レベルとされてオートゼロの取得が行われ、さらに参照信号REFとしてのスロープが信号比較器２４に供給されてリセットレベルが取得される。すなわち、図示せぬアップダウンカウンタでは、信号比較器２４から供給された電圧信号VCOが反転するまでの時間がダウンカウントされ、内部のメモリに格納される。このようにして得られたカウント結果が高ゲインにおけるリセットレベルのデジタル値となる。
その後、D-FF回路４２５の入力端子Sに高レベルの強制設定信号HFIXが供給されて制御信号Gainが高レベルに固定される。すると、トランジスタ４１３がオン状態となり、電荷電圧変換部４１２と容量４１４が電気的に接続される。つまり低ゲインの状態となる。
この状態で参照信号REFとしてのスロープが信号比較器２４に供給されてリセットレベルが取得される。すなわち、図示せぬアップダウンカウンタでは、高ゲインのリセットレベル取得時と同様にして低ゲインのリセットレベルが取得され、内部のメモリに格納される。
続いて、再度、D-FF回路４２５の入力端子Rに高レベルの初期化信号INIが供給されて制御信号Gainが低レベルとされる。これにより、トランジスタ４１３はオフされた状態となり、電荷電圧変換部４１２と容量４１４が電気的に分離される。つまり低ゲインの状態から高ゲインの状態とされる。
そして、転送トランジスタ４１１に高レベルの駆動信号TRGが供給されて、転送トランジスタ４１１がオンされ、これまでの間に光電変換部２１で得られた電荷が電荷電圧変換部４１２に転送される。
さらに、光電変換部２１から電荷電圧変換部４１２への電荷の転送直後、より詳細には転送中に、参照信号REFの電圧が判定レベルに設定されるとともに、光電変換部２１へと転送された電荷に対応する電圧信号の読み出しの間、つまり垂直信号線４２０で読み出される電圧信号のセトリングの間にパルス状のサンプルパルスFDGがD-FF回路４２５に入力される。
すると、信号比較器２４では、セトリングの間に判定レベルとされた参照信号REFと、電荷電圧変換部４１２で得られ、垂直信号線４２０を介して読み出された電圧信号とが比較され、その比較結果を示す電圧信号VCOがD-FF回路４２５により取り込まれる。
このとき、サンプルパルスFDG入力時における画素出力、つまり電荷電圧変換部４１２で得られた電圧信号が判定レベルよりも高ければ（信号量が少なければ）、電圧信号VCOは低レベルとなる。この場合、D-FF回路４２５から出力される制御信号Gainも低レベルとなるので、容量４１４が電荷電圧変換部４１２と分離されたまま、つまり高ゲインのままとされる。
これに対して、サンプルパルスFDG入力時における電荷電圧変換部４１２で得られた電圧信号が判定レベルよりも低ければ（信号量が多ければ）、電圧信号VCOは高レベルとなる。この場合、D-FF回路４２５から出力される制御信号Gainも高レベルとなるので、容量４１４が電荷電圧変換部４１２と接続され、低ゲインの状態で電荷電圧変換部４１２で得られた電圧信号の読み出しが行われる。つまり、信号レベルの読み出しの途中で、換言すれば信号レベルの読み出しが完了する前に高ゲインから低ゲインへと切り替えられる。
このようにして適宜、ゲイン（変換効率）が変更されて電荷電圧変換部４１２で得られた電圧信号が読み取られると、その後、リセットレベルの取得時と同様にして信号レベルの取得が行われる。
すなわち、図示せぬアップダウンカウンタでは、制御信号Gainにより特定されるリセットレベルが内部のメモリから読み出され、カウンタにセットされる。具体的には制御信号Gainが高レベルであれば、低ゲインのリセットレベルが読み出され、制御信号Gainが低レベルであれば、高ゲインのリセットレベルが読み出される。
そして、参照信号REFとしてのスロープが信号比較器２４に供給され、図示せぬアップダウンカウンタでは、リセットレベルがセットされたカウンタが用いられて、信号比較器２４から供給された電圧信号VCOが反転するまでの時間がアップカウントされる。このようにして得られたカウント結果が、リセットレベルと信号レベルとの差により求まる画素信号のデジタル値となる。つまり、この例では信号レベルの読み取りと同時に画素信号の演算も行われる。
以上のように信号レベルの読み出し開始と同時に変換効率を適応的に変更することでも、より迅速に高品質な撮像画像を得ることができる。
〈第２の実施の形態の変形例１〉
〈固体撮像素子の構成例〉
なお、図１１に示した固体撮像素子３６１の構成は、垂直信号線４２０で読み出される電圧信号のセトリングが、サンプルパルスFDGよりも遅いことを想定したものであるが、そうでない場合もある。そこで、そのような場合も想定してD-FF回路４２５の部分を２段構成とし、データ（電圧信号）を取り込むタイミングと、設定を反映するタイミングとを制御可能としてもよい。
データを取り込むタイミングと、設定を反映するタイミングとを制御可能とする場合、固体撮像素子３６１は、例えば図１２に示すように構成される。なお、図１２において図１１における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図１２に示す固体撮像素子３６１は、画素３７１の部分の構成は、図１１に示した固体撮像素子３６１の画素３７１の部分の構成と同じとなっている。
また、図１２に示す固体撮像素子３６１のカラム処理部３７２の構成は、図１１に示した固体撮像素子３６１のカラム処理部３７２のD-FF回路４２５に代えて、D-FF回路４６１およびD-FF回路４６２が設けられている点で、図１１のカラム処理部３７２と異なる。また、図１２のカラム処理部３７２には、図１１では不図示であったアップダウンカウンタ４６３も設けられている。
D-FF回路４６１は、信号比較器２４とD-FF回路４６２との間に設けられたD型フリップフロップ回路であり、D-FF回路４６１の入力端子Dが信号比較器２４の出力端子に接続されており、D-FF回路４６１の出力端子QがD-FF回路４６２の入力端子Dに接続されている。D-FF回路４６１は、外部から供給されたサンプルパルスFDGに応じて、信号比較器２４から供給された電圧信号VCOをラッチ（取得）する。
D-FF回路４６２は、D-FF回路４６１と制御線４２２との間に設けられたD型フリップフロップ回路であり、D-FF回路４６２の出力端子Qは制御線４２２に接続されている。D-FF回路４６２は、D-FF回路４６１でラッチされた電圧信号VCOに応じた設定を画素３７１に反映させる。すなわち、D-FF回路４６２は、外部から供給されたサンプルパルスFDG’に応じて、D-FF回路４６１から供給された電圧信号VCOをラッチし、制御信号Gainとして制御線４２２に出力する。
また、D-FF回路４６２の入力端子Sに高レベルの強制設定信号LGFIXが供給されたとき、D-FF回路４６２から出力される制御信号Gainは高レベルに固定され、D-FF回路４６２の入力端子Rに高レベルの初期化信号INIが供給されたとき、D-FF回路４６２から出力される制御信号Gainは低レベルに初期化される。
アップダウンカウンタ４６３は、信号比較器２４および制御線４２２に接続されており、制御線４２２から供給された制御信号Gainと、信号比較器２４から供給された電圧信号VCOとに基づいて画素信号を生成し、出力する。
〈撮像処理の説明〉
次に図１２に示した固体撮像素子３６１の動作について説明する。
固体撮像素子３６１は、撮像指示がなされると撮像処理を行い、得られた撮像画像を出力する。以下、図１３のタイミングチャートを参照して、固体撮像素子３６１による撮像処理について説明する。
なお、図１３において、横方向は時間を示しており、縦方向は電位（電圧）を示している。特に、図中、信号等が上に突である状態は高レベルの状態を示しており、下に突である状態は低レベルの状態を示している。
図１３では、折れ線L51乃至折れ線L60は、制御信号SEL、駆動信号RST、初期化信号INI、強制設定信号LGFIX、制御信号Gain、駆動信号AZ、駆動信号TRG、サンプルパルスFDG、サンプルパルスFDG’および参照信号REFの波形を示している。また、点線の曲線L61は信号比較器２４の容量４２３側の入力端子に供給される信号の電圧（以下、電圧VSLinとも称する）を示している。この電圧VSLinは、電荷電圧変換部４１２の電圧をソースフォロワ回路を介して読み出して、さらに容量４２３で直流成分をカットすることにより得られたものである。
さらに、折れ線L62および折れ線L63は、アップダウンカウンタ４６３内で行われるカウントの様子、および電圧信号VCOを示している。
まず、時刻t21において制御信号SELが高レベルとされて、画素３７１が選択され、トランジスタ４２１および選択トランジスタ４１９がオンされた状態となる。
また、強制設定信号LGFIXが高レベルとされて、D-FF回路４６２から出力される制御信号Gainが高レベルに固定され、電荷電圧変換部４１２と容量４１４が電気的に接続された状態、つまり低ゲインの状態とされる。同時に駆動信号RSTが高レベルとされて電荷電圧変換部４１２と容量４１４が所定電圧に初期化され、駆動信号AZが高レベルとされる。
その後、強制設定信号LGFIXが低レベルとされた後、時刻t22で初期化信号INIが高レベルとされてD-FF回路４６２から出力される制御信号Gainが低レベルに固定され、電荷電圧変換部４１２と容量４１４が電気的に分離される。つまり、高ゲインの状態とされる。そして、初期化信号INIが低レベルに戻される。
時刻t23で駆動信号RSTが低レベルに戻されて容量４１４の初期化が解除され、続く時刻t24で駆動信号AZが高レベルであった状態から低レベルへと戻される。これにより、信号比較器２４でオートゼロが取得される。すなわち信号比較器２４が初期化される。
続いて、電荷電圧変換部４１２が高ゲインとなっている状態で、リセットレベルの取得が行われる。
すなわち、信号比較器２４は垂直信号線４２０を介して電荷電圧変換部４１２から読み出された電圧VSLinと、参照信号REFとして供給されたスロープとを比較し、その結果得られた電圧信号VCOをD-FF回路４６１およびアップダウンカウンタ４６３に供給する。
アップダウンカウンタ４６３は、リセットレベルの取得が開始されると時間のダウンカウントを開始し、時刻t25において、電圧信号VCOが高レベルから低レベルに反転するとカウントを終了し、その時点におけるカウント結果をリセットレベルとして内部のメモリに格納する。これにより、高ゲインのリセットレベルのデジタル値が得られる。
さらに、時刻t26において強制設定信号LGFIXが高レベルとされて制御信号Gainが高レベルに固定され、電荷電圧変換部４１２と容量４１４が電気的に接続された低ゲインの状態とされた後、強制設定信号LGFIXが低レベルに戻される。
このような低ゲインの状態で、高ゲインのリセットレベル取得時と同様にして、低ゲインのリセットレベルの取得が行われる。
すなわち、信号比較器２４は読み出された電圧VSLinと、参照信号REFとして供給されたスロープとを比較し、その結果得られた電圧信号VCOをD-FF回路４６１およびアップダウンカウンタ４６３に供給する。
アップダウンカウンタ４６３は、リセットレベルの取得が開始されると時間のダウンカウントを開始し、時刻t27において、電圧信号VCOが高レベルから低レベルに反転するとカウントを終了し、その時点におけるカウント結果をリセットレベルとして内部のメモリに格納する。これにより、低ゲインのリセットレベルのデジタル値が得られる。
なお、ここでは高ゲインのリセットレベルの取得後に低ゲインのリセットレベルを取得しているが、低ゲインのリセットレベルを取得した後に、高ゲインのリセットレベルを取得してもよい。
リセットレベルが取得されると、時刻t28において初期化信号INIが高レベルとされて制御信号Gainが低レベルに初期化され、電荷電圧変換部４１２と容量４１４が電気的に分離される。つまり、高ゲインの状態とされる。そして、初期化信号INIが低レベルに戻される。このとき、信号比較器２４に供給される参照信号REFが、変換効率を決定するための判定レベルへと変更される。
このように高ゲインの状態となると、時刻t29において駆動信号TRGが高レベルとされて転送トランジスタ４１１がオンされ、光電変換部２１で得られた電荷の電荷電圧変換部４１２への転送が開始される。
すると信号比較器２４は、参照信号REFとして供給された判定レベルと、電圧VSLinとを比較し、その比較結果を示す電圧信号VCOを出力する。同時に、駆動信号TRGが低レベルに戻されて画素３７１の露光期間が終了するとともに、時刻t30で高レベルのサンプルパルスFDGがD-FF回路４６１に入力され、D-FF回路４６１により、信号比較器２４から供給された電圧信号VCOが読み取られる。
そして、サンプルパルスFDGが低レベルとされ、時刻t31でD-FF回路４６２に高レベルのサンプルパルスFDG’が供給される。これにより、D-FF回路４６２は、D-FF回路４６１から出力された電圧信号VCOを読み込んで、その電圧信号VCOをそのまま制御信号Gainとして制御線４２２に出力する。
すると、光電変換部２１で得られた信号量が少なく、電圧信号VCOが低レベルであるときには、低レベルの制御信号Gainが出力されてトランジスタ４１３がオフされたままとなる。つまり、容量４１４が電荷電圧変換部４１２と分離された高ゲインの状態のままとされる。
これに対して、光電変換部２１で得られた信号量が多く、電圧信号VCOが高レベルであるときには、高レベルの制御信号Gainが出力されてトランジスタ４１３がオンされ、容量４１４が電荷電圧変換部４１２と接続される。つまり、低ゲインの状態となる。
このようにして光電変換部２１で得られた電荷に対応する電圧信号（電荷電圧変換部４１２の電圧）の読み出し時に適応的にゲイン、つまり電荷電圧変換部４１２の変換効率が変更されると、それに応じて信号比較器２４に供給される電圧VSLinも変化する。
必要に応じて変換効率が変更されるとサンプルパルスFDG’が低レベルとされ、さらに参照信号REFが所定レベルまで引き上げられる。
続いて、信号比較器２４での比較結果に応じて電荷電圧変換部４１２が高ゲインまたは低ゲインの何れかとなっている状態で、信号レベルの取得が行われる。この状態では、電荷電圧変換部４１２、または電荷電圧変換部４１２と容量４１４には、露光期間中に光電変換部２１で得られた電荷が蓄積されている。
アップダウンカウンタ４６３は、まず制御線４２２を介してD-FF回路４６２から供給された制御信号Gainにより特定されるリセットレベルを内部のメモリから読み出して、カウンタにセットする。すなわち、制御信号Gainが高レベルであれば、低ゲインのリセットレベルが読み出され、制御信号Gainが低レベルであれば、高ゲインのリセットレベルが読み出される。
また、信号比較器２４は垂直信号線４２０を介して電荷電圧変換部４１２から読み出された電圧VSLinと、参照信号REFとして供給されたスロープとを比較し、その結果得られた電圧信号VCOをD-FF回路４６１およびアップダウンカウンタ４６３に供給する。
アップダウンカウンタ４６３は、信号レベルの取得が開始されると、リセットレベルがセットされたカウンタを用いて時間のアップカウントを開始し、時刻t32において、電圧信号VCOが高レベルから低レベルに反転するとカウントを終了する。これにより、信号レベルの取得と同時に、信号レベルとリセットレベルとの減算、すなわちCDSまたはDDSの演算が行われ、画素信号のデジタル値が得られる。
このように信号レベルの取得が完了したときにアップダウンカウンタ４６３で得られたカウント結果は、画素信号のデジタル値となっており、アップダウンカウンタ４６３は、得られた画素信号を後段に出力し、撮像処理は終了する。
以上のようにして固体撮像素子３６１は、画素３７１ごとに、参照信号REFと電圧VSLinとを比較して、その比較結果に応じてその画素３７１の変換効率を、信号レベルの取得時に適応的に変化させる。
これにより、高ゲイン（低照度）か低ゲイン（高照度）かに応じて画素３７１ごとに最適な変換効率を設定することができ、黒つぶれや白とびが抑制された高品質な撮像画像を得ることができる。また、適応的に変換効率を変化させることで、信号レベルの取得回数を１度だけとすることができ、より迅速に撮像画像を得ることができる。
なお、以上において説明した固体撮像素子の構成はあくまで一例であり、固体撮像素子の画素ごとにその信号量を参照信号と比較して変換効率を適応的に切り替えることができれば、固体撮像素子はどのような構成とされてもよい。
例えば、画素内に信号比較器が設けられる例に限らず、画素外のカラム処理部に設けた一部の回路と、画素内の一部の回路とで信号比較器が構成されるようにしてもよい。
そのような例として、例えば一般的なイメージセンサの画素のソースフォロワ回路は、選択線により画素の出力線がカラム処理部に設けられた電流源と接続されることで構成されるが、これと同様な構成の信号比較器も考えられる。また、ソースフォロワ回路と、信号比較器のそれぞれの役割、すなわち動作するタイミングが異なるため、接続する回路構成を変えることで、ソースフォロワ回路と信号比較器の両方の機能を持たせることも可能である。
〈撮像装置の構成例〉
さらに、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機など、光電変換部に固体撮像素子を用いる電子機器全般に対して適用可能である。固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
図１４は、本技術を適用した電子機器としての、撮像装置の構成例を示す図である。
図１４の撮像装置５１１は、レンズ群などからなる光学部５２１、固体撮像素子（撮像デバイス）５２２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路５２３を備える。また、撮像装置５１１は、フレームメモリ５２４、表示部５２５、記憶部５２６、操作部５２７、および電源部５２８も備える。DSP回路５２３、フレームメモリ５２４、表示部５２５、記憶部５２６、操作部５２７および電源部５２８は、バスライン５２９を介して相互に接続されている。
光学部５２１は、被写体からの入射光（像光）を取り込んで固体撮像素子５２２の撮像面上に結像する。固体撮像素子５２２は、光学部５２１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像素子５２２は、上述した固体撮像素子１１等に対応する。
表示部５２５は、例えば、液晶パネルや有機ＥＬ(electro luminescence)パネル等のパネル型表示装置からなり、固体撮像素子５２２で撮像された動画像または静止画像を表示する。記憶部５２６は、固体撮像素子５２２で撮像された動画像または静止画像を、ビデオテープやDVD(Digital Versatile Disk)等の記憶媒体に記憶する。
操作部５２７は、ユーザによる操作の下に、撮像装置５１１が持つ様々な機能について操作指令を発する。電源部５２８は、DSP回路５２３、フレームメモリ５２４、表示部５２５、記憶部５２６および操作部５２７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
なお、上述した実施形態においては、可視光の光量に応じた信号電荷を物理量として検知する画素が行列状に配置されてなるCMOSイメージセンサに適用した場合を例に挙げて説明した。しかしながら、本技術はCMOSイメージセンサへの適用に限られるものではなく、固体撮像素子全般に対して適用可能である。
また、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
さらに、本技術は、以下の構成とすることも可能である。
［１］
入射した光を光電変換する光電変換部と、
前記光電変換により得られた電荷の一部または全部を所定の変換効率で電圧信号に変換する電荷電圧変換部と、
前記電圧信号と所定電圧の参照信号とを比較する信号比較部と
を備え、
前記信号比較部による比較結果に応じて前記変換効率が変更される
撮像素子。
［２］
前記撮像素子は、複数の画素を有し、
各前記画素は、前記光電変換部および前記電荷電圧変換部を有している
［１］に記載の撮像素子。
［３］
前記比較結果により定まる制御信号を記憶するとともに、記憶している前記制御信号に基づいて前記変換効率を変更させる記憶部をさらに備える
［１］または［２］に記載の撮像素子。
［４］
前記光電変換部でオーバーフローした電荷を蓄積する容量をさらに備え、
前記記憶部は、前記制御信号に基づいて前記容量を前記電荷電圧変換部に接続させることで、前記変換効率を変更させる
［３］に記載の撮像素子。
［５］
前記信号比較部は、前記光電変換部の露光後、前記電荷電圧変換部に前記光電変換部から転送された電荷が蓄積されている状態で、前記電圧信号と前記参照信号とを比較し、
前記記憶部は、前記露光後、前記電荷電圧変換部に蓄積されている電荷に対応する前記電圧信号が信号レベルとして取得される前に前記変換効率を変更させる
［３］または［４］に記載の撮像素子。
［６］
前記信号比較部は、前記変換効率が変更された後、前記電荷電圧変換部に前記光電変換部から転送された電荷が蓄積されている状態で、前記電圧信号と、スロープ状の前記参照信号とを比較し、
前記電圧信号と前記スロープ状の前記参照信号との前記比較結果に基づいて、前記信号レベルのデジタル値を得る取り込み部をさらに備える
［５］に記載の撮像素子。
［７］
前記取り込み部は、前記比較結果に基づいて、外部から供給されたカウント信号を取り込むことで、前記信号レベルのデジタル値を得る
［６］に記載の撮像素子。
［８］
前記信号比較部は、前記電荷電圧変換部が所定の電圧にリセットされたリセット状態で、前記電圧信号と、前記スロープ状の前記参照信号とを比較し、
前記取り込み部は、前記リセット状態における前記比較結果に基づいてリセットレベルのデジタル値をさらに得る
［６］または［７］に記載の撮像素子。
［９］
前記取り込み部は、前記信号レベルのデジタル値と、複数の異なる前記変換効率について得られた前記リセットレベルのデジタル値のそれぞれとを出力し、
前記記憶部は、前記制御信号により定まる変更後の前記変換効率を示す判定信号を出力する
［８］に記載の撮像素子。
［１０］
前記撮像素子は複数の画素を有し、
各前記画素は、前記光電変換部、前記電荷電圧変換部、および前記信号比較部を有している
［１］乃至［９］の何れか一項に記載の撮像素子。
［１１］
前記撮像素子は複数の画素を有し、
各前記画素は、前記光電変換部、前記電荷電圧変換部、前記信号比較部、および前記記憶部を有している
［３］乃至［９］の何れか一項に記載の撮像素子。
［１２］
前記撮像素子は複数の画素を有し、
各前記画素は、前記光電変換部、前記電荷電圧変換部、前記信号比較部、および前記記憶部を有し、前記電荷電圧変換部に前記光電変換部から転送された電荷が蓄積されている状態における前記電圧信号のアナログ値を出力するとともに、複数の異なる前記変換効率について得られた、前記電荷電圧変換部が所定の電圧にリセットされたリセット状態における前記電圧信号のアナログ値のそれぞれを出力し、
前記記憶部は、前記制御信号により定まる変更後の前記変換効率を示す判定信号を出力する
［３］に記載の撮像素子。
［１３］
前記光電変換部と前記電荷電圧変換部の間に設けられ、前記光電変換部から前記電荷電圧変換部へと転送される電荷を保持する電荷保持部をさらに備える
［１２］に記載の撮像素子。
［１４］
前記信号比較部は、前記光電変換部から前記電荷電圧変換部への電荷の転送直後に前記電圧信号と前記参照信号とを比較し、
前記記憶部は、前記電荷電圧変換部への電荷の転送後、前記電荷電圧変換部に蓄積されている電荷に対応する前記電圧信号が信号レベルとして取得される前に前記変換効率を変更させる
［３］に記載の撮像素子。
［１５］
前記記憶部は、前記制御信号に基づいて前記電荷電圧変換部に容量を接続させることで、前記変換効率を変更させる
［１４］に記載の撮像素子。
［１６］
前記信号比較部および前記記憶部は、前記撮像素子の画素外に設けられている
［３］、［１４］、または［１５］の何れか一項に記載の撮像素子。
［１７］
前記変換効率が変更された後、前記電荷電圧変換部に前記光電変換部から転送された電荷が蓄積されている状態で、前記電圧信号とスロープ状の前記参照信号とを比較して得られた前記比較結果基づいて信号レベルを得るとともに、前記電荷電圧変換部が所定の電圧にリセットされたリセット状態で、前記電圧信号と前記スロープ状の前記参照信号とを比較して得られた前記比較結果に基づいてリセットレベルを得て、前記信号レベルと前記リセットレベルとから画素信号を算出する画素信号演算部をさらに備える
［１６］に記載の撮像素子。
［１８］
前記画素信号演算部は、前記信号レベルと、複数の異なる前記変換効率について得られた前記リセットレベルのうちの前記制御信号により特定される前記リセットレベルとから前記画素信号を算出する
［１７］に記載の撮像素子。
［１９］
入射した光を光電変換する光電変換部と、
前記光電変換により得られた電荷の一部または全部を所定の変換効率で電圧信号に変換する電荷電圧変換部と、
前記電圧信号と所定電圧の参照信号とを比較する信号比較部と
を備える撮像素子の駆動方法であって、
前記電荷電圧変換部が前記光電変換部から転送されてきた電荷を前記電圧信号に変換し、
前記信号比較部が前記電圧信号と前記参照信号とを比較し、
前記信号比較部による比較結果に応じて前記変換効率を変更させる
ステップを含む駆動方法。
［２０］
入射した光を光電変換する光電変換部と、
前記光電変換により得られた電荷の一部または全部を所定の変換効率で電圧信号に変換する電荷電圧変換部と、
前記電圧信号と所定電圧の参照信号とを比較する信号比較部と
を備え、
前記信号比較部による比較結果に応じて前記変換効率が変更される
電子機器。
１１ 固体撮像素子， ２１ 光電変換部， ２２ 転送部， ２３ 電荷電圧変換部， ２４ 信号比較器， ２５ 記憶部， １６１ 受光部， １６２ 信号比較器， １６３ 記憶部， １６４ 記憶部

Claims (20)

  1. 入射した光を光電変換する光電変換部と、
    前記光電変換により得られた電荷の一部または全部を所定の変換効率で電圧信号に変換する電荷電圧変換部と、
    前記電圧信号と所定電圧の参照信号とを比較する信号比較部と
    を備え、
    前記信号比較部による比較結果に応じて前記変換効率が変更される
    撮像素子。
  2. 前記撮像素子は、複数の画素を有し、
    各前記画素は、前記光電変換部および前記電荷電圧変換部を有している
    請求項１に記載の撮像素子。
  3. 前記比較結果により定まる制御信号を記憶するとともに、記憶している前記制御信号に基づいて前記変換効率を変更させる記憶部をさらに備える
    請求項１に記載の撮像素子。
  4. 前記光電変換部でオーバーフローした電荷を蓄積する容量をさらに備え、
    前記記憶部は、前記制御信号に基づいて前記容量を前記電荷電圧変換部に接続させることで、前記変換効率を変更させる
    請求項３に記載の撮像素子。
  5. 前記信号比較部は、前記光電変換部の露光後、前記電荷電圧変換部に前記光電変換部から転送された電荷が蓄積されている状態で、前記電圧信号と前記参照信号とを比較し、
    前記記憶部は、前記露光後、前記電荷電圧変換部に蓄積されている電荷に対応する前記電圧信号が信号レベルとして取得される前に前記変換効率を変更させる
    請求項３に記載の撮像素子。
  6. 前記信号比較部は、前記変換効率が変更された後、前記電荷電圧変換部に前記光電変換部から転送された電荷が蓄積されている状態で、前記電圧信号と、スロープ状の前記参照信号とを比較し、
    前記電圧信号と前記スロープ状の前記参照信号との前記比較結果に基づいて、前記信号レベルのデジタル値を得る取り込み部をさらに備える
    請求項５に記載の撮像素子。
  7. 前記取り込み部は、前記比較結果に基づいて、外部から供給されたカウント信号を取り込むことで、前記信号レベルのデジタル値を得る
    請求項６に記載の撮像素子。
  8. 前記信号比較部は、前記電荷電圧変換部が所定の電圧にリセットされたリセット状態で、前記電圧信号と、前記スロープ状の前記参照信号とを比較し、
    前記取り込み部は、前記リセット状態における前記比較結果に基づいてリセットレベルのデジタル値をさらに得る
    請求項６に記載の撮像素子。
  9. 前記取り込み部は、前記信号レベルのデジタル値と、複数の異なる前記変換効率について得られた前記リセットレベルのデジタル値のそれぞれとを出力し、
    前記記憶部は、前記制御信号により定まる変更後の前記変換効率を示す判定信号を出力する
    請求項８に記載の撮像素子。
  10. 前記撮像素子は複数の画素を有し、
    各前記画素は、前記光電変換部、前記電荷電圧変換部、および前記信号比較部を有している
    請求項１に記載の撮像素子。
  11. 前記撮像素子は複数の画素を有し、
    各前記画素は、前記光電変換部、前記電荷電圧変換部、前記信号比較部、および前記記憶部を有している
    請求項３に記載の撮像素子。
  12. 前記撮像素子は複数の画素を有し、
    各前記画素は、前記光電変換部、前記電荷電圧変換部、前記信号比較部、および前記記憶部を有し、前記電荷電圧変換部に前記光電変換部から転送された電荷が蓄積されている状態における前記電圧信号のアナログ値を出力するとともに、複数の異なる前記変換効率について得られた、前記電荷電圧変換部が所定の電圧にリセットされたリセット状態における前記電圧信号のアナログ値のそれぞれを出力し、
    前記記憶部は、前記制御信号により定まる変更後の前記変換効率を示す判定信号を出力する
    請求項３に記載の撮像素子。
  13. 前記光電変換部と前記電荷電圧変換部の間に設けられ、前記光電変換部から前記電荷電圧変換部へと転送される電荷を保持する電荷保持部をさらに備える
    請求項１２に記載の撮像素子。
  14. 前記信号比較部は、前記光電変換部から前記電荷電圧変換部への電荷の転送直後に前記電圧信号と前記参照信号とを比較し、
    前記記憶部は、前記電荷電圧変換部への電荷の転送後、前記電荷電圧変換部に蓄積されている電荷に対応する前記電圧信号が信号レベルとして取得される前に前記変換効率を変更させる
    請求項３に記載の撮像素子。
  15. 前記記憶部は、前記制御信号に基づいて前記電荷電圧変換部に容量を接続させることで、前記変換効率を変更させる
    請求項１４に記載の撮像素子。
  16. 前記信号比較部および前記記憶部は、前記撮像素子の画素外に設けられている
    請求項３に記載の撮像素子。
  17. 前記変換効率が変更された後、前記電荷電圧変換部に前記光電変換部から転送された電荷が蓄積されている状態で、前記電圧信号とスロープ状の前記参照信号とを比較して得られた前記比較結果基づいて信号レベルを得るとともに、前記電荷電圧変換部が所定の電圧にリセットされたリセット状態で、前記電圧信号と前記スロープ状の前記参照信号とを比較して得られた前記比較結果に基づいてリセットレベルを得て、前記信号レベルと前記リセットレベルとから画素信号を算出する画素信号演算部をさらに備える
    請求項１６に記載の撮像素子。
  18. 前記画素信号演算部は、前記信号レベルと、複数の異なる前記変換効率について得られた前記リセットレベルのうちの前記制御信号により特定される前記リセットレベルとから前記画素信号を算出する
    請求項１７に記載の撮像素子。
  19. 入射した光を光電変換する光電変換部と、
    前記光電変換により得られた電荷の一部または全部を所定の変換効率で電圧信号に変換する電荷電圧変換部と、
    前記電圧信号と所定電圧の参照信号とを比較する信号比較部と
    を備える撮像素子の駆動方法であって、
    前記電荷電圧変換部が前記光電変換部から転送されてきた電荷を前記電圧信号に変換し、
    前記信号比較部が前記電圧信号と前記参照信号とを比較し、
    前記信号比較部による比較結果に応じて前記変換効率を変更させる
    ステップを含む駆動方法。
  20. 入射した光を光電変換する光電変換部と、
    前記光電変換により得られた電荷の一部または全部を所定の変換効率で電圧信号に変換する電荷電圧変換部と、
    前記電圧信号と所定電圧の参照信号とを比較する信号比較部と
    を備え、
    前記信号比較部による比較結果に応じて前記変換効率が変更される
    電子機器。
JP2014226695A 2014-11-07 2014-11-07 撮像素子および駆動方法、並びに電子機器 Pending JP2016092661A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014226695A JP2016092661A (ja) 2014-11-07 2014-11-07 撮像素子および駆動方法、並びに電子機器
US15/522,119 US10609318B2 (en) 2014-11-07 2015-10-23 Imaging device, driving method, and electronic apparatus
PCT/JP2015/079923 WO2016072289A1 (ja) 2014-11-07 2015-10-23 撮像素子および駆動方法、並びに電子機器
CN201580058452.8A CN107079116B (zh) 2014-11-07 2015-10-23 摄像元件、驱动方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014226695A JP2016092661A (ja) 2014-11-07 2014-11-07 撮像素子および駆動方法、並びに電子機器

Publications (1)

Publication Number Publication Date
JP2016092661A true JP2016092661A (ja) 2016-05-23

Family

ID=55909015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014226695A Pending JP2016092661A (ja) 2014-11-07 2014-11-07 撮像素子および駆動方法、並びに電子機器

Country Status (4)

Country Link
US (1) US10609318B2 (ja)
JP (1) JP2016092661A (ja)
CN (1) CN107079116B (ja)
WO (1) WO2016072289A1 (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018131510A1 (ja) * 2017-01-13 2018-07-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
WO2019031089A1 (ja) * 2017-08-10 2019-02-14 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP2019036957A (ja) * 2017-08-15 2019-03-07 ▲電▼子科技大学Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ ｏｆ Ｃｈｉｎａ 赤外線焦点面の読出回路
JP2019068267A (ja) * 2017-09-29 2019-04-25 キヤノン株式会社 撮像装置、撮像システム、移動体
JP2019087963A (ja) * 2017-11-10 2019-06-06 ブリルニクス インク 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP2019140533A (ja) * 2018-02-09 2019-08-22 キヤノン株式会社 撮像装置、撮像システム、移動体
WO2019167608A1 (ja) * 2018-02-27 2019-09-06 ソニーセミコンダクタソリューションズ株式会社 センサ素子および電子機器
WO2020053921A1 (ja) * 2018-09-10 2020-03-19 オリンパス株式会社 半導体装置
JP2020526098A (ja) * 2017-06-26 2020-08-27 フェイスブック・テクノロジーズ・リミテッド・ライアビリティ・カンパニーＦａｃｅｂｏｏｋ Ｔｅｃｈｎｏｌｏｇｉｅｓ， Ｌｌｃ デジタル画素画像センサ
WO2022085476A1 (ja) * 2020-10-20 2022-04-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および信号処理方法
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US11595598B2 (en) 2018-06-28 2023-02-28 Meta Platforms Technologies, Llc Global shutter image sensor
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
US11877080B2 (en) 2019-03-26 2024-01-16 Meta Platforms Technologies, Llc Pixel sensor having shared readout structure
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
US11910119B2 (en) 2017-06-26 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11927475B2 (en) 2017-08-17 2024-03-12 Meta Platforms Technologies, Llc Detecting high intensity light in photo sensor
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
US11974044B2 (en) 2018-08-20 2024-04-30 Meta Platforms Technologies, Llc Pixel sensor having adaptive exposure time
US12022218B2 (en) 2020-12-29 2024-06-25 Meta Platforms Technologies, Llc Digital image sensor using a single-input comparator based quantizer

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018030137A1 (ja) * 2016-08-08 2018-02-15 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器
JP7018293B2 (ja) * 2017-11-06 2022-02-10 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP6704893B2 (ja) 2017-11-30 2020-06-03 キヤノン株式会社 固体撮像装置、撮像システム、および固体撮像装置の駆動方法
CN108766349B (zh) * 2018-06-19 2021-03-23 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板
US10591541B2 (en) * 2018-08-13 2020-03-17 Micron Technology, Inc. Comparator
JP2022002355A (ja) * 2018-09-28 2022-01-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の制御方法および電子機器
KR20200098802A (ko) * 2019-02-12 2020-08-21 삼성전자주식회사 디지털 픽셀을 포함하는 이미지 센서
CN110351500B (zh) * 2019-07-09 2021-08-31 西安微电子技术研究所 一种兼容两种曝光模式的cmos图像传感器读出电路
KR20220032897A (ko) * 2020-09-08 2022-03-15 에스케이하이닉스 주식회사 버퍼회로의 불량을 감지할 수 있는 반도체장치
US11670836B2 (en) * 2020-10-29 2023-06-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package
KR20220085156A (ko) 2020-12-15 2022-06-22 삼성전자주식회사 디지털 픽셀 센서 및 아날로그 디지털 변환기
CN113709395A (zh) * 2021-08-30 2021-11-26 维沃移动通信有限公司 像素电路、图像传感器及电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3793205B2 (ja) * 2003-03-06 2006-07-05 松下電器産業株式会社 電荷検出装置および固体撮像装置
JP4664017B2 (ja) * 2004-07-12 2011-04-06 浜松ホトニクス株式会社 光半導体集積回路装置
JP5019705B2 (ja) * 2004-11-17 2012-09-05 ソニー株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP4389959B2 (ja) 2007-04-23 2009-12-24 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
JP5458582B2 (ja) 2009-01-28 2014-04-02 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2012120106A (ja) * 2010-12-03 2012-06-21 Sony Corp 固体撮像素子および撮像装置
US8896733B2 (en) * 2011-01-21 2014-11-25 Aptina Imaging Corporation Imaging system with automatic conversion gain selection
JP2013021533A (ja) 2011-07-12 2013-01-31 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
US9185314B2 (en) * 2011-11-08 2015-11-10 Texas Instruments Incorporated Mitigating the effects of signal overload in analog front-end circuits used in image sensing systems
JP6029286B2 (ja) * 2012-02-17 2016-11-24 キヤノン株式会社 光電変換装置および撮像システム
JP5697621B2 (ja) * 2012-02-29 2015-04-08 株式会社東芝 Ｄｃ−ｄｃコンバータおよび音声出力装置
JP2014039159A (ja) * 2012-08-16 2014-02-27 Sony Corp 固体撮像装置および駆動方法、並びに電子機器

Cited By (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11082654B2 (en) 2017-01-13 2021-08-03 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic
CN114567739A (zh) * 2017-01-13 2022-05-31 索尼半导体解决方案公司 光检测装置和电子设备
CN114567739B (zh) * 2017-01-13 2023-10-24 索尼半导体解决方案公司 光检测装置和电子设备
WO2018131510A1 (ja) * 2017-01-13 2018-07-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
US11457169B2 (en) 2017-01-13 2022-09-27 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic equipment
CN110169051B (zh) * 2017-01-13 2022-01-14 索尼半导体解决方案公司 固态摄像元件和电子设备
CN110169051A (zh) * 2017-01-13 2019-08-23 索尼半导体解决方案公司 固态摄像元件和电子设备
JP2020526098A (ja) * 2017-06-26 2020-08-27 フェイスブック・テクノロジーズ・リミテッド・ライアビリティ・カンパニーＦａｃｅｂｏｏｋ Ｔｅｃｈｎｏｌｏｇｉｅｓ， Ｌｌｃ デジタル画素画像センサ
US11910119B2 (en) 2017-06-26 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11610931B2 (en) 2017-08-10 2023-03-21 Sony Semiconductor Solutions Corporation Imaging apparatus
WO2019031089A1 (ja) * 2017-08-10 2019-02-14 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US11948963B2 (en) 2017-08-10 2024-04-02 Sony Semiconductor Solutions Corporation Imaging apparatus
JPWO2019031089A1 (ja) * 2017-08-10 2020-08-13 ソニーセミコンダクタソリューションズ株式会社 撮像装置
CN110892710A (zh) * 2017-08-10 2020-03-17 索尼半导体解决方案公司 摄像装置
US11289528B2 (en) 2017-08-10 2022-03-29 Sony Semiconductor Solutions Corporation Imaging apparatus
CN110892710B (zh) * 2017-08-10 2022-06-14 索尼半导体解决方案公司 摄像装置
JP2019036957A (ja) * 2017-08-15 2019-03-07 ▲電▼子科技大学Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ ｏｆ Ｃｈｉｎａ 赤外線焦点面の読出回路
US11927475B2 (en) 2017-08-17 2024-03-12 Meta Platforms Technologies, Llc Detecting high intensity light in photo sensor
JP2019068267A (ja) * 2017-09-29 2019-04-25 キヤノン株式会社 撮像装置、撮像システム、移動体
JP2019087963A (ja) * 2017-11-10 2019-06-06 ブリルニクス インク 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7018294B2 (ja) 2017-11-10 2022-02-10 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7059031B2 (ja) 2018-02-09 2022-04-25 キヤノン株式会社 撮像装置、撮像システム、移動体
JP2019140533A (ja) * 2018-02-09 2019-08-22 キヤノン株式会社 撮像装置、撮像システム、移動体
US11509849B2 (en) 2018-02-09 2022-11-22 Canon Kabushiki Kaisha Imaging device, imaging system, and moving body
WO2019167608A1 (ja) * 2018-02-27 2019-09-06 ソニーセミコンダクタソリューションズ株式会社 センサ素子および電子機器
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11863886B2 (en) 2018-06-27 2024-01-02 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US11595598B2 (en) 2018-06-28 2023-02-28 Meta Platforms Technologies, Llc Global shutter image sensor
US11974044B2 (en) 2018-08-20 2024-04-30 Meta Platforms Technologies, Llc Pixel sensor having adaptive exposure time
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
US11546541B2 (en) 2018-09-10 2023-01-03 Olympus Corporation Semiconductor device
JP7190499B2 (ja) 2018-09-10 2022-12-15 オリンパス株式会社 半導体装置
WO2020053921A1 (ja) * 2018-09-10 2020-03-19 オリンパス株式会社 半導体装置
JPWO2020053921A1 (ja) * 2018-09-10 2021-08-30 オリンパス株式会社 半導体装置
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
US11877080B2 (en) 2019-03-26 2024-01-16 Meta Platforms Technologies, Llc Pixel sensor having shared readout structure
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
WO2022085476A1 (ja) * 2020-10-20 2022-04-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および信号処理方法
US12022218B2 (en) 2020-12-29 2024-06-25 Meta Platforms Technologies, Llc Digital image sensor using a single-input comparator based quantizer

Also Published As

Publication number Publication date
WO2016072289A1 (ja) 2016-05-12
CN107079116B (zh) 2020-10-27
CN107079116A (zh) 2017-08-18
US10609318B2 (en) 2020-03-31
US20170318250A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
WO2016072289A1 (ja) 撮像素子および駆動方法、並びに電子機器
US20220329748A1 (en) Comparator, ad converter, solid-state imaging device, electronic apparatus, and method of controlling comparator
US10771718B2 (en) Imaging device and imaging system
CN107615753B (zh) 固态摄像器件、用于固态摄像器件的控制方法及电子设备
US10038868B2 (en) Solid-state image sensing device and electronic device
JP4973115B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
TWI389562B (zh) Solid state camera device and camera device
US8004587B2 (en) Solid-state imaging device, signal processing method for the same, and imaging apparatus
TWI540867B (zh) 固態成像元件，其驅動方法，以及電子裝置
US20080259178A1 (en) Solid-state imaging device, signal processing method for the same, and imaging apparatus
JP2005175517A (ja) 半導体装置の制御方法および信号処理方法並びに半導体装置および電子機器
JP2013038549A (ja) 撮像装置
TW201511564A (zh) 轉換裝置、攝像裝置、電子機器、轉換方法
EP4109889A1 (en) Solid-state imaging device and imaging apparatus using same
JP2008136042A (ja) 固体撮像装置、撮像装置
WO2015159730A1 (ja) 撮像素子、ゲイン制御方法、プログラム、および電子機器
JP2018125845A (ja) 撮像素子
JP2013051575A (ja) 固体撮像装置、撮像装置および撮像方法
JP5115602B2 (ja) 半導体装置およびその制御方法
JP5115601B2 (ja) 半導体装置およびその制御方法
WO2018190150A1 (ja) 固体撮像装置および固体撮像装置の制御方法、並びに電子機器
JP2013051497A (ja) 固体撮像装置、撮像装置および撮像方法
JP2020057894A (ja) 撮像素子およびその駆動方法
US12003875B2 (en) Photoelectric conversion device and method of driving photoelectric conversion device
JP2022170557A (ja) Ａｄ変換回路の駆動方法、ａｄ変換回路、光電変換装置、機器