JP2020057894A - 撮像素子およびその駆動方法 - Google Patents

Abstract

【課題】撮像画像の線型性を確保しながら、分割したＰＤの信号電荷の差が大きい場合に位相差検出信号の線型性を確保できる輝度範囲を拡大すること。【解決手段】撮影光学系を瞳分割して受光する複数の光電変換部と、前記複数の光電変換部のうち２つの光電変換部に共通して設けられ、前記２つのオーバーフロー電荷を保持可能なオーバーフロー保持容量とを備え、前記オーバーフロー保持容量と前記２つの光電変換部との間のポテンシャル障壁を、前記２つの光電変換部の間のポテンシャル障壁よりも低い状態で露光し、前記複数の光電変換部の信号を加算して撮像画像を生成し、前記２つの光電変換部のうち大きい信号に前記オーバーフロー保持容量の信号を加算して位相差検出信号を生成する。【選択図】図１

Description

本発明は、撮像素子およびその駆動方法に関し、特に撮影光学系の瞳を分割して受光可能な光電変換部を持つ撮像素子およびその駆動方法に関する。

近年撮像素子の分野では、高機能化に向けての進歩が著しく、像面位相差方式によるＡｕｔｏＦｏｃｕｓ（以下、ＡＦ）時ピント情報取得のため、１画素を複数の光電変換部（フォトダイオード、ＰｈｏｔｏＤｉｏｄｅ、以下ＰＤ）に分割した撮像素子も提案されている。１つのマイクロレンズ（以下、ＭＬ）に対応する１画素を水平方向について２分割したＰＤで構成すれば、各ＰＤで撮影光学系の瞳を分割して受光することができる。また、２分割したＰＤの信号電荷を加算すれば、撮像画像の信号として使用することもできる。

このようにＰＤの信号電荷を加算することを前提とした場合にも適切な光電変換特性を得るため、特許文献１によれば、２分割したＰＤ間のポテンシャル障壁の高さは、オーバーフロードレイン領域として機能するフローティングディフュージョン領域とのポテンシャル障壁よりも低い撮像装置が開示されている。

２分割したＰＤ間のポテンシャル障壁の高さをこのように設定しておけば、入射光輝度の大きい一方のＰＤから漏れ出す信号電荷のほとんどが、同一画素内に存在するもう一方のＰＤに漏れ込むので、これらの信号電荷を加算して得る撮像画像の線型性を確保することができる。

特開２０１３−１４９７４３号公報

しかしながら、２分割したＰＤ間のポテンシャル障壁が低いと撮像画像の線型性を確保できるものの、各ＰＤが線型性を確保できる輝度範囲は狭くなってしまう。これは、２分割したＰＤの信号電荷の差が大きいとき特に顕著な問題となる。

例えば撮影光学系のデフォーカス量が大きくなると、２分割したＰＤの信号電荷の差が大きくなり、デフォーカス量の小さい場合に比べて狭い輝度範囲までしか位相差検出信号の線型性を確保できなかった。このように１度の撮影では十分に瞳分割された位相差検出信号を取得することができなかったため、例えば撮像素子の露光時間を短くして再度位相差検出信号を取得する撮影を行う必要があった。さらに、デフォーカス量が大きいほど撮影光学系のフォーカス位置を大きく修正しなくてはならないため、２分割したＰＤが線型性を確保できる範囲の拡大は、ＡＦの高速化にとっても解決の望まれる問題であった。

本発明の目的は、撮像画像の線型性を確保しながら、分割したＰＤの信号電荷の差が大きい場合に位相差検出信号の線型性を確保できる輝度範囲を拡大することにある。

上記の目的を達成するために、本発明に係る撮像素子は、
撮影光学系を瞳分割して受光する複数の光電変換部と、前記複数の光電変換部のうち２つの光電変換部に共通して設けられ、前記２つのオーバーフロー電荷を保持可能なオーバーフロー保持容量と、を備えた撮像素子において、前記オーバーフロー保持容量と前記２つの光電変換部との間のポテンシャル障壁を、前記２つの光電変換部の間のポテンシャル障壁よりも低い状態で露光し、前記複数の光電変換部の信号を加算して撮像画像を生成し、前記２つの光電変換部のうち大きい信号に前記オーバーフロー保持容量の信号を加算して位相差検出信号を生成することを特徴とする。

本発明の撮像素子および駆動方法によれば、撮像画像の線型性を確保しながら、分割したＰＤの信号電荷の差が大きい場合に位相差検出信号の線型性を確保できる輝度範囲を拡大することができる。

本発明の実施形態に係る撮像素子および撮像素子の画素の構成を表すブロック図 本発明の実施形態に係る撮像素子の画素のポテンシャル構造を表す断面図 本発明第１の実施例に係る撮像素子の駆動方法を表すタイミングチャート図 本発明第１の実施例に係る撮像素子の信号処理部の構成を表すブロック図 本発明第１の実施例に係る撮像素子の光電変換特性を表す特性図 本発明第２の実施例に係る撮像素子の駆動方法を表すタイミングチャート図

以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。

まず、本発明の実施形態に係る固体撮像素子の構成について説明する。図１は、本発明の実施形態に係る固体撮像素子の構成を表すブロック図の１例である。

図１において、ＭＬはマイクロレンズの外径を表す。このマイクロレンズで囲まれた２つの光電変換部ＰＤＡおよびＰＤＢが位相差検出のため分割された光電変換部（フォトダイオード、ＰｈｏｔｏＤｉｏｄｅ、以下ＰＤ）であり、それらの信号の和によって撮像画像の１画素を生成することもできる。

図１ではこれらの画素が２行２列の４画素配列しているが、実用上は数千万画素に及ぶものが多くなっている。以下１画素に含まれるトランジスタ等の構成要素およびその制御信号を左上の画素にのみ明示して他の画素も同等とする。前記制御信号に関しては水平方向に共通の信号として与えられ、１行単位で信号を読み出して行く。

したがって、後述の比較器やカウンタ等の構成要素は列数分だけ配列されていて、行方向に時間をシフトして信号を入力して行くこととなる。このような時間シフトは不図示の垂直シフトレジスタ等と呼ばれる回路によって実現するのが一般的である。

前述２つのＰＤの電荷はそれぞれ転送トランジスタ１１および１２により共通のオーバーフロー保持容量（Ｏｖｅｒ Ｆｌｏｗ Ｃａｐａｃｉｔｏｒ、以下ＯＦＣ）に転送することができる。ＯＦＣに転送された電荷はさらに、転送トランジスタ１６によりフローティングディフュージョン領域ＦＤに転送することができる。また、ＦＤをそのゲートに入力する増幅トランジスタ１４は、選択トランジスタ１５および、垂直線ＶＬに接続された所定の電流源Ｉとソースフォロワ回路を構成し、ＦＤ電位を垂直線ＶＬに伝達することができる。一方、ＦＤはリセットトランジスタ１３を介して電源電位ＶＤＤにリセットすることも可能である。

各トランジスタの制御信号について説明する。転送トランジスタ１１および１２のゲートには制御線ＰＯＦＣＡおよびＰＯＦＣＢを入力する。転送トランジスタ１６のゲートにはＰＴＸを入力する。リセットトランジスタ１３のゲートにはＰＲＳを入力する。また、選択トランジスタＰＳＥＬのゲートにはＰＳＥＬを入力する。それぞれの駆動方法は後述タイミングチャートを用いて説明する。

ＣＯＭＰは、前記垂直線ＶＬの電位と、時間に対し一定の傾きを伴って電位が変化するＲＡＭＰ信号とを比較して、その大小関係に応じてＲＡＭＰ信号＞ＶＬのときＨｉ、ＲＡＭＰ信号＜ＶＬのときＬｏを出力する比較器である。ＣＮＴは、当該比較器の出力をＥｎａｂｌｅ信号として動作するカウンタである。このカウンタＣＮＴはカウンタリセット制御線ＣＲＳによって初期化することができ、またカウンタ停止制御線ＣＳＴＯＰによってカウントを維持したまま一時停止することができる。したがって、例えばカウンタＥｎａｂｌｅ信号Ｈｉのときカウンタをリセットした上で、ＲＡＭＰ信号の発生と同時にカウンタリセットを解除すればＲＡＭＰ信号がＶＬ電位を上回った時にＥｎａｂｌｅ信号がＬｏに変わるのでカウンタＣＮＴが停止する。すなわち停止したカウンタＣＮＴの値はＶＬ電位に比例するので所定のＡＤ変換を行うことができる。また、このカウンタＣＮＴはＵｐ／Ｄｏｗｎカウント制御線により必要に応じてアップカウントとダウンカウントを切り換えることができる。なお、ＲＡＭＰはそのリセット制御線ＲＡＭＰＲＳによって初期電位にリセットし、またリセットリセット制御線の解除によってＥｎａｂｌｅ状態となる。

Ａ、Ｂ、Ｃはそれぞれ停止したカウンタＣＮＴの値を一時記憶するためのラッチ回路である。ＡはＰＤＡの信号、ＢはＰＤＢの信号、ＣはＯＦＣの信号に用いるラッチ回路であり、それぞれのラッチ回路への転送はＬＡＴＡ、ＬＡＴＢ、ＬＡＴＣによって制御する。

水平走査信号ＨＳＲによってＡ、ＢおよびＣを列順次に選択する。

信号処理部ＤＳＰによって、ＯＦＣの信号ＣをＡもしくはＢに加算して位相差検出信号を生成したり、Ａ、Ｂ、Ｃを加算して撮像画像を生成したりする。

撮像信号もしくはＳ−Ｎに基づく位相差検出用信号をＬｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌ（以下、ＬＶＤＳ）などの高速シリアル信号フォーマットで出力する。

次に、本発明の実施形態に係る撮像素子の画素のポテンシャル構造について説明する。図２は、本発明の実施形態に係る撮像素子の画素のポテンシャル構造を表す断面図である。ＰＤＡとＯＦＣの間のポテンシャル障壁およびＰＤＢとＯＦＣの間のポテンシャル障壁は、ＰＤＡとＰＤＢの間のポテンシャル障壁よりも低い点が第１の特徴である。とりわけこのポテンシャル障壁の高さ関係を維持するように転送トランジスタ１１および１２のゲート電圧を制御して露光することにより、ＰＤＡとＰＤＢの信号電荷に差が生じて一方のＰＤから漏れ出す場合に、もう一方のＰＤに漏れ込むより前にＯＦＣに漏れ込む。

また、ＰＤＡとＰＤＢの間のポテンシャル障壁がＦＤへのポテンシャル障壁よりも低いことにより、それらの信号とＯＦＣの信号とを加算したとき得られる撮像画像の線型性を確保することができる。

本実施例では、図１および図２の構成による撮像素子の具体的な駆動方法を説明するとともに、本発明の目的である、撮像画像の線型性の確保と位相差検出信号の線型性を確保できる輝度範囲拡大の両立に関して詳細に説明する。

図３は、図１記載の撮像素子の駆動方法を表すタイミングチャートの１例である。

ｔはｔ０を１水平同期期間の原点、ｔ２９までを１水平同期期間の周期とする時刻を表す。また、各制御線の変曲点に対しｔ１〜ｔ２９の符号を付して、以下の説明で使用する。

まず、時刻ｔ０において選択トランジスタ１５の制御線ＰＳＥＬとリセットトランジスタ１３の制御線ＰＲＳが立ち上がり当行の選択とＦＤのリセットを開始する。時刻ｔ１においてＰＲＳを立ち下げＦＤのリセットを解除する。ＦＤのリセットを解除すると垂直線ＶＬの電位が下がるので、例えばＲＡＭＰ信号原点の設定によってはＲＡＭＰ信号＞ＶＬの関係が成立しＣＯＭＰ出力は時刻ｔ１からＨｉとなっている。

時刻ｔ２において、カウンタリセット制御線ＣＲＳとＲＡＭＰリセット制御線ＲＡＭＰＲＳが立ち下がりＲＡＭＰ信号をＥｎａｂｌｅ状態とするとともにカウンタＣＮＴがカウントを開始する。時刻ｔ３においてＲＡＭＰ信号＜ＶＬとなりＣＯＭＰ出力がＬｏに反転する。これを以ってカウンタＣＮＴはカウントＥｎａｂｌｅ状態が終わるので前記反転時のカウンタ値−Ｎが記憶される。これはＦＤリセットレベルのＡＤ変換が行われたことに相当する。Ｎにマイナス符号が付くのは、カウンタＣＮＴのＵｐ／Ｄｏｗｎ制御線がＤｏｗｎとなっておりダウンカウントしたためである。

時刻ｔ４において、カウンタ停止制御線ＣＳＴＯＰを立ち上げ、カウンタＣＮＴを停止しておく。また、ＲＡＭＰリセット制御線ＲＡＭＰＲＳを立ち上げ、ＲＡＭＰ信号を初期電位にリセットしておく。これに並行して、ＯＦＣの信号電荷をＦＤに転送すべく転送トランジスタ１６の制御線ＰＴＸを立ち上げる。

時刻ｔ５においてＰＴＸを立ち下げてＯＦＣの信号電荷の転送を終了する。これに並行して、カウンタＣＮＴのＵｐ／Ｄｏｗｎ制御線を立ち上げＵｐとなりアップカウント設定にしておく。

続いて時刻ｔ６においてＣＳＴＯＰを立ち下げることによりＯＦＣ信号のＡＤ変換を開始する。時刻ｔ７においてＲＡＭＰ信号＜ＶＬとなりＣＯＭＰ出力が反転しＯＦＣのＡＤ変換を終了する。−Ｎからカウントしているのでリセットノイズを除去したＯＦＣのカウント値Ｃを得られている。時刻ｔ８においてＲＡＭＰが下限の電位に到達してＯＦＣのＡＤ変換を終了する。時刻ｔ８から時刻ｔ９においてＬＡＴＣをＨｉとしてこのときのカウンタ値Ｃをラッチ回路Ｃに転送しておき、ＰＤＡ信号のＡＤ変換に備える。

時刻ｔ９から時刻ｔ１８におけるＰＤＡ信号のＡＤ変換および時刻ｔ１８から時刻ｔ２７におけるＰＤＢ信号のＡＤ変換は、時刻ｔ０から時刻ｔ９におけるＯＦＣ信号のＡＤ変換とほぼ同様である。ただし、ＰＤＡ信号およびＰＤＢ信号のＡＤ変換は、ＯＦＣからＦＤへの転送トランジスタ１６を開いたまま、ＯＦＣとＦＤを一つの浮遊拡散容量とみなして実行する。これは、本発明の撮像素子におけるオーバーフロー保持容量ＯＦＣは、ＰＤＡもしくはＰＤＢから漏れ出した電荷を蓄積するのであって、それを加算して撮像画像を生成するにしても位相差検出信号を生成するにしても、光入射輝度の大きなところで使用する信号なので、ＯＦＣの電荷を完全転送できないような不完全空乏半導体領域を用いてもＳ／Ｎ比に大きな影響を生じないと考えられるためである。ところが、そのような不完全空乏半導体領域を経由してＦＤに転送するＰＤＡおよびＰＤＢ信号は入射光輝度の小さなところでも使用し得る信号なので、ＯＦＣからのノイズ混入をできるだけ防止したい。そのため、ＯＦＣとＦＤとを一つの浮遊拡散容量とみなし、すなわち時刻ｔ９から時刻ｔ１０にてＰＴＸをＨｉのままＦＤリセットすることで、ＯＦＣの電荷もリセットした状態からの差分信号として、ＰＤＡおよびＰＤＢのＡＤ変換値ＡおよびＢを求められるようになっている。なお、上記説明したことから、ＯＦＣはＦＤと別に設けず、ＦＤをＯＦＣと見立てて図２のようなポテンシャル障壁の高さ関係で露光しても、本発明の撮像素子を構成し得る。

ただし、ＯＦＣが不完全空乏半導体領域であることからＯＦＣとＦＤを一つの浮遊拡散領域とみなしてＡＤ変換を実行すると、大きくなった容量の分低下したゲインでＡおよびＢが得られる。そこで、ＯＦＣ信号のＡＤ変換値Ｃと加算して撮像画像や位相差検出信号を生成する場合、ＲＡＭＰの傾きを小さくしてゲインを上昇したり、後述信号処理部ＤＳＰにてゲイン補正を行ったりするとよい。

時刻ｔ９から時刻ｔ１８におけるＰＤＡ信号のＡＤ変換は、時刻ｔ１６にてＰＤＡ信号電荷に伴う比較器ＣＯＭＰの反転が起こり、時刻ｔ１８から時刻ｔ２７におけるＰＤＢ信号のＡＤ変換は、時刻ｔ２５にてＰＤＢ信号電荷に伴う比較器ＣＯＭＰの反転が起こる。すなわち説明に使用している当該画素のＡ、Ｂ、Ｃの大小関係はＡ＞Ｃ＞Ｂであるものとする。

また、時刻ｔ１７から時刻ｔ１８にてＬＡＴＡを立ち上げてＰＤＡ信号のＡＤ変換値Ａをラッチ回路Ａに記録し、時刻ｔ２６から時刻ｔ２７にてＬＡＴＢを立ち上げてＰＤＢ信号のＡＤ変換値Ｂをラッチ回路Ｂに記録する。

時刻ｔ２７から時刻ｔ２９にて水平走査信号ＨＳＲを発生して、ラッチ回路Ａ、ラッチ回路Ｂおよびラッチ回路Ｃに記録されているＡＤ変換値Ａ、Ｂ、Ｃを列順次に信号処理部ＤＳＰに転送する。また、時刻ｔ２８から時刻ｔ２９にてＰＳＥＬを立ち下げ次行への垂直走査に備える。

続いて、こうして得られたＡＤ変換値Ａ、Ｂ、Ｃの処理方法について説明する。図４は、ＡＤ変換値Ａ、Ｂ、Ｃを処理する信号処理部ＤＳＰの構成を表すブロック図である。

Ａ、Ｂ、Ｃを入力し、Ａ＋ＣとＢ＋Ｃとを生成する加算回路を備えている。Ａ＋Ｃを生成した加算回路の出力は、さらに備えた加算回路に入力されてＢと加算して撮像画像Ａ＋Ｂ＋Ｃを出力する。

一方、生成したＡ＋ＣとＢ＋Ｃは、選択回路２によっていずれかが位相差検出信号の第１の候補として出力される。選択回路２は、ＡとＢを入力してその大小関係によって１もしくは０の信号を生成するＡＢ比較器の値で選択動作が行われる。例えばＡ＞Ｂのとき選択回路２の出力はＡ＋Ｃとなり、Ａ＜Ｂのとき選択回路２の出力はＢ＋Ｃとなる。他方、選択回路１によってＡとＢのいずれかが位相差検出信号の第１の候補の一部として出力される。選択回路１は、前記ＡＢ比較器の値により、Ａ＞ＢのときＢを出力し、Ａ＜ＢのときＡを出力する選択動作を行う。以上により位相差検出信号の第１の候補は、Ａ＞ＢのときＡ＋ＣおよびＢ、Ａ＜ＢのときＡおよびＢ＋Ｃとなる。これにより、ＯＦＣに漏れ込んだ信号Ｃを漏れ出したＰＤの信号に加算して位相差検出信号の第１の候補を生成することができる。

しかしながら、例えば撮影光学系のデフォーカス量の小さい被写体を構成する画素は、ＡとＢの大小関係が大きく異なることはない。そのような画素に備えて、ＯＦＣに漏れ出た電荷のＡＤ変換値Ｃを半分の比率で分配し、Ａ＋Ｃ×１／２およびＢ＋Ｃ×１／２として位相差検出信号の第２の候補を算出する。

選択回路３により、位相差検出信号の第１の候補と第２の候補とを、飽和比較器の出力値に応じて選択する。すなわちＤＳＰより出力される位相差検出信号は、ＡとＰＤ飽和（後述）とを比較してかつＢとＰＤ飽和とを比較してともに１となった場合は第２の候補となり、どちらかがＰＤ飽和よりも低い場合は第１の候補となる。

なお、撮像画像の線型性は、ＯＦＣとＦＤの間のポテンシャル障壁がＰＤＡとＰＤＢの間のポテンシャル障壁よりも高いことから従来技術相当に確保することができている。

こうして得られた撮像画像と位相差検出信号を、シリアル変換してＬＶＤＳなどの高速シリアル伝送フォーマットで出力する。撮像画像と位相差検出信号を別のＬＶＤＳ端子から出力してもよい。

本実施例の最後に、位相差検出信号が線型性を確保する輝度範囲について説明する。図５は、本実施例に係る撮像素子の光電変換特性を表す特性図である。

（ａ）は従来相当の光電変換特性、（ｂ）は本発明の撮像素子の光電変換特性である。（ａ）と（ｂ）の比較により、ＡとＢの大小関係が大きくＡ＞Ｂの場合、例えばデフォーカス量の大きい被写体を構成する画素の場合の効果を示す。

（ａ）において、位相差検出信号の飽和点、飽和１はＰＤＡとＰＤＢの間のポテンシャル障壁の高さで決まるものであり、対応する入射光輝度範囲である輝度範囲１までしか位相差検出信号の線型性を確保することができなかった。輝度範囲１を超えると、ＰＤＡとＰＤＢの信号を加算した信号がＰＤＢに蓄積されていくので、撮像画像と等しい光電変換特性を持つ輝度範囲が存在する。ＰＤとＦＤの間のポテンシャル障壁の高さで決まる輝度範囲３まで撮像画像は線型性を持つ。

本実施例では、ＰＤＡおよびＰＤＢの面積のうちともに一定割合をＯＦＣに割り当てた。さらに、ＰＤＡとＯＦＣおよびＰＤＢとＯＦＣの間のポテンシャル障壁はＰＤＡとＰＤＢの間のポテンシャル障壁よりも低いので、ＰＤＡおよびＰＤＢの飽和点は飽和１よりも低いＰＤ飽和となる。しかしながら、ＯＦＣに漏れ出した電荷はＰＤＡ、ＰＤＢのうち飽和している画素で発生した電荷なのでＡとＢの大小関係を元にＡもしくはＢに加算して漏れ出す前の信号に復元する位相差検出信号の第１の候補を選択することで、実質飽和点は飽和３となる。ＯＦＣはＰＤＡとＰＤＢから割り当てた一定割合の２倍まで保持できることから、前記飽和点３に対応する輝度範囲２＞輝度範囲１である。以上より、位相差検出信号の線型性を確保できる範囲を、輝度範囲２まで拡大することができる。輝度範囲２を超えるとＰＤＡとＰＤＢで発生した信号電荷がＰＤＢに蓄積されていくので、撮像画像と等しい光電変換特性を持つ輝度範囲が存在する点は（ａ）と変わらない。

撮影光学系のフォーカス位置を大きく修正しなくてはならないデフォーカス量の大きい場合は、特に位相差検出信号取得の高速化が望まれているため、線型性を確保できる輝度範囲が広いと、撮像素子の露光時間を変えて再度位相差検出信号を得る撮影を行う必要がないなどの多大な効果がある。以上のように、撮像画像の線型性を確保しながら、位相差検出信号の線型性を確保できる輝度範囲を拡大することができた。

本実施例では、完全空乏化可能な半導体領域を用いたＯＦＣの駆動方法について説明する。

実施例１では、ＯＦＣは、ＰＤから飽和した信号電荷を一時的に保持するのみなので、不完全空乏半導体領域を用いても構わないとした。

完全空乏化可能な半導体領域を用いた場合、図３のタイミングチャートに代えて、以下説明する図６のタイミングチャートで撮像素子を駆動することで、ノイズやＡＤ変換ゲインに影響を与えることなく、本発明の効果を得ることができる。

図６は、本実施例の撮像素子の駆動方法を表すタイミングチャートである。

図４との違いは、時刻ｔ９から時刻ｔ１０および時刻ｔ１８から時刻ｔ１９ＰＲＳと同期してＰＴＸをＨｉとして、ＦＤとＯＦＣをリセットする。かつ、時刻ｔ１１および時刻ｔ２０より開始するＡＤ変換までにＰＴＸはＬｏとなり、ＦＤ容量のみで読み出しを行っていく点である。これによりゲインの低下が起こらない。また、時刻ｔ１０および時刻ｔ１９でＰＴＸをＬｏとしてＦＤとの接続を止めても、完全空乏化可能な半導体領域を用いたＯＦＣからはわずかの暗電流以外にノイズ発生要因が少ないため、このような駆動方法を採用することができる。

図４とのいま一つの違いは、時刻ｔ１３から時刻ｔ１４および時刻ｔ２２から時刻ｔ２３においてそれぞれＰＯＦＣＡおよびＰＯＦＣＢと同期してＰＴＸをＨｉとしている点である。これは、実施例１と同様に、ＰＤＡおよびＰＤＢの信号電荷を、ＯＦＣを介してＦＤに転送しているからである。

以上、完全空乏化可能な半導体領域を用いたＯＦＣ構成およびその駆動方法によって、ノイズの影響を小さくしながら、実施例１と同様にＡＦ時ピント情報取得にかかる位相差検出信号の入射光輝度範囲を拡大することができる。

なお、完全空乏化可能な半導体領域を用いたＯＦＣは、全画素一括の電子シャッターに用いてもよい。

これまでの実施例では、一貫して撮影光学系の瞳を２分割して受光するＰＤを備えた撮像素子を例にとって説明してきたが、Ｎ分割して受光するＮ個のＰＤを備えた撮像素子についても同様に適用することができる。

また、信号処理部ＤＳＰなどは、本発明の撮像部に積層して一体化した半導体基板に形成してもよい。

ＶＤＤ 撮像素子の電源の一つ、ＭＬ 撮像素子の単位マイクロレンズ、
ＰＤ 撮像素子の単位マイクロレンズに含まれるＰＤ、
ＦＤ 撮像素子のフローティングディフュージョン部、
ＯＦＣ 撮像素子のオーバーフロー保持容量、
１１，１２ 撮像素子の転送トランジスタ、
１３ 撮像素子のリセットトランジスタ、
１４ 撮像素子の増幅トランジスタ、１５ 撮像素子の選択トランジスタ、
１６ 撮像素子の転送トランジスタ、ＶＬ 撮像素子の垂直線、
ＲＡＭＰ 撮像素子のランプ信号およびその発生回路、
ＲＡＭＰＲＳ 撮像素子のランプ信号のリセット制御線、
ＣＯＭＰ 撮像素子の比較器、ＣＮＴ 撮像素子のカウンタ、
ＣＲＳ 撮像素子のカウンタリセット制御線、
ＣＳＴＯＰ 撮像素子のカウンタ停止制御線、
Ｕｐ／Ｄｏｗｎ 撮像素子のカウンタのアップダウンカウント制御線、
Ａ，Ｂ，Ｃ 撮像素子のラッチ回路、
ＬＡＴ 撮像素子のラッチ転送制御線、
ＨＳＲ 撮像素子の水平走査信号およびその発生回路

Claims (7)

1. 撮影光学系を瞳分割して受光する複数の光電変換部と、
   前記複数の光電変換部のうち２つの光電変換部に共通して設けられ、前記２つのオーバーフロー電荷を保持可能なオーバーフロー保持容量と、
   を備えた撮像素子において、
   前記オーバーフロー保持容量と前記２つの光電変換部との間のポテンシャル障壁を、
   前記２つの光電変換部の間のポテンシャル障壁よりも低い状態で露光し、
   前記複数の光電変換部の信号を加算して撮像画像を生成し、
   前記２つの光電変換部のうち大きい信号に前記オーバーフロー保持容量の信号を加算して位相差検出信号を生成することを特徴とする撮像素子。
2. 前記画素は、前記オーバーフロー保持容量をゲートに接続して構成するソースフォロワ回路を備えることを特徴とする請求項１に記載の撮像素子。
3. 前記画素は、浮遊拡散領域をさらに備え、
   ゲートに前記浮遊拡散領域を接続して構成するソースフォロワ回路を備えることを特徴とする請求項１に記載の撮像素子。
4. 前記オーバーフロー保持容量は完全空乏化可能な半導体領域であることを特徴とする請求項３に記載の撮像素子。
5. 共通のマイクロレンズ下に、前記２つの光電変換部が存在する瞳分割構造を有することを特徴とする請求項１に記載の撮像素子。
6. 共通のマイクロレンズ下に、前記２つの光電変換部が存在する瞳分割構造を有することを特徴とする請求項１に記載の撮像素子。
7. 撮影光学系を瞳分割して受光する複数の光電変換部と、前記複数の光電変換部のうち２つの光電変換部に共通して設けられ、前記２つのオーバーフロー電荷を保持可能なオーバーフロー保持容量と、を備えた撮像素子の駆動方法であって、
   前記オーバーフロー保持容量と前記２つの光電変換部との間のポテンシャル障壁を、
   前記２つの光電変換部の間のポテンシャル障壁よりも低い状態で露光し、
   前記複数の光電変換部の信号を加算して撮像画像を生成し、
   前記２つの光電変換部のうち大きい信号に前記オーバーフロー保持容量の信号を加算して位相差検出信号を生成することを特徴とする撮像素子の駆動方法。