CN113709395A - 像素电路、图像传感器及电子设备 - Google Patents
像素电路、图像传感器及电子设备 Download PDFInfo
- Publication number
- CN113709395A CN113709395A CN202111002172.9A CN202111002172A CN113709395A CN 113709395 A CN113709395 A CN 113709395A CN 202111002172 A CN202111002172 A CN 202111002172A CN 113709395 A CN113709395 A CN 113709395A
- Authority
- CN
- China
- Prior art keywords
- processing module
- photoelectric conversion
- signal
- module
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 151
- 238000012545 processing Methods 0.000 claims abstract description 141
- 230000003287 optical effect Effects 0.000 claims abstract description 15
- 230000005540 biological transmission Effects 0.000 claims description 23
- 238000004146 energy storage Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 description 51
- 230000008569 process Effects 0.000 description 48
- 230000003071 parasitic effect Effects 0.000 description 19
- 239000003990 capacitor Substances 0.000 description 17
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 14
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 6
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000003384 imaging method Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 101150018075 sel-2 gene Proteins 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
本申请公开了一种像素电路、图像传感器及电子设备,该像素电路包括:光电转换处理模组、复位控制模组和比较处理模组;其中,所述光电转换处理模组和所述复位控制模组均与所述比较处理模组连接,所述复位控制模组与所述光电转换处理模组连接;所述光电转换处理模组用于对接收到的光信号进行光电转换,得到第一电信号,将所述第一电信号传输至所述比较处理模组;所述比较处理模组在所述第一电信号对应的第一电压值小于预设电压值的情况下,输出复位控制信号至所述复位控制模组,并记录输出所述复位控制信号的次数;所述复位控制模组用于根据所述复位控制信号对所述光电转换处理模组进行复位。
Description
技术领域
本申请涉及电学技术领域,尤其涉及一种像素电路、图像传感器及电子设备。
背景技术
随着电子设备的快速发展,拍照功能逐渐成为手机等电子设备的必备功能之一。CMOS图像传感器(CMOS image sensor,CIS)是电子设备中实现成像的重要部件,其中,CMOS为互补金属氧化物半导体,英文全称为Complementary Metal-Oxide-Semiconductor。如果电子设备中的CMOS图像传感器的动态范围不足,则电子设备在明亮强光场景下进行拍照时,可能出现过曝的情况,导致图片失真,最终影响成像。
发明内容
本申请实施例提供了一种像素电路、图像传感器及电子设备,以解决目前由于CMOS图像传感器的动态范围不足可能导致图片失真的问题。
为了解决上述技术问题,本申请是这样实现的:
第一方面,本申请实施例提供了一种像素电路,包括:光电转换处理模组、复位控制模组和比较处理模组;其中,
所述光电转换处理模组和所述复位控制模组均与所述比较处理模组连接,所述复位控制模组与所述光电转换处理模组连接;
所述光电转换处理模组用于对接收到的光信号进行光电转换,得到第一电信号,将所述第一电信号传输至所述比较处理模组;
所述比较处理模组在所述第一电信号对应的第一电压值小于预设电压值的情况下,输出复位控制信号至所述复位控制模组,并记录输出所述复位控制信号的次数;
所述复位控制模组用于根据所述复位控制信号对所述光电转换处理模组进行复位。
第二方面,本申请实施例还提供了一种图像传感器,包括如上所述的像素电路。
第三方面,本申请实施例还提供了一种电子设备,包括如上所述的图像传感器。
这样,本申请的上述方案中,在像素电路中设置比较处理模组,可以通过比较处理模组在光电转换处理模组进行光电转换得到的第一电信号的第一电压值小于预设电压值的情况下,通过输出复位控制信号至复位控制模组,以控制复位控制模组对该光电转换处理模组进行复位,以使得该光电转换处理模组可以继续进行光电转换,并记录输出所述复位控制信号的次数。这样,在光电转换处理模组接收的光信号过强,导致光电转换处理模组进行光电转换时电信号溢出的情况下,可以根据所记录的输出所述复位控制信号的次数,收集到溢出的电信号,以避免图像失真,解决了目前由于CMOS图像传感器的动态范围不足可能导致图片失真的问题,从而能够保证成像效果。
附图说明
图1表示本申请实施例的像素电路的结构框图之一;
图2表示本申请实施例的像素电路的结构框图之二;
图3表示本申请实施例的像素电路的结构框图之三;
图4表示本申请实施例的像素电路的示意图之一;
图5表示本申请实施例的像素电路的结构框图之四;
图6表示本申请实施例的像素电路的示意图之二;
图7表示本申请实施例的控制信号和像素电路中部分器件输出的时序图。
具体实施方式
下面将参照附图更详细地描述本申请的示例性实施例。虽然附图中显示了本申请的示例性实施例,然而应当理解,可以以各种形式实现本申请而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本申请,并且能够将本申请的范围完整的传达给本领域的技术人员。
如图1所示,本申请实施例提供像素电路,包括:光电转换处理模组10、复位控制模组20和比较处理模组30。
其中,所述光电转换处理模组10和所述复位控制模组20均与所述比较处理模组30连接,所述复位控制模组20与所述光电转换处理模组10连接。
所述光电转换处理模组10用于对接收到的光信号进行光电转换,得到第一电信号,将所述第一电信号传输至所述比较处理模组30;所述比较处理模组30在所述第一电信号对应的第一电压值小于预设电压值的情况下,输出复位控制信号至所述复位控制模组20,记录输出所述复位控制信号的次数;所述复位控制模组20用于根据所述复位控制信号对所述光电转换处理模组10进行复位。
可选地,所述光电转换处理模组10可以用于对接收到光信号进行光电转换,即将接收到的光信号转换为电信号,以及对转换得到的电信号进行储能处理,得到对应的第一电信号,将所述第一电信号传输至所述比较处理模组30。
其中,所述预设电压值可以由该光电转换处理模组10在进行光电转换时,达到满井容量(即像素的势井所能容纳的最大电子数)时光电转换处理模组10所输出的电压值确定。可选地,该预设电压值可以略大于达到满井容量时光电转换处理模组10所输出的电压值。例如:该光电转换处理模组10在复位状态时(光电转换处理模组10未进行光电转换时的初始状态)的电压值为2.80V,该光电转换处理模组10在进行光电转换时达到满井容量时的电压值为1.80V,该预设电压值可以在1.80V~1.82V的开区间范围内(如预设电压值可以设置为1.81V),当然本申请实施例不以此为限。
该像素电路的工作过程可以是:初始状态下,可以先通过复位控制模组20对所述光电转换处理模组10进行复位,以保证收集光信号的准确性。在对光电转换处理模组10进行复位之后,使得光电转换处理模组10曝光,从而该光电转换处理模组10可以对接收到的光信号进行光电转换,得到第一电信号,并将该第一电信号传输至所述比较处理模组30。
由于预设电压值根据该光电转换处理模组10在进行光电转换时,达到满井容量时所输出的电压值确定,如果第一信号对应的第一电压值小于预设电压值,则表示该光电转换处理模组10在进行光电转换时已达到满井容量;如果第一信号对应的第一电压值大于或等于预设电压值,则表示该光电转换处理模组10在进行光电转换时未达到满井容量。
比较处理模组30可以在该第一电信号对应的电压值小于预设电压值的情况下,输出复位控制信号至复位控制模组20,使得该复位控制模组20对该光电转换处理模组10进行复位,则光电转换处理模组可以继续进行光电转换处理,并记录输出所述复位控制信号的次数(即统计光电转换处理模组10在进行光电转换时达到满井容量的次数);比较处理模组30在该第一电信号对应的电压值大于或等于预设电压值的情况下,不会输出用于控制复位控制模组20对该光电转换处理模组10进行复位的复位控制信号,也不进行累积计数,直至曝光过程结束。
可选地,在曝光过程中记录输出所述复位控制信号的次数可以包括:在一次曝光过程中,初始状态下记录初始计数值为0,在比较处理模组30检测到一次该第一电信号对应的电压值小于预设电压值(即达到满井容量)时,记录一次计数值加1,直至曝光过程结束得到累积的计数值;例如:在曝光过程中比较处理模组30检测到4次该第一电信号对应的电压值小于预设电压值,则得到累积的计数值为4,进而可以根据该累积的计数值,确定光电转换过程中所溢出的电信号。在本次曝光过程结束时,将该计数值复位为0,以继续下一次曝光过程统计达到满井容量的次数。
该实施例中,在像素电路中设置比较处理模组30,可以通过比较处理模组30在光电转换处理模组10进行光电转换得到的第一电信号的第一电压值小于预设电压值的情况下,通过输出复位控制信号至复位控制模组,以控制复位控制模组20对该光电转换处理模组10进行复位,以使得该光电转换处理模组10可以继续进行光电转换,,并记录输出所述复位控制信号的次数。这样,在光电转换处理模组10接收的光信号过强,导致光电转换处理模组10进行光电转换时电信号溢出的情况下,可以根据所记录的输出所述复位控制信号的次数,收集到溢出的电信号,以避免图像失真,解决了目前由于CMOS图像传感器的动态范围不足可能导致图片失真的问题,从而能够保证成像效果。
可选地,如图2所示,所述比较处理模组30包括:比较器31(Comparer)和计数器32(Counter)。其中,所述比较器31的第一输入端与所述光电转换处理模组20连接,所述比较器31的第二输入端用于输入预设电压信号,所述比较器31的输出端与所述复位控制模组20和所述计数器32连接;所述预设电压信号的电压值为所述预设电压值。
所述比较器31用于在所述第一电压值小于所述预设电压值的情况下,输出所述复位控制信号至所述复位控制模组20,以及输出计数信号至所述计数器32;所述计数器32根据所述计数信号记录所述次数加1。
可选地,所述预设电压信号可以由参考电路生成,例如:该参考电路可以是预设的用于生成该预设电压信号的参考电路(如分压电路、恒压电源电路等),该参考电路的预设电压信号输出端(如分压电路的分压输出端、恒压电源电路的电压输出端等)与该比较器31的第二输入端连接,从而可以通过该参考电路直接向该比较器31的第二输入端输出预设电压信号;当然本申请实施例还可以采用除此之外的其他方式来提供比较器31的第二输入端的预设电压信号,这里不以此为限。
该实施例中,通过比较器31在光电转换处理模组10进行光电转换得到的第一电信号的第一电压值小于预设电压值的情况下,输出计数信号至所述计数器32,并通过所述计数器32记录所述次数加1,即统计光电转换处理模组10在进行光电转换时达到满井容量的次数;以及输出复位控制信号至复位控制模组20,并通过控制复位控制模组20对该光电转换处理模组10进行复位,以使得该光电转换处理模组10在进行光电转换时达到满井容量后可以继续进行下一次的光电转换处理。这样,在光电转换处理模组10接收的光信号过强,导致光电转换处理模组10进行光电转换时电信号溢出的情况下,可以根据所述计数器所记录的输出所述复位控制信号的次数,收集到溢出的电信号,以避免图像失真,解决了目前由于CMOS图像传感器的动态范围不足可能导致图片失真的问题,从而能够保证成像效果。
可选地,所述复位控制模组20包括:第一逻辑门控制单元21和复位开关单元22;其中,所述第一逻辑门控制单元21的第一输入端与所述比较处理模组30连接,所述第一逻辑门控制单元21的第二输入端用于输入第一控制信号,所述第一逻辑门控制单元21的输出端与所述复位开关单元22的控制端连接。
所述第一逻辑门控制单元21用于在所述复位控制信号的电压为第一电压值或所述第一控制信号的电压为第一电压值的情况下,输出第二控制信号至所述复位开关单元的控制端;所述复位开关单元22用于在所述第二控制信号的控制下对所述光电转换处理模组10进行复位。
可选地,该第一逻辑门控制单元21可以包括一个或多个逻辑门的组合,以使得该第一逻辑门控制单元21可以实现在所述复位控制信号的电压为第一电压值或所述第一控制信号的电压为第一电压值的情况下,输出电压为第一电压值的第二控制信号即可,本申请实施例不以此为限。
例如:该第一逻辑门控制单元21包括一个逻辑门的情况下,该逻辑门可以是第一逻辑或门,所述第一逻辑或门的第一输入端与所述比较处理模组30连接,所述第一逻辑或门的第二输入端用于输入第一控制信号,所述第一逻辑或门的输出端与所述复位开关单元22的控制端连接,从而可以保证在所述复位控制信号的电压为第一电压值或所述第一控制信号的电压为第一电压值的情况下,输出电压为第一电压值的第二控制信号,且有利于降低结构设计的复杂度。
可选地,第一电压值可以是满足预设电压范围的值,如该第一电压值是满足复位开关单元22导通,以对光电转换处理模组10进行复位的电压值,该第一电压值也可以称为高电平。
可选地,该第一控制信号可以是预先给定的控制信号;如该第一控制信号在曝光过程中的电压为第二电压值,该第二电压值可以称为低电平。另外,该第一控制信号在曝光过程之后的信号读取(Readout)过程中可以存在电压为高电平的一段时间,以在信号读取时可以对光电转换处理模组10进行复位,消除干扰,从而保证信号读取的精准性。
例如:所述比较器31的第一输入端为负极输入端,比较器31的第二输入端为正极输入端;在曝光过程中,所述比较器31在光电转换处理模组10进行光电转换得到的第一电信号的第一电压值小于预设电压值的情况下,输出高电平信号(即复位控制信号的电压为第一电压值)给第一逻辑门控制单元21,此时第一逻辑门控制单元21也输出高电平信号(即第二控制信号)至所述复位开关单元22的控制端,以控制所述复位开关单元22处于导通状态,从而对该光电转换处理模组10进行复位。或者在曝光过程之后,即曝光过程结束,第一电信号的第一电压值大于或等于预设电压值,如果第一控制信号存在电压为高电平的时间段,则可以执行Readout操作,即读取所述光电转换处理模组10在曝光过程中,进行光电转换且未达到满井容量时所得到的电信号。
可选地,如图3所示,所述光电转换处理模组10包括:光电转换单元11、储能单元12、第二逻辑门控制单元13和传输开关单元14。
其中,所述光电转换单元11的一端与所述传输开关单元14的第一端连接,所述光电转换单元11的另一端与第一电压端连接;所述储能单元12的一端分别与所述复位开关单元22和所述传输开关单元14连接,所述储能单元12的另一端与第二电压端连接;所述第二逻辑门控制单元13的第一输入端与所述比较处理模组30连接,所述第二逻辑门控制单元13的第二输入端用于输入第三控制信号,所述第二逻辑门控制单元13的输出端与所述传输开关单元14的控制端连接。
所述比较处理模组30用于输出所述复位控制信号至所述第二逻辑门控制单元13的第一输入端,所述第二逻辑门控制单元13用于在所述第三控制信号的电压为第一电压值或所述复位控制信号的电压为第一电压值的情况下,输出第四控制信号至所述传输开关单元14的控制端。
所述光电转换单元11用于将接收到的光信号转换为第二电信号;所述传输开关单元14用于在所述第四控制信号的控制下将所述第二电信号传输至所述储能单元12;所述储能单元12用于储存电能,将所述第二电信号转换为所述第一电信号。
可选地,该第一电压端可以使得该光电转换单元11的另一端处于第一目标电压值(该第一目标电压值可以是零或非零)的稳压状态,如该光电转换单元11可以包括光电二极管,该第一目标电压值以使得该光电二极管满足进行光电转换的工作状态即可;可选地,该第一电压端可以是接地端或者非零电压值的恒定电压端等。
可选地,该第二电压端可以使得该储能元件13的另一端处于第二目标电压值(该第二目标电压值可以是零或非零)的稳压状态,如该储能单元13可以包括电容,该第二目标电压值以使得该电容能够实现储能即可;可选地,该第二电压端可以是接地端或者非零电压值的恒定电压端等。
可选地,所述第一电压端和所述第二电压端可以相同或不同。
可选地,该第二逻辑门控制单元13可以包括一个或多个逻辑门的组合,以使得该第二逻辑门控制单元13可以实现在所述复位控制信号的电压为第一电压值或所述第三控制信号的电压为第一电压值的情况下,输出电压为第一电压值的第四控制信号即可,本申请实施例不以此为限。
例如:所述第二逻辑门控制单元13包括一个逻辑门的情况下,该逻辑门可以是第二逻辑或门,所述第二逻辑或门的第一输入端与所述比较处理模组30连接,所述第二逻辑或门的第二输入端用于输入所述第三控制信号,所述第二逻辑或门的输出端与所述传输开关单元14的控制端连接,以使得该第二逻辑门控制单元13可以实现在所述复位控制信号的电压为第一电压值或所述第三控制信号的电压为第一电压值的情况下,输出电压为第一电压值的第四控制信号,且有利于降低结构设计的复杂度。
可选地,该第三控制信号可以是预先给定的控制信号;如该第三控制信号在曝光过程中的电压为第二电压值,该第二电压值可以称为低电平。另外,该第三控制信号在曝光过程之后的信号读取(Readout)过程中可以存在电压为高电平的一段时间。如在Readout过程中,该第三控制信号的电压为高电平的时间可以延迟于该第一控制信号的电压为高电平的时间,以使得在Readout过程中先对储能元件进行复位,以消除噪声干扰。
例如:在曝光过程中,所述比较器31在光电转换处理模组10进行光电转换得到的第一电信号的第一电压值小于预设电压值的情况下,输出高电平信号(即复位控制信号的电压为第一电压值)给第一逻辑门控制单元21和第二逻辑门控制单元13,此时第一逻辑门控制单元21也输出高电平信号(即第二控制信号)至所述复位开关单元12的控制端,以控制所述传输开关单元12处于导通状态,从而对该光电转换处理模组10进行复位;以及第二逻辑门控制单元13也输出高电平信号(即第四控制信号)值所述传输开关单元14,以控制所述传输开关单元14处于导通状态,从而光电转换单元11可以将光电转换得到的第二电信号传输至储能单元13储存电能,以将所述第二电信号转换为所述第一电信号。或者在曝光过程之后,即曝光过程结束,第一电信号的第一电压值大于或等于预设电压值,如果第一控制信号和第三控制信号存在电压为高电平的时间段,则可以执行Readout操作,即先通过第一控制信号对储能元件12进行复位,以消除噪声干扰,再通过第三控制信号控制所述传输开关单元14处于导通状态,从而光电转换单元11可以将光电转换得到的第二电信号传输至储能单元13储存电能,以将所述第二电信号转换为所述第一电信号,进而读取所述光电转换处理模组10在曝光过程中,进行光电转换且未达到满井容量时所得到的电信号。
可选地,所述像素电路还包括:源跟随器60;其中,源跟随器60连接供电电源或供电线(如VDD线),所述光电转换处理模组10通过所述源跟随器60与所述比较处理模组30连接。
参见图4,给出了一种像素电路的示意图。如上述复位开关单元22可以包括复位管RST1,传输开关单元14可以包括传输管TX1;光电二极管PD的阳极接地,光电二极管PD的阴极通过传输管TX1与寄生电容FD的第一端连接,该寄生电容FD的第一端还通过复位管RST1与供电线VDD连接,该寄生电容FD的第二端接地。其中,光电二极管PD用于将光子转化为电子e-,寄生电容FD用于将电子e-转换为电压信号。
该寄生电容FD的第一端还通过源跟随器SF与比较器31的负极输入端连接,该源跟随器SF还连接供电线VDD;比较器31的正极输入端用于输入电压为门限电压Vth的信号(即预设电压信号,该门限电压Vth取决于达到满井容量时寄生电容FD的电压值),比较器31的输出端连接至计数器32(如D触发器)、第一逻辑或门S1的一个输入端以及第二逻辑或门S2的一个输入端;其中,fclk为计数器32的时钟信号,计数器32的输出端Do可以连接至寄存器,通过寄存器读取所记录的输出复位控制信号的次数,即光电转换控制模组10达到满井容量的次数。
第一逻辑或门S1的另一输入端用于输入RST信号(即第一控制信号),第一逻辑或门S1的输出端连接至复位管RST1的栅极;第二逻辑或门S2的另一输入端用于输入TX信号(即第三控制信号),第二逻辑或门S2的输出端连接至传输管TX1的栅极。
可选地,在比较器31的负极输入端与源跟随器SF之间还可以设置列输出选择管SEL1;其中,SEL信号可以直接输入至该列输出选择管SEL1的栅极,如在该SEL信号为低电平信号时,该列输出选择管SEL1导通,在该SEL信号为高电平信号时,该列输出选择管SEL1关断;或者,SEL信号可以通过逻辑非门S3输入至该列输出选择管SEL1的栅极,如在该SEL信号为低电平信号时,通过逻辑非门S3输入高电平信号至该列输出选择管SEL1的栅极,该列输出选择管SEL1导通,在该SEL信号为高电平信号时,通过逻辑非门S3输入低电平信号至该列输出选择管SEL1的栅极,该列输出选择管SEL1关断。
其中,SEL信号、RST信号、TX信号可以是预先设定的控制信号,其时序关系图可参见图7。在时间段(1)内进行初始状态的复位,即RST信号、TX信号为高电平,第一逻辑或门S1和第二逻辑或门S2的输出也为高电平,此时复位管RST1、传输管TX1打开,对光电二极管PD、寄生电容FD进行复位。
在时间段(2)内进行曝光过程,SEL信号、RST信号、TX信号均为低电平,即逻辑非门S3的输出为高电平,此时列输出选择管SEL1打开;当光电二极管PD曝光时,光电二极管PD将接收的光信号转换为电子e-,收集电子e-;当收集的电子e-达到满井容量时,即寄生电容FD的电压值(比较器31的负极输入端上的电压值)小于门限电压Vth,则比较器31输出一个高电平给计数器32进行计数加1,以及给第一逻辑或门S1和第二逻辑或门S2输出一个高电平信号,以进行光电二极管PD和寄生电容FD的复位,以使得光电二极管PD、寄生电容FD再继续重新收集电子e-;当然,在曝光过程中可以统计到一次或多次达到满井容量,步骤同上,这里不再赘述。
经过上述步骤可以收集到曝光过程中达到满井容量整数倍的电子e-,具体可以通过读取寄存器的数值Do得到,即曝光过程中达到满井容量整数倍的电子数为:Do*FWC(e-);其中,FWC(e-)表示达到一次满井容量时所收集的电子数。
可选地,如图5所示,所述像素电路还包括:第一开关模组40和模数转换模组50;其中,所述光电转换处理模组10通过所述第一开关模组40分别与所述比较处理模组30和模数转换模组50连接。其中,该模数转换模组50用于将模拟电信号转换为数字电信号。
在所述第一开关模组40处于第一状态的情况下,所述光电转换处理模组10与所述模数转换模组40导通,且所述光电转换处理模组10与所述比较处理模组30断开;在所述第一开关模组40处于第二状态的情况下,所述光电转换处理模组10与所述比较处理模组40之间导通,且所述光电转换处理模组10与所述模数转换模组50之间断开。
该实施例中,通过第一开关模组40处于第一状态时,可以通过比较处理模组40收集到曝光过程中达到满井容量整数倍的电子e-;以及,通过第一开关模组40处于第二状态时,可以收集到曝光过程中未达到光电转换处理模组10满井容量的电子e-,保证收集光电转换得到的电子e-的完整性,以保证具有该像素电路的图像传感器具有宽动态范围(WideDynamic Range,WDR),以减少图像失真,从而保证图像画质。
可选地,所述第一开关模组40包括:第一开关单元41和第二开关单元42;其中,所述光电转换处理模组10通过所述第一开关单元41与所述比较处理模组30连接,所述光电转换处理模组10通过所述第二开关单元42与所述模数转换模组10连接。
所述第一开关单元41的控制端和所述第二开关单元42的控制端均用于输入第五控制信号;其中,在所述第五控制信号的电压为第一电压值的情况下,所述第一开关模组40处于所述第一状态;在所述第三控制信号的电压为第二电压值的情况下,所述第一开关模组40处于所述第二状态。
例如:该第一开关单元41包括第一开关和逻辑非门,该第五控制信号通过逻辑非门输入到该第一开关的控制端;第二开关单元42包括第二开关,该第五控制信号直接输入到该第二开关的控制端。其中,该第五控制信号可以是预先设定的控制信号,在曝光过程中,该第五控制信号的电压为低电平。另外,在曝光过程之后的Readout过程,该第五控制信号存在电压为高电平的时间段,以使得在曝光过程之后,能够收集到未达到光电转换处理模组10满井容量的电子e-。
或者,该第二开关单元42包括第一开关和逻辑非门,该第五控制信号通过逻辑非门输入到该第一开关的控制端;第一开关单元41包括第二开关,该第五控制信号直接输入到该第二开关的控制端。其中,该第五控制信号可以是预先设定的控制信号,在曝光过程中,该第五控制信号的电压为高电平。另外,在曝光过程之后的Readout过程,该第五控制信号存在电压为低电平的时间段,以使得在曝光过程之后,能够收集到未达到光电转换处理模组10满井容量的电子e-。
当然,第一开关单元41和第二开关单元42还可以是除此之外的其他结构,以使得第一开关单元41导通时,该第二开关单元42断开,或者在该第二开关单元42导通时,该第一开关单元41断开。例如:该第一开关单元41包括第一开关,该第二开关单元42包括第二开关,且该第一开关和第二开关的控制端均输入SEL信号;其中,当SEL信号为低电平时,该第一开关导通,第二开关断开,当SEL信号为高电平时,该第一开关断开,第二开关导通等,本申请实施例不以此为限。
参见图6,给出了又一种像素电路的示意图。该像素电路中与上述图4中的像素电路中结构相同的部分这里不再赘述,以下针对图6中像素电路与图4中像素电路的不同之处进行说明:
寄生电容FD的第一端依次通过源跟随器SF、第一列输出选择管SEL1连接至比较器31的负极输入端,以及寄生电容FD的第一端还依次通过源跟随器SF、第二列输出选择管SEL2连接至数模转换模组ADC。SEL信号可以通过逻辑非门S3输入至第一列输出选择管SEL1的栅极,以及该SEL信号可以输入至第二列输出选择管SEL2的栅极。
其中,数模转换模组ADC用于将模拟信号(如电压信号)转换为数字信号(如10bit的数字信号)。列输出线(Column output line)用于连接数模转换模组ADC和多个像素电路,如多个像素电路可以呈矩阵排列,每列上的多个像素电路可以共用一个列输出线和数模转换模组ADC。
如图7,在时间段(1)内进行初始状态的复位,即RST信号、TX信号为高电平,第一逻辑或门S1和第二逻辑或门S2的输出也为高电平,此时复位管RST1、传输管TX1打开,对光电二极管PD、寄生电容FD进行复位。
在时间段(2)内进行曝光过程,SEL信号、RST信号、TX信号均为低电平,即逻辑非门S3的输出为高电平,此时第一列输出选择管SEL1打开、第二列输出选择管SEL2关闭;当光电二极管PD曝光时,光电二极管PD将接收的光信号转换为电子e-,收集电子e-;当收集的电子e-达到满井容量时,即寄生电容FD的电压值(比较器31的负极输入端上的电压值)小于门限电压Vth,则比较器31输出一个高电平给计数器32进行计数加1,以及给第一逻辑或门S1和第二逻辑或门S2输出一个高电平信号,以进行光电二极管PD和寄生电容FD的复位,以使得光电二极管PD、寄生电容FD再继续重新收集电子e-;当然,在曝光过程中可以统计到一次或多次达到满井容量,步骤同上,这里不再赘述。
在时间段(3)内进行Readout过程,SEL信号处于高电平,则第二列输出选择管SEL2打开,第一列输出选择管SEL1关闭;RST信号处于高电平(即第一逻辑或门S1输出为高电平),此时TX信号处于低电平(即第二逻辑或门S2输出为低电平),此时复位管RST1打开,传输管TX1关闭,对FD进行复位,以清除噪声(noise);然后RST信号处于低电平(即第一逻辑或门S1输出为低电平),此时TX信号处于高电平(即第二逻辑或门S2输出为高电平),此时复位管RST1关闭,传输管TX1打开,将光电二极管PD中收集到的电子e-与寄生电容FD中的正电荷进行中和(如寄生电容FD在复位后的初始电压为VDD,由于寄生电容FD中的正电荷与电子e-中和,导致电压下降),则收集到电压信号的电压值为:ΔV=VDD-V(e-)。
经过上述步骤可以收集到曝光过程中达到满井容量的整数倍的电子e-,以及未达到满井容量的电子e-;其中,曝光过程中达到满井容量的整数倍的电子数可以通过读取寄存器的数值Do得到,即曝光过程中达到满井容量的整数倍的电子数为:Do*FWC(e-);其中,FWC(e-)表示达到一次满井容量时所收集的电子数;则最终收集到的电子数为:Do*FWC(e-)+N(e-),其中,N(e-)表示收集到曝光过程中未达到满井容量的电子数。
这样,通过本申请实施例的上述像素电路可以保证收集光电转换得到的电子e-的完整性,以避免在收集到的电子e-达到满井容量后溢出,即出现过曝光的问题,并通过光电转换处理模组达到满井容量后的复位再收集,有利于提升CIS的动态范围,避免图像失真,从而保证图像的画质。
本发明实施例还提供一种图像传感器,包括如上所述的像素电路,且能达到与上述像素电路相同的技术效果,为避免重复,这里不再赘述。
本发明实施例还提供一种电子设备,包括如上所述的图像传感器,且能达到与上述图像传感器相同的技术效果,为避免重复,这里不再赘述。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
尽管已描述了本申请实施例的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本申请实施例范围的所有变更和修改。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上所述的是本申请的优选实施方式,应当指出对于本技术领域的普通人员来说,在不脱离本申请所述的原理前提下还可以作出若干改进和润饰,这些改进和润饰也在本申请的保护范围内。
Claims (11)
1.一种像素电路,其特征在于,包括:光电转换处理模组、复位控制模组和比较处理模组;其中,
所述光电转换处理模组和所述复位控制模组均与所述比较处理模组连接,所述复位控制模组与所述光电转换处理模组连接;
所述光电转换处理模组用于对接收到的光信号进行光电转换,得到第一电信号,将所述第一电信号传输至所述比较处理模组;
所述比较处理模组在所述第一电信号对应的第一电压值小于预设电压值的情况下,输出复位控制信号至所述复位控制模组,并记录输出所述复位控制信号的次数;
所述复位控制模组用于根据所述复位控制信号对所述光电转换处理模组进行复位。
2.根据权利要求1所述的像素电路,其特征在于,所述比较处理模组包括:比较器和计数器;其中,
所述比较器的第一输入端与所述光电转换处理模组连接,所述比较器的第二输入端用于输入预设电压信号,所述比较器的输出端与所述复位控制模组和所述计数器连接;所述预设电压信号的电压值为所述预设电压值;
所述比较器用于在所述第一电压值小于所述预设电压值的情况下,输出所述复位控制信号至所述复位控制模组,以及输出计数信号至所述计数器。
3.根据权利要求1所述的像素电路,其特征在于,所述复位控制模组包括:第一逻辑门控制单元和复位开关单元;其中,
所述第一逻辑门控制单元的第一输入端与所述比较处理模组连接,所述第一逻辑门控制单元的第二输入端用于输入第一控制信号,所述第一逻辑门控制单元的输出端与所述复位开关单元的控制端连接;
所述第一逻辑门控制单元用于在所述复位控制信号的电压为第一电压值或所述第一控制信号的电压为第一电压值的情况下,输出第二控制信号至所述复位开关单元的控制端;
所述复位开关单元用于在所述第二控制信号的控制下对所述光电转换处理模组进行复位。
4.根据权利要求3所述的像素电路,其特征在于,所述第一逻辑门控制单元包括:第一逻辑或门;
所述第一逻辑或门的第一输入端与所述比较处理模组连接,所述第一逻辑或门的第二输入端用于输入第一控制信号,所述第一逻辑或门的输出端与所述复位开关单元的控制端连接。
5.根据权利要求1所述的像素电路,其特征在于,所述光电转换处理模组包括:光电转换单元、储能单元、第二逻辑门控制单元和传输开关单元;其中,
所述光电转换单元的一端与所述传输开关单元的第一端连接,所述光电转换单元的另一端与第一电压端连接;
所述储能单元的一端分别与所述复位开关单元和所述传输开关单元连接,所述储能单元的另一端与第二电压端连接;
所述第二逻辑门控制单元的第一输入端与所述比较处理模组连接,所述第二逻辑门控制单元的第二输入端用于输入第三控制信号,所述第二逻辑门控制单元的输出端与所述传输开关单元的控制端连接;
所述比较处理模组用于输出所述复位控制信号至所述第二逻辑门控制单元的第一输入端,所述第二逻辑门控制单元用于在所述第三控制信号的电压为第一电压值或所述复位控制信号的电压为第一电压值的情况下,输出第四控制信号至所述传输开关单元的控制端;
所述光电转换单元用于将接收到的光信号转换为第二电信号;所述传输开关单元用于在所述第四控制信号的控制下将所述第二电信号传输至所述储能单元;所述储能单元用于储存电能,将所述第二电信号转换为所述第一电信号。
6.根据权利要求5所述的像素电路,其特征在于,所述第二逻辑门控制单元包括:第二逻辑或门;
所述第二逻辑或门的第一输入端与所述比较处理模组连接,所述第二逻辑或门的第二输入端用于输入所述第三控制信号,所述第二逻辑或门的输出端与所述传输开关单元的控制端连接。
7.根据权利要求1所述的像素电路,其特征在于,所述像素电路还包括:第一开关模组和模数转换模组;其中,
所述光电转换处理模组通过所述第一开关模组分别与所述比较处理模组和模数转换模组连接;
在所述第一开关模组处于第一状态的情况下,所述光电转换处理模组与所述模数转换模组导通,且所述光电转换处理模组与所述比较处理模组断开;在所述第一开关模组处于第二状态的情况下,所述光电转换处理模组与所述比较处理模组之间导通,且所述光电转换处理模组与所述模数转换模组之间断开。
8.根据权利要求7所述的像素电路,其特征在于,所述第一开关模组包括:第一开关单元和第二开关单元;其中,
所述光电转换处理模组通过所述第一开关单元与所述比较处理模组连接,所述光电转换处理模组通过所述第二开关单元与所述模数转换模组连接;
所述第一开关单元的控制端和所述第二开关单元的控制端均用于输入第三控制信号;其中,在所述第三控制信号的电压为第一电压值的情况下,所述第一开关模组处于所述第一状态;在所述第三控制信号的电压为第二电压值的情况下,所述第一开关模组处于所述第二状态。
9.根据权利要求7所述的像素电路,其特征在于,所述像素电路还包括:源跟随器;其中,
所述光电转换处理模组通过所述源跟随器与所述比较处理模组连接。
10.一种图像传感器,其特征在于,包括如权利要求1至9中任一项所述的像素电路。
11.一种电子设备,其特征在于,包括如权利要求10所述的图像传感器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111002172.9A CN113709395A (zh) | 2021-08-30 | 2021-08-30 | 像素电路、图像传感器及电子设备 |
PCT/CN2022/115459 WO2023030239A1 (zh) | 2021-08-30 | 2022-08-29 | 像素电路、图像传感器及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111002172.9A CN113709395A (zh) | 2021-08-30 | 2021-08-30 | 像素电路、图像传感器及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113709395A true CN113709395A (zh) | 2021-11-26 |
Family
ID=78656613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111002172.9A Pending CN113709395A (zh) | 2021-08-30 | 2021-08-30 | 像素电路、图像传感器及电子设备 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN113709395A (zh) |
WO (1) | WO2023030239A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023030239A1 (zh) * | 2021-08-30 | 2023-03-09 | 维沃移动通信有限公司 | 像素电路、图像传感器及电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140043509A1 (en) * | 2009-01-21 | 2014-02-13 | Sony Corporation | Solid-state image pickup device and camera system |
CN107005665A (zh) * | 2014-12-25 | 2017-08-01 | 索尼公司 | 固态成像器件和电子装置 |
CN107079116A (zh) * | 2014-11-07 | 2017-08-18 | 索尼公司 | 摄像元件、驱动方法和电子装置 |
CN109005329A (zh) * | 2018-09-19 | 2018-12-14 | 广东工业大学 | 一种像素单元、图像传感器以及相机 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107995446B (zh) * | 2016-10-26 | 2020-07-24 | 中国科学院上海高等研究院 | 脉冲宽度调制像素曝光方法及像素结构 |
CN107071313A (zh) * | 2017-03-15 | 2017-08-18 | 华南理工大学 | 一种宽动态范围cmos图像传感器像素单元电路 |
JP2019004225A (ja) * | 2017-06-12 | 2019-01-10 | 日本放送協会 | 信号読み出し回路及び固体撮像素子 |
US10598546B2 (en) * | 2017-08-17 | 2020-03-24 | Facebook Technologies, Llc | Detecting high intensity light in photo sensor |
WO2021227022A1 (zh) * | 2020-05-15 | 2021-11-18 | 深圳市大疆创新科技有限公司 | 一种成像方法、成像装置、可移动平台和电子设备 |
CN113709395A (zh) * | 2021-08-30 | 2021-11-26 | 维沃移动通信有限公司 | 像素电路、图像传感器及电子设备 |
-
2021
- 2021-08-30 CN CN202111002172.9A patent/CN113709395A/zh active Pending
-
2022
- 2022-08-29 WO PCT/CN2022/115459 patent/WO2023030239A1/zh active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140043509A1 (en) * | 2009-01-21 | 2014-02-13 | Sony Corporation | Solid-state image pickup device and camera system |
CN107079116A (zh) * | 2014-11-07 | 2017-08-18 | 索尼公司 | 摄像元件、驱动方法和电子装置 |
CN107005665A (zh) * | 2014-12-25 | 2017-08-01 | 索尼公司 | 固态成像器件和电子装置 |
CN109005329A (zh) * | 2018-09-19 | 2018-12-14 | 广东工业大学 | 一种像素单元、图像传感器以及相机 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023030239A1 (zh) * | 2021-08-30 | 2023-03-09 | 维沃移动通信有限公司 | 像素电路、图像传感器及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
WO2023030239A1 (zh) | 2023-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10237504B2 (en) | Solid-state imaging device and camera system with columm parallel ADC | |
US11095278B2 (en) | Comparator, solid-state imaging device, electronic apparatus, and driving method | |
CN109040630B (zh) | 图像传感器的斜坡信号发生器和包括其的图像传感器 | |
US6344877B1 (en) | Image sensor with dummy pixel or dummy pixel array | |
US20150237285A1 (en) | Comparator, solid-state imaging device, electronic apparatus, and driving method | |
WO2020061883A1 (zh) | 像素单元和图像传感器 | |
CN110351500A (zh) | 一种兼容两种曝光模式的cmos图像传感器读出电路 | |
CN111741244B (zh) | 图像传感器像素结构 | |
CN111757026B (zh) | 图像传感器像素结构 | |
CN112004037A (zh) | 图像传感器像素结构 | |
WO2007097918A1 (en) | A/d converter using ramped transfer gate clocks | |
CN111918007B (zh) | Cmos图像传感器、像素单元及其控制方法 | |
JP2017212634A (ja) | 固体撮像装置及び撮像システム | |
CN115988348A (zh) | 一种图像传感器及其图像输出方法、光电设备 | |
WO2023030239A1 (zh) | 像素电路、图像传感器及电子设备 | |
CN112399113B (zh) | 一种实现像素内相关双采样的高速全局曝光像素结构 | |
CN114302076B (zh) | 图像传感器的像素单元、成像系统及读取图像信号的方法 | |
US6657177B2 (en) | Solid-state imaging system | |
EP3871407B1 (en) | Ultra-high dynamic range cmos sensor | |
CN112040156B (zh) | 全局曝光图像传感器电路及其控制方法 | |
CN112399099A (zh) | 一种电荷域采样低噪声像素结构 | |
CN111935427B (zh) | Cmos图像传感器、像素单元及其控制方法 | |
CN115396615A (zh) | 图像传感器像素电路、图像传感器及电子设备 | |
CN115278100B (zh) | 一种像素单元电路、信号采集装置和信号采集方法 | |
Pain et al. | A single-chip programmable digital CMOS imager with enhanced low-light detection capability |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |