201204031 六、發明說明： 本發明主張日本申請案JP20 1 0- 1 3 3 1 56 (申請日： ^ 2010/06/10)之優先權，內容亦參照其全部內容》 * 【發明所屬之技術領域】 本實施形態關於固態攝像裝置》 【先前技術】 於固態攝像裝置，將進行AD轉換或CDS (相關二重取 樣）等之信號處理電路依各列予以設置，使由畫素讀出之 信號依各列予以放大之方法爲習知者。 例如於影像感測器之列區域部設置，獨立檢測出各畫 素信號之大小，針對該信號之大小獨立設定增益之機能的 方法存在。 於該方法，係針對藉由CDS (相關二重取樣）檢測出 之信號成份切換放大率。因此，於CDS時，基準位準係由 放大率切換前之信號進行取樣，信號位準係由放大率切換 後之信號進行取樣，無法達成CDS之充分之雜訊抑制效果 【發明內容】 (發明所欲解決之課題） 本發明所欲解決之課題爲提供固態攝像裝置，其可以 增大CDS對於雜訊之抑制效果之同時，可以切換信號位準 201204031 之放大率。 (用以解決課題的手段） 實施形態之固態攝像裝置，其特徵爲具備：畫素陣列 部’其之畫素以矩陣狀被配置；及列放大電路，配置於畫 素陣列部之端部’其至少以第1及第2放大率將由各畫素讀 出之單位畫素之單位信號予以放大；將放大之複數信號予 以輸出。 另一實施形態之固態攝像裝置，其特徵爲具備：畫素 陣列部’其之畫素以矩陣狀被配置；列放大電路，被配置 於畫素陣列部之端部，用於將由各畫素讀出之信號予以放 大；放大率切換電路，其至少以第1及第2放大率進行單位 畫素之單位信號之切換；及複數個行記憶體，用於記憶被 放大之複數信號；將由複數個行記憶體讀出之複數信號予 以輸出。 又’另一實施形態之固態攝像裝置，其特徵爲具備： 畫素陣列部，其之畫素以矩陣狀被配置；列放大電路，配 置於畫素陣列部之端部，用於將由各畫素讀出之信號予以 放大；放大率切換電路，其至少以第1及第2放大率進行單 位畫素之單位信號之切換；信號位準判斷電路，用於判斷 被放大之複數信號位準之大小；放大率記憶電路，用於保 存判斷結果；比較器電路，用於針對列放大電路所放大之 信號進行類比/數位轉換；及運算電路，用於對比較器輸 出之數位信號進行加算或減算。 -6- 201204031 【實施方式】 依據實施形態之固態攝像裝置，設有畫素陣列部及列 放大電路。畫素陣列部之畫素以矩陣狀被配置。列放大電 路，係配置於畫素陣列部之端部，至少以第1及第2放大率 將由各畫素被讀出之單位畫素之單位信號予以放大，將放 大之複數信號予以輸出。 以下參照圖面說明本發明實施形態之固態攝像裝置。 又，彼等實施形態並非用於限定本發明。 (第1實施形態） 圖1表示本發明第1實施形態之固態攝像裝置之槪略構 成之方塊圖。 於圖1，於該固態攝像裝置設有：畫素陣列部1，其之 畫素PC於行方向及列方向被以矩陣狀配置，該畫素PC用 於儲存經由光電轉換之電荷；行掃描電路2，其針對讀出 對象之畫素PC於垂直方向進行掃描；列放大電路3-1，其 以放大率A1依每一列將由畫素PC讀出之信號予以放大； 列放大電路3-2，其以放大率A2依每一列將由畫素PC讀出 之信號予以放大；取樣保持信號轉換電路4-1 ’其藉由CDS 針對以放大率A1被放大之各畫素PC之信號成份進行檢測 :取樣保持信號轉換電路4-2，其藉由CDS針對以放大率 A2被放大之各畫素PC之信號成份進行檢測；列掃描電路7-1，用於依水平方向將取樣保持信號轉換電路4-1之行記憶 201204031 平信 水之 依存 於保 用所 ， 澧 -2憶 7 己 路 ___5 電行 描之 f 2 掃4-列路 ; 電 出換 S 轉 以號 予信 號持 信保 之樣 存取 保將 所向 體方 號予以讀出；時序控制電路8，用於控制各畫素PC之讀出 或儲存之時序；DA轉換器9-1，用於將基準電壓VREF1輸 出至取樣保持信號轉換電路4-1 ;及DA轉換器9-2，用於將 基準電壓VREF2輸出至取樣保持信號轉換電路4-2。另外， 於時序控制電路8被輸入主時脈MCK。 其中，取樣保持信號轉換電路4-1，係由以放大率A1 被放大之各畫素PC之信號進行第1基準位準及第1信號位準 之取樣，可以藉由相關二重取樣來檢測各畫素PC之信號成 份。取樣保持信號轉換電路4-2，係由以放大率A2被放大 之各畫素PC之信號進行第2基準位準及第2信號位準之取樣 ，可以藉由相關二重取樣來檢測各畫素P C之信號成份。 DA轉換器9-1、9-2，在列ADC電路5-1、5-2之上數（ up count)時及下數時可以三角波作爲基準電壓VREF1、 VREF2予以輸出。另外，例如被攝像體明亮時，可設定放 大率A1爲1倍，設定放大率A2爲1倍。另外，被攝像體暗 時，可設定放大率A1爲1倍，設定放大率A2爲4倍。另外 ，放大率A 2除4倍以外亦可設爲2倍、8倍或1 6倍。 其中，於畫素陣列部1，係於行方向設置進行畫素PC 之讀出控制的水平控制線Hlin，於列方向設置進行畫素PC 之讀出信號之傳送的垂直信號線Vlin。 於取樣保持信號轉換電路4-1設有：列ADC電路5-1， 其依據以放大率A1被放大之來自畫素PC之讀出信號與基 201204031 準電壓VREF1之比較結果，進行上數計數及下數計數，而 算出CDS之基準位準與信號位準間之差分；及行記憶體6-1 ，其將水平畫素分之列ADC電路5-1之計數値予以記憶。 於取樣保持信號轉換電路4-2設有：列ADC電路5-2，其依 據以放大率A2被放大之來自畫素PC之讀出信號與基準電 壓VREF1之比較結果，進行上數計數及下數計數，而算出 CDS之基準位準與信號位準間之差分；及行記憶體6-2，其 將水平畫素分之列ADC電路5-2之計數値予以記憶。 另外，於固態攝像裝置設有：乘算器10，用於使來自 取樣保持信號轉換電路4-1之輸出信號Vout6乘上放大率A2 ;比較器11，針對來自取樣保持信號轉換電路4-2之輸出 信號Vout7與參照位準VSL進行比較；及開關12，依據比較 器11之比較結果使輸出信號V〇ut8切換爲L側或Η側。列放 大電路3-1之放大率非爲1倍時，乘算器10之放大率Α2，可 使輸出信號Vout8之光電轉換特性對光信號量成爲線性輸 出信號的方式而予以變更。 於行掃描電路2依垂直方向進行畫素PC之掃描而選擇 行方向之畫素PC，由該畫素PC被讀出之信號係介由垂直 信號線Vlin被傳送至列放大電路3-1、3-2。由畫素PC被讀 出之信號於列放大電路3-1以放大率A1被放大之後，係被 傳送至取樣保持信號轉換電路4-1。由畫素PC被讀出之信 號於列放大電路3-2以放大率A2被放大之後，係被傳送至 取樣保持信號轉換電路4-2。 於取樣保持信號轉換電路4-1，係由以放大率A1被放 -9 - 201204031 大之各畫素PC之信號取樣出第1基準位準以及第1信號位準 ，第1信號位準與第1基準位準之差分被取出，藉由CDS檢 測出各畫素PC之信號成份，作爲輸出信號Vout6予以輸出 〇 於列ADC電路5-1，係進行下數計數直至由以放大率 A1被放大之各畫素PC之信號所取樣出之第1基準位準與基 準電壓VREF1之位準成爲一致爲止，之後則進行上數計數 直至由以放大率A1被放大之各畫素PC之信號所取樣出之 第1信號位準與基準電壓VREF1之位準成爲一致爲止，如 此則，於CDS被檢測出之信號成份將被轉換爲數位値，而 水平畫素分之數位値被保存於行記憶體6-1。 於取樣保持信號轉換電路4-2，係由以放大率A2被放 大之各畫素PC之信號取樣出第2基準位準以及第2信號位準 ，第2信號位準與第2基準位準之差分被取出，藉由CDS檢 測出各畫素PC之信號成份，作爲輸出信號Vout7予以輸出 〇 於列ADC電路5-2，係進行下數計數直至由以放大率 A2被放大之各畫素PC之信號所取樣出之第2基準位準與基 準電壓VREF2之位準成爲一致爲止，之後則進行上數計數 直至由以放大率A2被放大之各畫素PC之信號所取樣出之 第2信號位準與基準電壓VREF2之位準成爲一致爲止，如 此則，於CDS被檢測出之信號成份將被轉換爲數位値，而 水平畫素分之數位値被保存於行記憶體6-2。 於比較器11針對取樣保持信號轉換電路4-2之輸出信 -10- 201204031 號V〇Ut7與參照位準VSL進行比較，輸出信號Vout7小於參 照位準VSL時，開關12被切換爲L側，以輸出信號Vout7作 爲輸出信號Vout8予以輸出。 另外，輸出信號Vout7在參照位準VSL以上時，開關12 被切換爲Η側。於乘算器10，在取樣保持信號轉換電路4-1 之輸出信號Vout6乘上放大率Α2，如此則，以放大率ΑΙ被 放大之輸出信號Vout6相對於光量將成爲線性化，以被乘 上放大率A2之輸出信號Vout6作爲輸出信號Vout8予以輸出 。又，參照位準VSL，例如10位元之AD轉換時可設定最大 値1 023位準。亦即，在輸出信號Vout2成爲飽和之1 023位 準時，可選擇被乘上放大率A2之輸出信號Vout6。 例如被攝像體明亮時，可同時設定放大率A1及A2爲1 倍，未飽和之信號係以Vout7之輸出信號作爲Vout8予以輸 出。飽和之信號爲數位値1 023，因此開關12切換爲Η側， 以Vout6之信號被放大和放大率Α2同樣之1倍的信號作爲 Vout8予以輸出。但是，基於放大率A1亦爲1倍，因此，信 號最終被輸出爲1023。另外，放大率A2爲1倍時，可將開 關12固定於L側。 另外，被攝像體暗時，放大率A1爲1倍，放大率A2爲 4倍時，信號Vout7未呈現飽和之信號係以Vout7之信號作 爲Vout8予以輸出。信號Vout7爲飽和之數位値1 023時，開 關12切換爲Η側，以Vout6之信號被放大放大率4倍的信號 作爲Vout8予以輸出。亦即，Vout8可得ADC之最大値1023 之約4倍之數位値4095，.可獲得擴大4倍動態範圍之信號。 -11 - 201204031 其中，藉由CDS針對以放大率A1被放大之各畫素PC之 信號成份進行檢測時，係由以放大率A1被放大之各畫素 PC之信號取樣出第1基準位準，如此則，可以提高放大率 A1中之CDS對於雜訊之抵消效果。另外，藉由CDS針對以 放大率A2被放大之各畫素PC之信號成份進行檢測時，係 由以放大率A2被放大之各畫素PC之信號取樣出第2基準位 準，如此則，可以提高放大率A2中之CDS對於雜訊之抵消 效果。因此，可以提高CDS對於雜訊之抑制效果之同時， 可切換信號位準之放大率，可提高S/N比之同時，可擴大 動態範圍。 (第2實施形態） 圖2表示本發明第2實施形態之固態攝像裝置之1列分 之槪略構成之電路圖。 於圖2，於該固態攝像裝置設有：畫素陣列部1 ;列放 大電路3-la、3-2a及取樣保持信號轉換電路4-la、4-2a。 於畫素陣列部1設有畫素PCn、PCn+1，於畫素PCn、 PCn + 1分別設有光二極體PD、行選擇電晶體Ta、放大電 晶體Tb、重置電晶體Tc及讀出電晶體Td。另外，於放大電 晶體Tb、重置電晶體Tc與讀出電晶體Td之連接點，被形成 作爲檢測節點的浮置擴散部FD » 於畫素PCn、PCn + 1，讀出電晶體Td之源極被連接於 光二極體PD，讀出電晶體Td之閘極分別被輸入有讀出信號 READn、READn + 1。重置電晶體Tc之源極被連接於讀出 -12- 201204031 電晶體Td之汲極，重置電晶體Tc之閘極分別被輸入有重置 信號RESETn、RESETn + 1，重置電晶體Tc之汲極被連接 於電源電位VDD。另外，行選擇電晶體Ta之閘極分別被輸 入有行選擇信號ADRESn、ADRESn + 1，行選擇電晶體Ta 之汲極被連接於電源電位VDD »放大電晶體Tb之源極被連 接於垂直信號線Vlin，放大電晶體Tb之閘極被連接於讀出 電晶體Td之汲極，放大電晶體Tb之汲極被連接於行選擇電 晶體Ta之源極。 圖1之水平控制線Hlin，可以將讀出信號READn、 READn + 1 ' IIE^^RESETn' RESETn + 1 ' M W is Ψι ADRESn、ADRESn+1依每一行傳送至畫素PC。 定電流電晶體TL之汲極被連接於垂直信號線Vlin，定 電流電晶體TL之閘極被連接於偏壓電源VTL。定電流電晶 體TL與放大電晶體Tb之組合構成源極隨耦器，可進行定電 流動作。 於列放大電路3 -1 a，係依每一列設置電容器C 1 1、C 1 2 、運算放大器OP1及開關電晶體Tscl。運算放大器OP1之 輸入端子係介由電容器C11被連接於垂直信號線Vlin，在 運算放大器OP1之輸入端子與輸出端子之間被連接有電容 器C12。於電容器C12被並聯連接開關電晶體Tscl。 於列放大電路3-2a，係依每一列設置電容器C21 ' C22 、運算放大器OP2及開關電晶體Tsc2。運算放大器OP2之 輸入端子係介由電容器C2 1被連接於垂直信號線Vlin，在 運算放大器OP2之輸入端子與輸出端子之間被連接有電容 -13- 201204031 器C22。於電容器C22被並聯連接開關電晶體Tsc2。 列放大電路3-la、3-2a可使用藉由電容器比分別控制 放大率Al、A2的開關電容器型反轉放大器。放大率A1、 A2可藉由C11/C12、C21/ C22分別算出。例如Cl 1 = 0.05pF、C12=0.05pF 時，放大率 A1 可得 1 倍，C21 = 0.05pF、C22=0.2pF時，放大率A2可得4倍。 於取樣保持信號轉換電路4-la，依每一列設有比較器 PA1、開關電晶體Tcpl、反相器VI、上數/下數計數器 UD1及行記憶體LM1。於上數/下數計數器UD1設有AND (“與”）電路N 1。 比較器PA1之反轉輸入端子係介由電容器C13被連接 於運算放大器OP1之輸出端子，比較器PA1之非反轉輸入 端子係被輸入有基準電壓VREF1。在比較器PA1之反轉輸 入端子與輸出端子之間被連接有開關電晶體Tcpl。比較器 PA1之輸出端子係介由反相器VI被連接於AND電路N1之一 方之輸入端子，AND電路N1之另一方之輸入端子係被輸入 有基準時脈CKC1。上數/下數計數器UD1之輸出端子被連 接於行記憶體LM1。 於取樣保持信號轉換電路4-2a，依每一列設有比較器 PA2、開關電晶體Tcp2、反相器V2、上數/下數計數器 UD2及行記憶體LM2。於上數/下數計數器UD2設有AND 電路N2。 比較器PA2之反轉輸入端子係介由電容器C23被連接 於運算放大器OP2之輸出端子，比較器PA2之非反轉輸入 •14· 201204031 端子係被輸入有基準電壓VREF2。在比較器PA2之反轉輸 入端子與輸出端子之間被連接有開關電晶體TcP2。比較器 ΡΑ2之輸出端子係介由反相器V2被連接於AND電路Ν2之一 方之輸入端子，AND電路N2之另一方之輸入端子係被輸入 有基準時脈CKC2。上數/下數計數器UD2之輸出端子被連 接於行記億體LM2。 圖3表示圖2之固態攝像裝置之1畫素分之讀出動作之 時序圖。 於圖3，行選擇信號ADRESn爲L (低）位準時，行選 擇電晶體Ta成爲OFF (非導通）狀態，不進行源極隨耦器 動作，信號不被輸出致垂直信號線Vlin。此時，讀出信號 READn與重置信號RESETn成爲Η (高）位準時，讀出電晶 體Td被設爲ON (導通），儲存於光二極體PD之電荷將被 排出至浮置擴散部FD。之後，介由重置電晶體Tc排出至電 源 V D D ° 儲存於光二極體PD之電荷被排出至電源VDD之後’讀 出信號READn成爲L位準時，於光二極體PD開始有效電荷 之儲存。 之後，行選擇信號ADRESn成爲Η位準時，畫素PC之 行選擇電晶體Ta被設爲ON，於放大電晶體Tb之汲極被施 加電源電位VDD，如此則，放大電晶體Tb與定電流電晶體 TL構成源極隨耦器。 當行選擇電晶體Ta成爲ON狀態下重置信號RESETn成 爲Η位準時，重置電晶體Tc被設爲ON，因爲漏電流等而產 -15- 201204031 生於浮置擴散部FD之多餘之電荷將被重置。浮置擴散部 FD之基準位準所對應之電壓被施加於放大電晶體Tb之閘極 。於此，因爲放大電晶體Tb與定電流電晶體TL構成源極隨 耦器，因此，垂直信號線Vlin之電壓從動於被施加於放大 電晶體Tb之閘極的電壓，而作爲基準位準之輸出電壓 Voutl被輸出至垂直信號線Vlin。 基準位準之輸出電壓Voutl被輸出至垂直信號線Vlin 時，重置脈衝Pscl被施加於開關電晶體Tscl之閘極時，運 算放大器OP1之輸入電壓受到輸出電壓之箝位（限制）， 動作點被設定。此時，和垂直信號線Vlin間之電壓之差分 係被保存於電容器C11，運算放大器OP1之輸入電壓被設 定爲0。 另外，基準位準之輸出電壓Voutl被輸出至垂直信號 線Vlin時，重置脈衝Pcpl被施加於開關電晶體Tcpl之閘極 時，比較器PA1之反轉輸入端子之輸入電壓受到輸出電壓 之箝位，動作點被設定。此時，和運算放大器OP1之輸出 電壓Vout2間之電壓之差分係被保存於電容器C13，比較器 PA1之輸入電壓被設定爲0 ^ 基準位準之輸出電壓Voutl被輸出至垂直信號線Vlin 時，重置脈衝Psc2被施加於開關電晶體Tsc2之閘極時，運 算放大器OP2之輸入電壓受到輸出電壓之箝位，動作點被 設定。此時，和垂直信號線Vlin間之電壓之差分係被保存 於電容器C21，運算放大器OP2之輸入電壓被設定爲0。 另外，基準位準之輸出電壓Voutl被輸出至垂直信號 -16- 201204031 線Vlin時，重置脈衝pcp2被施加於開關電晶體TcP2之閘極 時，比較器PA2之反轉輸入端子之輸入電壓受到輸出電壓 之箝位，動作點被設定》此時，和運算放大器OP2之輸出 電壓V.out3間之電壓之差分係被保存於電容器C23，比較器 PA2之輸入電壓被設定爲〇。 開關電晶體Tscl被設爲OFF之後，運算放大器OP1之 輸入電壓變化時，電壓由電容器C12被回授以使輸入電壓 成爲〇電壓。結果，變化之輸入電壓使運算放大器OP1輸出 以電容器比Cn/C12(=放大率A1)被反轉放大之輸出電 壓Vout2，介由電容器C13被施加於比較器PA1之反轉輸入 端子。其中，電容器C11之容量値設爲Ch，電容器C12之 容量値設爲C , 2。 開關電晶體Tsc2設爲OFF之後，運算放大器OP2之輸 入電壓變化時，電壓由電容器C2 2被回授以使輸入電壓成 爲〇電壓。結果，變化之輸入電壓使運算放大器OP 2輸出以 電容器比C21/C22 (=放大率A2)被反轉放大之輸出電壓 Vout3，介由電容器C23被施加於比較器PA2之反轉輸入端 子。其中，電容器C21之容量値設爲C21，電容器C22之容 量値設爲C22 ^ 開關電晶體Tcpl被設爲OFF之後，在基準位準之輸出 電壓Vout2介由電容器C13被輸入至比較器PA1之狀態下， 供給三角波作爲基準電壓VREF1，進行基準位準之輸出電 壓Vout2與基準電壓VREF1之比較。比較器PA1之輸出電壓 被反相器VI反轉之後，作爲輸出電壓V〇Ut4而被輸入至 -17- 201204031 AND電路N1之一方輸入端子。 另外，於AND電路N1之另一方輸入端子，係被輸入基 準時脈CKC1。當基準位準之輸出電壓Vout2小於基準電壓 VREF1之位準時，輸出電壓V〇Ut4成爲Η位準。因此，基準 時脈CKC1通過AND電路Ν1，通過後之基準時脈CKCil於上 數/下數計數器UD1被進行下數（down count )。在基準 位準之輸出電壓Vout2與基準電壓VREF1之位準成爲一致 時，比較器PA1之輸出電壓下降，輸出電壓Vout4成爲L位 準。因此，基準時脈CKC1被AND電路N1遮斷，上數/下 數計數器UD1之下數計數停止，基準位準之輸出電壓 Vout2被轉換爲數位値D，作爲以放大率A1被放大之信號 的第1基準位準而被保存於上數/下數計數器UD1。 另外，開關電晶體TcP2被設爲OFF之後，在基準位準 之輸出電壓Vout3介由電容器C23被輸入至比較器PA2之狀 態下，供給三角波作爲基準電壓VREF2，進行基準位準之 輸出電壓Vout3與基準電壓VREF2之比較。比較器PA2之輸 出電壓被反相器V2反轉之後，作爲輸出電壓Vout5而被輸 入至AND電路N2之一方輸入端子。 另外，於AND電路N2之另一方輸入端子，係被輸入基 準時脈CKC2。當基準位準之輸出電壓Vout3小於基準電壓 VREF2之位準時，輸出電壓Vout5成爲Η位準。因此，基準 時脈CKC2通過AND電路Ν2，通過後之基準時脈CKCi2於上 數/下數計數器UD2被進行下數。在基準位準之輸出電壓 V〇Ut3與基準電壓VREF2之位準成爲一致時，比較器PA2之 -18- 201204031 輸出電壓下降，輸出電壓V〇ut 5成爲L位準。因此’基準時 脈CKC2被AND電路N1遮斷，上數/下數計數器UD2之下 數計數停止，基準位準之輸出電壓Vout3被轉換爲數位値D ，作爲以放大率A2被放大之信號的第2基準位準而被保存 於上數/下數計數器UD2。 之後，在畫素PCn之行選擇電晶體Ta成爲ON狀態下， 讀出信號READn成爲Η位準時，讀出電晶體Td被設爲ON， 儲存於光二極體PD之電荷將被傳送至浮置擴散部FD，對 應於浮置擴散部F D之信號位準的電壓將被施加於放大電晶 體Tb之閘極。於此，因爲放大電晶體Tb與定電流電晶體 TL構成源極隨耦器，因此，垂直信號線Vlin之電壓從動於 被施加於放大電晶體Tb之閘極的電壓，而作爲信號位準之 輸出電壓Voutl被輸出至垂直信號線Vlin。 信號位準之輸出電壓Voutl介由電容器C11被施加於運 算放大器OP1之輸入端子，當運算放大器OP1之輸入電壓 變化時，電壓由電容器C1 2被回授以使輸入電壓成爲0電壓 。結果，由運算放大器OP1輸出以電容器比C11/C12 (= 放大率A1)被反轉放大之信號位準之輸出電壓Vout2，介 由電容器C13被施加於比較器PA1之反轉輸入端子。 另外，信號位準之輸出電壓Voutl介由電容器C21被施 加於運算放大器OP2之輸入端子，當運算放大器OP2之輸 入電壓變化時，電壓由電容器C2 2被回授以使輸入電壓成 爲〇電壓。結果，由運算放大器OP2輸出以電容器比C21/ C22 (=放大率A2)被反轉放大之信號位準之輸出電壓 -19- 201204031
Vout3，介由電容器C23被施加於比較器PA2之反轉輸入端 子。 在信號位準之輸出電壓Vout2介由電容器C13被輸入至 比較器PA1之狀態下，供給三角波作爲基準電壓VREF1， 進行信號位準之輸出電壓Vout2與基準電壓VREF1之比較 。比較器PA1之輸出電壓被反相器VI反轉之後，作爲輸出 電壓Vout4而被輸入至AND電路N1之一方輸入端子。 當信號位準之輸出電壓Vout2小於基準電壓VREF1之 位準時，輸出電壓Vout4成爲Η位準。因此，基準時脈 CKC1通過AND電路Ν1，通過後之基準時脈CKCil於上數/ 下數計數器UD1被進行上數（up count )。在信號位準之 輸出電壓Vout2與基準電壓VREF1之位準成爲一致時，比 較器PA1之輸出電壓下降，輸出電壓Vout4成爲L位準。因 此，基準時脈CKC1被AND電路N1遮斷，上數/下數計數 器UD1之上數計數停止，信號位準之輸出電壓V〇Ut2與基 準位準之輸出電壓Vout2之間之差分被轉換爲數位値D，被 傳送至行記憶體LM1。結果，於行記憶體LM1，被保存有 由以放大率A1被放大之信號取樣出之第1信號位準與第1基 準位準之間之差分，而作爲CDS所檢測出之放大率A 1之信 號成份。 又，在信號位準之輸出電壓V〇Ut3介由電容器C23被輸 入至比較器PA2之狀態下，供給三角波作爲基準電壓 VREF2，進行信號位準之輸出電壓V〇ut3與基準電壓VREF2 之比較。比較器PA2之輸出電壓被反相器V2反轉之後，作 -20- 201204031 爲輸出電壓Vout4而被輸入至AND電路N2之一方輸入端子 〇 當信號位準之輸出電壓Vout3小於基準電壓VREF2之 位準時，輸出電壓Vout5成爲Η位準。因此，基準時脈 CKC2通過AND電路Ν2，通過後之基準時脈CKCi2於上數/ 下數計數器UD2被進行上數。在信號位準之輸出電壓 Vout3與基準電壓VREF2之位準成爲一致時，比較器PA2之 輸出電壓下降，輸出電壓Vout5成爲L位準。因此，基準時 脈CKC2被AND電路N2遮斷，上數/下數計數器UD2之上 數計數停止，信號位準之輸出電壓Vout3與基準位準之輸 出電壓Vo ut3之間之差分被轉換爲數位値D，被傳送至行記 憶體LM2。結果，於行記憶體LM2，被保存有由以放大率 A2被放大之信號取樣出之第2信號位準與第2基準位準之間 之差分，而作爲CDS所檢測出之放大率A2之信號成份。 其中，依據放大率A1之基準位準之輸出電壓Vout2進 行下數計數之後，依據放大率A1之信號位準之輸出電壓 Vout2進行上數計數，如此則，信號位準讀出時被重疊有 基準位準之情況下，亦可以抵消該基準位準部分，可以藉 由CDS有效檢測出放大率A1之信號成份。 另外，依據放大率A2之基準位準之輸出電壓Vout3進 行下數計數之後，依據放大率A2之信號位準之輸出電壓 Vout3進行上數計數，如此則，信號位準讀出時被重疊有 基準位準之情況下，亦可以抵消該基準位準部分，可以藉 由CDS有效檢測出放大率A2之信號成份》 -21 - 201204031 於圖3之例，攝取暗的被攝像體時之攝像區域之平均 値較小，因此，設定放大率A2爲4倍。但是，被攝像體之 信號依各畫素而有不同。因此，於某一畫素，放大率1倍 之A1之輸出信號Vout4被輸出爲數位値364，放大率4倍之 A2之輸出信號Vout5被輸出爲數位値1 264。藉由後段之上 數計數器UD1動作，輸出信號Vout6成爲被減去黑的數位 値64後之數位値300。藉由上數計數器UD2動作，輸出信 號V out 7成爲被減去黑的數位値64後之數位値1200，但是 ’輸出信號Vout7爲10位元動作之故，藉由箝位U/D計數 器之輸出的箝位動作，而成爲數位値1 023。此時，將VSL 位準設爲1023，比較器C之輸出成爲Η位準》輸出信號 Vout8，係以Vout6之輸出信號3 00放大4倍之數位値1200作 爲輸出。針對習知1 023呈飽和之信號，可以獲得未飽和， 可獲得動態範圍被擴大之信號。下數計數器爲最大25 5時 ，上數計數器可進行最大1 024 +255 = 1279之上數計數。 圖4表示將圖2之固態攝像裝置之動態範圍和習知例予 以比較之圖。 於圖4，放大率A1爲1倍時之輸出信號Vout6，在光強 度爲1時成爲飽和位準之1 02 3位準。放大率A2爲4倍時之輸 出信號Vout7，在光強度爲0.25時成爲AD轉換之最大値 1 0 2 3位準》 輸出信號Vout6、Vout7之合成之輸出信號Vout8，在 光強度爲0.25爲止係成爲輸出信號Vout7，在光強度爲0.25 以上時成爲輸出信號Vout6之4倍之信號。 -22- 201204031 因此’輸出信號Vout8最大成爲對於4095位準之光強 度之線性信號。雜訊醒目之低照度區域（光強度0.25以下 )，係藉由列放大電路3-2a將信號放大4倍，可以獲得列 ADC電路5-2之電路雜訊成爲1 / 4之高S/ N之信號。另外 ，藉由變化放大率可以變化低照度位準》輸出信號Vout8 可獲得相當於AD轉換之12位元之信號。另外，於低照度 區域可獲得高S/N之信號，可減少低照度雜訊，可擴大動 態範圍。另外，輸出信號Vout8相對於光量倍線性化，即 使切換放大率時，亦可以不變更後段之電路構成，而進行 後段之信號處理。 N)/ 態 形 施 實 3 第 圖5表示本發明第3實施形態之固態攝像裝置之1列分 之槪略構成之電路圖。 於圖5，於固態攝像裝置係取代圖2之列放大電路3-la 、3-2a，改設列放大電路3-lb、3-2b。 於列放大電路3 -1 b，係依每一列設置放大電晶體Tfl 及負荷電晶體Tel。放大電晶體Tfl之源極被連接於垂直信 號線Vlin，放大電晶體Tfl之閘極被連接於偏壓電源Vgl， 放大電晶體Tfl之汲極被連接於負荷電晶體Tel之源極。負 荷電晶體Tel之汲極被連接於電源電位VDD，負荷電晶體 Tel之閘極被連接於開關SWsfl。 其中，放大電晶體Tb、Tfl、行選擇電晶體Ta、負荷 電晶體Tel及定電流電晶體TL構成差動放大電路。另外， -23- 201204031 開關SWsfl、負荷電晶體Tel之閘極之連接對象可於電源電 位VDD與接地電位之間切換。 於列放大電路3-2b，係依每一列設置放大電晶體Tf2 及負荷電晶體Te2。放大電晶體Tf2之源極被連接於垂直信 號線Vlin，放大電晶體Tf2之閘極被連接於偏壓電源Vg2， 放大電晶體Tf2之汲極被連接於負荷電晶體Te2之源極。負 荷電晶體Te2之汲極被連接於電源電位VDD，負荷電晶體 Te2之閘極被連接於開關SWsf2。 其中，放大電晶體Tb、Tf2、行選擇電晶體Ta、負荷 電晶體Te2及定電流電晶體TL構成差動放大電路。另外， 開關SWsf2、負荷電晶體Te2之閘極之連接對象可於電源電 位VDD與接地電位之間切換。 開關SWsfl被切換爲Η側時，負荷電晶體Tel之閘極電 位被設爲電源電位VDD，可以藉由放大電晶體Tb、Tfl進 行差動動作。另外，開關SWsfl被切換爲L側時，負荷電晶 體Tel被設爲〇FF，輸出電壓Voutl介由放大電晶體ΤΠ被輸 出作爲輸出電壓Vout2。 開關SWsf2被切換爲Η側時，負荷電晶體Te2之閘極電 位被設爲電源電位VDD，可以藉由放大電晶體Tb、Tf2進 行差動動作。另外，開關SWsf2被切換爲L側時，負荷電晶 體Te2被設爲〇ff，輸出電壓Vout2介由放大電晶體Tf2被輸 出作爲輸出電壓Vout3。 圖6表示圖5之固態攝像裝置之1畫素分之讀出動作之 時序圖。 -24- 201204031 於圖6，當行選擇信號ADRESn成爲Η位準時，畫素PC 之行選擇電晶體Ta被設爲ON，電源電位VDD被施加於放 大電晶體Tb之汲極，而由放大電晶體Tb與定電流電晶體 TL構成源極隨耦器。 當行選擇電晶體Ta成爲ON狀態下重置信號RESETn成 爲Η位準時，重置電晶體Tc被設爲ON，浮置擴散部FD之基 準位準所對應之電壓被施加於放大電晶體Tb之閘極。於此 ，因爲放大電晶體Tb與定電流電晶體TL構成源極隨耦器， 因此，垂直信號線Vlin之電壓從動於被施加於放大電晶體 Tb之閘極的電壓，而作爲基準位準之輸出電壓Voutl被輸 出至垂直信號線Vlin。 在開關SWsfl被切換爲Η側狀態下基準位準之輸出電 壓Voutl被施加於放大電晶體Tfl之源極，而由放大電晶體 ΤΠ之汲極輸出基準位準之輸出電壓Vout2。其中，輸入至 放大電晶體Tb之閘極的信號之極性係和輸出電壓v〇ut2同 一，輸入至放大電晶體Tfl之閘極的信號之極性係和輸出 電壓Vout2相反。 另外，負荷電晶體Tel之閘極被連接於電源電位VDD ，因此，放大電晶體Tfl作爲電阻之動作，由畫素PCn讀出 信號時行選擇電晶體Ta被設爲ON，因此，和行選擇電晶 體Ta之閘極連接於電源電位VDD時等效，行選擇電晶體Ta 作爲電阻之動作。定電流電晶體TL，係進行流通由其之電 晶體尺寸與閘極電壓所決定之定電流之動作。 因此，流入定電流電晶體TL之電流，成爲放大電晶體 -25- 201204031
Tb之源極電流與放大電晶體Tfl之源極電流之和，放大電 晶體Tb之源極電流增加時，放大電晶體ΤΠ之源極電流減 少，放大電晶體Tb之源極電流減少時，放大電晶體ΤΠ之 源極電流將增加。因此，由放大電晶體Tb與放大電晶體 Tfl構成差動對，列放大電路3-lb可進行差動動作。 藉由變更放大電晶體ΤΠ及負荷電晶體Tel之電晶體尺 寸，可將列放大電路3-lb之放大率A1設爲1以下，或1以上 。例如藉由設定負荷電晶體Te 1之電阻値成爲大於放大電 晶體Tfl之電阻値，可增大放大率A1。 該基準位準之信號被輸出至垂直信號線Vlin時，重置 脈衝Pcpl被輸入至開關電晶體Tcpl之閘極時，比較器PA1 之輸入電壓受到輸出電壓之箝位，使動作點被設定。 之後，在基準位準之輸出電壓Vout2介由電容器C13被 輸入至比較器PA1之狀態下，供給三角波作爲基準電壓 VREF1，進行基準位準之輸出電壓V〇Ut2與基準電壓VREF1 之比較。輸出電壓V〇ut4被維持於Η位準，直至基準位準之 輸出電壓V〇Ut2與基準電壓VREF1之位準成爲一致爲止， 上數/下數計數器UD1進行下數計數直至輸出電壓Vout4 被反轉成爲L位準爲止，因此基準位準之輸出電壓Vout2被 轉換爲數位値D，作爲以放大率A1被放大之信號的第1基 準位準而被保存於上數/下數計數器UD1。 在開關SW sf2被切換爲Η側狀態下基準位準之輸出電 壓Voutl被施加於放大電晶體Tf2之源極，而由放大電晶體 Tf2之汲極輸出基準位準之輸出電壓Vout3。其中，輸入至 -26- 201204031 放大電晶體Tb之閘極的信號之極性係和輸出電壓Vout3同 ―，輸入至放大電晶體Tf2之閘極的信號之極性係和輸出 電壓Vout3相反。 另外，負荷電晶體Te2之閘極被連接於電源電位VDD ，因此，負荷電晶體Te2作爲電阻之動作，由畫素PCn讀出 信號時行選擇電晶體Ta被設爲ON，因此，和行選擇電晶 體Ta之閘極連接於電源電位VDD時等效，行選擇電晶體Ta 作爲電阻之動作。 因此，流入定電流電晶體TL之電流，成爲放大電晶體 Tb之源極電流與放大電晶體Tf2之源極電流之和，放大電 晶體Tb之源極電流增加時，放大電晶體Tf2之源極電流減 少，放大電晶體Tb之源極電流減少時，放大電晶體Tf2之 源極電流將增加。因此，由放大電晶體Tb與放大電晶體 Tf2構成差動對，列放大電路3-2b可進行差動動作。 藉由變更放大電晶體Tf2及負荷電晶體Te2之電晶體尺 寸，可將列放大電路3-2b之放大率A2設爲1以下，或1以上 。例如藉由設定負荷電晶體Te2之電阻値成爲大於放大電 晶體Tf2之電阻値，可增大放大率A2。 該基準位準之信號被輸出至垂直信號線Vlin時，重置 脈衝Pcp2被輸入至開關電晶體Tcp2之閘極時，比較器PA2 之輸入電壓受到輸出電壓之箝位，使動作點被設定。 之後，在基準位準之輸出電壓Vout3介由電容器C23被 輸入至比較器PA2之狀態下，供給三角波作爲基準電壓 VREF2,進行基準位準之輸出電壓V〇ut3與基準電壓VREF2 -27- 201204031 之比較。輸出電壓Vout5被維持於Η位準，直至基準位準之 輸出電壓Vout3與基準電壓VREF2之位準成爲一致爲止， 上數/下數計數器UD2進行下數計數直至輸出電壓Vout5 被反轉成爲L位準爲止，因此基準位準之輸出電壓Vout3被 轉換爲數位値D，作爲以放大率A2被放大之信號的第2基 準位準而被保存於上數/下數計數器UD2。 之後，在畫素PCri之行選擇電晶體Ta成爲ON狀態下， 讀出信號READn成爲Η位準時，讀出電晶體Td被設爲ON， 儲存於光二極體PD之電荷將被傳送至浮置擴散部FD，對 應於浮置擴散部FD之信號位準的電壓將被施加於放大電晶 體Tb之閘極。於此，因爲放大電晶體Tb與定電流電晶體 TL構成源極隨耦器，因此，垂直信號線Vlin之電壓從動於 被施加於放大電晶體Tb之閘極的電壓，而作爲信號位準之 輸出電壓Voutl被輸出至垂直信號線Vlin。 信號位準之輸出電壓Voutl被施加於放大電晶體Tfl之 源極，而由放大電晶體ΤΠ之汲極將信號位準之輸出電壓 Vout2予以輸出。 之後，在信號位準之輸出電壓Vout2介由電容器C1 3被 輸入至比較器P A 1之狀態下，供給三角波作爲基準電壓 VREF1，進行信號位準之輸出電壓Vout2與基準電壓VREF1 之比較。輸出電壓Vout4被維持於Η位準，直至信號位準之 輸出電壓Vout2之位準與基準電壓VREF1之位準成爲一致 爲止，此時上數/下數計數器UD1進行上數計數直至輸出 電壓Vout4被反轉成爲L位準爲止，因此信號位準之輸出電 -28- 201204031 壓Vout2與基準位準之輸出電壓V〇ut2之間之差分被轉換爲 數位値D，被傳送至行記憶體LM 1。結果，由以放大率A 1 被放大之信號取樣出之第1信號位準與第1基準位準之間之 差分，將被利用作爲藉由CDS檢測出之放大率A 1之信號成 份，而被保持於行記憶體LM 1。 另外，在信號位準之輸出電壓Vout3介由電容器C23被 輸入至比較器PA2之狀態下，供給三角波作爲基準電壓 VREF2，進行信號位準之輸出電壓V〇ut3與基準電壓VREF2 之比較。輸出電壓Vout5被維持於Η位準，直至信號位準之 輸出電壓Vout3之位準與基準電壓VREF2之位準成爲一致 爲止，此時上數/下數計數器UD2進行上數計數直至輸出 電壓Vout5被反轉成爲L位準爲止，因此信號位準之輸出電 壓Vout3與基準位準之輸出電壓Vout3之間之差分被轉換爲 數位値D，被傳送至行記憶體LM2。結果，由以放大率A2 被放大之信號取樣出之第2信號位準與第2基準位準之間之 差分，將被利用作爲藉由CDS檢測出之放大率A2之信號成 份，而被保持於行記憶體LM2。 其中，依據放大率A1之基準位準之輸出電壓Vout2進 行下數計數之後，依據放大率A 1之信號位準之輸出電壓 Vout2進行上數計數，如此則，信號位準讀出時被重疊有 基準位準之情況下，亦可以抵消該基準位準成份，可以藉 由CDS有效檢測出放大率A1之信號成份。 另外，依據放大率A2之基準位準之輸出電壓Vout3進 行下數計數之後，依據放大率A2之信號位準之輸出電壓 29 201204031
Vout3進行上數計數，如此則，信號位準讀出時被重疊有 基準位準之情況下，亦可以抵消該基準位準成份’可以藉 由CDS有效檢測出放大率A2之信號成份》 另外，藉由列放大電路3-lb、3-2b分別構成差動放大 電路，無須使用電容器來調整放大率A1、A2，和圖2之使 用開關電容器型放大電路作爲列放大電路3 -1 a、3 ·2 a之情 況比較，可以縮小面積。 另外，藉由列放大電路3-lb、3_2b分別構成差動放大 電路，可使用流入定電流電晶體T L之電流作爲列放大電路 3-lb、3-2b之偏壓電流，無須和放大電晶體Tb與定電流電 晶體TL構成之源極隨耦器電路獨立地設置列放大電路3-lb 、3-2b之偏壓電流，可減低消費電力。 另外，藉由列放大電路3-lb、3-2b分別構成差動放大 電路，可抵消差動輸入之同相成份’可提升各列之S/N比 〇 另外，將放大率A2設爲大於放大率A1時，依放大率 A1之基準位準之取樣—放大率A2之基準位準之取樣—放 大率A2之信號位準之取樣—放大率A1之信號位準之取樣 之順序進行，使放大率A2之基準位準之取樣與放大率A2 之信號位準之取樣被連續進行爲較好。 如此則，和依放大率A 1之基準位準之取樣β放大率 Α2之基準位準之取樣—放大率Α1之信號位準之取樣放 大率Α2之信號位準之取樣之順序進行之情況比較，可以縮 短信號位準小的信號之數位CDS時間TD。因此，可以減少 -30- 201204031 信號位準小的信號之1/ f雜訊或RTs雜訊，可提升畫質。 (第4實施形態） 圖7表示本發明第4實施形態之固態攝像裝置之槪略構 成之方塊圖。 於圖7，於固態攝像裝置係取代圖1之列放大電路3 -1 、3-2、取樣保持信號轉換電路4-1、4-2、列掃描電路7-1 、7-2及DA轉換器9-1、9-2，改設列放大電路3、取樣保持 信號轉換電路4、列掃描電路7及DA轉換器9。另外，可於 該固態攝像裝置設置減算器13，用於調整相對於各畫素 PCn之信號成份的黑位準。 列放大電路3，可以切換放大率Al、A2依每一列進行 由各畫素PC讀出之信號之放大。取樣保持信號轉換電路4 ，可藉由CDS檢測出以放大率Al、A2被放大之各畫素PC之 信號成份。列掃描電路7，可於水平方向掃描而將取樣保 持信號轉換電路4之行記憶體6-1、6-2保存之信號予以讀出 。DA轉換器9可對取樣保持信號轉換電路4輸出基準電壓 VREF。 另外，取樣保持信號轉換電路4’係由以放大率A1被 放大之各畫素PC之信號取樣出第1基準位準以及第1信號位 準，藉由相關二重取樣可檢測出各畫素PC之信號成份。另 外’取樣保持信號轉換電路4，係由以放大率A2被放大之 各畫素PC之信號取樣出第2基準位準以及第2信號位準’藉 由相關二重取樣可檢測出各畫素PC之信號成份。 -31 - 201204031 另外，於取樣保持信號轉換電路4設有：列ADC電路5 ，其依據由以放大率Al、A2進行放大之畫素PC讀出之信 號與基準電壓VREF之比較結果，進行上數計數及下數計 數，而算出CDS之基準位準與信號位準之差分；行記憶體 6-1，其針對列ADC電路5對於以放大率A1放大之信號的計 數値，在水平畫素數目範圍內予以記憶；及行記憶體6-2 ，其針對列ADC電路5對於以放大率A2放大之信號的計數 値，在水平畫素數目範圍內予以記憶； 藉由行掃描電路2於垂直方向進行畫素PC之掃描，行 方向之畫素PC被選擇。由該畫素PC讀出之信號會介由垂 直信號線Vlin被傳送至列放大電路3。由畫素PC讀出之信 號經由列放大電路3以放大率Al、A2被放大之後，被傳送 至取樣保持信號轉換電路4。 於取樣保持信號轉換電路4，由以放大率A1被放大之 各畫素PC之信號取樣出第1基準位準及第1信號位準，第1 信號位準與第1基準位準之差分被取出，藉由CDS檢測出 各畫素PC之信號成份而作爲輸出信號Vout6予以輸出。 於取樣保持信號轉換電路4，由以放大率A2被放大之 各畫素PC之信號取樣出第2基準位準及第2信號位準，第2 信號位準與第2基準位準之差分被取出，藉由CDS檢測出 各畫素PC之信號成份而作爲輸出信號V〇ut7予以輸出。 於列ADC電路5，係進行下數計數直至由以放大率A1 被放大之各畫素PC之信號所取樣出之第1基準位準與基準 電壓VREF之位準成爲一致爲止，之後則進行上數計數直 -32- 201204031 至由以放大率A1被放大之各畫素PC之信號所取樣出之第1 信號位準與基準電壓VREF之位準成爲一致爲止，如此則 ，於CDS被檢測出之放大率A1之信號成份將被轉換爲數位 値，而僅水平畫素分之數位値被保存於行記憶體6-1。 於列ADC電路5，係進行下數計數直至由以放大率A2 被放大之各畫素PC之信號所取樣出之第2基準位準與基準 電壓VREF之位準成爲一致爲止，之後則進行上數計數直 至由以放大率A2被放大之各畫素PC之信號所取樣出之第2 信號位準與基準電壓VREF之位準成爲一致爲止，如此則 ，於CDS被檢測出之放大率A2之信號成份將被轉換爲數位 値，而僅水平畫素分之數位値被保存於行記億體6-2。 另外，於減算器13，必要時可由輸出信號Vout6減去 黑位準SB，而調整輸出信號Vout6之黑位準，輸出致乘算 器10。 於此，於取樣保持信號轉換電路4對應於各放大率八！ 、A2取樣出基準位準，即使在放大率Al、A2切換時亦可 藉由CDS有效抑制雜訊。 另外，設爲藉由列放大電路3切換放大率Al、A2，如 此則，無須對應於各放大率Al、A2設置圖1之列放大電路 3-1、3-2及取樣保持信號轉換電路4-1、4-2。 (第5實施形態） 圖8表示本發明第5實施形態之固態攝像裝置之1列分 之槪略構成之電路圖 -33- 201204031 於圖8，於固態攝像裝置係取代圖2之列放大電路3-la 、3-2a、取樣保持信號轉換電路4-la、4-2a，改設列放大 電路3a、取樣保持信號轉換電路4a。 於列放大電路3a，係依每一列設置電容器Cl、C2-1、 C2-2、C3、運算放大器OP、反相器V4及開關電晶體1^1-1、Tsc2-1。運算放大器OP之輸入端子係介由電容器C1被 連接於垂直信號線Vlin，在運算放大器0P之輸入端子與輸 出端子之間被連接有電容器C2-1。另外，於電容器C2-1被 並聯連接開關電晶體Tscl-1。於電容器C2-1，被並聯連接 開關電晶體Tsc2-1與電容器C2-2之並聯電路。於開關電晶 體Tscl-1之閘極被輸入重置脈衝Psc，於開關電晶體Tsc2-1 之閘極介由反相器V4被輸入切換信號SET-A。 另外，於列放大電路3a，藉由開關電晶體Tsc2-1被設 爲ON / OFF可以切換放大率Al、A2。例如，開關電晶體 Tsc2-1被設爲ON時，列放大電路3a之放大率A1係由( Cn+C^)提供。另外，開關電晶體Tsc2-1被設爲OFF時 ，列放大電路3a之放大率A2係由C,/ C2_,提供。其中，電 容器C1之容量値設爲C!，電容器C2-1之容量値設爲C^， 電容器C2-2之容量値設爲C2.2。 於取樣保持信號轉換電路4a，依每一列設有比較器PA 、開關電晶體Tcp、反相器V、開關SW1、上數/下數計數 器UD1、UD2及行記憶體LM1、LM2。 比較器PA之反轉輸入端子係介由電容器C3被連接於 運算放大器OP之輸出端子，比較器PA之非反轉輸入端子 •34- 201204031 係被輸入有基準電壓VREF。在比較器PA之反轉輸入端子 與輸出端子之間被連接有開關電晶體TcP。比較器PA之輸 出端子係介由反相器V被連接於開關SW1，開關SW1之L側 被連接於上數/下數計數器UD1，開關SW1之Η側被連接 於上數/下數計數器UD2。 圖9表示圖8之固態攝像裝置之1畫素分之讀出動作之 時序圖。 於圖9，切換信號SET-Α被設爲L位準時，切換信號 SET-A係於反相器V4被反轉而成爲Η位準，藉由開關電晶 體Tsc2-1被設爲ON，而使列放大電路3a之放大率設爲Α1。 另外，切換信號SET-Α被設爲L位準時，開關SW1被切換爲 L側。 之後，行選擇信號ADRESn成爲Η位準時，畫素PCn之 行選擇電晶體Ta被設爲ON，於放大電晶體Tb之汲極被施 加電源電位VDD，如此則，放大電晶體Tb與定電流電晶體 TL構成源極隨耦器。 當行選擇電晶體Ta成爲ON狀態下重置信號RES ETn成 爲Η位準時，重置電晶體Tc被設爲ON，浮置擴散部FD之基 準位準所對應之電壓被施加於放大電晶體Tb之閘極，而作 爲基準位準之輸出電壓Voutl被輸出至垂直信號線Vlin。 基準位準之輸出電壓Voutl被輸出至垂直信號線Vlin 時，重置脈衝Psc被施加於開關電晶體Tsc 1 -1之閘極時，運 算放大器OP之輸入電壓受到輸出電壓之箝位（限制），動 作點被設定。此時，和垂直信號線Vlin間之電壓之差分係 -35- 201204031 被保存於電容器Cl，運算放大器OP之輸入電壓被設定爲ο 〇 另外，基準位準之輸出電壓Voutl被輸出至垂直信號 線Vlin時，重置脈衝Pep被施加於開關電晶體Tcp之閘極時 ，比較器PA之反轉輸入端子之輸入電壓受到輸出電壓之箝 位，動作點被設定。此時，和運算放大器OP之輸出電壓 Vout2間之電壓之差分係被保存於電容器C3，比較器PA之 輸入電壓被設定爲〇。 開關電晶體Tscl-1被設爲OFF之後，運算放大器OP之 輸入電壓變化時，電壓由電容器C2-1、C2-2被回授以使輸 入電壓成爲〇電壓。結果，呈現變化之輸入電壓使運算放 大器OP輸出以放大率A1被反轉放大之輸出電壓Vout2，介 由電容器C3被施加於比較器PA之反轉輸入端子。 開關電晶體Tep被設爲OFF之後，在放大率A1之基準 位準之輸出電壓Vout2介由電容器C3被輸入至比較器PA之 狀態下，供給三角波作爲基準電壓VREF，進行放大率A1 之基準位準之輸出電壓Vout2與基準電壓VREF之比較。比 較器PA之輸出電壓被反相器V反轉之後，作爲輸出電壓 V〇ut4介由開關SW1而被輸入至上數/下數計數器UD1。 輸出電壓Vout4被維持於Η位準，直至放大率A1之基 準位準之輸出電壓Vout2與基準電壓VREF之位準成爲一致 爲止，上數/下數計數器UD1進行下數計數直至輸出電壓 Vout4被反轉成爲L位準爲止，因此放大率A1之基準位準之 輸出電壓Vout2被轉換爲數位値D，作爲以放大率A1被放 -36- 201204031 大之信號的第1基準位準而被保存於上數/下數計數器 UD1。 之後，切換信號SET-A變化爲Η位準，切換信號SET-A 於反相器V4被反轉而成爲L位準，藉由開關電晶體Tsc2-1 被設爲OFF，而使列放大電路3a之放大率設爲Α2。另外， 切換信號SET-A被設爲Η位準時，開關SW1被切換爲Η側。 之後，切換信號SET-A變化爲Η位準之後，運算放大 器ΟΡ之輸入電壓變化時，電壓由電容器C2-1被回授以使輸 入電壓成爲〇電壓。結果，呈現變化之輸入電壓使運算放 大器ΟΡ輸出以放大率Α2被反轉放大之基準位準之輸出電 壓Vout2，介由電容器C3被施加於比較器ΡΑ之反轉輸入端 子。 在放大率A2之基準位準之輸出電壓Vout2介由電容器 C3被輸入至比較器PA之狀態下，供給三角波作爲基準電 壓VREF，進行放大率A2之基準位準之輸出電壓Vout2與基 準電壓VREF之比較。比較器PA之輸出電壓被反相器V反轉 之後，作爲輸出電壓Vout4介由開關SW1而被輸入至上數 /下數計數器UD2。 輸出電壓Vout4被維持於Η位準，直至放大率A2之基 準位準之輸出電壓Vout2與基準電壓VREF之位準成爲一致 爲止，上數/下數計數器UD2進行下數計數直至輸出電壓 Vout4被反轉成爲L位準爲止，因此放大率A2之基準位準之 輸出電壓Vout2被轉換爲數位値D，作爲以放大率A2被放 大之信號的第2基準位準而被保存於上數/下數計數器 -37- 201204031 UD2 » 之後，在畫素PCn之行選擇電晶體Ta成爲ON狀態下， 讀出信號READn成爲Η位準時，讀出電晶體Td被設爲ON， 儲存於光二極體PD之電荷將被傳送至浮置擴散部FD。對 應於浮置擴散部FD之信號位準的電壓將被施加於放大電晶 體Tb之閘極，而作爲信號位準之輸出電壓Voutl被輸出至 垂直信號線Vlin。 信號位準之輸出電壓Voutl介由電容器C1被施加於運 算放大器OP之輸入端子，當運算放大器OP之輸入電壓變 化時，電壓由電容器C2-1被.回授以使輸入電壓成爲0電壓 。結果，由運算放大器OP輸出以放大率A2被反轉放大之 信號位準之輸出電壓Vout2，介由電容器C3被施加於比較 器PA之反轉輸入端子。 放大率A2之信號位準之輸出電壓Vout2介由電容器C3 被施加於比較器PA之狀態下，供給三角波作爲基準電壓 VREF，進行放大率A2之信號位準之輸出電壓Vout2與基準 電壓VREF之比較。比較器PA之輸出電壓被反相器V反轉之 後，作爲輸出電壓Vout4介由開關SW1被輸入至上數/下 數計數器UD2。 輸出電壓Vout4被維持於Η位準，直至放大率A2之信 號位準之輸出電壓V〇ut2與基準電壓VREF之位準成爲一致 爲止，此時上數/下數計數器UD2進行上數計數直至輸出 電壓Vout4被反轉成爲L位準爲止，如此則，放大率A2之信 號位準之輸出電壓Vout2與基準位準之輸出電壓Vout2之間 -38- 201204031 之差分被轉換爲數位値D，被傳送至行記億體LM2 »結果 ，由以放大率A2被放大之信號取樣出之第2信號位準與第2 基準位準之間之差分，係被保持於行記憶體LM2，而作爲 藉由CDS檢測出之放大率A2之信號成份。 之後，切換信號SET-A變化爲L位準時，切換信號 SET-A於反相器V4被反轉而成爲Η位準，藉由開關電晶體 Tsc2-1被設爲ON，而使列放大電路3a之放大率設爲Α1。另 外，切換信號SET-A變化爲L位準時，開關SW1被切換爲L 側。 在放大率A1之信號位準之輸出電壓Vout2介由電容器 C3被輸入至比較器PA之狀態下，供給三角波作爲基準電 壓VREF，進行放大率A1之信號位準之輸出電壓Vout2與基 準電壓VREF之比較。比較器PA之輸出電壓被反相器V反轉 之後，作爲輸出電壓V〇ut4介由開關SW1而被輸入至上數 /下數計數器UD1。 輸出電壓Vout4被維持於Η位準，直至放大率A1之信 號位準之輸出電壓Vout2與基準電壓VREF之位準成爲一致 爲止，此時上數/下數計數器UD1進行上數計數直至輸出 電壓Vout4被反轉成爲L位準爲止，如此則，放大率A1之信 號位準之輸出電壓Vout2與基準位準之輸出電壓Vout2間之 差分被轉換爲數位値D，被傳送至行記憶體LM1。結果， 由以放大率A1放大後之信號所取樣出之第1信號位準與第1 基準位準之間之差分，係被保持於行記億體LM 1，而作爲 藉由CDS檢測出之放大率A1之信號成份。 • 39 - 201204031 其中’在由畫素PCn讀出之信號之放大率之切換前取 樣出第1基準位準及第1信號位準，在由畫素PCn讀出之信 號之放大率之切換後取樣出第2基準位準及第2信號位準， 如此則’即使由畫素PCn讀出之信號之放大率被切換時， 可以使對應於該放大率之基準位準成份互相抵消，可以提 高CDS對於雜訊之抑制效果。 另外’於第5實施形態，放大率A1之信號成份及放大 率A2之信號成份雙方之黑位準均被消除，因此無須圖7之 減算器13對黑位準之調整。 (第6實施形態） 圖10表示本發明第6實施形態之固態攝像裝置之1列分 之槪略構成之電路圖。 於圖1 〇，於固態攝像裝置係取代圖8之列放大電路3 a 、取樣保持信號轉換電路4a，改設列放大電路3b、取樣保 持信號轉換電路4b。 於列放大電路3b，係設置列放大電路3-lb’、3-2b’、 開關SW2、及反相器V3。其中，列放大電路3-lb’之放大率 設爲A1，列掃描電路3-2b’之放大率設爲A2。 於列放大電路3-lb’，係依每一列設置放大電晶體ΤΠ 及負荷電晶體Tel。放大電晶體Tfl之源極被連接於垂直信 號線Vlin，放大電晶體ΤΠ之汲極被連接於負荷電晶體Tel 之源極。放大電晶體Tfl之閘極，係介由電容器C31被接地 之同時，介由開關電晶體Tcpl 1被連接於比較器PA3之輸出 -40- 201204031 端子。負荷電晶體Tel之汲極被連接於電源電位VDD，負 荷電晶體Tel之閘極被連接於開關SWsfl。 於列放大電路3-2b’，係依每一列設置放大電晶體Tf2 及負荷電晶體Te2。放大電晶體Tf2之源極被連接於垂直信 號線Vlin，放大電晶體Tf2之汲極被連接於負荷電晶體Te2 之源極。放大電晶體Tf2之閘極，係介由電容器C32被接地 之同時，介由開關電晶體Tcpl 2被連接於比較器PA3之輸出 端子。負荷電晶體Te2之汲極被連接於電源電位VDD，負 荷電晶體Te2之閘極被連接於開關SWsf2。 開關SWsfl係藉由反相器V3將切換信號SET-A反轉後 之信號來進行切換，開關SWsf2係藉由切換信號SET-A來 進行切換。開關SW2之L側被連接於放大電晶體Tfl之汲極 ，開關SW2之Η側被連接於放大電晶體Tf2之汲極。於開關 電晶體Tcpl 1之閘極被輸入重置脈衝Pcpl，於開關電晶體 Tcpl2之閘極被輸入重置脈衝Pcp2。 於取樣保持信號轉換電路4b，係取代圖8之取樣保持 信號轉換電路4a之比較器PA、開關電晶體Tcp及反相器V ，改設比較器PA3 » 比較器PA3之非反轉輸入端子係連接於開關SW2，於 比較器PA3之反轉輸入端子被輸入基準電壓VREF，比較器 P A3之輸出端子被傳送至開關SW1。 圖11表示圖10之固態攝像裝置之1畫素分之讀出動作 之時序圖。 於圖11，切換信號SET-A被設爲L位準時，開關SWsf2 -41 - 201204031 被切換爲L側之同時，切換信號SET-A係於反相器V3被反 轉而成爲Η位準，開關SWsfl被切換爲Η側。另外，切換信 號SET-A被設爲L位準時，開關SW1、SW2被切換爲L側》 之後，行選擇信號ADRESn成爲Η位準時，畫素PC之 行選擇電晶體Ta被設爲ON，於放大電晶體Tb之汲極被施 加電源電位VDD，如此則，放大電晶體Tb與定電流電晶體 TL構成源極隨耦器。 當行選擇電晶體Ta成爲ON狀態下重置信號RESETn成 爲Η位準時，重置電晶體Tc被設爲ON，浮置擴散部FD之基 準位準所對應之電壓會被施加於放大電晶體Tb之閘極，而 作爲基準位準之輸出電壓Voutl被輸出至垂直信號線Vlin 在開關SWsfl被切換爲Η側狀態下基準位準之輸出電 壓Voutl被施加於放大電晶體ΤΠ之源極，而由放大電晶體 ΤΠ之汲極輸出放大率A1之基準位準之輸出電壓Vout2。 該基準位準之信號被輸出至垂直信號線Vlin時，在開 關電晶體Tcpll之閘極被輸入重置脈衝pcpl時，比較器PA3 之輸出電壓Vout4會被保持於電容器C31，被施加於放大電 晶體Tfl之閘極而提供偏壓。 之後，切換信號SET-A變化爲Η位準時，開關SWsf2被 切換爲Η側之同時，切換信號SET-A於反相器V3被反轉而 成爲L位準，開關SWsfl被切換爲L側。另外，切換信號 SET-A變化爲Η位準時，開關SW1、SW2被切換爲Η側。 在開關SWsf2被切換爲Η側狀態下基準位準之輸出電 -42- 201204031 壓Voutl被施加於放大電晶體Tf2之源極，而由放大電晶體 Tf2之汲極輸出放大率A2之基準位準之輸出電壓V out 3。 該基準位準之信號被輸出至垂直信號線VIin時，在開 關電晶體TcP12之閘極被輸入重置脈衝PcP2時，比較器PA3 之輸出電壓Vout4會被保持於電容器C32，被施加於放大電 晶體Tf2之閘極而提供偏壓。 之後，切換信號SET-A變化爲L位準時，開關SWsf2被 切換爲L側之同時，切換信號SET-A於反相器V3被反轉而 成爲Η位準，開關SWsfl被切換爲Η側。另外，切換信號 SET-A變化爲L位準時，開關SW1、SW2被切換爲L側。 之後，放大率Α1之基準位準之輸出電壓Vout2介由開 關SW2被輸入至比較器PA3之狀態下，供給三角波作爲基 準電壓VREF，進行放大率A1之基準位準之輸出電壓Vout2 與基準電壓VREF之比較。輸出電壓Vout4被維持於Η位準 ，直至放大率Α1之基準位準之輸出電壓Vout2與基準電壓 VREF之位準成爲一致爲止，上數/下數計數器UD1進行下 數計數直至輸出電壓Vout4被反轉成爲L位準爲止，如此則 ，放大率A1之基準位準之輸出電壓Vout2被轉換爲數位値 D，作爲以放大率A1放大之信號之第1基準位準而保持於 上數/下數計數器UD1。 之後，切換信號SET-A變化爲Η位準時，開關SWsf2被 切換爲Η側之同時，切換信號SET-A於反相器V3被反轉而 成爲L位準，開關SWsfl被切換爲L側》另外，切換信號 SET-A變化爲H位準時，開關SW1、SW2被切換爲H側。 -43- 201204031 之後，放大率A2之基準位準之輸出電壓Vout3介由開 關SW2被輸入至比較器PA3之狀態下，供給三角波作爲基 準電壓VREF，進行放大率A2之基準位準之輸出電壓Vout3 與基準電壓VREF之比較。輸出電壓Vout4被維持於Η位準 ，直至放大率Α2之基準位準之輸出電壓Vout3與基準電壓 VREF之位準成爲一致爲止，上數/下數計數器UD2進行下 數計數直至輸出電壓Vout4被反轉成爲L位準爲止，如此則 ，放大率A2之基準位準之輸出電壓V〇ut3被轉換爲數位値 D，作爲以放大率A2予以放大之信號之第2基準位準而保 持於上數/下數計數器UD2。 之後，在畫素PCn之行選擇電晶體Ta成爲ON狀態下， 讀出信號READn成爲Η位準時，讀出電晶體Td被設爲ON， 儲存於光二極體PD之電荷將被傳送至浮置擴散部FD。對 應於浮置擴散部FD之信號位準的電壓將被施加於放大電晶 體Tb之閘極，而作爲信號位準之輸出電壓Voutl被輸出至 垂直信號線Vlin。 信號位準之輸出電壓Voutl被施加於放大電晶體Tfl之 源極，而由放大電晶體Tfl之汲極將放大率A2之信號位準 之輸出電壓Vout2予以輸出。 之後，放大率A2之信號位準之輸出電壓Vout3介由開 關SW2被輸入至比較器PA之狀態下，供給三角波作爲基準 電壓VREF，進行放大率A2之信號位準之輸出電壓V〇ut3與 基準電壓VREF之比較。輸出電壓Vout4被維持於Η位準， 直至放大率Α2之信號位準之輸出電壓Vout3之位準與基準 -44 - 201204031 電壓VREF之位準成爲一致爲止，此時上數/下數計數器 UD2進行上數計數直至輸出電壓Vout4被反轉成爲L位準爲 止，如此則，放大率A2之信號位準之輸出電壓Vout3與基 準位準之輸出電壓Vout3之間之差分被轉換爲數位値D，被 傳送至行記億體LM2。結果，由以放大率A2被放大之信號 取樣出之第2信號位準與第2基準位準之間之差分，係被保 持於行記憶體LM2，而作爲藉由CDS檢測出之放大率A2之 信號成份。 之後，切換信號SET-A變化爲L位準時，開關SWsf2被 切換爲L側之同時，切換信號SET-A於反相器V3被反轉而 成爲Η位準，開關SWsfl被切換爲Η側。另外，切換信號 SET-A變化爲L位準時，開關SW1、SW2被切換爲L^IJ。 之後，放大率A1之信號位準之輸出電壓Vout2介由開 關SW2被輸入至比較器PA之狀態下，供給三角波作爲基準 電壓VREF ,進行放大率A1之信號位準之輸出電壓Vout2與 基準電壓VREF之比較。輸出電壓Vout4被維持於Η位準， 直至放大率Α1之基準位準之輸出電壓Vout2之位準與基準 電壓VREF之位準成爲一致爲止，此時上數/下數計數器 UD1進行上數計數直至輸出電壓Vo ut4被反轉成爲L位準爲 止，如此則，放大率A1之信號位準之輸出電壓Vout2與基 準位準之輸出電壓Vout2間之差分將被轉換爲數位値D，被 傳送至行記憶體LM1。結果，由以放大率A1被放大之信號 取樣出之第1信號位準與第1基準位準之間之差分，係被保 持於行記億體LM1，而作爲藉由CDS檢測出之放大率A1之 -45 - 201204031 信號成份。 其中，藉由針對由畫素PCn讀出之信號之放大率A1之 第1基準位準及第1信號位準進行取樣，針對由畫素PCn讀 出之信號之放大率A2之第2基準位準及第2信號位準進行取 樣，如此則，即使由畫素PCn讀出之信號之放大率被切換 時，可以使對應於該放大率之基準位準成份互相抵消，可 以提高CDS對於雜訊之抑制效果。 另外，於第6實施形態，放大率A1之信號成份及放大 率A2之信號成份雙方之黑位準均被消除，因此無須實施圖 7之減算器13對黑位準之調整。 (第7實施形態） 圖1 2表示本發明第7實施形態之固態攝像裝置之1列分 之槪略構成之電路圖。 於圖12’於固態攝像裝置係取代圖8之取樣保持信號 轉換電路4a，改設取樣保持信號轉換電路4c。 於取樣保持信號轉換電路4c，係取代圖8之開關SW1 、上數/下數計數器UD1、UD2及行記憶體LM 1、LM2， 改設置上數/下數計數器UD及行記憶體LM11、LM12。 圖13表示圖12之固態攝像裝置之丨畫素分之讀出動作 之時序圖。 於圖13，切換信號SET-A被設爲η位準時，切換信號 SET-A係於反相器V4被反轉而成爲l位準，開關電晶體 Tsc2-1被設爲OFF’列放大電路33之放大率被設爲Α2。 -46- 201204031 之後，行選擇信號ADRESri成爲Η位準時，畫素pCn之 行選擇電晶體Ta被設爲ON，於放大電晶體Tb之汲極被施 加電源電位VDD ’如此則，放大電晶體Tb與定電流電晶體 TL構成源極隨耦器。 當行選擇電晶體Ta成爲ON狀態下重置信號RESETn成 爲Η位準時，重置電晶體Tc被設爲ON，浮置擴散部FD之基 準位準所對應之電壓會被施加於放大電晶體Tb之閘極，而 作爲基準位準之輸出電壓Voutl被輸出至垂直信號線viin 〇 放大率A2之基準位準之輸出電壓Voutl被輸出至垂直 信號線Vlin時，重置脈衝Psc被施加於開關電晶體Tscl-1之 閘極時，運算放大器OP之輸入電壓受到輸出電壓之箝位， 動作點被設定。此時，和垂直信號線Vlin間之電壓之差分 係被保存於電容器C1，運算放大器OP之輸入電壓被設定 爲0。 之後，切換信號SET-A變化爲L位準時，切換信號 SET-A於反相器V4被反轉而成爲Η位準，開關電晶體Tsc2-1被設爲ON，列放大電路3 a之放大率被設爲A1。 放大率A1之基準位準之輸出電壓Voutl被輸出至垂直 信號線Vlin時，重置脈衝Pep被施加於開關電晶體Tcp之閘 極時，比較器PA之反轉輸入端子之輸入電壓受到輸出電壓 之箝位，動作點被設定。此時，和運算放大器OP之輸出電 壓Vout2間之電壓之差分係被保存於電容器C3，比較器PA 之輸入電壓被設定爲〇。此時，類比CDS動作時之基準位 -47- 201204031 準被保存於電容器Cl及C3。 之後，切換信號SET-A變化爲Η位準時，切換信號 SET-A於反相器V4被反轉而成爲L位準，開關電晶體Tsc2-1被設爲OFF，列放大電路3a之放大率被設爲A2。 在放大率A2之基準位準之輸出電壓Vout2介由電容器 C3被輸入至比較器PA之狀態下，供給三角波作爲基準電 壓VREF，進行放大率A2之基準位準之輸出電壓Vout2與基 準電壓VREF之比較。比較器PA之輸出電壓被反相器V反轉 之後，作爲輸出電壓Vout4而被輸入至上數/下數計數器 UD。 輸出電壓Vout4被維持於Η位準，直至放大率A2之基 準位準之輸出電壓Vout 2與基準電壓VREF之位準成爲一致 爲止，上數/下數計數器UD進行下數計數直至輸出電壓 Vout4被反轉成爲L位準爲止，因此放大率A2之基準位準之 輸出電壓Vout2被轉換爲數位値D，作爲以放大率A2被放 大之信號的第2基準位準而被保存於上數/下數計數器UD 〇 之後，在畫素PCn之行選擇電晶體Ta成爲ON狀態下， 讀出信號READn成爲Η位準時，讀出電晶體Td被設爲ON， 儲存於光二極體PD之電荷將被傳送至浮置擴散部FD。對 應於浮置擴散部FD之信號位準的電壓將被施加於放大電晶 體Tb之閘極，而作爲信號位準之輸出電壓Voutl被輸出至 垂直信號線Vlin。 信號位準之輸出電壓v〇utl介由電容器C1被施加於運 -48- 201204031 算放大器OP之輸入端子，當運算放大器OP之輸入電壓變 化時，電壓由電容器C2-1被回授以使輸入電壓成爲〇電壓 。結果，由運算放大器OP輸出以放大率A2被反轉放大之 信號位準之輸出電壓Vout2，介由電容器C3被施加於比較 器PA之反轉輸入端子。 放大率A2之信號位準之輸出電壓Vout2介由電容器C3 被輸入至比較器PA之狀態下，供給三角波作爲基準電壓 VREF，進行放大率A2之信號位準之輸出電壓Vout2與基準 電壓VREF之比較。比較器PA之輸出電壓被反相器V反轉之 後，作爲輸出電壓Vout4被輸入至上數/下數計數器UD。 輸出電壓Vout4被維持於Η位準，直至放大率A2之信 號位準之輸出電壓V〇Ut2與基準電壓VREF之位準成爲一致 爲止，此時上數/下數計數器UD進行上數計數直至輸出 電壓Vout4被反轉成爲L位準爲止，如此則，放大率A2之信 號位準之輸出電壓Vout2與基準位準之輸出電壓Vout2之間 之差分被轉換爲數位値D，被傳送至行記憶體LM 1 2。結果 ，由以放大率A2被放大之信號取樣出之第2信號位準與第2 基準位準之間之差分，係被保持於行記憶體LM 1 2，而作 爲藉由CDS檢測出之放大率A2之信號成份。CDS檢測出之 放大率A2之信號成份被保持於行記憶體LM 1 2之後，上數 /下數計數器UD被重置。 之後，切換信號SET-A變化爲L位準時，切換信號 SET-A於反相器V4被反轉而成爲Η位準，藉由開關電晶體 Tsc2-1被設爲ON，而使列放大電路3a之放大率設爲Α1。 -49- 201204031 在放大率A1之信號位準之輸出電壓Vout2介由電容器 C3被輸入至比較器PA之狀態下，供給三角波作爲基準電 壓VREF，進行放大率A1之信號位準之輸出電壓Vout2與基 準電壓VREF之比較。比較器PA之輸出電壓被反相器V反轉 之後，作爲輸出電壓Vout4而被輸入至上數/下數計數器 UD。 輸出電壓Vout4被維持於Η位準，直至放大率A1之信 號位準之輸出電壓V0Ut2與基準電壓VREF之位準成爲一致 爲止，此時上數/下數計數器UD進行上數計數直至輸出 電壓Vout4被反轉成爲L位準爲止，如此則，放大率A1之信 號位準之輸出電壓Vout 2被轉換爲數位値D，被傳送至行記 憶體LM11。結果，第1信號位準與電容器Cl、C3所保存之 第1基準位準經由類比CDS處理後之差分，會被保持於行 記憶體LM1 1。 其中，針對由畫素PCn讀出之信號之放大率A1之第1 基準位準及第1信號位準進行取樣，針對由畫素PCn讀出之 信號之放大率A2之第2基準位準及第2信號位準進行取樣， 如此則，即使由畫素PCn讀出之信號之放大率被切換時， 亦可以使對應於該放大率之基準位準成份互相抵消，可以 提高CDS對於雜訊之抑制效果。 另外，於第1基準位準之取樣時使上數/下數計數器 UD之計數動作停止，因此可以削減上數/下數計數器UD 之個數，可減少電路規模。 另外，於第7實施形態，欲使放大率A 1之信號成份與 -50- 201204031 放大率A2之信號成份一致時，較好是進行圖7之減算器13 對黑位準之調整。 信.號位準小時（放大率=A2 )，對應於各垂直信號線 Vlin配置之比較器PA之臨限値Vth之變動，或開關電晶體 Tcp之ON時之耦合變動引起之比較器pa之輸出會有變動， 而產生縱條紋狀之雜訊。 欲抑制該縱條紋狀雜訊時，可以數位方式進行基準位 準之下數計數並取入’進行信號位準之上數計數並取入， 而消除該縱條紋狀雜訊。此時之黑位準成爲〇。該處理， 係於上數/下數計數器UD以數位方式保存基準位準之雜 訊（變動）而抑制雜訊，因此稱爲數位CDS動作。 另外’信號位準大時（放大率= A1)，基準位準係保 持於電容器C1及C3。該基準位準係包含進行浮置擴散部 FD之重置時之重置雜訊或列放大電路3a之輸出變動等。此 時之基準電壓VREF之基準位準可設爲64位準。 之後’由光二極體PD讀出信號電荷，於浮置擴散部 FD轉換爲電壓’而使信號位準變化。列放大電路3a之輸出 電壓Vout2亦同樣變化。針對該變化部分進行ad轉換而成 爲信號位準。結果，可以僅獲得基準位準之雜訊被抑低後 之信號成份。該處理，係於電容器C1及C3以類比方式保存 基準位準之雜訊（變動）而抑制雜訊，因此稱爲類比CDS 動作。於該動作，黑位準係成爲64位準。 信號位準大時（放大率= A1)，雜訊稍微增加時亦不 致於呈現於影像。因此’信號位準大時僅設爲類比CDS動 201204031 作’據以縮短AD轉換之動作時間，可實現高速動作。 信號位準大時進行類比CDS動作，信號位準小時進行 數位CDS動作時，欲調整輸出信號v〇ut6、Vout7間之黑位 準’可將圖7之黑位準SB設爲64位準，而由輸出信號Vout6 進行減算6 4位準之動作。 (第8實施形態） 圖1 4表示本發明第8實施形態之固態攝像裝置之1列分 之槪略構成之電路圖。 於圖14，於固態攝像裝置係取代圖1〇之取樣保持信號 轉換電路4b，改設取樣保持信號轉換電路4d。 於取樣保持信號轉換電路4d，係取代圖10之開關SW1 、上數/下數計數器UD1、UD2及行記憶體LM1、LM2， 改設置上數/下數計數器UD及行記憶體LM11、LM12 » 圖15表示圖14之固態攝像裝置之1畫素分之讀出動作 之時序圖。 於圖15，切換信號SET-A被設爲L位準時，開關SWsf2 被切換爲L側之同時，切換信號SET· A係於反相器V3被反 轉而成爲Η位準，開關SWsfl被切換爲Η側。另外，切換信 號SET-A被設爲L位準時，開關SWsf2被切換爲L側。 之後，行選擇信號ADRESn成爲Η位準時，畫素PC之 行選擇電晶體Ta被設爲ON，於放大電晶體Tb之汲極被施 加電源電位VDD，如此則，放大電晶體Tb與定電流電晶體 TL構成源極隨耦器。 -52- 201204031 當行選擇電晶體Ta成爲ON狀態下重置信號RES ΕΤη成 爲Η位準時，重置電晶體Tc被設爲ON，浮置擴散部FD之基 準位準所對應之電壓會被施加於放大電晶體Tb之閘極，而 作爲基準位準之輸出電壓Voutl被輸出至垂直信號線Vlin 〇 在開關SWsfl被切換爲Η側之狀態下基準位準之輸出 電壓Voutl被施加於放大電晶體ΤΠ之源極，而由放大電晶 體ΤΠ之汲極輸出放大率A1之基準位準之輸出電壓Vout2。 該基準位準之信號被輸出至垂直信號線Vlin時，在開 關電晶體Tcpll之閘極被輸入重置脈衝Pcpl時，比較器PA3 之輸出電壓Vout4會被保持於電容器C31，被施加於放大電 晶體Tfl之閘極而提供偏壓。 藉由開關電晶體Tcpl 1被設爲OFF，使比較器PA3之輸 出電壓Vout4作爲以放大率A1被放大之信號之第1基準位準 而取入至電容器C31。其中，放大率A1之基準位準之輸出 電壓Vout2被輸出時，基準電壓VREF係被維持於一定値。 上數/下數計數器UD成爲重置狀態。 之後，切換信號SET-A變化爲Η位準時，開關SWsf2被 切換爲Η側之同時，切換信號SET-A於反相器V3被反轉而 成爲L位準，開關SWsfl被切換爲L側。另外，切換信號 5£!'-八變化爲1{位準時，開關8\¥1'3\¥2被切換爲11側。 在開關SWsf2被切換爲Η側狀態下基準位準之輸出電 壓Voutl被施加於放大電晶體Tf2之源極，而由放大電晶體 Tf2之汲極輸出放大率A2之基準位準之輸出電壓Vout3。 -53- 201204031 該基準位準之信號被輸出至垂直信號線Vlin時，在開 關電晶體Tcpl2之閘極被輸入重置脈衝Pcp2時，比較器PA3 之輸出電壓Vout4會被保持於電容器C32，被施加於放大電 晶體Tf2之閘極而提供偏壓。 之後，放大率A2之基準位準之輸出電壓Vout3介由開 關SW2被輸入至比較器PA3之狀態下.，供給三角波作爲基 準電壓VREF，進行放大率A2之基準位準之輸出電壓Vout3 與基準電壓VREF之比較。輸出電壓Vout4被維持於Η位準 ，直至放大率Α2之基準位準之輸出電壓Vout3與基準電壓 VREF之位準成爲一致爲止，上數/下數計數器UD進行下 數計數直至輸出電壓Vout4被反轉成爲L位準爲止，如此則 ，放大率A2之基準位準之輸出電壓Vout3被轉換爲數位値 D，作爲以放大率A2放大之信號之第2基準位準而保持於 上數/下數計數器UD。 之後，在畫素PCn之行選擇電晶體Ta成爲ON狀態下， 讀出信號READn成爲Η位準時，讀出電晶體Td被設爲ON， 儲存於光二極體PD之電荷將被傳送至浮置擴散部FD。對 應於浮置擴散部FD之信號位準的電壓將被施加於放大電晶 體Tb之閘極，而作爲信號位準之輸出電壓Voutl被輸出至 垂直信號線Vlin。 信號位準之輸出電壓Voutl被施加於放大電晶體Tf2之 源極，而由放大電晶體Tf2之汲極將放大率A2之信號位準 之輸出電壓Vout3予以輸出。 之後，放大率A2之信號位準之輸出電壓Vout3介由開 -54- 201204031 關SW2被輸入至比較器PA之狀態下，供給三角波作爲基準 電壓VREF，進行放大率A2之信號位準之輸出電壓Vout3與 基準電壓VREF之比較。輸出電壓Vout4被維持於Η位準， 直至放大率Α2之信號位準之輸出電壓Vout3之位準與基準 電壓VREF之位準成爲一致爲止，此時上數/下數計數器 UD進行上數計數直至輸出電壓Vout4被反轉成爲L位準爲 止，如此則，放大率A2之信號位準之輸出電壓Vout3與基 準位準之輸出電壓Vout3之間之差分被轉換爲數位値D，被 傳送至行記憶體LM 12。結果’由以放大率A2被放大之信 號取樣出之第2信號位準與第2基準位準之間之差分，會被 保持於行記憶體LM 1 2，而作爲藉由CDS檢測出之放大率 A2之信號成份。CDS檢測出之放大率A2之信號成份被保持 於行記億體LM12之後，上數/下數計數器UD被進行重置 〇 之後，切換信號SET-A變化爲L位準時’開關SWsf2被 切換爲L側之同時，切換信號SET-A於反相器V3被反轉而 成爲Η位準，開關SWsfl被切換爲Η側。另外，切換信號 SET-A變化爲L位準時，開關SW2被切換爲L側》 之後，放大率Α1之信號位準之輸出電壓Vout2介由開 關SW2被輸入至比較器PA之狀態下，供給三角波作爲基準 電壓VREF，進行放大率A1之信號位準之輸出電壓Vout2與 基準電壓VREF之比較。輸出電壓Vout4被維持於Η位準， 直至放大率Α1之信號位準之輸出電壓Vout2之位準與基準 電壓VREF之位準成爲一致爲止，此時上數/下數計數器 -55- 201204031 UD進行上數計數直至輸出電壓Vout4被反轉成爲L位準爲 止，如此則，放大率A1之信號位準之輸出電壓Vout2被轉 換爲數位値D，被傳送至行記億體LM11。結果，第1信號 位準與電容器C 1及C3所保存之第1基準位準之間之類比 CDS處理後之差分，將被保存於行記億體LM11。 其中，藉由針對由畫素PCn讀出之信號之放大率A1之 第1基準位準及第1信號位準進行取樣，針對由畫素PCn讀 出之信號之放大率A2之第2基準位準及第2信號位準進行取 樣，如此則，即使由畫素PCn讀出之信號之放大率被切換 時，亦可以使對應於該放大率之基準位準成份互相抵消， 可以增大CDS對於雜訊之抑制效果。 另外，於第1基準位準之取樣時使上數/下數計數器 UD之計數動作停止，因此可以削減上數/下數計數器UD 之個數，可減少電路規模。 另外，於第8實施形態，欲使放大率A 1之信號成份之 黑位準與放大率A2之信號成份之黑位準一致時，較好是進 行圖7之減算器13對黑位準之調整。 (第9實施形態） 圖1 6表示本發明第9實施形態之固態攝像裝置之槪略 構成之方塊圖。 於圖1 6，於固態攝像裝置係取代圖7之取樣保持信號 轉換電路4，改設取樣保持信號轉換電路31。另外，取代 圖7之乘算器1〇、比較器11'開關12及減算器13，改設乘 -56- 201204031 算器35及開關36。 取樣保持信號轉換電路31’係由放大率A1所放大之信 號取樣出第1基準位準，由放大率A2所放大之信號取樣出 第2基準位準之後，依據由各畫素PC讀出之信號之信號位 準，由放大率A1或放大率A2所放大之信號取樣出信號位 準，如此而可藉由相關二重取樣檢測出各畫素pc之信號成 份。 於取樣保持信號轉換電路31，設有：列ADC電路32 ’ 其依據由放大率Al、A2所放大來自畫素PC之讀出信號與 基準電壓VREF之比較結果，進行上數計數及下數計數， 而算出CDS之基準位準與信號位準之差分；行記憶體33 ’ 用於將水平畫素分之列ADC電路5對於放大率A1或放大率 A2所放大之信號的計數値予以記億；及增益選擇部3 4 ’針 對來自各畫素PC之讀出信號選擇以放大率A1或放大率A2 之一進行放大。 另外，乘算器35，用於使來自取樣保持信號轉換電路 31之輸出信號Vout 11乘上放大率A2。開關36可依據增益選 擇部34之選擇結果，將輸出信號V〇ut8切換爲L側或Η側。 於行掃描電路2依垂直方向進行畫素PC之掃描而選擇 行方向之畫素PC，由該晝素PC被讀出之信號係介由垂直 信號線Vlin被傳送至列放大電路3。由畫素PC被讀出之信 號於列放大電路3以放大率A 1、A 2被放大之後，係被傳送 至取樣保持信號轉換電路3 1。 於取樣保持信號轉換電路31，係由以放大率A1被放大 -57- 201204031 之各畫素PC之信號取樣出第1基準位準之同時，由以放大 率A2被放大之各畫素PC之信號取樣出第2基準位準。依據 由各畫素PC讀出之信號之信號位準，判斷該信號位準被以 放大率Al、A2之其中之一進行放大，依據該判斷結果而 取出第1信號位準與第1基準位準間之差分或第2信號位準 與第2基準位準間之差分，作爲輸出信號Voutll予以輸出 〇 於列ADC電路32，係進行下數計數動作直至由以放大 率A1被放大之各畫素PC之信號所取樣出之第1基準位準與 基準電壓VREF之位準成爲一致爲止，將該第1基準位準之 計數値予以保存。另外，於列ADC電路32，係進行下數計 數動作直至由以放大率A2被放大之各畫素PC之信號所取 樣出之第2基準位準與基準電壓VREF之位準成爲一致爲止 ，將該第2基準位準之計數値予以保存。 選擇A1作爲由各畫素PC讀出之信號之信號位準之放 大率時’針對第丨基準位準之計數値，此時係進行上數計 數動作直至由放大率A1所放大之各畫素PC之信號取樣出 的第1信號位準與基準電壓VREF之位準成爲一致爲止，如 此則’於CDS被檢測出之放大率A1之信號成份將被轉換爲 數位値’其之水平畫素分將被保存於行記憶體3 3。 選擇A2作爲由各畫素PC讀出之信號之信號位準之放 大率時’針對第2基準位準之計數値，此時係進行上數計 數動作直至由放大率A2所放大之各畫素PC之信號取樣出 的第2信號位準與基準電壓VREF之位準成爲一致爲止，如 -58- 201204031 此則，於CDS被檢測出之放大率A2之信號成份將被轉換爲 數位値，其之水平畫素分將被保存於行記憶體3 3。 選擇A2作爲由各畫素PC讀出之信號之信號位準之放 大率時，開關36係被切換爲Η側，直接以輸出信號Voutl 1 作爲輸出信號Vout8予以輸出。 另外，選擇A1作爲由各畫素PC讀出之信號之信號位 準之放大率時，開關36係被切換爲L側。於乘算器35，係 針對取樣保持信號轉換電路31之輸出信號Voutl 1乘上放大 率A2，而使放大率A1放大後之輸出信號Vou til對於光量 成爲線性化，以乘上放大率A2後之輸出信號Voutl 1作爲輸 出信號Vout8予以輸出。 於取樣保持信號轉換電路31，係對應於放大率A1、 A2來取樣基準位準，因此即使放大率Al、A2切換時亦可 藉由CDS有效抑制雜訊。 另外，依據由各畫素PC讀出之信號之信號位準，由放 大率A1或放大率A2所放大之信號，而取樣出信號位準， 無須對應於放大率Al ' A2同時保存信號位準，無須對應 於放大率A 1、A2個別設置行記憶體3 3，可抑制電路規模 之增大。 (第10實施形態） 圖17表示本發明第10實施形態之固態攝像裝置之1列 分之槪略構成之電路圖。 於圖1 7，於固態攝像裝置係取代圖8之取樣保持信號 -59- 201204031
轉換電路4a，改設取樣保持信號轉換電路31 a及正反器FI 於取樣保持信號轉換電路3 1 a，係於各列設置：比較 器PA、開關電晶體Tcp、反相器V、開關SW1 1、SW12、 SW15、上數/下數計數器UDU、UD12、行記憶體LM2 1 、增益選擇部SE1及AND電路Nil。另外，上數/下數計數 器UD11、UD12之位元數可以小於圖8之上數/下數計數器 UD1、UD2之位元數。例如圖8之上數/下數計數器UD1、 UD2之必要之位元數設爲10位元時，上數/下數計數器 UD 11、UD12之位元數可以設爲5位元》關於基準位準之取 入，在上數/下數計數器UD 11、UD12之位元數設爲5位元 時，可以抵消最大32位準之基準位準之變動。基準位準之 變動大時，例如上數/下數計數器UD11、UD12之位元數 設爲7位元時，可以抵消最大128位準爲止之基準位準之變 動。 另外，於取樣保持信號轉換電路31 a設有：耦合上數 /下數計數器UD 11、UD 12之計數器耦合部61 ;及重置上 數/下數計數器UD 11、UD 12之重置電路62。 於計數器耦合部61設有OR電路（“或”電路）N12、 N13及開關SW13、SW14。於重置電路62設有AND電路N14 、N15 及 OR 電路 N16、N17。 AND電路Nil之一方之輸入端子被連接於反相器V之輸 出端子，AND電路Nil之另一方之輸入端子係被輸入有基 準時脈CKC。開關SW11之Η側被接地，開關SW11之L側被 -60- 201204031 連接於AND電路N1 1之輸出端子。開關SW12之Η側被連接 於AND電路Nil之輸出端子，開關SW12之L側被接地。開 關SW1 1、1 2係藉由切換信號SET-A進行切換。 OR電路N12之一方之輸入端子被連接於正反器F1之輸 出端子Q，OR電路N12之另一方之輸入端子係被輸入有切 換信號SET-PG。OR電路N13之一方之輸入端子被連接於正 反器F1之反轉輸出端子NQ，OR電路N13之另一方之輸入端 子係被輸入有切換信號SET-PG。 開關SW1 3之L側被連接於開關1 1之輸出端子，開關 SW13之Η側被連接於上數/下數計數器UD12之輸出端子 。開關SW14之Η側被連接於開關SW12之輸出端子，開關 SW14之L側被連接於上數/下數計數器UD11之輸出端子。 開關SW13之輸出端子被連接於上數/下數計數器UD 11之 輸入端子，開關SW1 4之輸出端子被連接於上數/下數計 數器UD12之輸入端子。另外，開關SW13係藉由OR電路 N13之輸出進行切換’開關SW14係藉由OR電路N12之輸出 進行切換。 AND電路N14之一方之輸入端子被輸入有重置脈衝R-BC , AND電路N14之另一方之輸入端子係連接於正反器F1 之反轉輸入端子NQ。AND電路N15之一方之輸入端子被輸 入有重置脈衝R-BC’ AND電路N14之另一方之輸入端子係 連接於正反器F1之輸入端子Q。 OR電路N16之一方之輸入端子被連接於AND電路N14 之輸出端子，OR電路N16之另一方之輸入端子被輸入有重 -61 - 201204031 置脈衝AR-C。OR電路N17之一方之輸入端子被連接於AND 電路N15之輸出端子，OR電路N17之另一方之輸入端子被 輸入有重置脈衝AR-C。OR電路N16之輸出端子被連接於上 數/下數計數器UD12之重置端子，OR電路N17之輸出端子 被連接於上數/下數計數器UD 11之重置端子。 開關SW15之Η側被連接於上數/下數計數器UD11之 輸出端子，開關SW15之L側被連接於上數/下數計數器 UD12之輸出端子。開關SW15，係藉由正反器F1之輸出端 子Q之輸出進行切換。 增益選擇部SE1，係連接於正反器F1之輸出端子Q。 正反器F1之輸入端子D被連接於反相器V之輸出端子，於 正反器F1之重置端子R被輸入有重置信號R-FF，於正反器 F1之設定端子被輸入有設定脈衝SET-G。 圖18表示圖17之固態攝像裝置之1畫素分之讀出動作 之時序圖。 於圖18，切換信號SET-Α被設爲L位準時，切換信號 SET-A係於反相器V4被反轉而成爲Η位準，開關電晶體 Tsc2-1被設爲ON，列放大電路3&之放大率被設爲八1。 之後，行選擇信號ADRESn成爲Η位準時，畫素PCn之 行選擇電晶體Ta被設爲ON，於放大電晶體Tb之汲極被施 加電源電位VDD，如此則，放大電晶體Tb與定電流電晶體 TL構成源極隨耦器。 當行選擇電晶體Ta成爲ON狀態下重置信號RESETn成 爲Η位準時，重置電晶體Tc被設爲ON，浮置擴散部FD之基 -62- 201204031 準位準所對應之電壓會被施加於放大電晶體Tb之閘極，而 作爲基準位準之輸出電壓Voutl被輸出至垂直信號線Vlin 〇 重置脈衝Psc、Psp被施加時，切換信號SET-A變化爲Η 位準，而使開關電晶體Tsc2-1被設爲ON，列放大電路3a之 放大率被設爲A2。 基準位準之輸出電壓Voutl被輸出至垂直信號線Vlin 時，重置脈衝Psc被施加於開關電晶體Tscl-1之閘極時，運 算放大器OP之輸入電壓受到輸出電壓之箝位，動作點被設 定。此時，和垂直信號線Vlin間之電壓之差分係被保存於 電容器C1，運算放大器ΟΡ之輸入電壓被設定爲0。 另外，基準位準之輸出電壓Voutl被輸出至垂直信號 線Vlin時，重置脈衝Pep被施加於開關電晶體Tcp之閘極時 ，比較器PA之反轉輸入端子之輸入電壓受到輸出電壓之箝 位，動作點被設定。此時，和運算放大器OP之輸出電壓 V〇ut2間之電壓之差分係被保存於電容器C3，比較器PA之 輸入電壓被設定爲〇。 重置脈衝AR-C分別介由OR電路N15、N14被輸入至上 數/下數計數器UD 11、UD 12之重置端子，而使上數/下 數計數器UD1 1、UD12被重置。 之後，切換信號SET-A變化爲L位準時，切換信號 SET-A係於反相器V4被反轉而成爲Η位準，開關電晶體 Tsc2-1被設爲ON，列放大電路3a之放大率被設爲Α1。 之後，切換信號SET-A變化爲L位準時，開關SW11、 -63- 201204031 SW12被切換爲L側。另外，切換信號SET-PG被設爲Η位準 ，開關SW13、SW14被切換爲Η側。結果，AND電路Nl 1之 輸出端子，係依序介由開關SW11、SW13被連接於上數/ 下數計數器UD11之輸入端子。此時，重置信號R-FF被設 爲Η位準，正反器F1之輸出端子Q之電位成爲L位準。 開關電晶體Tcp被設爲OFF之後，放大率Α1之基準位 準之輸出電壓Vout2介由電容器C3被輸入至比較器PA之狀 態下，供給三角波作爲基準電壓VREF，進行放大率A1之 基準位準之輸出電壓Vout2與基準電壓VREF之比較。比較 器PA之輸出電壓於反相器V被反轉之後，作爲輸出電壓 Vout4被輸入至AND電路Nil之一方之輸入端子，基準時脈 CKC通過AND電路Nil，通過後之基準時脈CKCi於上數/ 下數計數器UD 11被進行下數計數。 輸出電壓Vout4被維持於Η位準，直至放大率A1之基 準位準之輸出電壓Vout2與基準電壓VREF之位準成爲一致 爲止，上數/下數計數器UD11進行下數計數直至輸出電 壓Vout4被反轉成爲L位準爲止，如此則，放大率A1之基準 位準之輸出電壓Vout2被轉換爲數位値D，作爲以放大率 A1放大之信號之第1基準位準而保持於上數/下數計數器 UD1 1。 之後，切換信號SET-A變化爲Η位準時，切換信號 SET-A於反相器V4被反轉而成爲L位準，開關電晶體Tsc2-1被設爲OFF，列放大電路3a之放大率被設爲A2。 之後，切換信號SET-A變化爲Η位準時，開關SW11、 -64- 201204031 SW12被切換爲Η側》另外，切換信號SET-PG被設爲Η位準 ，開關SW13、SW14被切換爲Η側。結果，AND電路Nil之 輸出端子，係依序介由開關SW12、SW14被連接於上數/ 下數計數器UD 12之輸入端子。 放大率A2之基準位準之輸出電壓Vout2介由電容器C3 被輸入至比較器PA之狀態下，供給三角波作爲基準電壓 VREF，進行放大率A2之基準位準之輸出電壓Vout2與基準 電壓VREF之比較。比較器PA之輸出電壓於反相器V被反轉 之後，作爲輸出電壓Vout4被輸入至AND電路Nil之一方之 輸入端子，基準時脈CKC通過AND電路Nil，通過後之基 準時脈CKCi於上數/下數計數器UD 12被進行下數計數。 輸出電壓Vout4被維持於Η位準，直至放大率A2之基 準位準之輸出電壓Vout2與基準電壓VREF之位準成爲一致 爲止，上數/下數計數器UD12進行下數計數直至輸出電 壓Vout4被反轉成爲L位準爲止，如此則，放大率A2之基準 位準之輸出電壓Vout2被轉換爲數位値D，作爲以放大率 A2放大之信號之第2基準位準而保持於上數/下數計數器 UD12。 之後’在畫素PCn之行選擇電晶體Ta成爲ON狀態下， 讀出信號READn成爲Η位準時，讀出電晶體Td被設爲ON， 儲存於光二極體PD之電荷將被傳送至浮置擴散部FD，對 應於浮置擴散部FD之信號位準的電壓將被施加於放大電晶 體Tb之閘極’而作爲信號位準之輸出電壓▽01^1被輸出至 垂直信號線Vlin。 -65- 201204031 信號位準之輸出電壓Voutl介由電容器Cl被施加於運 算放大器OP之輸入端子，當運算放大器OP之輸入電壓變 化時’電壓由電容器C2-1被回授以使輸入電壓成爲〇電壓 。結果，由運算放大器OP輸出以放大率A2被反轉放大之 信號位準之輸出電壓Vout2，介由電容器C3被施加於比較 器PA之反轉輸入端子。 基準電壓VREF之位準設爲較AD轉換之飽和位準（例 如10位元爲1 023 )稍爲小之値。又，爲使基準電壓VREF 可以高速變化爲該値，而於圖16之列ADC電路3 2設置將基 準電壓VREF設爲該値之另一電源亦可。 重置信號R-FF變化爲L位準之後，將設定脈衝SET-G 施加於正反器F1之設定端子，而將輸出電壓Vout4取入正 反器F1。 於此，基準電壓VREF之位準設爲較AD轉換之飽和位 準稍爲小之値，因此，當放大率A2之信號位準之輸出電壓 Vout2飽和時，輸出電壓Vout4成爲L位準，邏輯値“0”被 取入正反器F1。另外，當放大率A2之信號位準之輸出電壓 Vout2未飽和時，輸出電壓Vout4成爲Η位準，邏輯値"1” 被取入正反器F1。 邏輯値“〇”被取入正反器F1時，放大率Α2之信號位 準之輸出電壓V〇ut2成爲飽和，該信號位準視爲大者，可 以判斷該信號位準之放大率爲A1。邏輯値“1”被取入正 反器F1時，放大率A2之信號位準之輸出電壓Vout2成爲未 飽和，該信號位準視爲小者，可以判斷該信號位準之放大 -66- 201204031 率爲A2。 之後，重置脈衝R-BC被施加於AND電路N14之一方輸 入端子及AND電路N15之一方輸入端子，將上數/下數計 數器UD1、UD2之一方予以重置。 以下分開說明邏輯値“ 1 ”被取入正反器F 1以及邏輯 値“ 被取入正反器F1。 (邏輯値“ 1 ”被取入正反器F 1時） 正反器F1之輸出端子Q之電位成爲Η位準，因此重置 脈衝R-BC介由AND電路Ν15被施加於上數/下數計數器 UD1之重置端子，上數/下數計數器UD1所保持之放大率 A 1之第1基準位準所對應之計數値被破壞。 之後，切換信號SET-PG變化爲L位準時，藉由OR電路 N13使開關SW13切換爲L側，藉由OR電路N12使開關SW14 切換爲Η側。結果，上數/下數計數器UD 11被耦合於上數 /下數計數器UD1 2之後段之同時，AND電路Nl 1之輸出端 子，依序介由開關SW 12、SW 14，而被連接於上數/下數 計數器UD 12之輸入端子。另外，正反器F1之輸出端子Q之 電位成爲Η位準時，開關SW 15被切換爲Η側，上數/下數 計數器UD1 1之輸出端子被連接於行記億體LM21。 在放大率Α2之信號位準之輸出電壓Vout2介由電容器 C3被輸入至比較器PA之狀態下，供給三角波作爲基準電 壓VREF，進行放大率A2之信號位準之輸出電壓Vout2與基 準電壓VREF之比較。比較器PA之輸出電壓被反相器V反轉 -67- 201204031 之後，作爲輸出電壓V〇ut4而被輸入至AND電路Nil之一方 輸入端子。基準時脈CKC通過AND電路N1 1，通過後之基 準時脈CKCi於上數/下數計數器UD11、UD12被進行上數 計數。 輸出電壓Vout4被維持於Η位準，直至放大率A2之信 號位準之輸出電壓Vout2與基準電壓VREF之位準成爲一致 爲止，上數/下數計數器UD 11、UD 12進行上數計數直至 輸出電壓Vout4被反轉成爲L位準爲止，如此則，放大率A2 之信號位準之輸出電壓Vout2與基準位準之輸出電壓Vout2 間之差分被轉換爲數位値D，介由開關SW 15被傳送至行記 憶體LM2 1。結果，由以放大率A2被放大之信號取樣出之 第2信號位準與第2基準位準之間之差分，係被保持於行記 憶體LM21，而作爲藉由CDS檢測出之放大率A2之信號成 份。 又，正反器F1之輸出端子Q之電位成爲Η位準時，藉 由圖16之增益選擇部34使增益選擇信號GSEL之値被設爲 “ Η” ，增益選擇信號GSEL之値設爲“ Η”時，開關36被 切換爲Η側，輸出信號Voutll作爲輸出信號Vout8直接被輸 出。 之後，切換信號SET-A變化爲L位準時，開關SW1 1、 SW12被切換爲L側，但開關SW13被設爲L側’因此AND電 路Nil之輸出端子未連接於上數/下數計數器UD11、UD12 之輸入端子，上數/下數計數器UD11、UD12未動作。 -68- 201204031 (邏輯値“〇”被取入正反器F1時） 正反器F1之反轉輸出端子NQ之電位成爲Η位準，因此 重置脈衝R-BC介由AND電路Ν14被施加於上數/下數計數 器UD2之重置端子，上數/下數計數器UD2所保持之放大 率A2之第2基準位準所對應之計數値被破壞。 此時，切換信號SET-A被設爲Η位準，開關SW11、 SW12被切換爲Η側，但開關SW14被設爲L側，因此AND電 路Nil之輸出端子未連接於上數/下數計數器UD 11、UD 12 之輸入端子，上數/下數計數器UD 11、UD 12未動作。 之後，切換信號SET-A變化爲L位準時，切換信號 SET-A係於反相器V4被反轉而成爲Η位準，開關電晶體 Tsc2-1被設爲ON，列放大電路3a之放大率被設爲Α1。 又，切換信號SET-A變化爲L位準時，開關SW1 1、 SW12被切換爲L側。另外，切換信號SET-PG被設爲L位準 ，正反器F1之反轉輸出端子NQ之電位成爲Η位準時，藉OR 電路N13將開關SW13切換爲Η側，藉OR電路N12將開關 SW14切換爲L側。結果，上數/下數計數器UD12被耦合於 上數/下數計數器UD1 1之後段之同時，AND電路Nl 1之輸 出端子，係依序介由開關SW 11、SW 13被連接於上數/下 數計數器UD11之輸入端子。正反器F1之反轉輸出端子NQ 之電位成爲Η位準時，開關SW 15被切換爲L側，上數/下 數計數器UD12之輸出端子被連接於行記憶體LM21。 在放大率Α1之信號位準之輸出電壓Vout2介由電容器 C3被輸入至比較器PA之狀態下，供給三角波作爲基準電 -69- 201204031 壓VREF，進行放大率A1之信號位準之輸出電壓V〇ut2與基 準電壓VREF之比較。比較器PA之輸出電壓被反相器V反轉 之後，作爲輸出電壓Vout4而被輸入至AND電路Nil之一方 輸入端子。基準時脈CKC通過AND電路Nil，通過後之基 準時脈CKCi於上數/下數計數器UD11、UD12被進行上數 計數。 輸出電壓Vout4被維持於Η位準，直至放大率A1之信 號位準之輸出電壓Vout2與基準電壓VREF之位準成爲一致 爲止，此次上數/下數計數器UD 11、UD 12進行上數計數 直至輸出電壓Vout4被反轉成爲L位準爲止，如此則，放大 率A1之信號位準之輸出電壓Vout 2與基準位準之輸出電壓 Vout2間之差分被轉換爲數位値D，介由開關SW15被傳送 至行記憶體LM21 »結果，由以放大率A1被放大之信號取 樣出之第1信號位準與第1基準位準之間之差分，係被保持 於行記憶體LM21，而作爲藉由CDS檢測出之放大率A1之 信號成份》 又，正反器F1之輸出端子Q之電位成爲L位準時，藉由 圖16之增益選擇部34使增益選擇信號GSEL之値被設爲“ L ”，增益選擇信號GSEL之値設爲“ L”時，開關36被切換 爲L側，以放大率A2被放大之輸出信號Voutl 1作爲輸出信 號Vout8予以輸出。 其中，在由畫素PCn讀出之信號之放大率Al、A2之切 換前後取樣出第1基準位準及第2基準位準，在由畫素PCn 讀出之信號之放大率Al、A2之切換後對應於信號位準而 -70- 201204031 取樣出第1信號位準或第2信號位準，如此則，即使由畫素 PCn讀出之信號之放大率Al、A2被切換時，可以使對應於 該放大率Al、A2之基準位準成份互相抵消，可以增大CDS 對於雜訊之抑制效果之同時，無須對應於放大率Al、A2 個別設置行記憶體LM2 1，可減輕電路規模。 (第1 1實施形態） 圖1 9表示本發明第1 1實施形態之固態攝像裝置之1列 分之槪略構成之電路圖。於圖19，係於該固態攝像裝置， 在圖10之列放大電路3b之後段連接圖17之取樣保持信號轉 換電路3 1 a。 圖20表示圖19之固態攝像裝置之1畫素分之讀出動作 之時序圖。 於圖20，係藉由組合圖1 1及圖1 8之動作，取代使用開 關電容器型放大電路作爲列放大電路3b，改用差動放大電 路，而實現動作。 (第12實施形態） 圖2 1表示本發明第1 2實施形態之固態攝像裝置之槪略 構成之方塊圖。 於圖2 1，係於固態攝像裝置，取代圖1 6之取樣保持信 號轉換電路31，改設取樣保持信號轉換電路41。另外，於 該固態攝像裝置，係設置減算器43用於調整對於各畫素 PCn之信號成份之黑位準；及開關44，其依據增益選擇信 -71 - 201204031 號GSEL將黑位準SB供給至減算器43。 取樣保持信號轉換電路41’係由放大率A1所放大之信 號取樣出第1基準位準，由放大率A2所放大之信號取樣出 第2基準位準之後，依據由各畫素PC讀出之信號之信號位 準，由放大率A1或放大率A2放大之信號取樣出信號位準 ，如此則，可藉由相關二重取樣檢測出各畫素PC之信號成 份。於此，針對放大率A1所放大之信號，可藉由類比CDS 檢測出信號成份，針對放大率A2所放大之信號，係藉由數 位CDS檢測出信號成份。 於取樣保持信號轉換電路4 1設置列ADC電路42。該列 ADC電路42，係依據由放大率A1所放大之畫素PC之信號位 準讀出之信號與基準電壓VREF之比較結果，進行上數計 數，算出類比CDS之基準位準與信號位準之差分，依據由 放大率A2所放大之畫素PC之讀出信號與基準電壓VREF之 比較結果，進行上數計數及下數計數，可以算出數位CDS 之基準位準與信號位準之差分。 選擇A1作爲由各畫素PC讀出之信號之信號位準之放 大率時，開關36、44係被切換爲L側。於取樣保持信號轉 換電路4 1，係藉由類比C D S由各畫素P C讀出之信號檢測出 信號成份，作爲輸出信號Voutl 1予以輸出。於減算器43， 減掉黑位準SB之後，於乘算器35乘上放大率A2作爲輸出 信號Vout8予以輸出》 另外’選擇A2作爲由各畫素PC讀出之信號之信號位 準之放大率時，開關36、44係被切換爲Η側。於取樣保持 -72- 201204031 信號轉換電路41，係藉由數位CDS由各畫素PC讀出之信號 檢測出信號成份，以輸出信號Voutll作爲輸出信號Vout8 直接輸出。 其中，在由畫素PCn讀出之信號之放大率Al、A2之切 換前後取樣出第1基準位準及第2基準位準，在由畫素PCn 讀出之信號之放大率Al、A2之切換後對應於信號位準而 取樣出第1信號位準或第2信號位準，如此則，即使由畫素 PCn讀出之信號之放大率Al、A2被切換時，可以使對應於 該放大率Al、A2之基準位準成份互相抵消，可以增大CDS 對於雜訊之抑制效果之同時，無須對應於放大率A 1、A2 個別設置行記憶體3 3，可減輕電路規模。 於此，針對放大率A1所放大之信號，可藉由類比CDS 檢測出信號成份，針對放大率A2所放大之信號，係藉由數 位CDS檢測出信號成份，因此無須對應於放大率Al、A 2個 別設置上數/下數計數器，可減輕電路規模。 (第1 3實施形態） 圖22表示本發明第1 3實施形態之固態攝像裝置之1列 分之槪略構成之電路圖。 於圖22，於固態攝像裝置，係取代圖1 7之取樣保持信 號轉換電路31a及正反器F1，改設取樣保持信號轉換電路 41a及正反器F2。 於取樣保持信號轉換電路4 1 a，係於各列設置··比較 器PA、開關電晶體Tcp、反相器V、上數/下數計數器 -73- 201204031 UD21、行記憶體LM21、增益選擇部SE1及AND電路Nil、 N25以及OR電路N26。 另外，於取樣保持信號轉換電路41 a設有計數器輸入 遮斷電路63，用於依據正反器F2保持之値，而遮斷上數/ 下數計數器UD21之輸入。於計數器輸入遮斷電路63設有 :反相器 Vll，AND 電路 N21、N22、N24 及OR 電路 N23。 AND電路N22之一方之輸入端子被連接於正反器F2之 輸出端子Q，AND電路N2 2之另一方之輸入端子係介由反相 器VII被輸入切換信號SET-A。AND電路N21之一方之輸入 端子被連接於正反器F2之反轉輸出端子NQ，AND電路N21 之另一方之輸入端子係被輸入切換信號SET-A。 OR電路N23之一方之輸入端子被連接於AND電路N2 1 之輸出端子，OR電路N23之另一方之輸入端子係被連接於 AND電路N22之輸出端子》AND電路N24之一方之輸入端子 被連接於OR電路N23之輸出端子，AND電路N24之另一方 之輸入端子係連接於AND電路Nil之輸出端子。AND電路 N24之輸出端子係被連接於上數/下數計數器UD2 1之輸入 端子。 AND電路N25之一方之輸入端子被連接於正反器F1之 輸出端子Q，AND電路N25之另一方之輸入端子被輸入有重 置脈衝R-BC。OR電路N26之一方之輸入端子係連接於AND 電路N25之輸出端子，OR電路N26之另一方之輸入端子被 輸入有重置脈衝重置脈衝AR-C。OR電路N26之輸出端子係 被連接於上數/下數計數器UD21之重置端子。 -74- 201204031 增益選擇部SE1係連接於正反器F2之反轉輸出端子NQ 。正反器F2之輸入端子D係連接於比較器PA之輸出端子’ 於正反器F2之重置端子R被輸入有重置信號R-FF ’於正反 器F2之設定端子被輸入有設定脈衝SET-G。 圖23表示圖22之固態攝像裝置之1畫素分之讀出動作 之時序圖。 於圖23，切換信號SET-A被設爲Η位準時，切換信號 SET-A係於反相器V4被反轉而成爲L位準，開關電晶體 Tsc2-1被設爲OFF，列放大電路3a之放大率被設爲Α2。 之後，行選擇信號ADRESn成爲Η位準時，畫素PCn之 行選擇電晶體Ta被設爲ON，於放大電晶體Tb之汲極被施 加電源電位VDD ’如此則’放大電晶體Tb與定.電流電晶體 TL構成源極隨耦器。 當行選擇電晶體Ta成爲ON狀態下重置信號RESETn成 爲Η位準時，重置電晶體Tc被設爲ON，浮置擴散部FD之基 準位準所對應之電壓會被施加於放大電晶體Tb之閘極，而 作爲基準位準之輸出電壓Voutl被輸出至垂直信號線Vlin 〇 放大率A2之基準位準之輸出電壓Vo utl被輸出至垂直 信號線Vlin時，重置脈衝Psc被施加於開關電晶體Tscl_l之 閘極時，運算放大器OP之輸入電壓受到輸出電壓之箝位， 動作點被設定。此時，和垂直信號線Vlin間之電壓之差分 係被保存於電容器C1，運算放大器OP之輸入電壓被設定 爲0。 -75- 201204031 之後，切換信號SET-Α變化爲L位準時，切換信號 SET-A係於反相器V4被反轉而成爲Η位準，開關電晶體 Tsc2-1被設爲ON，列放大電路3a之放大率被設爲Α1。 放大率A1之基準位準之輸出電壓Voutl被輸出至垂直 信號線Vlin時，重置脈衝Pep被施加於開關電晶體Tcp之閘 極時，比較器PA之反轉輸入端子之輸入電壓受到輸出電壓 之箝位，動作點被設定。此時，和運算放大器OP之輸出電 壓Vout2間之電壓之差分係被保存於電容器C3，比較器PA 之輸入電壓被設定爲0。 基準電壓VREF被維持於一定値。上數/下數計數器 UD成爲重置狀態。 之後，切換'信號SET-Α變化爲Η位準時，切換信號 SET-Α係於反相器V4被反轉而成爲L位準，開關電晶體 Tsc2-1被設爲ON，列放大電路3a之放大率被設爲Α2。 另外，重置脈衝AR-C介由OR電路N26被輸入至上數/ 下數計數器UD21之重置端子，而使上數/下數計數器 UD21被重置。 放大率A2之基準位準之輸出電壓Vout2介由電容器C3 被輸入至比較器PA之狀態下，供給三角波作爲基準電壓 VREF，進行放大率A2之基準位準之輸出電壓Vout2與基準 電壓VREF之比較》比較器PA之輸出電壓於反相器V被反轉 之後，作爲輸出電壓Vout4被輸入至AND電路Nil之一方之 輸入端子，基準時脈CKC通過AND電路Nil，而被輸入至 AND電路N24之另一方輸入端子。 -76- 201204031 此時，重置信號R-FF被設爲Η位準，正反器F2之輸出 端子Q之電位成爲L位準。因此，切換信號SET-A變化爲Η 位準時，AND電路Ν21之輸出成爲Η位準，介由〇R電路Ν23 被輸入至AND電路N24之一方輸入端子。因此，基準時脈 CKCi通過AND電路N2 4 ,而被輸入至上數/下數計數器 UD21，於上數/下數計數器UD21被進行下數計數。 輸出電壓V〇ut4被維持於Η位準，直至放大率A2之基 準位準之輸出電壓Vout2與基準電壓VREF之位準成爲一致 爲止，上數/下數計數器UD2 1進行下數計數直至輸出電 壓Vout4被反轉成爲L位準爲止，如此則，放大率A2之基準 位準之輸出電壓Vout2被轉換爲數位値D，作爲以放大率 A2放大之信號之第2基準位準而保持於上數/下數計數器 UD2 1。 之後，在畫素PCn之行選擇電晶體Ta成爲ON狀態下， 讀出信號READn成爲Η位準時，讀出電晶體Td被設爲ON， 儲存於光二極體PD之電荷將被傳送至浮置擴散部FD，對 應於浮置擴散部FD之信號位準的電壓將被施加於放大電晶 體Tb之閘極，而作爲信號位準之輸出電壓Voutl被輸出至 垂直信號線Vlin。 將基準電壓VREF之位準設爲較AD轉換之飽和位準稍 爲小之値。重置信號R-FF變化爲L位準之後，將設定脈衝 SET-G施加於正反器F2之設定端子，而將比較器ΡΑ之輸入 位準取入正反器F2。 邏輯値“ 1 ”被取入正反器F2時，可判斷信號位準之 -77- 201204031 輸出電壓Vout2之放大率爲A1。邏輯値“〇”被取入正反器 F2時，可判斷信號位準之輸出電壓v〇ut2之放大率爲Α2。 以下分開說明邏輯値“ 1 ”被取入正反器F2以及邏輯 値"〇”被取入正反器F2之情況。 (邏輯値“0”被取入正反器F2時） 邏輯値“ 被取入正反器F2之後，重置脈衝R-BC被 施加於AND電路N25之另一方輸入端子。當邏輯値“ 0”被 取入正反器F2時，正反器F1之輸出端子Q之電位成爲L位 準，因此重置脈衝R-BC被AND電路N25遮斷，上數/下數 計數器UD21不被重置。 在放大率A2之信號位準之輸出電壓Vout2介由電容器 C3被輸入至比較器PA之狀態下，供給三角波作爲基準電 壓VREF，進行放大率A2之信號位準之輸出電壓V〇Ut2與基 準電壓VREF之比較。比較器PA之輸出電壓被反相器V反轉 之後，作爲輸出電壓Vout4而被輸入至AND電路Nil之一方 輸入端子，基準時脈CKC通過AND電路Nil，而被輸入至 AND電路N24之另一方輸入端子。 此時，正反器F2之反轉輸出端子NQ之電位成爲Η位準 。因此，切換信號SET-A被設定爲Η位準時，AND電路Ν21 之輸出成爲Η位準，介由OR電路N23被輸入至AND電路N24 之一方輸入端子。因此，基準時脈CKCi通過AND電路N24 ，而被輸入至上數/下數計數器UD21，此次於上數/下 數計數器UD21被進行上數計數。 -78- 201204031 輸出電壓Vout4被維持於Η位準，直至放大率A2之基 準位準之輸出電壓V〇Ut2與基準電壓VREF之位準成爲一致 爲止，上數/下數計數器UD21進行上數計數直至輸出電 壓Vout4被反轉成爲L位準爲止，如此則，放大率A2之信號 位準之輸出電壓Vout2與基準位準之輸出電壓Vout2間之差 分被轉換爲數位値D，被傳送至行記憶體LM21。結果，由 以放大率A2被放大之信號取樣出之第2信號位準與第2基準 位準之間之差分，係被保持於行記億體LM2 1，而作爲藉 由CDS檢測出之放大率A2之信號成份。 之後，切換信號SET-A變化爲L位準時，切換信號 SET-A係於反相器V4被反轉而成爲Η位準，開關電晶體 Tsc2-1被設爲ON，列放大電路3a之放大率被設爲Α1。 此時，正反器F2之輸出端子Q之電位成爲L位準，AND 電路N21、N22之輸出均成爲L位準，通過AND電路Nil之 基準CKCi將被AND電路N24遮斷，上數/下數計數器UD21 不動作。 正反器F2之輸出端子NQ之電位成爲Η位準時，藉由圖 21之增益選擇部34使增益選擇信號GSEL之値被設爲“Η” ，增益選擇信號GSEL之値設爲“ Η”時，開關36、44被切 換爲Η側，輸出信號Voutll作爲輸出信號Vout8直接被輸出 (邏輯値“1”被取入正反器F2時） 邏輯値“ 1 ”被取入正反器F2之後，重置脈衝R-BC被 -79- 201204031 施加於AND電路N25之另一方輸入端子。當邏輯値“丨”被 取入正反器F2時’正反器F2之輸出端子Q之電位成爲Η位 準，因此重置脈衝R-BC通過AND電路Ν25，上數/下數計 數器UD21被重置* 切換信號SET-A被設定爲Η位準時，正反器F2之反轉 輸出端子NQ之電位成爲L位準，AND電路Ν21、Ν22之輸出 均成爲L位準，通過AND電路Nil之基準CKCi將被AND電 路N24遮斷，上數/下數計數器UD21不動作。 之後，切換信號SET-A變化爲L位準時，切換信號 SET-A係於反相器V4被反轉而成爲Η位準，開關電晶體 Tsc2-1被設爲ON，列放大電路3a之放大率被設爲Α1。 在放大率A1之信號位準之輸出電壓Vout2介由電容器 C3被輸入至比較器PA之狀態下，供給三角波作爲基準電 壓VREF，進行放大率A1之信號位準之輸出電壓Vout2與基 準電壓VREF之比較。比較器PA之輸出電壓被反相器V反轉 之後，作爲輸出電壓Vout4而被輸入至AND電路Nil之一方 輸入端子，基準時脈CKC通過AND電路Nil，而被輸入至 AND電路N24之另一方輸入端子。 此時，正反器F2之輸出端子Q之電位成爲Η位準。因 此，切換信號SET-A被設定爲L位準時，AND電路Ν22之輸 出成爲Η位準，介由OR電路N23被輸入至AND電路N24之一 方輸入端子。因此，基準時脈CKCi通過AND電路N24，而 被輸入至上數/下數計數器UD21，於上數/下數計數器 UD21被進行上數計數。 -80- 201204031 輸出電壓Vout4被維持於Η位準，直至放大率A1之基 準位準之輸出電壓Vout2與基準電壓VREF之位準成爲一致 爲止，上數/下數計數器UD21進行上數計數直至輸出電 壓Vout4被反轉成爲L位準爲止，如此則，放大率A1之信號 位準之輸出電壓Vout2被轉換爲數位値D，被傳送至行記憶 體LM21。結果，由以放大率A1被放大之信號取樣出之第1 信號位準與第1基準位準之間之差分，係被保持於行記憶 體LM21，而作爲藉由CDS檢測出之放大率A1之信號成份 〇 正反器F2之輸出端子Q之電位成爲Η位準時，藉由圖 21之增益選擇部34使增益選擇信號GSEL之値被設爲“ L” ，增益選擇信號GSEL之値設爲“ L”時，開關36、44被切 換爲L側，輸出信號Voutll被減去黑位準SB之後，以放大 率A2被放大，作爲輸出信號Vout8被輸出。 其中，在由畫素PCn讀出之信號之放大率Al、A2之切 換前後取樣出第1基準位準及第2基準位準，在由畫素PCn 讀出之信號之放大率Al、A2之切換後對應於信號位準而 取樣出第1信號位準或第2信號位準，如此則，即使由畫素 PCn讀出之信號之放大率Al、A2被切換時，可以使對應於 該放大率Al、A2之基準位準成份互相抵消，可以增大CDS 對於雜訊之抑制效果之同時，無須對應於放大率Al、A2 個別設置行記憶體LM2 1，可減輕電路規模。 於此，針對放大率A1所放大之信號，可藉由類比CDS 檢測出信號成份，針對放大率A2所放大之信號，係藉由數 -81 - 201204031 位CDS檢測出信號成份，因此無須對應於放大率A1、A2個 別設置上數/下數計數器UD2 1，可減輕電路規模。 (第14實施形態） 圖24表示本發明第14實施形態之固態攝像裝置之1列 分之槪略構成之電路圖。 於圖24，於固態攝像裝置，係於圖1〇之列放大電路3b 之後段連接圖22之取樣保持信號轉換電路41a。 圖25表示圖24之固態攝像裝置之1畫素分之讀出動作 之時序圖。 於圖25，係藉由組合圖11及圖23之動作，取代使用開 關電容器型放大電路作爲列放大電路3b，改用差動放大電 路，而實現動作。 (第1 5實施形態） 圖26表示本發明第1 5實施形態之固態攝像裝置之1列 分之槪略構成之電路圖。 於圖26，於固態攝像裝置，係取代圖22之取樣保持信 號轉換電路41a及正反器F2，改用取樣保持信號轉換電路 41b及增益切換控制部45 » 於取樣保持信號轉換電路41b，係省略圖22之取樣保 持信號轉換電路4U之計數器輸入遮斷電路63，AND電路 Nil之輸出端子不介由計數器輸入遮斷電路63，而連接於 上數/下數計數器UD21之輸入端子。 -82 - 201204031 增益切換控制部45，係依據由各畫素PC η讀出之信號 之信號位準，可將由各畫素PCn讀出之信號之放大率切換 爲A1或A2。另外，增益切換控制部45係依據比較器PA之 輸出，可判斷由各畫素PCn讀出之信號之信號位準。 於增益切換控制部45設置：正反器F3，其記憶著用於 特定由各畫素PCn讀出之信號之放大率Al、A2之値；及 NOR電路N31，其依據正反器F3記憶之値，來切換列放大 電路3a之放大率Al、A2。 圖26之正反器F3與圖22之正反器F2之差異在於，正反 器F2之反轉輸出端子NQ被連接於計數器輸入遮斷電路63 ，正反器F3之反轉輸出端子NQ被連接於NOR電路N31之一 方輸入端子。 另外，於NOR電路N31之另一方輸入端子，被輸入有 切換信號SET-A，NOR電路N31之輸出端子係連接於開關 電晶體Tsc2-1之閘極。 圖27表示圖26之固態攝像裝置之1畫素分之讀出動作 之時序圖。 於圖27，和圖22之固態攝像裝置同樣者爲，放大率A2 之基準位準之輸出電壓VouU係作爲以放大率A2被放大之 信號之第2基準位準而保持於上數/下數計數器UD21。 另外，對應於由各畫素PCn讀出之信號之信號位準， 將邏輯値“ 或“ 1 ”取入正反器F3，亦和圖22之正反器 F2同樣。 相對於此，於圖22之固態攝像裝置’信號位準之檢測 -83- 201204031 時藉由切換切換信號SET-A，而於上數/下數計數器UD21 進行放大率A1之信號位準之上數計數或放大率A2之信號 位準之上數計數。其中，於上數/下數計數器UD21進行 放大率A1之信號位準之上數計數時，欲設爲在上數/下數 計數器UD21不進行放大率A2之信號位準之上數計數，而 使對應於放大率A2之信號位準產生之基準時脈CKCi藉由 計數器輸入遮斷電路63予以遮斷，不被輸入至上數/下數 計數器UD21。另外，於上數/下數計數器UD21進行放大 率A2之信號位準之上數計數時，欲設爲在上數/下數計數 器UD21不進行放大率A1之信號位準之上數計數，而使對 應於放大率A1之信號位準產生之基準時脈CKCi藉由計數 器輸入遮斷電路63予以遮斷，不被輸入至上數/下數計數 器UD2卜 於圖27之固態攝像裝置，信號位準之檢測時係依據正 反器F3記憶之値，而於上數/下數計數器UD21進行放大 率A1之信號位準之上數計數或放大率A2之信號位準之上 數計數。其中，信號位準之檢測時係依據正反器F3記憶之 値，切換列放大電路3a之放大率Al、A2，使於比較器PA 進行僅和放大率Al、A2之其中之一之信號位準之輸出電 壓Vout2之比較，而可以將各畫素PCn之信號位準之AD轉 換動作以一次完成。因此，圖27之固態攝像裝·置無須設置 圖22之計數器輸入遮斷電路63。 於此，依據由各畫素PCn讀出之信號之信號位準，將 由各畫素PCn讀出之信號之放大率設爲A1或A2，可使各畫 -84- 201204031 素PCn之信號位準之AD轉換動作以—次完成，可使固態攝 像裝置之讀出處理高速化。 (第16實施形態） 圖2 8表示本發明第1 6實施形態之固態攝像裝置之1列 分之槪略構成之電路圖。 於圖28，於固態攝像裝置，係取代圖24之取樣保持信 號轉換電路41a、反相器V3'及正反器F2，改設置取樣保 持信號轉換電路41b及增益切換控制部46。 增益切換控制部46，係依據由各畫素PCn讀出之信號 之信號位準，可將由各畫素PCn讀出之信號之放大率切換 爲A1或A2。另外，增益切換控制部46係依據比較器PA之 輸出，可判斷由各畫素PCn讀出之信號之信號位準。 於增益切換控制部46設置NOR電路N41及反相器V21， 其依據記憶用於特定由各畫素PCn讀出之信號之放大率A1 、A2之値的正反器F4以及正反器F4記憶之値，來切換列放 大電路3b之放大率Al、A2。 圖28之正反器F4與圖24之正反器F2之差異在於，正反 器F2之輸出端子Q被連接於計數器輸入遮斷電路63，但是 ，正反器F4之輸出端子Q被連接於NOR電路N41之一方輸入 端子。 另外，於NOR電路N41之另一方輸入端子，被輸入有 切換信號SET-A，NOR電路N41之輸出端子係連接於反相 器V21之輸入端子。另外，開關SW2、SWsf2係依據反相器 •85- 201204031 V21之輸出進行切換。開關sWsfl係依據NOR電路N41之輸 出進行切換。 圖29表示圖28之固態攝像裝置之1畫素分之讀出動作 之時序圖。 於圖29，和圖24之固態攝像裝置同樣者爲，放大率A2 之基準位準之輸出電壓Vout2，係作爲以放大率A2被放大 之信號之第2基準位準而保持於上數/下數計數器UD21。 另外，對應於由各畫素PCn讀出之信號之信號位準， 將邏輯値“ 0”或“ 1”取入正反器F4之點，亦和圖24之正 反器F2同樣。 相對於此，於圖24之固態攝像裝置，信號位準之檢測 時藉由切換信號SET-A之切換，而於上數/下數計數器 UD 21進行放大率A1之信號位準之上數計數或放大率A2之 信號位準之上數計數。其中，於上數/下數計數器UD2 1 進行放大率A1之信號位準之上數計數時，欲設爲在上數/ 下數計數器UD21無法進行放大率A2之信號位準之上數計 數，係藉由計數器輸入遮斷電路63，將對應於放大率A2之 信號位準產生之基準時脈CKCi予以遮斷，不被輸入至上數 /下數計數器UD21。另外，於上數/下數計數器UD21進 行放大率A2之信號位準之上數計數時，欲設爲在上數/下 數計數器UD21無法進行放大率A1之信號位準之上數計數 ，係藉由計數器輸入遮斷電路63，將對應於放大率A1之信 號位準產生之基準時脈CKCi予以遮斷’不被輸入至上數/ 下數計數器UD21。 -86- 201204031 於圖28之固態攝像裝置，信號位準之檢測時係依據正 反器F4記憶之値，而於上數/下數計數器UD21進行放大 率A1之信號位準之上數計數或放大率A2之信號位準之上 數計數。其中，信號位準之檢測時係依據正反器F4記憶之 値，切換列放大電路3b之放大率Al、A2，使於比較器PA 進行僅和放大率Al、A2之其中之一之信號位準之輸出電 壓Vout2之比較，而可以將各畫素PCn之信號位準之AD轉 換動作以一次完成。因此，圖2 8之固態攝像裝置無須設置 圖24之計數器輸入遮斷電路63。 於此，依據由各畫素PCn讀出之信號之信號位準，將 由各畫素PCn讀出之信號之放大率切換爲A1或A2，可使各 畫素P C η之信號位準之A D轉換動作以一次完成，可使固態 攝像裝置之讀出處理高速化。 (第17實施形態） 圖3 0表示本發明第17實施形態之固態攝像裝置之槪略 構成之方塊圖。 於圖3 0 ’於固態攝像裝置’係取代圖丨6之列放大電路 3、取樣保持信號轉換電路31、乘算器35及開關36，改設 置列放大電路50、取樣保持信號轉換電路51、乘算器57〜 59、及選擇器60。另外，於該固態攝像裝置設置：減算器 55’用於對各畫素pen之信號成份進行黑位準調整；開關 56 ’用於依據增益選擇信號GSEL將黑位準SB供給至減算 器55。 -87- 201204031 列放大電路50，可以針對由各畫素PCn讀出之信號切 換放大率A1〜A4(A1<A2<A3<A4)而依據各列進行放 大。又，以下爲方便說明而色定Al=l、A2=2、A3=4、 A4 = 8。 取樣保持信號轉換電路51，係由放大率A1〜A4所放 大之信號分別取樣出第1〜第4基準位準之後，依據由各畫 素PC讀出之信號之信號位準，由放大率A1〜A4之其一所 放大之信號取樣出信號位準，如此而可藉由相關二重取樣 檢測出各畫素PC之信號成份。於此，例如針對放大率A1 、A2所放大之信號，可藉由類比CDS檢測出信號成份，針 對放大率A3、A4所放大之信號，可藉由數位CDS檢測出信 號成份。 於取樣保持信號轉換電路51設有列ADC電路52 »該列 ADC電路52，係依據由放大率Al、A2所放大來自畫素PC 之信號位準之讀出信號與基準電壓VREF之比較結果，進 行上數計數，而分別算出類比CDS之基準位準與信號位準 之差分；依據由放大率A3、A4所放大來自畫素PC之信號 位準之讀出信號與基準電壓VREF之比較結果，進行上數 計數及下數計數，而分別算出數位CDS之基準位準與信號 位準之差分。 另外，於取樣保持信號轉換電路51設置：行記憶體53 ’用於將水平畫素分之列ADC電路52對於放大率A1〜A4之 任一所放大之信號的計數値予以記憶；及增益選擇部54 , 針對來自各畫素PC之讀出信號選擇以放大率A1〜A4之任 -88- 201204031 一進行放大。 另外，乘算器57〜59，用於使來自取樣保持信號轉換 電路51之輸出信號Vout21分別乘上放大率A2〜A4。選擇 器60，係依據增益選擇部54之選擇結果將輸出信號Vout2 2 切換至端子Ml〜M4之任一。 選擇A1作爲由各畫素PC讀出之信號之信號位準之放 大率時，開關56被切換爲L側，選擇器60被切換至端子M4 。於取樣保持信號轉換電路5 1，係藉由類比CD S針對由各 畫素PC讀出之信號檢測出其信號成份，而作爲輸出信號 Vout21予以輸出。於減算器Η減去黑位準SB之後，於減算 器59乘上放大率A4而作爲輸出信號Vout22予以輸出。 選擇A2作爲由各畫素PC讀出之信號之信號位準之放 大率時，開關56被切換爲L側，選擇器60被切換至端子M3 。於取樣保持信號轉換電路51，係藉由類比CDS針對由各 畫素PC讀出之信號檢測出其信號成份，而作爲輸出信號 Vout21予以輸出。於減算器55減去黑位準SB之後，於減算 器58乘上放大率A3而作爲輸出信號Vout22予以輸出。 選擇A3作爲由各畫素PC讀出之信號之信號位準之放 大率時，開關56被切換爲Η側，選擇器60被切換至端子M2 。於取樣保持信號轉換電路5 1，係藉由數位CDS針對由各 畫素PC讀出之信號檢測出其信號成份，而作爲輸出信號 Vout21予以輸出。於減算器58乘上放大率A2而作爲輸出信 號Vout22予以輸出。 選擇A4作爲由各畫素PC讀出之信號之信號位準之放 -89 · 201204031 大率時，開關56被切換爲Η側，選擇器60被切換至端子Ml 。於取樣保持信號轉換電路51，係藉由數位CDS針對由各 畫素PC讀出之信號檢測出其信號成份，以輸出信號Vout21 作爲輸出信號Vout22直接輸出。 對應於各畫素PCn所讀出之信號之放大率A1〜A4之每 一次切換，進行第1〜第4基準位準之取樣，對應於各畫素 PCn所讀出之信號之信號位準，進行放大率A1〜A4之任一 信號位準之取樣，如此則，即使各畫素PCn所讀出之信號 之放大率A1〜A4被切換之情況下，亦可以抵消該放大率 A1〜A4對應之基準位準部分，可增大CDS對於雜訊之抑制 效果之同時，無須對應於放大率A1〜A4個別設置行記憶 體5 3，可抑制電路規模之增大。 另外，針對放大率Al、A2所放大之信號，藉由類比 CDS檢測出信號成份，針對放大率A3、A4所放大之信號， 係藉由數位CDS檢測出信號成份，無須對應於放大率A1〜 A4個別設置上數/下數計數器，可減低電路規模。 (第1 8實施形態） 圖3 1表示本發明第1 8實施形態之固態攝像裝置之1列 分之槪略構成之電路圖。 於圖3 1，於固態攝像裝置，係取代圖26之列放大電路 3a、取樣保持信號轉換電路41b及增益切換控制部45，改 設置列放大電路50a、取樣保持信號轉換電路51a及增益切 換控制部47。 •90- 201204031 列放大電路50a，可以針對由各畫素PCti讀出之信號以 4階段切換放大率A1〜A4而依據各列進行放大。 於此，於列放大電路50a，欲以4階段切換放大率A1〜 A4而於圖26之列放大電路3a追加電容器C2-4、C2-8及開關 電晶體 T s c 4 -1、8 -1。 取樣保持信號轉換電路5 1 a，係和圖1 7之取樣保持信 號轉換電路31a大略同樣構成。但是，圖17之增益選擇部 SE1，係依據正反器F1記憶之値進行放大率Al、A2之選擇 ，相對於此，圖31之增益選擇部SE2，係依據正反器F1-2 、Fl-4、F1-8記憶之値進行放大率A1〜A4之選擇。另外， 於取樣保持信號轉換電路51a被追加AND電路N52及OR電 路N53，在被輸入重置脈衝R-BC時，可依據正反器F1-4、 F1-8記憶之値進行上數/下數計數器UD1 1之重置。 增益切換控制部47，可依據由各畫素PCn讀出之信號 之信號位準，而將由各畫素PCn讀出之信號之放大率切換 爲放大率A1〜A4。另外，增益切換控制部47可依據比較 器PA之輸出，來判斷由各畫素PCn讀出之信號之信號位準 〇 於增益切換控制部47設置：正反器Fl-2、Fl-4、F1-8 ，其記憶著用於特定由各畫素PCn讀出之信號之放大率A1 〜A4之値；及NOR電路Nl-2、Nl-4、N1-8，其分別依據正 反器Fl-2、Fl-4、F1-8記憶之値，來切換列放大電路3a之 放大率A 1〜A4。 於正反器F1-2之設定端子被輸入有設定脈衝SET-G2， • 91 · 201204031 於正反器F1-4之設定端子被輸入有設定脈衝SET-G4’於正 反器F1-8之設定端子被輸入有設定脈衝“了-08。 正反器F1-2之反轉輸出端子NQ被連接於NOR電路N1-2 之一方輸入端子，正反器F1-4之反轉輸出端子NQ被連接於 NOR電路N1-4之一方輸入端子，正反器F1-8之反轉輸出端 子NQ被連接於NOR電路N1-8之一方輸入端子。 於NOR電路N1-2之另一方輸入端子被輸入有切換信號 SET-A2，於NOR電路N1-4之另一方輸入端子被輸入有切換 信號SET-A4，於NOR電路N1-8之另一方輸入端子被輸入有 切換信號SET-A8。 NOR電路N1-2之輸出端子係連接於開關電晶體Tsc2-1 之閘極，NOR電路N1-4之輸出端子係連接於開關電晶體 Tsc4-1之閘極，NOR電路N1-8之輸出端子係連接於開關電 晶體T s c 8 -1之閘極。 圖32表示圖31之固態攝像裝置之1畫素分之讀出動作 之時序圖。 於圖32，重置信號RESETn被施加之後，切換信號 SET-A2、SET-A4、SET-A8依序上升，而使歹IJ放大電路50a 之放大率依Al— A2— A3— A4之順序切換。 對應於列放大電路50a之各個放大率A1〜A4取樣出基 準位準，放大率A1之第1基準位準、放大率A2之第2基準 位準、放大率A3之第3基準位準、放大率A4之第4基準位 準被保持於取樣保持信號轉換電路51a。 欲減少上數/下數計數器UD 11、UD 12之個數時’放 -92- 201204031 大率爲A1、A2時，構成爲藉由類比CDS來檢測信號成份， 在進行放大率A1之第1基準位準及放大率A2之第2基準位 準之取樣時，構成爲使上數/下數計數器UD 11、UD 12不 進行動作。 放大率爲A3、A4時信號位準小，在進行放大率A3之 第3基準位準及放大率A4之第4基準位準之取樣時，構成爲 使上數/下數計數器UD 11、UD 12進行下數計數，藉由數 位CDS檢測出信號成份。 接著，讀出信號READn被施加之後，切換信號SET-A8 、SET-A4、SET-A2依序下降，而使列放大電路50a之放大 率依A4— A3— A2— A1之順序切換。 此時，基準電壓VREF之位準設爲較AD轉換之飽和位 準稍爲小之値。又，列放大電路50a之放大率爲A4時設定 脈衝SET-G8係被施加於正反器F1-8之設定端子，列放大電 路50a之放大率爲A3時設定脈衝SET-G4係被施加於正反器 Fl_4之設定端子，列放大電路50a之放大率爲A2時設定脈 衝SET-G2係被施加於正反器F1-2之設定端子。 於此，基準電壓VREF之位準設爲較AD轉換之飽和位 準稍爲小之値，因此，當放大率A4之信號位準之輸出電壓 Vout2飽和時，比較器PA之輸出電壓成爲Η位準，邏輯値 “ 1”被取入正反器F1-8。另外，當放大率Α4之信號位準 之輸出電壓Vout2未飽和時，比較器ΡΑ之輸出電壓成爲L位 準，邏輯値“ 被取入正反器F1-8。 當放大率A3之信號位準之輸出電壓Vout2飽和時，比 • 93 - 201204031 較器PA之輸出電壓成爲Η位準，邏輯値“1”被取入正反 器F1-4。另外，當放大率A3之信號位準之輸出電壓Vout2 未飽和時，比較器PA之輸出電壓成爲L位準，邏輯値“ 0" 被取入正反器F1-4。 當放大率A2之信號位準之輸出電壓Vout2飽和時，比 較器PA之輸出電壓成爲Η位準，邏輯値“1”被取入正反 器F1-2»另外，當放大率Α2之信號位準之輸出電壓Vout2 未飽和時，比較器PA之輸出電壓成爲L位準，邏輯値“0” 被取入正反器F1-2。 當邏輯値“ 1”被取入正反器Fl-2、Fl-4、F1-8時，放 大率A2之信號位準之輸出電壓V4〇ut2成爲飽和，可以判斷 該信號位準之放大率爲A1。邏輯値“ 0”被取入正反器F1-2時，放大率A3之信號位準之輸出電壓Vout2成爲飽和，放 大率A2之信號位準之輸出電壓Vout2成爲未飽和，因此可 以判斷該信號位準之放大率爲A2。邏輯値“ 0”被取入正 反器F1-4時，放大率A4之信號位準之輸出電壓Vout2成爲 飽和，放大率A3之信號位準之輸出電壓Vout2成爲未飽和 ，因此可以判斷該信號位準之放大率爲A 3。邏輯値“ 〇 ” 被取入正反器F1-8時，放大率A4之信號位準之輸出電壓 Vout2成爲未飽和，因此可以判斷該信號位準之放大率爲 A4。 當判斷信號位準之放大率爲A1時，列放大電路50a之 放大率被切換爲A1，當判斷信號位準之放大率爲A2時， 列放大電路50a之放大率被切換爲A2，當判斷信號位準之 -94- 201204031 放大率爲A3時，列放大電路50a之放大率被切換爲A3，當 判斷信號位準之放大率爲A4時，列放大電路50a之放大率 被切換爲A4。 信號位準之輸出電壓V out 1藉由A1-A4之任一放大率予 以放大，而產生信號位準之輸出電壓Vout2，被輸入至比 較器PA。上數/下數計數器UD11、UD12依據比較器PA之 比較結果，進行上數計數而藉由CDS被檢測出信號成份。 於信號位準之檢測時，係依據正反器Fl-2、Fl-4、F1-8記億之値來切換列放大電路50a之放大率A1〜A4，於比較 器PA僅進行和放大率A1〜A4之任一之信號位準之輸出電 壓Vout2之比較，如此則，即使以4階段切換放大率A 1〜 A4時，各畫素PCn之信號位準之AD轉換動作可以一次完成 〇 又，於上述第18實施形態說明，針對放大率Al、A2 所放大之信號藉由類比CDS檢測出信號成份，針對放大率 A3、A4所放大之信號藉由數位CDS檢測出信號成份之例， 但亦可設爲針對放大率A1所放大之信號藉由類比CDS檢測 出信號成份’針對放大率A2〜A4所放大之信號藉由數位 CDS檢測出信號成份，或者設爲針對放大率A1〜A3所放大 之信號藉由類比CDS檢測出信號成份，針對放大率A4所放 大之信號藉由數位CDS檢測出信號成份，或者設爲針對放 大率A1〜A4所放大之信號藉由數位CDS檢測出信號成份之 例。 又，於上述第18實施形態說明，針對圖26之固態攝像 -95- 201204031 裝置之放大率以Al、A2之2階段切換者予以變更爲A1〜A4 之4階段切換之例，但亦可針對圖28之固態攝像裝置之放 大率以Al、A2之2階段切換者予以變更爲A1〜A4之4階段 切換者。 又，於上述實施形態說明，作爲數位CDS處理，係使 用上數/下數計數器針對信號之基準位準與信號位準之差 進行運算之電路。但亦可設置其他將基準位準與信號位準 保持於個別之行記憶體，針對讀出之輸出信號之差分予以 運算之電路。另外，藉由上數計數器進行基準位準之計數 ，依據計數値反轉後之控制信號使値反轉之後，藉由上數 計數器進行信號位準之計數，而設置使用2之補數的計數 器型之運算處理電路。 又，於上述實施形態說明，將放大率切換爲Al、A2 之2階段或A1〜A4之4階段之例，但亦適用於以2階段以上 之任意階段進行切換之方法。 又，說明本發明之幾個實施形態，但彼等實施形態僅 唯一例，並非用來限定本發明。彼等新實施形態可以其他 各種實施形態實施，在不脫離其要旨之情況下可做各種省 略、替換、變更。彼等實施形態或其變形亦包含於本發明 之範圍或要旨之同時，亦包含於申請專利範圍記載之發明 及其均等範圍。 (發明效果） 依據上述構成之固態攝像裝置，可以增大CDS對於雜 -96 - 201204031 訊之抑制效果之同時，可以切換信號位準之放大率。 【圖式簡單說明】 圖1表示本發明第i實施形態之固態攝像裝置之槪略構 成之方塊圖。 圖2表示本發明第2實施形態之固態攝像裝置之1列分 之槪略構成之電路圖》 圖3表示圖2之固態攝像裝置之1畫素分之讀出動作之 時序圖。 圖4表不將圖2之固態攝像裝置之動態範圍和習知例予 以比較之圖。 圖5表示本發明第3實施形態之固態攝像裝置之1列分 之槪略構成之電路圖。 圖6表示圖5之固態攝像裝置之1畫素分之讀出動作之 時序圖。 圖7表示本發明第4實施形態之固態攝像裝置之槪略構 成之方塊圖。 圖8表示本發明第5實施形態之固態攝像裝置之1列分 之槪略構成之電路圖。 圖9表示圖8之固態攝像裝置之1畫素分之讀出動作之 時序圖。 圖10表示本發明第6實施形態之固態攝像裝置之1列分 之槪略構成之電路圖。 圖11表示圖10之固態攝像裝置之1畫素分之讀出動作 -97- 201204031 之時序圖。 圖1 2表示本發明第7實施形態之固態攝像裝置之1列分 之槪略構成之電路圖。 圖13表示圖12之固態攝像裝置之1畫素分之讀出動作 之時序圖。 圖1 4表示本發明第8實施形態之固態攝像裝置之1列分 之槪略構成之電路圖。 圖15表示圖14之固態攝像裝置之1畫素分之讀出動作 之時序圖。 圖16表示本發明第9實施形態之固態攝像裝置之槪略 構成之方塊圖。 圖I 7表示本發明第1 〇實施形態之固態攝像裝置之1列 分之槪略構成之電路圖。 圖18表示圖17之固態攝像裝置之1畫素分之讀出動作 之時序圖。 圖1 9表示本發明第11實施形態之固態攝像裝置之1列 分之槪略構成之電路圖。 圖20表示圖19之固態攝像裝置之1畫素分之讀出動作 之時序圖。 圖21表示本發明第12實施形態之固態攝像裝置之槪略 構成之方塊圖。 圖22表示本發明第1 3實施形態之固態攝像裝置之1列 分之槪略構成之電路圖。 23表示圖22之固態攝像裝置之1畫素分之讀出動作 -98 - 201204031 之時序圖。 圖24表示本發明第1 4實施形態之固態攝像裝置之1列 分之槪略構成之電路圖。 圖25表示圖24之固態攝像裝置之1畫素分之讀出動作 之時序圖。 圖26表示本發明第1 5實施形態之固態攝像裝置之1列 分之槪略構成之電路圖。 圖27表示圖26之固態攝像裝置之1晝素分之讀出動作 之時序圖。 圖28表示本發明第1 6實施形態之固態攝像裝置之1列 分之槪略構成之電路圖。 圖29表示圖28之固態攝像裝置之1畫素分之讀出動作 之時序圖。 圖30表示本發明第17實施形態之固態攝像裝置之槪略 構成之方塊圖。 圖3 1表示本發明第1 8實施形態之固態攝像裝置之i列 分之槪略構成之電路圖。 圖32表示圖31之固態攝像裝置之〗畫素分之讀出動作 之時序圖。 【主要元件符號說明】 1 :畫素陣列部 2 _·行掃描電路 3 -1 :列放大電路 -99- 201204031 3 - 2 :列放大電路 4-1 :取樣保持信號轉換電路 4-2 :取樣保持信號轉換電路 5 -1 :列A D C電路 5 - 2 :列A D C電路 6-1 :行記憶體 6- 2 :行記憶體 7- 1 :列掃描電路 7-2 :列掃描電路 8 :時序控制電路 9 :驅動控制部 9-1 : DA轉換器 9-2 : DA轉換器 10 :乘算器 1 1 :比較器 1 2 :開關 VSL :參照位準 Vout6 :輸出信號 Vout7 :輸出信號 Vout8 :輸出信號 Vlin :垂直信號線 Hlin :水平控制線 PC :畫素 VREF1、VREF2:基準電壓 -100- 201204031 MCK :主時脈 L : L側 Η : H側 LM1、LM2 :行記憶體 UD1、UD2:上數/下數計數器 LM1 1、LM12 :行記憶體 UD:上數/下數計數器 3 1 =取樣保持信號轉換電路 3 2:歹丨J A D C電路 3 3 :行記憶體 34 :增益選擇部 LM21 :行記憶體 UD11、UD12:上數/下數計數器 S E 1 :增益選擇部 4 1 :取樣保持信號轉換電路 4 2:歹IJ A D C電路 UD21 :上數/下數計數器 50 :列放大電路 5 1 =取樣保持信號轉換電路 5 2:列A D C電路 5 3 :行記憶體 54 :增益選擇部 SE2 :增益選擇部 -101 -