WO2023080177A1 - 撮像素子および撮像装置 - Google Patents
撮像素子および撮像装置 Download PDFInfo
- Publication number
- WO2023080177A1 WO2023080177A1 PCT/JP2022/041075 JP2022041075W WO2023080177A1 WO 2023080177 A1 WO2023080177 A1 WO 2023080177A1 JP 2022041075 W JP2022041075 W JP 2022041075W WO 2023080177 A1 WO2023080177 A1 WO 2023080177A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- pixel
- signal
- imaging device
- memory
- circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
Abstract
撮像素子であって、複数の画素と、アナログ信号をデジタル信号に変換して一次的に記憶する複数の変換部と、複数の変換部のうち第1変換部に接続され、第1変換部でデジタル信号に変換された信号が出力される第1出力線と、複数の変換部のうち第2変換部に接続され、第2変換部でデジタル信号に変換された信号が出力される第2出力線と、複数の第1変換部に一次的に記憶されたデジタル信号と、複数の第2変換部に一次的に記憶されたデジタル信号とを異なるタイミングで読み出す読出回路とを備える。
Description
本発明は、撮像素子および撮像装置に関する。
複数の画素からそれぞれ出力された信号を並列的に処理可能な撮像素子が知られている(たとえば、特許文献1)。従来より、画素からの信号を並列的に処理することに起因する消費電流の増大が問題となっていた。
[先行技術文献]
[特許文献]
[特許文献1] 国際公開WO2013/129202
[先行技術文献]
[特許文献]
[特許文献1] 国際公開WO2013/129202
本発明の第1の態様においては、撮像素子であって、光を電荷に変換する光電変換部を少なくとも含む複数の画素が行方向に並んで配置される画素部を有する第1基板と、複数の画素のうち第1画素からの第1画素信号を記憶する第1画素メモリを少なくとも含む第1画素回路と、複数の画素のうち第2画素からの第2画素信号を記憶する第2画素メモリを少なくとも含む第2画素回路とが配置される処理回路部と、第1画素メモリに記憶された第1画素信号と、第2画素メモリに記憶された第2画素信号とを異なるタイミングでそれぞれ読み出すための読出制御回路とを有する第2基板とを備える。第2画素は、行方向において第1画素の隣に並んで配置されてよい。第2画素回路は、行方向において第1画素回路の隣に並んで配置されよい。第1画素メモリに記憶された第1画素信号を読み出すための第1制御信号が出力される第1選択線と、第2画素メモリに記憶された第2画素信号を読み出すための第2制御信号が出力される第2選択線とを備えてよい。読出制御回路は、第1制御信号を第1選択線に出力するタイミングと、第2制御信号を第2選択線に出力するタイミングとが異なるタイミングになるように制御してよい。読出制御回路は、第1制御信号の出力を開始するタイミングと、第2制御信号の出力を開始するタイミングとが異なるタイミングになるように制御してよい。読出制御回路は、第1制御信号の出力を開始した後に、第2制御信号の出力を開始してよい。読出制御回路は、第1制御信号の出力を終了した後に、第2制御信号の出力を開始してよい。第1画素メモリから読み出された第1画素信号が出力される第1出力線と、第2画素メモリから読み出された第2画素信号が出力される第2出力線とを備えてよい。読出制御回路は、第1画素メモリから第1出力線に第1画素信号を読み出すタイミングと、第2画素メモリから第2出力線に第2画素信号を読み出すタイミングとが異なるタイミングになるように制御してよい。読出制御回路は、第1画素信号の読み出しを開始するタイミングと、第2画素信号の読み出しを開始するタイミングとが異なるタイミングになるように制御してよい。読出制御回路は、第1画素信号の読み出しを開始した後に、第2画素信号の読み出しを開始してよい。読出制御回路は、第1画素信号の読み出しを終了した後に、第2画素信号の読み出しを開始してよい。第1画素回路は、第1画素からの第1画素信号をデジタル信号に変換するために用いられる第1比較器を有してよい。第2画素回路は、第2画素からの第2画素信号をデジタル信号に変換するために用いられる第2比較器を有してよい。 第1画素メモリは、第1比較器を用いてデジタル信号に変換された第1画素信号を記憶してよい。第2画素メモリは、第2比較器を用いてデジタル信号に変換された第2画素信号を記憶してよい。第1画素メモリと第2画素メモリとは、それぞれSRAMにより構成されてよい。第1基板と第2基板とは、画素部の少なくとも一部と、処理回路部の少なくとも一部とが互いに対向するように配置されてよい。第1基板と第2基板とは、第1画素の少なくとも一部と、第1画素回路の少なくとも一部とが互いに対向するように配置されてよい。第1基板と第2基板とは、第2画素の少なくとも一部と、第2画素回路の少なくとも一部とが互いに対向するように配置されてよい。第2基板は、第1画素と第2画素とをそれぞれ制御する画素制御回路を有してよい。画素制御回路は、第1画素の露光時間と、第2画素の露光時間とを制御してよい。画素制御回路は、第1画素から第1画素信号の読み出しと、第2画素から第2画素信号の読み出しとを制御してよい。処理回路部は、行方向において読出制御回路と画素制御回路との間に配置されてよい。第2基板は、第1画素メモリに記憶された第1画素信号と、第2画素メモリに記憶された第2画素信号とに画像処理を行う画像処理部を有してよい。第1画素メモリに記憶された第1画素信号と、第2画素メモリに記憶された第2画素信号とに画像処理を行う画像処理部を有する第3基板を備えてよい。
本発明の第2の態様においては、撮像装置であって上記撮像素子を備える。撮像素子に接続される制御部を備えてもよい。制御部は、第1画素信号と第2画素信号とに基づいて画像データを生成してよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書において、X軸とY軸とは互いに直交し、Z軸はXY平面に直交する。XYZ軸は右手系を構成する。Z軸と平行な方向を撮像素子400の積層方向と称する場合がある。本明細書において、「上」及び「下」の用語は、重力方向における上下方向に限定されない。これらの用語は、Z軸方向における相対的な方向を指すに過ぎない。なお、本明細書では、X軸方向の配列を「行」とし、Y軸方向の配列を「列」として説明するが、行列方向はこれに限定されない。また、Z軸方向が被写体からの光が入射する光軸方向となっている。
図1は、本実施形態に係る撮像素子400の概要を示す図である。撮像素子400は、被写体を撮像する。撮像素子400は、撮像された被写体の画像データを生成する。撮像素子400は、第1基板100および第2基板200を備える。図1に示すように、第1基板100は、第2基板200に積層されている。
第1基板100は、画素部110を有する。画素部110は、入射された光に基づく画素信号を出力する。なお、第1基板100を画素チップと呼ぶことがある。
第2基板200は、処理回路部210および周辺回路部230を有する。なお、第2基板200を信号処理チップと呼ぶことがある。
処理回路部210は、第1基板100から出力された画素信号が入力される。処理回路部210は、入力された画素信号を処理する。例えば、処理回路部210は、アナログ信号をデジタル信号に変換する処理を行う。具体的には、処理回路部210は、入力された画素信号をデジタル信号に変換する処理を行う。処理回路部210は他の信号処理を行ってもよい。
本例の処理回路部210は、第2基板200において、画素部110と対向する位置に配置されている。すなわち、処理回路部210は光軸方向について少なくとも部分的に画素部110と重なるように配される。処理回路部210は、画素部110の駆動を制御するための制御信号を画素部110に出力してもよい。
周辺回路部230は、処理回路部210の駆動を制御する。周辺回路部230は、第2基板200において、処理回路部210の周辺に配置されている。また、周辺回路部230は、第1基板100と電気的に接続され、画素部110の駆動を制御してもよい。
撮像素子400は、第1基板100および第2基板200に加えて、第2基板200に積層された第3基板を有してもよい。例えば、第3基板はメモリチップであって、第2基板200が出力した信号に応じた画像処理を行いそれを記憶する。また、撮像素子400の構造は、裏面照射型であっても、表面照射型であってもよい。以下、裏面照射型の例で説明する。
図2は、第1基板100の平面レイアウトの一例を示す。第1基板100の面内の中央付近に、画素部110が配される。
画素部110は、行方向および列方向に沿って並んで配置された複数の画素112を有する。本例の画素部110は、M×N個(M,Nは、自然数)の画素112を有する。本例では、MがNと異なる場合を図示しているが、MとNは等しくてもよい。
図3は、第2基板200の平面レイアウトの一例を示す。第2基板200の面内の中央付近に処理回路部210が配される。
処理回路部210は、行方向および列方向に沿って並んで配置された複数の画素回路212を有する。本例の処理回路部210は、M×N個の画素回路212を有する。
本実施形態において、画素回路212と画素112は光軸方向から見て重なった位置に配される。この場合に、画素回路212と画素112の面積は隣接するブロック間のマージンを含めて略同一であってよい。
画素回路212は、電気的に接続された画素112の駆動を制御する。画素回路212と画素112とが電気的に接続されていることを、対応する、と呼ぶ場合がある。
本実施形態では、互いに重なった位置に配された画素回路212と画素112とが接続されている。しかしながら、重なった位置に配された画素回路212と画素112とが接続されることに代えて、互いに重ならない位置に配された画素回路212と画素112とが接続されてもよい。
処理回路部210の周辺には周辺回路部230の一例としての、画素制御回路250、読出制御回路260及び画像処理・出力部280が配される。画素制御回路250は、画素112と画素回路212とを制御する。画素制御回路250は、例えば、画素回路212が画素112からの信号をAD変換するための制御信号を供給する。また、画素制御回路250は、例えば、画素112の露光時間を制御する。読出制御回路260は、画素回路212に記憶された画素信号を画像処理・出力部280に出力するための読み出しを制御する。
図4は、画素112および画素回路212の回路構成の一例を示す。画素112は、光電変換部130と、リセット部132と、蓄積部134と、転送部136とを備える。
光電変換部130は、光を電荷に変換する光電変換機能と光電変換された電荷を蓄積する蓄積機能とを有する。光電変換部130は、例えば、フォトダイオードである。
蓄積部134は、光電変換部130で生じた電荷をその量に応じた電圧に変換する。蓄積部134は、フローティングディフュージョン(FD)の一例である。
リセット部132は、制御信号φRSTに基づき蓄積部134の電荷を所定の電源電圧VDDが供給される電源配線に排出する。リセット部132のゲート端子は、画素制御回路250に接続される。
転送部136は、制御信号φTXに基づき光電変換部130に蓄積された電荷を、蓄積部134に転送する。また、転送部136は、制御信号φTXに基づき光電変換部130に蓄積された電荷をリセットする。転送部136は、例えば、制御信号φTXと制御信号φRSTを同時に給することで、光電変換部130に蓄積された電荷の量を0にリセットにする。転送部136は、光電変換部130の電荷を転送するトランスファーゲートの一例である。換言すれば、転送部136をゲートとし、光電変換部130をソースとし、蓄積部134をドレインとして、これらがいわゆる転送トランジスタを構成している。
画素回路212は、比較器216と制御回路214と画素メモリ220とを備える。比較器216は、蓄積部134の電圧と、画素制御回路250から給される基準電圧RAMPとを比較し、その比較結果を制御回路214に出力する。比較器216は例えば差動対により構成される。また、比較器216は例えば、蓄積部134との間にソースフォロワ回路を配してもよい。制御回路214は、比較器216からの信号とφCTLの信号に基づき、画素メモリ220を制御する。
画素メモリ220は、デジタル信号に変換された画素信号を記憶する。画素メモリ220は例えば、画素制御回路250より給されるカウント信号を受け、制御回路214より出力される制御信号が反転した場合に、そのときのカウント信号の値を記憶する。画素メモリ220はさらに、選択信号φSELに基づいて、記憶している画素信号を出力する。画素メモリ220の一例はSRAMである。
画素112および画素回路212の1フレームの動作の一例について説明する。まず、1フレームの蓄積開始時において、画素制御回路250は制御信号φTXと制御信号φRSTを同時に給することにより、光電変換部130に蓄積された電荷をリセットする。次に、1フレーム終了時の読み出し期間において、画素制御回路250は制御信号φRSTを給することで、蓄積部134の電圧を所定の電圧にリセットする。その後、画素制御回路250は、制御信号φCTLと、基準電圧RAMPと、画素メモリ220に給するカウント信号を制御することで、蓄積部134のリセット電圧に対応した値を画素メモリ220に記憶させる(DARK変換)。そして、読出制御回路260は、選択信号φSELを制御することにより、画素メモリ220に記憶されたDARK変換結果のデータを、画像処理・出力部280へ読み出す。画素メモリ220のデータ読み出しについては、さらに後述する。さらに、画素制御回路250は制御信号φTXを給することで、光電変換部130に蓄積された電荷を蓄積部134に転送する。その後、画素制御回路250は、制御信号φCTLと、基準電圧RAMPと、画素メモリ220に給するカウント信号を制御することで、電荷転送後の蓄積部134の電圧に対応した値を画素メモリ220に記憶させる(SIG変換)。最後に、読出制御回路260は、選択信号φSELを制御することにより、画素メモリ220に記憶されたSIG変換結果のデータを、画像処理・出力部280へ読み出す。
本実施形態では、1つの画素112に対して、1つの画素回路212が設けられており、すべての画素112および画素回路212は同時に制御される。よって、画素部110に含まれる複数の画素112について同時刻に露光する、いわゆるグローバルシャッタ動作が可能である。また、個々の画素112に対して別個の時刻に露光するような動作も可能である。なお、画素回路212のアナログ信号からデジタル信号への上記変換はいわゆるシングルスロープ方式である。しかしながら、変換方式はこれに限られず、例えば逐次比較方式などの他の方式であってもよい。他の実施形態についても同様である。
図5は、画素メモリ220のデータを、画像処理・出力部280へ読み出す回路を説明する概略図である。説明しない構成については図を省略している。
M×N個の画素121に対応して、M×N個の画素メモリ220が配されている。これらの画素メモリ220は、読出制御回路260の行選択回路262の行選択線264、265に接続されている。行選択線264、265には、画素メモリ220に記憶された画素信号を読み出すための制御信号の一例としての行選択信号φSELが出力される。行選択線264、265は、ワード選択線とも呼ばれることがある。
一方、これらの画素メモリ220は、列ごとに画像処理・出力部280への出力線266に共通に接続されている。出力線266には画素メモリ220から読み出された画素信号が出力される。出力線266は、ビット線とも呼ばれることがある。
ここで、画素メモリ220は画像信号の階調等に対応したビット数のデジタル信号を記憶するので、画素112毎に当該ビット数に応じたメモリセルを有する。例えば1画素の画素信号をモノクロの256階調で表すのに8ビットを用いるとすれば、8個のメモリセルが用いられる。よって、画素メモリ220からの出力に対しても、時分割しないとすれば、1列の画素メモリ220につき少なくとも当該ビット数分の出力線266が用いられる。図5以降において、図5の出力線266のように配線に斜線を付すことで、複数の配線を1本で代表していることを示す。
図5の構成による読み出しにおいて、一度に多くの画素メモリ220から読み出し動作が行われると、読み出し時の電流が増えてしまう。そこで、本実施形態では、複数の画素メモリ220から異なるタイミングで読み出すことにより、読み出し時の電流を抑える。例えば、偶数列の画素メモリ220をメモリ群Aとし、奇数列の画素メモリ220をメモリ群Bとし、メモリ群Aとメモリ群Bとで読み出しのタイミングを異ならせる。なお、説明の便宜上、特に断らない限り行および列を0から数える。
図6は、処理回路部210のうち画素メモリ220からの読み出しについての回路をさらに詳細に説明する概略図である。説明しない構成については図を省略している。
図6の例において、画素メモリ220の各々はスイッチ222を介して出力線266、267に接続されている。また、出力線266には、予め定められた画素メモリ220の個数毎にDフリップフロップ224およびその出力側にスイッチ226が設けられている。図6に示す例では、同列の3個の画素メモリ220毎にDフリップフロップ224およびスイッチ226が設けられている。これは当該個数毎にメモリサブ群を形成しているとも言える。すなわち、図6の例で、メモリ群Aは、メモリサブ群A0からAkを有していると言える。
同様に、メモリ群Bは、メモリサブ群B0からBkを有している。なお、各メモリサブ群に含まれる画素メモリ220は2個以下または4個以上であってよい。また、各メモリサブ群に含まれる画素メモリ220の個数が互いに異なっていてもよい。なお、出力線266、267がビット数分あることに対応して、Dフリップフロップ224もビット数分あるが、代表して1個を図示している。
図6の例では、画素メモリ220からの画素信号を選択して読み出すための行選択線が多数ある。以下、記号の煩雑さを避けるため行選択線の参照番号を省略し、信号の記号を用いて説明する。
信号φ_en_Aは、メモリ群Aの出力線266のスイッチ226をオンオフする。信号φ_rd_A(j)(ただし、j=0、1、2)は、メモリサブ群A0からAkのそれぞれにおける第j行の画素メモリ220のスイッチ222をオンオフする。信号Clk_Aは、メモリ群AのDフリップフロップ224(DA0からDAk)を駆動するクロックである。
信号φ_en_Bは、メモリ群Bの出力線267のスイッチ226をオンオフする。信号φ_rd_B(j)(ただし、j=0、1、2)は、メモリサブ群B0からBkのそれぞれにおける第j行の画素メモリ220のスイッチ222をオンオフする。信号Clk_Bは、メモリ群BのDフリップフロップ224(DB0からDBk)を駆動するクロックである。
図7および図8は、図6の画素メモリ220からの読み出し動作を示すタイミングチャートの一例である。DARK信号の変換および読み出しと、SIG信号の変換および読み出しのタイミングチャートは同じなので、DARK信号の方を図示し、SIG信号の方は省略した。
AD変換のためのエネイブル信号Cnt_enがオンになって基準電圧RAMPが供給されて、信号Gry_outで基準電圧RAMPの大きさをパルス数に対応付けてカウントする。比較器216において画素信号と基準電圧RAMPとが比較され、比較器216の出力がハイになったときのパルス数Latchが画素メモリに一次的に記憶される。この動作はメモリ群AとBとで同期して、同じタイミングで行われてよい。
その後、メモリ群Aについて、信号φ_en_Aがオンの状態で信号φ_rd_A(1)もオンにすることにより、メモリサブ群Ap(p=0,1,・・・k)の各々の第一行の画素メモリ220の画素信号が対応するDフリップフロップDApの入力側に出力される。その状態で信号Clk_Aが(k-1)個連続して入力されることにより、Dフリップフロップの値がp→p+1に順送りされ、メモリサブ群Apの画素信号がすべて画像処理・出力部280に出力される。第二行目以降も同様の動作によりメモリ群Aの画素信号が読み出される。付言すれば、当該Dフリップフロップはシフトレジスタとして機能しているともいえる。
一方、メモリ群Aについて信号φ_rd_A(j)がオフになって信号Clk_Aが入力されている間に、メモリ群Bについて信号φ_en_Bおよび信号φ_rd_B(j)をオンにして、メモリサブ群Bpの各々の第j行の画素メモリ220の画素信号が対応するDフリップフロップDBpの入力側に出力される。その状態で信号Clk_Bが(k-1)個連続して入力されることにより、Dフリップフロップの値がp→p+1に順送りされ、メモリ群Bの画素信号がすべて画像処理・出力部280に出力される。
これは、メモリ群Aからの読み出しの途中でメモリ群Bの読み出しを開始しているといえる。これにより、図8に示すようにDフリップフロップの出力QpA<j>とQpB<j>のタイミングが異なり、読み出し時の消費電流を抑えることができる。
図9は、他の処理回路部310のうち画素メモリ220からの読み出しについての回路を詳細に説明する概略図である。処理回路部310において、図6の処理回路部210と同じ構成には同じ参照番号を付して説明を省略する。
図9の例において、最初の列の画素メモリ<A0,p,j>(p=0,1,・・・k:j=0,1)の各々はスイッチ222を介して出力線268に接続されている。また、出力線268には予め定められた画素メモリの個数(図9の例では2個)毎にDフリップフロップ224およびその出力側にスイッチ226が設けられている。
同様に、同列の画素メモリ<B0,p,j>(p=0,1,・・・k:j=0,1)の各々はスイッチ222を介して出力線270に接続されている。また、出力線270には予め定められた画素メモリの個数(図9の例では2個)毎にDフリップフロップ224およびその出力側にスイッチ226が設けられている。
さらに、他の列の画素メモリ<A1,p,j>(p=0,1,・・・k:j=0,1)の各々はスイッチ222を介して出力線272に接続され、出力線268には予め定められた画素メモリの個数毎にDフリップフロップ224およびその出力側にスイッチ226が設けられている。同列の画素メモリ<B1,p,j>(p=0,1,・・・k:j=0,1)の各々はスイッチ222を介して出力線274に接続され、出力線274には予め定められた画素メモリの個数毎にDフリップフロップ224およびその出力側にスイッチ226が設けられている。
信号φ_rd_A(j)の信号線は行方向の画素メモリ<Aq,p,j>(q=0,1,・・・N-1)に共通に接続されている。同様に、信号φ_rd_B(j)の信号線は行方向の画素メモリ<Bq,p,j>に共通に接続されている。以上により、偶数行の画素メモリがメモリ群Aを形成し、奇数行の画素メモリがメモリ群Bを形成していると言える。また、同じ列のメモリ群Aの2個ずつがメモリサブ群Aqpを形成している。同様に、同じ列のメモリ群Bの2個ずつがメモリサブ群Bqpを形成している。
図10および図11は、図9の画素メモリ220からの読み出し動作を示すタイミングチャートの一例である。DARK信号の変換および読み出しと、SIG信号の変換および読み出しのタイミングチャートは同じなので、DARK信号の方を図示し、SIG信号の方は省略した。
メモリ群Aについて、AD変換のためのエネイブル信号Cnt_en_Aがオンになって基準電圧RAMPが供給されて、信号Gry_out_Aで基準電圧RAMPの大きさをパルス数に対応付けてカウントする。メモリ群Aについて、比較器216において画素信号と基準電圧RAMPとが比較され、比較器216の出力がハイになったときのパルス数Latch_Aが画素メモリに一次的に記憶される。
メモリ群Aの上記動作が開始された後に、メモリ群BについてAD変換のためのエネイブル信号Cnt_en_Bがオンになって基準電圧RAMPが供給されて、信号Gry_out_Bで基準電圧RAMPの大きさをパルス数に対応付けてカウントする。メモリ群Bについて、比較器216において画素信号と基準電圧RAMPとが比較され、比較器216の出力がハイになったときのパルス数Latch_Bが画素メモリに一次的に記憶される。
メモリ群Aについて、上記AD変換が完了したら信号φ_en_Aおよび信号φ_rd_A(j)をオンにして、メモリサブ群Aqpの各々の第j行の画素メモリ220の画素信号が対応するDフリップフロップDAqpの入力側に出力される。その状態で信号Clk_Aが(k-1)個連続して入力されることにより、Dフリップフロップの値がp→p+1に順送りされ、メモリ群Aの画素信号がすべて画像処理・出力部280に出力される。
メモリ群Aの画素信号がすべて画像処理・出力部280に出力された後に、メモリ群Bについて、信号φ_en_Bおよび信号φ_rd_B(j)をオンにして、メモリサブ群Bqpの各々の第j行の画素メモリ220の画素信号が対応するDフリップフロップDBqpの入力側に出力される。その状態で信号Clk_Bが(k-1)個連続して入力されることにより、Dフリップフロップの値がp→p+1に順送りされ、メモリ群Bの画素信号がすべて画像処理・出力部280に出力される。
以上、処理回路部310では、メモリ群Aからの読み出し後にメモリ群Bの読み出しを開始している。よって、図11に示すようにDフリップフロップの出力QpA<j>とQpB<j>のタイミングが異なり、読み出し時の消費電流を抑えることができる。なお、メモリ群BのAD変換の開始のタイミングは、メモリ群Bの読み出し開始のタイミングに対応してよい。例えばメモリ群BのAD変換の開始のタイミングは、メモリ群Aの読み出し開始から終了までの時間分だけずれていてよい。
図12は、さらに他の処理回路部410のうち画素メモリ220からの読み出しについての回路を詳細に説明する概略図である。処理回路部410は、特に説明する構成を除き図6の処理回路部210と同じである。
処理回路部410においても、偶数列がメモリ群Aを形成し、奇数列がメモリ群Bを形成する。また、メモリ群A、Bそれぞれの画素メモリ220が3個ずつでメモリサブ群Ap、Bpを形成する。ただし、処理回路部210とは異なり、信号φ_rdの信号線はメモリ群AとBで共通に接続されている。
図13および図14は、図12の画素メモリ220からの読み出し動作を示すタイミングチャートの一例である。DARK信号の変換および読み出しと、SIG信号の変換および読み出しのタイミングチャートは同じなので、DARK信号の方を図示し、SIG信号の方は省略した。
図13のDARK信号のAD変換については、図7と同様である。その後、信号φ_enおよび信号φ_rd(j)をオンにすることで、メモリサブ群ApおよびBpの第j行の画素メモリ220から画素信号が読み出されて、対応するDフリップフロップDAp、DBpの入力側に出力される。
その状態で、信号Clk_Aを信号Clk_Bより先に供給する。例えば、信号Ckl_Bの位相を信号Clk_Aよりも遅らせる。これにより、図14に示すように、Dフリップフロップの出力QpA<j>とQpB<j>のタイミングが異なり、読み出し時の消費電流を抑えることができる。なお、位相を遅らせることに代えて、信号Clk_Aの数クロック後に信号Clk_Bの供給を開始してもよい。
以上、本実施形態によれば、読み出し時に流れる電流の量を小さくすることができる。なお、上記実施形態においては、1つの画素112に1つの制御回路214が設けられている。これに代えて、複数の画素112に対して1つの制御回路214が設けられてもよい。その場合に1つの制御回路214に対応する複数の画素112を画素ブロックと呼ぶとすれば、1つの画素ブロックに含まれる画素112はm行n列(mは2以上でMより小さい自然数、nは2以上でNより小さい自然数)に配列されたものであり、当該画素ブロックが行列方向に複数配されたものであってよい。
図15は、実施例に係る撮像装置500の構成例を示すブロック図である。撮像装置500は、撮像素子400と、システム制御部501と、駆動部502と、測光部503と、ワークメモリ504と、記録部505と、表示部506と、駆動部514と、撮影レンズ520とを備える。
撮影レンズ520は、光軸OAに沿って入射する被写体光束を撮像素子400へと導く。撮影レンズ520は、複数の光学レンズ群から構成され、シーンからの被写体光束をその焦点面近傍に結像させる。撮影レンズ520は、撮像装置500に対して着脱できる交換式レンズであってもよい。なお、図15では瞳近傍に配置された仮想的な1枚のレンズで当該撮影レンズ520を代表している。
駆動部514は、撮影レンズ520を駆動する。一例において、駆動部514は、撮影レンズ520の光学レンズ群を移動させて合焦位置を変更する。また、駆動部514は、撮影レンズ520内の虹彩絞りを駆動して撮像素子400に入射する被写体光束の光量を制御してよい。
駆動部502は、システム制御部501からの指示に従って撮像素子400のタイミング制御、領域制御等の電荷蓄積制御を実行する制御回路を有する。また、操作部508は、レリーズボタン等により撮像者からの指示を受け付ける。
撮像素子400は、画素信号をシステム制御部501の画像処理部511へ引き渡す。画像処理部511は、ワークメモリ504をワークスペースとして種々の画像処理を施した画像データを生成する。例えば、JPEGファイル形式の画像データを生成する場合は、ベイヤー配列で得られた信号からカラー映像信号を生成した後に圧縮処理を実行する。生成された画像データは、記録部505に記録されるとともに、表示信号に変換されて予め設定された時間の間、表示部506に表示される。
測光部503は、画像データを生成する一連の撮影シーケンスに先立ち、シーンの輝度分布を検出する。測光部503は、例えば100万画素程度のAEセンサを含む。システム制御部501の演算部512は、測光部503の出力を受けてシーンの領域ごとの輝度を算出する。
演算部512は、算出した輝度分布に従ってシャッタ速度、絞り値、ISO感度を決定する。測光部503は撮像素子400で兼用してもよい。なお、演算部512は、撮像装置500を動作させるための各種演算も実行する。駆動部502は、一部または全部が撮像素子400に搭載されてよい。システム制御部501の一部が撮像素子400に搭載されてもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
Claims (25)
- 光を電荷に変換する光電変換部を少なくとも含む複数の画素が行方向に並んで配置される画素部を有する第1基板と、
前記複数の画素のうち第1画素からの第1画素信号を記憶する第1画素メモリを少なくとも含む第1画素回路と、前記複数の画素のうち第2画素からの第2画素信号を記憶する第2画素メモリを少なくとも含む第2画素回路とが配置される処理回路部と、前記第1画素メモリに記憶された前記第1画素信号と、前記第2画素メモリに記憶された前記第2画素信号とを異なるタイミングでそれぞれ読み出すための読出制御回路とを有する第2基板と
を備える撮像素子。 - 請求項1に記載の撮像素子において、
前記第2画素は、前記行方向において前記第1画素の隣に並んで配置される撮像素子。 - 請求項1または請求項2に記載の撮像素子において、
前記第2画素回路は、前記行方向において前記第1画素回路の隣に並んで配置される撮像素子。 - 請求項1から請求項3のいずれか一項に記載の撮像素子において、
前記第1画素メモリに記憶された前記第1画素信号を読み出すための第1制御信号が出力される第1選択線と、
前記第2画素メモリに記憶された前記第2画素信号を読み出すための第2制御信号が出力される第2選択線と
を備え、
前記読出制御回路は、前記第1制御信号を前記第1選択線に出力するタイミングと、前記第2制御信号を前記第2選択線に出力するタイミングとが異なるタイミングになるように制御する撮像素子。 - 請求項4に記載の撮像素子において、
前記読出制御回路は、前記第1制御信号の出力を開始するタイミングと、前記第2制御信号の出力を開始するタイミングとが異なるタイミングになるように制御する撮像素子。 - 請求項5に記載の撮像素子において、
前記読出制御回路は、前記第1制御信号の出力を開始した後に、前記第2制御信号の出力を開始する撮像素子。 - 請求項6に記載の撮像素子において、
前記読出制御回路は、前記第1制御信号の出力を終了した後に、前記第2制御信号の出力を開始する撮像素子。 - 請求項1から請求項7のいずれか一項に記載の撮像素子において、
前記第1画素メモリから読み出された前記第1画素信号が出力される第1出力線と、
前記第2画素メモリから読み出された前記第2画素信号が出力される第2出力線と
を備え、
前記読出制御回路は、前記第1画素メモリから前記第1出力線に前記第1画素信号を読み出すタイミングと、前記第2画素メモリから前記第2出力線に前記第2画素信号を読み出すタイミングとが異なるタイミングになるように制御する撮像素子。 - 請求項8に記載の撮像素子において、
前記読出制御回路は、前記第1画素信号の読み出しを開始するタイミングと、前記第2画素信号の読み出しを開始するタイミングとが異なるタイミングになるように制御する撮像素子。 - 請求項9に記載の撮像素子において、
前記読出制御回路は、前記第1画素信号の読み出しを開始した後に、前記第2画素信号の読み出しを開始する撮像素子。 - 請求項10に記載の撮像素子において、
前記読出制御回路は、前記第1画素信号の読み出しを終了した後に、前記第2画素信号の読み出しを開始する撮像素子。 - 請求項1から請求項11のいずれか一項に記載の撮像素子において、
前記第1画素回路は、前記第1画素からの前記第1画素信号をデジタル信号に変換するために用いられる第1比較器を有し、
前記第2画素回路は、前記第2画素からの前記第2画素信号をデジタル信号に変換するために用いられる第2比較器を有し、
前記第1画素メモリは、前記第1比較器を用いてデジタル信号に変換された前記第1画素信号を記憶し、
前記第2画素メモリは、前記第2比較器を用いてデジタル信号に変換された前記第2画素信号を記憶する撮像素子。 - 請求項1から請求項12のいずれか一項に記載の撮像素子において、
前記第1画素メモリと前記第2画素メモリとは、それぞれSRAMにより構成される撮像素子。 - 請求項1から請求項13のいずれか一項に記載の撮像素子において、
前記第1基板と前記第2基板とは、前記画素部の少なくとも一部と、前記処理回路部の少なくとも一部とが互いに対向するように配置される撮像素子。 - 請求項14に記載の撮像素子において、
前記第1基板と前記第2基板とは、前記第1画素の少なくとも一部と、前記第1画素回路の少なくとも一部とが互いに対向するように配置される撮像素子。 - 請求項14または請求項15に記載の撮像素子において、
前記第1基板と前記第2基板とは、前記第2画素の少なくとも一部と、前記第2画素回路の少なくとも一部とが互いに対向するように配置される撮像素子。 - 請求項1から請求項16のいずれか一項に記載の撮像素子において、
前記第2基板は、前記第1画素と前記第2画素とをそれぞれ制御する画素制御回路を有する撮像素子。 - 請求項17に記載の撮像素子において、
前記画素制御回路は、前記第1画素の露光時間と、前記第2画素の露光時間とを制御する撮像素子。 - 請求項17または請求項18に記載の撮像素子において、
前記画素制御回路は、前記第1画素から前記第1画素信号の読み出しと、前記第2画素から前記第2画素信号の読み出しとを制御する撮像素子。 - 請求項17から請求項19のいずれか一項に記載の撮像素子において、
前記処理回路部は、前記行方向において前記読出制御回路と前記画素制御回路との間に配置される撮像素子。 - 請求項1から請求項20のいずれか一項に記載の撮像素子において、
前記第2基板は、前記第1画素メモリに記憶された前記第1画素信号と、前記第2画素メモリに記憶された前記第2画素信号とに画像処理を行う画像処理部を有する撮像素子。 - 請求項1から請求項20のいずれか一項に記載の撮像素子において、
前記第1画素メモリに記憶された前記第1画素信号と、前記第2画素メモリに記憶された前記第2画素信号とに画像処理を行う画像処理部を有する第3基板を備える撮像素子。 - 請求項1から請求項22のいずれか一項に記載の撮像素子を備える撮像装置。
- 請求項23に記載の撮像装置において、
前記撮像素子に接続される制御部を備える撮像装置。 - 請求項24に記載の撮像装置において、
前記制御部は、前記第1画素信号と前記第2画素信号とに基づいて画像データを生成する撮像装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021181339 | 2021-11-05 | ||
JP2021-181339 | 2021-11-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2023080177A1 true WO2023080177A1 (ja) | 2023-05-11 |
Family
ID=86241172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2022/041075 WO2023080177A1 (ja) | 2021-11-05 | 2022-11-02 | 撮像素子および撮像装置 |
Country Status (1)
Country | Link |
---|---|
WO (1) | WO2023080177A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014179892A (ja) * | 2013-03-15 | 2014-09-25 | Nikon Corp | 撮像装置 |
WO2017169216A1 (ja) * | 2016-03-31 | 2017-10-05 | ソニー株式会社 | 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 |
JP2019087853A (ja) * | 2017-11-06 | 2019-06-06 | ブリルニクス インク | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
-
2022
- 2022-11-02 WO PCT/JP2022/041075 patent/WO2023080177A1/ja unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014179892A (ja) * | 2013-03-15 | 2014-09-25 | Nikon Corp | 撮像装置 |
WO2017169216A1 (ja) * | 2016-03-31 | 2017-10-05 | ソニー株式会社 | 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 |
JP2019087853A (ja) * | 2017-11-06 | 2019-06-06 | ブリルニクス インク | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9781366B2 (en) | Image sensing system and method of driving the same | |
JP2018082495A (ja) | 撮像素子および撮像装置 | |
JP2009159186A (ja) | 撮像素子の駆動装置、撮像素子の駆動方法、撮像装置、及び撮像素子 | |
JP2008104013A (ja) | 固体撮像素子の駆動方法及び撮像装置。 | |
JP6119117B2 (ja) | 電子機器 | |
JP2009065478A (ja) | 固体撮像素子の駆動方法及び撮像装置 | |
JP4538337B2 (ja) | 固体撮像素子 | |
JP6136103B2 (ja) | 撮像装置、撮像素子および読出方法。 | |
JP4393242B2 (ja) | 固体撮像素子及び固体撮像素子の駆動方法 | |
WO2023080177A1 (ja) | 撮像素子および撮像装置 | |
US7470881B2 (en) | Solid-state imaging device including plural groups of photoelectric conversion devices with plural microlenses being shifted in a peripheral portion of the imaging device, and imaging apparatus including the imaging device | |
JP6235788B2 (ja) | 撮像装置及びその制御方法 | |
WO2021014999A1 (ja) | 固体撮像装置およびその駆動方法、並びに電子機器 | |
JP2014217011A (ja) | 固体撮像素子および撮像装置 | |
JP2001057653A (ja) | 固体撮像装置および固体撮像素子駆動方法 | |
JP4840991B2 (ja) | 光電変換装置及びその制御方法並びに撮像装置 | |
WO2023080180A1 (ja) | 撮像素子および撮像装置 | |
JP2014230242A (ja) | 撮像素子および撮像装置 | |
JP6261372B2 (ja) | 固体撮像装置および撮像システム | |
JP2023069476A (ja) | 撮像素子および撮像装置 | |
WO2021166978A1 (ja) | 撮像素子及び撮像装置 | |
JP2022155410A (ja) | 撮像素子および撮像装置 | |
WO2020203799A1 (ja) | 撮像素子、及び、撮像装置 | |
JP3999417B2 (ja) | 固体撮像装置および信号読出し方法 | |
JP6642521B2 (ja) | 撮像素子および撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 22889997 Country of ref document: EP Kind code of ref document: A1 |