JP4659868B2 - 固体撮像装置および撮像システム - Google Patents

Description

本発明は固体撮像装置に関し、特に画素からの信号を加算することが可能な固体撮像装置に関する。

近年、固体撮像装置はその応用分野が広がっており、例えばデジタルスチルカメラ（以下、ＤＳＣとする）にも用いられる。ＤＳＣにおいては画素数を増加させて解像度を高めるという観点での競争が盛んであり、１０００万画素を超える画素数の製品も存在する。また、高解像度化に加えて動画機能も求められており、ＶＧＡサイズ（６４０×４８０画素）を秒間３０コマ（３０ｆｐｓ；ｆｒａｍｅｓ ｐｅｒ ｓｅｃｏｎｄ）で出力できる製品が存在する。今後は出力レートの更なる向上が要求されることが予想される。

高出力レートを要求される動作モードでは、画素加算と呼ばれる動作が知られている。画素加算においては複数の画素からの信号を加算することで固体撮像装置から出力される信号の数を低減しながら、画質の低下を抑えることが可能となる。

特許文献１には、列に沿った方向での画素加算を実現する技術が開示されている。図１６は特許文献１の図２であり、２列分の画素に対応する信号処理部を示したものである。説明のために符号を変えている。図１６において、１２００ａ〜ｃはサンプリング容量、１５７０は水平信号線、１２１０は水平信号線容量、１６００はサンプルホールドトランジスタ、１６１０はクランプ容量、１６３０ａ〜ｃはサンプリングトランジスタである。また、１６４０はクランプトランジスタ、１６５０は列選択トランジスタである。図１６においては１列あたりに３つの並列接続されたサンプリング容量１２００ａ〜ｃを備え、サンプリングトランジスタ１６３０ａ〜ｃによって独立に選択可能となっている。

同一列に設けられた３行の画素からの信号を加算するに際して特許文献１では、まず、３つのサンプリング容量１２００ａ〜ｃのそれぞれに１行分の信号を順次保持させる。その後、サンプリングトランジスタ１６３０ａ〜ｃを同時にオンすることでサンプリングトランジスタ１６３０ａ〜ｃに保持された信号を加算する。さらに、列選択トランジスタ１６５０がオンすると、加算された３行分の信号が水平信号線１５７０に読み出される。このとき水平信号線１５７０に読み出される信号にかかるゲインＧ１は、Ｃｓｐ／３を各サンプリング容量１２００の容量値、Ｃｃｏｍを水平信号線容量１２１０の容量値として、
Ｇ１＝（Ｃｓｐ／３＋Ｃｓｐ／３＋Ｃｓｐ／３）／（Ｃｓｐ／３＋Ｃｓｐ／３＋Ｃｓｐ／３＋Ｃｃｏｍ）＝Ｃｓｐ／（Ｃｓｐ＋Ｃｃｏｍ） ・・・（１）
となる。
特開２００４−３０４７７１号公報

特許文献１では、４つのサンプリング容量が並列に接続された場合に、２行加算を行うことが開示されている。その方法として、各行の信号電圧を２つのサンプリング容量に蓄積する方法が開示されている。

このように、２行加算を行う場合にその倍数（ここでは４）だけサンプリング容量を有している場合には、全てのサンプリング容量を利用できる。しかしながら、加算する行数の倍数で表現できない数のサンプリング容量を持つ場合、具体的には、３つのサンプリング容量を持つときに、２行加算を行う場合については考慮されていない。

本発明では、信号を加算する画素数の異なる複数の加算モードを持つ固体撮像装置において、サンプリング容量の好適な設け方を提供することを目的とする。

本発明の側面である固体撮像装置は、複数の画素と、前記複数の画素が共通に接続され、前記画素からの信号を保持する読み出し部と、前記複数の画素および読み出し部の動作を制御し得る制御部と、を有し、前記制御部は、加算を行わない第１の動作モードと、前記複数の画素のａ個（ａは２以上の整数）からの信号を加算する第２の動作モードと、前記複数の画素のｂ個（ｂはａの倍数ではない、ｂ＞ａを満たす整数）からの信号を加算する第３の動作モードと、で前記複数の画素および前記読み出し部とを制御し、前記読み出し部は、容量値Ｃを持つ保持部を持ち、前記保持部は、Ｃ／ｂの容量値を持つ第１の容量と、Ｃ／ｐ（ｐはａとｂの公倍数）の容量値を持つ第２の容量と、からなるとともに、前記制御部は、前記第２の動作モードにおいて、１個の前記第１の容量と１個以上の前記第２の容量とを１組とし、または、複数の前記第２の容量を１組としてＣ／ａの容量値を持つように前記第１の容量および前記第２の容量を制御し、さらに、前記組の各々に前記画素からの信号を保持させ、前記第３の動作モードにおいて、ｐ／ｂ個の前記第２の容量を１組とした組の各々に前記画素からの信号を保持させ、前記第１の容量の各々に前記画素からの信号を保持させることを特徴とする。

本発明によれば、信号を加算する画素数の異なる複数の加算モードを持つ固体撮像装置において、サンプリング容量の好適な設け方を提供することができる。

以下では、本発明に係る実施形態を例示して説明する。

一般に、信号の平均化と信号の加算とは同義に扱うことができる。以下の実施形態では、平均化と電荷加算とを区別して説明しているが、これらを総称して画素加算とする。

まず、本発明に係る実施形態の説明に先立って、特許文献１に開示される固体撮像装置には以下に述べる問題が生じる。例えば、図１６に示す信号処理回路を持つ固体撮像装置として２行分の画素からの信号を加算する２行加算動作モードと、３行分の画素からの信号を加算する３行加算動作モードと、を持つとする。３行加算モードについては上述した動作で実現できる。次に、この信号処理回路を用いた２行加算モードを考えると、１行目の画素からの信号をサンプリング容量１２００ａに保持させた後に、２行目の画素からの信号をサンプリング容量１２００ｂに保持させることが考えられる。その後、サンプリングトランジスタ１６３０ａ、１６３０ｂとを同時にオンさせることでサンプリング容量１２００ａ、１２００ｂに保持された信号を加算し、信号を保持していないサンプリング容量１２００ｃは接続せずに、加算された信号を水平信号線１５７０に読み出すことが考えられる。このとき水平信号線に読み出される信号にかかるゲインＧ２は、
Ｇ２＝（Ｃｓｐ／３＋Ｃｓｐ／３）／（Ｃｓｐ／３＋Ｃｓｐ／３＋Ｃｃｏｍ） ・・・（２）
となる。ここでＧ２とＧ１との比を考えると式（１）および（２）から
Ｇ２／Ｇ１＝｛２（Ｃｓｐ＋Ｃｃｏｍ）｝／｛２Ｃｓｐ＋３Ｃｃｏｍ｝＜１ ・・・（３）
となり、３行加算モードに対して２行加算モードにおけるゲインが低下してしまう。ゲインが低下すると、出力ＯＵＴから得られる信号の信号振幅が小さくなり、ノイズに対する信号の比、すなわちＳ／Ｎ比が低下する。Ｓ／Ｎ比の低下は、特に低照度の被写体について所定のＳ／Ｎ比を保って撮影できる照度限界を示す、低照度限界の悪化を引き起こす。上記の式から明らかなように、画素加算時のゲイン低下を改善するためにはサンプリング容量の容量値を大きくする必要があるが、その場合には固体撮像装置のチップ面積が増大してしまう。また、各サンプリング容量１２００の容量値を大きくすると、サンプリング容量１２００から水平信号線１５７０へと信号を読み出す際のゲインの低下を抑制できるが、２行加算モードにおいてはサンプリング容量１２００ｃが利用されないので、３行加算モードに対して２行加算モードにおけるゲインが低下するという問題は解決されない。

（第１の実施形態）
本発明に係る第１の実施形態では、第１の動作モードである全画素読み出しモードに加え、第２の動作モードである２行加算モードと、第３の動作モードである３行加算モードとで動作する固体撮像装置を例にとって説明する。なお、理解を容易にするためにモノクロームの固体撮像装置であるものとする。

図１は、本発明の第１の実施形態に係る固体撮像装置の概略構成を示す図である。画素領域５１０には画素５００が行列状に配列される。ここでは３行×３列分の画素領域を示しているが、画素領域の大きさを限定するものではない。画素５００は、制御部である例えば行選択回路５２０から供給される信号ＲＥＡＤ、ＲＥＳＥＴ、ＬＳＥＴによって駆動されることで、画素５００からの信号が第１の垂直信号線５３０に出力される。第１の垂直信号線５３０に出力された信号は読み出し部である信号処理部１００で処理された上で水平信号線５７０を介して出力アンプ５８０に伝達され、出力端子ＯＵＴから出力される。制御部である列選択回路５６０は、信号処理部１００に含まれる回路の列を選択するための信号を供給する。

次に、画素５００の構成を説明する。画素配列１００に含まれる各画素５００は、フォトダイオード５０１、転送トランジスタ５０２、リセットトランジスタ５０４、ＦＤ５０６、増幅トランジスタ５０３、および選択トランジスタ５０５を含む。光電変換部であるフォトダイオード５０１は、入射する光量に応じた電荷を生成および蓄積する。転送部である転送トランジスタ５０２は、フォトダイオード５０１とＦＤ５０６との間の導通または非導通を切り替える。画素出力部である増幅トランジスタ５０３のゲート電極はＦＤ５０６と接続される。リセット部であるリセットトランジスタ５０４は、電源ＶＤＤと増幅トランジスタ５０３のゲート端子との間の導通または非導通を切り替える。転送トランジスタ５０２とリセットトランジスタ５０４とが同時に導通している時には、フォトダイオード５０１が電源ＶＤＤによってリセットされる。増幅トランジスタ５０３は、画素選択部である選択トランジスタ５０５が導通している期間には付加トランジスタ部５４０に含まれる不図示の定電流源とでソースフォロワ回路を形成する。第１の信号線である第１の垂直信号線５３０には、その時の増幅トランジスタ５０３のゲート電位に応じたレベルが現れる。転送トランジスタ５０２を駆動するための信号ＲＥＡＤ、リセットトランジスタ５０４を駆動するための信号ＲＥＳＥＴ、選択トランジスタ５０５を駆動するための信号ＬＳＥＴは、同一の行に含まれる複数の画素に対して行選択回路５２０から共通に与えられる。

図２は、読み出し部である信号処理部１００をより具体的に示した構成例である。ここでは画素のｍ列目とｍ＋１列目に対応する部分を抜き出している。信号処理部１００は、画素の各列に対してサンプルホールドトランジスタ６００、サンプリング容量２００、クランプ容量６１０、第２の垂直信号線６２０、容量選択スイッチ６３０、クランプスイッチ６４０、および列選択スイッチ６５０を含む。第１の垂直信号線５３０はサンプルホールドトランジスタ６００とクランプ容量６１０とを介して第２の垂直信号線６２０と接続されている。第２の垂直信号線６２０には、サンプリング容量２００ａ〜ｄが容量選択スイッチ６３０ａ〜ｄを介して接続されている。第２の垂直信号線６２０にはさらにクランプスイッチ６４０と列選択スイッチ６５０とが接続され、列選択スイッチ６５０を介して水平信号線５７０と接続される。水平信号線容量２１０は、水平信号線５７０が持つ容量である。

容量選択スイッチ６３０ａ〜ｄが同時に導通するとサンプリング容量２００ａ〜ｄが並列に接続された状態となる。このときの容量値を第１の容量値Ｃｓｐとして、サンプリング容量２００ａおよび２００ｄはＣｓｐ／３、サンプリング容量２００ｂおよびｃはＣｓｐ／６の容量値を持つ。

図２において信号ＳＰ、ＳＷ１〜ＳＷ４、およびＣＰは、例えば後述するタイミング制御回路から供給される。

次に、図１および２に示した構成の固体撮像装置を用いて信号を読み出す動作について説明する。

（全画素読み出しモード）
まず、画素加算を行わない動作モードについて図３を参照しながら説明する。ここでは容量選択スイッチ６３０ａ〜ｄに与えられる信号ＳＷ１〜ＳＷ４は常時ハイレベルであるものとする。つまり、第２の垂直信号線６２０には第１の容量値Ｃｓｐを持つ容量が接続された状態となる。なお、理解を容易にするために、第２の垂直信号線６２０自身の持つ容量は無視できるものとして扱う。

期間「ｎ行」に着目すると、時刻ｔ１に信号ＬＳＥＴ（ｎ）がハイレベルになる。これによってｎ行目の画素に含まれる選択トランジスタ５０５がオンしてソースフォロワ動作を行うので、増幅トランジスタ５０３のゲート電極の電位、すなわちＦＤ５０６の電位に対応したレベルが第１の垂直信号線５３０に現れる。言い換えると、ｎ行目の画素が選択される状態が時刻ｔ１に開始する。同じく時刻ｔ１には信号ＳＰおよびＣＬＰがハイレベルになるので、クランプ容量６１０には第１の垂直信号線に現れたレベルと電圧ＣＰＤＣとの電位差が与えられた状態になる。

時刻ｔ２から信号ＲＥＳＥＴ（ｎ）がパルス状にハイレベルになると、ＦＤ５０６の電位が電源電圧ＶＤＤに応じてリセットされる。これによって第１の垂直信号線５３０およびクランプ容量６１０の端子Ａには、ＦＤ５０６をリセットしたことに対応するレベルが現れる。

時刻ｔ３に信号ＣＬＰがローレベルになるとクランプスイッチ６４０がオフになるので、第２の垂直信号線６２０が電気的浮遊状態になる。これによって、クランプ容量６１０には、ＦＤをリセットしたことに対応するレベルと電圧ＣＰＤＣとの電位差が保持される。

時刻ｔ４から信号ＲＥＡＤ（ｎ）がハイレベルになると、フォトダイオード５０１に蓄積された電荷がＦＤ５０６へと転送される。転送された電荷量に応じてＦＤ５０６の電位が変化し、これに対応したレベルが第１の垂直信号線５３０に現れる。クランプ容量６１０には、ＦＤ５０６をリセットしたことに対応するレベルと電圧ＣＰＤＣとの電位差が保持されたままである。したがって、第２の垂直信号線６２０の電位は、ＦＤ５０６をリセットしたことに対応するレベルと、フォトダイオード５０１からＦＤ５０６へと電荷を転送したことに対応するレベルとの差分ΔＶｉｎに容量の比で決まるゲインがかかった分だけ変動する。クランプ容量６１０の容量値をＣｃｐとすると、第２の垂直信号線６２０に生じる電圧変化ΔＶは、
ΔＶ＝（Ｃｃｐ／Ｃｓｐ）×ΔＶｉｎ ・・・（４）
となる。

ＦＤ５０６をリセットしたことに対応するレベルには、リセットトランジスタ５０４をスイッチングしたことによるノイズ成分や、画素を構成するトランジスタに固有のノイズ成分を含む。また、フォトダイオード５０１からＦＤ５０６に電荷を転送したことによるレベルもこのノイズ成分が重畳されているので、クランプ容量６１０を用いて上述の動作を行うことでノイズ成分を低減することができる。

時刻ｔ５に信号ＳＰがローレベルになるとサンプルホールドトランジスタ６００がオフして、クランプ容量６１０と第１の垂直信号線５３０とが非導通状態になる。これによってΔＶがサンプリング容量２００ａ〜ｄに保持される。

時刻ｔ６に信号ＬＳＥＴ（ｎ）がローレベルとなり、ｎ行目の画素５００に含まれる増幅トランジスタ５０３と第１の垂直信号線５３０とが非導通状態となることで、ソースフォロワ動作が終了する。言い換えると、ｎ行目の画素が選択された状態が終了する。

時刻ｔ７から信号ＣＳＥＬ（ｍ）、ＣＳＥＬ（ｍ＋１）が順次供給されると、各列のサンプリング容量２００ａ〜ｄに保持された信号が水平信号線５７０に出力される。サンプリング容量２００ａ〜ｄに保持された信号を水平信号線５７０に出力するときには、容量の比で決まるゲインがかかる。水平線容量２１０の容量値をＣｃｏｍ、出力アンプ５８０のゲインをＧａｍｐとすると、出力端子ＯＵＴに現れる出力Ｖｏｕｔは、
Ｖｏｕｔ＝ΔＶ×｛Ｃｓｐ／（Ｃｓｐ＋Ｃｃｏｍ）｝×Ｇａｍｐ ・・・（５）
となる。

期間「ｎ＋１行」、「ｎ＋２行」以降も同様の動作が繰り返される。

（２行加算モード）
次に、２行からの信号を加算する動作モードについて説明する。

図４は、２行加算モードにおける駆動パターン例を示した図である。ここでは図３に示した全画素読み出しモードにおける動作と異なる点を中心に説明する。全画素読み出しモードではサンプリング容量２００ａ〜２００ｄを１つの容量として扱って、これに１画素からの信号を保持していた。これに対して２行加算モードでは、サンプリング容量２００ａ〜２００ｄを２つに分割して利用する点で異なっている。

図４の期間「ｎ行」においては信号ＳＷ３およびＳＷ４がローレベルに維持されて、ｎ行目の画素からの信号はサンプリング容量２００ａおよび２００ｂに保持される。そして、期間「ｎ＋１」行においては信号ＳＷ１およびＳＷ２がローレベルに維持されて、ｎ＋１行目の画素からの信号はサンプリング容量２００ｃおよび２００ｄに保持される。つまり、ｎ行目の画素からの信号も、ｎ＋１行目の画素からも、等しい容量値Ｃｓｐ／３＋Ｃｓｐ／６＝Ｃｓｐ／２を持つ容量に保持される。

図３に示した全画素読み出しモードにおける動作とは異なり、期間「ｎ＋１行」に続くのは期間「加算」である。２画素加算モードでは期間「加算」において信号ＳＷ１〜ＳＷ４が同時にハイレベルになり、サンプリング容量２００ａ〜２００ｄが電気的に接続される。これによってサンプリング容量２００ａおよび２００ｂに保持されていたｎ行目の画素からの信号と、サンプリング容量２００ｃおよび２００ｄに保持されていたｎ＋１行目の画素からの信号と、が加算される。

そして信号ＳＷ１〜ＳＷ４がハイレベルの期間に信号ＣＳＥＬが順次供給されることで、２行分の画素からの信号が水平信号線５７０へと順次出力される。

次に、信号にかかるゲインについて説明する。サンプリング容量２００ａおよび２００ｂに保持されたｎ行目の画素からの信号をΔＶ_ｎ、サンプリング容量２００ｃおよび２００ｄに保持されたｎ＋１行目の信号をΔＶ_ｎ＋１とすると、期間「加算」における第２の垂直信号線６２０の電圧ΔＶ２は、
ΔＶ２＝｛（Ｃｓｐ／３＋Ｃｓｐ／６）×ΔＶ_ｎ＋（Ｃｓｐ／３＋Ｃｓｐ／６）×ΔＶ_ｎ＋１｝／｛２×（Ｃｓｐ／３＋Ｃｓｐ／６）｝＝（ΔＶ_ｎ＋ΔＶ_ｎ＋１）／２ ・・・（６）
となる。これは、２行分の画素からの信号を平均化したものに相当する。その後、水平信号線５７０および出力アンプ５８０を介して出力端子ＯＵＴから出力される出力電圧ΔＶｏｕｔは、
ΔＶｏｕｔ＝ΔＶ２×｛Ｃｓｐ／（Ｃｓｐ＋Ｃｃｏｍ）｝×Ｇａｍｐ ・・・（７）
となる。式（５）と（７）とから明らかなように、第２の垂直信号線６２０に現れる電圧ΔＶ２に対するゲインは、全画素読み出しモードと２画素加算モードとで等しい値｛Ｃｓｐ／（Ｃｓｐ＋Ｃｃｏｍ）｝×Ｇａｍｐになる。

（３行加算モード）
次に、３行からの信号を加算する動作モードについて説明する。

図５は、３行加算モードにおける駆動パターン例を示した図である。ここでは図３に示した全画素読み出しモードにおける動作と異なる点を中心に説明する。全画素読み出しモードではサンプリング容量２００ａ〜２００ｄを１つの容量として扱うことで、１画素からの信号を保持していた。これに対して３行加算モードでは、サンプリング容量２００ａ〜２００ｄを３つに分割して利用する点で異なっている。

図５の期間「ｎ行」においては信号ＳＷ１以外がローレベルに維持されるので、ｎ行目の画素からの信号はサンプリング容量２００ａのみに保持される。また、期間「ｎ＋１行」においては信号ＳＷ１およびＳＷ４がローレベルに維持されるので、ｎ＋１行目の画素からの信号はサンプリング容量２００ｂおよび２００ｃに保持される。さらに、期間「ｎ＋２行」においては信号ＳＷ４以外がローレベルに維持されるので、ｎ＋２行目の画素からの信号はサンプリング容量２００ｄに保持される。つまり、ｎ行目〜ｎ＋２行目の各行の画素からの信号は等しい容量値Ｃｓｐ／３を持つ容量に保持される。

期間「ｎ＋２行」に続く期間「加算」では信号ＳＷ１〜ＳＷ４が同時にハイレベルになり、サンプリング容量２００ａ〜２００ｄが電気的に接続される。これによってサンプリング容量２００ａに保持されていたｎ行目の画素からの信号と、サンプリング容量２００ｂおよび２００ｃに保持されていたｎ＋１行目の画素からの信号と、サンプリング容量２００ｄに保持されていたｎ＋２行目の画素からの信号と、が加算される。

そして、信号ＳＷ１〜ＳＷ４がハイレベルの期間に信号ＣＳＥＬが順次供給されることで、３行分の画素からの信号が水平信号線５７０へと順次出力される。

次に、信号にかかるゲインについて説明する。サンプリング容量２００ａに保持されたｎ行目の画素からの信号をΔＶ_ｎ、サンプリング容量２００ｂおよび２００ｃに保持されたｎ＋１行目の信号をΔＶ_ｎ＋１とする。同様にサンプリング容量２００ｄに保持されたｎ＋２行目の画素からの信号をΔＶ_ｎ＋２とする。期間「加算」における第２の垂直信号線６２０の電圧ΔＶ３は、
ΔＶ３＝｛（Ｃｓｐ／３）×ΔＶ_ｎ＋（Ｃｓｐ／６＋Ｃｓｐ／６）×ΔＶ_ｎ＋１＋（Ｃｓｐ／３）×ΔＶ_ｎ＋２｝／｛３×（Ｃｓｐ／３）｝＝（ΔＶ_ｎ＋ΔＶ_ｎ＋１＋ΔＶ_ｎ＋２）／３ ・・・（８）
となる。これは、３行分の画素からの信号を平均化したものに相当する。その後、水平信号線５７０および出力アンプ５８０を介して出力端子ＯＵＴから出力される出力電圧ΔＶｏｕｔは、
ΔＶｏｕｔ＝ΔＶ３×｛Ｃｓｐ／（Ｃｓｐ＋Ｃｃｏｍ）｝×Ｇａｍｐ ・・・（９）
となる。式（５）、（７）、および（９）から明らかなように、第２の垂直信号線６２０に現れる電圧ΔＶ３に対するゲインは、全画素読み出しモードと２画素加算モードと等しい値｛Ｃｓｐ／（Ｃｓｐ＋Ｃｃｏｍ）｝×Ｇａｍｐになる。つまり、２行加算モードと３行加算モードのように、異なる加算モードを備える固体撮像装置において、異なる加算モード間でゲインを等しく保つことが可能となる。これによって従来技術で生じる課題を解決し、チップ面積の増大を抑制しつつ、加算時におけるＳ／Ｎ比の低下を抑制することができる。

さて、以上では２行加算モードと３行加算モードとを持つ場合を例にとって説明してきたが、各加算モードで加算する画素数はこれに限られない。一般化して、加算せずに画素からの信号を読み出す全画素読み出しモードに加えて、ａ個の画素からの信号を加算するａ行加算モードと、ｂ個の画素からの信号を加算するｂ行加算モードとで動作しうる固体撮像装置を考える。ここでａは２以上の整数、ｂはａ＜ｂの関係を満たす整数であるものとする。

１）ａとｂとが互いに素である場合
全画素読み出しモードにおける容量値をＣとする。ａとｂとが互いに素である場合には、信号処理部の容量をＣ／ｂの容量値を持つ第１の容量と、ｐをａとｂの公倍数として、Ｃ／ｐの容量値を持つ第２の容量とからなるように構成できる。第１の容量の数は１個以上でかつ（ｂ−１）個以下であり、第２の容量はｐ／ｂ個以上でかつ｛ｐ−（ｐ／ｂ）｝個以下である。また、第１および第２の容量に加えてＣ／ｑの容量値を持つ第３の容量を有していても良い。ｑは、ａとｂの公倍数であって、ｐとは異なる値であるとする。具体的な数字を例に挙げると、ａ＝２、ｂ＝３、ｐ＝６、ｑ＝１２の組み合わせが考えられる。この場合には、例えばＣ／３の容量値を持つ第１の容量を１個、Ｃ／６の容量値を持つ第２の容量を２個、Ｃ／１２の容量値を持つ第３の容量を４個設ける組み合わせが考えられる。

また、信号処理部の容量をＣ／ｂの容量値を持つ第１の容量と、Ｃ／（ａ×ｂ）の容量値を持つ第２の容量と、に分割することができる。このときの第２の容量の容量値は、上で述べたｐがａとｂの最小公倍数である場合の容量値となる。第１の容量をａ個設け、第２の容量を（ｂ−ａ）×ａ個設けると、合計の容量値は容量値Ｃと等しくなる。このように第１および第２の容量を構成すると、先に挙げた例よりも容量の数を低減できる。

そして、ａ行加算モードにおいては、１個の第１の容量と（ｂ−ａ）個の第２の容量とを１つの組とすると、それぞれがＣ／ａの容量値を持つこの組がａ組構成できるので、各組に１画素ずつの信号を保持させる。

また、第２の容量はａ個を１組とすると、この組が（ｂ−ａ）組できる。第２の容量はＣ／（ａ×ｂ）であるので、ａ個の第２の容量を１つの組とすると、Ｃ／ｂの容量値を持つ、すなわち第１の容量と同様に扱える。そこで、ｂ行加算モードにおいては第１の容量は独立して利用し、ａ個の第２の容量を１組として利用すると、Ｃ／ｂの容量値を持つ容量がａ＋（ｂ−ａ）＝ｂ個あるのと同義に扱うことができる。したがって、Ｃ／ｂを持つ各容量または各容量の組に、１画素ずつの信号を保持させる。

以上述べたように第１および第２の容量を構成することで、いずれの加算モードにおいても第１の容量値Ｃを全て利用することができるので、２つの異なる加算モードで動作し得る固体撮像装置におけるゲインの低下を抑制することが可能となる。

２）ａとｂとに共通する約数が存在する場合
ここでも全画素読み出しモードにおける容量値をＣとする。ａとｂとに共通する約数が存在する場合とは、ｃ、ｍ、ｎ、ｒがそれぞれ整数であって、ｎ≠ｒ×ｍ、ａ＝ｍ×ｃ、ｂ＝ｎ×ｃを満足する場合と言い換えることができる。

ａとｂとに共通する約数が存在する場合において、信号処理部の容量をＣ／ｂの容量値を持つ第１の容量と、ｐをａとｂの公倍数として、Ｃ／ｐの容量値を持つ第２の容量とからなるように構成できる。第１の容量の数は１個以上でかつ（ｂ−１）個以下であり、第２の容量はｍ個以上でかつ（ｂ−１）×ｍ個以下である。また、第１および第２の容量に加えてＣ／ｑの容量値を持つ第３の容量を有していても良い。ｑは、ａとｂの公倍数であって、ｐとは異なる値であるとする。具体的な数字を例に挙げると、ａ＝６、ｂ＝９、ｐ＝１８、ｑ＝３６の組み合わせが考えられる。この場合には、例えばＣ／９の容量値を持つ第１の容量を２個、Ｃ／１８の容量値を持つ第２の容量を６個、Ｃ／３６の容量値を持つ第３の容量を１２個設ける組み合わせが考えられる。

また、信号処理部の容量をＣ／ｂの容量値を持つ第１の容量と、Ｃ／ｐの容量値を持つ第２の容量と、に分割することができる。ただし、ここでｐはａとｂの最小公倍数であるとする。第１の容量をａ個設け、第２の容量を（ｂ−ａ）×ｍ個設けると、合計の容量値は第１の容量値Ｃと等しくなる。このように第１および第２の容量を構成すると、先に挙げた例よりも容量の数を低減できる。

そして、ａ行加算モードにおいては、１個の第１の容量と（ｎ−ｍ）個の第２の容量とを１つの組とすると、それぞれがＣ／ａの容量値を持つこの組がａ組構成できるので、各組に１画素ずつの信号を保持させる。

ところで、第２の容量の容量値は、Ｃ／ｐであるが、ａとｂとは上述の関係を満たすので、
ｐ＝ｍ×ｎ×ｃ
と表せるので、第２の容量の容量値は、Ｃ／（ｍ×ｎ×ｃ）と書き換えられる。したがって、ｍ個の第２の容量を１つの組とすると、Ｃ／（ｎ×ｃ）、すなわちＣ／ｂの容量値を持つ組が（ｂ−ａ）個できる。そこで、ｂ行加算時には、（ｂ−ａ）組のｍ個の第２の容量を組の各々と、ａ個の第１の容量の各々に１画素ずつの信号を保持させる。

以上で述べたように第１および第２の容量を構成することで、いずれの加算モードにおいても容量値Ｃを全て利用することができるので、２つの異なる加算モードで動作し得る固体撮像装置におけるゲインの低下を抑制することが可能となる。

ａ行加算モードとｂ行加算モードとについて、ａとｂとの関係によって場合分けしてきた。上で説明したいずれの場合においても共通するのは、信号処理部に含まれる保持部は、Ｃ／ｂの容量値を持つ第１の容量と、Ｃ／ｐ（ｐはａとｂの公倍数）の容量値を持つ第２の容量と、からなる点である。

以上で説明した本発明によれば、チップ面積の増大を抑制しつつ、加算時におけるＳ／Ｎ比の低下を抑制することができる。

（第２の実施形態）
本発明に係る第２の実施形態では、第１の動作モードである全画素読み出しモードに加え、第２の動作モードである２行加算モードと第３の動作モードである３行加算モードとを有する固体撮像装置を例にとって説明する。本実施例の固体撮像装置は、カラーフィルタが各画素に対応して設けられたカラーの固体撮像装置であり、同一行の画素に対して重み付け加算を実現できるものである。

まず、重み付け加算を行うことの利点を説明する。図７（ｃ）は、カラー固体撮像装置において一般に用いられるベイヤ配列のカラーフィルタの配列を示している。Ｒ、Ｇ、Ｂはそれぞれ赤、緑、青の色の光を透過させるフィルタである。このうちｎ行目の配列を抜き出したものが図７（ａ）である。添え字は図の左側から数えた画素の位置を示し、○で囲われた数字は加算時の比率を表す。一般に、カラーフィルタを備えた固体撮像装置で行に沿った方向に画素加算を行う場合、隣接する同色の画素からの信号を加算する。したがって、図７（ａ）においてＧ１とＧ３、Ｒ２とＲ４、Ｇ５とＧ７、Ｒ６とＲ８、・・・・のような組み合わせで加算される。２つの画素の信号は、１：１の比率で加算されるので、Ｇ１とＧ３とを加算した後の信号の空間的な重心位置はＧ１とＧ３の中間であるＧ２で示す位置になる。同様に、Ｒ２とＲ４はＲ３に、Ｇ５とＧ７はＧ６に、Ｒ６とＲ８はＲ７に、それぞれ加算後の信号の空間的な重心位置が現れる。したがって、固体撮像装置の外部の映像信号処理回路等によって合成した画像のｎ行目の信号は、図７（ａ）の右側に示すような配置となる。つまり、加算後のＧとＲの空間的な位置は等ピッチにはならず、ＧとＲとが近寄った偏心配置となる。このような色重心の偏心は、空間周波数の高い被写体を撮影した際に偽信号の原因となるため、望ましくない。

このような偏心を改善するための手法が重み付け加算である。図７（ｂ）を用いて重み付け加算の概念を説明する。重み付け加算においては、隣り合って設けられた３個のＲ画素を１：２：１の比率で加算する。すなわち、Ｒ２、Ｒ４、Ｒ６の画素を１：２：１の比率で加算する。これにより、加算後のＲ画素の空間的な重心位置はＲ４で示す位置になる。同様にしてＲ６、Ｒ８、Ｒ１０の画素を１：２：１の比率で加算する。一方、Ｇ画素については従来と同様に１：１の比率で加算する。したがって、固体撮像装置の外部の映像信号処理回路等によって合成した画像のｎ行目の信号は、図７（ｂ）の右側に示すような配置となり、Ｇ画素とＲ画素とが互いに等ピッチに配列される。これにより従来生じていた偽信号が発生しにくくなるという利点がある。

図６は、本実施形態に係る固体撮像装置の概略構成を示す図である。図１に示した固体撮像装置と大きく異なるのは、負荷トランジスタ部、信号処理部、列選択回路、出力アンプなどが画素領域５０１を挟むように設けられた点である。奇数番目の列（以下、奇数列）の画素からの信号は信号処理部１１０ｂを経て出力端子ＯＵＴ２から出力され、偶数番目の列（以下、偶数列）の画素からの信号は信号処理部１１０ａを経て出力端子ＯＵＴ１から出力される。ベイヤ配列においては、同色のフィルタが１画素おきに設けられているので、ある行に着目すると、各出力端子ＯＵＴ１、ＯＵＴ２からはそれぞれ同一の色の画素からの信号のみが出力される。

図８は、読み出し部である信号処理部１００の構成例を示す図である。ここでは４列の同色の画素に対応する部分を抜き出している。図２に示した構成と大きく異なるのは、接続部である列間加算スイッチ７００と、列加算選択スイッチ７１０が追加された点である。

（全画素読み出しモード）
画素加算を行わない動作モードについて図９を参照しながら説明する。図３に示したタイミング図に対して、列加算スイッチ７００を駆動するための信号ＨＡＤＤおよび列加算選択スイッチ７１０を駆動するための信号ＨＳＷ１およびＨＳＷ２が追加されている。

図９に示す全画素読み出しモードの動作においては、信号ＨＡＤＤがローレベルに、信号ＨＳＷ１およびＨＳＷ２はハイレベルにそれぞれ維持される点を除いては図３と同様の動作になる。各画素からの信号は、サンプリング容量２００ａ〜２００ｄに保持される。したがって、第２の垂直信号線６２０に生じる電圧変化ΔＶは、第１の実施形態と同様に｛Ｃｓｐ／（Ｃｓｐ＋Ｃｃｏｍ）｝×Ｇａｍｐのゲインがかかって出力端子ＯＵＴから出力される。なお、Ｃｃｐはクランプ容量６１０の容量値、Ｃｃｏｍは水平信号線５７０の容量値である。

（２行加算モード）
次に、２行加算モードについて図１０を参照しながら説明する。図４に示したタイミング図と異なるのは、図４では期間「ｎ行」と期間「ｎ＋１行」とが連続していたが、図１０では期間「ｎ＋１行」に替えて期間「ｎ＋２行」となり、期間「ｎ＋２行」においてはｎ＋２行目の画素からの信号が読み出される。これは、図７に示したように、ベイヤ配列においては同一ライン上で隣接する画素は、互いに異なる色であるためである。また、図４の期間「加算」に替えて期間「行加算」、期間「列加算」および期間「出力」となった。

期間「ｎ行」に着目する。時刻ｔ１に信号ＬＳＥＴ（ｎ）がハイレベルになると、ｎ行目の画素に含まれる選択トランジスタ５０５がオンしてソースフォロワ動作を行うので、増幅トランジスタ５０３のゲート電極の電位、すなわちＦＤ５０６の電位に対応したレベルが第１の垂直信号線５３０に現れる。同じく時刻ｔ１には信号ＳＰおよびＣＬＰがハイレベルになるので、クランプ容量６１０の両端には、第１の垂直信号線に現れたレベルと電圧ＣＰＤＣとの電位差が与えられた状態になる。また、時刻ｔ１に信号ＳＷ１およびＳＷ２がハイレベルになるので、サンプリング容量２００ａ１および２００ｂ１が第２の垂直信号線６２０に接続された状態になる。すなわち、第２の垂直信号線６２０に対してＣｓｐ／３＋Ｃｓｐ／６＝Ｃｓｐ／２の容量値を持つサンプリング容量が接続されたのと同じ状態になる。また、信号ＨＳＷ１およびＨＳＷ２も時刻ｔ１にハイレベルとなり、スイッチ７１０が導通した状態になる。

時刻ｔ２から信号ＲＥＳＥＴ（ｎ）がパルス状にハイレベルになると、ＦＤ５０６の電位が電源電圧ＶＤＤに応じてリセットされる。これによって第１の垂直信号線５３０およびクランプ容量６１０の端子Ａには、ＦＤ５０６をリセットしたことに対応するレベルが現れる。

時刻ｔ３に信号ＣＬＰがローレベルになるとクランプスイッチ６４０がオフになるので、第２の垂直信号線６２０が電気的浮遊状態になる。これによって、クランプ容量６１０には、ＦＤをリセットしたことに対応するレベルと電圧ＣＰＤＣとの電位差が保持される。

時刻ｔ４から信号ＲＥＡＤ（ｎ）がパルス状にハイレベルになると、フォトダイオード５０１に蓄積された電荷がＦＤ５０６へと転送される。転送された電荷量に応じてＦＤ５０６の電位が変化し、これに対応したレベルが第１の垂直信号線５３０に現れる。クランプ容量６１０には、ＦＤ５０６をリセットしたことに対応するレベルと電圧ＣＰＤＣとの電位差が保持されたままであるので、第２の垂直信号線６２０の電位は、ＦＤ５０６をリセットしたことに対応するレベルと、フォトダイオード５０１からＦＤ５０６へと電荷を転送したことに対応するレベルとの差分ΔＶｉｎに容量の比で決まるゲインがかかった分だけ変動する。クランプ容量６１０の容量値をＣｃｐとすると、第２の垂直信号線６２０に生じる電圧変化ΔＶは、
ΔＶ＝（Ｃｃｐ／Ｃｓｐ）×ΔＶｉｎ ・・・（１０）
となる。

ＦＤ５０６をリセットしたことに対応するレベルには、リセットトランジスタ５０４をスイッチングしたことによるノイズ成分や、画素を構成するトランジスタに固有のノイズ成分を含む。したがって、クランプ容量６１０を用いて上述の動作を行うことでノイズ成分を低減することができる。

時刻ｔ５に信号ＳＰがローレベルになるとサンプルホールドトランジスタ６００がオフして、クランプ容量６１０の端子Ａが電気的浮遊状態になる。

時刻ｔ６に信号ＬＳＥＴ（ｎ）がローレベルになり、ｎ行目の画素５００に含まれる増幅トランジスタ５０３と第１の垂直信号線５３０とが非導通状態となることで、ソースフォロワ動作が終了する。同じく時刻ｔ６に信号ＳＷ１およびＳＷ２がローレベルになることで、ΔＶがサンプリング容量２００ａ１および２００ｂ１に保持される。なお、ここでは信号ＬＳＥＴ（ｎ）、ＳＷ１、およびＳＷ２が同時にローレベルになっているが、必ずしも同じタイミングでなくともよい。

期間「ｎ＋２行」における動作も期間「ｎ行」と同様である。ただし、信号ＬＳＥＴ（ｎ）、ＲＥＳＥＴ（ｎ）、ＲＥＡＤ（ｎ）を信号ＬＳＥＴ（ｎ＋２）、ＲＥＳＥＴ（ｎ＋２）、ＲＥＡＤ（ｎ＋２）に読み替え、信号ＳＷ１およびＳＷ２を信号ＳＷ３およびＳＷ４に読み替える。

期間「ｎ＋２行」に続く期間「行加算」においては、信号ＳＷ１〜ＳＷ４がハイレベルになることで、サンプリング容量２００ａ〜２００ｄが互いに電気的に接続された状態となって、サンプリング容量２００ａ〜２００ｄに保持された信号が加算される。つまり、第２の垂直信号線６２０には、ｎ行目とｎ＋２行目の画素からの信号を平均化されたレベルが現れる。

期間「列加算」では、信号ＳＷ１〜ＳＷ４は期間「行加算」から引き続きハイレベルに保たれる。期間「列加算」において信号ＨＳＷ２がローレベルに遷移するとスイッチ７１０−１がオフになるので、図８の左から数えて奇数列目（ｍ、ｍ＋４、・・・列目）の第２の垂直信号線６２０にはサンプリング容量２００ａおよび２００ｂのみが電気的に接続された状態になる。その一方で信号ＨＳＷ１はハイレベルに維持されるので、図８の左から数えて偶数列目（ｍ＋２、ｍ＋６、・・・列目）の第２の垂直信号線６２０にはサンプリング容量２００ａ〜２００ｄが電気的に接続された状態を維持する。つまり、左から奇数列目の第２の垂直信号線６２０にはＣｓｐ／２の容量値を持つサンプリング容量が、左から偶数列目の第２の垂直信号線６２０にはＣｓｐの容量値を持つサンプリング容量がそれぞれ接続された状態と見なせる。

期間「列加算」において信号ＨＡＤＤがハイレベルになるとスイッチ７００がｍ〜ｍ＋４列目の第２の垂直信号線６２０を電気的に接続する。サンプリング容量に着目すると、サンプリング容量２００ａ１、２００ｂ１と、サンプリング容量２００ａ２〜２００ｄ２と、サンプリング容量２００ｃ３、２００ｄ３と、が電気的に接続された状態になる。したがって、信号ＨＡＤＤがハイレベルになることで、ｍ、ｍ＋２、ｍ＋４列目の信号を１：２：１の比率で加算することが可能となる。また、図示はしていないが、ｍ＋８列目以降も同様の構成が繰り返されるので、例えばｍ＋４、ｍ＋６、ｍ＋８列目についてはサンプリング容量２００ａ３、２００ｂ３と、サンプリング容量２００ａ４〜２００ｄ４と、サンプリング容量２００ｃ５、２００ｄ５と、が電気的に接続された状態になる。

期間「出力」においては、信号ＣＳＥＬ（ｍ＋２）、ＣＳＥＬ（ｍ＋６）、・・・が供給されることで、同色のカラーフィルタを設けられた２行のうち、隣接する３列の画素からの信号が、行に沿った方向に１：２：１の比率で重み付け加算された信号が水平信号線５７０に伝達される。

１：２：１の重み付け加算をされた信号をΔＶとすると、出力アンプ５８０から出力される信号Ｖｏｕｔは、出力アンプ５８０のゲインをＧａｍｐとして、
Ｖｏｕｔ＝ΔＶ×｛Ｃｓｐ／（Ｃｓｐ＋Ｃｃｏｍ）｝×Ｇａｍｐ ・・・（１１）
となる。つまり、全画素読み出しモードにおけるゲインと同じゲインになる。

また、図１０では、期間「出力」において信号ＨＡＤＤをローレベルにしているが、ハイレベルにしてもよい。期間「出力」において、信号ＨＡＤＤをハイレベルにすると、水平信号線５７０に伝達される信号は２Ｃｓｐの容量値を持つ容量に保持されたのと同じ状態になるので、この信号に対するゲインは｛２Ｃｓｐ／（２Ｃｓｐ＋Ｃｃｏｍ）｝×Ｇａｍｐとなる。つまり、全画素読み出しモードよりも高いゲインをかけることができるという利点がある。ただし、容量値が大きくなると、回路の寄生抵抗と容量とで決定される過渡応答の時定数が大きくなるために動作速度の面では不利になる。要求に応じて信号ＨＡＤＤを切り替えることが必要である。

３行加算モードの動作は、サンプリング容量２００を３つに分割して利用する点を除いては２行加算モードと同様の動作になるので説明は省略する。３行加算モードにおいても、サンプリング容量に保持された信号は｛２Ｃｓｐ／（２Ｃｓｐ＋Ｃｃｏｍ）｝×Ｇａｍｐのゲインがかかって出力される。

ところで、図８に示した構成を持つ信号処理部１００を用いても、重み付けをせずに加算することが可能である。その場合には、信号ＨＳＷ１、信号ＨＳＷ２を常時ハイレベルに維持し、信号ＨＡＤＤを常時ローレベルに維持すると、図２に示した構成と同様に扱うことができる。

さて、以上では２行加算モードと３行加算モードとを持つ場合を例にとって説明してきたが、各加算モードで加算する画素数はこれに限られない。第１の実施形態で説明したようにａ行加算モードとｂ行加算モードと一般化しても良いことは言うまでもない。

以上で説明した本発明によれば、チップ面積の増大を抑制しつつ、加算時におけるＳ／Ｎ比の低下を抑制することができる。

（第３の実施形態）
第１および第２の実施形態においては、画素に起因するノイズ成分を、クランプ容量を用いて低減するものを例示した。本発明に係る第３の実施形態では画素に起因するノイズ成分を低減することに加えて、信号を増幅することのできる構成を説明する。本実施形態においても、第１の動作モードである全画素読み出しモードに加え、第２の動作モードである２行加算モードと第３の動作モードである３行加算モードとを有する固体撮像装置を例にとって説明する。

図１１は、本実施形態に係る読み出し部である信号処理部１００のうち１列分の構成を抜き出したものである。

列増幅部Ａｍｐには、クランプ容量６１０、演算増幅器６６０、短絡スイッチ６７０、およびフィードバック容量６８０が含まれる。クランプ容量６１０の一方の端子Ａは第１の垂直信号線５３０に接続されており、他方の端子Ｂは演算増幅器６６０の反転入力端子に接続されるとともに、フィードバック容量６８０の一方の端子、および短絡スイッチ６７０の一方の主電極と接続されている。フィードバック容量６８０の他方の端子は、短絡スイッチ６７０の他方の主電極および演算増幅器６６０の出力端子と接続される。演算増幅器６６０の非反転入力端子には基準電圧ＶＣ０Ｒが供給される。また、短絡スイッチ６７０は信号ＰＣ０Ｒによって制御される。信号ＰＣ０Ｒは例えば後述するタイミング制御回路部から供給される。

演算増幅器６６０の出力端子、すなわち列増幅部Ａｍｐの出力端子は、スイッチ７００を介して第２の垂直信号線６２０ｓと、スイッチ７０１を介して第３の垂直信号線６２０ｎと、接続されている。

第２の垂直信号線６２０ｓには、サンプリング容量２００ａｓ〜２００ｄｓがそれぞれ対応する容量選択スイッチ６３０ａｓ〜６３０ｄｓを介して接続されている。ここで、サンプリング容量２００ａｓ、２００ｄｓ、２００ａｎ、および２００ｄｎの容量値をＣｓｐ／３とし、サンプリング容量２００ｂｓ、２００ｃｓ、２００ｂｎ、および２００ｃｎの容量値をＣｓｐ／６とする。第２の垂直信号線６２０ｓは、信号ＣＳＥＬ（ｍ）によって制御される列選択スイッチ６５０ｓを介して第１の水平信号線５７０ｓと接続される。第１の水平信号線５７０ｓは容量値Ｃｃｏｍを持つ。水平信号線容量２１０ｓは、第１の水平信号線５７０ｓの持つ容量を模式的に表している。水平信号線５７０ｓは、出力部である差動増幅器６９０の非反転入力端子に接続される。

第３の垂直信号線６２０ｎには、サンプリング容量２００ａｎ〜２００ｄｎがそれぞれ対応する容量選択スイッチ６３０ａｎ〜６３０ｄｎを介して接続されている。第３の垂直信号線６２０ｎは、信号ＣＳＥＬ（ｍ）によって制御される列選択スイッチ６５０ｎを介して第１の水平信号線５７０ｎと接続される。第２の水平信号線５７０ｎは容量値Ｃｃｏｍを持つ。水平信号線容量２１０ｎは、第２の水平信号線５７０ｎの持つ容量を模式的に表している。第２の水平信号線５７０ｎは、出力部である差動増幅器６９０の反転入力端子に接続される。

次に、図１２を参照しながら画素加算を行わない動作モードを説明する。なお、第１の垂直信号線５３０に接続される画素領域は、図１に示したものと同様であるとし、モノクロームの固体撮像装置であるとする。

期間「ｎ行」に着目すると、時刻ｔ１に信号ＬＳＥＴ（ｎ）がハイレベルになると、ｎ行目の画素に含まれる選択トランジスタ５０５がオンしてソースフォロワ動作を行うので、増幅トランジスタ５０３のゲート電極の電位、すなわちＦＤ５０６の電位に対応したレベルが第１の垂直信号線５３０に現れる。

時刻ｔ２から信号ＲＥＳＥＴ（ｎ）がパルス状にハイレベルになると、ＦＤ５０６の電位が電源電圧ＶＤＤに応じてリセットされる。これによって第１の垂直信号線５３０およびクランプ容量６１０の端子Ａには、ＦＤ５０６をリセットしたことに対応するレベルが現れる。

時刻ｔ３から信号ＰＣ０Ｒがパルス状にハイレベルとなると、短絡スイッチ６７０によって演算増幅器６６０の反転入力端子と出力端子とが短絡される。このとき、演算増幅器の反転入力端子は、演算増幅器の仮想接地によりＶＣ０Ｒの電位になる。つまり、フィードバック容量６８０の両端がＶＣ０Ｒにリセットされ、クランプ容量６１０の端子ＢもＶＣ０Ｒになる。時刻ｔ３には信号ＳＨＳおよびＳＨＮもハイレベルとなるので、このときの演算増幅器の出力によってリセットされる。そして、信号ＰＣ０Ｒがローレベルになるとクランプ容量６１０の端子Ｂは電気的浮遊状態になるので、クランプ容量６１０には、ＦＤ５０６をリセットしたことに対応するレベルと電圧ＶＣ０Ｒとの電位差が保持される。

時刻ｔ４から信号信号ＳＨＮがパルス状にハイレベルになると、このときの列増幅部Ａｍｐの出力がサンプリング容量２００ａｎ〜２００ｄｎに保持される。サンプリング容量２００ａｎ〜２００ｄｎに保持される信号には、列増幅部Ａｍｐの出力オフセットが含まれる。

時刻ｔ５から信号ＲＥＡＤ（ｎ）がパルス状にハイレベルになると、フォトダイオード５０１に蓄積された電荷がＦＤ５０６へと転送される。転送された電荷量に応じてＦＤ５０６の電位が変化し、これに対応したレベルが第１の垂直信号線５３０に現れる。クランプ容量６１０には、ＦＤ５０６をリセットしたことに対応するレベルと電圧ＰＣ０Ｒとの電位差が保持されたままであるので、クランプ容量６１０の端子Ｂの電位は、ＦＤ５０６をリセットしたことに対応するレベルと、フォトダイオード５０１からＦＤ５０６へと電荷を転送したことに対応するレベルとの差分ΔＶｉｎだけ変化する。第１および第２の実施形態と異なるのは、ΔＶｉｎに対してクランプ容量６１０とフィードバック容量Ｃｆの容量値の比で決まるゲインがかかることである。つまり、クランプ容量６１０の容量値をＣ０、フィードバック容量Ｃｆの容量値をＣｆとすると、列増幅部Ａｍｐの出力Ａｍｐｏｕｔは、
Ａｍｐｏｕｔ＝（Ｃ０／Ｃｆ）×ΔＶｉｎ ・・・（１２）
となる。

ＦＤをリセットしたことに対応するレベルには、リセットトランジスタ５０４をスイッチングしたことによるノイズ成分や、画素を構成するトランジスタに固有のノイズ成分を含む。したがって、クランプ容量６１０を用いて上述の動作を行うことで画素に起因するノイズ成分を低減することができる。さらに、本実施形態によれば電圧変化ΔＶｉｎをＣ０／Ｃｆのゲインで増幅することができる。

時刻ｔ６から信号ＳＨＳがハイレベルになり、その後ローレベルになると式（１１）で表される電圧をサンプリング容量２００ａｓ〜２００ｄｓに保持する。サンプリング容量２００ａｓ〜２００ｄｓに保持される信号には、列増幅部Ａｍｐの出力オフセットが含まれる。

時刻ｔ７に信号ＬＳＥＴ（ｎ）がローレベルとなり、ｎ行目の画素５００に含まれる増幅トランジスタ５０３と第１の垂直信号線５３０とが非導通状態となることで、ソースフォロワ動作が終了する。言い換えると、ｎ行目の画素が選択された状態が終了する。

時刻ｔ８から信号ＣＳＥＬ（ｍ）、ＣＳＥＬ（ｍ＋１）が順次供給されると、サンプリング容量２００ａｓ〜２００ｄｓに保持された信号が水平信号線５７０ｓに出力される。サンプリング容量２００ａｓ〜２００ｄｓに保持された信号を水平信号線５７０ｓに出力するときには、容量の比で決まるゲインがかかる。水平線容量２１０ｓの容量値をＣｃｏｍとすると、水平信号線５７０ｓに現れる電圧Ｖｓ１は
Ｖｓ１＝｛Ｃｓｐ／（Ｃｓｐ＋Ｃｃｏｍ）｝×（Ｃ０／Ｃｆ）×ΔＶｉｎ ・・・（１３）
となる。同様に、サンプリング容量２００ａｎ〜２００ｄｎに保持された信号を水平信号線５７０ｎに出力されるときにも容量の比で決まるゲインがかかる。水平信号線５７０ｎの容量値をＣｃｏｍとすると、水平信号線５７０ｎに現れる電圧Ｖｎ１は
Ｖｎ１＝｛Ｃｓｐ／（Ｃｓｐ＋Ｃｃｏｍ）｝×（Ｃ０／Ｃｆ）×ＶＣ０Ｒ ・・・（１４）
となる。差動増幅器６９０に入力されるＶｓ１とＶｎ１の差分が出力端子ＯＵＴから出力される。Ｖｓ１とＶｎ１の両者には列増幅部Ａｍｐの出力オフセットが含まれるので、出力端子ＯＵＴからは列増幅部Ａｍｐの出力オフセットが低減された信号として出力される。つまり、差動増幅器６９０の出力端子ＯＵＴから出力される信号をＶｏｕｔ１とすると、
Ｖｏｕｔ１＝｛Ｃｓｐ／（Ｃｓｐ＋Ｃｃｏｍ）｝×（Ｃ０／Ｃｆ）×ΔＶｓ３−｛Ｃｓｐ／（Ｃｓｐ＋Ｃｃｏｍ）｝×（Ｃ０／Ｃｆ）×ΔＶｎ３＝｛Ｃｓｐ／（Ｃｓｐ＋Ｃｃｏｍ）｝×（Ｃ０／Ｃｆ）×（ΔＶｓ３−ΔＶｎ３） ・・・（１５）
期間「ｎ＋１行」、「ｎ＋２行」以降も同様の動作が繰り返される。

（２行加算モード）
次に、２行からの信号を加算する動作モードについて説明する。

図１３は、２行加算モードにおける駆動パターン例を示した図である。ここでは図１２に示した全画素読み出しモードにおける動作と異なる点を中心に説明する。全画素読み出しモードではサンプリング容量２００ａｎ〜２００ｄｎを１つの容量として、またサンプリング容量２００ａｓ〜２００ｄｓを１つの容量として扱っていた。これに対して２行加算モードでは、サンプリング容量２００ａｎ〜２００ｄｎおよび２００ａｓ〜２００ｄｓをそれぞれ２つのグループに分割して利用する点で異なっている。

図１３の期間「ｎ行」においては信号ＳＷ３およびＳＷ４がローレベルに維持されて、ｎ行目の画素からの信号はサンプリング容量２００ａｓおよび２００ｂｓに保持される。そして、期間「ｎ＋１」行においては信号ＳＷ１およびＳＷ２がローレベルに維持されて、ｎ＋１行目の画素からの信号はサンプリング容量２００ｃｓおよび２００ｄｓに保持される。つまり、ｎ行目の画素からの信号も、ｎ＋１行目の画素からも、等しい容量値Ｃｓｐ／３＋Ｃｓｐ／６＝Ｃｓｐ／２を持つ容量に保持される。

図３に示した全画素読み出しモードにおける動作とは異なり、期間「ｎ＋１行」に続くのは期間「加算」である。２画素加算モードでは期間「加算」において信号ＳＷ１〜ＳＷ４が同時にハイレベルになり、サンプリング容量２００ａ〜２００ｄが電気的に接続される。これによってサンプリング容量２００ａおよび２００ｂに保持されていたｎ行目の画素からの信号と、サンプリング容量２００ｃおよび２００ｄに保持されていたｎ＋１行目の画素からの信号と、が加算される。

そして信号ＳＷ１〜ＳＷ４がハイレベルの期間に信号ＣＳＥＬが順次供給されることで、２行分の画素からの信号が順次水平信号線５７０へと出力される。

次に、信号にかかるゲインについて説明する。サンプリング容量２００ａｓおよび２００ｂｓに保持されたｎ行目の画素からの信号をΔＶ_ｓｎ、サンプリング容量２００ｃおよび２００ｄに保持されたｎ＋１行目の信号をΔＶ_ｓｎ＋１とすると、期間「加算」における第２の垂直信号線６２０ｓの電圧ΔＶｓ２は、
ΔＶｓ２＝｛（Ｃｓｐ／３＋Ｃｓｐ／６）×（Ｃ０／Ｃｆ）×ΔＶ_ｓｎ＋（Ｃｓｐ／３＋Ｃｓｐ／６）×（Ｃ０／Ｃｆ）×ΔＶ_ｓｎ＋１｝／｛２×（Ｃｓｐ／３＋Ｃｓｐ／６）｝＝（Ｃ０／Ｃｆ）×（ΔＶ_ｓｎ＋ΔＶ_ｓｎ＋１）／２ ・・・（１６）
となる。第３の垂直信号線６２０ｎに現れる電圧ΔＶｎ２も同様にして表すことができ、差動増幅器６９０の出力端子ＯＵＴからは列増幅部Ａｍｐの出力オフセットが低減された信号として出力される。つまり、差動増幅器６９０の出力端子ＯＵＴから出力される信号をＶｏｕｔ２とすると
Ｖｏｕｔ２＝｛Ｃｓｐ／（Ｃｓｐ＋Ｃｃｏｍ）｝×（Ｃ０／Ｃｆ）×ΔＶｓ２−｛Ｃｓｐ／（Ｃｓｐ＋Ｃｃｏｍ）｝×（Ｃ０／Ｃｆ）×ΔＶｎ２＝｛Ｃｓｐ／（Ｃｓｐ＋Ｃｃｏｍ）｝×（Ｃ０／Ｃｆ）×（ΔＶｓ２−ΔＶｎ２） ・・・（１７）
となる。

（３行加算モード）
次に、３行からの信号を加算する動作モードについて説明する。

図１４は、３行加算モードにおける駆動パターン例を示した図である。ここでは図１２に示した全画素読み出しモードにおける動作と異なる点を中心に説明する。全画素読み出しモードではサンプリング容量２００ａｎ〜２００ｄｎを１つの容量として扱うとともに、サンプリング容量２００ａｓ〜２００ｄｓを１つの容量として扱っていた。これに対して３行加算モードでは、サンプリング容量２００ａｎ〜２００ｄｎおよび２００ａｓ〜２００ｄｓをそれぞれ３つに分割して利用する点で異なっている。

図１４の期間「ｎ行」においては信号ＳＷ１以外がローレベルに維持されるので、ｎ行目の画素からの信号はサンプリング容量２００ａｓのみに保持される。また、期間「ｎ＋１行」においては信号ＳＷ１およびＳＷ４がローレベルに維持されるので、ｎ＋１行目の画素からの信号はサンプリング容量２００ｂｓおよび２００ｃｓに保持される。さらに、期間「ｎ＋２行」においては信号ＳＷ４以外がローレベルに維持されるので、ｎ＋２行目の画素からの信号はサンプリング容量２００ｄｓに保持される。つまり、ｎ行目〜ｎ＋２行目の各行の画素からの信号は等しい容量値Ｃｓｐ／３を持つ容量に保持される。

期間「ｎ＋２行」に続く期間「加算」では信号ＳＷ１〜ＳＷ４が同時にハイレベルになり、サンプリング容量２００ａｓ〜２００ｄｓが電気的に接続される。これによってサンプリング容量２００ａｓに保持されていたｎ行目の画素からの信号と、サンプリング容量２００ｂｓおよび２００ｃｓに保持されていたｎ＋１行目の画素からの信号と、サンプリング容量２００ｄｓに保持されていたｎ＋２行目の画素からの信号と、が加算される。

そして、信号ＳＷ１〜ＳＷ４がハイレベルの期間に信号ＣＳＥＬが順次供給されることで、３行分の画素からの信号が順次水平信号線５７０ｓへと出力される。

次に、信号にかかるゲインについて説明する。サンプリング容量２００ａｓに保持されたｎ行目の画素からの信号をΔＶ_ｓｎ、サンプリング容量２００ｂｓおよび２００ｃｓに保持されたｎ＋１行目の信号をΔＶ_ｓｎ＋１とする。同様にサンプリング容量２００ｄｓに保持されたｎ＋２行目の画素からの信号をΔＶ_ｓｎ＋２とする。期間「加算」における第２の垂直信号線６２０ｓの電圧ΔＶｓ３は、
ΔＶｓ３＝｛（Ｃｓｐ／３）×（Ｃ０／Ｃｆ）×ΔＶ_ｓｎ＋（Ｃｓｐ／６＋Ｃｓｐ／６）×（Ｃ０／Ｃｆ）×ΔＶ_ｓｎ＋１＋（Ｃｓｐ／３）×（Ｃ０／Ｃｆ）×ΔＶ_ｓｎ＋２｝／｛３×（Ｃｓｐ／３）｝＝（Ｃ０／Ｃｆ）×（ΔＶ_ｓｎ＋ΔＶ_ｓｎ＋１＋ΔＶ_ｓｎ＋２）／３ ・・・（１８）
となる。これは、３行分の画素からの信号を平均化したものに相当する。第３の垂直信号線６２０ｎに現れる電圧ΔＶｎ３も同様にして表すことができ、差動増幅器６９０の出力端子ＯＵＴからは列増幅部Ａｍｐの出力オフセットが低減された信号として出力される。つまり、差動増幅器６９０の出力端子ＯＵＴから出力される信号をＶｏｕｔ３とすると、
Ｖｏｕｔ３＝｛Ｃｓｐ／（Ｃｓｐ＋Ｃｃｏｍ）｝×（Ｃ０／Ｃｆ）×ΔＶｓ３−｛Ｃｓｐ／（Ｃｓｐ＋Ｃｃｏｍ）｝×（Ｃ０／Ｃｆ）×ΔＶｎ３＝｛Ｃｓｐ／（Ｃｓｐ＋Ｃｃｏｍ）｝×（Ｃ０／Ｃｆ）×（ΔＶｓ３−ΔＶｎ３） ・・・（１９）
となる。式（１５）、（１７）、および（１９）から明らかなように、第２の垂直信号線６２０に現れる電圧ΔＶ３に対するゲインは、全画素読み出しモードと２画素加算モードと等しい値｛Ｃｓｐ／（Ｃｓｐ＋Ｃｃｏｍ）｝×（Ｃ０／Ｃｆ）になる。つまり、２行加算モードと３行加算モードと異なる加算モードを備える固体撮像装置において、異なる加算モード間でゲインを等しく保つことが可能となる。これによって従来技術で生じる課題を解決し、チップ面積の増大を抑制しつつ、加算時におけるＳ／Ｎ比の低下を抑制することができる。さらに、本実施形態によれば列増幅部Ａｍｐを設けているので、クランプ容量６１０とフィードバック容量６８０の容量値の比で決まるゲインで増幅することができる。第１および第２の実施形態では、クランプ容量６１０と各サンプリング容量２００との間でＣｃｐ／Ｃｓｐの比のゲインがかかるが、一般的にサンプリング容量の容量値はクランプ容量の容量値よりも大きく設定されるので、信号が小さくなってしまう。それに対して、フィードバック容量の容量値はクランプ容量の容量値よりも小さく設定されるので、Ｃ０／Ｃｆのゲインで信号を増幅することができる。

さて、以上では２行加算モードと３行加算モードとを持つ場合を例にとって説明してきたが、各加算モードで加算する画素数はこれに限られない。第１の実施形態で説明したようにａ行加算モードとｂ行加算モードと一般化しても良いことは言うまでもない。

また、第２の実施形態で説明したように、重み付けを加味した列間の加算を行えるように構成しても良い。

以上で説明した本発明によれば、チップ面積の増大を抑制しつつ、加算時におけるＳ／Ｎ比の低下を抑制することができる。

（第４の実施形態）
次に、本実施形態に係る撮像システムの概略を図１５を用いて説明する。

撮像システム８００は、例えば、光学部８１０、固体撮像装置１０００、映像信号処理回路部８３０、記録・通信部８４０、タイミング制御回路部８５０、システムコントロール回路部８６０、及び再生・表示部８７０を含む。

レンズなどの光学系である光学部は８１０、被写体からの光を固体撮像装置１０００の、複数の画素が２次元状に配列された画素部に結像させ、被写体の像を形成する。画素部には先述の有効画素領域が含まれる。固体撮像装置１０００は、タイミング制御回路部８５０からの信号に基づくタイミングで、画素部に結像された光に応じた信号を出力する。

固体撮像装置１０００から出力された信号は、映像信号処理部である映像信号処理回路部８３０に入力され、映像信号処理回路部８３０が、プログラムなどによって定められた方法に従って、入力された電気信号に対してＡＤ変換などの処理を行う。映像信号処理回路部での処理によって得られた信号は画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像が再生・表示させる。記録通信部は、また、映像信号処理回路部８３０からの信号を受けて、システムコントロール回路部８６０とも通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

システムコントロール回路部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御回路部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。また、システムコントロール回路部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラムなどが記録される。また、システムコントロール回路部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内で供給する。

タイミング制御回路部８５０は、制御手段であるシステムコントロール回路部８６０による制御に基づいて固体撮像装置１０００及び映像信号処理回路部８３０の駆動タイミングを制御する。

本発明の実施形態に係る固体撮像装置の概略構成を示す図 本発明の第１の実施形態に係る信号処理部の構成例を示す図 本発明の第１の実施形態に係る駆動タイミング例を示す図 本発明の第１の実施形態に係る駆動タイミング例を示す図 本発明の第１の実施形態に係る駆動タイミング例を示す図 本発明の第２の実施形態に係る固体撮像装置の概略構成を示す図 本発明の第２の実施形態に係る信号処理部の構成例を示す図 本発明の第２の実施形態に係る駆動タイミング例を示す図 本発明の第２の実施形態に係る駆動タイミング例を示す図 本発明の第２の実施形態に係る駆動タイミング例を示す図 本発明の第３の実施形態に係る信号処理部の構成例を示す図 本発明の第３の実施形態に係る駆動タイミング例を示す図 本発明の第３の実施形態に係る駆動タイミング例を示す図 本発明の第３の実施形態に係る駆動タイミング例を示す図 本発明の第４の実施形態に係る撮像システムの構成例を示す図 特許文献１に係る信号処理部の回路構成図

符号の説明

１００ 信号処理部
２００ サンプリング容量
２１０ 水平信号線容量
５００ 画素
５０１ フォトダイオード
５０２ 転送トランジスタ
５０３ 増幅トランジスタ
５０４ リセットトランジスタ
５０５ 選択トランジスタ
５０６ ＦＤ
５１０ 画素領域
５２０ 行選択回路
５３０ 第１の垂直信号線
５４０ 負荷トランジスタ部
５６０ 列選択回路
５７０ 水平信号線
５８０ 出力アンプ
６００ サンプルホールドトランジスタ
６１０ クランプ容量
６２０ 第２の垂直信号線
６３０ 容量選択スイッチ
６４０ クランプスイッチ
６５０ 列選択スイッチ
１０００ 固体撮像装置

Claims (8)

1. 複数の画素と、
   前記複数の画素が共通に接続され、前記画素からの信号を保持する読み出し部と、
   前記複数の画素および読み出し部の動作を制御し得る制御部と、を有し、
   前記制御部は、加算を行わない第１の動作モードと、前記複数の画素のａ個（ａは２以上の整数）からの信号を加算する第２の動作モードと、前記複数の画素のｂ個（ｂはａの倍数ではない、ｂ＞ａを満たす整数）からの信号を加算する第３の動作モードと、で前記複数の画素および前記読み出し部とを制御し、
   前記読み出し部は、容量値Ｃを持つ保持部を持ち、
   前記保持部は、Ｃ／ｂの容量値を持つ第１の容量と、Ｃ／ｐ（ｐはａとｂの公倍数）の容量値を持つ第２の容量と、からなるとともに、
   前記制御部は、
   前記第２の動作モードにおいて、１個の前記第１の容量と１個以上の前記第２の容量とを１組とし、または、複数の前記第２の容量を１組としてＣ／ａの容量値を持つように前記第１の容量および前記第２の容量を制御し、さらに、前記組の各々に前記画素からの信号を保持させ、
   前記第３の動作モードにおいて、ｐ／ｂ個の前記第２の容量を１組とした組の各々に前記画素からの信号を保持させ、前記第１の容量の各々に前記画素からの信号を保持させること
   を特徴とする固体撮像装置。
2. 前記ａと前記ｂとは互いに素であり、
   前記保持部は、ａ個の前記第１の容量と、（ｂ−ａ）×ａ個の前記第２の容量と、を含むことを特徴とする請求項１に記載の固体撮像装置。
3. 前記制御部は、
   前記第２の動作モードにおいて、１個の前記第１の容量と（ｂ−ａ）個の前記第２の容量とを１組とした各組に前記画素からの信号を保持させ、
   前記第３の動作モードにおいて、ａ個の前記第２の容量を１組とした各組と、前記第１の容量の各々に前記画素からの信号を保持させること
   を特徴とする請求項２に記載の固体撮像装置。
4. 前記ａはａ＝ｍ×ｃであり、かつ、前記ｂはｂ＝ｎ×ｃであり（ｃ、ｍ、ｎ、ｒは整数、ｎ≠ｒ×ｍ）、
   前記保持部は、ａ個の前記第１の容量と、（ｂ−ａ）×ｍ個の前記第２の容量と、を含むこと
   を特徴とする請求項１に記載の固体撮像装置。
5. 前記制御部は、
   前記第２の動作モードにおいて、１個の前記第１の容量と（ｎ−ｍ）個の前記第２の容量とからなる組の各々に前記画素からの信号を保持させ、
   前記第３の動作モードにおいて、ｍ個の前記第２の容量からなる組の各々と、前記第１の容量の各々に前記画素からの信号を保持させること
   を特徴とする請求項４に記載の固体撮像装置。
6. 前記複数の画素が行列状に配列されており、
   前記複数の画素の列ごとに前記読み出し部が設けられたことを特徴とする請求項１乃至５のいずれかに記載の固体撮像装置。
7. 前記読み出し部は、前記列に対応して設けられた前記保持部を互いに電気的に接続するための接続部を備えることを特徴とする請求項６に記載の固体撮像装置。
8. 請求項１から７のいずれかに記載の固体撮像装置と、
   前記固体撮像装置の画素部に像を形成する光学系と、
   前記固体撮像装置から出力された信号を処理して画像データを生成する映像信号処理部と、を備えたこと
   を特徴とする撮像システム。

Images