JP2006174325A - 固体撮像装置および固体撮像装置の駆動方法 - Google Patents

固体撮像装置および固体撮像装置の駆動方法 Download PDF

Info

Publication number
JP2006174325A
JP2006174325A JP2004367223A JP2004367223A JP2006174325A JP 2006174325 A JP2006174325 A JP 2006174325A JP 2004367223 A JP2004367223 A JP 2004367223A JP 2004367223 A JP2004367223 A JP 2004367223A JP 2006174325 A JP2006174325 A JP 2006174325A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
conversion elements
addition
pixel
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004367223A
Other languages
English (en)
Other versions
JP4306603B2 (ja
Inventor
Yoshiharu Kudo
義治 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004367223A priority Critical patent/JP4306603B2/ja
Priority to US11/303,620 priority patent/US7714904B2/en
Priority to CNB2005101362000A priority patent/CN100433801C/zh
Priority to KR1020050126027A priority patent/KR101204571B1/ko
Publication of JP2006174325A publication Critical patent/JP2006174325A/ja
Application granted granted Critical
Publication of JP4306603B2 publication Critical patent/JP4306603B2/ja
Priority to US12/761,133 priority patent/US7916183B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2209/00—Details of colour television systems
    • H04N2209/04—Picture signal generators
    • H04N2209/041—Picture signal generators using solid-state devices
    • H04N2209/042—Picture signal generators using solid-state devices having a single pick-up sensor
    • H04N2209/045—Picture signal generators using solid-state devices having a single pick-up sensor using mosaic colour filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

【課題】画素電荷の加算を行って低解像度画像を出力する際の画質劣化を抑制すること。
【解決手段】本発明は、複数の光電変換素子を有する画素セル１が複数配列された画素アレイ部２と、画素アレイ部２の複数の光電変換素子から出力される複数の信号を特定の組み合わせで加算する際、複数の光電変換素子の配列による比率で加算を行うカラム回路４とを備える固体撮像装置である。また、本発明は、複数の光電変換素子から出力される複数の信号を特定の組み合わせで加算する際、複数の光電変換素子の配列による比率で光電変換素子での露光時間を制御する固体撮像装置である。
【選択図】図１

Description

本発明は、複数の光電変換素子によって画像信号を取得する固体撮像装置および固体撮像装置の駆動方法に関し、特に画素のデータを加算して出力する固体撮像装置および固体撮像装置の駆動方法に関する。
イメージセンサの駆動モードには通常の全画素読み出しと、高フレームレートのための低解像度読み出しがある。高フレームレートで行われる間引き読み出しはデータレートを下げるのに効果はあるが、サンプリング周波数が低くなるために折り返しノイズがきついという欠点がある。それに対して間引くのではなく、信号の読み出し時に隣接画素間で信号を加算・平均処理することにより折り返しを低減する方法がある（例えば、特許文献１参照）。
特開２００４−３５６７９１号公報
しかしながらこの方法は信号の読み出し時に単純な加算平均を行うことから、演算の自由度が低いという問題がある。例えば、縦横配列される複数画素のうち偶数画素の加算を行う場合において、ベイヤー配列の色毎に隣接画素との加算を行うと、加算後に出力される画素の中心（加算後の仮想的な画素中心）は等間隔にならない。このため、本来要求される低解像度ベイヤー配列イメージと一致せず、これが画像処理を行う際の画質劣化の原因となる。
本発明はこのような課題を解決するために成されたものである。すなわち、本発明は、複数の光電変換素子を有する画素セルが複数配列された画素アレイ部と、画素アレイ部の複数の光電変換素子から出力される複数の信号を特定の組み合わせで加算する際、複数の光電変換素子の配列による比率で加算を行う加算部とを備える固体撮像装置である。
このような本発明では、複数の光電変換素子から出力される複数の信号を特定の組み合わせで加算する際、複数の光電変換素子の配列による比率で加算しているため、加算後の見かけ上の画素中心を加算の比率によって制御できるようになる。
また、本発明は、複数の光電変換素子を有する画素セル部が複数配列された画素アレイ部と、画素アレイ部の複数の光電変換素子から出力される複数の信号を特定の組み合わせで加算する際、複数の光電変換素子の配列による比率で光電変換素子での露光時間を制御する制御部とを備える固体撮像装置である。
このような本発明では、複数の光電変換素子から出力される複数の信号を特定の組み合わせで加算する際、複数の光電変換素子の配列による比率で光電変換素子での露光時間を制御しているため、加算後の見かけ上の画素中心を露光時間の比率によって制御できるようになる。
また、本発明は、複数の光電変換素子を有する画素セルが複数配列された画素アレイ部と、画素アレイ部の複数の光電変換素子から出力される複数の信号を特定の組み合わせで加算する加算部とを備える固体撮像装置の駆動方法において、加算部が複数の信号の加算を行うにあたり複数の光電変換素子の配列による比率で加算を行う方法である。
このような本発明では、複数の光電変換素子から出力される複数の信号を特定の組み合わせで加算する際、複数の光電変換素子の配列による比率で加算しているため、加算後の見かけ上の画素中心を加算の比率によって制御できるようになる。
また、本発明は、複数の光電変換素子を有する画素セルが複数配列された画素アレイ部と、画素アレイ部における複数の光電変換素子での露光時間を制御する制御部とを備える固体撮像装置の駆動方法において、制御部が画素アレイ部の複数の光電変換素子から出力される複数の信号を特定の組み合わせで加算する際、複数の光電変換素子の配列による比率で露光時間を制御する方法である。
このような本発明では、複数の光電変換素子から出力される複数の信号を特定の組み合わせで加算する際、複数の光電変換素子の配列による比率で光電変換素子での露光時間を制御しているため、加算後の見かけ上の画素中心を露光時間の比率によって制御できるようになる。
したがって、本発明によれば、信号読み出し時の演算により、低解像度信号の出力における見かけ上の画素中心の間隔を等しくすることができ、画素アレイ部が色配列を有する場合にはその色配列を変えることなく高速に出力することが可能となる。また、複数画素で電荷−電圧変換部を共有する構成の固体撮像装置においても、その変換部共有単位と加算単位の差異に関わらず色配列を変えずに低解像度信号を出力することが可能となる。
以下、本発明の実施の形態を図に基づき説明する。図１は、本実施形態に係る固体撮像装置の全体模式図である。
図１は、本発明が適用される固体撮像装置、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサの構成の一例を示すブロック図である。図１に示すように、複数の光電変換素子で構成される画素セル１、当該画素セル１が行列状に２次元配置されてなる画素アレイ部２、垂直走査回路３、信号処理回路であるカラム回路４、水平転送回路５、水平信号線５１、出力回路６等を有する構成となっている。画素アレイ部２には、垂直画素列ごとに垂直信号線ＶＳＬが配線されている。
図２は、ある画素列のある１つの画素セルについての具体的な構成を示す回路図である。図２から明らかなように、画素セル１は、複数（ここでは４つ）の光電変換素子、例えばフォトダイオード１１に加えて、転送トランジスタＴＲＧ、リセットトランジスタＲＳＴ、増幅トランジスタＴＲＰおよび選択トランジスタＳＥＬの４つのトランジスタを有する画素回路となっている。ここでは、これらトランジスタとして、例えばＮｃｈＭＯＳトランジスタを用いている。
転送トランジスタＴＲＧは、フォトダイオード１１で光電変換され、ここに蓄積された信号電荷（ここでは、電子）をＦＤ（フローティングディフュージョン）部１２に転送する。リセットトランジスタＲＳＴは、ＦＤ部１２と電源ＶＤＤとの間に接続され、フォトダイオード１１からの信号電荷の転送に先立ってＦＤ部１２の電位をリセットする。
増幅トランジスタＴＲＰは、リセットトランジスタＲＳＴによるリセット後のＦＤ部１５の電位をリセットレベルとして、さらに転送トランジスタＴＲＧによる転送後のＦＤ部１２の電位を信号レベルとしてそれぞれ垂直信号線ＶＳＬに出力する。
選択トランジスタＳＥＬは、増幅トランジスタＴＲＰと電源ＶＤＤとの間に接続され、画素セル１を選択するものである。
図１において、垂直走査回路３はシフトレジスタなどによって構成され、画素セル１の転送トランジスタＴＲＧを駆動する転送信号や、リセットトランジスタＲＳＴを駆動するリセット信号などの制御信号を行単位で順次出力することによって画素アレイ部２の各画素セル１を行単位で選択駆動する。
また、カラム回路４は、画素アレイ部２の水平方向の画素ごとに、すなわち垂直信号線ＶＳＬごとに配される信号処理回路であり、例えばＳ／Ｈ（サンプルホールド）回路およびＣＤＳ（Correlated Double Sampling：相関二重サンプリング）回路を有している。
＜実施形態１＞
図３は、本実施形態の概念図である。この図では、ある列においてＧ（緑）とＢ（青）に対応した画素が交互に配置された場合に同色２画素を混合した際の仮想的な画素中心を示している。図３（ａ）は従来の加算の場合であり、同色２画素の各画素信号を単に加算・平均処理していることから、加算後の仮想的な画素Ｇ’、Ｂ’中心のピッチが不均一になっている。
一方、図３（ｂ）は本実施形態の加算の場合であり、アナログ状態の信号処理において、加算時の入力信号比率を変えることにより、加算後の仮想的な画素Ｇ’、Ｂ’中心のピッチを均一にすることができる。すなわち、色配列を変えずに低解像度化することが可能である。
例えば、同色２画素加算では、図中に示すように例えばＧ（緑）の画素信号とＢ（青）の画素信号との加算比率を３：１にする。これにより、加算後の仮想的な画素Ｇ’、Ｂ’の中心ピッチを全て２ピクセル（pix）に均一化することができる。
次に、実際の手法の一例を示す。図４はカラム回路のＣＤＳ回路に本実施形態を適用する例を説明する模式図である。本実施形態では、このサンプリング部の蓄積容量を分割可能な構成に設計しておき、画素加算比率に応じて、信号平均化を行う信号電荷量の調整を行うことを特徴とする。
つまり、蓄積容量を２系統設け（Ｑ１側、Ｑ２側）、そのうち１系統（例えば、Ｑ１側）の容量は１つ、他の１系統（例えば、Ｑ２側）をＱ１の１／３容量とＱ１の２／３容量とに分割できるようにしておく。そして、加算を行う場合には、例えばＱ１側の１系統の容量とＱ２側の１／３容量とを接続して平均化することで、上記のような３：１の比率での加算平均を行うようにする。
この方法は行方向、列方向の両方の信号処理に関して有効である。図５は行方向の加算処理を行う場合を説明する模式図、図６は列方向の加算処理を行う場合を説明する模式図である。
図５に示すように、行方向の加算処理を行う場合は、画素セルから出力される信号ＶＳＬを加算する２つの画素に応じて２系統に振り分けるようにする。一方の系統には容量Ｃ１、他方の系統には容量Ｃ２が接続され、容量Ｃ１は容量Ｃ２の３倍となっている。また、各系統にはスイッチａ、ｂが設けられ、各系統の間にはスイッチｃが設けられている。この構成により、ｉ行の読み出しではスイッチａをＯＮ（閉）、スイッチｂをＯＦＦ（開）、スイッチｃをＯＦＦにしておくことで容量Ｃ１に信号を蓄積し、同色のｉ行の読み出しではスイッチａをＯＦＦ、スイッチｂをＯＮ、スイッチｃをＯＦＦにしておくことで容量Ｃ２に信号を蓄積する。その後、スイッチａ、ｂをＯＦＦにした状態でスイッチｃをＯＮにすることで容量Ｃ１、Ｃ２に蓄積された信号が加算され、各々容量比率に応じた加算平均信号を得ることができる。
また、図６に示すように、列方向の加算処理を行う場合は、画素セルから出力されるｍ列の信号ＶＳＬmとｍ列の信号ＶＳＬnとに各々容量Ｃ１、Ｃ２を接続する。この容量Ｃ１は容量Ｃ２の３倍となっている。また、信号ＶＳＬm側にはスイッチａが、信号ＶＳＬn側にはスイッチｂが設けられ、各信号線の間にはスイッチｃが設けられている。この構成により、ｍ列およびｎ列の読み出しで同時にスイッチａ、ｂをＯＮ（閉）にし、スイッチｃをＯＦＦにしておくことで容量Ｃ１および容量Ｃ２に各々ｍ列およびｎ列の信号が蓄積される。その後、スイッチａ、ｂをＯＦＦにした状態でスイッチｃをＯＮにすることで容量Ｃ１、Ｃ２に蓄積された信号が加算され、各々容量比率に応じた加算平均信号を得ることができる。
＜実施形態２＞
実施形態１ではＣＤＳ回路のサンプリング部での加算であったが、画素セルにおいてＦＤ部を共有する構成のイメージセンサでは、このＦＤ部において電荷加算を行う方が感度、動作速度の点で有利である。この場合、図７に示すように、加算対象となる画素の光電変換時間を画素間で変えることにより、実施形態１で示した信号処理と同様な加算平均を実現できる。
すなわち、垂直走査回路３の制御により、加算対象となる一の画素の転送トランジスタＴＲＧ＿ａにおけるＯＮの間隔（露光時間）を通常露光時間とし、加算対象となる他の画素の転送トランジスタＴＲＧ＿ｂにおけるＯＮの間隔を１／３にする。これにより、一の画素における電荷量と他の画素における電荷量とに露光時間に応じた比率が生じ、これらの電荷をＦＤ部で加算して出力することによって、露光時間の比率に応じた加算平均信号を得ることができる。なお、電荷−電圧変換部で電荷加算を行う場合には、ＣＤＳ回路は従来と同様に容量を分割する必要はない。
本実施形態では、ＦＤ部の共有構成は垂直方向画素間共有であるが、水平方向画素間の共有構成であっても同様の処理が可能である。また、光電変換時間に差をつけて加算比率を変える方法はＦＤ部を共有しない場合でも適用可能である。
＜実施形態３＞
本発明は、ＣＤＳ回路以外の信号読み出し構成であっても処理可能である。例えば、各列にアナログ−デジタル変換器（ＡＤＣ）を有するカラム回路が設けられている場合においても、同様の処理が可能である。ＡＤＣにおける比較回路に関して、図８に示すようにサイズ（増幅率）の異なる差動回路（Standard Sizeと1/3 Size）を並列に接続することで実現できる。また、サイズの異なる差動回路を複数用意し、必要に応じて接続を切り替えれば、出力解像度のモードの切り替えが可能となる。
＜実施形態４＞
実施形態２で説明したＦＤ部を共有する構成の場合、当該ＦＤ部を共有する画素間では電荷加算が可能であるが、共有しない画素とは電荷加算できない。例えば垂直方向４画素でＦＤ部を共有する場合、同色２画素が電荷加算可能である。しかしながら３×３、４×４などの画素加算がしたい場合には加算単位がＦＤ部共有単位と異なるため、前述の実施形態とは異なる駆動が必要である。
３×３画素加算の場合は図９に示すようにＦＤ部での電荷加算した信号とその隣の非加算画素信号の平均をとることで要求される信号を得られる。ただし、図中Ａ、Ｂの違いで示されるように電荷加算画素と非加算画素の行順が異なる２種類の演算ブロックができる。これについては転送ゲートの駆動順を駆動ロジックで設定する必要がある。
また、４×４画素加算の場合は図１０に示すように、ＦＤ部で電荷加算した信号に対して比率を変えた加算をすれば良い。この場合、同色４画素を同じ比率で加算すると、例えば加算後のＧ（緑）の画素と隣接する加算後のＢ（青）の画素との中心ピッチが３ピクセル（pix）：５ピクセル（pix）となるため、同色４画素加算を行う際にはこの比率を考慮して、４画素のうち一方側２画素の電荷（Ｑ１、Ｑ２）を加算したＱ１２と、他方側２画素の電荷（Ｑ３、Ｑ４）を加算したＱ３４とを５：３の比率で加算する。これにより、加算後のＢ（青）とＧ（緑）との仮想的な画素中心のピッチを４ピクセル（pix）にすることが可能となる。なお、具体的な加算手法は、実施形態１または実施形態２と同じ手法で演算することが可能である。
本実施形態に係る固体撮像装置の全体模式図である。 １つの画素セルについての具体的な構成を示す回路図である。 本実施形態の概念図である。 カラム回路のＣＤＳ回路に本実施形態を適用する例を説明する模式図である。 行方向の加算処理を行う場合を説明する模式図である。 列方向の加算処理を行う場合を説明する模式図である。 加算対象となる画素の光電変換時間の差を示すタイミングチャートである。 サイズの異なる差動回路の例を示す回路図である。 ３×３画素加算の場合を説明する概念図である。 ４×４画素加算の場合を説明する概念図である。
符号の説明
１…画素セル、２…画素アレイ部、３…垂直走査回路、４…カラム回路、５…水平転送回路、６…出力回路、１１…フォトダイオード、１２…ＦＤ部

Claims (11)

  1. 複数の光電変換素子を有する画素セルが複数配列された画素アレイ部と、
    前記画素アレイ部の複数の光電変換素子から出力される複数の信号を特定の組み合わせで加算する際、前記複数の光電変換素子の配列による比率で加算を行う加算部と
    を備えることを特徴とする固体撮像装置。
  2. 前記加算部による加算の比率は、加算後の画素中心の間隔が等しくなる値である
    ことを特徴とする請求項１記載の固体撮像装置。
  3. 前記加算部は、前記光電変換素子で得た電荷を電圧に変換する電荷電圧変換部に属する
    ことを特徴とする請求項１記載の固体撮像装置。
  4. 前記加算部は、前記光電変換素子から出力される信号からノイズ成分を除去する相関二重サンプリング回路に属する
    ことを特徴とする請求項１記載の固体撮像装置。
  5. 前記加算部は、前記光電変換素子から出力される信号をデジタル変換するアナログ−デジタル変換回路に属する
    ことを特徴とする請求項１記載の固体撮像装置。
  6. 複数の光電変換素子を有する画素セルが複数配列された画素アレイ部と、
    前記画素アレイ部の複数の光電変換素子から出力される複数の信号を特定の組み合わせで加算する際、前記複数の光電変換素子の配列による比率で前記光電変換素子での露光時間を制御する制御部と
    を備えることを特徴とする固体撮像装置。
  7. 前記制御部による露光時間の比率は、加算後の画素中心の間隔が等しくなる値である
    ことを特徴とする請求項６記載の固体撮像装置。
  8. 複数の光電変換素子を有する画素セルが複数配列された画素アレイ部と、
    前記画素アレイ部の複数の光電変換素子から出力される複数の信号を特定の組み合わせで加算する加算部とを備える固体撮像装置の駆動方法において、
    前記加算部は、前記複数の信号の加算を行うにあたり前記複数の光電変換素子の配列による比率で加算する
    を備えることを特徴とする固体撮像装置の駆動方法。
  9. 前記加算部による加算の比率は、加算後の画素中心の間隔が等しくなる値である
    ことを特徴とする請求項８記載の固体撮像装置の駆動方法。
  10. 複数の光電変換素子を有する画素セルが複数配列された画素アレイ部と、
    前記画素アレイ部における複数の光電変換素子での露光時間を制御する制御部とを備える固体撮像装置の駆動方法において、
    前記制御部は、前記画素アレイ部の複数の光電変換素子から出力される複数の信号を特定の組み合わせで加算する際、前記複数の光電変換素子の配列による比率で前記露光時間を制御する
    ことを特徴とする固体撮像装置の駆動方法。
  11. 前記制御部による露光時間の比率は、加算後の画素中心の間隔が等しくなる値である
    ことを特徴とする請求項１０記載の固体撮像装置の駆動方法。
JP2004367223A 2004-12-20 2004-12-20 固体撮像装置および固体撮像装置の駆動方法 Expired - Fee Related JP4306603B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004367223A JP4306603B2 (ja) 2004-12-20 2004-12-20 固体撮像装置および固体撮像装置の駆動方法
US11/303,620 US7714904B2 (en) 2004-12-20 2005-12-16 Solid-state imaging device and method for driving the same
CNB2005101362000A CN100433801C (zh) 2004-12-20 2005-12-20 固态成像设备及其驱动方法
KR1020050126027A KR101204571B1 (ko) 2004-12-20 2005-12-20 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 카메라
US12/761,133 US7916183B2 (en) 2004-12-20 2010-04-15 Solid-state imaging device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004367223A JP4306603B2 (ja) 2004-12-20 2004-12-20 固体撮像装置および固体撮像装置の駆動方法

Publications (2)

Publication Number Publication Date
JP2006174325A true JP2006174325A (ja) 2006-06-29
JP4306603B2 JP4306603B2 (ja) 2009-08-05

Family

ID=36595170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004367223A Expired - Fee Related JP4306603B2 (ja) 2004-12-20 2004-12-20 固体撮像装置および固体撮像装置の駆動方法

Country Status (4)

Country Link
US (2) US7714904B2 (ja)
JP (1) JP4306603B2 (ja)
KR (1) KR101204571B1 (ja)
CN (1) CN100433801C (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009284553A (ja) * 2007-01-17 2009-12-03 Sony Corp 固体撮像装置、撮像装置
WO2009148107A1 (ja) 2008-06-06 2009-12-10 ソニー株式会社 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法
JP2010068123A (ja) * 2008-09-09 2010-03-25 Canon Inc 固体撮像装置、撮像システム、および固体撮像装置の駆動方法
JP2010074631A (ja) * 2008-09-19 2010-04-02 Canon Inc 固体撮像装置および撮像システム
JP2010199989A (ja) * 2009-02-25 2010-09-09 Konica Minolta Business Technologies Inc 固体撮像素子およびそれを備えた撮像装置
JP2010278786A (ja) * 2009-05-28 2010-12-09 Nikon Corp 撮像装置、固体撮像素子および固体撮像素子の駆動方法
JP2011023825A (ja) * 2009-07-13 2011-02-03 Canon Inc 固体撮像装置及びその駆動方法
JP2011078049A (ja) * 2009-10-02 2011-04-14 Sony Corp 固体撮像装置、撮像装置、ａｄ変換方法
JP2011155395A (ja) * 2010-01-26 2011-08-11 Canon Inc 撮像素子及び撮像装置
JP2012019516A (ja) * 2010-07-07 2012-01-26 Hynix Semiconductor Inc イメージセンサのカラム回路およびピクセルビニング回路
US8237808B2 (en) 2007-01-17 2012-08-07 Sony Corporation Solid state imaging device and imaging apparatus adjusting the spatial positions of pixels after addition by controlling the ratio of weight values during addition
JP2012227695A (ja) * 2011-04-19 2012-11-15 Sony Corp 個体撮像デバイス、撮像方法および撮像装置
JP2013529035A (ja) * 2010-06-01 2013-07-11 博立▲碼▼杰通▲訊▼（深▲せん▼）有限公司 マルチスペクトル感光素子及びそのサンプリング方法
JP2014217021A (ja) * 2013-04-30 2014-11-17 株式会社ニコン 固体撮像素子及び撮像装置
JP2015510372A (ja) * 2012-03-01 2015-04-02 アップル インコーポレイテッド 画像処理のためのシステム及び方法
JP2015173387A (ja) * 2014-03-12 2015-10-01 キヤノン株式会社 撮像素子、その駆動方法、およびプログラム
JP2015204469A (ja) * 2014-04-10 2015-11-16 キヤノン株式会社 撮像素子及び撮像装置
JP2021153338A (ja) * 2017-02-03 2021-09-30 パナソニックＩｐマネジメント株式会社 撮像装置およびカメラシステム
KR20220100087A (ko) * 2014-06-02 2022-07-14 소니그룹주식회사 촬상 소자, 촬상 방법, 및 전자 기기

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042828A (ja) * 2006-08-10 2008-02-21 Matsushita Electric Ind Co Ltd 固体撮像素子及びその駆動方法。
JP5584982B2 (ja) * 2009-02-09 2014-09-10 ソニー株式会社 固体撮像素子およびカメラシステム
US8009211B2 (en) 2007-04-03 2011-08-30 Canon Kabushiki Kaisha Image sensing apparatus and image capturing system
US20080260291A1 (en) * 2007-04-17 2008-10-23 Nokia Corporation Image downscaling by binning
JP4389959B2 (ja) * 2007-04-23 2009-12-24 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
JP4442669B2 (ja) * 2007-09-18 2010-03-31 ソニー株式会社 固体撮像素子およびカメラシステム
JP5374110B2 (ja) 2008-10-22 2013-12-25 キヤノン株式会社 撮像センサ及び撮像装置
WO2011023229A1 (en) * 2009-08-27 2011-03-03 Robert Bosch Gmbh Method for binning of a subset of colour-pixels and system
US10163401B2 (en) 2010-02-04 2018-12-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
CA2692097A1 (en) 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
JP5570377B2 (ja) * 2010-09-30 2014-08-13 キヤノン株式会社 固体撮像装置
US8749656B2 (en) 2011-03-16 2014-06-10 Analog Devices, Inc. Apparatus and method for image decimation for image sensors
CN106412214B (zh) * 2015-07-28 2019-12-10 中兴通讯股份有限公司 一种终端及终端拍摄的方法
US10520782B2 (en) 2017-02-02 2019-12-31 James David Busch Display devices, systems and methods capable of single-sided, dual-sided, and transparent mixed reality applications
CN108200362B (zh) * 2017-12-19 2019-10-18 清华大学 基于空间对比度的仿生视网膜摄像电路及子电路
CN114208156B (zh) * 2021-08-04 2023-10-27 汇顶科技私人有限公司 像素单元、像素阵列及相关本地控制单元、图像传感器及电子装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4712141A (en) * 1985-03-30 1987-12-08 Dainippon Screen Mfg. Co., Ltd. Method and apparatus for interpolating image signals
JP2735223B2 (ja) * 1988-06-08 1998-04-02 日本放送協会 固体撮像装置
KR0125108B1 (ko) * 1992-12-11 1997-12-01 가나이 쯔또무 정지화상기록 디지탈 카메라
US6141048A (en) * 1996-08-19 2000-10-31 Eastman Kodak Company Compact image capture device
JPH10126803A (ja) * 1996-10-23 1998-05-15 Toshiba Corp ベースバンド遅延回路
JP4076109B2 (ja) * 1999-06-08 2008-04-16 富士フイルム株式会社 固体撮像装置の制御方法
JP4372955B2 (ja) * 2000-03-31 2009-11-25 富士フイルム株式会社 固体撮像装置および信号処理方法
JP2001309121A (ja) * 2000-04-20 2001-11-02 Seiko Epson Corp カラー撮像素子、それを用いた画像読取装置及び画像読取方法
EP1176808A3 (en) * 2000-07-27 2003-01-02 Canon Kabushiki Kaisha Image sensing apparatus
JP4658401B2 (ja) * 2001-07-27 2011-03-23 オリンパス株式会社 撮像装置
JP2003092764A (ja) * 2001-09-18 2003-03-28 Sanyo Electric Co Ltd 画像信号処理装置
JP3904111B2 (ja) * 2002-06-04 2007-04-11 ソニー株式会社 固体撮像装置及びその信号処理方法
JP2004021345A (ja) * 2002-06-12 2004-01-22 Toshiba Corp 画像処理装置及びその方法
JP2004147092A (ja) 2002-10-24 2004-05-20 Canon Inc 信号処理装置、撮像装置、及び制御方法
JP2004266369A (ja) * 2003-02-21 2004-09-24 Sony Corp 固体撮像装置およびその駆動方法
JP4228755B2 (ja) 2003-04-09 2009-02-25 ソニー株式会社 固体撮像素子および固体撮像素子の駆動方法
JP4306326B2 (ja) * 2003-05-28 2009-07-29 ソニー株式会社 固体撮像素子およびその駆動方法
US7859581B2 (en) * 2003-07-15 2010-12-28 Eastman Kodak Company Image sensor with charge binning and dual channel readout
TWI315163B (en) * 2005-10-11 2009-09-21 Au Optronics Corporatio A double-sided organic light-emitting diode display

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009284553A (ja) * 2007-01-17 2009-12-03 Sony Corp 固体撮像装置、撮像装置
US8237808B2 (en) 2007-01-17 2012-08-07 Sony Corporation Solid state imaging device and imaging apparatus adjusting the spatial positions of pixels after addition by controlling the ratio of weight values during addition
WO2009148107A1 (ja) 2008-06-06 2009-12-10 ソニー株式会社 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法
JP2010068123A (ja) * 2008-09-09 2010-03-25 Canon Inc 固体撮像装置、撮像システム、および固体撮像装置の駆動方法
US8411178B2 (en) 2008-09-09 2013-04-02 Canon Kabushiki Kaisha Solid-state imaging apparatus, imaging system and driving method for solid-state imaging apparatus
US8130296B2 (en) 2008-09-19 2012-03-06 Canon Kabushiki Kaisha Solid-state image pickup apparatus and image pickup system
JP2010074631A (ja) * 2008-09-19 2010-04-02 Canon Inc 固体撮像装置および撮像システム
JP4659868B2 (ja) * 2008-09-19 2011-03-30 キヤノン株式会社 固体撮像装置および撮像システム
JP2010199989A (ja) * 2009-02-25 2010-09-09 Konica Minolta Business Technologies Inc 固体撮像素子およびそれを備えた撮像装置
US8487232B2 (en) 2009-02-25 2013-07-16 Konica Minolta Business Technologies, Inc. Solid state image sensor adapted to remove noise
JP2010278786A (ja) * 2009-05-28 2010-12-09 Nikon Corp 撮像装置、固体撮像素子および固体撮像素子の駆動方法
JP2011023825A (ja) * 2009-07-13 2011-02-03 Canon Inc 固体撮像装置及びその駆動方法
JP2011078049A (ja) * 2009-10-02 2011-04-14 Sony Corp 固体撮像装置、撮像装置、ａｄ変換方法
JP2011155395A (ja) * 2010-01-26 2011-08-11 Canon Inc 撮像素子及び撮像装置
JP2013529035A (ja) * 2010-06-01 2013-07-11 博立▲碼▼杰通▲訊▼（深▲せん▼）有限公司 マルチスペクトル感光素子及びそのサンプリング方法
US9100597B2 (en) 2010-06-01 2015-08-04 Boly Media Communications (Shenzhen) Co., Ltd. Multi-spectrum photosensitive devices and methods for sampling the same
JP2012019516A (ja) * 2010-07-07 2012-01-26 Hynix Semiconductor Inc イメージセンサのカラム回路およびピクセルビニング回路
JP2012227695A (ja) * 2011-04-19 2012-11-15 Sony Corp 個体撮像デバイス、撮像方法および撮像装置
JP2015510372A (ja) * 2012-03-01 2015-04-02 アップル インコーポレイテッド 画像処理のためのシステム及び方法
JP2014217021A (ja) * 2013-04-30 2014-11-17 株式会社ニコン 固体撮像素子及び撮像装置
JP2015173387A (ja) * 2014-03-12 2015-10-01 キヤノン株式会社 撮像素子、その駆動方法、およびプログラム
JP2015204469A (ja) * 2014-04-10 2015-11-16 キヤノン株式会社 撮像素子及び撮像装置
KR20220100087A (ko) * 2014-06-02 2022-07-14 소니그룹주식회사 촬상 소자, 촬상 방법, 및 전자 기기
KR102547435B1 (ko) * 2014-06-02 2023-06-26 소니그룹주식회사 촬상 소자, 촬상 방법, 및 전자 기기
US11696053B2 (en) 2014-06-02 2023-07-04 Sony Group Corporation Imaging element, imaging method and electronic apparatus
JP2021153338A (ja) * 2017-02-03 2021-09-30 パナソニックＩｐマネジメント株式会社 撮像装置およびカメラシステム
JP7174925B2 (ja) 2017-02-03 2022-11-18 パナソニックＩｐマネジメント株式会社 撮像装置およびカメラシステム

Also Published As

Publication number Publication date
KR101204571B1 (ko) 2012-11-26
JP4306603B2 (ja) 2009-08-05
US7714904B2 (en) 2010-05-11
CN1798275A (zh) 2006-07-05
US20060132634A1 (en) 2006-06-22
US20100208110A1 (en) 2010-08-19
CN100433801C (zh) 2008-11-12
KR20060070470A (ko) 2006-06-23
US7916183B2 (en) 2011-03-29

Similar Documents

Publication Publication Date Title
JP4306603B2 (ja) 固体撮像装置および固体撮像装置の駆動方法
US11146752B2 (en) Solid-state imaging apparatus, driving method of the solid-state imaging apparatus, and electronic equipment
KR101424033B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치
US9185369B2 (en) Solid state imaging device
US8174599B2 (en) Image pickup apparatus having control lines connected to alternate matrix rows
JP4611296B2 (ja) 電荷ビニング型イメージセンサ
JP5251778B2 (ja) 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および電子機器
KR101241702B1 (ko) 고체 촬상 소자, 그 구동 방법 및 촬상 장치
KR100660865B1 (ko) 이미지 센서에서 공유된 배선/트랜지스터를 가지는 픽셀회로 및 구동 방법
JP6390429B2 (ja) 固体撮像素子およびその駆動方法、並びに電子機器
KR100660862B1 (ko) 동일 색상의 화소 데이터를 가산하여 출력하는 컬러 촬상장치 및 그 화소 데이터 독출 방법
JP2006253876A (ja) 物理量分布検知装置および物理量分布検知装置の駆動方法
JP2010010896A (ja) 固体撮像装置
JP5895525B2 (ja) 撮像素子
US8754971B2 (en) Image sensing apparatus and image capturing system
JP7314061B2 (ja) 撮像装置及び電子機器
JP2006032374A (ja) 固体撮像装置
US7760959B2 (en) Imaging apparatus and imaging system
US8054375B2 (en) Physical quantity detecting device, method of driving the physical quantity detecting device and imaging apparatus
JP5526342B2 (ja) 固体撮像装置
JP2000295530A (ja) 固体撮像装置
JP2015207948A (ja) 撮像素子及び撮像装置
JP2010226228A (ja) 撮像装置及び撮像方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090427

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees