JP2012227695A - 個体撮像デバイス、撮像方法および撮像装置 - Google Patents

Abstract

【課題】消費電力を抑制する。
【解決手段】個体撮像デバイスに、行方向および列方向に配列された複数の画素を有する画素アレイ部と、複数の画素から読み出された画素信号をアナログ信号として加重加算する加重加算部と、加重加算された画素信号をＡ／Ｄ変換するＡ／Ｄ変換部と、Ａ／Ｄ変換された画素信号を演算する演算部とを設ける。この技術は、撮像装置に適用することができる。
【選択図】図１

Description

本技術は個体撮像デバイス、撮像方法および撮像装置に関し、特に消費電力を抑制することができるようにした個体撮像デバイス、撮像方法および撮像装置に関する。

CMOS(Complementary Metal Oxide Semiconductor)イメージセンサには、多数の画素がマトリックス状に配置されている。高速撮影を行う場合、画素データを高速に読み出す必要がある。このため、多数の画素の中から所定の画素を間引いて読み出すことが提案されている（例えば特許文献１）。

読み出す画素を間引くことで、画素データの高速な読み出しが可能になる。

しかしながら、単純な間引き処理では、画像の品質が劣化する。そこで画素データを加算平均することで、画質の劣化を抑制することも行われている。

特開２００９−２１２６１２号公報

画素データの加算平均は、例えば全ての画素データを読み出し、読み出された画素データをＡ／Ｄ変換した後に行われる。

しかし、この場合、全ての画素データを読み出すため、消費電力を抑制することが困難である。

本技術はこのような状況に鑑みてなされたものであり、消費電力を抑制できるようにするものである。

本技術の一側面は、行方向および列方向に配列された複数の画素を有する画素アレイ部と、複数の前記画素から読み出された画素信号をアナログ信号として加重加算する加重加算部と、前記加重加算された前記画素信号をＡ／Ｄ変換するＡ／Ｄ変換部と、Ａ／Ｄ変換された前記画素信号を演算する演算部とを備える個体撮像デバイスである。

前記行においては、第１の色と第２の色の前記画素が配置されており、前記第１の色の加重の割合を表す数字の並びは、前記第２の色の加重の割合を表す数字の並びと反対とすることができる。

前記加重加算部は、前記第１の色と前記第２の色のそれぞれについて、１つの列の前記画素からの前記画素信号を読み出す１本の読み出し線に接続され、前記１本の読み出し線からの前記画素信号が入力される複数の加重線と、前記各加重線に直列に接続されたコンデンサと、１つの列の複数の前記加重線のうちの１本の前記加重線上に配置され、対応する列における前記読み出し線からの前記画素信号の前記コンデンサへの供給を制限する第１のスイッチと、前記第１のスイッチにより前記画素信号の供給が制限された前記コンデンサに、同じ色の他の列における１本の前記加重線からの信号を供給する第２のスイッチとを備えることができる。

前記第２のスイッチを介して同じ色の他の列に前記画素信号を供給する列の前記加重線には、前記第２のスイッチを介して同じ色の他の列に前記画素信号を供給するとき、対応する列の前記コンデンサへの前記画素信号の供給を制限する第３のスイッチをさらに備えることができる。

前記第１の色の加重の割合は３：１であり、前記第２の色の加重の割合は１：３とすることができる。

前記第１の色の加重の割合は９：３：３：１であり、前記第２の色の加重の割合は１：３：３：９とすることができる。

本技術の一側面の撮像方法は、上述した本技術の一側面の固体撮像デバイスに対応する撮像方法である。

本技術の他の側面は、レンズからの光を光電変換する固体撮像デバイスと、前記固体撮像デバイスからの画像信号に基づく画像を表示する表示部とを備え、前記個体撮像デバイスは、行方向および列方向に配列された複数の画素を有する画素アレイ部と、複数の前記画素から読み出された画素信号をアナログ信号として加重加算する加重加算部と、前記加重加算された前記画素信号をＡ／Ｄ変換するＡ／Ｄ変換部と、Ａ／Ｄ変換された前記画素信号を演算する演算部とを備える撮像装置である。

本技術の側面においては、画素アレイ部に行方向および列方向に配列された複数の画素から読み出された画素信号がアナログ信号として加重加算され、加重加算された画素信号がＡ／Ｄ変換され、Ａ／Ｄ変換された画素信号が演算される。

以上のように、本技術の一側面によれば、消費電力を抑制することができる。

本技術の個体撮像デバイスの構成を示すブロック図である。 全画素を読み出す場合の加重加算部の構成を示す図である。 加重加算する場合の加重加算部の構成を示す図である。 加重加算を説明する図である。 奇数行の加重加算された結果を説明する図である。 偶数行の加重加算された結果を説明する図である。 他の加重加算を説明する図である。 加重加算された結果を説明する図である。 加重加算された結果を説明する図である。 撮像装置の構成を示すブロック図である。

以下、技術を実施するための形態（以下、実施の形態と称する）について説明する。なお、説明は以下の順序で行う。
１．個体撮像デバイスの構成
２．加重加算部の構成
３．全画素信号の読み出し
４．加重加算画素信号の読み出し
５．加重加算の原理
６．加重加算の結果
７．撮像装置の構成

［個体撮像デバイスの構成］

図１は、本技術の個体撮像デバイス１の構成を示すブロック図である。個体撮像デバイス１は、例えばCMOSイメージセンサで構成される。個体撮像デバイス１は、画素アレイ部１１、垂直走査回路１２、読み出し電流源部１３、カラム処理部１４、水平走査回路１５、基準電圧発生部１６、デジタル演算部１７、コントロールユニット１８、およびバス１９を有している。

画素アレイ部１１は、マトリックス状に配置されたｎ×ｍ個の画素３１−ｉｊ（ｉは行番号を表し、１，２，・・・，ｎの値をとり、ｊは列番号を表し、１，２，・・・，ｍの値を取る）を有している。各画素３１−ｉｊは、行制御線３２−ｉに接続されるとともに、読み出し線３３−ｊに接続されている。垂直走査回路１２は、各行制御線３２−ｉを選択的に駆動することで、その行に接続されている画素３１−ｉｊの画素信号を対応する読み出し線３２−ｊに読み出させる。なお、以下においては、画素３１−ｉｊを個々に区別する必要がない場合、単に画素３１と記述する。他の構成要素についても同様とする。

読み出し電流源部１３は、読み出しに必要な電流源として機能し、各読み出し線３３−ｊから入力された画素信号を対応する読み出し線４１−ｊに出力する。

カラム処理部１４は、加重加算部５１と、カラムＡ／Ｄ回路５２−１乃至５２−ｍを有している。加重加算部５１は、読み出し線４１−ｊから入力された画素信号をアナログ信号として加重加算して、読み出し線４１−ｊに対応する読み出し線４２−ｊから出力する。

カラムＡ／Ｄ回路５２−ｊは、コンパレータ６１−ｊ、カウンタ６２−ｊ、およびラッチ部６３−ｊを有している。

コンパレータ６１−ｊは、基準電圧発生部１６から供給される、大きさがステップ状に変化する基準電圧を、加重加算部５１から読み出し線４２−ｊを介して供給される画素信号と比較する。コンパレータ６１−ｊの出力は画素信号の値が基準電圧より大きくなったとき（または小さくなったときでもよい）変化する。カウンタ６２−ｊは、コントロールユニット１８から供給されるクロックをカウントする。ラッチ部６３−ｊは、コンパレータ６１−ｊの出力が変化したときのカウンタ６２−ｊの値をラッチする。この値は、画素信号の電圧に対応する。すなわち、各画素３１−ｉｊから読み出された画素信号がＡ／Ｄ変換される。

水平走査回路１５は、ラッチ部６３−ｊを選択的に順次駆動し、ラッチ部６３−ｊにラッチされた画素データをバス１９に読み出し、デジタル演算部１７に供給する。デジタル演算部１７は入力された画素データを処理し、図示せぬ回路に出力する。デジタル演算部１７においては、クランプレベル、黒レベル、画素並べ替えなどの処理が行われる。

［加重加算部の構成］

次に、加重加算部５１の構成について図２と図３を参照して説明する。

図２は、全画素を読み出す場合の加重加算部５１の構成を示す図である。この加重加算部５１は、近接する同じ色の画素を、３：１の割合で加重加算する場合の構成である。なお図２においては、ｊ＝１乃至８の８列のみが代表して示されている。画素３１−ｉ１乃至画素３１−ｉ８は、それぞれ、赤（Ｒ）、緑（Ｇ）、赤（Ｒ）、緑（Ｇ）、赤（Ｒ）、緑（Ｇ）、赤（Ｒ）、緑（Ｇ）の色の画素信号を出力するものとする。

加重加算部５１においては、画素３１−ｉｊの読み出し線４１−ｊが、複数（この実施の形態においては４（＝３＋１）本の加重線１０１−ｊ−１乃至１０１−ｊ−４に接続されている。４本の加重線１０１−ｊ−１乃至１０１−ｊ−４には、それぞれスイッチ１０３−ｊ−１乃至１０３−ｊ−４と、コンデンサ１０４−ｊ−１乃至１０４−ｊ−４が直列に接続されている。また、４本のうちの１本の加重線１０１−ｊ−４には、スイッチ１０５−ｊが、読み出し線４１−ｊとスイッチ１０３−ｊ−４の間に配置されている。

コンデンサ１０４−ｊ−１乃至１０４−ｊ−４の、スイッチ１０３−ｊ−１乃至１０３−ｊ−４に接続されていない方の端子は、相互に接続され、対応するコンパレータ９１−ｊの入力端子に接続されている。

また行方向の線１０２−１と線１０２−２が、各列ｊの４本のうちの１本の加重線１０１−ｊ−４に１列おきに交互に接続されている。すなわち、線１０２−１は、列ｊのうち、偶数番目の列４１−２，４１−４，４１−６，４１−８の１本の加重線１０１−２−４，１０１−４−４，１０１−６−４，１０１−８−４に接続されている。また、線１０２−２は、列ｊのうち、奇数番目の列４１−１，４１−３，４１−５，４１−７の１本の加重線１０１−１−４，１０１−３−４，１０１−５−４，１０１−７−４に接続されている。

線１０２−１には、スイッチ１０６−１，１０７−２，１０６−５，１０７−６が順次接続されている。スイッチ１０６−１，１０６−５は４列おきに配置されている。スイッチ１０７−２，１０７−６も４列おきに配置されている。

偶数番目の列ｊ＝２のスイッチ１０７−２の番号が小さい列側の端子は、４本のうちの１本の加重線１０１−２−４の、スイッチ１０５−２とスイッチ１０３−２−４との間に接続されている。４列おいた偶数番目の列ｊ＝６のスイッチ１０７−６の番号が小さい列側の端子は、４本のうちの１本の加重線１０１−６−４の、スイッチ１０５−６とスイッチ１０３−６−４との間に接続されている。

実際には、スイッチ１０６−１は最も小さい番号の列ｊ＝１に対応し、それより番号が小さい列は存在しないが、仮想的に考えられるスイッチ１０６−１の番号が小さい列側の端子は開放されている。４列おいたｊ＝５の列に対応するスイッチ１０６−５の番号が小さい列側の端子は、列ｊ＝４の４本のうちの１本の加重線１０１−４−４の、スイッチ１０５−４とスイッチ１０３−４−４との間に接続されている。

線１０２−２には、スイッチ１０９−１，１０８−４，１０９−５，１０８−８が順次接続されている。スイッチ１０９−１，１０９−５は４列おきに配置されている。スイッチ１０８−４，１０８−８も４列おきに配置されている。

奇数番目の列ｊ＝１のスイッチ１０９−１の番号が小さい列側の端子は、列ｊ＝１の４本のうちの１本の加重線１０１−１−４の、スイッチ１０５−１とスイッチ１０３−１−４との間に接続されている。４列おいて奇数番目の列ｊ＝５のスイッチ１０９−５の番号が小さい列側の端子は、列ｊ＝５の４本のうちの１本の加重線１０１−５−４の、スイッチ１０５−５とスイッチ１０３−５−４との間に接続されている。

ｊ＝４の列に対応するスイッチ１０８−４の番号が小さい列側の端子は、列ｊ＝３の４本のうちの１本の加重線１０１−３−４の、スイッチ１０５−３とスイッチ１０３−３−４との間に接続されている。４列おいたｊ＝８の列に対応するスイッチ１０８−８の番号が小さい列側の端子は、列ｊ＝７の４本のうちの１本の加重線１０１−７−４の、スイッチ１０５−７とスイッチ１０３−７−４との間に接続されている。

スイッチ１０６−１，１０６−５，１０８−４，１０８−８は、４列を１単位として処理を区切るためのものであるので、常にオフされている。

３：１の割合のうちの１の割合の加重加算のための画素信号を出力するスイッチ１０５−２，１０５−３，１０５−６，１０５−７は、常にオンされている。また、全画素信号出力時と、３：１の加重加算出力時のいずれの場合においてもコンパレータ６１−１に画素信号を出力する列ｊ＝１の４本の加重線１０１−１−１乃至１０１−１−４のスイッチ１０３−１−１乃至１０３−１−４は、常にオンされている。同様に、列ｊ＝４の４本の加重線１０１−４−１乃至１０１−４−４のスイッチ１０３−４−１乃至１０３−４−４も、常にオンされている。列ｊ＝５，８の４本の加重線１０１−５−１乃至１０１−５−４のスイッチ１０３−５−１乃至１０３−５−４と、列ｊ＝８の４本の加重線１０１−８−１乃至１０１−８−４のスイッチ１０３−８−１乃至１０３−８−４も、常にオンされている。

これらの常にオフまたはオンとされているスイッチは省略することも可能である。しかし、これらのスイッチも作成しておくことで、各列のパターンが均等になり、浮遊容量が一定となるので、ノイズによるバラツキを抑制することができる。また、製造も容易となる。

［全画素信号の読み出し］

次に全画素信号を読み出す場合の動作について説明する。

全画素信号を読み出す場合、図２に示されるように、各列の４本のうちの１本にのみ配置されているスイッチ１０５−１乃至１０５−８は全てオンされる。また、４本の線のそれぞれに配置されているスイッチ１０３−１−１乃至１０３−１−４乃至１０３−８−１乃至１０３−８−４は全てオンされる。しかし、行方向の線１０２−１，１０２−２に接続されているスイッチ１０６−１，１０７−２，１０６−５，１０７−６，１０９−１，１０８−４，１０９−５，１０８−８は、全てオフされる。これにより各列が独立する。

例えば行ｉ＝１の画素３１−１１乃至３１−１８から読み出された画素信号は、読み出し電流源部１３を介して加重加算部５１に同時に入力される。

例えば、列ｊ＝１において、画素信号は、加重線１０１−１−１乃至１０１−１−４、スイッチ１０５−１、スイッチ１０３−１−１乃至１０３−１−４、コンデンサ１０４−１−１乃至１０４−１−４を分流した後、再び加算され、コンパレータ６１−１に入力される。

図２では省略されているが、コンパレータ６１−１には、参照電圧として、基準電圧発生部１６が出力する基準電圧が所定のタイミングで入力される。基準電圧は、その値がステップ状に次第に大きくなる。コンパレータ６１−１は基準電圧の値が画素信号の値より大きくなったとき、出力を変化させる。カウンタ６２−１は、基準電圧が供給されてからのコントロールユニット１８が出力するクロックをカウントし、ラッチ部６３−１は、コンパレータ６１−１の出力が変化したタイミングにおけるカウンタ６２−１のカウント値をラッチする。このカウント値は画素信号の値に対応する。

ラッチ部６３−１によりラッチされたカウント値は、バス１９を介してデジタル演算部１７に入力され、処理される。

他の列においても 同様の動作が実行されるので、これにより１行分の画素信号が読み出されたことになる。

以下、順番に次の行が選択され、各行の画素信号が読み出される。

なお、読み出しは、２度行われる。すなわち画素をリセットしたときと、その後、所定の露光時間の光量に対応する画素信号を画素内のコンデンサ（図示せず）に転送したときである。デジタル演算部１７において両者の差が演算され、最終的な画素データとされる。

［加重加算画素信号の読み出し］

次に加重加算画素信号を読み出す場合の動作について説明する。

図３は、加重加算する場合の加重加算部５１の構成を示す図である。この実施の形態の場合、３：１の加重加算が行われる。

この場合、図３に示されるように、各列の４本のうちの１本にのみ配置されているスイッチ１０５−１，１０５−４，１０５−５，１０５−８はオフされる。また、４本の線のそれぞれに配置されているスイッチのうち、スイッチ１０３−２−１乃至１０３−２−４，１０３−３−１乃至１０３−３−４，１０３−６−１乃至１０３−６−４，１０３−７−１乃至１０３−７−４がオフされる。さらに行方向の線１０２−１，１０２−２に接続されているスイッチのうち、スイッチ１０７−２，１０７−６，１０９−１，１０９−５がオンされる。

加重加算部５１以外の動作は、全画素信号を読み出す場合と同様であるので、以下においては、加重加算部５１の動作につてだけ説明する。

線１０２−１上に４列毎に設けられているスイッチ１０６−１，１０６−５と、線１０２−２上に４列毎に設けられているスイッチ１０８−４，１０８−８がオフされているので、加重加算処理は４列単位で行われる。そして、線１０２−１上のスイッチ１０６−１，１０６−５は偶数列の加重加算処理の単位を規制し、線１０２−２上のスイッチ１０８−４，１０８−８は奇数列の加重加算処理の単位を規制する。

赤（Ｒ）の画素３１−ｉ３の奇数列ｊ＝３について着目すると、４本の加重線１０１−３−１乃至１０１−３−４上のスイッチ１０３−１−１乃至１０３−１−４がすべてオフなので、コンパレータ６１−３は信号を出力しない。

赤（Ｒ）の画素３１−ｉ３の奇数列ｊ＝１について着目すると、４本の加重線１０１−１−１上のスイッチ１０３−１−１がオンなので、読み出し線４１−１からの画素信号は、加重線１０１−１−１、スイッチ１０３−１−１を介して、コンデンサ１０４−１−１を充電する。同様に、加重線１０１−１−２，１０１−１−３上のスイッチ１０３−１−２，１０３−１−３がオンである。その結果、読み出し線４１−１からの画素３１−ｉ３の画素信号は、加重線１０１−１−２，１０１−１−３、スイッチ１０３−１−２，１０３−１−３を介して、コンデンサ１０４−１−２，１０４−１−３を充電する。

一方、加重線１０１−１−４においては、スイッチ１０５−１がオフしているので、読み出し線４１−１からの画素信号は供給されない。その代わり、スイッチ１０９−１がオンされているので、れるｊ＝３の４本のうちの１本である加重線１０１−３−４に読み出し線４１−３から入力された画素３１−ｉ３の画素信号が、スイッチ１０９−１，１０３−１−４を介してコンデンサ１０４−１−４に供給される。

奇数列ｊ＝３について着目すると、４本の加重線１０１−３−１乃至１０１−３−４上のスイッチ１０３−１−１乃至１０３−１−４がすべてオフなので、コンパレータ６１−３は信号を出力しない。

他の奇数列ｊ＝５，７においても同様の動作が行われる。

次に、偶数列ｊ＝４について着目すると、４本の加重線１０１−４−１上のスイッチ１０３−４−１がオンなので、読み出し線４１−４からの画素３１−ｉ４の画素信号は、加重線１０１−４−１、スイッチ１０３−４−１を介して、コンデンサ１０４−４−１を充電する。同様に、加重線１０１−４−２，１０１−４−３上のスイッチ１０３−４−２，１０３−４−３がオンである。その結果、読み出し線４１−４からの画素３１−ｉ４の画素信号は、加重線１０１−４−２，１０１−４−３、スイッチ１０３−４−２，１０３−４−３を介して、コンデンサ１０４−４−２，１０４−４−３を充電する。

一方、加重線１０１−４−４においては、スイッチ１０５−４がオフしているので、読み出し線４１−４からの画素３１−ｉ４の画素信号は供給されない。その代わり、スイッチ１０７−２がオンされているので、列ｊ＝２の４本のうちの１本である加重線１０１−２−４に読み出し線４１−２から入力された画素３１−ｉ２の画素信号が、スイッチ１０７−２，１０３−４−４を介してコンデンサ１０４−４−４に供給される。

他の偶数列ｊ＝６，８においても同様の動作が行われる。

［加重加算の原理］

以上の奇数列の動作をまとめると図４に示されるようになる。図４は、加重加算を説明する図である。

いま、列ｊ＝１における例えば赤（Ｒ）のリセット時の画素信号レベル（すなわち、コンデンサ１０４−１−１乃至１０４−１−３の図４における上側の端子の電圧）をＶrst3とする。また、列ｊ＝３における赤（Ｒ）のリセット時の画素信号レベル（すなわち、コンデンサ１０４−１−４の図４における上側の端子の電圧）をＶrst1とする。さらに、列ｊ＝１におけるリセット時の加算画素信号レベル（すなわち、コンデンサ１０４−１−１乃至１０４−１−４の図４における下側の端子の電圧）をＶＳＬrstとする。

また、列ｊ＝１における画素信号転送時の画素信号レベル（すなわち、コンデンサ１０４−１−１乃至１０４−１−３の図４における上側の端子の電圧）をＶsig3とする。そして、列ｊ＝３における画素信号転送時の画素信号レベル（すなわち、コンデンサ１０４−１−４の図４における上側の端子の電圧）をＶsig1とする。さらに、列ｊ＝１における画素信号転送時の加算画素信号レベル（すなわち、コンデンサ１０４−１−１乃至１０４−１−４の図４における下側の端子の電圧）をＶＳＬoutとする。

電荷保存の法則から、次の式（１）が成立する。なお、Ｃｉは、コンデンサ１０４−１−１乃至１０４−１−４の容量である。
３Ｃｉ（ＶＳＬrst−Ｖrst3）＋Ｃｉ（ＶＳＬrst−Ｖrst1）
＝３Ｃｉ（ＶＳＬout−Ｖsig3）＋Ｃｉ（ＶＳＬout−Ｖsig1） （１）

前記式（１）を整理すると、次の式（２）のようになる。
ＶＳＬout−ＶＳＬrst＝（３／４）（Ｖsig3−Ｖrst3）＋（１／４）（Ｖsig1−Ｖrst1） （２）

式（２）から明らかなように、式（２）の左辺で表される、転送時とリセット時の差である赤の画素信号は、列ｊ＝１の赤の画素信号と列ｊ＝３の赤の画素信号を３：１の割合で加重加算したものとなる。

他の奇数列ｊ＝５，７においても同様の関係が成立する。

また、以上の奇数列の赤（Ｒ）の画素３１に関する動作は、偶数列の緑（Ｇ）の画素３１関しても同様に行われ、偶数列においても、電荷保存の法則から、上述した式（１）と式（２）が成立する。ただし、式（２）において３／４に重み付けされるのは、列ｊ＝４の画素信号であり、１／４に重み付けされるのは、列ｊ＝２の画素信号である。つまり、列番号が大きくなる方向を基準として、赤（Ｒ）の画素は、３：１の割合で加重加算されるが、緑（Ｇ）の画素は、加重の割合を表す数字の並びが反対となり、１：３の割合で加重加算される。

なお、図４のコンデンサ１０４−１−１乃至１０４−１−３は１個のコンデンサとすることも可能である。しかし、上述したスイッチと同様に、これらを個々に配置した方が、各列のパターンが均等になり、浮遊容量が一定になるので、ノイズによるバラツキを抑制することができる。また、製造も容易となる。

［加重加算の結果］

次に加重加算の結果について、図５と図６を参照して説明する。図５は、奇数行の加重加算された結果を説明する図である。赤（Ｒ）の画素３１−１１の画素信号と赤（Ｒ）の画素３１−１３の画素信号が、３：１で加重加算されると、その画素信号は、画素３１−１１と画素３１−１３の距離を、１：３に内分した位置の画素信号となる。すなわち、画素３１−１１と画素３１−１３の距離をＬとしたとき、画素３１−１１から画素３１−１３の方向にＬ／４の位置、つまり画素３１−１３から画素３１−１１の方向に３Ｌ／４の位置の画素２１１−１１の画素信号が求められる。

同様に、緑（Ｇ）の画素３１−１２の画素信号と緑（Ｇ）の画素３１−１４の画素信号が、１：３で加重加算されると、その画素信号は、画素３１−１２と画素３１−１４の距離を、３：１に内分した位置の画素信号となる。すなわち、画素３１−１２と画素３１−１４の距離をＬとしたとき、画素３１−１２から画素３１−１４の方向に３Ｌ／４の位置、つまり画素３１−１４から画素３１−１２の方向にＬ／４の位置の画素２１１−１２の画素信号が求められる。

画素３１−１５乃至画素３１−１８においても同様であり、これらに基づいて、画素２１１−１３，２１１−１４が生成される。

図５から明らかなように、赤（Ｒ）の画素３１の加重加算の割合を表す数字の並びと、緑（Ｇ）の画素３１の加重加算の割合を表す数字の並びとを反対にしたので（つまり、３：１と１：３としたので）、生成された画素２１１−１１と画素２１１−１４は、均等に配置される。

図６は、偶数行の加重加算された結果を説明する図である。緑（Ｇ）の画素３１−２１の画素信号と。緑（Ｇ）の画素３１−２３の画素信号が、３：１で加重加算されると、その画素信号は、画素３１−２１と画素３１−２３の距離を、１：３に内分した位置の画素信号となる。すなわち、画素３１−２１と画素３１−２３の距離をＬとしたとき、画素３１−２１から画素３１−２３の方向にＬ／４の位置、つまり画素３１−２３から画素３１−２１の方向に３Ｌ／４の位置の画素２１１−２１の画素信号が求められる。

同様に、青（Ｂ）の画素３１−２２の画素信号と青（Ｂ）の画素３１−２４の画素信号が、１：３で加重加算されると、その画素信号は、画素３１−２２と画素３１−２４の距離を、３：１に内分した位置の画素信号となる。すなわち、画素３１−２２と画素３１−２４の距離をＬとしたとき、画素３１−２２から画素３１−２４の方向に３Ｌ／４の位置、つまり画素３１−２４から画素３１−２２の方向にＬ／４の位置の画素２１１−２２の画素信号が求められる。

画素３１−２５乃至画素３１−２８においても同様であり、これらに基づいて、画素２１１−２３，２１１−２４が生成される。

図６から明らかなように、緑（Ｇ）の画素３１の加重加算の割合を表す数字の並びと、青（Ｂ）の画素３１の加重加算の割合を表す数字の並びとを反対にしたので（つまり、３：１と１：３としたので）、生成された画素２１１−２１と画素２１１−２４は、均等に配置される。

このように、加重加算を行うことで、１／２に縮小した画像を生成することができる。そして同じ線上の異なる色の画素に対する加重の割合を表す数字の並びが反対になるようにしたので、新たに生成された画素２１１−１１乃至２１１−１４，２１１−２１乃至２１１−２４は、均等に配置される。その結果、画質が劣化することが抑制される。さらにアナログ信号として加重加算が行われるため、加重加算する場合に全画素信号を読み出す必要が無く、消費電力を抑制することができる。

図７は、他の加重加算を説明する図である。この実施の形態においては、図７Ａに示されるように、赤（Ｒ）の画素３１−１１，３１−１３，３１−１５，３１−１７の画素テータが、コンデンサ１０４−１，１０４−３，１０４−５，１０４−７を介して９：３：３：１の割合で加重加算される。同様に、図７Ｂに示されるように、緑（Ｇ）の画素３１−１２，３１−１４，３１−１６，３１−１８の画素テータが、コンデンサ１０４−２，１０４−４，１０４−６，１０４−８を介して赤（Ｒ）の画素と加重の割合を表す数字の並びが反対である１：３：３：９の割合で加重加算される。

図８と図９は、加重加算された結果を説明する図である。図８に示されるように、赤（Ｒ）の画素３１−１１と赤（Ｒ）の画素３１−１３が３：１の割合で加重加算されると、画素３１−１１からＬ／４の距離の位置（画素３１−１３から３Ｌ／４の距離の位置）に画素３１１−１１が仮想的に形成される。同様に、赤（Ｒ）の画素３１−１５と赤（Ｒ）の画素３１−１７が３：１の割合で加重加算されると、画素３１−１５からＬ／４の距離の位置（画素３１−１７から３Ｌ／４の距離の位置）に画素３１１−１３が仮想的に形成される。

さらに緑（Ｇ）の画素３１−１２と画素３１−１４が１：３の割合で加重加算されると、画素３１−１２から３Ｌ／４の距離の位置（画素３１−１４からＬ／４の距離の位置）に画素３１１−１２が仮想的に形成される。同様に、緑（Ｇ）の画素３１−１６と画素３１−１８が１：３の割合で加重加算されると、画素３１−１６から３Ｌ／４の距離の位置（画素３１−１８からＬ／４の距離の位置）に画素３１１−１４が仮想的に形成される。

以上のようにして仮想的に形成された赤（Ｒ）の画素３１１−１１と画素３１１−１３がさらに３：１の割合で加重加算されると、画素３１１−１１からＬ／４の距離の位置（画素３１１−１３から３Ｌ／４の距離の位置）に画素４１１−１１が仮想的に形成される。また仮想的に形成された緑（Ｇ）の画素３１１−１２と画素３１１−１４がさらに１：３の割合で加重加算されると、画素３１１−１２から３Ｌ／４の距離の位置（画素３１１−１４からＬ／４の距離の位置）に画素４１１−１２が仮想的に形成される。

赤（Ｒ）の画素３１１−１１は、赤（Ｒ）の画素３１−１１と赤（Ｒ）の画素３１−１３を３：１で加重加算した画素であり、赤（Ｒ）の画素３１１−１３は、赤（Ｒ）の画素３１−１５と赤（Ｒ）の画素３１−１７を１：３で加重加算した画素である。赤（Ｒ）の画素４１１−１１は、赤（Ｒ）の画素３１１−１１と赤（Ｒ）の画素３１１−１３を３：１の割合で加重加算されている。従って、赤（Ｒ）の画素４１１−１１は、赤（Ｒ）の画素３１−１１，３１−１３，３１−１５，３１−１７を、９：３：３：１の割合で加重加算したことになる。

また、緑（Ｇ）の画素３１１−１２は、緑（Ｇ）の画素３１−１２と緑（Ｇ）の画素３１−１４を１：３で加重加算した画素であり、緑（Ｇ）の画素３１１−１４は、緑（Ｇ）の画素３１−１６と緑（Ｇ）の画素３１−１８を１：３で加重加算した画素である。緑（Ｇ）の画素４１１−１２は、緑（Ｇ）の画素３１１−１２と緑（Ｇ）の画素３１１−１４を１：３の割合で加重加算されている。従って、緑（Ｇ）の画素４１１−１２は、緑（Ｇ）の画素３１−１２，３１−１４，３１−１６，３１−１８を、１：３：３：９の割合で加重加算したことになる。

図８においては加重加算を２段階に分けて行うように説明したが、実際には、図９に示されるように、赤（Ｒ）の画素３１−１１，３１−１３，３１−１５，３１−１７を、９：３：３：１の割合で１回だけ加重加算を行うことで、赤（Ｒ）の画素４１１−１１を生成することができる。同様に、緑（Ｇ）の画素３１−１２，３１−１４，３１−１６，３１−１８を、１：３：３：９の割合で１回だけ加重加算を行うことで、緑（Ｇ）の画素４１１−１２を生成することができる。

この場合、各列の加重線は１６（＝９＋３＋３＋１）本とされる。そして、全画素信号を読み出す場合には、各列の加重線が独立とされ、各列毎に１６本の加重線の画素信号が加算され、出力されるようにスイッチが配置され、切り替えられる。

また加重加算が行われる場合には、赤（Ｒ）の列においては、画素３１−１１の１６本の加重線のうち、画素３１−１１が出力する画素信号に代えて、３本に画素３１−１３の画素信号が供給される。そして、他の３本に画素３１−１５の画素信号が供給され、さらに他の１本に画素３１−１７の画素信号が供給されるように、スイッチが配置され、切り替えられる。

同様に、緑（Ｇ）の列においては、画素３１−１８の１６本の加重線のうち、画素３１−１８が出力する画素信号に代えて、３本に画素３１−１６の画素信号が供給される。そして、他の３本に画素３１−１４の画素信号が供給され、さらに他の１本に画素３１−１２の画素信号が供給されるように、スイッチが配置され、切り替えられる。

この場合にも、画素４１１−１１，４１１−１２は均等に配置される。

なお、個体撮像デバイス１は、例えばCCDイメージセンサで構成することもできる。また画素の色と配置も、上述した例に限られるものではない。

［撮像装置の構成］

以上の構成の固体撮像デバイス１は、デジタルカメラ、ビデオカメラなどの撮像装置に適用することができる。図１０は、撮像装置の構成を示すブロック図である。

この撮像装置６０１は、レンズ６１１、固体撮像デバイス６１２、信号処理部６１３、表示部６１４、ドライブ部６１５、制御部６１６、および記録部６１７を有している。

レンズ６１１は、被写体からの光を固体撮像デバイス６１２に入射する。固体撮像デバイス６１２は、上述した固体撮像デバイス１と同様の構成を有しており、ドライブ部６１５により駆動され、被写体からの光に対応する画像データを信号処理部６１３に出力する。信号処理部６１３は、固体撮像デバイス６１２からの画素信号に基づく画像信号を生成して、表示部６１４に出力し、表示させる。また画像データは、必要に応じて記録部６１７に記録される。制御部６１６は、ユーザからの指示に対応してドライブ部６１５や記録部６１７を制御する。

この撮像装置６０１の固体撮像デバイス６１２は、上述した個体撮像デバイス１と同じ構成を有しているので、加重加算を行う場合にも、消費電力を抑制することが可能になる。

なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

本技術は、以下のような構成もとることができる。
（１）
行方向および列方向に配列された複数の画素を有する画素アレイ部と、
複数の前記画素から読み出された画素信号をアナログ信号として加重加算する加重加算部と、
前記加重加算された前記画素信号をＡ／Ｄ変換するＡ／Ｄ変換部と、
Ａ／Ｄ変換された前記画素信号を演算する演算部と
を備える個体撮像デバイス。
（２）
前記行においては、第１の色と第２の色の前記画素が配置されており、
前記第１の色の加重の割合を表す数字の並びは、前記第２の色の加重の割合を表す数字の並びと反対である
前記（１）に記載の個体撮像デバイス。
（３）
前記加重加算部は、前記第１の色と前記第２の色のそれぞれについて、
１つの列の前記画素からの前記画素信号を読み出す１本の読み出し線に接続され、前記１本の読み出し線からの前記画素信号が入力される複数の加重線と、
前記各加重線に直列に接続されたコンデンサと、
１つの列の複数の前記加重線のうちの１本の前記加重線上に配置され、対応する列における前記読み出し線からの前記画素信号の前記コンデンサへの供給を制限する第１のスイッチと、
前記第１のスイッチにより前記画素信号の供給が制限された前記コンデンサに、同じ色の他の列における１本の前記加重線からの信号を供給する第２のスイッチと
を備える
前記（１）または（２）に記載の個体撮像デバイス。
（４）
前記第２のスイッチを介して同じ色の他の列に前記画素信号を供給する列の前記加重線には、前記第２のスイッチを介して同じ色の他の列に前記画素信号を供給するとき、対応する列の前記コンデンサへの前記画素信号の供給を制限する第３のスイッチを
さらに備える
前記（１）、（２）または（３）に記載の個体撮像デバイス。
（５）
前記第１の色の加重の割合は３：１であり、前記第２の色の加重の割合は１：３である
前記（１）乃至（４）のいずれかに記載の個体撮像デバイス。
（６）
前記第１の色の加重の割合は９：３：３：１であり、前記第２の色の加重の割合は１：３：３：９である
前記（１）乃至（４）のいずれかに記載の個体撮像デバイス。
（７）
画素アレイ部に行方向および列方向に配列された複数の画素から読み出された画素信号をアナログ信号として加重加算し、
前記加重加算された画素信号をＡ／Ｄ変換し、
Ａ／Ｄ変換された画素信号を演算する
撮像方法。
（８）
レンズからの光を光電変換する固体撮像デバイスと、
前記固体撮像デバイスからの画像信号に基づく画像を表示する表示部と
を備え、
前記個体撮像デバイスは、
行方向および列方向に配列された複数の画素を有する画素アレイ部と、
複数の前記画素から読み出された画素信号をアナログ信号として加重加算する加重加算部と、
前記加重加算された前記画素信号をＡ／Ｄ変換するＡ／Ｄ変換部と、
Ａ／Ｄ変換された前記画素信号を演算する演算部と
を備える撮像装置。

１ 固体撮像デバイス， １１ 画素アレイ部， １２ 垂直走査回路， １４ カラム処理部， １５ 水平走査回路， １６ 基準電圧発生部， １７ デジタル演算部， ３１ 画素， ５１ 加重加算部， ６１ コンパレータ， １０１ 加重線， １０３ スイッチ， １０４ コンデンサ， １０５乃至１０８ スイッチ

Claims (8)

1. 行方向および列方向に配列された複数の画素を有する画素アレイ部と、
   複数の前記画素から読み出された画素信号をアナログ信号として加重加算する加重加算部と、
   前記加重加算された前記画素信号をＡ／Ｄ変換するＡ／Ｄ変換部と、
   Ａ／Ｄ変換された前記画素信号を演算する演算部と
   を備える個体撮像デバイス。
2. 前記行においては、第１の色と第２の色の前記画素が配置されており、
   前記第１の色の加重の割合を表す数字の並びは、前記第２の色の加重の割合を表す数字の並びと反対である
   請求項１に記載の個体撮像デバイス。
3. 前記加重加算部は、前記第１の色と前記第２の色のそれぞれについて、
   １つの列の前記画素からの前記画素信号を読み出す１本の読み出し線に接続され、前記１本の読み出し線からの前記画素信号が入力される複数の加重線と、
   前記各加重線に直列に接続されたコンデンサと、
   １つの列の複数の前記加重線のうちの１本の前記加重線上に配置され、対応する列における前記読み出し線からの前記画素信号の前記コンデンサへの供給を制限する第１のスイッチと、
   前記第１のスイッチにより前記画素信号の供給が制限された前記コンデンサに、同じ色の他の列における１本の前記加重線からの信号を供給する第２のスイッチと
   を備える
   請求項２に記載の個体撮像デバイス。
4. 前記第２のスイッチを介して同じ色の他の列に前記画素信号を供給する列の前記加重線には、前記第２のスイッチを介して同じ色の他の列に前記画素信号を供給するとき、対応する列の前記コンデンサへの前記画素信号の供給を制限する第３のスイッチを
   さらに備える
   請求項３に記載の個体撮像デバイス。
5. 前記第１の色の加重の割合は３：１であり、前記第２の色の加重の割合は１：３である
   請求項４に記載の個体撮像デバイス。
6. 前記第１の色の加重の割合は９：３：３：１であり、前記第２の色の加重の割合は１：３：３：９である
   請求項４に記載の個体撮像デバイス。
7. 画素アレイ部に行方向および列方向に配列された複数の画素から読み出された画素信号をアナログ信号として加重加算し、
   前記加重加算された画素信号をＡ／Ｄ変換し、
   Ａ／Ｄ変換された画素信号を演算する
   撮像方法。
8. レンズからの光を光電変換する固体撮像デバイスと、
   前記固体撮像デバイスからの画像信号に基づく画像を表示する表示部と
   を備え、
   前記個体撮像デバイスは、
   行方向および列方向に配列された複数の画素を有する画素アレイ部と、
   複数の前記画素から読み出された画素信号をアナログ信号として加重加算する加重加算部と、
   前記加重加算された前記画素信号をＡ／Ｄ変換するＡ／Ｄ変換部と、
   Ａ／Ｄ変換された前記画素信号を演算する演算部と
   を備える撮像装置。

Images