JP2006345330A

JP2006345330A - 撮像装置

Info

Publication number: JP2006345330A
Application number: JP2005170289A
Authority: JP
Inventors: Hironori Ueki; 広則植木; Takeo Shiba; 健夫芝
Original assignee: Hitachi Medical Corp
Current assignee: Hitachi Healthcare Manufacturing Ltd
Priority date: 2005-06-10
Filing date: 2005-06-10
Publication date: 2006-12-21

Abstract

【課題】Ｘ線FPD(Flat Panel Detector)等で必要とされる画素加算やゲイン切り替えに対応した，高S/Nの撮像装置を提供する。
【解決手段】加算画素数の最小公倍数に相当する複数の画素にわたって共通容量を設け，前記複数画素で検出された信号電荷を共通容量に同時に出力して加算する。共通容量に個別容量を付加してトータル容量を変化させ，ゲイン切り替えを行う。
【選択図】図１

Description

本発明は各種カメラやＸ線センサ等に利用されている撮像装置に関するものであり，特に解像度を落として高速撮影を行った場合に撮影画像のＳ／Ｎを向上するための技術に関するものである。

Ｘ線診断装置の分野では近年平面型のＸ線センサが開発されており，Ｘ線FPD（Flat Panel Detector）と呼ばれる。Ｘ線FPDは光センサパネルの前面にCsI等のシンチレータを配置したものが一般的であり，間接検出型センサと呼ばれる。間接検出型センサの他にも，シンチレータの代わりにa-Se等の光導電体材料を用いた直接検出型センサや，シンチレータと光導電体材料を組み合わせたハイブリッド型センサ等がある。間接検出型センサで使用される光センサパネルは，フォトダイオードアレイと信号読出し回路等で構成される。フォトダイオードアレイは多数のフォトダイオード素子をマトリクス状に配置したものであり，そのマトリクスサイズは通常3000×3000素子程度である。またＸ線FPDの有功入力面サイズは通常40cm×40cm程度である。各フォトダイオード素子には，信号を読み出すためのスイッチ素子が配置される。このように各画素がフォトダイオード素子とスイッチ素子で構成されるセンサはPPS(Passive Pixel Sensor)方式と呼ばれる。PPS方式の他に画素中にアンプ回路を内蔵したセンサがあり，APS(Active Pixel Sensor)方式と呼ばれる。以下に両方式の概略を説明する。

図８は，一般的なPPS方式の光センサパネルにおける画素の構成を示したものである。ただし簡単のため，２つの画素200aおよび200bのみを示した。なお以下では画素200aを対象に，その構成および動作を説明するが，これらは全ての画素に対して共通である。画素200aにはフォトダイオード１a，画素スイッチ5a，電源端子7a等が含まれる。画素スイッチ5aのゲートには読み出し用ゲートライン12aが接続されている。読出し用ゲートライン12aには外部から電圧が供給できるようになっており，電圧制御によって画素スイッチ5aのオン・オフを切り替えられる。画素スイッチ5aの一端にはフォトダイオード１a，他端にはデータライン13が接続されている。フォトダイオード1aには電源端子7aを通して逆バイアスの電圧が付加されている。画素スイッチ5aがオフの場合，光の入力によってフォトダイオード1aに流れた電荷は，フォトダイオード1aの図示しない接合容量に蓄積される。上記電荷は光によって発生した信号電荷に相当する。画素スイッチ5aがオンの場合，上記信号電荷はデータライン13を通して読み出される。またフォトダイオード1aの両端電圧はデータライン13に付加されている基準電圧によってリセットされる。画素スイッチを5a，5b,・・・と順次切り替えることにより，各画素で検出された信号電荷を，共通のデータライン13を通して順次読み出すことができる。

図９は，一般的なAPS方式の光センサパネルにおける画素の構成を示したものである。ただし簡単のため，２つの画素200aおよび200bのみを示した。なお以下では画素200aを対象に，その構成および動作を説明するが，これらは全ての画素に対して共通である。画素200aにはフォトダイオード１a，電荷転送スイッチ2a，個別容量14a, 画素アンプ4a, 画素スイッチ5a, リセットスイッチ6a, 電源端子7a等が含まれる。電荷転送スイッチ2a, 画素スイッチ5a, リセットスイッチ6aのゲートには，それぞれ電荷転送用ゲートライン10a, 読み出し用ゲートライン12a, リセット用ゲートライン11aが接続されている。電荷転送用ゲートライン10a, 読み出し用ゲートライン12a, リセット用ゲートライン11aには外部から電圧が供給できるようになっており，電圧制御によって電荷転送スイッチ2a, 画素スイッチ5a, リセットスイッチ6aのオン・オフをそれぞれ切り替えられる。フォトダイオード1aで光を検出する際には，まず電荷転送スイッチ2aおよびリセットスイッチ6aが同時にオンにされる。このとき電源端子7aから供給される電圧により個別容量14aの両端電圧はリセットされ，またフォトダイオード1aは完全に空乏化される。上記リセット作業終了後，電荷転送スイッチ2aおよびリセットスイッチ6aはオフにされる。電荷転送スイッチ2aがオフになると同時に，フォトダイオード1aには光の入力で発生した信号電荷の蓄積が開始される。電荷転送スイッチ2aがオフの期間に蓄積された信号電荷は，電荷転送スイッチ2aのオンにより個別容量14aに転送される。上記転送に伴う個別容量14aの両端電圧の変化は，信号電圧に相当する。この状態で画素スイッチ5aをオンにすると画素アンプ4aおよび電流アンプ40によりソースフォロア回路が形成され，上記信号電圧はアンプ4aを介してデータライン13に出力される。

PPS方式の欠点は，画素スイッチ5をオンにした際に，データライン13の寄生容量やフォトダイオード1の接合容量によって大きなノイズ電荷が発生する点にある。このような回路ノイズは一般にkTCノイズと呼ばれている。APS方式では画素アンプ4による増幅作用により，回路ノイズの入力換算値を低減できる。従ってＳ／Ｎを向上できる利点がある。

Ｘ線FPDでは，撮影対象や用途に応じて解像度を変化させる必要がある。例えば一般撮影のように高い解像度の静止画像を取得する際には，全ての画素（例えば3000×3000画素）をフルに利用して撮影するのが一般的である。これに対してＸ線透視のように少ないＸ線量で動画像を取得する際には，2×2画素，または3×3画素分のデータを加算して１画素のデータとして出力する場合が一般的である。以下ではこのような信号の加算を画素加算と呼ぶ。画素加算時は解像度が低下するものの，１画素当りに入射するＸ線のフォトン数が増加するため，Ｘ線量子ノイズの対信号比を低減してＳ／Ｎを向上できる利点がある。またトータルの画素数が縮小するため，動画撮影等の高速信号読出しに対応できる利点がある。PPS方式では，例えば図８において画素スイッチ5aおよび5bを同時にオンにすることで，フォトダイオード1a, 1bに蓄積された信号電荷を同時にデータライン１３に出力できる。同様にして，同時にオンにする画素スイッチ5の数を変えることで，紙面上下方向に加算する画素数を容易に実現できる利点がある。なお紙面水平方向の画素加算は，信号電荷を読み出した後で，図示しない公知の加算回路等を用いて容易に実現できる。

APS方式を利用した撮像装置の公知例として，特許文献１がある。特許文献１では１つの画素にゲインの異なる複数の画素アンプを内蔵し，ゲインを切り替える方法が記載されている。PPS方式では上記ゲイン切り替えは後段の信号読出し回路で実施されるが，kTCノイズは信号読出し回路より前段で発生するため，ゲインを高くしてもＳ／Ｎの向上には限界があるという問題がある。従って上記公知例のような画素アンプによるゲイン切り替えはＳ／Ｎ向上に有功である。

特開2003-134396

特許文献１の例では撮像装置の高Ｓ／Ｎ化が可能であるものの，各画素に複数のアンプを内蔵するため，１画素の面積に占めるフォトダイオードの受光面積（以下，フィルファクタとする）が縮小し，感度が低下するという課題があった。

Ｘ線ＦＰＤ等で使用される画素加算はPPS方式では容易に実現できたが，APS方式では実現が困難である。これは図９において画素スイッチ5aおよび5bを同時にオンにしても各画素の出力電圧が加算されずに，最大電圧が出力されてしまうことに起因する。このため，主にデジタルカメラ等で使用されるAPS方式のCMOSセンサでは，画素を加算する代わりに間引いて出力するのが一般的である。しかし上記のような間引き読出しをＸ線ＦＰＤに適用した場合，画素加算によるＳ／Ｎ向上効果が得られない問題がある。また，間引かれる画素に入射したＸ線は診断に活用されないため，被検者の無効被曝が発生するという課題があった。

本発明の目的は，APS方式を採用した撮像装置においてフィルファクタの縮小による感度低下を伴うことなく，高Ｓ／Ｎのゲイン切り替えを実現することにある。
本発明の別の目的は，APS方式を採用した撮像装置において画素加算を実現し，高Ｓ／Ｎの動画像を得るための技術を提供することにある。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば，以下のとおりである。

（手段１）
光信号を電荷信号に変換する光電変換手段と，前記光電変換手段に電気的に接続されたスイッチ手段とを含む画素と，複数配置された前記画素に対して前記スイッチ手段を制御して前記電荷信号を読み出す画素を選択する画素選択手段と，前記光電変換手段に前記スイッチ手段を介して電気的に接続され前記画素選択手段で選択された単数または複数の画素で検出された電荷信号を共通に蓄積する容量と，前記容量に電気的に接続された増幅手段と，前記増幅手段に電気的に接続された信号読出し回路を有する撮像装置において，前記画素選択手段が略同時に選択する画素の個数をN1，N2, ・・・, Nk (但しkは２以上の自然数，i≠jのときNi≠Nj)の中から選択できる機能を有し，前記容量がN1，N2, ・・・, Nkの最小公倍数であるM個の画素に対して共通に配置されていることを特徴とする撮像装置である。これにより，APS方式の撮像装置において，画素加算を容易に実現できる。またN1，N2, ・・・, Nk個のうち任意の画素数に対して画素加算が実現できる。その結果，被検者の無効被曝を発生させることなく，任意の解像度に対して高Ｓ／Ｎの撮影が実現できる。

（手段２）
光信号を電荷信号に変換する光電変換手段と，前記光電変換手段に電気的に接続された第１のスイッチ手段とを含む画素と，複数配置された前記画素に対して前記第１のスイッチ手段を制御して前記電荷信号を読み出す画素を選択する画素選択手段と，前記光電変換手段に前記第１のスイッチ手段を介して電気的に接続され前記画素選択手段で選択された単数または複数の画素で検出された電荷信号を共通に蓄積する第１の容量と，前記第１の容量に電気的に接続された増幅手段と，前記増幅手段に電気的に接続された信号読出し回路を有する撮像装置において，前記増幅手段が前記第１の容量に対して複数個用意されており，前記第１の容量と前記複数の増幅手段の間に個別に設けられた第２のスイッチ手段と，前記第２のスイッチ手段と前記増幅手段の間に個別に設けられた第２の容量と，前記第２のスイッチ手段を制御して前記第１の容量と前記第２の容量との接続を制御する容量選択手段とを有することを特徴とする撮像装置である。これによりAPS方式の撮像装置において，画素加算を容易に実現できる。また画素アンプによるゲイン切り替えを，フィルファクタの低下を伴うことなく実現できる。その結果，画素加算による高Ｓ／Ｎ化とゲイン切り替えによるダイナミックレンジの拡大を同時に実現できる。

（手段３）
手段２の撮像装置において，前記画素選択手段が略同時に選択する画素の個数をN1，N2, ・・・, Nk (但しkは２以上の自然数，i≠jのときNi≠Nj)の中から選択できる機能を有し，前記第１の容量がN1，N2, ・・・, Nkの最小公倍数であるM個の画素に対して共通に配置されていることを特徴とする撮像装置である。これにより，N1，N2, ・・・, Nk個のうち任意の画素数に対して画素加算が実現できる。

（手段４）
手段３に記載の撮像装置において，前記第１の容量に対して用意される前記第２の容量の個数が前記最小公倍数Mであり，前記M個の画素のそれぞれに前記第２のスイッチ手段と前記第２の容量がそれぞれ１個ずつ含まれることを特徴とする撮像装置である。これにより，１画素に１つの画素アンプを内蔵した場合も，画素アンプによるゲイン切り替えが実現できる。

（手段５）
手段２〜４に記載の撮像装置において，前記第２の容量の一部または全部が異なる静電容量を有することを特徴とする撮像装置である。これにより，前記第２の容量に応じて選択できるゲインの種類を拡大できる。

（手段６）
手段２〜５に記載の撮像装置において，前記容量選択手段が複数個の前記第２の容量を略同時に選択する機能を有することを特徴とする撮像装置である。これにより，前記第２の容量の組合せに応じて，選択できるゲインの種類を拡大できる。

（手段７）
手段１〜６に記載の撮像装置において，前記画素がアレイ状に配置されており，前記画素選択手段が略同時に選択するN1，N2, ・・・, Nk個の画素が前記アレイの一方向のみに配列されていると共に，前記配列方向と直交する方向の異なる位置で検出された複数の信号を加算する加算手段を有することを特徴とする撮像装置である。これにより，縦方向および横方向の画素加算をアナログ信号の段階で実現できるため，信号読出しを高速化できる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば，以下の通りである。
画素加算およびゲイン切り替えが可能な，高Ｓ／Ｎの撮像装置を提供できる。

以下，本発明の実施形態を図面に基づいて詳細に説明する。

図１は実施例１に係る撮像装置において，画素の配置および構成を示す概略図である。実施の形態１に係る撮像装置では，２×２画素加算および３×３画素加算の２種類の画素加算モードを有している。また加算を行なわないノーマルモードでの撮影も可能である。上記加算は紙面上下方向の加算（以下，垂直加算とする）と，紙面左右方向の加算（以下，水平加算とする）の併用にて実施される。なお水平加算の方法については後述し，ここでは垂直加算の方法について説明する。垂直加算では，垂直方向の画素加算数が２個または３個であるため，両者の最小公倍数である６個の画素に対して共通容量3が配置される。６個のフォトダイオード1a〜1fはそれぞれ電荷転送スイッチ2a〜2fを介して共通容量3に接続されている。電荷転送スイッチ2a〜2fの各ゲートには，それぞれ電荷転送用ゲートライン10a〜10fが接続されており，各スイッチのオン・オフを制御できる。また共通容量3には画素アンプ4が接続されており，画素アンプ4の出力には画素スイッチ5を介してデータライン13に接続されている。画素アンプ4の入力には，入力信号をリセットするためのリセットスイッチ6（ただし，図１ではリセットスイッチ6を省略している）が接続されている。リセットスイッチ6および画素スイッチ5のゲートには，それぞれリセット用ゲートライン11および読出し用ゲートライン12が接続されており，各スイッチのオン・オフを制御できる。

ノーマルモードの撮影では，電荷転送用ラインを通して電荷転送スイッチが2a, 2b, ・・・, 2fの順番で１個ずつオン・オフされる。ただしノーマルモードでは同時に２つ以上の電荷転送スイッチがオンにされることはなく，例えば電荷転送スイッチ2aがオンの場合は他の電荷転送スイッチ2b〜2fは全てオフになっている。電荷転送スイッチ2aがオンになると，フォトダイオード2aに蓄積されていた信号電荷は共通容量3に転送される。このとき生じた共通容量3の両端電圧の変化は画素アンプ4によって増幅され，画素スイッチ5を介してゲートライン13に出力される。同様の信号読出しはフォトダイオード1b〜1fに対しても順次繰り返される。

２×２画素加算モードの撮影では，電荷転送用ラインを通して電荷転送スイッチが２個ずつ同時に2a+2b, 2c+2d, 2e+2fの順番でオン・オフされる。ただし，例えば2aと2bが同時にオンになっている場合は，他の電荷転送スイッチ2c〜2fは全てオフになっている。電荷転送スイッチ2aおよび2bが同時にオンになると，フォトダイオード1aおよび1bに蓄積されていた信号電荷は共通容量3に同時に転送され，加算される。このとき生じた共通容量3の両端電圧の変化はノーマルモードと同様の手順で増幅され，ゲートライン13に出力される。同様の信号読出しはフォトダイオード1c+1d, 1e+1fに対しても順次繰り返される。

３×３画素加算モードの撮影では，電荷転送用ラインを通して電荷転送スイッチが３個ずつ同時に2a+2b+2c, 2d+2e+2fの順番でオン・オフされる。その他の信号読出し手順に関しては，ノーマルモードおよび２×２画素加算モードと同様である。

図２は実施例１に係る撮像装置において，画素の回路構成を示す回路図である。ただし図２では簡単のためフォトダイオード1a, 1bを有する画素200a, 200bの回路図のみを示したが，フォトダイオード1c〜1fを有する画素200c〜200fは画素200bと同様の回路構成を有する。図２に示した回路と図９に示した一般的なAPS方式の回路の相違点は，図９では画素毎に用意されていた画素アンプ4，画素スイッチ5，リセットスイッチ6，および電源端子7が図２では画素200aだけに含まれている点，図９では個別容量14が画素毎に用意されていたが図２では６つの画素200a〜200fに対して１つの共通容量3が共有化されている点である。なお回路図による記載の関係上，図２では共通容量3は画素200aのみに含まれているが，実際には図１に示したように画素200a〜200fに渡って配置される。また共通容量3には電荷転送スイッチ2a〜2fを介してフォトダイオード1a〜1fがそれぞれ接続されている。

図３は実施例１に係る撮像装置の全体構成を示す概略図である。本撮像装置はセンサ基板30，ゲートドライバ31，信号読み出しブロック32，撮影制御手段300，撮影条件設定手段301，フレームメモリ302，画像表示手段303等から構成されている。またセンサ基板30上には画素200，データライン13，電荷転送用ゲートライン10，リセット用ゲートライン11，読み出し用ゲートライン12等が装備されている。共通容量3を共有する画素200a〜200fは画素ブロック201を形成する。ただし図３では省略のため２つの画素ブロック201のみを示してある。なお図３では簡単のため画素200のマトリクスサイズを12×12個としたが，Ｘ線FPD用の撮像装置を想定した場合の代表的なマトリクスサイズは3072×3072個である。また画素200の配列ピッチの代表値は130μmであり，このとき受光面の全体サイズは399.36mm四方である。

更に図３では信号読出しブロック32に入力するデータライン13の本数を４本としているが，入力本数の代表値は128本である。センサ基板30は図示しないガラス基板上に形成されたアモルファスシリコンまたはポリシリコンで構成されており，画素200中に含まれる各種トランジスタは公知のＴＦＴプロセスにて作製されている。ただしセンサ基板30の構成は上記例に限定されるものではなく，例えば結晶シリコンを基板として，各種トランジスタを公知のＭＯＳプロセス等で作製しても良い。センサ基板30に結晶シリコンを使用する場合は，大面積化のために複数枚の結晶シリコン基板を並べても良い。なおＸ線FPD用の撮像装置では，センサ基板30の前面にＸ線を光に変換するための図示しないシンチレータが配置される。シンチレータ材料の代表的な例にはCsI, Gd₂O₂S等がある。

撮影時には，撮影モード（静止画撮影，動画撮影），画素加算モード（ノーマルモード，２×２画素加算モード，３×３画素加算モード等のモード）等に代表される各種撮影条件が，撮影条件設定手段301を通して指定される。なお撮影条件設定手段301には，専用コンソールや汎用コンピュータ等が利用できる。撮影条件が設定されると，撮影制御手段300はゲートドライバ31および信号読出しブロック32に撮影開始の指示を与える。撮影が開始されるとゲートドライバ31はデータライン13，電荷転送用ゲートライン10，リセット用ゲートライン11を通して各画素200に後述するタイミング信号を与えて，光の検出および信号読出しの制御を開始する。各画素200で計測された信号はデータライン13に出力され，信号読出しブロック32によって読み出される。信号読出しブロック32は入力信号を後述する方法で読み出し，デジタル信号に変換した後にフレームメモリ302に出力する。フレームメモリ302に記録された画像データは，モニタ等の公知の画像表示手段303によって表示される。

図４は実施例１に係る撮像装置において，画素200aと信号読出しブロック32の関係を示す回路図である。信号読出しブロック32はCDS (Correlated Double Sampling)回路400，２入力加算器45, ３入力加算器46，マルチプレクサ47，ＡＤ変換機48等から構成される。またCDS回路400はリセットサンプルスイッチ41r, リセットホールド容量42r, リセットバッファアンプ43r, 信号サンプルスイッチ41s，信号ホールド容量42s，信号バッファアンプ43s，減算器44で構成される。以下，図４を用いて画素200aにおける光の検出と，信号読出しブロック32による信号読み出し動作を説明する。なお静止画撮影モードと動画撮影モードで動作が異なる場合は，それぞれの場合について適宜説明する。

まず画素200aにおける光の検出方法について述べる。はじめに，リセットスイッチ6と電荷転送スイッチ2aを同時にオンにする。このとき電源端子7から供給される電圧により共通容量3の両端電圧はリセットされ，またフォトダイオード1aは完全に空乏化される。次に上記リセット作業が終了した後にスイッチ2aおよびリセットスイッチ6をオフに戻す。スイッチ2aのオフにより，フォトダイオード1aで発生した光電流の蓄積が開始される。なお上記リセット作業は，静止画撮影時はセンサ基板30上の全画素に対して同時に実施される。この場合，全ての画素ブロック201に対してリセットスイッチ6および電荷転送スイッチ2a〜2fが同時にオンにされる。また動画撮影時においては，上記リセット作業は信号を読み出す画素に対して，信号読み出し直後に実施される。例えば２×２画素加算モードでは，画素200aと200aに対する信号読み出しが終了した直後にリセットスイッチ6および電荷転送スイッチ2a, 2bが同時にオンにされ，リセットが実施される。上記リセットが終了するとフォトダイオード1aおよび1bによる光電流の蓄積が再び開始される。また同時に，画素200cと200dの信号の読出しが開始される。

次に信号読出しブロック32による信号読み出し動作について説明する。なお以下の信号読出し動作は静止画撮影モードおよび動画撮影モードで共通である。信号読出しはセンサ基板30の最も上段の行に存在する画素200から最も下段の行に存在する画素200に向けて順次読み出される。ただし上記信号読出しは，ノーマルモードでは１行ずつ同時に行われ，２×２画素加算モードおよび３×３画素加算モードではそれぞれ２行，３行ずつ同時に行われる。また同一行に存在する画素200で検出された信号は，信号読出しブロック32に同時に出力され，並列して読み出される。信号読出し時は，まずリセットスイッチ6のみをオン・オフして共通容量3の両端電圧をリセットした後に画素スイッチ5をオンにする。このとき画素アンプ4と電流アンプ40で構成されるソースフォロア回路により，上記リセット電圧がデータライン13に出力される。ただし，上記出力電圧には画素アンプ4のゲイン（〜1）が積算されている。

続いてリセットサンプルスイッチ41rをオンにして上記リセット電圧をリセットホールド容量42rに転送した上でリセットサンプルスイッチ41rをオフに戻す。以上の動作によりリセット電圧がサンプルホールドされ，リセットバッファアンプ43rより出力される。次に電荷転送スイッチ2aをオンにしてフォトダイオード1aに蓄積されていた信号電荷を共通容量3に転送する。このとき発生した共通容量3の両端電圧を以下では計測電圧とする。計測電圧とリセット電圧の差分は信号電圧に相当する。なお，２×２画素加算モードでは電荷転送スイッチ2aと2b, ３×３画素加算モードでは電荷転送スイッチ2a〜2cを同時にオンにすることにより，共通容量3には信号電荷の加算値が転送される。次に画素スイッチ5をオンにして計測電圧をデータライン13に出力した後に信号サンプルスイッチ41sをオン・オフさせることで，上記計測電圧を信号ホールド容量42sに転送する。

以上の動作により計測電圧がサンプルホールドされ，信号バッファアンプ43sより出力される。この時点で減算器44は計測電圧とリセット電圧の差分である信号電圧を出力する。CDS回路400はセンサ基板30上の全てのデータライン13に対して設けられており，CDS回路による上記の動作は，全てのデータライン13に対して同時に実施される。CDS回路の出力側には隣接して入力される２つの信号を加算するための公知の２入力加算器45, および隣接する３つの信号を加算するための公知の３入力加算器46が接続されている。ノーマルモードでは２入力加算器45および３入力加算器46を作動させずに，個々のデータライン13より入力された信号電圧が直接マルチプレクサ47に入力される。また２×２画素加算モード，および３×３画素加算モードではそれぞれ２入力加算器45, ３入力加算器46のみを作動させて加算信号をマルチプレクサ47に入力する。マルチプレクサ47は入力された信号電圧を時系列に順次選択してＡＤ変換器48に出力する。ＡＤ変換器48は入力されたアナログ信号をデジタル信号に変換して出力する。なお，１つのマルチプレクサ47に入力される信号数の代表値は128であり，各マルチプレクサ47に対して信号読出しブロック32が形成される。

以上，実施例１に示した撮像装置を用いれば，APS方式の撮像装置において，画素加算を容易に実現できる。また２×２画素加算モード，３×３画素加算モード等，複数の画像加算モードを対象とした画素加算が実現できる。このような撮像装置をＸ線FPDに適用した場合，被検者の無効被曝を発生させることなく，任意の解像度に対して高Ｓ／Ｎの撮影が実現できる。また画素加算によって信号読出しを高速化できる。

図５は，実施例２に係る撮像装置において，画素の配置および構成を示す概略図である。実施例２に係る撮影装置の全体構成および動作方法は実施例１で説明したものと同一であるため，以下では相違点のみを説明する。図５に示される画素構成の，図１に示される画素構成に対する相違点は，画素ブロック201に含まれる全ての画素に対して画素アンプ4a〜4e，画素スイッチ5a〜5e，電荷転送用ゲートライン10a〜10f，リセット用ゲートライン11a〜11f，および読み出し用ゲートライン12a〜12fが設けられている点，各画素に個別容量14a〜14fが設けられている点，共通容量3と個別容量14a〜14fの間にそれぞれゲイン選択スイッチ8a〜8fが設けられている点，ゲイン選択スイッチ8a〜8fを制御するためのゲイン選択用ゲートライン15a〜15fが設けられている点である。フォトダイオード1a〜1fに蓄積された信号電荷のうち，電荷転送スイッチ2a〜2fを通して選択された単数または複数のフォトダイオードの信号電荷が共通容量3に転送されるのは実施例１と同様であるが，このときゲイン選択スイッチ8a〜8fを同時に選択することで，データライン13に出力される信号電圧が切り替えられる。このような信号電圧の切り替えはゲインの切り替えに相当する。

例えば共通容量3の静電容量をC，個別容量14a〜14fの静電容量をそれぞれCa〜Cfとし，ゲイン選択スイッチ8aのみを選択すると，画素アンプ4aに入力される信号電圧はQ/(C+Ca)となる。ただしQはフォトダイオードから共通容量3側に転送される信号電荷とする。従って静電容量Ca〜Cfをそれぞれ異なる値で作製すれば，ゲイン選択スイッチ8a〜8fの選択により，信号電圧をそれぞれQ/(C+Ca)〜Q/(C+Cf)と切り替えられる。上記出力電圧はそれぞれ画素アンプ4a〜4fに入力され，画素スイッチ5を介してデータライン13に出力される。また複数のゲイン選択スイッチ8a〜8fを同時に選択しても良い。例えばゲイン選択スイッチ8aおよび8bを同時に選択すると信号電圧はQ/(C+Ca+Cb)となる。このように複数のゲイン選択スイッチを組み合わせることで，種々のゲインを実現できる。なお複数のゲイン選択スイッチを選択する場合は，ゲイン選択スイッチがオンになっている複数の画素のうちどれか１つの画素に属する画素スイッチをオンにすることで，信号電圧をデータライン13に出力できる。

図６は，実施例２に係る撮像装置において，画素の回路構成を示す回路図である。ゲイン選択スイッチ8a〜8fは撮影条件設定手段301を通して予め指定されている。指定されなかったゲイン選択スイッチを有する画素では，ゲイン選択スイッチおよび画素スイッチは撮影期間中において常にオフの状態に固定される。また指定されたゲイン選択スイッチのオン・オフのタイミングは，同一の画素ブロック201内に存在する電荷転送スイッチのタイミングのオン・オフと同期して制御される。例えばゲイン選択スイッチ8bのみが選択されている状態で，２×２画素加算モードにおいてフォトダイオード1a および1bから同時に信号電荷を読み出すような場合を考える。この場合，リセット作業時においてはリセットスイッチ6aと電荷転送スイッチ2a, 2b，およびゲイン選択スイッチ8bを同時にオンにすることで，共通容量3と個別容量14bの両端電圧をリセットし，フォトダイオード1a および1bを完全空乏化できる。また信号電荷を読み出す場合は，電荷転送スイッチ2a, 2b，およびゲイン選択スイッチ8bを同時にオンにすることで，フォトダイオード1a および1bに蓄積された信号電荷を共通容量3および個別容量14bに転送できる。

図７は，実施例２に係る撮像装置において，画素の配置および構成の別の例を示す概略図である。図７に示される画素構成の，図１に示される画素構成に対する相違点は，画素アンプ4a, 4d，画素スイッチ5a, 5d，リセット用ゲートライン11a, 11d，読み出し用ゲートライン12a, 12d，個別容量14a, 14d, ゲイン選択スイッチ8a, 8d, およびゲイン選択用ゲートライン15a, 15dが該当する画素のみに配置されている点である。また該当しない画素のフォトダイオード1b, 1c, 1e, 1fは該当する画素のフォトダイオード1a, 1eに比べて大きな受光面積でレイアウトされている。図７の構成ではゲイン選択スイッチ8a, 8dを個別に選択した場合と，両方選択した場合の３種類のゲイン切り替えが可能である。多数のゲイン切り替えを必要としないシステムでは，本例のようなレイアウトを採用することにより，一部の画素でフィルファクタを拡大し，高感度化を実現できる。

以上，実施例２に示した撮像装置を用いれば，APS方式の撮像装置において画素加算を容易に実現できる。また２×２画素加算モード，３×３画素加算モード等，複数の画像加算モードを対象とした画素加算が実現できる。更に画素アンプによる多数のゲイン切り替えを，フィルファクタの低下を伴うことなく実現できる。このような撮像装置をＸ線FPDに適用した場合，被検者の無効被曝を発生させることなく，任意の解像度に対して高Ｓ／Ｎの撮影が実現できる。また画素加算によって信号読出しを高速化できる。更に被写体の撮影部位や撮影モードに応じてゲイン切り替えを実施できる。特にＸ線透視において画素加算および高ゲインへの切り替えを併用することで，少ないＸ線量で高いＳ／Ｎの測定ができるため，被検者の被曝を低減できる。

以上，実施例１および２を用いて本発明に係る撮像装置の例を示したが，本発明はこれらに限定されるものではなく，その要旨を逸脱しない範囲において種々変更しうることはいうまでもない。例えばここでは画素加算モードとして２×２画素加算モード，および３×３画素加算モードのみへ対応させる例を示したが，同時に４×４画素加算モード等へ対応させても良い。この場合，２と３と４の最小公倍数である１２個の画素に対して共通容量3を設けることで，全ての画素加算モードに対応した撮影が可能である。

実施の形態１に係る撮像装置において，画素の配置および構成を示す概略図である。実施の形態１に係る撮像装置において，画素の回路構成を示す回路図である。実施の形態１に係る撮像装置の全体構成を示す概略図である。実施の形態１に係る撮像装置において，画素200aと信号読出しブロック32の関係を示す回路図である。実施の形態２に係る撮像装置において，画素の配置および構成を示す概略図である。実施の形態２に係る撮像装置において，画素の回路構成を示す回路図である。実施の形態２に係る撮像装置において，画素の配置および構成の別の例を示す概略図である。一般的なPPS方式の光センサパネルにおける画素の構成を示した図である。一般的なAPS方式の光センサパネルにおける画素の構成を示した図である。

符号の説明

１・・・フォトダイオード，
２・・・電荷転送スイッチ，
３・・・共通容量，
４・・・画素アンプ，
５・・・画素スイッチ，
６・・・リセットスイッチ，
７・・・電源端子，
８・・・ゲイン選択スイッチ，
１０・・・電荷転送用ゲートライン，
１１・・・リセット用ゲートライン，
１２・・・読み出し用ゲートライン，
１３・・・データライン，
１４・・・個別容量，
１５・・・ゲイン選択用ゲートライン，
３０・・・センサ基板，
３１・・・ゲートドライバ，
３２・・・信号読出しブロック，
４０・・・電流アンプ，
４１r・・・リセットサンプルスイッチ，
４１s・・・信号サンプルスイッチ，
４２r・・・リセットホールド容量，
４２s・・・信号ホールド容量，
４３r・・・リセットバッファアンプ，
４３s・・・信号バッファアンプ，
４４・・・減算器，
４５・・・２入力加算器，
４６・・・３入力加算器，
４７・・・マルチプレクサ，
４８・・・ＡＤ変換器，
２００・・・画素，
２０１・・・画素ブロック，
３００・・・撮影制御手段，
３０１・・・撮影条件設定手段，
３０２・・・フレームメモリ，
３０３・・・画素表示手段，
４００・・・ＣＤＳ回路。

Claims

光信号を電荷信号に変換する光電変換手段と，前記光電変換手段に電気的に接続されたスイッチ手段とを含む画素と，複数配置された前記画素に対して前記スイッチ手段を制御して前記電荷信号を読み出す画素を選択する画素選択手段と，前記光電変換手段に前記スイッチ手段を介して電気的に接続され前記画素選択手段で選択された単数または複数の画素で検出された電荷信号を共通に蓄積する容量と，前記容量に電気的に接続された増幅手段と，前記増幅手段に電気的に接続された信号読出し回路を有する撮像装置において，前記画素選択手段が略同時に選択する画素の個数をN1，N2, ・・・, Nk (但しkは２以上の自然数，i≠jのときNi≠Nj)の中から選択できる機能を有し，前記容量がN1，N2, ・・・, Nkの最小公倍数であるM個の画素に対して共通に配置されていることを特徴とする撮像装置。
光信号を電荷信号に変換する光電変換手段と，前記光電変換手段に電気的に接続された第１のスイッチ手段とを含む画素と，複数配置された前記画素に対して前記第１のスイッチ手段を制御して前記電荷信号を読み出す画素を選択する画素選択手段と，前記光電変換手段に前記第１のスイッチ手段を介して電気的に接続され前記画素選択手段で選択された単数または複数の画素で検出された電荷信号を共通に蓄積する第１の容量と，前記第１の容量に電気的に接続された増幅手段と，前記増幅手段に電気的に接続された信号読出し回路を有する撮像装置において，前記増幅手段が前記第１の容量に対して複数個用意されており，前記第１の容量と前記複数の増幅手段の間に個別に設けられた第２のスイッチ手段と，前記第２のスイッチ手段と前記増幅手段の間に個別に設けられた第２の容量と，前記第２のスイッチ手段を制御して前記第１の容量と前記第２の容量との接続を制御する容量選択手段とを有することを特徴とする撮像装置。
請求項２に記載の撮像装置において，前記画素選択手段が略同時に選択する画素の個数をN1，N2, ・・・, Nk (但しkは２以上の自然数，i≠jのときNi≠Nj)の中から選択できる機能を有し，前記第１の容量がN1，N2, ・・・, Nkの最小公倍数であるM個の画素に対して共通に配置されていることを特徴とする撮像装置。
請求項３に記載の撮像装置において，前記第１の容量に対して用意される前記第２の容量の個数が前記最小公倍数Mであり，前記M個の画素のそれぞれに前記第２のスイッチ手段と前記第２の容量がそれぞれ１個ずつ含まれることを特徴とする撮像装置。
請求項２〜４に記載の撮像装置において，前記第２の容量の一部または全部が異なる静電容量を有することを特徴とする撮像装置。
請求項２〜５に記載の撮像装置において，前記容量選択手段が複数個の前記第２の容量を略同時に選択する機能を有することを特徴とする撮像装置。
請求項１〜６に記載の撮像装置において，前記画素がアレイ状に配置されており，前記画素選択手段が略同時に選択するN1，N2, ・・・, Nk個の画素が前記アレイの一方向のみに配列されていると共に，前記配列方向と直交する方向の異なる位置で検出された複数の信号を加算する加算手段を有することを特徴とする撮像装置。