KR20110023802A - 촬상 소자 및 카메라 시스템 - Google Patents

촬상 소자 및 카메라 시스템 Download PDF

Info

Publication number
KR20110023802A
KR20110023802A KR1020100083365A KR20100083365A KR20110023802A KR 20110023802 A KR20110023802 A KR 20110023802A KR 1020100083365 A KR1020100083365 A KR 1020100083365A KR 20100083365 A KR20100083365 A KR 20100083365A KR 20110023802 A KR20110023802 A KR 20110023802A
Authority
KR
South Korea
Prior art keywords
pixel
circuit
count
pixels
sensing
Prior art date
Application number
KR1020100083365A
Other languages
English (en)
Other versions
KR101771252B1 (ko
Inventor
도시유끼 니시하라
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20110023802A publication Critical patent/KR20110023802A/ko
Application granted granted Critical
Publication of KR101771252B1 publication Critical patent/KR101771252B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H04N25/534—Control of the integration time by using differing integration times for different sensor regions depending on the spectral component
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

촬상 소자는, 각각이 광전 변환 소자를 갖고 입사된 광자에 따라 전기 신호를 출력하는 화소들의 어레이를 갖는 화소 어레이부, 상기 화소로부터의 전기 신호를 받을 때 소정 기간에 화소로 입사된 광자가 있는지의 여부를 2치 판정하는 복수의 감지 회로를 갖는 감지 회로부, 및 상기 감지 회로들로부터의 판정 결과들을 화소마다 또는 화소 그룹마다 복수회 집적하여 계조가 있는 촬상 데이터를 생성하는 판정 결과 집적 회로부를 포함하고, 상기 판정 결과 집적 회로부는 상기 감지 회로들로부터의 판정 결과들을 집적하는 카운트 처리를 행하는 카운트 회로 및 상기 카운트 회로로부터의 각 화소의 카운트 결과를 저장하기 위한 메모리를 포함하고, 상기 복수의 감지 회로는 상기 판정 결과들을 집적하기 위한 카운트 회로를 공유하고 있다.

Description

촬상 소자 및 카메라 시스템{IMAGING DEVICE AND CAMERA SYSTEM}
본 발명은 CMOS 이미지 센서 등의 촬상 소자 및 카메라 시스템에 관한 것이다.
최근, 디지털 스틸 카메라, 캠코더, 감시 카메라 등에 CMOS 이미지 센서가 널리 사용되고 있고, CMOS 촬상 센서에 대한 시장도 확대되었다.
CMOS 이미지 센서에서의 각각의 화소는, 입사한 광을 광전 변환 소자인 포토다이오드를 사용하여 전자로 변환하고, 변환된 전자를 일정 기간 축적한 뒤에, 그 축적 전하량을 반영한 신호를 칩에 내장된 아날로그-디지털 (AD) 변환기에 출력한다. AD 변환기는 그 신호를 디지털화하여 외부에 출력한다.
CMOS 이미지 센서에는 이러한 촬상 화소가 매트릭스 형상으로 배치되어 있다.
도 1은 고체 촬상 소자인 CMOS 이미지 센서(10)의 전형적인 칩 구성을 도시하는 도면이다.
이러한 CMOS 이미지 센서(10)는 화소 어레이부(11), 행 구동 회로(12), AD 변환기(13), 스위치(14), 출력 회로(15), 행 제어선(16), 수직 신호선(17) 및 전송선(18)을 갖는다.
화소 어레이부(11)에는 복수의 화소 PX가 행 방향과 열 방향의 매트릭스 형상으로 배치되어 있다. 수직 신호선(17)은 행 방향으로 정렬되는 복수의 화소 PX에 의해 공유되어, 각각의 열에 대응하여 배치된 AD 변환기(13)에 접속되어 있다.
행 구동 회로(12)는 복수의 행 중의 하나의 행만을 선택하고, 행 제어선(16)으로 하여금, 화소 PX로부터 축적된 전하를 행 단위로 판독하게 한다.
행 제어선(16)은 이러한 화소로부터 축적된 전하를 판독하거나 화소를 행 단위로 리셋하기 위해서, 1개 또는 복수의 제어선으로 구성되어 있다.
본 명세서에서 리셋(resetting)은 축적된 전하를 화소로부터 배출하여, 화소를 노광전의 상태로 복귀 설정시키는 조작을 의미하며, 화소의 각 행의 판독 직후, 혹은 노광을 개시할 때의 셔터 동작으로서 실행된다.
축적된 전하의 판독 시에, 수직 신호선(17)을 통해서 AD 변환기(13)에 전달된 아날로그 신호는 디지털 신호로 변환되어, 스위치(14)를 통해서 순차적으로 출력 회로(15)에 전송되어, 칩 내외에 위치된 화상 처리 장치(도시되지 않음)에 출력된다.
이와 같이, CMOS 이미지 센서(10)에서 화소들의 1 행의 판독 처리가 완료되면, 다음 행이 선택되어, 마찬가지의 전하 판독, AD 변환 및 신호 출력이 반복된다. 모든 행의 처리가 완료되면, 1 프레임 분의 화상 데이터의 출력이 완료하게 된다.
출력 스테이지 이전의 위치에 홀드 회로나 래치를 설치하여, 전하 판독, AD 변환 및 신호 출력을 파이프라인화하는 것도 가능하지만, CMOS 이미지 센서는 화상 데이터의 하나의 행을 초과하여 실행시킬 수 없다.
모든 행의 데이터를 처리하여 종료할 때까지의 소요 시간이 동영상으로는 그 프레임 레이트의 상한을 규정하게 된다.
한편, 일본 특허 공개 제2002-44527호(특허문헌 1) 및 일본 특허 공개 제2006-49361호(특허문헌 2)에는, 화소들과 AD 변환기들을 적층한 이미지 센서가 제안되어 있다.
도 2는 화소들과 AD 변환기들을 적층한 CMOS 이미지 센서(10A)의 개념도이다.
이해를 용이하게 하기 위해서, 도 1과 동일 구성 요소에 대해서는 동일 참조 부호를 부여한다.
도 2의 CMOS 이미지 센서(10A)에는, 화소 PX와 AD 변환기(13)가 각각 다른 반도체 기판에 어레이 형상으로 배치되어 있다. 2개의 반도체 기판은 서로 적층되어, 각각의 AD 변환기에 접속되는 각각의 화소는 아날로그 신호선(17)에 의해 접속되어 있다.
이러한 아키텍쳐를 채용할 경우, 한번에 다수의 행의 화소들로부터 전하를 판독하고, 행 별로 AD 변환을 병렬 실행할 수 있다.
변환 후의 데이터는 일단 메모리(19)에 전송되어, 칩 내외에 위치된 화상 처리 장치(도시되지 않음)에 출력된다.
이러한 적층 구조를 취함으로써, 적어도 촬상 칩에서는 극적으로 촬상 속도를 향상시킬 수 있어, 초고속의 프레임 촬상이 가능하게 된다.
또한, 웨이퍼의 고정밀 접합 기술의 개발이 상당한 주목을 받고 있다. 예를 들어, 일본 특허 공개 제2007-234725호(특허문헌 3) 및 일본 특허 공개 제2006-191081호(특허문헌 4)에는, 이면 조사형 이미지 센서와 회로가 탑재된 기판을 서로 대향하여 부착시켜, 금속 패드를 통해서 양자간에 신호를 도통시키는 기술이 개시되어 있다.
이러한 기술은, 웨이퍼 레벨의 제조 공정에서 도 2에 도시된 바와 같은 적층 구조를 제작하여, 각각의 칩에 대한 범프 접속 없이, 화소를 AD 변환기에 접속시킬 수 있다.
이러한 기술은 웨이퍼 레벨에서의 제조를 종료한 후에 각각의 칩을 잘라낼 수 있으므로, 미세 가공에 적합하며 상당히 저렴하다.
일본 특허 공개 평7-67043호 (특허문헌 5)에는, 시분할 방식으로 광자를 카운트하는 새로운 방법이 제안되어 있다.
이러한 카운트 방법에 따르면, 일정 기간에서의 포토다이오드로의 광자 입사의 유/무를 2진 판정하고, 이를 복수회 반복한 결과를 집적해서 2차원의 촬상 데이터를 얻는 것이다.
즉, 일정 기간마다 포토다이오드로부터의 신호를 센싱하고, 그 기간에 입사한 광자 수가 하나 이상이면, 입사한 광자 수에 관계없이, 각각의 화소에 접속된 카운터는 1씩 카운트 업 된다.
광자 입사의 빈도가 시간축을 따라 랜덤이면, 실제의 광자 입사 수와 카운트 수는 포와송 분포(Poisson distribution)를 따르므로, 입사 빈도가 낮은 경우는 거의 리니어(linear)한 관계가 되고, 입사 빈도가 높은 경우에도 보정이 가능하다.
이러한 시분할 광자 카운팅을 사용한 이미지 센서는, 화소로부터 출력된 데이터가 디지털 데이터로서 항상 다루어지므로, 아날로그 신호의 전송 및 증폭에 기인하는 랜덤 노이즈나 고정 노이즈가 발생하지 않는다.
이때, 잔존하는 것은 화소내에서 발생한 광 샷 노이즈와 암전류뿐이며, 특히 저 조도의 촬상에 있어서는 매우 높은 S/N 비를 얻는 것이 가능하다.
도 2의 구성을 사용함으로써, 화소 어레이부로부터 병렬로 고속으로 신호를 판독할 수 있고, 메모리에 데이터로 축적되기 전에 AD 변환될 수 있다.
그러나, 데이터를 디지털화하여, 메모리(19)에 축적된 촬상 데이터를 가장 잘 활용하는 것에 관해서는, 상당히 곤란한 점이 아직 남아있다.
우선, 몇십배 빠른 프레임 레이트로 취득한 방대한 데이터를 그대로 칩외로 전송했을 경우, 전송 인터페이스도 그 후의 화상 처리 칩도 매우 고가가 된다. 육안의 감지 능력을 상당히 초과하여 프레임 레이트를 단순히 올리는 것만으로는, 촬상 센서의 용도도 한정된다.
따라서, 이러한 초고속의 촬상을 응용하고, 가능하다면 촬상 칩내에서 화질 향상을 포함하는 유용한 효과를 부가하여, 통상과 그다지 차이가 없는 대역폭에서 데이터를 출력하는 새로운 대책을 강구하는 것이 바람직하다.
그러나, 특허문헌 2에서는 메모리 축적 이후의 데이터 처리에 대해서는 거의 언급되지 않는다.
한편, 특허문헌 1의 실시예에 기재된 인용 문헌에서는, 고속화한 판독 능력을 "시그마-델타"기반의 AD 변환의 실현에 적용하고 있다.
그러나, 이 방법은 각각의 AD 변환기의 특성 편차의 보정이 곤란하여, 이러한 AD 변환을 실현하는 것으로 화질이 향상된다고는 할 수 없다.
일반적으로, 통상의 이미지 센서는 화소에 의해 광전 변환된 아날로그 신호를 출력하고, 그 아날로그 신호를 AD 변환함으로써, 아날로그 데이터를 전송하는 과정 및 아날로그 데이터를 디지털 데이터로 변환하는 과정에서 다양한 노이즈가 혼입되게 된다.
통상의 이미지 센서를 적층 구조로 했을 경우, 기판간에 아날로그의 신호 접속을 행할 필요가 있다.
그러나, 기판간 접속은, 동일 기판내의 접속에 비하여, 임피던스나 기생 용량 등의 편차가 크고, 이에 수반하여 여분의 노이즈가 발생될 수 있다.
한편, 특허문헌 5 및 특허문헌 6에는, 광자 카운트를 채용한 촬상 소자가 제안되어 있다.
이러한 촬상 소자는, 화소로부터의 출력을 직접 디지털 형태로 수신하므로, 통상의 이미지 센서에서 불가피했던 아날로그 신호 처리에 기인하는 랜덤 노이즈나 고정 노이즈를 완전히 없앨 수 있다. 이로 인해, 매우 높은 S/N 비를 얻는 것이 잠재적으로 가능하다.
그러나, 광자 카운트에는 매우 고속의 판독을 필요로 하기 때문에, 이들 두 특허문헌에 개시된 촬상 장치들은 각각의 화소내에 디지털 판정 기능이 내장되며, 촬상 장치들은 수광 소자와 동일한 기판 상에 배치되어 있다.
예를 들어, 특허문헌 5에서는 화소마다 카운터를 필요로 한다.
화소의 소형화를 도모한 특허문헌 6에서도, 각 화소는 각각 1 비트 메모리를 필요로 하고, 이들 비트 메모리들은 수광 소자와 함께 평면 형상으로 배치된다.
게다가, "1 비트 메모리"라고 불리우는 회로는 신호의 판정 기능을 구비할 필요가 있어, 단순한 래치보다 복잡한 제어와 많은 회로 소자를 필요로 한다.
이로 인해, 화소의 개구율은 매우 작아지게 되어, 충분한 감도가 얻어지지 않게 된다. 또한, 화소 어레이의 밖이라고 해도, 화소마다 카운터가 설치되어 있다.
특허문헌 5에 제안되어 있는 기술에 따르면, 시분할 광자 카운팅을 사용한 촬상에 있어서는, 1 화상을 형성하는 1 프레임 기간에 있어서의 판독 판정의 총 횟수에 의해 실제로 검출될 수 있는 광자 수가 규정된다.
예를 들어, 4095회의 광자 입사 판정에서 12 비트의 출력을 얻을 경우, 검출할 수 있는 광자의 실제 수는 상기 수의 이하이고, 그 제곱근이 프레임마다 랜덤하게 발생하는 광 샷 노이즈가 된다.
저 조도 촬상의 경우, 1 프레임 기간에 화소에 입사하는 광자 총수는, 예를 들어 200개이며, 그 대부분은 문제 없이 실제로 카운트된다. 따라서, 광 샷 노이즈의 S/N 비는 종래 기술의 아날로그 센서와 대략 동등하게 되고, 이에 의해, 시분할 광자 카운팅은 광 샷 노이즈 보다 상당히 큰 아날로그 전송 노이즈가 없기 때문에 종래 기술보다 우위로 되므로 유리하다.
한편, 고 조도의 촬상의 경우, 예를 들어, 포토다이오드의 축적 전하가 10,000 일렉트론이 있는 아날로그 센서에서는, 최대 그 수량의 전자 수를 카운트할 수 있다.
이때, 광 샷 노이즈는 100 e-rms이며, S/N 비는 100배(40dB)이 된다. 시분할 광자 카운팅에서는, 가령 정밀도를 고려하여 리니어한 영역을 사용한다면, 1,600 일렉트론 정도의 카운트밖에 할 수 없다.
이때, 광 샷 노이즈는 40 e-rms이며, S/N 비는 40배(32dB) 더 크게 얻어진다.
따라서, 시분할 광자 카운팅을 사용하는 풀 디지털 이미저(imager)의 경우, 고 조도 촬상의 S/N 비를 향상시키기 위해서는, 카운트 총수를 증가시킬 필요가 있다.
그러나, 카운트 총수는 광자 입사 판정 시의 화소로부터의 데이터 판독 시간의 제약을 받는다.
화소 데이터의 판독은 미소한 광자 신호의 검출이 되는 한편, 판독이 고속화된 만큼 감지 회로의 랜덤 노이즈가 증가한다. 따라서, 판독 에러율의 증가는 데이터 판독 시간을 제한한다.
판독에 400 나노초가 필요하다고 가정한다. 통상, 이미저의 판독 동작은 파괴 판독이며, 판독중의 화소는 전하 축적(노광에 등가한 전하 축적)될 수 없다.
따라서, 예를 들어 프레임 기간의 90%인 노광 시간을 확보하기 위해서는, 노광 기간과 판독 기간의 합인 판정의 사이클 시간은 4 마이크로초가 필요하다.
1 프레임 기간을 1/60초로 하면, 이 판정에 있어서의 최대 카운트수는 4,166회만큼 높게 된다. 이러한 수는 고 조도 시에 높은 S/N비를 확보하기 위해서는 불충분하다.
따라서, 화소의 개구율을 저하시키지 않고, 아날로그 신호의 취급을 불필요하게 하여, AD 변환기 및 아날로그 신호의 취급에 기인하는 회로 노이즈를 없앰으로써, 저렴하게 촬상 성능을 향상시킬 수 있는 촬상 소자 및 카메라 시스템을 제공하는 것이 바람직하다.
또한, 시분할 광자 카운팅을 사용한 경우의 노광 설정의 최적화를 실현할 수 있는 촬상 소자 및 카메라 시스템을 제공하는 것이 바람직하다.
본 발명의 일 실시 형태에 따르면, 각각이 광전 변환 소자를 갖고 입사된 광자에 따라 전기 신호를 출력하는 화소들의 어레이를 갖는 화소 어레이부, 상기 화소로부터의 전기 신호를 수신 시 소정 기간에 화소로 입사된 광자가 있는지의 여부를 2치 판정하는 복수의 감지 회로를 갖는 감지 회로부 및 상기 감지 회로들로부터의 판정 결과들을 화소마다 또는 화소 그룹마다 복수회 집적하여 계조가 있는 촬상 데이터를 생성하는 판정 결과 집적 회로부를 포함하고, 상기 판정 결과 집적 회로부는 상기 감지 회로들로부터의 판정 결과들을 집적하는 카운트 처리를 행하는 카운트 회로 및 상기 카운트 회로로부터의 각 화소의 카운트 결과를 저장하기 위한 메모리를 포함하고, 상기 복수의 감지 회로는 상기 판정 결과들을 집적하기 위한 카운트 회로를 공유하고 있는 촬상 소자가 제공된다.
본 발명의 다른 실시예에 따르면, 촬상 소자, 상기 촬상 소자 상에 피사체의 상을 결상하는 광학계 및 상기 촬상 소자로부터의 출력 화상 신호를 처리하는 신호 처리 회로를 포함하는 카메라 시스템이 제공되며, 상기 촬상 소자는, 각각이 광전 변환 소자를 갖고 입사된 광자에 따라 전기 신호를 출력하는 화소들의 어레이를 갖는 화소 어레이부, 상기 화소로부터의 전기 신호를 수신 시 소정 기간에 화소로 입사된 광자가 있는지의 여부를 2치 판정하는 복수의 감지 회로를 갖는 감지 회로부, 및 상기 감지 회로들로부터의 판정 결과들을 화소마다 또는 화소 그룹마다 복수회 집적하여 계조가 있는 촬상 데이터를 생성하는 판정 결과 집적 회로부를 포함하고, 상기 판정 결과 집적 회로부는 상기 감지 회로들로부터의 판정 결과들을 집적하는 카운트 처리를 행하는 카운트 회로 및 상기 카운트 회로로부터의 각 화소의 카운트 결과를 저장하기 위한 메모리를 포함하고, 상기 복수의 감지 회로는 상기 판정 결과들을 집적하기 위한 카운트 회로를 공유하고 있다.
본 발명의 실시예들은, 화소의 개구율을 저하시키지 않고, 아날로그 신호의 취급을 불필요하게 하여, AD 변환기 및 아날로그 신호의 취급에 기인하는 회로 노이즈를 없앨 수 있어, 저렴하게 촬상 성능을 향상시킬 수 있다.
또한, 시분할 광자 카운팅을 사용한 경우의 노광 설정의 최적화를 실현할 수 있다.
도 1은 고체 촬상 소자인 CMOS 이미지 센서의 전형적인 칩 구성을 도시하는 도면.
도 2는 화소와 AD 변환기를 적층한 CMOS 이미지 센서의 개념도.
도 3은 본 발명의 제1 실시예에 따른 CMOS 이미지 센서(촬상 소자)의 구성예를 도시하는 도면.
도 4는 제1 실시예에 따른 화소의 회로 구성의 일례를 도시하는 도면.
도 5는 제1 실시예에 따른 액세스 수순의 제1 예를 나타내는 도면.
도 6은 제1 실시예에 따른 액세스 수순의 제2 예를 나타내는 도면.
도 7a 내지 도 7c는 도 6의 액세스 수순의 보다 구체적인 예를 나타내는 도면.
도 8은 본 발명의 제2 실시예에 따른 CMOS 이미지 센서(촬상 소자)의 구성예를 도시하는 도면.
도 9는 제2 실시예에 따른 화소 블록으로의 순환 액세스를 설명하기 위한 도면.
도 10은 도 8에 도시된 제2 실시예에 따른 칩 전체의 이미지를 도시하는 도면.
도 11은 자기 참조 기능을 갖는 감지 회로의 일례를 도시하는 회로도.
도 12의 (a) 내지 (f)는 도 4의 화소를 예를 참조하여, 도 11의 자기 참조 기능을 갖는 감지 회로를 사용한 판독 동작예를 설명하기 위한 타이밍 차트.
도 13은 내부 증폭형 다이오드를 사용하는 제2 실시예에 대응한 화소 블록의 구성예를 도시하는 도면.
도 14는 캐패시터를 통한 커플링 용량 기반 접속 구조를 채용한 CMOS 이미지 센서의 단면의 일례를 도시하는 도면.
도 15는 캐패시터를 통한 커플링 용량 기반 접속 구조를 채용한 CMOS 이미지 센서의 자기 참조 기능을 갖는 감지 회로의 일례를 도시하는 회로도.
도 16은 본 발명의 제3 실시예에 따른 CMOS 이미지 센서(촬상 소자)의 구성예를 도시하는 도면.
도 17은 도 16의 회로에서의 고 조도 시의 촬상 데이터 처리의 흐름을 나타내는 도면.
도 18은 도 16의 회로에서의 저 조도 시의 촬상 데이터 처리의 흐름을 도시하는 도면.
도 19의 (a) 내지 (d)는 본 제3 실시예에서의 사이클 전환의 개념을 도시하는 도면.
도 20은 긴 사이클 기간과 짧은 사이클 기간을 조합하여 순환시켜 카운트를 행함으로써 촬상의 다이나믹 레인지(dynamic range)를 향상시키는 예를 도시하는 도면.
도 21은 본 발명의 제4 실시예에 따른 고체 촬상 소자가 적용되는 카메라 시스템의 구성의 일례를 도시하는 도면.
이하, 본 발명의 바람직한 실시예들을 첨부된 도면들을 참조하여 설명한다.
또한, 설명은 이하의 순서로 행한다.
1. 본 발명의 실시예에 따른 촬상 소자의 특징의 개요
2. 제1 실시예(촬상 소자의 제1 구성예)
3. 제2 실시예(촬상 소자의 제2 구성예)
4. 제3 실시예(촬상 소자의 제3 구성예)
5. 제4 실시예(카메라 시스템)
<1. 본 발명의 실시예에 따른 촬상 소자의 특징의 개요>
본 발명의 실시예에서는, 고속 병렬 판독의 관점에서, 광자 카운팅을 사용한 풀 디지털 촬상 센서로서의 촬상 소자(CMOS 이미지 센서)의 최적 구성을 실현한다.
우선, 각각의 화소는 특정 기간 내의 광자의 입사의 유/무를 나타내는 전기 신호를 출력한다. 감지 회로는 1 프레임 기간 내에 광자의 입사의 유/무의 결과를 복수회 수신하여, 각각의 결과에 대한 2진 판정을 실행한다. 촬상 소자는 결정 결과의 집적에 의해, 예를 들어 화소마다 계조 데이터를 생성한다.
본 실시예에 따른 촬상 소자는, 이러한 기본적 구성을 기초로, 이하의 특징적인 구조를 갖는다.
제1 특징적 구조는 화소와 감지 회로의, 다른 반도체 기판을 사용한 적층이다. 화소와 감지 회로는 각각 어레이 형상으로 형성되어 적층됨으로써, 개구율을 희생시키지 않고 고속의 병렬 판독을 실현한다.
제2 특징적 구조는 복수의 감지 회로의 판정 결과를 집적하기 위한 카운트 회로를 공유하는, 감지 회로와 카운트 회로의 계층화이다. 복수의 감지 회로가 카운트 회로를 공유함으로써, 회로 규모와 처리 속도와의 유연한 최적화가 가능하게 된다.
제3 특징적 구조는 리셋 타이밍의 변경을 사용한 노광 시간의 조정 기능이다. 노광 시간은 판독 타이밍이 아니고, 리셋 타이밍의 변경에 의해 조정됨으로써, 다음 전송 처리와의 유연한 파이프라인화가 실현된다.
제4 특징적 구조는, 화소들, 감지 회로들 및 카운트 회로의 계층화 배열이다. 복수의 화소에서 감지 회로를 공유하고, 순환적으로 액세스시킴으로써, 노광 시간을 확보하면서, 소형의 화소에도 대응할 수 있다. 또한, 복수의 감지 회로가카운트 회로를 공유함으로써, 회로 규모와 처리 속도와의 유연한 최적화가 가능하게 된다.
제5 특징적 구조는, 화소의 1 광자를 검출 가능하게 하기 위한, 자기 참조 기능을 사용한 센싱이다. 화소로부터 리셋 레벨과 신호 레벨을 판독하고, 두 레벨 중 어느 하나에 오프셋을 부가하여 양자를 서로 비교하여 2진 판정을 실시한다. 이에 의해, 리셋 레벨의 화소별의 편차를 상쇄한다.
상기 구조를 채용하는 본 실시예는, 화소의 개구율을 희생시키지 않고, 촬상 소자에 광자 카운팅 능력을 제공할 수 있어, 통상의 이미지 센서에서 불가피하였던 아날로그 신호 처리에 기인하는 랜덤 노이즈 및 고정 노이즈를 완전하게 소멸시킬 수 있다. 이때 잔존하는 노이즈는 화소마다의 광 샷 노이즈와 암전류뿐이며, 매우 높은 S/ N비를 실현하고, 클리어한 계조 화상을 생성할 수 있다.
감지 회로 등은 화소 밑에 배치될 수 있고, 복잡한 아날로그 회로도 필요하지 않으므로, 칩은 대부분 화소 어레이만이 점유하고, 칩 비용의 저감에도 기여할 수 있다.
또한, 하나의 프레임을 구성하기 위한 샘플링 횟수를 늘리는 것이나, 다른 노광 시간을 조합해서 샘플링 동작을 행함으로써, 화소를 변경하지 않고, 다이나믹 레인지를 대폭 확대할 수 있다.
화소들과 감지 회로들을 다른 기판들을 사용하여 적층하여도, 화소들로부터 감지 회로들로의 출력은 아날로그 출력의 정밀도를 요구되지 않으므로, 신호 배선의 임피던스 및 기생 용량의 편차는 노이즈로서 영향을 미치지 않는다.
또한, 자기 참조 기능을 사용한 디지털 판독은 판정 정밀도를 대폭 향상시킨다.
이하에서는, 상술된 특징을 갖는 본 실시예에 따른 촬상 소자인 CMOS 이미지 센서에 대해 상세하게 설명한다.
<2. 제1 실시예>
도 3은, 본 발명의 제1 실시예에 따른, CMOS 이미지 센서(촬상 소자)(100)의 구성예를 도시하는 도면이다.
[전체 구성의 개략]
CMOS 이미지 센서(100)는, 화소 어레이부(110), 감지 회로부(120), 출력 신호선 군(130), 전송선 군(140) 및 판정 결과 집적 회로부(150)를 갖는다.
화소 어레이부(110)에는 복수의 디지털 화소 DPX가 행 방향 및 열 방향으로 매트릭스 형상으로 배치되어 있다.
각각의 디지털 화소 DPX는 광전 변환 소자를 갖고, 광자 입사에 따라서 전기 신호를 출력하는 기능을 갖는다.
화소 어레이부(110)는, 예를 들어 제1 반도체 기판 SUB1에 형성된다.
감지 회로부(120)는 제1 반도체 기판 SUB1과 상이한 제2 반도체 기판 SUB2에 형성된다.
감지 회로부(120)는 화소 어레이부(110)에서의 화소 DPX의 매트릭스에 1 대 1로 대응하여 복수의 감지 회로(121)가, 예를 들어 행 방향 및 열 방향으로 매트릭스 형상으로 배치되어 있다.
각각의 감지 회로(121)는, 디지털 화소 DPX로부터의 신호를 수신할 시에, 소정 기간 동안 디지털 화소 DPX로의 광자 입사의 유무를 2진 판정하는 기능을 갖는다.
제1 반도체 기판 SUB1과 제2 반도체 기판 SUB2은 적층된다.
예를 들어, 제1 반도체 기판 SUB1에 형성된 복수의 화소 DPX와, 제2 반도체 기판 SUB2에 형성된 복수의 감지 회로(121)가 1 대 1로 대향하여 적층된다. 대향하는 화소 DPX와 감지 회로(121)가 출력 신호선 군(130)의 각각의 출력 신호선(131)에 의해 접속된다.
도 3의 예에서는, 0행 0열째에 배치된 화소 DPX-00의 출력이 출력 신호선 131-00에 의해 0행 0열째에 배치된 감지 회로(121-00)의 입력과 접속된다. 0행 1열째에 배치된 화소 DPX-01의 출력이 출력 신호선 131-01에 의해 0행 1열째에 배치된감지 회로(121-01)의 입력과 접속된다.
1행 0열째에 배치된 화소 DPX-10의 출력이 출력 신호선 131-10에 의해 1행 0열째에 배치된 감지 회로(121-10)의 입력과 접속된다. 1행 1열째에 배치된 화소 DPX-11의 출력이 출력 신호선 131-11에 의해 1행 1열째에 배치된 감지 회로(121-11)의 입력과 접속된다.
도시되지는 않았으나, 다른 행 및 열에 배치된 화소들과 감지 회로들도 마찬가지로 접속된다.
감지 회로부(120)에서는 동일 행에 배치된 감지 회로(121)의 출력이 공통인 전송선(141)에 접속되어 있다.
도 3의 예에서는, 0행째에 배치된 감지 회로(121-00, 121-01, ...)의 출력이 전송선 141-0에 접속되어 있다.
1행째에 배치된 감지 회로(121-10, 121-11,...)의 출력이 전송선(141-1)에 접속된다. 도시하고 있지는 않으나 2행째 및 그 이후 행도 마찬가지로 형성된다.
판정 결과 집적 회로부(150)는, 감지 회로(121)의 판정 결과를 화소마다 복수회 집적하고, 계조가 있는 2차원 촬상 데이터를 생성하는 기능을 갖는다.
판정 결과 집적 회로부(150)는, 감지 회로부(120)에 있어서의 감지 회로(121)의 행 배치에 대응해서 판정 결과 집적 회로(151-0, 151-1,...)가 배치되어 있다.
바꾸어 말하면, 0행째에 배치된 감지 회로(121-00, 121-01,...)가 접속된 전송선(141-0)에 판정 결과 집적 회로(151-0)가 접속되어 있다.
1행째에 배치된 감지 회로(121-10, 121-11,...)가 접속된 전송선(141-1)에 판정 결과 집적 회로(151-1)가 접속되어 있다.
판정 결과 집적 회로(151-0)는, 전송선(141-0)을 따라 전송된 판정값을 유지하는 레지스터(152-0), 레지스터(152-0)의 값을 카운트하는 카운트 회로(153-0) 및 카운트 회로(153-0)의 카운트 결과를 저장하는 메모리(154-0)를 갖는다.
판정 결과 집적 회로(151-1)는, 전송선(141-1)을 따라 전송된 판정값을 유지하는 레지스터(152-1), 레지스터(152-1)에 유지된 값을 카운트하는 카운트 회로(153-1) 및 카운트 회로(153-1)의 카운트 결과를 저장하는 메모리(154-1)를 갖는다.
본 실시 형태에 있어서는, 판정 결과 집적 회로(151-0)의 카운트 회로(153-0)가 복수의 감지 회로(121-00, 121-01,....)에 의해 공유되어 있다.
마찬가지로, 판정 결과 집적 회로(151-1)의 카운트 회로(153-1)는 복수의 감지 회로(121-10, 121-11,....)에 의해 공유되어 있다.
[디지털 화소의 기능]
디지털 화소(이하, 간단히 "화소"라고 할 경우도 있음) DPX는, 상술한 바와 같이, 광전 변환 소자를 갖고, 광자 입사에 따라서 전기 신호를 출력한다.
촬상 소자로서의 CMOS 이미지 센서(100)는, 화소 DPX의 리셋 기능과 판독 기능을 구비하고, 임의의 타이밍에서 리셋 기능과 판독 기능을 실행할 수 있다.
리셋 기능은 화소 DPX를 광자가 미 입사된 상태로 리셋한다. 각 화소 DPX는, 바람직하게는 그 수광면에 각각 렌즈와 컬러 필터를 구비한다.
이러한 화소의 기본 기능은 통상 화소에 가깝지만, 화소 DPX의 출력은 아날로그값의 정밀도나 선형성을 요구하지 않는다.
여기서, 디지털 화소의 구성의 일례에 대해서 설명한다.
도 4는, 본 실시 형태에 관한 화소의 회로 구성의 일례를 나타내는 도면이다.
도 4는, 3개의 트랜지스터를 포함하는 화소 회로의 일례를 나타내고 있다.
1단위 화소 DPX는, 포토다이오드(111), 전송 트랜지스터(112), 리셋 트랜지스터(113), 증폭기 트랜지스터(114), 축적 노드(115) 및 플로팅 디퓨전(FD;floating diffusion) 노드(116)를 갖는다.
전송 트랜지스터(112)의 게이트 전극이 전송선(117)에 접속되고, 리셋 트랜지스터(113)의 게이트 전극이 리셋선(118)에 접속되어 있다.
증폭기 트랜지스터(114)는 FD 노드(116)에 접속된 게이트 전극과, 출력 신호선(131)에 접속된 소스 전극을 갖는다.
화소 DPX에서는, 화소를 위해 실리콘 기판에 입사한 광은 전자와 홀의 쌍(pair)을 발생시켜, 포토다이오드(111)에 의해 전자가 축적 노드(115)에 축적된다.
소정의 타이밍에서 전송 트랜지스터(112)를 온시키는 경우, 이들 전자는 FD 노드(116)에 전송되어, 증폭기 트랜지스터(114)의 게이트를 구동시킨다.
이에 의해, 신호 전하는 출력 신호선(131)으로의 신호가 되어서 판독된다.
출력 신호선(131)은, 정전류원이나 저항 소자를 통해서 접지됨으로써 소스 팔로워(source follower) 동작을 수행하거나, 또는 판독 전에 일단 접지하고, 그 후 부유 상태로 증폭기 트랜지스터(114)에 의해 설정된 차지 레벨을 출력시킬 수 있다.
리셋 트랜지스터(113)는, 전송 트랜지스터(112)와 동시에 병렬적으로 온시켜 포토다이오드(111)에 축적된 전자를 전원으로 끌어내어(pull out), 화소를 전자 축적 전의 암 상태, 즉 광자가 미 입사된 상태로 리셋한다.
이러한 화소의 회로 및 동작 기구는 아날로그 화소와 마찬가지이며, 아날로그 화소와 마찬가지로 각종 변형을 가질 수 있다.
그러나, 아날로그 화소가 광자의 입사 총량을 아날로그적으로 출력하는 데 반해, 디지털 화소는 광자 1개의 입사의 유무를 디지털적으로 출력한다.
따라서, 아날로그 화소 및 디지털 화소의 설계 사상은 서로 상이하다.
우선, 디지털 화소는 광자 1개의 입사에 대하여 충분히 큰 전기 신호를 발생시킬 필요가 있다.
예를 들어, 도 4에 도시된 바와 같은 증폭기 트랜지스터를 가진 화소 회로에 서는, 소스 팔로워를 구성하는 증폭기 트랜지스터(114)의 입력 노드(116)에서의 기생 용량을 가능한 한 작게 하는 것이 바람직하다.
이것에 의해 광자 1개의 입사에 대한 출력 신호의 진폭이 증폭기 트랜지스터(114)의 랜덤 노이즈보다 충분히 크게 유지되는 것이 바람직하다.
디지털 화소의 출력 신호는 아날로그 화소의 정밀도, 선형성 및 동작 범위를 필요로 하지 않으므로, 소스 팔로워의 입출력 전원에는 디지털 회로용으로 필요한 것과 유사한 저전압을 사용할 수 있다. 또한, 포토다이오드는 최소한의 전하 축적 용량을 필요로 할 수 있다.
본 실시 형태의 CMOS 이미지 센서(100)는, 전술한 제1, 제2 및 제3 특징적 구성을 포함해서 다음과 같이 구성된다.
CMOS 이미지 센서(100)는, 화소 어레이부(110) 및 감지 회로부(120)가 다른 반도체 기판을 사용해서 적층되어 있다. CMOS 이미지 센서(100)는, 화소와 감지 회로가 각각 어레이 형상으로 형성되어서 적층됨으로써, 개구율을 희생시키지 않고 고속의 병렬 판독을 실현가능하도록 구성된다.
CMOS 이미지 센서(100)는, 복수의 감지 회로가 카운트 회로를 공유함으로써, 회로 규모와 처리 속도의 유연한 최적화가 가능하도록 구성된다.
CMOS 이미지 센서(100)는, 리셋 타이밍을 변경하여 노광 시간의 조정 기능을 갖도록 구성된다. 노광 시간은 판독 타이밍이 아니고, 리셋 타이밍의 변경에 의해 조정되어, 후단의 전송 처리에 유연한 파이프라인화를 실현가능하다.
다음으로, 제1 실시 형태에 관한 CMOS 이미지 센서(100)의 전체적인 동작 개요에 대해서 설명한다.
예를 들어 전체 화소 DPX는 동시에 리셋되어, 일정한 노광 기간을 거친 후에 일제히 신호가 판독된다.
노광 기간 중의 각 화소 DPX로의 광자 입사의 유무는 출력 신호선(131)으로의 전기 신호로서 출력되어, 대응하는 감지 회로(121)에 2치 판정된다.
감지 회로(121)는 선택 화소에 광자가 입사되어 있으면 "1"을, 선택 화소에 광자가 입사되어 있지 않으면 "0"을 판정값으로 설정하고, 그 판정값을 래치한다.
즉, 본 실시 형태에 있어서는, 도 2에 도시된 바와 같이 통상 구성과 상이하게 화소 DPX로부터의 출력 신호가 디지털 신호로서 2치 판정되므로, AD 변환기는 여기에 포함되지 않는다. 또한 판정의 속도는 AD 변환기보다 상당히 고속이다.
감지 회로(121)에 의해 확정되어 래치된 판정값은, 전송선(141)을 통해서 각 행마다 배치된 레지스터(152)에 순차적으로 전송되어, 카운트 회로(153)를 사용해서 카운트 처리가 실시된다.
전송은, 도 1에 도시된 바와 같이 각 감지 회로를 공유 버스에 순차적으로 스위치에 의해 접속해도 좋고, 시프트 레지스터를 사용해도 된다.
카운트 회로(153)에 의해 수행되는 카운트 처리에서는, 우선 전회의 판독 시의 화소의 데이터가 메모리(154)로부터 카운트 회로(153)에 로드된다.
레지스터(152)에 "1"이 저장되면 카운트값에 "1"이 더하여지고, 레지스터(152)에 "0"이 저장되면 카운트값은 갱신되지 않는다.
그 후 메모리(154)에 카운트 회로(153)의 값이 다시 기입되고, 1 화소분의 카운트 처리가 완료된다.
이 처리를 1행분의 화소에 대하여 순차적으로 실시한다. 이러한 카운트 처리가 실시되는 동안, 화소 DPX에는 다음 리셋과 노광이 실시된다.
이러한 디지털 판독은, 예를 들어 1 프레임 기간에서 1023회 실시되어, 각 화소 DPX에 있어서의 광자 입사의 합계 카운트값은 0 이상 1023 이하의 값이 된다.
이에 의해, 화소마다 10 비트의 계조 데이터가 생성된다.
즉, 본 CMOS 이미지 센서(100)는, 독자의 구성을 갖고서 어레이화된 광자 카운터로서 동작한다.
전술한 바와 같이, 각 화소 DPX는, 대응하는 감지 회로(121)를 포함하는 지지 회로 상에 다른 반도체 기판 위로 배치된다.
화소 DPX와 감지 회로(121)는 각각의 반도체 기판 상에 어레이 형상으로 배치된다. 예를 들어, 화소 DPX와 감지 회로(121)는 별개인 반도체 웨이퍼 위로 각각 형성되고, 양쪽 웨이퍼를 맞대는 것에 의해 반도체 기판의 적층이 실현된다.
또한, 리셋 또는 데이터 판독을 행하기 위한 화소 DPX의 구동 회로의 적어도 일부는, 화소 DPX와 동일한 제1 반도체 기판(SUB1)에 형성되는 것이 바람직하다.
이와 같은 구성은, 병렬화한 고 화소 액세스와 고 카운트 처리가 가능하게 하고, 1 프레임 기간에 상술한 다수회의 데이터 취득이 가능하게 된다.
예를 들어, 각 화소는 일제히 리셋과 판독을 실시하고, 각 행에서 일제히 데이터 전송과 카운트 처리를 실시한다.
[액세스 수순]
다음으로, 본 실시 형태에 있어서의 액세스 수순에 대해서 설명한다.
도 5는, 본 제1 실시 형태에 있어서의 액세스 수순의 일례를 도시하는 도면이다.
도 5에서, RST는 리셋을, EXP는 노광을, RD는 판독을 나타내고 있다. 또한, TRF는 전송 처리를, CNT는 카운트 처리를 나타내고 있다.
도 5의 예에서는, 예를 들어 1 프레임 기간이 1/30초이고, 이 사이에 1023회의 판독을 실시할 경우, 판독 RD의 1 사이클은 약 32 마이크로초가 된다.
화소 DPX에서는 이 기간 내에 리셋 RST와 판독 RD가 실시되고, 리셋 RST로부터 판독 RD까지의 기긴이 노광 EXP의 기간이 된다.
판독 RD에서 감지 회로(121)에 래치된 판정값은, 레지스터(152)에 전송되어서 카운트 처리되지만, 이때 노광 EXP과 전송 TRF 및 카운트 처리 CNT는 파이프라인적으로 실행된다.
즉, 예를 들어 사이클 CYL1에서 감지 회로(121)에 래치된 판정값이 행 방향으로 전송되어, 순차 카운트 처리가 이루어지고 있는 동안, 화소에서는 사이클 CYL2의 리셋 RST가 채워져서 노광 EXP가 개시된다.
CMOS 이미지 센서(100)는, 상기 사이클 기간을 일정하게 유지하면서, 리셋 RST를 바꿈으로써 유효 노광 시간을 제어하고, 감도를 조정하는 조정 기능을 갖는다.
예를 들어, 밝은 피사체의 촬상에서는 노광 기간 내에 2개 이상의 광자가 입사되는 가능성이 있지만, 이것들은 모두 1개 광자로서 카운트되므로 과소한 카운트(undercounting)가 되어버린다.
이러한 경우에는 리셋 타이밍을 판독 타이밍에 근접시켜, 노광 시간을 단축하고, 이에 따라 감도를 떨어뜨리도록 해야 한다. 이에 의해, 다른 회로 동작에 영향을 미치지 않고 촬상 중도 용이하게 감도를 조정할 수 있다.
촬상 시스템은, 예를 들어 전체 유효 화소의 카운트값을 평균하고, 평균 카운트 값이 일정값을 초과하고 있으면 촬상 소자의 리셋 타이밍을 바꾸어서 노광 시간을 단축한다. 반대로, 평균 카운트 값이 일정값보다 낮으면 촬상 시스템은 노광 시간을 신장한다.
이러한 기능의 탑재는 용이해서, 2진 서치 등의 알고리즘을 사용해서 최적의 노광 시간을 자동 설정할 수 있다.
화소 수가 많은 경우는 수평 전송과 카운트 처리를 고속으로 행할 필요가 있지만, 복수 카운터를 사용하여 각 행 복수 채널에서 전송을 수행함으로써 속도의 완화가 가능하다.
카운트 회로(153)와 메모리(154)는 감지 회로부(120)의 감지 회로(121)와 동일한 기판에 형성되는 것이 바람직하지만, 제3 반도체 기판을 사용하여, 감지 회로부(120)의 하층에 적층해서 배치해도 좋다.
소비 전력이나 노이즈를 고려하여, 예를 들어 화소 어레이부(110)를 복수의 화소 블록으로 구분하고, 화소의 판독 동작과 각 행의 전송 동작이 블록마다 수행된다.
상기 실시 형태에서는 10 비트의 계조를 생성하기 위해서 1023회의 샘플링을 실시했지만, 샘플링 횟수를 증가시켜 화소를 바꾸지 않고 다이나믹 레인지를 확대시키는 것이 가능하다.
예를 들어, 샘플링 수를 전술한 수의 약 16배인 16383회로 했을 경우, 1 사이클은 2 마이크로초이다.
이 사이클 기간을 완전히 노광에 사용하면, 저 조도 시의 광자 수는 통상과 마찬가지로 카운트할 수 있고, 고 조도 시의 광자 수도 통상의 16배까지 정확하게 카운트할 수 있다. 이들 수는 14 비트의 계조 데이터로서 표현된다.
대안으로, 다이나믹 레인지의 향상은 상이한 종류의 노광 기간을 제공해서 데이터 취득을 행함으로써, 보다 효율적으로 실현할 수 있다.
도 6은, 본 제1 실시 형태에서의 액세스 수순의 제2 예를 도시하는 도면이다.
도 6은, 도 5의 액세스 수순을 발전시킨 예를 나타내고 있다.
이 예에서는 리셋 타이밍을 바꿈으로써, 2 종류의 제1 노광 EXP1과 제2 노광 EXP2의 기간을 제공하고, 그것들이 교대로 반복해서 데이터를 취득한다.
이러한 테크닉을 발전적으로 사용하면, 적은 샘플 횟수에서도 넓은 다이나믹 레인지의 촬상이 가능하고, 시스템의 부하를 경감할 수 있다.
도 7a 내지 도 7c는, 도 6의 액세스 수순보다 구체적인 예를 나타내는 도면이다.
도 7a 내지 도 7c의 구체예의 각각에 있어서는, 모두 제1 노광 EXP1은 제2 노광 EXP2의 8배의 노광 시간을 갖는 것으로 가정한다.
도 7a의 예에서는, 제1 노광 EXP1 및 제2 노광 EXP2의 데이터 취득은 각각 511회 실시되어, 데이터가 개별로 카운트되어서 2개의 제1 메모리 MEM1 및 제2 MEM2에 축적된다. 511회의 카운트는 9 비트의 계조를 생성한다.
여기서 제1 노광 EXP1의 카운트가 일정값을 초과한 화소에 대해서는, 강한 광이 입사하는 것으로 간주되어서, 제2 노광 EXP2의 카운트값이 채용된다.
이 경우, 예를 들어 출력은 12 비트 계조를 갖도록 설정되고, 예를 들어 제2 노광 EXP2의 카운트값이 채용된 화소에 있어서는 3 비트만큼 시프트하여 8배 크게 출력한다.
대안으로, 출력 비트 수를 절감하기 위해서, 출력을 9 비트의 계조와 노광 선택을 나타내는 1 비트의 플래그로 구성해도 좋다.
도 7b의 예에서는, 어두운 피사체의 촬상 감도를 올리기 위해서, 장시간 노광에서의 데이터 취득 횟수를 단시간 노광에서의 데이터 취득 횟수보다 많게 설정한다.
예를 들어 제1 노광 EXP1에서의 매 4회 데이터 취득에 대하여 제2 노광 EXP2에서 데이터 취득을 1회 반복적으로 삽입한다. 따라서, 제1 노광 EXP1에서 1023회, 제2 노광 EXP2에서 255회의 데이터를 취득한다.
출력으로서 제2 노광 EXP2의 카운트가 채용된 경우에는, 예를 들어 노광 횟수도 고려해서 출력이 5 비트만큼 시프트되어 출력은 32배 커진다.
이때 최대 13 비트 계조의 출력이 가능해진다. 대안으로, 10 비트의 계조와 노광 선택을 나타내는 1 비트의 플래그를 갖도록 출력을 구성해도 좋다.
도 7c의 예에서는, 메모리를 절약하기 위해서, 우선 제1 노광 EXP1에서 127회의 테스트용 데이터 취득을 행하고, 그 후 제1 노광 EXP1과 제2 노광 EXP2에서 교대로 512회씩 데이터 취득을 실시한다.
최초의 127회의 데이터 취득으로 카운트가 일정값을 초과한 제1 노광 EXP1의 화소에 대해서는, 강한 광이 입사하는 것으로 간주되어서 플래그가 설정된다. 테스트 데이터의 취득이 완료되면, 메모리의 카운트값은 플래그를 제외하고 일단 클리어된다. 플래그가 설정된 화소는, 그 후 제2 노광 EXP2에서의 데이터만이 카운트되어서 메모리에 기록된다.
한편, 플래그가 설정되지 않은 화소에 대해서는, 제1 노광 EXP1에서의 카운트만이 카운트되어서 메모리에 기록된다. 화소당의 카운트에 필요한 메모리는, 9 비트의 계조에 플래그를 더한 하나의 10 비트의 메모리이다.
제1 노광 EXP1이 선택되었을 경우에는 테스트 후에 메모리를 클리어하는 대신, 메모리의 계조도를 증가시켜도 좋다는 것을 이해해야 한다.
리셋 타이밍을 바꾸어서 복수 세트의 노광 기간을 설치하고, 각각의 노광 기간에 데이터를 복수회 판독해서 촬상 데이터를 상기 방법으로 생성함으로써, 밝은 개소와 어두운 개소를 동시에 포함하는 콘트라스트가 높은 피사체에도 대응한 넓은 다이나믹 레인지에서의 촬상이 가능하게 된다.
상술한 예에서는 2종류의 노광 기간을 사용했지만, 3종류 이상의 노광 기간을 사용할 수도 있고, 합성의 알고리즘에 다양한 변형이 가능하다.
기본적으로 고 조도의 화소에는 짧은 노광 기간에서의 광자 입사 횟수를, 저 조도의 화소에는 통상 긴 노광 기간에서의 광자 입사 횟수를 사용하여, 촬상 데이터를 합성하는 것이 바람직하다. 대안으로, 복수 종류의 노광의 카운트값을 출력하고, 후단의 DSP 칩 등에 의한 화상 처리 시에 데이터 합성을 실시해도 된다.
또한, 노광 시간을 바꾼 촬상 데이터의 합성은, 기존의 이미지 센서에 의해 일부 실시되지만, 2종의 노광 시간에서의 데이터 취득은 1 프레임 분의 시간을 이격해서 실시되므로, 다이나믹 피사체에 부자연스러운 색으로 채색되는 문제 등을 가져온다.
1 프레임 기간 중에 양자의 데이터 취득을 교대로 복수회 실시하는 현재의 방법에서는, 그러한 문제는 발생하지 않는다.
보다 일반적으로는, 복수의 노광 기간을 순환시킨 데이터 취득을 복수회 행하고, 그 취득 결과를 합성해서 화상 데이터를 생성하는 것이 바람직하다.
<3. 제2 실시 형태>
도 8은, 본 발명의 제2 실시 형태에 관한 CMOS 이미지 센서(촬상 소자)의 구성예를 도시하는 도면이다.
제1 실시 형태에 관한 CMOS 이미지 센서(100)에서는, 각 화소 DPX와 감지 회로(121)를 1 대 1로 대응시킨다.
그러나, 화소 DPX와 감지 회로(121)에 필요로 하는 점유 면적은 반드시 동일할 필요는 없다.
또한, 2층의 기판 적층에서는, 규모가 큰 카운트 회로나 메모리는 화소 어레이 영역의 이외에 배치될 수 있어, 각 감지 회로(121)로부터의 데이터의 고속의 장거리 전송이 필수적이고, 레이아웃에 의해 제약을 받기 쉽다.
본 제2 실시 형태에 관한 CMOS 이미지 센서(100A)에서는, 복수의 화소에서 하나의 감지 회로를 공유함으로써, 상기 문제점에 대하여 유연한 해결법을 제공한다.
CMOS 이미지 센서(100A)에 있어서, 화소 어레이부(110A)는, 복수의 화소 DPX가 행 방향 및 열 방향에 매트릭스 형상으로 배치되어 있다.
동일 열의 복수의 화소 DPX와 선택 회로에 의해 화소 블록(160-0, 160-1, 160-2, 160-3,...)이 형성된다.
CMOS 이미지 센서(100A)는, 화소 어레이부(110A)의 화소 DPX를 구동하고 화소 DPX의 전기 신호를 출력 신호선(131)에 출력시키기 위한 행 구동 회로(170) 및 행 제어선 군(180)을 갖는다.
CMOS 이미지 센서(100A)는, 출력 신호선(131)을 통해 전송된 전기 신호에 대해 2치 판정하고, 판정 결과를 화소마다 복수회 집적하고, 계조가 있는 2차원 촬상 데이터를 생성하는 회로 블록(200)을 갖는다.
회로 블록(200)은, 감지 회로부(120A) 및 판정 결과 집적 회로부(150A)가 배치되어 있다.
감지 회로부(120A)는, 화소 블록(160-0, 160-1, 160-2, 160-3,...)에 대응해서 감지 회로(121-0, 121-1, 121-2, 121-3,...)를 갖는다.
감지 회로(121-0)는, 그 입력이 화소 블록(160-0)을 형성하는 전체 화소 DPX-00, DPX-10,..., DPX-150의 출력이 공통으로 접속되는 출력 신호선(131-0)에 접속되어 있다.
즉, 화소 DPX-00, DPX-10,..., DPX-150은 하나의 감지 회로(121-0)를 공유하고 있다.
감지 회로(121-1)는, 그 입력이 화소 블록(160-1)을 형성하는 전체 화소 DPX-01, DPX-11,..., DPX-151의 출력이 공통으로 접속되는 출력 신호선(131-1)에 접속되어 있다.
즉, 화소 DPX-01, DPX-11,..., DPX-151은 하나의 감지 회로(121-1)를 공유하고 있다.
감지 회로(121-2)는, 그 입력이 화소 블록(160-2)을 형성하는 전체 화소 DPX-02, DPX-12,..., DPX-152의 출력이 공통으로 접속되는 출력 신호선(131-2)에 접속되어 있다.
즉, 화소 DPX-02, DPX-12,..., DPX-152는 하나의 감지 회로(121-2)를 공유하고 있다.
감지 회로(121-3)는, 그 입력이 화소 블록(160-3)을 형성하는 전체 화소 DPX-03, DPX-13,..., DPX-153의 출력이 공통으로 접속되는 출력 신호선(131-3)에 접속되어 있다.
즉, 화소 DPX-03, DPX-13,..., DPX-153은 하나의 감지 회로(121-3)를 공유하고 있다.
감지 회로부(120A)에 있어서는, (도시하지 않은) 다른 화소 블록에 대하여도 복수의 화소에 의해 각 감지 회로가 공유되도록 감지 회로가 배치된다.
판정 결과 집적 회로부(150A)는, 감지 회로(121-0 내지 121-3)의 판정 결과를 화소마다 복수회 집적하여, 계조가 있는 2차원 촬상 데이터를 생성하는 기능을 갖는다.
판정 결과 집적 회로부(150A)는, 레지스터(152A-0 내지 152A-3), 선택 회로(155), 카운트 회로(153A) 및 메모리(154A)를 갖는다.
레지스터(152A-0 내지 152A-3)는, 전송선(141A-0 내지 141A-3)을 통해 전송된 각각의 감지 회로(121-0 내지 121-3)의 판정값을 유지한다.
선택 회로(155)는, 레지스터(152A-0 내지 152A-3)의 출력을 순차적으로 선택하고, 각 레지스터(152A-0 내지 152A-3)가 유지한 판정값을 카운트 회로(153A)에 공급한다.
카운트 회로(153A)는, 행 선택되고 판독되어, 선택 회로(155)를 통해 공급된 복수 화소(본 실시 형태에서는 4 화소)의 판정값에 대한 카운트 처리를 순차적으로 행하고, 각 화소마다의 카운트 결과를 메모리(154A)에 저장한다.
전회의 판독 시의 화소의 데이터가 메모리(154A)로부터 카운트 회로(153A)에 로드된다.
제2 실시 형태의 판정 결과 집적 회로부(150A)는, 1개의 카운트 회로(153A)를 갖고, 카운트 회로는 복수의 레지스터(152A-0 내지 152A-3)에 의해 공유되고 있다.
바꾸어 말하면, 본 제2 실시 형태의 CMOS 이미지 센서(100A)는, 복수의 감지 회로(121A-0 내지 121A-3)로 카운트 회로(153A)를 공유하고 있다.
본 실시 형태의 CMOS 이미지 센서(100A)는, 전술한 제4 특징적 구성을 포함하도록 구성되어 있다.
즉, CMOS 이미지 센서(100A)는, 복수의 화소에서 감지 회로를 공유하고, 순환적으로 액세스시킴으로써, 노광 시간을 확보하면서 소형의 화소에도 대응할 수 있도록 구성된다.
또한, CMOS 이미지 센서(100A)는, 복수의 감지 회로가 카운트 회로를 공유함으로써, 회로 규모와 처리 속도의 유연한 최적화가 가능하게 되도록 구성된다.
다음으로, 제2 실시 형태에 관한 CMOS 이미지 센서(100A)의 전체적인 동작 개요에 대해서 설명한다.
상술한 바와 같이, 화소 블록[160(160-0, 160-1, 160-2, 160-3,...)]은 16개의 디지털 화소 DPX와 선택 회로를 포함하도록 구성되어 있다. 선택 회로는 그 중 1 화소를 선택해서 선택된 화소로부터 리셋이나 데이터 판독을 실시한다.
본 실시 형태에서는 행 구동 회로(170)에 의해 구동되는 행 제어선(181)을 따라서 화소 블록(160) 중 1 화소가 선택된다.
판독 시에, 선택 화소로의 광자 입사의 유무가 출력 신호선[131(131-0, 131-1, 131-2, 131-3,...)]에 전기 신호로서 출력되어, 감지 회로[121A(121A-0, 121A-1, 121A-2, 121A-3,...)]에서 차례로 2치 판정된다.
감지 회로[121A(121A-0, 121A-1, 121A-2, 121A-3)]는, 예를 들어 선택 화소에 광자가 입사되면 "1"을, 입사되지 않으면 "0"을 판정값으로 설정하고, 그 판정값을 래치한다.
감지 회로[121A(121A-0, 121A-1, 121A-2, 121A-3,...)]의 판정값은, 우선 레지스터[152A(152A-0, 152A-1, 152A-2, 152A-3)]에 전송된다.
카운트 회로(153A)는 4개의 화소 블록(160-0 내지 160-3)에 의해 공유되어, 행 선택되어 판독된 4 화소로부터의 데이터에 대한 카운트 처리가 선택 회로(155)를 경유해서 순차적으로 실시된다.
그리고, 화소마다의 카운트 결과가 메모리(154A)에 저장된다.
즉, 전회에 판독된 화소의 데이터가 메모리(154A)로부터 카운트 회로(153A)에 로드된다.
레지스터(152A; 152A-0, 152A-1, 152A-2, 152A-3)에 "1"이 저장되어 있으면 카운트값에 "1"이 더하여지고, "0"이 저장되어 있으면 카운트값은 갱신되지 않는다.
그 후, 메모리(154A)에 카운트 회로(153A)의 값이 재기입되고, 1 화소분의 카운트 처리가 완료한다. 이 처리를 4화소에 대하여 순차적으로 실시한다.
이러한 카운트 처리가 실시되고 있는 동안, 화소 블록(160; 160-0, 160-1, 160-2, 160-3)과 감지 회로(121A; 121A-0, 121A-1, 121A-2, 121A-3)는 다음 행의 데이터 판독과 판정을 병행해서 실시할 수 있다.
이러한 디지털 판독은, 예를 들어 1 프레임 기간에 있어서 1023회 실시되어, 화소마다 10 비트의 계조 데이터를 생성한다.
이때, 카운트 회로(153A)는 10 비트의 크기를 가지며, 메모리(154A)는 16×4개의 화소가 각각 10 비트의 데이터를 가지므로 640 비트의 용량을 갖는다.
즉, CMOS 이미지 센서(100A)는, 독자의 구성을 갖고서 어레이화된 광자 카운터로서 동작한다.
이 구성의 경우, 화소 어레이의 행수가 1 블록에서의 행수이고, 블록이 열 방향으로만 배열되는 경우에는, 모든 회로를 동일 반도체 기판 상에 형성하는 것이 가능하다.
그러나, 촬상 소자가 많은 화소를 갖는 경우에는, 화소 블록(160-0, 160-1, 160-2, 160-3)은, 각각의 감지 회로(121A-0, 121A-1, 121A-2, 121A-3)를 포함하는 지지 회로 위에 다른 반도체 기판으로 적층시켜서 형성되는 것이 바람직하다.
그리고, 화소 블록(160-0, 160-1, 160-2, 160-3)을 포함하는 화소 어레이부(110A), 및 감지 회로(121A-0, 121A-1, 121A-2, 121A-3)는 각각 다른 반도체 기판 상에 어레이 형상으로 배치되는 것이 바람직하다.
바꾸어 말하면, 화소 블록(160-0, 160-1, 160-2, 160-3)을 포함하는 화소 어레이부(110A)와 감지 회로(121A-0, 121A-1, 121A-2, 121A-3)를 포함하는 감지 회로부(120A)는 각각 다른 반도체 기판 상에 어레이 형상으로 배치되는 것이 바람직하다.
더욱 바람직하게는, 감지 회로부(120A)는 카운트 회로(153A) 및 메모리(154A)를 각기 포함하는 회로 블록(200)으로서, 기판 상에 형성되고, 어레이 형상으로 배치된다. 혹은, 메모리(154A)는, 감지 회로의 하측에, 제3 반도체 기판 위에 적층하여 배치해도 좋다.
다음으로, 제2 실시 형태에 따른 화소 블록의 순환 액세스에 대해서 설명한다.
도 9는, 제2 실시 형태에 따른 화소 블록의 순환 액세스를 설명하기 위한 도면이다.
또한, 여기에서는, 어레이 배치된 모든 화소 블록이 거의 병렬로 동작할 경우, 촬상 소자에 구비된 화소 수가 몇 개인가에 상관없이, 각 화소의 액세스는 화소 블록 1개의 액세스에 의해 대표되는 것으로 한다.
각 화소 블록(160; 160-0, 160-1, 160-2, 160-3,…)에 포함되는 16개의 화소는 순환적으로 순차 액세스된다.
프레임 레이트를 1/30초라고 하고, 그 사이에 화소마다 1023회의 판독이 실시된다고 하면, 블록 처리의 1 사이클은 약 32 마이크로초가 되고, 이 사이에 16개의 화소의 판독을 완료할 필요가 있다.
도 9의 횡축을 따른 시간 구분은 블록 중의 화소마다의 액세스에 할당된 시간 t를 나타내며, 그 폭은 최대 2 마이크로초가 된다.
각 화소로부터의 데이터 판독 및 데이터에 대한 판정은, 반도체 메모리의 판독과 유사한 단순한 동작이므로, 이 시간 폭에는 충분한 여유가 있다.
상기 순환 액세스에 있어서는, 각 화소 DPX의 리셋 RST와 판독 RD는 순환적으로 실시된다.
이 경우, 화소마다 액세스 타이밍은 다르더라도 리셋 RST로부터 판독 RD까지의 실질적인 노광 EXP의 시간은 모든 화소에 대해 균등하다.
사이클 범위 내에서 리셋 RST의 타이밍을 바꿈으로써, 노광 시간을 변화시킬 수 있고, 따라서 다른 회로 동작에 영향을 주는 일 없이 감도의 조정이 가능하다.
예를 들어, 각 화소 DPX에 있어서 리셋 RST를 전회의 판독 RD의 직후(판독이 속하는 시간 구분과 동일한 시간 구분)에 설정하면, 노광 시간은 최대가 되어서 저 조도 피사체 촬상에 대응한다.
반대로, 리셋 RST를 판독 RD의 직전(판독에 대해 한 개만큼 선행하는 시간 구분)에 설정하면, 노광 시간은 최소가 되어서 고 조도의 피사체 촬상에 대응한다. 혹은, 동일한 시간 구분 내에서 리셋 타이밍을 몇 단계로 바뀌도록 설정하면, 노광 시간을 보다 자유롭게 선택할 수 있다.
판독 RD 후에는 카운트 처리 CNT가 실시되며, 병렬하여 다음 화소의 판독이 개시된다.
예를 들어, 시간 t4에 있어서는, 화소 No. 4가 판독되고, 또한 화소 No. 1이 리셋되고 있다. 또한 이 동작과 병렬하여, 화소 No. 3의 카운트 처리가 실시되고 있다.
이 예에서는 화소 No. 4의 판독과 화소 No. 1의 리셋은 시분할 방식으로 시리얼로 실시되고 있지만, 화소내에 독립적인 리셋 기구를 갖는 도 4와 같은 화소의 판독 및 리셋은 2개의 행 제어선을 구동하여 동시에 병렬로 실행될 수 있다.
또한, 제2 실시 형태에 따르면, 리셋 타이밍을 바꾼 상이한 노광 시간의 설정으로, 복수회의 데이터 취득을 행하고, 이 데이터 취득을 사용해서 촬상 데이터를 생성하는 것이 가능하다.
구체적으로는, 제1 실시 형태에 대한 이전의 기재에서 설명된 도 7a 내지 도 7c에 나타낸 방식에 따라 데이터 취득을 행할 필요가 있고, 이에 따라 콘트라스트가 강한 피사체의 촬상에도 대응한 와이드 다이나믹 레인지에서의 촬상이 가능하게 된다.
상술한 바와 같이, 제2 실시 형태에서는, 복수의 화소 DPX가 감지 회로(121A; 121A-0, 121A-1, 121A-2, 121A-3)와 레지스터(152A; 152A-0, 152A-1, 152A-2, 152A-3)를 공유하고, 또한 복수의 감지 회로(121A; 121A-0, 121A-1, 121A-2, 121A-3)가 카운트 회로(153A)를 공유하는 계층 구조를 갖고 있다.
그러한 회로들을 어떤 비율로 공유시킬지는, 전술한 액세스 시간과 각 회로의 점유 면적과의 관계에 의해 최적화되게 된다.
예를 들어, 본 예에서는 1 화소의 액세스 시간에 충분한 여유가 있으므로, 보다 많은 수의 화소가 감지 회로를 공유하고, 혹은 보다 많은 수의 감지 회로가 카운트 회로를 공유하는 것이 가능하다.
도 10은, 도 8에 나타낸 제2 실시 형태에 있어서의 칩 전체의 이미지를 도시하는 도면이다.
도 10의 예에서는, 복수의 회로 블록(200)이 반도체 기판 SUB2A 위에 어레이 형상으로 배치되어 있다.
복수의 회로 블록(200)은, 어레이 형상으로 배치되어 있다.
반도체 기판 SUB2A에는, 복수의 회로 블록(200)을 제어하는 제어 회로(210), 회로 블록(200)의 출력을 디멀티플렉싱하기 위한 디멀티플렉서(DEMUX)(220), 레지스터(230), 전송선(240) 및 출력 회로(250)가 형성된다.
도 10에 있어서, 복수의 화소 DPX와 선택 회로를 포함하는 화소 블록(160)으로부터의 출력 데이터는, 감지 회로(121A-0)에서 판정되어, 레지스터(152A)에 전송된다.
복수의 레지스터(152A-0 내지 152A-3)가 선택 회로(155)를 통해서 카운트 회로(153A)를 공유하고, 카운트 결과는 예를 들어 다이나믹 RAM(DRAM)인 메모리(154A)에 저장된다.
회로 블록(200)은 반도체 기판 SUB2A 위에 어레이 형상으로 배치되고, 일제히 병렬로 동작하면서 각각의 회로 블록(200) 내에서 선택된 화소로부터의 데이터를 판정하고, 입사된 광자의 수를 카운트하고 있다.
회로 블록(200)에 대한 타이밍에 기초한 데이터 공급 및 메모리(154A)의 행구동은, 행마다 배치된 제어 회로(210)에 의해, 행 방향으로 배열되는 회로 블록(200)에 대해 일괄로 실시된다.
회로 블록(200)은 반도체 기판 SUB2A에 적층된 다른 반도체 기판 SUB2B에 어레이 형상으로 배열된다.
각 화소 블록(160)과 각각의 감지 회로가 적절하게 접속되도록, 회로 블록(200)과 이에 대응하는 화소 블록(160)의 일 군은, 동등한 피치로 배치되는 것이 바람직하다.
1 프레임분의 카운트가 완료하면, 메모리(154A)에 저장된 카운트 결과는 화소 어레이의 1행분이 한번에 디멀티플렉서(220)를 통해서 레지스터 군(230)의 레지스터(231)에 래치된다.
프레임을 구성하는 모든 행의 데이터가 출력되면, 1 프레임에 대한 처리가 완료된다.
이러한 출력 형태는, 프레임 데이터를 행마다 순차 출력하는 통상의 촬상 소자의 출력 형태와 호환하게 된다.
전체 화소가 구동되어 피사체를 동화상으로서 원활하게 촬상할 경우, 카운트 동작용과 출력 동작용의 2개의 메모리(154A)를 갖는 것이 바람직하며, 또한 전체로서 전체 화소의 2 프레임분의 메모리를 갖는 것이 바람직하다.
이 경우, 2개의 메모리는 프레임마다 서로 교대로 전환되며 사용되어, 한쪽의 메모리가 카운트 동작에 사용되고 있는 사이에, 다른 쪽의 메모리는 출력 동작에 사용된다.
혹은, 1 프레임분의 메모리를 홀수행과 짝수행의 2 그룹으로 나누고, 인터라인 동작을 행하여, 홀수행의 화소를 노광 및 카운트하고 있는 동안에 짝수행으로부터 데이터를 출력하고, 짝수행의 화소를 노광 및 카운트하고 있는 동안에 홀수행으로부터 데이터를 출력해도 좋다.
촬상 소자에는 용도에 따라 출력하는 데이터량을 줄이고 싶을 경우가 있다. 예를 들어, 정지 화상에서는 모든 유효 화소로부터의 촬상 데이터를 사용하지만, 동영상에 대해서는 화소 수를 축소하여 데이터량을 줄이고 싶을 경우가 많다.
이러한 경우에 대응하여, 몇몇의 촬상 소자는 복수의 화소의 데이터를 가산하여, 그 데이터를 1 화소에 대한 데이터로서 출력하는 능력을 갖고 있다. 이러한 가산 처리는 통상 가산기를 별도로 설치해서 행하지만, 그만큼 회로의 점유 면적이 증가한다.
이에 대해, 본 발명의 실시 형태에 따르면, 서로 카운트 회로를 공유한 복수의 화소에 의해 메모리의 저장 장소가 공유됨으로써, 매우 용이하고 또한 유연하게 화소 데이터의 가산을 실시할 수 있다.
예를 들어, 도 3에 나타내는 제1 실시 형태에 따르면, 적어도 행 방향으로, 카운트 회로(153)를 공유하는 복수의 화소에 메모리(154)의 저장 장소를 공유시킴으로써, 화소들로부터의 데이터를 가산할 수 있다.
혹은, 도 8에 나타내는 제2 실시 형태에 따르면, 카운트 회로(153A)를 공유하는 복수의 화소에 메모리(154A)의 저장 장소를 공유시킴으로써, 행 방향 및 열 방향의 양방향에서 유연한 화소 데이터의 가산을 실시할 수 있다.
이러한 가산 처리시에는, 사용하는 메모리량이 절약되어, 예를 들어 4 화소의 데이터를 가산하는 경우 1/4로 된다.
따라서, 정지 화상에서 전체 화소를 사용하고, 동영상에서 화소 데이터의 가산을 행하는 경우는, 도 10에 있어서의 전체 메모리(154A)는 전체 화소의 1 프레임분이면 된다.
정지 화상에서는 1 프레임 전체를 사용하고, 동영상에서는 메모리를 가산으로 절약하면서 2개의 메모리로 나누고, 프레임마다 카운트 동작용과 출력 동작용으로 서로 교대로 전환하면서 사용한다.
이들 동작은 모두 메모리 액세스시에 선택되는 어드레스를 바꾸는 것만으로 실시할 수 있고, 용이하게 제어하는 것이 가능하다.
또한, 본 실시 형태에 따르면, 메모리(154, 154A)에 저장된 카운트된 데이터는 그대로 출력된다. 이들 메모리의 데이터는 프레임 메모리로서 화소마다 랜덤 액세스할 수 있으므로, 반도체 기판 SUB2, SUB2A에 DSP 등의 화상 처리 회로를 더 탑재시키고, 결함 수정, 디모자이크 동작 및 압축 등의 화상 처리를 실시해도 된다.
또한, 복수 화소의 데이터의 가산 처리는, 가산하는 화소 그룹을 하나의 수광 단위로 간주함으로써, 그 출력의 다이나믹 레인지를 향상시킬 수 있는 이점이 있다. 예를 들어 각 화소에 대해 10 비트의 카운트가 실시될 경우, 4 화소의 데이터를 가산한 출력은 12 비트가 된다.
이러한 가산 처리는 용도에 따라서 유연하게 실시하는 것이 가능하고, 2차원 어레이 형상으로 배열된 화소 데이터를, 카운터를 공유하는 화소 그룹마다 가산하고, 또한 출력단에 가산기를 더 설치하여, 그 데이터를 출력시에 화소 그룹의 데이터를 가산해도 된다.
이러한 단계적인 가산을 행하면, 모든 화소를 가산하여 화소들을 단일의 광자 카운터로서 사용하기가 용이하다. 이 경우, 광자 카운터는 화소 수에 따라 거대한 다이나믹 레인지를 갖게 된다.
본 실시 형태에서 사용하는 디지털 화소 각각은, 전술한 바와 같이, 광전 변환 소자를 갖고, 광자의 입사에 따라서 전기 신호를 출력하는 기능을 갖고 있어, 예를 들어 도 4에 나타낸 바와 같이 구성된다.
디지털 화소로부터의 데이터 판독 시에는, 화소마다의 출력 편차를 상쇄하기 위해서, 센싱 모드 시에 이하와 같은 자기 참조 기능을 제공하는 것이 바람직하다.
즉, 화소로부터 리셋 상태의 출력과 노광 후의 신호 출력을 판독하고, 감지 회로에 있어서, 그들 중 하나에 일정한 오프셋을 가해서 양 출력을 서로 비교하여 2치 판정을 실시한다.
도 11은, 자기 참조 기능을 갖는 감지 회로의 일례를 나타내는 회로도이다.
도 11의 감지 회로(121B)는, 스위치 SW121, SW122, SW123, 캐패시터 C121, C122, 인버터 IV121, IV122 및 오프셋 신호 OFFSET를 위한 공급 라인 L121을 갖는다.
스위치 SW121는, 단자 a가 캐패시터 C121의 제1 단자 및 캐패시터 C122의 제1 단자에 접속되며, 단자 b가 출력 신호선에 접속되는 단자 SIG에 접속되어 있다.
캐패시터 C121의 제2 단자가, 인버터 IV121의 입력 단자, 스위치 SW122의 단자 a 및 스위치 SW123의 단자 a에 접속되어 있다.
인버터 IV121의 출력 단자는, 인버터 IV122의 입력 단자 및 스위치 SW122의 단자 b에 접속되어 있다.
인버터 IV122의 출력 단자는, 스위치 SW123의 단자 b 및 출력 단자 SAOUT에 접속되어 있다.
여기서, 도 4의 화소를 예로서 참조하여, 도 11에 나타낸 바와 같은 자기 참조 기능을 갖는 감지 회로를 사용한 판독 동작예에 대해서 설명한다.
도 12의 (a) 내지 (f)는, 도 4의 화소를 예로서 참조하여, 도 11의 자기 참조 기능을 갖는 감지 회로를 사용한 판독 동작예를 설명하기 위한 타이밍 차트이다.
도 12의 (a)는 도 4의 리셋선(118)에 인가되는 리셋 펄스 RESET를 나타내고, 도 12의 (b)는 도 4의 전송선(117)에 인가되는 판독 펄스 READ를 나타내고 있다.
도 12의 (c)는 스위치 SW121의 ON/OFF 상태를, 도 12의 (d)는 스위치 SW122의 ON/OFF 상태를, 도 12의 (e)는 스위치 SW123의 ON/OFF 상태를, 도 12의 (f)는 오프셋 신호 OFFSET를 각각 나타내고 있다.
우선, 스위치 SW121와 스위치 SW122를 온으로 하여 리셋선(118)에 리셋 펄스 RESET를 인가하고, 리셋 상태의 화소 출력을 입력 단자 SIG로 읽어낸다.
다음으로, 스위치 SW122를 오프로 하여 리셋 출력을 홀드한다.
이어서, 화소 DPX의 전송선(117)에 펄스 READ를 인가하고, 노광 결과를 나타내는 신호 출력을 단자 SIG에 입력하여, 스위치 SW121을 오프로 한다.
이 기간 중에, 오프셋 신호 OFFSET 입력은 0V로 유지되어 있다.
다음으로, 오프셋 신호 OFFSET의 레벨을 약간 상승시키고, 캐패시터 C122를 통해서 판독 신호에 오프셋 전위를 추가한다.
그 결과, 리셋 상태의 화소 출력과, 판독 신호에 약간의 오프셋을 부가한 상태에서의 출력이 서로 비교된다.
도 4의 화소에 광자가 입사하고 있을 경우, 후자의 신호는 전자의 신호보다 저전위가 되고, 출력 단자 SAOUT에 "0"이 출력된다.
화소에 광자가 입사하고 있지 않은 경우는, 반대의 비교 결과가 얻어져서 출력 단자 SAOUT에 "1"이 출력된다.
최후로, 스위치 SW123을 온으로 하여 판정 결과를 래치한다.
이 자기 참조 기능은, 증폭기 트랜지스터(114)의 임계값 격차 등에 기인하는 화소마다의 고정 노이즈를 상쇄하고, 미소한 신호에 대하여도 정확한 2치 판정을 가능하게 한다. 또한, 상기 시퀀스에서는 리셋에 기인한 kTC 노이즈도 상쇄하고 있다.
또한, 아날로그 신호의 AD 변환에 있어서의 상관 이중 샘플링(CDS)에서도 유사한 효과를 예상할 수 있다.
또한, 2치 판정의 센싱에서는 2회의 판독과 판정에 필요로 하는 기간이 항상 일정하므로, 화소의 증폭기 트랜지스터 및 감지 회로 자체에 의해 발생되는 열잡음이나 플리커 노이즈의 영향도 이하와 같이 경감될 수 있다.
즉, 저주파 대역 노이즈의 대부분이 양쪽의 판독에 마찬가지로 나타나므로(중첩하므로) 그 영향을 상쇄할 수 있고, 고주파 대역의 노이즈는 감지 회로의 용량 부하에 의해서 감응을 제한할 수 있다.
따라서, 상기 용량 부하를 정확하게 센싱할 수 있는 범위에서 될 수 있는 한 크게 설정함으로써, 영향이 있는 노이즈의 대역을 최소한으로 좁힐 수 있다.
AD 변환에 있어서의 상관 이중 샘플링에서는, 신호의 크기 및 비트 수에 따라서 변환에 필요한 기간이 다른 경우가 많고, 넓은 노이즈 대역에 의해서 영향을 받을 수밖에 없다.
센스 회로는 이러한 예에 한정되지 않고, 리셋 신호에 오프셋을 부가한 것을 판독 신호와 비교해서 판정을 실시하도록 변형해도 된다.
혹은, 먼저 판독 신호를 취득하고, 그 후 화소를 리셋해서 또한 리셋 신호를 취득하고, 그 판독 신호와 그 리셋 신호 중 어느 하나에 오프셋을 가해서 서로 비교 판정을 행해도 된다. 이 경우, kTC 노이즈는 상쇄할 수 없지만, 화소마다의 편차에 기인하는 고정 노이즈 등은 상쇄할 수 있고, 따라서 이러한 변형은 임의의 화소 구성에 범용적으로 적용할 수 있는 이점이 있다.
이러한 자기 참조 기능을 탑재해도, 감지 회로는 통상의 AD 변환기보다 상당히 적은 수의 소자를 가지며, 큰 점유 면적은 필요로 하지 않는다.
디지털 화소를 실현할 경우, 내부 증폭형의 포토다이오드를 사용하는 것도 유효한 선택이다.
내부 증폭형 포토다이오드로서는, 예를 들어, 광전 변환된 전자와 홀의 쌍을 전계에서 가속시켜서 눈사태 증폭을 발생시키는, 아발란체(avalanche) 포토다이오드(APD) 등이 알려져 있다.
이 경우에도, 도 4에 도시된 바와 같은 화소 회로를 사용할 수 있지만, 자기 증폭형의 포토다이오드를 사용해서 충분히 큰 신호가 얻어지는 경우에는, 화소에 증폭기 트랜지스터는 불필요하다.
도 13은, 내부 증폭형 다이오드를 사용해서 제2 실시 형태에 대응한 화소 블록의 구성예를 도시하는 도면이다.
화소 블록(160C)은 내부 증폭형 포토다이오드(111C)와 그에 대응하는 전송(선택) 트랜지스터(112C)만의 집합에 의해 구성되어 있다.
즉, 이 예의 화소 DPXC는, 내부 증폭형 포토다이오드(111C)와 그에 대응하는 전송(선택) 트랜지스터(112C)만으로 형성되어 있다. 동일 행의 각 화소 DPXC의 전송 트랜지스터(112C)의 게이트 전극이 공통의 전송선(117C)에 접속되어 있다. 그리고, 각 화소 블록(160C)의 복수의 화소의 전송 트랜지스터의 소스 또는 드레인이 공통의 출력 신호선(131)에 접속되어 있다.
또한, 각 출력 신호선(131)과 리셋 전위선 LVRST와의 사이에는 리셋 트랜지스터(113C)가 접속되어 있다. 각 리셋 트랜지스터(113C)의 게이트 전극이 공통의 리셋선(118C)에 접속되어 있다.
이 예에서는, 각 화소 DPXC는 리셋 트랜지스터(113C), 출력 신호선(131) 및 전송 트랜지스터(112C)를 통해서 리셋된다.
또한, 화소 블록(160C)을 감지 회로(121C) 위에 적층하는 경우, 리셋 트랜지스터(113C)는 화소 블록(160C)의 기판에 속해도 좋고, 또는 감지 회로(121C)의 기판에 속해도 좋다.
반도체 기판의 적층에 웨이퍼의 접합을 사용한 경우, 전술한 종래 기술의 제조 방법을 따르면, 화소와 화소 블록간, 그리고 감지 회로간의 신호 접속은 도전성 패드 전극을 통한 직접 접속인 것이 상정된다.
그러나, 연마 속도에 차이가 있는 금속 패드와 절연막을 동시에 노출시키고, 그들을 동시에 연마하여, 접합에 필요한 고정밀도의 평탄면을 제작하고, 접합 강도를 유지하는 것은 용이하지 않다.
또한, 연마 중 또는 접합 전에 패드 표면이 변질되고, 따라서 절연 불량을 발생시키는 문제도 있다. 다른 칩들을 접합할 경우도, 전극 패드를 통한 고정밀도의 직접 접속에는 같은 곤란이 발생한다.
한편, 디지털 데이터의 전달에는 높은 정밀도는 필요 없으므로, 반드시 직접적인 접속은 필수가 아니고, 캐패시터를 통한 커플링 용량에 의한 접속으로 충분하다.
캐패시터의 용량은 그 캐패시터의 크기, 유전체막의 두께 등으로부터 기인하는 제조 편차의 영향을 받고, 따라서 캐패시터마다 신호의 크기에 의존한 고유한 노이즈를 발생시킨다. 따라서, 아날로그 신호의 전달에는 많은 곤란이 발생한다.
그러나, 디지털 신호의 경우 그러한 문제는 없고, 또한 전술한 자기 참조 기능과 조합하면, 작은 신호도 판독하는 것이 가능하다.
도 14는, 캐패시터를 통한 커플링 용량에 의한 접속 구조를 채용한 CMOS 이미지 센서(100D)의 단면의 일례를 나타내는 도면이다.
도 14의 예에서는, 디지털 화소 DPXE는 반도체 기판 SUB1E 위에 형성되어 있고, 따라서 포토다이오드(111E)에 의해서 생성된 전자가 전송 트랜지스터(112E)를 통해서 출력 전극부(119)로 전송된다.
감지 회로(121E)는 반도체 기판 SUB2E 위에 형성되어 있고, 화소 DPXE로부터의 출력 신호를 입력 전극부(122)에서 수신한다.
양쪽 기판 SUB1E 및 SUB2E의 접합면 BDS에는 고유전체막(300)을 그 전극들 사이에 협지시킨 캐패시터 CCP가 형성되어 있다. 화소 DPXE의 출력 전극부(119)와 감지 회로(121E)의 입력 전극부(122)는 캐패시터 CCP를 통해서 서로 접속되어 있다.
기판의 접합 후에, 화소 DPXE의 수광면에는 컬러 필터(310) 및 마이크로렌즈(320)가 형성된다.
이러한 구조를 사용한 경우, 도 11의 자기 참조형 감지 회로의 일부를 커플링 캐패시터 CCP로 대체시켜서, 회로를 더욱 간략화할 수도 있다.
도 15는, 캐패시터를 통한 커플링 용량에 의한 접속 구조를 채용한 CMOS 이미지 센서의 자기 참조 기능을 갖는 감지 회로의 일례를 나타내는 회로도이다.
도 11에서의 구성요소와 동일한 도 15의 감지 회로의 구성요소는, 동일한 부호를 가지고 나타내고 있다.
도 15의 감지 회로(121E)는, 도 11의 감지 회로(121B)의 스위치 SW121 및 캐패시터 C121을 갖지 않도록 구성되어 있다.
디지털 화소 DPXE는, 도 11 및 도 12와 관련지어 전술한 바와 같이, 우선 출력 전극부(119)에 리셋 레벨을 출력한다.
감지 회로(121E)는 스위치 SW122를 온하고 나서, 그 스위치를 또한 오프하여, 커플링 캐패시터 CCP를 통해서 전달된 리셋 레벨 신호를 부유 상태의 노드 세트(set)인 입력 전극부(122)에 홀드한다.
즉, 출력 전극부(119)에 리셋 레벨이 입력되면, 입력 전극부(122)가 인버터의 임계값에 도달하도록 하는 전하가 축적 노드로서 기능하는 입력 전극부(122)에 축적된다.
그 후, 디지털 화소 DPXE는, 출력 전극부(119)에 신호 레벨을 출력한다.
또한, 오프셋 신호 OFFSET의 레벨을 약간 정전위측으로 구동함으로써, 판독 신호에 약간의 오프셋을 추가한다. 그 결과, 인버터 IV121, IV122가 구동되어 판정 결과가 출력 단자 SAOUT에 출력된다.
최후로, 스위치 SW123을 온해서 판정 결과를 래치한다.
이러한 경우에는, 커플링 캐패시터 CCP는 감지 회로의 일부로 해석하는 것도 가능하다.
또한, 도 14 및 도 15를 참조하여 설명한 바와 같은, 캐패시터의 커플링을 통한 신호 전달은, 복수의 화소가 하나의 감지 회로에 대응하는 제2 실시 형태에 대해서도 마찬가지로 실시할 수 있다.
제2 실시 형태에서는, 화소로부터 연장하는 출력 전극부(119)가 화소 블록내의 복수의 화소에 의해 공유된다.
<4. 제3 실시 형태>
도 16은, 본 발명의 제3 실시 형태에 따른 CMOS 이미지 센서(촬상 소자)의 구성예를 도시하는 도면이다.
제3 실시 형태에 따른 CMOS 이미지 센서(100B)는, 소정 노광 기간에 있어서의 화소로의 광자 입사의 유무에 대한 2치 판정을, 단위 프레임 기간 내에 있어서 복수회 반복 실행하고, 판정 결과를 집적하여 수광부로의 광자 입사량을 도출하는 기능을 갖는다.
또한, CMOS 이미지 센서(100B)는, 판정의 사이클 기간을 단위 사이클 기간의 N배(N은 정수)를 따르는 복수의 사이클 기간 내에서 가변하도록 설정하는 기능을 갖는다.
또한, CMOS 이미지 센서(100B)는, 동일한 단위 프레임 기간에 있어서의 입사광량의 도출을 긴 사이클 기간에 의한 적은 횟수의 판정으로 실시하는 모드와 짧은 사이클 기간에 의한 많은 횟수의 판정으로 실시하는 모드를 구비하고 있다.
또한, CMOS 이미지 센서(100B)는, 단위 프레임 기간 내에 짧은 사이클 기간에 의한 판정과 긴 사이클 기간에 의한 판정을 포함하는 복수회의 판정을 순환적으로 반복하고, 그 판정 결과를 합성 및 집적해서 수광부로의 광자 입사량을 도출하는 기능을 갖는다.
환언하면, 본 CMOS 이미지 센서(100B)는 시분할 광자 카운팅을 사용한 이메저의 노광 설정에 최적인 구성을 갖고 있다.
즉, 저 조도의 노광에서 충분한 감도를 얻기 위해서는 실제 노광 시간이 더 긴 것이 바람직하지만, 한편 많은 판정 카운트 수는 필요로 하지 않는다.
고 조도에서 높은 S/N비를 얻기 위해서는 실제 노광 시간보다 카운트 총수가 우선된다. 예를 들어, 상술한 바와 같이 판독 동작에 400 나노초를 사용해도, 판정의 사이클 시간을 1 마이크로초로 설정하면 최대 16,666회의 카운트 총수를 확보할 수 있다.
이때, 프레임 기간의 최대 60%의 노광 시간밖에 확보할 수 없지만, 고 조도의 촬상에서는 거의 문제가 안 된다.
한편, 저 조도의 촬상 시는, 예를 들어 판정의 사이클 시간을 4배 또는 4 마이크로초로만 설정해서 프레임 기간의 90%인 노광 시간을 확보한다.
이러한 판정 사이클 시간을 N배(N은 정수)로 바꾸는 기능의 실장(installation)은, 판독 판정 동작의 실행 빈도를 1/N으로 설정하는 이외에는, 기본적으로 회로의 동작 타이밍을 바꿀 필요가 없다. 따라서 그 제어가 용이해서 회로 규모도 거의 증가하지 않는다.
또한 다른 사이클 시간에서의 복수의 판정 세트를 단위 프레임 기간 내에 반복함으로써, 고 조도부와 저 조도부를 포함하는 콘트라스트가 높은 촬상에도 대응할 수 있게 되고, 또한 저 조도부에 대하여는 충분한 노광 시간을 확보할 수 있게 된다.
상술한 바로부터 명백한 바와 같이, 제3 실시 형태에 의하면, 시분할 광자 카운팅에 있어서, 고 조도의 촬상 시에는 판정 카운트 수를 증가시켜 광 샷 노이즈에 대하여 높은 S/N비를 확보할 수 있을 뿐 아니라 저 조도의 촬상 시에는 충분한 노광 시간을 확보할 수 있다.
또한, 저 조도부와 고 조도부를 포함하는 콘트라스트가 높은 촬상에도 대응할 수 있고, 동적 피사체의 색 편차(color shifting)도 발생하지 않고, 저 조도부에 대하여는 충분한 노광 시간을 확보할 수 있다. 또한, 저 조도의 촬상 시에는 소비 전력도 대폭 삭감하는 것이 가능하게 된다.
이하, 구체적인 구성 및 기능에 대해서 설명한다.
도 16은 시분할 광자 카운팅에 기초한 촬상 장치의 구성의 일례를 나타내는 도면이다.
CMOS 이미지 센서(100B)는 화소 어레이부(110B), 감지 회로부(120B), 레지스터(래치)(152B-0 내지 152B-3), 카운트 회로(153B), 메모리(154B) 및 셀렉터(155B)를 포함한다.
레지스터(152B-0 내지 152B-3), 카운트 회로(153B), 메모리(154B) 및 셀렉터(155B)는 판정 결과 집적 회로부(150B)를 형성한다.
CMOS 이미지 센서(100B)에서, 화소들이 회로 기판상에 적층되어, 2개의 화소 DPX1, DPX2가 하나의 감지 회로(121B)와 레지스터(래치)(152B-0 내지 152B-3)를 공유하고 있다.
또한, 4개의 감지 회로(121B)가 셀렉터(155B)를 통해 카운트 회로(153B)와 메모리(154B)를 공유하고 있다.
메모리(154B)에는 각 화소에 대응하는 카운트 데이터가 각각 다른 어드레스에 저장되어 있다.
도 17은 도 16의 회로에서의 고 조도 시의 촬상 데이터 처리의 플로우를 도시하는 도면이다.
처리는 1 마이크로초의 단위 사이클에서 이하와 같이 실시된다.
우선, 시각 T0에서 화소 DPX1로의 전하 축적이 개시되고, 600 나노초 후에 감지 회로(121B)가 화소의 판독을 개시하여 2치 판정을 행한다.
단위 사이클의 끝날 때, 판정 데이터는 래치(152B-0 내지 152B-3)에 저장된다.
시각 T1에서 시작되는 다음 사이클에서는, 다시 화소 DPX1로의 전하 축적이 개시되고, 래치(152B-0 내지 152B-3)에 저장된 데이터의 카운트 처리가 개시된다.
카운트 회로(153B)는 4개의 열에 의해 공유되어 있기 때문에, 각 열의 화소의 래치 데이터가 셀렉터(155B)를 통해 순차적으로 카운트 회로(153B)에 송신되어 열 별로 카운트된다.
화소 DPX1의 카운트 처리에서는, 우선 메모리(154B)로부터 대응하는 카운트 데이터가 카운트 회로(153B)에 세트되고, 래치(152B-0 내지 152B-3)에 래치된 값이 "1"이면 카운트 값이 카운트 업되고, 래치(152B-0 내지 152B-3)의 래치 값이 "0"이면 갱신되지 않는다.
그 후, 카운트 회로(153B)의 데이터가 메모리(154B)의 원래의 어드레스에 다시 기입되고, 화소 DPX1의 카운트 처리가 완료된다.
대안으로, 래치(152B-0 내지 152B-3)의 래치 데이터가 "1"인 경우에만 상기 동작이 행해지고, 래치 데이터가 "0"인 경우에는 아무런 동작도 행해지지 않도록 해도 된다.
한편, 동일한 시각 T1의 타이밍에서, 감지 회로(121B)는 화소 DPX2에 저장된 데이터의 판독을 개시한다.
이러한 방식으로 처리 플로우를 반복함으로써, 감지 회로(121B), 래치(152B-0 내지 152B-3), 카운트 회로(153B) 및 메모리(154B)는 구성 요소를 공유하는 복수의 화소로부터의 데이터를 파이프라인적으로 처리한다.
이때 1 프레임 기간을 1/60초로 하면, 14 비트에 상당하는 16300 카운트보다 많은 카운트가 가능하게 되고, 높은 S/N비로 데이터를 취득할 수 있다.
도 18은 도 16의 회로에서의 저 조도 시의 촬상 데이터 처리의 플로우를 도시하는 도면이다.
도 17에 도시된 처리로부터 판독과 카운트 처리가 1 사이클마다 걸러 있고, 그 기간 동안 데이터 축적이 계속되어 있다. 즉, 각 화소의 처리 사이클의 길이가 2배가 되어 2 마이크로초가 된다.
이때, 각 사이클의 노광 시간은 최대 1600 나노초이며, 프레임 기간의 80%인 노광 기간을 확보할 수 있다.
1 프레임 기간을 1/60초로 하면, 카운트 수는 도 2의 처리에서의 카운트의 약 절반이 된다. 즉, 카운트 수는 13 비트에 상당하는 8190 카운트에 머무르지만, 이것은 저 조도에서의 카운트 수로서는 충분하다.
도 19의 (a) 내지 (d)는 본 제3 실시 형태에 있어서의 사이클 전환의 개념을 도시하는 도면이다.
도 19의 (a) 내지 (d)에서, 사선 부분이 축적 기간, 하얀 부분이 판독 기간을 나타내고 있다.
기본 사이클로부터의 판독 처리와 이 판독 처리에 수반하는 카운트 처리를 스킵함으로써 기본 사이클의 N배(N은 정수)의 사이클 기간을 용이하게 설정할 수 있다.
이때의 최대 카운트 수는 거의 1/N이다. 이렇게 저 조도 촬상 시에 필요에 따라서 사이클 기간을 연장시켜 가는 것으로, 유효 노광 기간을 길게 확보할 수 있을 뿐 아니라 소비 전력도 대폭 저감할 수 있다.
상기 사이클 전환과 화소의 리셋에 의한 전자 셔터를 조합해도 좋다.
즉, 도 17 및 도 18의 축적 기간이 최대 축적 기간을 나타내고 있지만, 이 축적 기간 도중에 임의의 타이밍에서 화소의 리셋을 행함으로써 실질적인 축적 시간을 미세 조정할 수 있다.
사이클 전환과 화소 리셋의 타이밍 조정의 조합으로 축적 시간을 유연하게 조정할 수 있고, 따라서 최적의 노광 조건 하에서의 촬상을 보장할 수 있다.
실제 촬상 시스템에서는, 자동 노출에서 일반적으로 행해지는 것과 같이 우선 시스템은 피사체의 밝기를 판정한다.
그리고, 고 조도의 촬상에 대하여는 짧은 사이클 기간에서의 고 빈도의 샘플링을 채용하고, 저 조도의 촬상에 대하여는 긴 사이클 기간에서의 저 빈도의 샘플링을 채용한다.
간단한 예에서는, 우선 짧은 사이클 기간에서 촬상을 스타트하고, 단위 프레임 기간에서 화면 내의 화소의 평균 광자 수가 카운트 총수의 일정 비율 이하이면 모드가 저 조도의 촬상 모드로 이행된다.
즉, 사이클 기간을 연장시키는 동시에 카운트 총수를 절감해 간다. 대안으로, 긴 사이클 기간에서 촬상을 스타트하고, 모드는 고 조도 모드로 이행될 수도 있다.
도 20은 긴 사이클 기간과 짧은 사이클 기간을 조합시키고 주기적으로 카운트를 행함으로써 촬상의 다이나믹 레인지를 향상시키는 예를 도시하는 도면이다.
이 예에서는, 짧은 사이클 CYC1로 4회의 샘플링을 행하고, 그 후 사이클 CYC1보다 4배 긴 사이클 CYC2로 1회의 샘플링을 실시하고 있다.
이 샘플링 처리를 순환적으로 반복하여, 예를 들어 1 프레임 기간 내에 사이클 CYC1로 4095회, 사이클 CYC2로 1023회의 샘플링을 행한다. 각 화소의 각각의 사이클에서의 카운트 값은 메모리의 서로 다른 어드레스에 독립적으로 저장된다.
짧은 사이클 CYC1에서의 샘플링에서는, 이 샘플링의 합계 축적 기간 중에 각 화소에 입사된 광자의 수를 고 조도 시와 저 조도 시에도 정확하게 카운트할 수 있다.
한편, 긴 사이클 CYC2에서의 샘플링에서는, 입사된 광자의 수를 저 조도 시에는 거의 정확하게 카운트하고 있지만, 고 조도 시에는 많은 카운트 실수를 포함한다.
출력은 화소마다, 예를 들어 이하와 같이 합성된다.
즉, 사이클 CYC2의 카운트 값이 256 이상이면, 이 화소는 고 조도 화소인 것으로 판정되어, 그 화소의 출력값으로서는 예를 들어 사이클 CYC1의 카운트 값에 (CYC1과 CYC2의 합계 사이클 시간/CYC1의 합계 축적 시간)을 곱한 값이 채용된다.
즉, 사이클 CYC1의 카운트 값만으로부터 출력이 생성된다.
한편, 사이클 CYC2의 카운트값이 256 미만이면, 이 화소는 저 조도 화소인 것으로 판정된다.
이 화소의 출력값으로서는, 예를 들어, 사이클 CYC2의 카운트값에 (CYC2의 합계 사이클 시간/CYC2의 합계 축적 시간)을 곱한 값과 사이클 CYC1의 카운트값에 (CYC1의 합계 사이클 시간/CYC1의 합계 축적 시간)을 곱한 값이 가산된다. 그리고, 그 가산 값이 출력된다.
즉, 사이클 CYC1의 카운트 값과 사이클 CYC2의 카운트 값이 둘 다 사용된다.
이 경우, 소비 전력은 사이클 CYC1만으로 광자의 수를 카운트했을 경우의 소비 전력의 60% 이상이며, 또한 짧은 사이클 CYC1에서는 고 조도의 화소로 입사된 광자의 수를 카운트할 수 있다.
저 조도의 화소의 경우, 보다 긴 실제 축적 시간을 얻을 수 있고, 그만큼 고감도화를 실현할 수 있다.
따라서, 동일 화면에 고 조도부와 저 조도부가 혼재했을 경우에도, 화소마다 최적의 합성 방법을 선택할 수 있으므로 노이즈가 작고 다이나믹 레인지가 넓은 촬상을 보장할 수 있다.
또한, 2종류의 사이클의 샘플링은 1 프레임 기간 내에 순환적으로 다수회 실행되므로, 결과는 각 사이클에서 평균화되어서, 움직이고 있는 피사체의 촬상에서도 화소마다의 샘플 기간의 차이에 의한 색 편차 등이 발생하지 않는다.
예를 들어, 저 조도에서의 고감도를 우선할 경우, 사이클 CYC2의 샘플링 수를 증가시키고, 그만큼 사이클 CYC1의 샘플링 수를 줄일 수도 있다. 그 경우, 실제 축적 시간은 더 길어진다.
또한, 실제 축적 시간이 충분히 길면, 저 조도 화소로부터의 출력은 사이클 CYC2의 카운트 값만으로부터 생성될 수 있다. 이때, 고 조도 화소로부터의 출력은 사이클 CYC1의 카운트 값만으로부터 생성된다.
또한, 3종류 이상의 사이클을 조합해서 촬상을 행해도 된다. 다른 사이클 기간의 카운트 값으로부터의 출력을 합성하는 방법에는 다양한 변형이 있다.
이상 설명한 제1, 제2, 및 제3 실시 형태에 따른 고체 촬상 소자는 디지털 카메라 및 비디오 카메라의 촬상 디바이스로서 적용될 수 있다.
<5. 제4 실시 형태>
도 21은 본 발명의 제4 실시 형태에 따른 고체 촬상 소자가 적용되는 카메라시스템의 구성의 일례를 나타내는 도면이다.
카메라 시스템(400)은 도 21에 나타낸 바와 같이, 본 실시 형태에 따른 CMOS 이미지 센서(고체 촬상 소자)(100, 100A)가 적용 가능한 촬상 디바이스(410)를 포함한다.
카메라 시스템(400)은 이 촬상 디바이스(410)의 화소 영역에 입사광을 유도하는(피사체 상을 결상하는) 광학계, 예를 들어 입사광(상 광(imaging light))을 촬상면 위에 결상시키는 렌즈(420)를 포함한다.
또한, 카메라 시스템(400)은 촬상 디바이스(410)를 구동하는 구동 회로(DRV)(430) 및 촬상 디바이스(410)의 출력 신호를 처리하는 신호 처리 회로(PRC)(440)를 더 포함한다.
구동 회로(430)는 촬상 디바이스(410)의 내부 회로를 구동하는 스타트 펄스와 클록 펄스를 포함하는 각종 타이밍 신호를 생성하는 타이밍 발생기(도시하지 않음)를 포함하며, 소정의 타이밍 신호에 응답하여 촬상 디바이스(410)를 구동한다.
신호 처리 회로(440)는 촬상 디바이스(410)의 출력 신호에 대하여 소정의 신호 처리를 실시한다.
신호 처리 회로(440)에 의해 처리된 화상 신호는, 예를 들어 메모리와 같은 기록 매체에 기록된다. 기록 매체에 기록된 화상 정보는 프린터 등에 의해 하드 카피된다. 신호 처리 회로(440)에 의해 처리된 화상 신호를 액정 디스플레이 등으로 이루어지는 모니터 상에 동화상으로서 표시한다.
상술한 바와 같이, 디지털 카메라 등의 촬상 장치에서 촬상 디바이스(410)로서 상술한 고체 촬상 소자(100, 100A)를 탑재함으로써, 저소비 전력이면서 고정밀도인 카메라를 실현할 수 있다.
본 출원은 2009년 8월 28일 및 2010년 4월 13일자로 일본 특허청에 출원된 일본 우선권인 특허 출원 JP 2009-197986호 및 특허 출원 JP 2010-092076호에 개시된 것에 관련된 내용을 개시하며, 그 전체 내용은 참조로서 본 명세서에 포함된다.
당업자들은, 첨부되는 특허 청구 범위 또는 그 동등물의 범위에 포함되는 한 설계 요건 및 다른 요인에 따라 각종 변경, 결합, 부분결합 및 변형이 발생할 수 있음을 이해할 것이다.
100, 100A, 100B : CMOS 이미지 센서
110 : 화소 어레이부
120 : 감지 회로부
121, 121A, 121B : 감지 회로
150, 150A : 판정 결과 집적 회로부

Claims (19)

  1. 촬상 소자로서,
    각각이 광전 변환 소자를 갖고 입사된 광자에 따라 전기 신호를 출력하는 화소들의 어레이를 갖는 화소 어레이부;
    상기 화소로부터의 전기 신호를 수신 시 소정 기간에 화소로 입사된 광자가 있는지의 여부를 2치 판정하는 복수의 감지 회로를 갖는 감지 회로부; 및
    상기 감지 회로들로부터의 판정 결과들을 화소마다 또는 화소 그룹마다 복수회 집적하여 계조가 있는 촬상 데이터를 생성하는 판정 결과 집적 회로부
    를 포함하고,
    상기 판정 결과 집적 회로부는 상기 감지 회로들로부터의 판정 결과들을 집적하는 카운트 처리를 행하는 카운트 회로 및 상기 카운트 회로로부터의 각 화소의 카운트 결과를 저장하기 위한 메모리를 포함하고,
    상기 복수의 감지 회로는 상기 판정 결과들을 집적하기 위한 카운트 회로를 공유하고 있는, 촬상 소자.
  2. 제1항에 있어서, 상기 화소 어레이부의 상기 복수의 화소와 상기 감지 회로부의 상기 복수의 감지 회로는 1 대 1로 대응하여 형성되고 각각 함께 접속되며,
    상기 복수의 감지 회로 중 소정 수의 감지 회로마다 상기 카운트 회로를 공유하는, 촬상 소자.
  3. 제2항에 있어서,
    상기 화소 어레이부는 행 방향 및 열 방향으로 매트릭스 형상으로 배치된 복수의 화소를 가지고,
    상기 감지 회로부는 행 방향 및 열 방향으로 매트릭스 형상으로 배치되어 있으며 상기 화소 어레이부의 상기 복수의 화소에 1 대 1 대응하여 접속된 복수의 감지 회로를 가지며,
    상기 복수의 감지 회로 중 동일 행 또는 동일 열에 배치된 감지 회로들은 상기 카운트 회로를 공유하고 있는, 촬상 소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 각 화소를 광자가 미 입사된 상태로 리셋하는 리셋 기능, 및
    각 사이클 기간 내에 리셋 타이밍을 바꿈으로써 노광 기간을 조정하는 조정 기능을 갖고,
    상기 감지 회로들은 일정 사이클에서 각 화소에 대해 광자의 입사를 판정하는, 촬상 소자.
  5. 제4항에 있어서,
    상기 조정 기능은 리셋 타이밍이 바뀐 복수 세트의 노광 기간을 제공하고,
    상기 감지 회로는 각각의 노광 기간에 복수회의 광자의 입사 판정을 실행하고,
    상기 판정 결과 집적 회로부는 상기 감지 회로들로부터의 광자의 입사에 대한 판정 결과들을 집적하여 촬상 데이터를 생성하는, 촬상 소자.
  6. 제1항에 있어서, 복수의 화소가 상기 카운트 회로를 공유하고 있는, 촬상 소자.
  7. 제6항에 있어서,
    상기 화소 어레이부는 각각 복수의 화소와 그 선택 수단을 포함하는 복수의 화소 블록을 가지며,
    상기 감지 회로부는 상기 화소 블록들과 관련하여 배치된 독립적인 감지 회로들을 갖는, 촬상 소자.
  8. 제7항에 있어서,
    상기 감지 회로부의 상기 선택 수단은 상기 화소 블록 내의 각 화소를 순환적으로 선택하여 선택된 화소의 신호를 상기 감지 회로에 출력하고,
    상기 감지 회로는 전회 선택으로부터 금회 선택까지의 일정 기간에 광자가 각 화소에 입사되었는지의 여부를 판정하는, 촬상 소자.
  9. 제8항에 있어서,
    상기 각 화소를 광자가 미 입사된 상태로 리셋하는 리셋 기능, 및
    상기 화소 블록에서의 각 화소의 선택 출력과 다음의 선택적인 출력 사이에 각 화소에 대해 일정한 노광 시간을 설정하는 리셋 처리를 삽입함으로써 노광 기간을 조정하는 조정 기능을 갖는, 촬상 소자.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 각 화소를 광자가 미 입사된 상태로 리셋하는 리셋 기능을 갖고,
    상기 감지 회로들 각각은 리셋 상태의 신호와 노광 후의 판독 신호를 판독하고 어느 한 쪽에 오프셋을 부가한 신호들을 서로 비교함으로써 상기 2치 판정을 실시하는, 촬상 소자.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 판정 결과 집적 회로부는 화소들에 의해 공유되는 상기 카운트 회로를 통해 복수의 화소의 카운트 값을 가산하는 기능을 갖는, 촬상 소자.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    어레이 형상으로 배치된 상기 복수의 화소를 포함하는 상기 화소 어레이부가 제1 반도체 기판상에 형성되고,
    어레이 형상으로 배치된 상기 복수의 감지 회로를 포함하는 상기 감지 회로부가 제2 반도체 기판상에 형성되고,
    상기 제1 반도체 기판과 상기 제2 반도체 기판은 서로 적층되어 있는, 촬상 소자.
  13. 제12항에 있어서, 상기 카운트 회로와 상기 메모리 중, 적어도 상기 카운트 회로는 상기 제2 반도체 기판상에 형성되어 있는, 촬상 소자.
  14. 제12항 또는 제13항에 있어서,
    상기 제1 반도체 기판과 상기 제2 반도체 기판은 양자의 접합면을 연마한 접합에 의해 서로 접합되어 있고,
    상기 화소들 또는 상기 화소 블록들로부터의 출력 신호들은 상기 접합면들에 형성된 캐패시터들을 통해 각각의 감지 회로들에 전달되는, 촬상 소자.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 감지 회로부는 단위 프레임 기간 내에 2치 판정을 복수회 반복하여 실행하고 그 판정 결과들을 집적함으로써 수광부에 입사된 광자량을 도출하는 기능, 및
    상기 판정의 사이클 기간을 단위 사이클 기간의 N배(N은 정수)를 따르는 복수의 사이클 기간의 범위 내에서 가변적으로 설정하는 기능을 갖는, 촬상 소자.
  16. 제15항에 있어서, 동일한 단위 프레임 기간에서의 상기 입사된 광량의 도출을 긴 사이클 기간에 의한 작은 횟수의 판정에서 실시하는 모드, 및 상기 입사된 광량의 도출을 짧은 사이클 기간에 의한 많은 횟수의 판정에서 실시하는 모드를 포함하는, 촬상 소자.
  17. 제15항 또는 제16항에 있어서, 저 조도의 촬상에서는 긴 사이클 기간에 의한 작은 횟수의 판정을 실시하고, 고 조도의 촬상에서는 짧은 사이클 기간에 의한 많은 횟수의 판정을 실시하는, 촬상 소자.
  18. 제16항 또는 제17항에 있어서, 상기 단위 프레임 기간 내에, 짧은 사이클 기간에 의한 판정과 긴 사이클 기간에 의한 판정을 포함하는 복수회의 판정을 순환적으로 더 실시하고, 그 판정들의 결과를 합성 및 집적하여 수광부에 입사된 광량을 도출하는, 촬상 소자.
  19. 카메라 시스템으로서,
    촬상 소자;
    상기 촬상 소자 상에 피사체의 상을 결상하는 광학계; 및
    상기 촬상 소자로부터의 출력 화상 신호를 처리하는 신호 처리 회로
    를 포함하고,
    상기 촬상 소자는,
    각각이 광전 변환 소자를 갖고 입사된 광자에 따라 전기 신호를 출력하는 화소들의 어레이를 갖는 화소 어레이부;
    상기 화소로부터의 전기 신호를 수신 시 소정 기간에 화소로 입사된 광자가 있는지의 여부를 2치 판정하는 복수의 감지 회로를 갖는 감지 회로부; 및
    상기 감지 회로들로부터의 판정 결과들을 화소마다 또는 화소 그룹마다 복수회 집적하여 계조가 있는 촬상 데이터를 생성하는 판정 결과 집적 회로부
    를 포함하고,
    상기 판정 결과 집적 회로부는 상기 감지 회로들로부터의 판정 결과들을 집적하는 카운트 처리를 행하는 카운트 회로 및 상기 카운트 회로로부터의 각 화소의 카운트 결과를 저장하기 위한 메모리를 포함하고,
    상기 복수의 감지 회로는 상기 판정 결과들을 집적하기 위한 카운트 회로를 공유하고 있는, 카메라 시스템.
KR1020100083365A 2009-08-28 2010-08-27 촬상 소자 및 카메라 시스템 KR101771252B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2009-197986 2009-08-28
JP2009197986 2009-08-28
JPJP-P-2010-092076 2010-04-13
JP2010092076A JP5521721B2 (ja) 2009-08-28 2010-04-13 撮像素子およびカメラシステム

Publications (2)

Publication Number Publication Date
KR20110023802A true KR20110023802A (ko) 2011-03-08
KR101771252B1 KR101771252B1 (ko) 2017-08-24

Family

ID=42805985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100083365A KR101771252B1 (ko) 2009-08-28 2010-08-27 촬상 소자 및 카메라 시스템

Country Status (8)

Country Link
US (10) US8488034B2 (ko)
EP (2) EP2741493B1 (ko)
JP (1) JP5521721B2 (ko)
KR (1) KR101771252B1 (ko)
CN (2) CN102006427B (ko)
BR (1) BRPI1015673A2 (ko)
RU (1) RU2529882C2 (ko)
TW (2) TWI517708B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200070189A (ko) * 2011-07-05 2020-06-17 소니 주식회사 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기
US10985102B2 (en) 2011-07-05 2021-04-20 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus

Families Citing this family (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2942093B1 (fr) * 2009-02-06 2011-04-15 Trixell Sas Procede de correction d'images obtenues par une matrice de points photosensibles.
JP5521721B2 (ja) * 2009-08-28 2014-06-18 ソニー株式会社 撮像素子およびカメラシステム
TWI559763B (zh) 2009-10-01 2016-11-21 索尼半導體解決方案公司 影像取得裝置及照相機系統
EP2348704A1 (en) * 2010-01-26 2011-07-27 Paul Scherrer Institut A single photon counting readout chip with neglibible dead time
JP5671890B2 (ja) * 2010-08-31 2015-02-18 株式会社ニコン 撮像装置
US8716643B2 (en) * 2010-09-06 2014-05-06 King Abdulaziz City Science And Technology Single photon counting image sensor and method
EP2437484B1 (en) * 2010-10-01 2017-02-15 Sony Semiconductor Solutions Corporation Imaging device and camera system
JP5903772B2 (ja) * 2011-04-11 2016-04-13 ソニー株式会社 固体撮像素子およびカメラシステム
US8952312B2 (en) 2011-05-12 2015-02-10 Olive Medical Corporation Image sensor for endoscopic use
JP6127360B2 (ja) * 2011-09-27 2017-05-17 ソニー株式会社 半導体装置および半導体装置の製造方法
DE102011052334B4 (de) * 2011-08-01 2013-04-11 Leica Microsystems Cms Gmbh Einrichtung und Verfahren zum Zählen von Photonen
JP6091550B2 (ja) * 2011-08-02 2017-03-08 キヤノン株式会社 撮像素子及び撮像装置
US9013615B2 (en) 2011-09-21 2015-04-21 Semiconductor Components Industries, Llc Image sensor with flexible interconnect capabilities
EP2579575A1 (en) * 2011-10-06 2013-04-10 FEI Company Method for acquiring data with an image sensor
JP2013090139A (ja) * 2011-10-18 2013-05-13 Sony Corp 撮像素子およびカメラシステム
JP2013090233A (ja) 2011-10-20 2013-05-13 Sony Corp 撮像素子およびカメラシステム
US9521338B2 (en) 2011-11-08 2016-12-13 Rambus Inc. Image sensor sampled at non-uniform intervals
JP5959187B2 (ja) * 2011-12-02 2016-08-02 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JPWO2013084839A1 (ja) * 2011-12-09 2015-04-27 ソニー株式会社 撮像装置、電子機器、輝尽発光検出スキャナーおよび撮像方法
JP6029286B2 (ja) 2012-02-17 2016-11-24 キヤノン株式会社 光電変換装置および撮像システム
US8742311B2 (en) * 2012-02-27 2014-06-03 Omnivision Technologies, Inc. Enhanced pixel cell architecture for an image sensor having a direct output from a buried channel source follower transistor to a bit line
US9154713B2 (en) * 2012-04-19 2015-10-06 Raytheon Company Repartitioned digital pixel
JP6016434B2 (ja) * 2012-04-23 2016-10-26 キヤノン株式会社 固体撮像装置、その製造方法、及びカメラ
JP2013232473A (ja) * 2012-04-27 2013-11-14 Nikon Corp 撮像素子およびチップ積層構造
JP6265120B2 (ja) 2012-06-08 2018-01-24 株式会社ニコン 撮像素子および撮像装置
CN104620282B (zh) * 2012-07-16 2018-01-12 菲力尔系统公司 用于抑制图像中的噪声的方法和系统
US9811884B2 (en) 2012-07-16 2017-11-07 Flir Systems, Inc. Methods and systems for suppressing atmospheric turbulence in images
KR102143807B1 (ko) 2012-07-26 2020-08-31 디퍼이 신테스 프로덕츠, 인코포레이티드 최소 영역 모노리식 cmos 이미지 센서를 가진 카메라 시스템
US9036065B1 (en) * 2012-08-16 2015-05-19 Rambus Inc. Shared-counter image sensor
JP6149369B2 (ja) 2012-09-27 2017-06-21 株式会社ニコン 撮像素子
US9462199B2 (en) * 2012-10-12 2016-10-04 Samsung Electronics Co., Ltd. Image sensors, image processing systems including same, and methods of operating the same
US20140104452A1 (en) * 2012-10-12 2014-04-17 Samsung Electronics Co., Ltd. Sub-pixels, image sensors having the same and image sensing systems
US9679929B2 (en) 2012-10-12 2017-06-13 Samsung Electronics Co., Ltd. Binary image sensors including quantum dots and unit pixels thereof
US9177987B2 (en) 2012-10-12 2015-11-03 Samsung Electronics Co., Ltd. Binary CMOS image sensors, methods of operating same, and image processing systems including same
DE102012218834B4 (de) * 2012-10-12 2016-07-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bildsensor und system zur optischen abbildung
KR101997035B1 (ko) 2012-10-30 2019-07-05 삼성전자주식회사 드라이버 회로 및 독출 회로
WO2014097857A1 (ja) * 2012-12-20 2014-06-26 ソニー株式会社 撮像素子、撮像装置、電子機器、閾値算出装置および撮像方法
JP6045382B2 (ja) * 2013-02-13 2016-12-14 オリンパス株式会社 固体撮像装置
US9380245B1 (en) 2013-02-14 2016-06-28 Rambus Inc. Conditional-reset image sensor with analog counter array
JP6179139B2 (ja) * 2013-03-13 2017-08-16 株式会社ニコン 撮像素子
CN111327804B (zh) * 2013-03-14 2023-04-18 株式会社尼康 摄像元件及摄像装置
US10517469B2 (en) 2013-03-15 2019-12-31 DePuy Synthes Products, Inc. Image sensor synchronization without input clock and data transmission clock
JP6419774B2 (ja) 2013-03-15 2018-11-07 デピュイ・シンセス・プロダクツ・インコーポレイテッド 内視鏡適用における画像センサｉ／ｏ及びコンダクタ数の最少化
JP6230260B2 (ja) * 2013-04-24 2017-11-15 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
TWI536822B (zh) 2013-04-26 2016-06-01 豪威科技股份有限公司 使用正方形影像感測器以用於彈性影像方位之取像系統及方法
JP2014217016A (ja) * 2013-04-30 2014-11-17 株式会社ニコン 撮像ユニット、撮像装置及び電子デバイス
JP6121837B2 (ja) 2013-08-02 2017-04-26 ソニーセミコンダクタソリューションズ株式会社 撮像素子
JP6237045B2 (ja) * 2013-09-24 2017-11-29 株式会社ニコン 撮像素子および撮像装置
JP6087780B2 (ja) * 2013-10-10 2017-03-01 ソニーセミコンダクタソリューションズ株式会社 撮像素子、放射線検出装置および撮像素子の制御方法
US9299732B2 (en) * 2013-10-28 2016-03-29 Omnivision Technologies, Inc. Stacked chip SPAD image sensor
JP6413235B2 (ja) 2013-12-06 2018-10-31 株式会社ニコン 撮像素子および撮像装置
KR20150068219A (ko) * 2013-12-11 2015-06-19 삼성전자주식회사 이미지 센서, 이의 제조 방법 및 이를 포함하는 이미지 처리 시스템
JP6245474B2 (ja) * 2014-04-21 2017-12-13 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、並びに、電子機器
US9568620B2 (en) * 2014-09-22 2017-02-14 General Electric Company Solid state photomultiplier
JP2016081950A (ja) 2014-10-10 2016-05-16 ソニー株式会社 画素回路および撮像装置
US9247164B1 (en) * 2014-10-21 2016-01-26 Pixart Imaging (Penang) Sdn. Bhd. Image pixel more robust to power supply noise, dark node for use in the image pixel, and control method thereof
JP2016092470A (ja) 2014-10-30 2016-05-23 ソニー株式会社 撮像素子、および、撮像装置
JP6507627B2 (ja) * 2014-12-22 2019-05-08 株式会社デンソー 撮像装置
WO2016164242A1 (en) * 2015-04-07 2016-10-13 Rambus Inc. Imaging system with dynamic reconstruction workload allocation
JP6645494B2 (ja) * 2015-04-09 2020-02-14 ソニー株式会社 撮像装置および方法、電子機器、並びに車載用電子機器
JP2016208402A (ja) * 2015-04-27 2016-12-08 ソニー株式会社 固体撮像素子およびその駆動方法、並びに電子機器
TWI692859B (zh) 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
AU2016264606B2 (en) 2015-05-19 2020-09-03 Magic Leap, Inc. Semi-global shutter imager
US10462391B2 (en) * 2015-08-14 2019-10-29 Kla-Tencor Corporation Dark-field inspection using a low-noise sensor
JP6517664B2 (ja) * 2015-10-28 2019-05-22 浜松ホトニクス株式会社 読み出し回路
WO2017089596A1 (en) * 2015-11-26 2017-06-01 Odos Imaging Ltd. Imaging system, distance measuring device, method for operating the imaging system and the distance measuring device
WO2017122586A1 (ja) * 2016-01-12 2017-07-20 オリンパス株式会社 内視鏡装置
EP3439039B1 (en) * 2016-03-31 2023-08-02 Nikon Corporation Imaging element and imaging device
US10313622B2 (en) 2016-04-06 2019-06-04 Kla-Tencor Corporation Dual-column-parallel CCD sensor and inspection systems using a sensor
US10778925B2 (en) 2016-04-06 2020-09-15 Kla-Tencor Corporation Multiple column per channel CCD sensor architecture for inspection and metrology
CN108886591B (zh) * 2016-04-21 2020-12-22 松下知识产权经营株式会社 摄像装置以及具备该摄像装置的摄像机系统
GB2551483B (en) * 2016-06-13 2020-05-27 Toshiba Res Europe Limited A photon detection device and a method of manufacturing a photon detection device
JP6702821B2 (ja) * 2016-07-28 2020-06-03 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
WO2018029863A1 (ja) * 2016-08-12 2018-02-15 ギガフォトン株式会社 ドロップレット検出器及び極端紫外光生成装置
FR3058263B1 (fr) 2016-11-03 2019-08-23 Lynred Dispositif de detection multispectrale ameliore.
US11113791B2 (en) 2017-01-03 2021-09-07 Flir Systems, Inc. Image noise reduction using spectral transforms
JP6929671B2 (ja) * 2017-03-17 2021-09-01 キヤノン株式会社 撮像装置及び撮像システム
JP6827240B2 (ja) * 2017-03-22 2021-02-10 パナソニックＩｐマネジメント株式会社 画像生成装置、画像生成方法、プログラム及びそれを記録した記録媒体
JP6909050B2 (ja) * 2017-05-18 2021-07-28 キヤノン株式会社 固体撮像素子及び撮像装置
US10582143B2 (en) * 2017-05-29 2020-03-03 Imec Vzw Programmable state machine
WO2019012370A1 (ja) * 2017-07-14 2019-01-17 株式会社半導体エネルギー研究所 撮像装置および電子機器
US10497294B2 (en) * 2017-07-24 2019-12-03 Wuhan China Star Optoelectronics Technology Co., Ltd. Array test circuit
US10677899B2 (en) * 2017-08-07 2020-06-09 Waymo Llc Aggregating non-imaging SPAD architecture for full digital monolithic, frame averaging receivers
DE112018004287T5 (de) * 2017-09-29 2020-05-14 Canon Kabushiki Kaisha Bildsensor und Bildaufnahmegerät
CN112687713A (zh) * 2017-09-29 2021-04-20 索尼半导体解决方案公司 光检测器件
JP7076972B2 (ja) * 2017-09-29 2022-05-30 キヤノン株式会社 撮像素子及び撮像装置
EP3462731B1 (en) * 2017-09-29 2021-11-10 Canon Kabushiki Kaisha Imaging device, imaging system, and moving body
JP6632588B2 (ja) * 2017-10-18 2020-01-22 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
JP2018019441A (ja) * 2017-11-01 2018-02-01 株式会社ニコン 撮像装置および信号補正方法
JP6705436B2 (ja) * 2017-11-02 2020-06-03 株式会社ニコン 撮像素子および撮像装置
CN114866718A (zh) * 2017-11-24 2022-08-05 浜松光子学株式会社 光子计数装置和光子计数方法
JP7013225B2 (ja) * 2017-12-15 2022-01-31 キヤノン株式会社 固体撮像素子、撮像装置及び撮像方法
FR3075544B1 (fr) * 2017-12-19 2020-01-17 Thales Procede et systeme d imagerie a haut et bas niveaux de lumiere
JP7039310B2 (ja) 2018-02-09 2022-03-22 キヤノン株式会社 光電変換装置及び撮像システム
JP7169751B2 (ja) * 2018-03-15 2022-11-11 キヤノン株式会社 撮像素子およびそれを有する電子機器
JP7171213B2 (ja) * 2018-04-02 2022-11-15 キヤノン株式会社 光電変換装置及び撮像システム
JP6702351B2 (ja) * 2018-04-05 2020-06-03 株式会社ニコン 撮像装置
JP7175625B2 (ja) * 2018-04-12 2022-11-21 キヤノン株式会社 固体撮像素子、撮像装置及び撮像方法
JP2020010150A (ja) * 2018-07-06 2020-01-16 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像システム
JP7116620B2 (ja) * 2018-08-06 2022-08-10 キヤノン株式会社 撮像素子及び撮像装置
US10708522B2 (en) * 2018-08-10 2020-07-07 International Business Machines Corporation Image sensor with analog sample and hold circuit control for analog neural networks
CN109005346B (zh) * 2018-08-13 2020-04-03 Oppo广东移动通信有限公司 控制方法、装置、电子设备和计算机可读存储介质
DE102018213819B3 (de) * 2018-08-16 2019-11-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren für TDC-Sharing bei laufzeitbasierter Distanzmessung
JP7152912B2 (ja) 2018-09-06 2022-10-13 キヤノン株式会社 光電変換装置及び撮像システム
JP6645553B2 (ja) * 2018-10-03 2020-02-14 株式会社ニコン 撮像ユニット、撮像装置及び電子デバイス
JP7452962B2 (ja) 2018-11-16 2024-03-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
TW202104854A (zh) * 2019-03-07 2021-02-01 日商索尼半導體解決方案公司 受光裝置
JP7336217B2 (ja) 2019-03-12 2023-08-31 キヤノン株式会社 情報処理装置、撮像素子、撮像装置、及び情報処理方法
JP7339779B2 (ja) * 2019-06-05 2023-09-06 キヤノン株式会社 撮像装置
JP7422451B2 (ja) * 2019-07-19 2024-01-26 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
JP2021027277A (ja) 2019-08-08 2021-02-22 キヤノン株式会社 光電変換装置、光電変換システム
CN110596667A (zh) * 2019-09-18 2019-12-20 宁波飞芯电子科技有限公司 基于阵列型传感器的计数系统、计数方法及阵列型传感器
JP2021082973A (ja) 2019-11-20 2021-05-27 キヤノン株式会社 撮像装置、撮像システム、および移動体
CN114930808A (zh) * 2020-02-03 2022-08-19 索尼半导体解决方案公司 固体摄像器件和摄像设备
US11554589B2 (en) 2020-02-19 2023-01-17 Canon Kabushiki Kaisha Liquid container and method of manufacturing the same
JP2020115696A (ja) * 2020-05-07 2020-07-30 株式会社ニコン 撮像素子および撮像装置
WO2021241058A1 (ja) * 2020-05-29 2021-12-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
JP2021197596A (ja) 2020-06-11 2021-12-27 キヤノン株式会社 光電変換装置
JP2022073105A (ja) * 2020-10-30 2022-05-17 ソニーセミコンダクタソリューションズ株式会社 受光装置、受光装置の制御方法、および、測距システム
JP7286605B2 (ja) * 2020-11-18 2023-06-05 キヤノン株式会社 光電変換装置および撮像システム
CN113674685B (zh) * 2021-08-25 2023-02-24 维沃移动通信有限公司 像素阵列的控制方法、装置、电子设备和可读存储介质
CN114040132B (zh) * 2021-11-22 2023-11-21 成都微光集电科技有限公司 图像传感器及其曝光时序控制方法、系统及介质

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392123A (en) * 1980-06-02 1983-07-05 The Dindima Group Pty. Ltd. Signal-to-noise improving system
JP3029363B2 (ja) 1993-08-23 2000-04-04 株式会社東芝 固体撮像装置
US6977685B1 (en) * 1999-02-26 2005-12-20 Massachusetts Institute Of Technology Single-chip imager system with programmable dynamic range
US6727946B1 (en) * 1999-12-14 2004-04-27 Omnivision Technologies, Inc. APS soft reset circuit for reducing image lag
US6809769B1 (en) * 2000-06-22 2004-10-26 Pixim, Inc. Designs of digital pixel sensors
US6741198B2 (en) 2001-06-20 2004-05-25 R3 Logic, Inc. High resolution, low power, wide dynamic range imager with embedded pixel processor and DRAM storage
US7361881B2 (en) * 2002-03-13 2008-04-22 Oy Ajat Ltd Ganged detector pixel, photon/pulse counting radiation imaging device
JP4135486B2 (ja) * 2002-12-06 2008-08-20 日本ビクター株式会社 イメージセンサ
JP4230967B2 (ja) * 2004-07-02 2009-02-25 富士通マイクロエレクトロニクス株式会社 撮像装置、撮像装置の制御方法、ｃｍｏｓイメージセンサ
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
JP2006166135A (ja) * 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 撮像装置、駆動装置、デジタルカメラ、及び、撮像方法
KR100610481B1 (ko) * 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
JP4277216B2 (ja) * 2005-01-13 2009-06-10 ソニー株式会社 撮像装置及び撮像結果の処理方法
JP4915107B2 (ja) 2006-02-28 2012-04-11 ソニー株式会社 固体撮像装置および固体撮像装置の製造方法
JP4396655B2 (ja) * 2006-03-06 2010-01-13 ソニー株式会社 固体撮像装置
WO2008032517A1 (fr) * 2006-09-14 2008-03-20 Mitsubishi Electric Corporation Dispositif et procédé de traitement d'image et dispositif et procédé de capture d'image
JP5292787B2 (ja) * 2007-11-30 2013-09-18 ソニー株式会社 固体撮像装置及びカメラ
JP5521721B2 (ja) * 2009-08-28 2014-06-18 ソニー株式会社 撮像素子およびカメラシステム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200070189A (ko) * 2011-07-05 2020-06-17 소니 주식회사 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기
US10985102B2 (en) 2011-07-05 2021-04-20 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
KR20210107592A (ko) * 2011-07-05 2021-09-01 소니그룹주식회사 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기
US11569123B2 (en) 2011-07-05 2023-01-31 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus

Also Published As

Publication number Publication date
US9794501B2 (en) 2017-10-17
TW201130301A (en) 2011-09-01
CN103402059B (zh) 2017-08-11
EP2741493A3 (en) 2014-07-02
RU2529882C2 (ru) 2014-10-10
US20190020833A1 (en) 2019-01-17
US10341589B2 (en) 2019-07-02
EP2302905A1 (en) 2011-03-30
CN102006427A (zh) 2011-04-06
US9055247B2 (en) 2015-06-09
JP5521721B2 (ja) 2014-06-18
CN103402059A (zh) 2013-11-20
EP2302905B1 (en) 2014-04-23
US20170208269A1 (en) 2017-07-20
US20140009653A1 (en) 2014-01-09
EP2741493B1 (en) 2016-12-07
US9374541B2 (en) 2016-06-21
JP2011071958A (ja) 2011-04-07
RU2010136266A (ru) 2012-03-10
TW201431374A (zh) 2014-08-01
US20150256774A1 (en) 2015-09-10
US8488034B2 (en) 2013-07-16
TWI439127B (zh) 2014-05-21
US20180077366A1 (en) 2018-03-15
CN102006427B (zh) 2013-08-28
BRPI1015673A2 (pt) 2016-01-05
US20140368704A1 (en) 2014-12-18
US10841518B2 (en) 2020-11-17
US20190349538A1 (en) 2019-11-14
TWI517708B (zh) 2016-01-11
US20110050969A1 (en) 2011-03-03
US8842206B2 (en) 2014-09-23
KR101771252B1 (ko) 2017-08-24
US10506185B2 (en) 2019-12-10
US20200068146A1 (en) 2020-02-27
EP2741493A2 (en) 2014-06-11
US10075660B2 (en) 2018-09-11
US20160269657A1 (en) 2016-09-15

Similar Documents

Publication Publication Date Title
US10841518B2 (en) Imaging device and camera system including sense circuits to make binary decision
KR101159014B1 (ko) ｘ-ｙ 어드레싱 가능한 이미지 센서, 이를 포함하는 카메라 및 ｘ-ｙ 어드레싱 가능한 이미지 센서의 동작 방법
US7982789B2 (en) Image sensing apparatus driving method, image sensing apparatus, and image sensing system
JP4267095B2 (ja) 共有された増幅器読出しを有する能動画素画像センサ
KR20100112076A (ko) 고체 촬상 소자 및 카메라 시스템
JPH1084507A (ja) 能動画素イメージセンサ及びその製造方法
JPH11331713A (ja) 撮像装置及びそれを用いた撮像システム
JPH0834558B2 (ja) 高品質ビデオカメラ
JP4840991B2 (ja) 光電変換装置及びその制御方法並びに撮像装置
WO2020067503A1 (ja) 撮像素子および撮像装置
BRPI1015763A2 (pt) composição alimentícia para animais e processo de produção da mesma

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant