BRPI1015673A2

BRPI1015673A2 - dispositivo de formação de imagem e sistema de câmera

Info

Publication number: BRPI1015673A2
Application number: BRPI1015673A
Authority: BR
Inventors: Toshiyuki Nishihara
Original assignee: Sony Corp
Priority date: 2009-08-28
Filing date: 2010-08-20
Publication date: 2016-01-05
Also published as: EP2741493A3; EP2302905B1; US9374541B2; CN102006427B; US9794501B2; US20200068146A1; US20160269657A1; US20150256774A1; US10506185B2; EP2302905A1; CN103402059B; JP2011071958A; TWI439127B; US8842206B2; US20110050969A1; US20140009653A1; TWI517708B; TW201130301A; RU2529882C2; EP2741493A2

Abstract

dispositivo de formação de imagem e sistema de câmera. um dispositivo de formação de imagem inclui: uma seção de formação de pixel, tendo uma formação de pixéis, cada um dos quais tem um dispositivo conversor fotoelétrico e emite um sinal elétrico de acordo com um fóton de entrada; uma seção de circuito sensor tendo uma pluralidade de circuitos sensores, cada um dos quais faz decisão binária sobre se há uma entrada de fóton para um pixel em um predeterminado período na recepção do sinal elétrico; e uma seção ic de resultado de decisão, que integra os resultados de decisão dos circuitos sensores, pixel por pixel ou para cada grupo de pixéis múltiplas vezes, para gerar dados convertidos em imagem com unia gradação, a seção ic de resultado de decisão incluindo um circuito de contagem que realiza um processo de contagem para integrar os resultados da decisão dos circuitos sensores e uma memória para armazenar um resultado de contagem para calia pixel do circuito de contagem, a pluralidade de circuitos sensores compartilhando o circuito de contagem para integrar os resultados da decisão.

Description

“DISPOSITIVO DE FORMAÇÃO DE IMAGEM E SISTEMA DE CÂMERA” FUNDAMENTOS DA INVENÇÃO 1. Campo da Invenção A presente invenção refere-se a um dispositivo de formação de imagem como um sensor de imagem CMOS e um sistema de câmeras. 2. Descrição da Arte Relacionada Recentemente, os sensores de imagem CMOS têm sido usados largamente em câmeras imóveis digitais, camcoders,, câmeras digitais etc. e o mercado para os sensores de imagem CMOS expandiu-se.

Cada pixel de um sensor de imagem CMOS converte a luz entrante em elétrons, empregando um fotodiodo que é um dispositivo de conversão fotoelétrico, armazena os elétrons por um dado período e em seguida emite um sinal refletindo a quantidade de cargas armazenadas em um conversor analógico-digital (AD), incorporado em um chip. O conversor AD digitaliza o sinal a ser remetido para fora. O sensor de imagem CMOS tem tais pixéis de formação de imagem colocados em uma forma de matriz. A Fig. 1 é um diagrama mostrando a configuração de chip típica de um sensor de imagem CMOS 10, que é um dispositivo de formação de imagem de estado-sólido.

Este sensor de imagem CMOS 10 tem uma seção de formação de pixéis 11, um circuito motriz de fileira 12, um conversor AD 13, um comutador 14, um circuito de saída 15, uma linha de controle de fileira 16, uma linha de sinal vertical 17 e uma linha de transferência 18. A seção de formação de pixéis 11 tem uma pluralidade de pixéis PX colocados em uma forma matriz na direção da fileira e na direção da coluna. A linha de sinal vertical 17 é compartilhada por uma pluralidade de pixéis PX alinhados na direção da fileira e é conectada ao conversor AD 13, disposto em associação com cada coluna. O circuito motriz de fileira 12 seleciona somente uma de uma pluralidade de fileiras e possibilita que a linha de controle de fileira 16 leia as cargas armazenadas dos pixéis PX fileira por fileira. A linha de controle de fileira 16 é formada por uma única linha de controle ou uma pluralidade de linhas de controle para ler as cargas armazenadas de tais pixéis ou reajustar os pixéis fileira por fileira.

Reajuste aqui significa uma operação de descarregar cargas armazenadas dos pixéis para fazer retroceder os pixéis para o estado antes da exposição e é executado como uma operação de obturador imediatamente após a leitura de cada fileira de pixéis ou na ocasião de iniciar a exposição.

Na ocasião de ler cargas armazenadas, os sinais analógicos transferidos para o conversor AD 13 via a linha de sinal vertical 17 são convertidos em sinais digitais, que são, por sua vez, sequencialmente transferidos para o circuito de saída 15 via o comutador 14 para serem emitidos para um aparelho de processamento de imagem (não mostrado), localizado dentro ou do lado de fora do chip.

Quando lendo, uma fileira de pixéis é completada no sensor de imagem CMOS 10, uma próxima fileira é selecionada e leitura de carga similar, conversão AD e emissão de sinal são repetidas. O término dos processos de todas as fileiras completa a emissão de um quadro de dados de imagem.

Um circuito de retenção ou um trinco podem ser providos em alguma parte antes do estágio de saída para o pipeline (arquitetura de computador em pipeline), a leitura de carga, conversão AD e emissão de sinal, porém o sensor de imagem CMOS é ainda incapaz de executar mais do que uma fileira de dados de imagem. O tempo necessário para acabar o processamento de cada fileira de dados define o limite superior da taxa de quadro de imagens dinâmicas. O JP-A-2002-44527 (Documento de Patente 1) e JP-A-2006- 49361 (Documento de Patente 2) propuseram um sensor de imagem que tem um laminado de pixéis e conversores AD. A Fig. 2 é um diagrama conceituai de um sensor de imagem CMOS 1 0a, que tem um laminado de pixéis e conversores AD.

Para ajudar a entender a concepção, numerais de referência idênticos são fornecidos para os mesmos componentes, como mostrado na Fig. I. O sensor de imagem CMOS 10A da Fig. 2 tem pixéis PX e conversores AD 13, respectivamente dispostos em diferentes substratos semicondutores em uma formação. Os dois substratos semicondutores são laminados um sobre o outro, com cada pixel conectado ao respectivo conversor AD por uma linha de sinal analógico 17. O uso de uma tal arquitetura pode assegurar ler cargas de múltiplas fileiras de pixéis de cada vez e execução paralela de conversão AD fileira por fileira.

Os dados após conversão são temporariamente transferidos para uma memória 19 a ser transferida para um aparelho de processamento de imagem (não mostrado) localizado dentro ou fora do chip. A adoção de uma tal estrutura de laminado pode dramaticamente melhorar a velocidade de formação de imagem pelo menos no chip de formação de imagem, desse modo assegurando formação de imagem de quadro ultra-rápida.

Além disso, o desenvolvimento de uma técnica de pastilha de alta precisão tem ultimamente atraído considerável atenção. Por exemplo, JP- A-2007-234725 (Documento de Patente 3) e JP-A-2006-191081 (Documento de Patente 4) descrevem uma técnica de aderir um sensor de imagem tipo de retro-irradiação e um substrato fixado no circuito oposto entre si e transferir sinais entre eles via uma almofada metálica.

Esta técnica toma possível preparar uma estrutura laminada como mostrado na Fig. 2 na fabricação de nível-de-pastilha, e conectar fixeis aos conversores AD sem implementar conexão de choque para cada chip.

Uma vez que esta técnica permite que chips individuais sejam recortados após a fabricação em nível de pastilha, é adequada para microprocessamento e é consideravelmente barata. O JP-A-7-67043 (Documento de Patente 5) propôs um novo esquema de fótons de contagem em uma maneira divisional em tempo.

De acordo com o esquema de contagem, a decisão binária sobre a presença/ausência de uma entrada de fóton para um fotodiodo em um dado período é repetidamente realizada múltiplas vezes e os resultados da decisão são integrados para adquirir dados bidimensionais convertidos em imagem.

Isto é, sinais do fotodiodo do dado período são sentidos e um contador conectado a cada pixel é contado por 1, independente do número de fótons de entrada quando o número de entrada de fótons naquele período é igual a ou maior do que 1.

Se a frequência de entradas de fótons for aleatória ao longo do eixo-geométrico de tempo, o número real de entrada de fótons e o número de contagem são conforme à distribuição de Poisson, de modo que os números têm uma relação substancialmente linear quando a frequência incidente é baixa e podem ser corrigidos em qualquer caso quando a frequência incidente é elevada.

Uma vez que o sensor de imagem utilizando tal contagem de fótons divisional em tempo trata a saída de dados dos pixéis sempre como dados digitais, ruído aleatório ou nariz fixo originados da transmissão e amplificação de sinais analógicos não ocorrem.

Nesta ocasião, é somente o ruído de disparo da foto e corrente escura gerada nos pixéis que permanecem e uma relação S/N muito elevada pode ser adquirida particularmente na formação de imagem com baixa iluminância.

SUMÁRIO DA INVENÇÃO O uso da estrutura da Fig. 2 pode permitir que os sinais sejam expostos pela seção de formação de pixel, rápido em paralelo e sejam submetidos a conversão AD antes de serem armazenados como dados na memória.

Entretanto, dificuldades significativas ainda permanecem na digitalização dos dados e de fazer o melhor uso dos dados convertidos em imagem armazenados na memória 19.

Primeiro, quando uma vasta quantidade de dados adquiridos na taxa de quadro diversas dez vezes mais rápido é transferida para fora como é, a interface de transferência e o chip para o processamento da imagem subsequente toma-se muito cara. Se a taxa de quadro for meramente aumentada consideravelmente através da capacidade sensora dos olhos, a aplicação do sensor de imagem é limitada.

Portanto, é desejável tomar algumas novas medidas para adicionar efeitos úteis, incluindo uma melhoria da qualidade de imagem, se possível, no chip de formação de imagem e dados de saída de uma largura de faixa que não difira muito daquela do caso normal, aplicando tal formação de imagem ultra-rápida.

Entretanto, o Documento de Patente 2 dificilmente cita processamento de dados em seguida à armazenagem de memória.

Na literatura citada na descrição da formas de realização do Documento de Patente 1, o desempenho de leitura rápida é aplicado para obter-se a conversão AD baseada em “Sigma-Delta”.

Entretanto, este esquema toma difícil compensar uma variação de características de conversores AD individuais e a obtenção de tal conversão AD não deve necessariamente melhorar a qualidade da imagem.

Em geral, o sensor de imagem normal emite um sinal analógico, fotoeletricamente convertido por um pixel, e submete o sinal analógico a conversão AD, de modo que várias espécies de ruído são misturadas no processo de transmissão dados analógicos e o processo de converter os dados analógicos em dados digitais. A configuração de um sensor de imagem normal para ter uma estrutura laminada necessita conexão de sinal analógico entre os substratos.

Entretanto, quando comparada com conexão dentro do mesmo substrato, a conexão entre substratos é acompanhada por uma maior variação de impedância, capacitância parasítica etc., que podem gerar ruído extra. O Documento de Patente 5 e 6 propuseram dispositivos de formação de imagem que utilizam contagem de fótons.

Um tal dispositivo de formação de imagem recebe emissões dos pixéis diretamente na forma digital, de modo que é possível eliminar completamente ruído aleatório ou ruído fixo originado de processamento de sinal analógico, o que é inevitável no sensor de imagem normal. Isto resulta em uma relação S/N potencialmente muito elevada.

Uma vez que contagem de fótons necessita leitura extremamente rápida, entretanto, os dispositivos de formação de imagem descrito naqueles dois documentos de patente têm funções de decisão digitais providas nos pixéis individuais e providos no mesmo substrato onde os dispositivos recebedores de luz estão dispostos.

Por exemplo, um contador é necessário para cada pixel no Documento de Patente 5.

No Documento de Patente 6, que obteve miniaturização de pixéis, os pixéis individualmente necessitam memórias de 1 -bit, que são dispostas planarmente juntamente com os dispositivos recebedores de luz.

Além disso, o circuito que é chamado “memória de 1 -bit” necessita também ter uma função de decisão de sinal e necessita controle mais complexo e mais elementos de circuito do que um simples fecho.

Isto toma o número de aberturas de pixéis muito pequeno, de modo que suficiente sensibilidade não pode ser obtida. Além disso, um contador, localizado fora da formação de pixel contudo, é provido para cada pixel.

De acordo com a técnica proposta no Documento de Patente 5, o número de fótons que podem realmente ser sentidos é definido pelo número total de decisões expostas em um período de quadro, para formar uma única imagem na formação de imagem usando-se a contagem de fóton divisional em tempo.

Quando uma saída de 12-bits é adquirida em 4095 decisões nas entradas de fótons, por exemplo, o número real de fótons sensíveis é igual a ou menor do que o número anterior, e a raiz quadrada daquele número toma-se o mído de disparo de foto que ocorre aleatoriamente para cada quadro.

No caso de formação de imagem com baixa iluminação, o número total de fótons introduzidos em um pixel em um período de quadro é, por exemplo, 200, a maior parte dos quais é realmente contada sem qualquer problema.

Portanto, a relação S/N do ruído de disparo de foto toma-se próxima da mesma que aquela do sensor analógico da arte relacionada, o que toma a contagem de fótons divisional no tempo vantajosa em relação à arte relacionada, visto ser livre de ruído de transmissão analógica significativamente maior do que o mído de disparo de foto.

No caso de formação de imagem com alta iluminância, por outro lado, e sensor analógico cujo fotodiodo armazena 10.000 elétrons, por exemplo, pode contar aquela quantidade de elétrons em um máximo.

Nesta ocasião, o mído de disparo de foto é de 100 e-rms, e a relação S/N toma-se 100 vezes (40 dB) maior. A contagem de fótons divisional no tempo não pode contar cerca de 1.600 elétrons se uma região linear for usada em consideração da precisão.

Nesta ocasião, o ruído de disparo de foto é de 40 e-rms e a relação S/N obtida é de 40 vezes (32 dB) maior.

No caso de um conversor de imagem digital total, que utiliza contagem de fótons divisional no tempo, portanto, o número total de contagens precisa ser aumentado a fim de melhorar a relação S/N da formação de imagem com alta iluminância.

Entretanto, o número total de contagens é restringido pelo tempo de ler os dados dos pixéis na ocasião de produzir uma decisão nas entradas de fótons.

Embora ler os dados de pixel seja a detecção de um diminuto sinal de fóton único, ruído aleatório do circuito sensor aumenta quando a leitura toma-se mais rápida. Portanto, um aumento na relação de erro exposta limita o tempo de exibição dos dados.

Suponhamos que a leitura de dados necessite 400 nanossegundos. Normalmente a operação de leitura de um conversor de imagem é leitura destrutiva, de modo que um pixel na leitura não pode armazenar cargas (a armazenagem de carga sendo equivalente à exposição).

Para assegurar o tempo de exposição que é, por exemplo, de 90 por cento do período de quadro, portanto, o tempo de ciclo da decisão que é a soma do tempo de exposição e do período de exposição necessita ser de 4 microssegundos.

Desde que um período de quadro seja de 1/60 segundo, o número máximo de contagens então na decisão alcança tão elevado quanto 4.166. Este número é insuficiente para assegurar uma elevada relação S/N na ocasião da elevada iluminância. É portanto desejável prover-se um dispositivo de formação de imagem e um sistema de câmera que elimine a necessidade de manusear sinais analógicos para cancelar o ruído de circuito originado de um conversor AD e manusear sinais analógicos, sem reduzir o número de aberturas de pixéis, desse modo melhorando o desempenho de formação de imagem em um baixo custo. É também desejável prover-se um dispositivo de formação de imagem e um sistema de câmeras que otimize o ajuste da exposição quando é usada a contagem de fótons divisional no tempo.

De acordo com uma formas de realização da invenção, é provido dispositivo de formação de imagem incluindo uma seção de formação de pixel tendo uma formação de pixéis, cada uma das quais tem um dispositivo de conversão fotoelétrico e emite um sinal elétrico de acordo com um fóton de entrada, uma seção de circuito sensor tendo uma pluralidade de circuitos sensores, cada um dos quais faz decisão binária de se há uma entrada de fótons para um pixel em um predeterminado período da recepção do sinal elétrico dele, e uma seção IC de resultado de decisão, que integra os resultados da decisão vindos dos circuitos sensores, pixel por pixel ou para cada grupo de pixéis, múltiplas vezes para gerar dados convertidos em imagem com uma gradação, a seção IC de resultado da decisão incluindo um circuito de contagem que realiza um processo de contagem para integrar os resultados da decisão dos circuitos sensores, e uma memória para armazenar um resultado de contagem para cada pixel do circuito de contagem, a pluralidade dos circuitos sensores compartilhando o circuito de contagem para integrar os resultados da decisão.

De acordo com outra formas de realização da invenção, é provido um sistema de câmeras tendo um dispositivo de formação de imagem, um sistema óptico que forma uma imagem de um indivíduo sobre o dispositivo de formação de imagem e um circuito de processamento de sinal que processa um sinal de imagem de saída do dispositivo de formação de imagem, o dispositivo de formação de imagem incluindo uma seção de formação de pixel tendo uma formação de pixéis, cada uma das quais tem um dispositivo de conversão fotoelétrico e emite um sinal elétrico de acordo com um fóton de entrada, uma seção de circuito sensor tendo uma pluralidade de circuitos sensores, cada um dos quais realiza decisão binária de se há uma entrada de fótons para um pixel de um período predeterminado na recepção do sinal elétrico dele, e uma seção IC de resultado de decisão, que integra os resultados da decisão dos circuitos sensores, pixel por pixel, ou para cada grupo de pixéis, múltiplas vezes para gerar dados convertidos em imagem com uma gradação, a seção IC de resultado de decisão incluindo um circuito de contagem que realiza um processo de contagem para integrar os resultados da decisão dos circuitos sensores e uma memória para armazenar um resultado de contagem para cada pixel do circuito de contagem, a pluralidade de circuitos sensores compartilhando o circuito de contagem para integrar os resultados da decisão.

As formas de realização da invenção podem eliminar o manuseio de sinais analógicos, para cancelar ruído de circuito originado de um conversor AD e manusear sinais analógicos, sem reduzir o número de aberturas de pixéis, desse modo melhorando o desempenho de formação de imagem a um baixo custo. É também possível otimizar o ajuste da exposição quando for usada contagem de fótons divisional no tempo.

BREVE DESCRIÇÃO DOS DESENHOS A Fig. 1 é um diagrama mostrando a configuração de chip típica de um sensor de imagem CMOS que é um dispositivo de formação de imagem de estado-sólido; A Fig. 2 é um diagrama conceituai de um sensor de imagem CMOS que tem um laminado de pixéis e conversores de AD; A Fig. 3 é um diagrama mostrando um exemplo da configuração de um sensor de imagem CMOS (dispositivo de formação de imagem) de acordo com uma primeira formas de realização da presente invenção; A Fig. 4 é um diagrama mostrando um exemplo da configuração de circuito de um pixel de acordo com a primeira forma de realização; A Fig. 5 é um diagrama ilustrando um primeiro exemplo de procedimentos de acesso de acordo com a primeira forma de realização; A Fig. 6 é um diagrama ilustrando um segundo exemplo dos procedimentos de acesso de acordo com a primeira forma de realização;

As Figs. 7A a 7C são diagramas ilustrando exemplos mais concretos dos procedimentos de acesso da Fig. 6; A Fig. 8 é um diagrama mostrando um exemplo da configuração de um sensor de imagem CMOS (dispositivo de formação de imagem) de acordo com uma segunda formas de realização da invenção; A Fig. 9 é um diagrama explicando um acesso cíclico aos blocos de pixel de acordo com a segunda forma de realização; A Fig. 10 é um diagrama mostrando a imagem geral de um chip de acordo com a segunda forma de realização mostrada na Fig. 8; A Fig. 11 é um diagrama de circuito mostrando um exemplo de um circuito sensor tendo uma função de auto-referência;

As Figs. 12A a 12F apresenta um gráfico de tempo para explicar um exemplo de uma operação de leitura empregando o circuito sensor com a função de auto-referência da Fig. 11 referindo-se ao pixel da Fig. 4 como exemplo; A Fig. 13 é um diagrama mostrando um exemplo da configuração do bloco de pixel correspondendo à segunda formas de realização empregando um diodo amplificado interno; A Fig. 14 é um diagrama mostrando um exemplo da seção transversal de um sensor de imagem CMOS que emprega uma estrutura de conexão baseada na capacitância de acoplamento, via um capacitor; A Fig. 15 é um diagrama de circuito mostrando um exemplo de um circuito sensor com uma função de auto-referência do sensor de imagem CMOS, que emprega a estrutura de conexão baseada em capacitância de acoplamento; A Fig. 16 é um diagrama mostrando um exemplo da configuração de um sensor de imagem CMOS (dispositivo de formação de imagem) de acordo com uma terceira formas de realização da invenção; A Fig. 17 é um diagrama ilustrando o fluxo de um processo de dados convertidos em imagem em elevada iluminância no circuito da Fig. 16; A Fig. 18 é um diagrama ilustrando o fluxo de um processo de dados convertidos em imagem em baixa iluminância no circuito da Fig. 16;

As Figs. 19A a 19D são diagramas mostrando a concepção de comutação de ciclo da terceira forma de realização, sendo a Fig. 19A o ciclo básico, a Fig. 19B o período de ciclo duplo (Número de contagem para x 1/2), a Fig. 19C o período de ciclo triplo (Número de contagem para x 1/3) e a Fig. 19D o período de ciclo quádmplo (Número de contagem para x 1/4). A Fig. 20 é um diagrama mostrando um exemplo de circulação de dois tipos de ciclos onde a faixa dinâmica de formação de imagem é melhorada realizando-se contagem ciclicamente com a combinação de um período de longo ciclo e um período de curto ciclo; e A Fig. 21 é um diagrama mostrando um exemplo da configuração de um sistema de câmera a que um dispositivo de formação de imagem de estado-sólido, de acordo com a quarta forma de realização da invenção é adaptado.

DESCRIÇÃO DAS FORMAS DE REALIZAÇÃO

As formas de realização preferidas da presente invenção serão descritas abaixo com referência aos desenhos anexos. A descrição será dada na seguinte ordem. 1. Resumo dos Aspectos do Dispositivo de Formação de imagem de Acordo com a Forma de Realização da Invenção. 2. Primeira forma de realização (Primeiro Exemplo de Configuração do Dispositivo de Formação de Imagem. 3.Segunda Forma de Realização (Segundo Exemplo de Configuração do Aparelho de Formação de Imagem) 4. Terceira Forma de Realização (Terceiro Exemplo de Configuração do Dispositivo de Formação de Imagem) 5. Quarta Forma de Realização (Sistema de Câmeras) <1. Resumo dos Aspectos do Dispositivo de Formação de imagem de Acordo com a Forma de realização da Invencão>

Do ponto de vista de leitura paralela rápida, uma forma de realização da invenção realizar a configuração óptica de um dispositivo de formação de imagem (sensor de imagem CMOS) como um sensor de imagem digital total, empregando contagem de fótons.

Primeiro, cada pixel emite um sinal elétrico representando a presença/ausência de uma entrada de fótons dentro de um período específico.

Um circuito sensor recebe o resultado da presença/ausência de uma entrada de fótons múltiplas vezes em um período de quadro e faz uma decisão binária em cada resultado. O dispositivo de formação de imagem gera dados de gradação para cada pixel através da integração dos resultados da decisão.

Com base nesta configuração básica, o dispositivo de formação de imagem de acordo com o modo tem as seguintes estruturas características. A primeira estrutura característica é o laminado de pixéis e circuitos sensores utilizando diferentes substratos semicondutores. Os pixéis e os circuitos sensores são respectivamente formados em formações, que são laminadas para realizar leitura paralela rápida sem sacrificar o número de aberturas. A segunda estrutura característica é o arranjo hierárquico de uma pluralidade de circuitos sensores e um circuito de contagem para integrar os resultados de decisão, de modo que os circuitos sensores compartilham o circuito de contagem. O compartilhamento do circuito de contagem com uma pluralidade de circuitos sensores assegura otimização flexível da escala de circuito e da velocidade de processamento. A terceira estrutura característica é a função de ajustar o tempo de exposição mudando o instante de reajuste. O tempo de exposição é ajustado mudando-se o instante de reajuste, não o instante de leitura, desse modo realizando pipeline (arquitetura de computador em pipeline) flexível para o subsequente processo de transferência. A quarta estrutura característica é o arranjo hierárquico dos pixéis, dos circuitos sensores e do circuito de contagem. O compartilhamento do circuito sensor com uma pluralidade de pixéis e o acesso cíclico tomam possível fazer face a pixéis menores, enquanto assegurando o tempo de exposição. Além disso, o compartilhamento do circuito de contagem com uma pluralidade de circuitos sensores pode assegurar otimização flexível da escala de circuito e da velocidade de processamento. A quinta estrutura característica é o sentido empregando a função de auto-referência para possibilitar a detecção de um fóton para um pixel. O nível de reajuste e o nível de sinal são lidos de um pixel e os dois níveis, um dos quais é adicionado com um deslocamento, são comparados entre si para realizar uma decisão binária. Isto cancela uma variação de pixel- por-pixel no nível reajustado. O modo que emprega as estruturas acima pode prover o dispositivo de formação de imagem com a capacidade de contagem de fótons sem sacrificar o número de aberturas de pixéis e pode completamente eliminar ruído aleatório e ruído fixado, que são originados do processamento do sinal analógico e que não seria normalmente inevitável em sensores de imagem. Nesta ocasião, é somente o ruído de disparo de foto e corrente escura para cada pixel que permanecem, assim obtendo-se uma relação S/N muito elevada, que assegura a geração de imagens de gradação clara.

Uma vez que os circuitos sensores ou similares podem ser arranjados sob os pixéis e um circuito analógico complicado não é necessário, o chip e na maioria das vezes ocupado pela formação de pixel apenas, tomando possível contribuir para a redução do custo do chip.

Além disso, a faixa dinâmica pode ser significativamente expandida sem mudar os pixéis aumentando o número de amostragem, para formar um quadro ou realizar a operação de amostragem em diferentes tempos de exposição combinados.

Mesmo se os pixéis e os circuitos sensores forem laminados empregando-se diferentes substratos, emissões pelos pixéis para os circuitos sensores não necessitam ter a precisão das saídas analógicas, de modo que a impedância da fiação de sinal e uma variação da capacitância parasítica não afeta como ruído.

Além disso, a leitura digital empregando função de auto- referência melhora consideravelmente a precisão da decisão. O seguinte elabora um sensor de imagem CMOS como um dispositivo de formação de imagem de acordo com o modo que tem os aspectos acima mencionados. 2. Primeira Forma de Realização A Fig. 3 é um diagrama mostrando um exemplo da configuração do sensor de imagem CMOS (dispositivo de formação de imagem) 100 de acordo com a primeira forma de realização da invenção.

Resumo da Configuração Geral O sensor de imagem CMOS 100 tem uma seção de formação de pixel 110, uma seção de circuito sensor 120, um grupo de linhas de sinal de saída 130, um grupo de linhas de transferência 140 e uma seção IC de resultado de decisão 150. A seção de formação de pixel 110 tem uma pluralidade de pixéis digitais DPX colocados em uma forma de matriz na direção da fileira e na direção da coluna.

Cada pixel digital DPX tem um dispositivo de conversão fotoelétrico e tem uma função de emitir um sinal elétrico de acordo com um fóton de entrada. A seção de formação de pixel 110 é formada, por exemplo, em um primeiro substrato semicondutor SUBI.. A seção de circuito sensor 120 é formada em um segundo substrato semicondutor SUB2 diferente do primeiro substrato semicondutor SUBI. A seção de circuito sensor 120 tem uma pluralidade de circuitos sensores 121 colocados, por exemplo, em uma forma de matriz na direção da fileira e na direção da coluna em uma correspondência um-para- um para a matriz de pixéis DPX da seção de formação de pixel 110.

Cada circuito sensor 121 tem a função de produzir uma decisão binária de se há uma entrada de fóton para o respectivo pixel digital DPX por um predeterminado período da recepção de um sinal dele. O primeiro substrato semicondutor SUBI e o segundo substrato semicondutor SUB2 são laminados.

Por exemplo, a laminação é realizada de uma tal maneira que uma pluralidade de pixéis DPX, formados no primeiro substrato semicondutor SUBI, faceia uma pluralidade de circuitos sensores 121 formada sobre o segundo substrato semicondutor SUB2 em um para um. O pixel oposto DPX e o circuito sensor 121 são conectados por cada linha de sinal de saída 131 no grupo de linha de sinal de saída 130.

No exemplo da Fig. 3, a saída de um pixel DPX-00, localizada na 0° fileira e 0e coluna, é conectada com a entrada de um circuito sensor 121- 00, localizada na O5 fileira e 0fi coluna por uma linha de sinal de saída 131-00. A saída de um pixel DPX-01, localizada na 0^_fileira e primeira coluna é conectada com a entrada de um circuito sensor 121-01, localizado na fileira 0" e primeira coluna por uma linha de sinal de saída 131-01. A saída de um pixel DPX-10, localizado na primeira fileira e na 0a coluna é conectada à entrada de um circuito sensor 121-10, localizado na primeira fileira e 0° coluna por uma linha de sinal de saída 131-10. A saída de um pixel DPX-11, localizada na primeira fileira e primeira coluna, é conectada à entrada de um circuito sensor 121-11, localizado na primeira fileira e primeira coluna por uma linha de sinal de saída 131-11.

Os pixéis e os circuitos sensores localizados nas outras fileiras e colunas são igualmente conectados, embora não ilustrados.

As saídas dos circuitos sensores 121 da seção de circuito sensor 120, que são localizadas na mesma fileira, são conectadas a uma linha de transferência comum 141.

No exemplo daFig. 3, as saídas dos circuitos sensores 121-00, 121-01, ..., localizadas na 0a fileira são conectadas a uma linha de transferência 141-0.

As saídas dos circuitos sensores 121-10, 121-11, ... localizados na primeira fileira, são conectadas a uma linha de transferência 141-1. Uma conexão similar é feita para as segunda e subsequentes fileiras, não ilustradas. A seção IC de resultado de decisão 150 tem a função de integrar os resultados de decisão dos circuitos sensores 121 múltiplas vezes, pixel por pixel, para gerar dados convertidos em imagem bidimensionais com gradação. A seção IC de resultado de decisão 150 tem ICs de resultado de decisão 151-0, 151-1 ... em associação com o arranjo de fileira dos circuitos sensores 121 da seção de circuito sensor 120.

Em outras palavras, um resultado de decisão IC 151-0 é conectado à linha de transferência 141-0 a que os circuitos sensores 121-00, 121-01,... localizados na 0- fileira são conectados.

Um resultado de decisão IC 151-1 é conectado à linha de transferência 141-1 a que os circuitos sensores 121-00, 121-11, ... localizados na primeira fileira, são conectados. O resultado de decisão IC 151-0 tem um registro 152-0 que retém um valor de decisão transferido ao longo da linha de transferência 14Ι- Ο, um circuito de contagem 153-0, que conta um valor retido no registro 152- 0 e uma memória 154-0, que armazena o resultado da contagem do circuito de contagem 153-0. O resultado da decisão IC 151-1 tem um registro 152-1 que contém um valor de decisão transferido ao longo da linha de transferência 141-1, um circuito de contagem 153-1, que conta um valor retido no registro 152- 1 e uma memória 154-1 que armazena o resultado de contagem do circuito de contagem 153-1.

De acordo com a forma de realização, o circuito de contagem 153- 0 do resultado de decisão IC 151-0 é compartilhado por uma pluralidade de circuitos sensores 121-00, 121-01, ...

Igualmente, o circuito de contagem 153-1 do resultado de decisão IC 151-1 é compartilhado por uma pluralidade de circuitos sensores 121-10, 121-11,...

Função do Pixel Digital Como mencionado acima, o pixel digital (que a seguir pode ser simplesmente chamado “pixel”) DPX tem o dispositivo de conversão fotoelétrico e emite um sinal elétrico de acordo com um fóton de entrada. O sensor de imagem CMOS 100 como um dispositivo de formação de imagem tem uma função de reajustar os pixéis DPX e uma função de ler sinais deles, e pode executar a função reajustada e a função lida em instantes arbitrários. A função reajustada reajusta o pixel DPX a um estado em que um fóton não é introduzido. Cada pixel DPX desejavelmente tem uma lente e um filtro de cor em sua superfície receptora de luz.

Tais funções básicas do pixel são similares àquelas de um pixel normal, exceto que a saída do pixel DPX não necessita a precisão e linearidade de um valor analógico.

Um exemplo da configuração do pixel digital será descrita. A Fig. 4 é um diagrama mostrando um exemplo da configuração de circuito de um pixel de acordo com a forma de realização. A Fig. 4 mostra um exemplo de um circuito de pixel incluindo três transistores.

Um único pixel DPX tem um fotodiodo 111, um transistor de transferência 112, um transistor reajustado 113, um transistor amplificador 114, um nó de armazenagem 115 e um nó de difusão flutuante (FD) 116. O elétrodo porta do transistor de transferência 112 é conectado a uma linha de transferência 117 e o elétrodo porta do transistor reajustado 113 é conectado a uma linha reajustada 118. O transistor amplificador 114 tem um elétrodo porta conectado ao nó FD 116 e um elétrodo fonte conectado à linha de sinal de saída 131.

No pixel de unidade DPX, entrada de luz para o substrato de silício para os pixéis gera um par de um elétron e um buraco, o elétron sendo armazenado no nó de armazenagem 115 pelo fotodiodo 111.

Quando o transistor de transferência 112 é ligado em um dado instante, aqueles elétrons são transferidos para o nó FD 116 para acionar a porta do transistor amplificador 114.

Como resultado, uma carga de sinal toma-se um sinal para a linha de sinal de saída 131a ser exibida. A linha de sinal exibida 131 pode ser aterrada via uma fonte de corrente constante ou um elemento resistor, para realizar uma operação de seguidor de fonte ou pode ser temporariamente aterrada antes de ler e então ser transmitida em um estado flutuante para saída de um nível de carga estabelecido pelo transistor amplificador 114. O transistor reajustado 113 é ligado em paralelo com e ao mesmo tempo que o transistor de transferência 112, para puxar para fora os elétrons armazenados no fotodiodo 111 para o suprimento de força,de modo que o pixel é reajustado ao estado escuro antes da armazenagem de elétrons, isto é, a um estado em que um fóton não é introduzido.

Tal mecanismo de circuito e operacional dos pixéis são similares àqueles de um pixel analógico e, como aqueles do pixel analógico, pode ter várias espécies de variações.

Embora um pixel analógico analogamente emita a quantidade total de fótons de entrada, entretanto, um pixel digital digitalmente emite a presença/ausência da entrada de um único fóton.

Portanto, as concepções de projeto de um pixel analógico e um pixel digital diferem entre si.

Primeiro, um pixel digital necessita gerar um sinal elétrico bastante grande para a entrada de um fóton único.

No circuito de pixel com um transistor amplificador como mostrado na Fig. 4, por exemplo, é desejável produzir a capacitância parasítica nos nós de entrada 116 do transistor amplificador 114, o que constitui um seguidor de fonte, tão pequeno quanto possível. E desejável manter a amplitude do sinal de saída em relação à entrada de um único fóton suficientemente maior do que o ruído aleatório do transistor amplificador 114.

Uma vez que o sinal de saída do pixel digital não necessita de precisão, a linearidade e a faixa operacional do pixel analógico, uma baixa voltagem similar àquela necessária para um circuito digital, podem ser usados para o suprimento de força de entrada/saída do seguidor de fonte. Além disso, o fotodiodo pode necessitar uma capacidade de armazenagem de carga mínima. O sensor de imagem CMOS 100 de acordo com a forma de realização, é configurado para ter as acima mencionadas primeira, segunda e terceiras estruturas características como segue. O sensor de imagem CMOS 100 tem a seção de formação de pixel 110 e a seção de circuito sensor 120 laminada utilizando-se diferentes substratos semicondutores. O sensor de imagem CMOS 100 é configurado de tal maneira que os pixéis e os circuitos sensores são respectivamente formados em formações, que são laminadas para realizar leitura paralela rápida sem sacrificar o número de aberturas. O sensor de imagem CMOS 100 é configurado de tal maneira que uma pluralidade de circuitos sensores compartilha um circuito de contagem para assegurar otimização flexível da escala de circuito e da velocidade de processamento. O sensor de imagem CMOS 100 é configurado de tal maneira a ter a função de ajuste do tempo de exposição mudando o instante de reajuste. O tempo de exposição é ajustado mudando-se o instante de reajuste, não o instante de leitura, desse modo realizando pipeíine flexível para o subsequente processo de transferência.

Em seguida, o resumo da operação geral do sensor de imagem CMOS 100, de acordo com a primeira forma de realização, será descrito.

Por exemplo, todos os pixéis DPX são reajustados ao mesmo tempo e sinais são lidos deles em um tempo após um dado tempo de exposição. A presença/ausência de uma entrada de fóton em cada pixel DPX dentro de um período de exposição é emitida como um sinal elétrico para a linha de sinal de saída 131 e é submetida a uma decisão binária no correspondente circuito sensor 121. O circuito sensor 121 estabelece “1” como um valor de decisão quando um fóton é introduzido no pixel selecionado e estabelece “0” como um valor de decisão quando um fóton não é introduzido no pixel selecionado, e fecha o valor de decisão.

Isto é, uma vez que o sinal de saída de um pixel DPX é submetido a uma decisão binária como um sinal digital de acordo com a forma de realização como diferente da configuração normal como mostrado na Fig. 2, um conversor AD não é envolvido aqui. Além disso, a velocidade de decisão é significativamente mais rápida do que aquela do conversor AD. O valor de decisão estabelecido e fechado pelo circuito sensor 121 é sequencialmente transferido para o registro 152, disposto para cada fileira, através da linha de transferência 141 e é submetido a um processo de contagem utilizando o circuito contador 153. A transferência pode ser conseguida conectando-se os circuitos sensores individuais ao barramento comum, sequencialmente pelos comutadores como mostrado na Fig. 1, ou pode ser conseguida utilizando-se um registro de mudança.

No processo de contagem realizado pelo circuito de contagem 153, os dados do primeiro pixel exibidos anteriormente são carregados dentro do circuito de contagem 153 oriundos da memória 154.

Quando “1” é armazenado no registro 152, “1” é adicionado ao valor de contagem e, quando “0” é armazenado no registro 152, o valor de contagem não é atualizado.

Em seguida, o valor do circuito de contagem 153 é gravado de volta dentro da memória 154, que completa o processo de contagem para um pixel.

Este processo é sequencialmente executado para uma fileira de pixéis. Embora um tal processo de contagem seja realizado, em seguida reajuste e exposição são realizados nos pixéis DPX

Tal leitura digital é realizada 1023 vezes em um período de quadro, por exemplo, e o número total de contagens dos fótons de entrada para cada pixel DPX toma-se 0 ou maior e 1023 ou menor.

Por conseguinte, dados de gradação de 10-bits são gerados pixel por pixel.

Isto é, o sensor de imagem CMOS 100 opera como um contador de fótons formados com uma única configuração.

Como mencionado acima, os pixéis individuais DPX são dispostos em um diferente substrato semicondutor em um circuito de suporte, que inclui os circuitos sensores associados 121.

Os pixéis DPX e os circuitos sensores 121 são dispostos em uma formação sobre os respectivos substratos semicondutores. Por exemplo, os pixéis DPX e os circuitos sensores 121 são respectivamente formados sobre as pastilhas semicondutoras separadas, que são, por sua vez, aderidas juntas para obter-se o laminado dos substratos semicondutores.

Além disso, é desejável que pelo menos parte dos circuitos motrizes para os pixéis DPX, que são para ser reajustados ou submetidos a exibição de dados, seja formada sobre o mesmo primeiro substrato semicondutor SUB 1 quando os pixéis DPX são formados.

Esta configuração pode assegurar rápido acesso de pixel e rápida contagem em paralelo, de modo que a multi-aquisição de dados acima mencionada pode ser realizada em um período de quadro.

Por exemplo, os pixéis individuais realizam reajuste e leitura de uma vez e a transferência e contagem de dados são realizadas nas fileiras individuais de uma vez.

Procedimentos de Acesso Em seguida, os procedimentos de acesso de acordo com a forma de realização serão descritos. A Fig. 5 é um diagrama ilustrando um primeiro exemplo de procedimentos de acesso de acordo com a primeira forma de realização.

Na Fig. 5, RST representa reajuste, EXP representa exposição e RD representa leitura. Além disso, TRF representa o processo de transferência e CNT representa o processo de contagem.

No exemplo da Fig. 5, quando um período de quadro é 1/30 segundo durante o qual a leitura é realizada 1023 vezes, por exemplo, um ciclo da leitura RD é de cerca de 32 microssegundos.

Neste período, o reajuste RST e a leitura RD são realizados nos pixéis DPX e a duração do reajuste RST e da leitura RD é o período da exposição EXP.

Um valor de decisão, que tenha permanecido no circuito sensor 121 da leitura RD é transferido para o registro 152 a ser contado, em cuja ocasião a exposição EXP e pulso de transferência TRF e o processo de contagem CN são realizados em pipeline.

Isto é, embora valores de decisão que tenham permanecido nos circuitos sensores 121 no ciclo CYL1 são transferidos na direção da fileira e são contados sequencialmente, os pixéis são submetidos ao reajuste RST no ciclo CYL2 e a exposição EXP é iniciada. O sensor de imagem CMOS 100 tem uma função de ajuste de controlar o tempo de exposição efetivo para ajustar a sensibilidade mudando o reajuste RST, enquanto mantendo o período de ciclo constante.

Por exemplo, embora dois ou mais fótons possam ser introduzidos no período de exposição na formação de imagem de um objeto brilhante, todos eles são contados como um único fóton, resultando em subcontagem.

Em um tal caso, o instante de reajuste deve ser ajustado mais próximo do instante de leitura, para encurtar o tempo de exposição, desse modo baixando a sensibilidade. Isto pode facilmente ajustar a sensibilidade durante a formação de imagem, sem influenciar outras operações de circuito. O sistema de formação de imagem é a média dos valores de contagem de todos os pixéis efetivos, por exemplo, e muda o instante de reajuste do dispositivo de formação de imagem, para encurtar o tempo de exposição, quando o valor de contagem médio excede um determinado valor.

Quando o valor de contagem médio é menor do que o valor dado, por outro lado, o sensor de imagem alonga o tempo de exposição. É fácil instalar uma tal função, de modo que o tempo de exposição ótimo possa ser automaticamente ajustado utilizando-se o algoritmo de pesquisa binária ou similar.

Quando houver um grande número de pixéis, a transferência horizontal e o processo de contagem necessitam ser realizados em uma alta velocidade, que pode entretanto ser suprimida realizando-se a transferência de cada fileira em múltiplos canais empregando-se uma pluralidade de contadores.

Embora seja desejável formar os circuitos de contagem 153 e as memórias 154 no mesmo substrato que os circuitos sensores 121 da seção de circuito sensor 120 são formados, eles podem ser dispostos em laminação em um terceiro substrato semicondutor sob a seção de circuito sensor 120.

Em consideração do consumo de energia e nariz, por exemplo, a seção de formação de pixel 110 pode ser separada em uma pluralidade de blocos de pixel, de modo que a operação de leitura de pixel e a operação de transferência para cada fileira são realizadas bloco por bloco.

Embora a amostragem seja realizada 1023 vezes para gerar gradação de 10-bits na forma de realização precedente, a faixa dinâmica pode ser ampliada aumentando-se o número de ações de amostragem sem mudar os pixéis.

Quando o número de amostragem é estabelecido em 16383, cerca de 16 vezes o número acima mencionado, por exemplo, um ciclo é 2 microssegundos.

Se este período de ciclo for totalmente usado para exposição, o número de fótons no modo de baixa iluminância pode ser contado da mesma maneira como feito normalmente e o número de fótons no modo de elevada iluminância pode também ser contado precisamente até 16 vezes o número de fótons do modo normal. Estes números são expressos como dados de gradação de 14-bits.

Altemativamente, a faixa dinâmica pode ser melhorada eficientemente adquirindo-se dados com diferentes tipos de períodos de exposição providos. A Fig. 6 é um diagrama ilustrando um segundo exemplo de procedimentos de acesso de acordo com a primeira forma de realização. A Fig. 6 mostra um exemplo em que os procedimentos de acesso da Fig. 5 são desenvolvidos.

Neste exemplo, o instante de reajuste é variado para prover dois períodos de exposição, primeiro exposição EXP1 e segunda exposição EXP2, que são altemativamente repetidos para adquirir dados. O uso desenvolvido de uma tal técnica assegura formação de imagem em uma larga faixa dinâmica em menos ações de amostragem, tomando possível reduzir a carga no sistema.

As Figs. 7A a 7C são diagramas ilustrando mais exemplos concretos dos procedimentos de acesso da Fig. 6.

Em cada um dos exemplos das Figs. 7A a 7C é presumido que a primeira exposição EXP1 tenha um tempo de exposição oito vezes aquele da segunda exposição EXP2.

No exemplo da Fig. 7A, a aquisição de dados de cada uma da primeira exposição EXP1 e da segunda exposição EXP2 é realizada 511 vezes e os dados são individualmente contados e armazenados em duas memórias, primeira memória MEM1 e segunda memória MEM2. 511 contagens fornecem gradação de 9-bits.

Um pixel cuja contagem na primeira exposição EXP1 excede um dado valor é considerado ter intenta entrada de luz , de modo que o valor de contagem da segunda exposição EXP2 é usada.

Neste caso, a saída é ajustada para ter gradação de 12-bits, por exemplo, e o pixel para o qual o valor de contagem da segunda exposição EXP2 é usado é mudado por três bits para ser oito vezes maior que a saída.

Altemativamente, a saída pode ser estruturada para ter gradação de 9-bits e um sinalizador de 1-bit indicando seleção de exposição, a fim de reduzir o número de bits de saída.

No exemplo da Fig. 7B, para aumentar a sensibilidade de formação de imagem de um objeto escuro, o número de aquisições de dados em longa exposição é ajustado maior do que o número de aquisições de dados em exposição curta.

Por exemplo, uma única aquisição de dados da segunda exposição EXP2 é repetidamente inserida parta cada quatro aquisições de dados da primeira exposição EXP1, por exemplo. Portanto, os dados são adquiridos 1023 vezes na primeira exposição EXP1 e 255 vezes na segunda exposição EXP2.

Quanto a contagem da segunda exposição EXP2 é usada como a saída, a saída é mudada em cinco bits, por exemplo, para ser 32 vezes maior que a saída, em consideração ao número de exposições.

Nesta ocasião, a saída pode ter gradação de 13-bits em um máximo. Altemativamente, a saída pode ser estruturada para ter gradação de 10-bits e um sinalizador de 1-bit indicando seleção da exposição.

No exemplo da Fig. 7C, para economizar memória, os dados de teste são adquiridos 127 vezes na primeira exposição EXP1 primeiro e, em seguida, os dados são adquiridos 512 vezes altemativamente na primeira exposição EXP1 e na segunda exposição EXP2 cada.

Um pixel cuja contagem na primeira exposição EXP1 excede um dado valor nas primeiras 127 aquisições de dados é considerado ter entrada de intensa luz, de modo que um sinalizador é estabelecido. Quando aquisição dos dados de teste é completada, o valor de contagem na memória é removido uma vez, exceto quanto ao sinalizador. Para o pixel com o sinalizador estabelecido, os dados somente da segunda exposição EXP2 são contados e armazenados na memória em seguida.

Para um pixel não tendo sinalizador ajustado, os dados somente da primeira exposição EXP1 são contados e armazenados na memória. A memória que é necessária para a operação de contagem por pixel é uma memória de 10-bits, que tem um sinalizador além da gradação de 9- bits.

Deve ser observado que, quando a primeira exposição EXP1 é selecionada, a gradação da memória pode ser aumentada após o teste, em vez de limpar a memória.

Diversos conjuntos de períodos de exposição são providos variando-se o instante reajustado e os dados são lidos múltiplas vezes em cada período de exposição, para gerar dados convertidos em imagem da maneira acima, tomando possível executar formação de imagem em uma larga faixa dinâmica que lida com um objeto com um elevado contraste, que inclui tanto uma parte brilhante como uma parte escura.

Embora dois tipos de períodos de exposição sejam usados no exemplo precedente, três ou mais tipos de períodos de exposição podem ser usados para prover uma variedade de modificações para o algoritmo de síntese. E desejável sintetizar os dados convertidos em imagem com o número de fótons de entrada em um curto período de exposição sendo basicamente usado para um pixel com alta iluminação, enquanto o número de fótons de entrada em um longo período de exposição é geralmente usado para um pixel com baixa iluminância. Altemativamente, os valores de contagem em diversos tipos de exposições podem ser emitidos e a síntese de dados pode ser realizada na ocasião do processamento da imagem usando-se um chip DSP ou similar, localizado em um estágio subsequente.

Embora a síntese dos dados convertidos em imagem com variados tempos de exposição seja opcionalmente realizado por um sensor de imagem existente, a aquisição de dados em dois tipos de exposição é realizada em um intervalo de um tempo de quadro, que acarreta um problema tal como um objeto dinâmico ser colorido com cores não naturais. O presente esquema de altemativamente executar aquisição de ambos os dados múltiplas vezes em um período de quadro não tem um tal problema.

Mais geralmente é desejável que a aquisição de dados com tempos de exposição cíclicos deve ser realizada múltiplas vezes e os resultados da aquisição devem ser sintetizados para gerar dados de imagem. 3. Segunda Forma de Realização A Fig. 8 é um diagrama mostrando um exemplo da configuração de um sensor de imagem CMOS (dispositivo de formação de imagem) de acordo com uma segunda forma de realização da invenção.

No sensor de imagem CMOS 100, de acordo com a primeira forma de realização, os pixéis individuais DPX correspondem um a um ao circuito sensor 121.

Entretanto, os espaços adquiridos para os pixéis DPX e o circuito sensor 121 não devem necessariamente ser os mesmos.

Além disso, com o laminado de dois substratos, os circuitos de contagem e memórias que são de grande tamanho podem ser colocados fora da região de formação de pixel em que transferência rápida e de longa distância de dados de cada circuito sensor 121 é essencial e é provável ser restringida pelo leiaute.

Um sensor de imagem CMOS 100A de acordo com a segunda forma de realização provê uma solução flexível para o problema acima ao permitir que uma pluralidade de pixéis compartilhe um único circuito sensor.

No sensor de imagem CMOS 100A, uma seção de formação de pixel 110A tem uma pluralidade de pixéis DPX colocados em uma forma de matriz na direção da fileira e na direção da coluna.

Uma pluralidade de pixéis DPX da mesma coluna e um circuito de seleção formam um bloco de pixel 160-0, 160-1, 160-2, 160-3, .... O sensor de imagem CMOS 100A inclui um circuito motriz de fileira 170 e linhas de controle de fileira 180 para acionar os pixéis DPX na seção de formação de pixel 110A, para emitir sinais elétricos dos pixéis DPX para emitir linhas de sinal 131. O sensor de imagem CMOS 100A inclui um bloco de circuito 200, que realiza decisão binária nos sinais elétricos transferidos através das linhas de sinal de saída 131 e integra resultados de decisão múltiplas vezes, pixel por pixel, para gerar dados convertidos em imagem bidimensionais com gradação. O bloco de circuito 200 tem uma seção de circuito sensor 120A e uma seção IC de resultado de decisão 150A provida nele. A seção de circuito sensor 120A tem circuitos sensores 121-0, 121-1, 121-2, 121-3, ... colocados em correspondência com os blocos de pixel 160-0, 160-1, 160-2, 160-3,... O circuito sensor 121-0 tem sua entrada conectada a uma linha de sinal de saída 131-0 a que as saídas de todos os pixéis DPX-00, DPX-10, ..., DPX-150 formando o bloco de pixel 160-0 são comumente conectadas.

Isto é, os pixéis DPX-00, DPX-10, ..., DPX-150 compartilham o único circuito sensor 121-0. O circuito sensor 121-1 tem sua entrada conectada a uma linha de sinal de saída 131-1 a que as saídas de todos os pixéis DPX-01, DPX-11, DPX-151 formando o bloco de pixel 160-1 são comumente conectadas.

Isto é, os pixéis DPX-01, DPX-11, ..., DPX-151 compartilham o único circuito sensor 121-1. O circuito sensor 121-2 tem sua entrada conectada a uma linha de sinal de saída 131-2 a que as saídas de todos os pixéis DPX-02, DPX-12, ..., DPX-152, formando o bloco de pixel 160-2, são comumente conectadas.

Isto é, os pixéis DPX-02, DPX-12, ..., DPX-152 compartilham o único circuito sensor 121-2. O circuito sensor 121-3 tem sua entrada conectada a uma linha de sinal de saída 131-3, a que as saídas de todos os pixéis DPX-03, DPX-13, ..., DPX-153, formando o bloco de pixel 160-3, são comumente conectadas.

Isto é, os pixéis DPX-03, DPX-13, ..., DPX-153 compartilham o único circuito sensor 121-3.

Para outros blocos de pixel (não mostrados), os circuitos sensores são colocados na seção de circuito sensor 120A de tal maneira que cada circuito sensor é compartilhado por uma pluralidade de pixéis. A seção IC de resultado de decisão 150A tem uma capacidade de integrar resultados de decisão dos circuitos sensores 121-0 a 121-3 múltiplas vezes, pixel por pixel, para gerar dados convertidos em imagem bidimensionais com gradação. A seção IC de resultado de decisão 150A tem registros 152A-0 a 152A-3, um circuito de seleção 155, um circuito de contagem 153A e uma memória 154A.

Os registros 152A-0 a 152A-3 mantêm os valores de decisão nos respectivos circuitos sensores 121-0 a 121-3, que foram transferidos através das linha de transferência 141A-0 a 141A-3. O circuito de seleção 155 sequencialmente seleciona as saídas dos registros 151 A-0 a 152A-3 para suprir os valores de decisão mantidos nos registros 152A-0 a 152A-3 para o circuito de contagem 153A. O circuito de contagem 153A sequencialmente realiza um processo de contagem nos valores de decisão de uma pluralidade de pixéis (quatro pixéis nesta forma de realização), cuja fileira foi selecionada para ser exibida e que foi suprida via o circuito de seleção 155 e armazena um resultado da contagem para cada pixel na memória 154A.

Os dados dos pixéis anteriormente exibidos é carregado dentro do circuito de contagem 153 A da memória 154A. A seção IC de resultado de decisão 150A de acordo com a segunda forma de realização tem o único circuito de contagem 153A que é compartilhado por uma pluralidade dos registros 152A-0 a 152A-3.

Em outras palavras, o sensor de imagem CMOS 100A de acordo com a segunda forma de realização permite que uma pluralidade de circuitos sensores 121A-0 a 121 A-3 compartilhem do circuito de contagem 153 A. O sensor de imagem CMOS 100A de acordo com a forma de realização é configurado para incluir a quarta estrutura característica acima mencionada.

Isto é, o sensor de imagem CMOS 100A é configurado de tal maneira que uma pluralidade de pixéis compartilham um circuito sensor e são ciclicamente acessados para assegurar o tempo de exposição e lidar com pixéis menores.

Além disso, o sensor de imagem CMOS 100A é configurado de tal maneira que uma pluralidade de circuitos sensores compartilham um circuito de contagem pra obter-se otimização flexível da escala de circuito e da velocidade de processamento.

Em seguida, o resumo da operação geral do sensor de imagem CMOS 100A de acordo com a segunda forma de realização será descrito.

Como mencionado acima, o bloco de pixel 160 (160-0, 160-1, 160-2, 160-3, ...) é configurado para incluir 16 pixéis digitais DPX e um circuito de seleção. O circuito de seleção seleciona um dos pixéis e reajusta ou lê dados do pixel selecionado.

Nesta forma de realização, um pixel do bloco de pixel 160 é selecionado de acordo com a linha de controle de fileira 181, que é acionada pelo circuito de acionamento de fileira 170.

Na ocasião da leitura, a presença/ausência de uma entrada de fóton para o pixel selecionado é emitida para a linha de sinal de saída 131 (131-0, 131-1, 131-2, 131-3, ...) como um sinal elétrico, que é por sua vez submetido a decisão binária no circuito sensor 121A (121A-0, 121A-1, 121A- 2, 121A-3,...). O circuito sensor 121A (121A-0, 121A-1, 121A-2, 121A-3) estabelece “1” como um valor de decisão, por exemplo, quando um fóton é introduzido no pixel selecionado e estabelecer “0” como um valor de decisão quando um fóton não é introduzido no pixel selecionado, e mantém o valor de decisão.

Os valores de decisão do circuito sensor 121A (121A-0, 121A- 1, 121A-2, 121A-3, ...) são primeiro transferidos para o registro 152A (152A- 0, 152A-1, 152A-2, 152A-3). O circuito de contagem 153A é compartilhado por quatro blocos de pixel 160-0 a 160-3 e um processo de contagem é sequencialmente realizado dos dados dos quatro pixéis de uma fileira, selecionado e exibido, via o circuito de seleção 155.

Em seguida, o resultado de contagem para cada pixel é armazenado na memória 154A.

Isto é, os dados do pixel anteriormente exibido são carregados dentro do circuito de contagem 153 A da memória 154A. O valor de contagem é incrementado por “1” quando “1” é armazenado no registro 152A (152A-0, 152A-1, 152A-2, 152A-3) é não é atualizado quando “0” é armazenado nele.

Em seguida, o valor do circuito de contagem 153 A é regravado dentro da memória 154A, que completa o processo de contagem para um pixel. Este processo é sequencialmente executado nos quatro pixéis.

Embora um tal processo de contagem seja realizado, o bloco de pixel 160 (160-0, 160-1, 160-2, 160-3) e o circuito sensor 121A (121A-0, 121 A-l, 121A-2, 121A-3) pode fazer a leitura e decisão de dados na próxima fileira em paralelo.

Tal leitura digital é realizada, por exemplo, 1023 vezes em um período de quadro para gerar dados de gradação de 10-bits para cada pixel.

Nesta ocasião, o circuito de contagem 153A tem um tamanho de 0 bits e a memória 154A tem uma capacidade de 640 bits visto que cada um dos 16x4 pixéis tem dados de 10-bits.

Isto é, o sensor de imagem CMOS 100A opera como um contador de fótons em formação tendo uma única configuração.

No caso desta configuração, quando o número de fileiras da formação de pixel é o número de fileiras em um bloco e os blocos são colocados somente na direção da coluna, é possível formar todos os circuitos no mesmo substrato semicondutor.

Quando o dispositivo de formação de imagem tem uma porção de pixéis, entretanto, é desejável que os blocos de pixel 160-0, 160-1, 160-2, 160-3 sejam formados em laminação em diferentes substratos semicondutores em um circuito de suporte incluindo os respectivos circuitos sensores 121A-0, 121-1, 121A-2, 121A-3.

Em seguida é desejável que a seção de formação de pixel 110A, incluindo os blocos de pixel 160-0, 160-1, 160-2, 160-3 e os circuitos sensores 121A-0, 121-1, 121A-2, 121A-3 devem ser colocados em uma formação de diferentes substratos semicondutores, respectivamente.

Em outras palavras, é desejável que a seção de formação de pixel 110A, incluindo os blocos de pixel 160-0, 160-1, 160-2, 160-3 e a seção de circuito sensor 120A, incluindo os circuitos sensores 121A-0, 121A-1, 121A-2, 121A-3, devam ser colocadas em uma formação em diferentes substratos semicondutores, respectivamente. E ainda desejável que as seções de circuito sensor 120A sejam formadas em um substrato como os blocos de circuito 200, cada um incluindo o circuito de contagem 153A e a memória 154A, e sejam colocados em uma formação. Altemativamente, as memórias 154A podem ser dispostas em laminação em um terceiro substrato semicondutor, sob os circuitos sensores.

Em seguida, o acesso cíclico para os blocos de pixel de acordo com a segunda forma de realização será descrito abaixo. A Fig. 9 é um diagrama para explicar o acesso cíclico para os blocos de pixel de acordo com a segunda forma de realização. É presumido aqui que, quando todos os blocos de pixel formados operam aproximadamente em paralelo, os acessos para os pixéis individuais são representados por um acesso a um único bloco de pixel, independente de como muitos pixéis são providos no dispositivo de formação de imagem.

Dezesseis pixéis incluídos em cada bloco de pixel 160 (160-0, 160-1, 160-2, 160-3, ...) são acessados sequencialmente e ciclicamente.

Dado que a taxa de quadro é de 1/30 segundo durante a qual são realizados 1023 vezes para cada pixel, um ciclo do processo de bloco é de aproximadamente 32 microssegundos durante os quais a leitura de 16 pixéis necessita ser completada. A seção de tempo ao longo do eixo-geométrico horizontal na Fig. 9 representa o tempo t, que é atribuído a um acesso para cada pixel em um bloco e que tem uma largura máxima de 2 microssegundos.

Uma vez que a leitura dos dados de cada pixel e uma decisão sobre a data são operações simples, similares à leitura de uma memória semicondutora, a largura de tempo tem uma suficiente margem.

No acesso cíclico acima o reajuste RST e a leitura RD dos pixéis individuais DPX são realizados ciclicamente.

Neste caso, embora o instante de acesso difira de pixel para pixel, o tempo substancial da exposição EXP do RST Reajustado para o RD de leitura é uniforme para todos os pixéis. O tempo de exposição pode ser variado, mudando-se o instante do reajuste RST dentro da faixa de ciclo, de modo que a sensibilidade pode ser ajustada sem influenciar outras operações do circuito.

Se o reajuste RST for para cada pixel, DPX é ajustado imediatamente após a leitura RD anterior (na mesma seção de tempo a que a leitura pertence), por exemplo, o tempo de exposição toma-se máximo para corresponder à formação de imagem de um objeto com baixa iluminância.

Se o reajuste RST for estabelecido imediatamente antes da leitura RD (na seção de tempo precedendo por um para a leitura), por outro lado o tempo de exposição toma-se mínimo para corresponder á formação de imagem de um objeto com alta iluminância. Altemativamente, se o instante de reajuste for estabelecido variável em diversos níveis dentro da mesma seção de tempo, o tempo de exposição pode ser selecionado mais livremente. O processo de contagem CNT segue-se à leitura RD e a leitura de um próximo pixel é iniciada em paralelo.

No tempo t4, por exemplo, um pixel no. 4 é exibido e um pixel no.l é restabelecido. Em paralelo à operação, um processo de contagem é realizado em um pixel no. 3.

Embora a leitura do pixel No. 4 e o reajuste do pixel No. 1 sejam executados em serie em uma maneira divisional de tempo nesta forma de realização, a leitura e reajuste dos pixéis providos com mecanismo de reajuste independente ali, como mostrado na Fig. 4, pode tanto ser realizada em paralelo de uma vez com duas linhas de controle de fileira sendo acionadas.

De acordo com a segunda forma de realização, com diferentes tempos de exposição estabelecidos trocando-se o instante de restabelecimento, é possível realizar múltiplos tempos de aquisição de dados e gerar dados convertidos em imagem usando-se a aquisição de dados.

Especificamente, a aquisição de dados necessita ser realizada de acordo com os esquemas mostrados nas Figs. 7 A a 7C, que foram descritas na descrição precedente da primeira forma de realização, tomando possível imagear em uma larga faixa dinâmica, que seja compatível com a formação de imagem de um objeto com elevado contraste.

Como descrito acima, a segunda forma de realização tem uma estrutura hierárquica em que uma pluralidade de pixéis DPX compartilham o circuito sensor 121A (121A-0, 121A-1, 121 A-z, 121 A-3 e o registro 152A (152A-0, 152A-1, 152A-2, 152A-3) e uma pluralidade de circuitos sensores 121A (121A-0, 121A-1, 121A-2, 121A-3) compartilham do circuito de contagem 153 A.

Compartilhando esses circuitos na relação em que são otimizados pela relação entre o tempo de acesso acima mencionado e os espaços ocupacionais dos circuitos individuais.

Uma vez que o tempo de acesso de um pixel tem uma suficiente tolerância na forma de realização, por exemplo, um maior número de pixéis pode compartilhar de um circuito sensor, ou um maior número de circuitos sensores pode compartilhar um circuito de contagem. A Fig. 10 é um diagrama mostrando a imagem geral de um chip de acordo com a segunda forma de realização mostrada na Fig. 8.

Uma pluralidade de blocos de circuito 200 é exposta em uma formação em um substrato semicondutor SUB2A no exemplo da Fig. 10. A pluralidade de blocos de circuito 200 é exposta em uma formação.

Formados sobre o substrato semicondutor SUB2A estão um circuito de controle 210, que controla uma pluralidade de blocos de circuito 200, um desmultiplexador (DEMUX) 220 para desmultiplexar as saídas dos blocos de circuito 200, registros 230. uma linha de transferência 240 e um circuito de saída 250.

Na Fig. 10, os dados de saída do bloco de pixel 160, incluindo uma pluralidade de pixéis DPX e um circuito de seleção, são submetidos a uma decisão no circuito sensor 121A-0 e é então transferidos para o registro 152 A.

Uma pluralidade de registros 152A-0 a 152A-3 compartilha o circuito de contagem 153A via o circuito de seleção 155 e os resultados da contagem são armazenados na memória 154A, que é, por exemplo, uma RAM dinâmica (DRAM).

Os blocos de circuito 200 são colocados em uma formação sobre o substrato semicondutor SUB2A e operam em paralelo de uma vez para fazer a decisão sobre os dados dos pixéis selecionados em cada bloco de circuito 200 e contar o número de fótons de entrada. O suprimento de dados baseado no tempo para os blocos de circuito 200 e o acionamento de fileira das memórias 154A são realizados juntos para os blocos de circuito 200, colocados na direção da fileira pelo circuito de controle 210, disposto para cada fileira.

Os blocos de circuito 200 são colocados em uma formação sobre um diferente substrato semicondutor SUB2B, laminado sobre o substrato semicondutor SUB2A. É desejável que os blocos de circuito 200 e um grupo dos blocos de pixel 160, correspondendo a eles, sejam dispostos nos mesmos passos, de modo que os blocos de pixel individual 160 e os respectivos circuitos sensores são conectados adequadamente.

Quando a contagem para um quadro está completada, os resultados de contagem armazenados nas memórias 154A são presos nos registros 231 do grupo de registro 230, via o desmultiplexador 220, uma fileira da formação de pixel de uma vez.

Quando os dados de todas fileiras formando um quadro são emitidos, o processo para um quadro é completado.

Este modo de saída é compatível com o modo de saída do dispositivo de formação de imagem normal, que sequencialmente emite dados de quadro fileira por fileira.

Quando todos os pixéis são acionados para suavemente imagear um objeto como uma imagem dinâmica, é desejável terem-se duas memórias 154A para as operações de contagem e saída e terem-se memórias para dois quadros de pixéis em todos os pixéis como um todo.

Neste caso, as duas memórias são usadas, comutadas altemativamente de um para outro quadra por quadro, de modo que enquanto uma memória é usada para a operação de contagem, a outra é usada para a operação de saída.

Altemativamente, memórias para um quadro podem ser separadas em dois grupos, uma fileira ímpar e uma fileira par e a operação interlinhas pode ser realizada para emitir dados da fileira par, enquanto os pixéis da fileira ímpar são expostos e contados, e para emitir dados da fileira ímpar, enquanto os pixéis da fileira par são expostos e contados.

Pode haver um caso em que é desejável reduzir a quantidade de dados a serem emitidos de acordo com o pedido do dispositivo de imagem.

Por exemplo, os dados convertidos em imagem de todos os pixéis eficazes são usados para uma imagem estática, enquanto é frequentemente desejável reduzir o número de pixéis para reduzir a quantidade de dados para uma imagem dinâmica.

Para lidar com um tal caso, alguns dispositivos de formação de imagem têm uma com capacidade de adicionar dados de uma pluralidade de pixéis e emitir os dados como dados para um pixel. Tal adição é normalmente realizado com um adicionador separavelmente provido, que aumenta o espaço de ocupação do circuito consequentemente.

De acordo com a forma de realização, por meio de constraste, o local de armazenagem em uma memória é compartilhado por uma pluralidade de pixéis que compartilham um circuito de contagem, de modo que a adição de dados de pixel pode ser realizada muito facil e flexivelmente.

De acordo com a primeira forma de realização mostrada na Fig. 3, por exemplo, uma pluralidade de pixéis, que compartilham o circuito de contagem 153 pelo menos na direção da fileira, é permitida compartilhar o local de armazenagem na memória 154 para ser capaz de adicionar dados oriundos dos pixéis.

Altemativamente, de acordo com a segunda forma de realização como mostrado na Fig. 8, uma pluralidade de pixéis que compartilham o circuito de contagem 153A é permitida compartilhar o local de armazenagem na memória 154A para ser capaz de efetuar adição flexível dos dados de pixel, tanto na direção da fileira como na direção da coluna.

Na ocasião da realização de tal adição, a quantidade da memória em uso é salva para tomar-se, por exemplo, lA no caso de adição de dados de quatro pixéis.

Quando todos os pixéis são usados para uma imagem estática e os dados de pixel são adicionados para uma imagem dinâmica, portanto, a inteira memória 154A da Fig. 10 necessita ser um quadro de pixéis nos inteiros pixéis.

Um quadro é inteiramente usados para uma imagem estática, enquanto, para uma imagem dinâmica, a memória é reduzida na adição e separada em duas memórias, que são usadas, comutadas altemativamente de um para o outro quadro por quadro, para a operação de contagem e a operação de saída.

Quaisquer daquelas operações podem ser efetuadas meramente mudando-se o endereço a ser selecionado na ocasião de acessar as memórias e podem ser controladas facilmente.

De acordo com a forma de realização, os dados contados armazenados nas memórias 154, 154A são emitidos diretamente. Os dados daquelas memórias podem ser acessados aleatoriamente pixel por pixel como dados de uma memória de quadro, de modo que um circuito de processamento de imagem, tal como um D SP, pode ser ainda fixado sobre o substrato semicondutor SUB2, SUB2A, para realizar processamento de imagem, tal como correção de defeitos, operação de-mosaico e compressão.

Além disso, a adição de dados de uma pluralidade de pixéis tem uma vantagem que um grupo de pixéis, cujos dados são para ser adicionados sendo considerados como uma única unidade receptora de luz, a faixa dinâmica de sua saída pode ser melhorada. Quando contagem de 10-bit é realizada para cada pixel, por exemplo, a saída dos dados de adição de quatro pixéis terá 12 bits.

Esta adição pode ser realizada flexivelmente de acordo com a aplicação; os dados de pixel arranjados em uma formação bidimensional podem ser adicionados para cada grupo de pixel, que compartilha um contador, e um adicionador pode ainda ser provido no estágio de saída para adicionar dados de grupos de pixel na ocasião de emitir os dados.

Executando-se tal adição de etapa-por-etapa facilita a adição de todos os pixéis, de modo que os pixéis podem ser usados como um único contador de fótons. Neste caso, o contador de fótons terá uma enorme faixa dinâmica, de acordo com o número de pixéis.

Como mencionado acima, cada um dos pixéis digitais a serem usados na forma de realização tem um dispositivo de conversão fotoelétrica e uma função de emitir um sinal elétrico, de acordo com uma entrada de fóton e é configurado como mostrado na Fig. 4, por exemplo.

Na ocasião da leitura de dados dos pixéis digitais, é desejável prover-se a seguinte função de auto-referência no modo sensor, para cancelar uma variação de saída de um pixel para outro.

Isto é, uma saída em um estado restabelecido e uma saída de sinal após exposição são lidos de um pixel, e um circuito sensor compara ambas as saídas com cada outra com um dado deslocamento adicionado para um deles para realizar uma decisão binária. A Fig. 11 é um diagrama de circuito mostrando um exemplo de um circuito sensor tendo uma função de auto-referência.

Um circuito sensor 121B da Fig. 11 tem comutadores SW121, SW122, SW123, capacitores 021, Cl22, inversores IV121, IV122 e uma linha de suprimento LI21 para um sinal de deslocamento OFFSET. O comutador SW121 tem um terminal conectado a um primeiro terminal do capacitor 021 e um primeiro terminal do capacitor 022, e um terminal b conectado a um terminal SIG, que é conectado a uma linha de sinal de saída. O segundo terminal do capacitor 021 é conectado ao terminal de entrada do inversor IV121, um terminal do comutador SW122 e um terminal do comutador SW123. O terminal de saída do inversor IV121 é conectado ao terminal de entrada do inversor IV122 e a um terminal b do comutador SW122. O terminal de saída do inversor IV122 é conectado a um terminal b do comutador SW123 e um terminal de saída SAOUT.

Um exemplo de uma operação de leitura utilizando o mesmo circuito com a função de auto-referência como mostrado na Fig. 11 será descrito com referência ao pixel da Fig. 4 como exemplo.

As Figs. 12A a 12F apresentam um gráfico de tempo para explicar um exemplo de uma operação de leitura utilizando o circuito sensor com a função de auto-referência da Fig. 11, referente ao pixel da Fig. 4, como exemplo. A Fig. 12A mostra um pulso de reajuste RESET a ser aplicado à linha de reajuste 118 da Fig. 4, e a Fig. 12B mostra um pulso de leitura READ a ser aplicado à linha de transferência 117 da Fig. 4. A Fig. 12C mostra o estado LIGADO/DESLIGADO do comutador SW121, a Fig. 12D mostra o estado LIGADO/DESLIGADO do comutador SW122, a Fig. 12E mostra o estado LIGADO/DESLIGADO do comutador SW123 e a Fig. 12F mostra o sinal de deslocado OFFSET.

Primeiro, o comutador SW121 e o comutador SW122 são ajustados LIGADOS para aplicar o pulso de reajuste RESET na linha de reajuste 118, e lê uma saída de pixel no estado reajustado no terminal de entrada SIG.

Em seguida, o comutador SW122 é reajustado DESLIGADO para manter a saída reajustada.

Em seguida, o pulso LER é aplicado à linha de transferência 117 para o pixel DPX para introduzir uma saída de sinal representando o resultado da exposição para o terminal SIG, desse modo reajustando DESLIGADO o comutador SW121.

Durante esse período, a entrada DESLOCADO do sinal deslocado é mantida em 0 V.

Em seguida, o nível do sinal deslocado DESLOCADO é ligeiramente aumentado para adicionar um potencial deslocado para o sinal exibido via o capacitor Cl22.

Como resultado, o pixel saída no estado reajustado e a saída com um ligeiro deslocamento adicionado ao sinal ler são comparados entre si.

Quando um fóton é introduzido no pixel da Fig. 4, o último sinal é de potencial mais baixo do que o sinal anterior, de modo que “0” é emitido para o terminal de saída SAOUT.

Quando um fóton não é introduzido no pixel, o resultado de comparação oposto é obtido, de modo que “1” é emitido para o terminal de saída SAOUT.

Finalmente, o comutador SW123 é ajustado ligado para segurar o resultado da decisão.

Esta função de auto-referência pode cancelar o ruído fixado para cada pixel originando-se de uma variação ou similar do valor limiar do transistor amplificador 114 e assegurar uma decisão binária precisa em um pequeno sinal. Além disso, o ruído kTC originado de reajuste é também cancelado na sequência acima.

Um efeito similar pode ser esperado mesmo em amostragem dupla correlacionada (CDS) em conversão AD de um sinal analógico.

Deve ser observado que, uma vez que os períodos necessários para duas leituras e decisões são sempre constantes no sensor de decisão binário, a influência do ruído térmico ou ruído bruxuleante, gerado pelos próprio transistor amplificador do pixel e circuito sensor, pode ser reduzida como segue.

Uma vez que a maior parte do ruído de faixa de baixa frequência também aparece (é superposto) em ambas as leituras, a influência pode ser cancelada, a sensibilidade para o ruído de alta-frequência pode ser restringido pela carga capacitiva do circuito sensor.

Portanto, a faixa de ruído influenciável pode ser minimizada ajustando-se a carga capacitiva tão grande quanto possível em uma faixa precisamente sensível.

Em amostragem dupla correlacionada em conversão AD, o período requerido para a conversão com frequência difere de acordo com o nível do sinal e o número de bits, e é inevitavelmente afetado pela larga faixa de ruído. O circuito sensor não é limitado a este exemplo e pode ser modificado para comparar um sinal reajustado adicionado com um deslocamento com um sinal de leitura para fazer uma decisão.

Altemativamente, um sinal de leitura é adquirido antecipadamente, após o qual um pixel é reajustado, um sinal de reajuste é então adquirido e o sinal de leitura e o sinal de reajuste, com um deslocamento adicionado a um dos sinais, são comparados entre si. Neste caso, embora o ruído kTC não possa ser cancelado, o ruído fixado ou similar originando-se de uma variação baseada em pixel pode ser cancelado, de modo que a modificação tenha uma vantagem que é genericamente adaptável a qualquer configuração pixel.

Mesmo com a função auto-referência instalada, o circuito sensor tem consideravelmente menos componentes do que o conversor AD normal e não necessita grande espaço de ocupação.

No caso de realizar um pixel digital, é uma opção eficaz utilizar um fotodiodo tipo amplificado interno.

Como um fotodiodo tipo amplificado interno, por exemplo, é conhecido um fotodiodo avalanche (APD), que acelera um par de elétrons e um buraco convertidos fotoeletricamente e um buraco no campo elétrico, para causar amplificação de avalanche.

Neste caso, o circuito de pixel, como mostrado na Fig. 4, pode ser usado, porém o pixel não necessita um transistor amplificador, quando o fotodiodo auto-amplificado é usado para adquirir um sinal suficientemente grande. A Fig. 13 é um diagrama mostrando um exemplo da configuração do bloco de pixel correspondendo à segunda forma de realização, usando-se um diodo amplificado interno.

Um bloco de pixel 160C é formado pelos ajustes de somente fotodiodos amplificados internos 111C e transistores de transferência (seleção) 112C associados com eles.

Isto é, um pixel DPXC neste exemplo é formado somente por um fotodiodo amplificado interno 111C e um transistor de transferência (seleção) 112C associado com ele. Os elétrodos de porta dos transistores de transferência 112C dos pixéis individuais DPXC da mesma fileira são conectados a uma linha de transferência comum 117C. As fontes ou drenos dos transistores de transferência de uma pluralidade de pixéis de cada bloco de pixel 160C são conectados a uma linha de sinal de saída comum 131.

Um transistor de reajuste 113C é conectado entre cada linha de sinal de saída 131 e uma linha de potencial de reajuste LVRST. Os elétrodos de porta dos transistores de reajuste individual 113C são conectados a uma linha de reajuste comum 118C.

Neste exemplo, cada pixel DPXC é reajustado via o transistor de reajuste 113C, a linha de sinal de saída 131 e o transistor de transferência 112C.

Quando os blocos de pixel 160C são laminados no circuito sensor 121C, os transistor de reajuste 113C podem pertencer ao substrato dos blocos de pixel 160C ou podem pertencer ao substrato do circuito sensor 121C.

No caso de utilizarem-se pastilhas aderidas como o laminado dos substratos semicondutores, de acordo como método de manufatura da arte relacionada descrito anteriormente, a conexão de sinal entre os pixéis e o bloco de pixel, e entre os circuitos sensores é presumida ser conexão direta via um elétrodo almofada condutivo.

Entretanto, não é fácil simultaneamente expor uma almofada metálica e uma película isolante, que difere na velocidade de polimento, e simultaneamente poli-las para prover superfícies planas altamente precisas, que são necessárias para adesão e manter a resistência de adesão.

Além disso, a superfície almofada pode ser alterada durante o polimento ou antes da adesão, assim provocando isolamento impróprio.

Quando diferentes chips são aderidos, conexão direta altamente precisa, via uma almofada de elétrodo, sofre uma dificuldade similar.

No ínterim, a transmissão de dados digitais não necessita alta precisão, de modo que conexão direta não é essencial e é suficiente fazer conexão por meio de capacitância de acoplamento via um capacitor. A capacitância do capacitor é influenciada por uma variação produtiva originando-se do tamanho do capacitor, da espessura de uma película dielétrica ou similar, assim gerando ruído inerente, que depende do nível do sinal para cada capacitância. Portanto, a transmissão de sinais analógicos realiza muitas dificuldades.

Entretanto, os sinais digitais não causam tais problemas e, mesmo um sinal digital pequeno, pode ser exibido se combinado com a função de auto-referência antes mencionada. A Fig. 4 é um diagrama mostrando um exemplo da seção transversal de um sensor de imagem CMOS 100D, que emprega uma estrutura de conexão baseada em acoplamento-capacitância, via um capacitor.

No exemplo da Fig. 14, um pixel digital DPXE é formado em um substrato semicondutor SUB1E, de modo que os elétrons gerados por um fotodiodo 111E são transferidos para uma seção de elétrodo de saída 119, via um transistor de transferência 112E.

Um circuito sensor 121B é formad em um substrato semicondutor SUBE e recebe um sinal de saída dos pixéis DPXE em uma seção de elétrodo de entrada 122.

Um capacitor CCP, tendo uma película altamente dielétrica 300, intercalada entre seus elétrodos, é formada em uma superfície de ligação BDS de ambos os substratos SUB1E e SUB2E. A seção de elétrodo de entrada 122 do circuito sensor 121E são conectados entre si via o capacitor CCP.

Após a adesão dos substratos, os filtros coloridos 310 e as microlentes 320 são formadas nas superfícies receptoras de luz dos pixéis DPXE. O uso de uma tal configuração pode permitir que parte do circuito sensor de auto-referência da Fig. 11 seja substituído pelo capacitor de acoplamento CCP para simplificar mais o circuito. A Fig. 15 é um diagrama de circuito mostrando um exemplo de um circuito sensor com uma função de auto-referência do sensor de imagem CMOS, que emprega a estrutura de conexão baseada em acoplamento-capacitância, via um capacitor.

Esses componentes do circuito sensor da Fig. 15, que são os mesmos que os componentes da Fig. 11, são indicados pelos mesmos numerais de referência. O circuito sensor 121E da Fig. 15 é configurado para não ter o comutador SW121 e o capacitor 021 do circuito sensor 121B da Fig. 11. O pixel digital DPXE, como descrito acima, em conjunto com as Figs. 11 e 12, emite primeiro um nível de reajuste para a seção de elétrodo de saída 119. O circuito sensor 121E liga o comutador SW122, em seguida desliga-o para reter o sinal de nível de reajuste transferido cia o capacitor de acoplamento (CCP) na seção de elétrodo de entrada 122, que é o modo estabelecido em um estado flutuante.

Isto é, quando o nível de reajuste é introduzido para a seção de elétrodo de saída 119, as cargas que fazem com que a seção de elétrodo de entrada 122 alcance o valor limiar do inversor são armazenadas na seção de elétrodo de entrada 122, que serve como um nó de armazenagem.

Em seguida, o pixel digital DPXE emite um nível de sinal para a seção de elétrodo de saída 119.

Além disso, o nível do sinal deslocado DESLOCADO é mudado ligeiramente para o lado do potencial positivo, para adicionar um ligeiro deslocamento para o sinal de leitura. Como resultado, os inversores IV121, IV122 são acionados para emitir um resultado da decisão para o terminal de saída SAOUT.

Finalmente, o comutador SW123 é ajustado para prender o resultado da decisão.

Em um tal caso, o capacitor de acoplamento CCP pode ser interpretado como parte do circuito sensor. A transmissão de sinal através do acoplamento do capacitor como descrito com referência às Figs. 14 e 15, pode também ser realizada de acordo com a segunda forma de realização, onde uma pluralidade de pixéis corresponde a um único circuito sensor.

Na segunda forma de realização, a seção de elétrodo de saída 119, estendendo-se do pixel, é compartilhada por uma pluralidade de pixéis do bloco de pixéis. 4. Terceira Forma de Realização A Fig. 16 é um diagrama mostrando um exemplo da configuração de um sensor de imagem CMOS (dispositivo de formação de imagem) de acordo com uma terceira forma de realização da invenção.

Um sensor de imagem CMOS 100B, de acordo com a terceira forma de realização, tem a função de repetidamente executar decisão binária sobre a presença/ausência de uma entrada de fóton para um pixel em um predeterminado tempo de exposição, múltiplos tempos de um período de quadro unitário e integrar os resultados de decisão para derivar a quantidade de entrada de fótons para a seção recebedora de luz. O sensor de imagem CMOS 100B também tem a função de variavelmente estabelecer o período de ciclo para a decisão dentro de uma pluralidade de períodos de ciclo, de acordo com N tempos do período de ciclo unitário (onde N é um inteiro). O sensor de imagem CMOS 100B tem ainda um modo de derivar a quantidade de entrada de fótons no mesmo período de quadro unitário em menos decisões em um longo período de ciclo e um modo de derivar a quantidade de fótons introduzidos em muitas decisões em um curto período de ciclo. O sensor de imagem CMOS 100B tem ainda a função de ciclicamente repetir múltiplas decisões, incluindo uma decisão em um curto período de ciclo em um longo período de ciclo múltiplas vezes dentro do período de quadro unitário, combinando e integrando os resultados de decisão para derivar a quantidade de fótons introduzidos pa seção receptora de luz.

Em outras palavras, o sensor de imagem CMOS 100B tem a ótima configuração de determinar a exposição de um conversor de imagem utilizando contagem de fótons divisionais no tempo.

Isto é, embora seja desejável que o tempo de exposição real seja mais longo para obter-se uma sensibilidade suficiente de exposição com baixa iluminância, muitas contagens de decisão não são necessárias.

Para obter-se uma elevada relação S/N com elevada iluminância, o número total de contagens tem uma prioridade em relação ao tempo de exposição real. Por exemplo, mesmo quando 400 nanossegundos são usados na operação de leitura, como discutido acima, um máximo de 16.666 contagens no total pode ser assegurado se o tempo de ciclo para decisão for estabelecido em 1 microssegundo.

Nesta ocasião, o tempo de exposição de no máximo 60 pór cento do período de quadro pode ser assegurado, o que dificilmente importa na formação de imagem com alta iluminância.

Na ocasião da formação de imagem com baixa iluminância, por outro lado, o tempo de ciclo para decisão tem somente que ser estabelecido em quatro vezes ou 4 micros segundos, por exemplo, para assegurar o tempo de exposição, que é de 90 por cento do período de quadro. A instalação da função de mudar o período de ciclo para decisão de N vezes (N sendo um inteiro) basicamente não necessita mudar o instante operacional do circuito, exceto para ajustar a frequência de execução da operação ler-e-decidir em 1/N. Portanto, um conjunto de uma pluralidade de decisões em diferentes tempos de ciclo pode ser repetido dentro do período de quadro unitário para tomar possível lidar com a formação de imagem de um objeto com alto constraste, que inclui uma parte de elevada iluminação e uma parte de baixa iluminação e assegurar um suficiente tempo de exposição para a parte de baixa iluminação.

De acordo com a terceira forma de realização, como evidente pelo acima, o número de contagens de decisão pode ser aumentado na ocasião da formação de imagem com alta iluminância na contagem de fóton divisional em tempo, para assegurar uma elevada relação S/N para o ruído de disparo de foto e para assegurar uma suficiente tempo de exposição para a parte de baixa iluminação em adição.

Além disso, é possível lidar com a formação de imagem de um objeto com elevado contraste, que inclui uma parte de alta iluminação e uma parte de baixa iluminação, mudança de cor de um objeto dinâmico não ocorre e um tempo de exposição suficiente pode ser assegurado para a parte de baixa iluminação. Além disso, na ocasião da formação de imagem com baixa iluminância, o consumo de energia pode ser reduzido consideravelmente. O seguinte descreverá configurações e funções específicas. A Fig. 16 é um diagrama mostrando um exemplo da configuração de um dispositivo de formação de imagem baseado em contagem de fóton divisional-tempo.

Um sensor de imagem CMOS 100B inclui uma seção de formação de pixel 110B, uma seção de circuito sensor 120B, registros (fechos) 152B-0 a 152B-3, um circuito de contagem 153B, uma memória 154B e um seletor 155B.

Os registros 152B-0 a 152B-3, o circuito de contagem 153B, a memória 154B e o seletor 155B constituem uma seção IC de resultado de decisão 150B.

No sensor de imagem CMOS 100B, os pixéis são laminados em um substrato de circuito, de tal maneira que dois pixéis DPX1, DPX2 compartilham um único circuito sensor 121B e os registros (fechos) 152B-0 a 152B-3.

Além disso, quatro circuitos sensores 121B compartilham o circuito de contagem 153B e a memória 154B via o seletor 155B.

Os dados de contagem correspondendo aos pixéis individuais são armazenados na memória 154B em diferentes endereços, respectivamente. A Fig. 17 é um diagrama ilustrando o fluxo de um processo de dados convertidos em imagem em alta iluminância no circuito da Fig. 16. O processo é realizado como segue em um ciclo unitário de 1 microssegundo.

Primeiro, a annazenagem de uma carga dentro do pixel DPX1 começa na ocasião TO e, após 600 nanossegundos, o circuito sensor 121B começa lendo do pixel para realizar decisão binária.

No final do ciclo unitário, os dados da decisão são armazenados nos fechos 152B-0 e 152B-3.

No próximo ciclo começando no tempo Tl, a armazenagem de uma carga dentro do pixel DPX1 começa novamente e a contagem dos dados armazenados nos fechos 15B-0 a 152B-3 começa.

Uma vez que o circuito de contagem 153B é compartilhado por quatro colunas, os dados presos nos pixéis das colunas individuais são sequencialmente remetidos para o circuito de contagem 153B via o seletor 155B para serem contados coluna por coluna.

No processo de contagem para o pixel DPX1, primeiro, os dados de contagem correspondentes da memória 154B são estabelecidos no circuito de contagem 153B e o valor da contagem é contado se o valor preso nos fechos 152B-0 a 152B-3 for “1”, porém não é atualizado se os valores presos nos fechos 152B-0 a 152B-3 forem “0”.

Em seguida, os dados do circuito de contagem 153B são gravados de volta no endereço original da memória 154B, que completa o processo de contagem para o pixel DPX1.

Altemativamente, a operação acima pode ser executada somente quando os dados presos nos fechos 152B-0 a 152B-3 forem “1” e nenhuma operação pode ser executada quando os dados presos forem “0”.

No ínterim, no mesmo instante de tempo Tl, o circuito sensor 121B começa lendo os dados armazenados no pixel DPX2.

Como o fluxo do processo é repetido desta maneira, o circuito sensor 121B, os fechos 152B-0 a 152B-3, o circuito de contagem 153B e o processo de memória 154B, em encadeamento, dados de uma pluralidade de pixéis que compartilham os componentes.

Dado que um período de quadro é 1/60 segundos neste tempo, é possível fazer mais do que 16.300 contagens, equivalentes a 14 bits, e os dados podem ser adquiridos com uma elevada relação S/N. A Fig. 18 é um diagrama ilustrando o fluxo de um processo de dados convertidos em imagem em baixa iluminância no circuito da Fig. 16. O processo lido e o processo de contagem são saltados cada um ciclo do processo mostrado na Fig. 17 e a armazenagem de dados é mantida durante esse período. Isto é, o comprimento do ciclo do processo para cada pixel é dobrado para ser 2 microssegundos.

Nesta ocasião, o tempo de exposição para cada ciclo é de 1600 nanossegundos no máximo e um tempo de exposição, que é de 80 por cento do período de quadro, pode ser assegurado.

Dado que um período de quadro é 1/60 segundo, o número de contagens toma-se de cerca de metade das contagens no processo da Fig. 2.

Isto é, o número de permanências de contagens toma-se acima de 8.190, equivalente a 13 bits, que é suficiente como o número de contagens para baixa iluminância.

As Figs. 19A a 19D são diagramas mostrando a concepção de comutação de ciclo na terceira forma de realização.

Nas Figs. 19A a 190, as partes sombreadas indicam períodos de armazenagem e as partes de transposição indicam períodos lidos.

Um período de ciclo de N vezes o ciclo básico (onde N é um inteiro) pode ser estabelecido facilmente saltando-se um processo de leitura e um processo de contagem, acompanhando o processo de leitura do ciclo básico. O número máximo de contagens nesta ocasião é de aproximadamente 1/N. Como o período de ciclo é alongado como necessário no tempo de formação de imagem com baixa iluminância desta maneira, é possível significativamente reduzir o consumo de energia, bem como assegurar o período de exposição efetivo para um longo tempo. A comutação cíclica acima e o obturador eletrônico pelo reajuste dos pixéis podem ser combinados.

Istoé, embora os períodos de armazenagem das Figs. 17 e 18 mostrem os períodos máximos de armazenagem, o tempo de armazenagem substancial pode ser ajustado finamente reajustando-se os pixéis em um instante arbitrário durante o período de armazenagem. A combinação da comutação cíclica e ajuste do instante de reajuste dos pixéis pode flexivelmente ajustar o tempo de armazenagem, assim assegurando formação de imagem sob condições de exposição ótima.

No sistema de formação de imagem real, o sistema decide a brilhância de um objeto primeiro, como genericamente feito em exposição automática.

Em seguida, a amostragem de alta frequência em um curto período de tempo é empregada para imagear com alta iluminância e a amostragem de baixa frequência em um longo período de ciclo de tempo é empregada para imagear com baixa iluminância.

Em um exemplo simples, a formação de imagem é iniciada em um período de ciclo curto primeiro e o modo é mudado para um modo de formação de imagem de baixa iluminância, quando o número médio de fótons para pixéis em uma tela no período de quadro unitário é igual a ou menor do que uma dada percentagem do número total de contagens.

Isto é, o período de ciclo é aumentado juntamente com a redução do número total de contagens. Altemativamente, a formação de imagem pode ser iniciada em um longo período de ciclo e o modo pode ser mudado para um modo de formação de imagem de alta-ilum inânci a. A Fig. 20 é um diagrama mostrando um exemplo em que a faixa dinâmica da formação de imagem é melhorada realizando-se a contagem ciclicamente com a combinação de um período de longo ciclo e um período de curto ciclo.

Neste exemplo, a amostragem é realizada quatro vezes em um curto período CYC1 e a amostragem é realizada uma vez em um ciclo CYC2, que é quatro vezes maior do que o ciclo CYC1.

Este processo de amostragem é ciclicamente repetido para realizar a amostragem, por exemplo, 4095 vezes no ciclo CYC1 e 1023 vezes no ciclo CYC2, dentro de um período de quadro. Os valores de contagem para os pixéis individuais de cada ciclo são independentemente armazenados na memória em diferentes endereços.

Na amostragem no ciclo curto CYC1, o número de fótons introduzidos para cada pixel durante o período de armazenagem total na amostragem pode ser precisamente contado no tempo de elevada iluminância e baixa iluminância.

Na amostragem no longo ciclo CYC2, por outro lado, o número de fótons introduzidos é contado substancial e precisamente na ocasião da baixa iluminância, porém múltiplos erros de contagem são incluídos na ocasião de elevada iluminância.

As saídas são sintetizadas, por exemplo, como segue, pixel por pixel.

Quando o valor da contagem do ciclo CYC2 é igual a ou maior do que 256, este pixel é julgado ser um pixel de elevada iluminância e, por exemplo, um valor obtido multiplicando-se o valor da contagem no ciclo CYC1 por (tempo de ciclo total de CYC1 e CYC2/ tempo de armazenagem total de CYC1) é usado como o valor de saída do pixel.

Isto é, a saída é gerada somente pelo valor de contagem no ciclo CYC1.

Quando o valor da contagem no ciclo CYC2 é menor do que 256, por outro lado, este pixel é julgado ser um pixel de baixa iluminância.

Quando o valor de saída do pixel, por exemplo, um valor obtido multiplicando-se o valor de contagem no ciclo CYC2 por (tempo de ciclo total de CYC2/tempo de armazenagem total de CYC2) é usado quando o valor de saída do pixel é adicionado com um valor obtido multiplicando-se o valor de contagem do ciclo CYC2 por (tempo de ciclo total de CYC2/tempo de armazenagem total de CYC2). O valor adicionado é então emitido.

Isto é, o valor de contagem do ciclo CYC1 e o valor de contagem do ciclo CYC2 são ambos usados.

Neste caso, o consumo de energia é acima de 60% do consumo de energia no caso de contagem do número de fótons somente no ciclo C YC1 e o número de entrada de fótons para um pixel de eivada iluminância pode ser contado no curto ciclo CYC1.

Para um pixel de baixa iluminância, um tempo de armazenagem real mais longo pode ser obtido e a sensibilidade pode ser tomada mais elevada consequentemente.

Mesmo quando uma parte de elevada iluminância e uma parte de baixa iluminância existirem na mesma tela, portanto, um esquema de sintetização ótimo pode ser selecionado para cada pixel, assim assegurando formação de imagem com menos ruído e uma larga faixa dinâmica.

Além disso, uma vez que a amostragem em dois tipos de ciclos é ciclicamente realizada múltiplas vezes dentro de um período de quadro, os resultados têm sua média calculada em cada ciclo e a mudança de cor ou similar, originando-se de uma diferença no período de amostra de um pixel para outro não ocorre mesmo em formação de imagem de um objeto móvel.

No caso em que alta sensibilidade com baixa iluminância seja preferida, por exemplo, o número de amostragens no ciclo CYC2 pode ser aumentado e o número de amostragens no ciclo CYC1 pode ser diminuído consequentemente. Neste caso, o tempo de armazenagem real toma-se mais longo.

Se o tempo de armazenagem real for suficientemente longo, a saída de um pixel de baixa iluminância pode ser gerada somente do valor de contagem no ciclo CYC2. Neste tempo, a saída de um pixel de alta iluminância é gerado somente pelo valor de contagem do ciclo CYC1.

Além disso, a fonnação de imagem pode ser realizada com três ou mais tipos de ciclos combinados. Há várias variações no esquema de sintetizar a saída do valores de contagem em diferentes períodos de ciclo.

Os dispositivos de formação de imagem de estado sólido de acordo com as primeira, segunda e terceira formas de realização precedentes, podem ser aplicados como um dispositivo de formação de imagem para uma câmara digital e uma câmera de vídeo. 5. Quarta Forma de Realização A Fig. 21 é um diagrama mostrando um exemplo da configuração de um sistema de câmera, a que um dispositivo de formação de imagem de estado sólido, de acordo com a quarta forma de realização da invenção, é adaptado.

Como mostrado na Fig. 21, um sistema de câmera 400 tem um dispositivo de formação de imagem 410 a que o sensor de imagem CMOS (dispositivo de formação de imagem de estado sólido) 100, 100A,de acordo com a forma de realização, é adaptável. O sistema de câmera 400 inclui um sistema óptico para guiar a luz de entrada para a região de pixel do dispositivo de formação de imagem 410 (forma a imagem de um objeto), por exemplo, uma lente 420 para formar a imagem de luz de entrada (luz de formação de imagem) na superfície de formação de imagem. O sistema de câmera 400 inclui ainda um circuito de acionamento (DRV) 430 que aciona o dispositivo de formação de imagem 410 e um circuito de processamento de sinal (PRC) 440, que processa o sinal de saída do dispositivo de formação de imagem 410. O circuito de acionamento 430 tem um gerador sincronismo (não mostrado) para gerar vários sinais de sincronismo incluindo um pulso de partida e um pulso de sincronismo para acionar os circuitos internos do dispositivo de formação de imagem 410 e acionar o dispositivo de formação de imagem 410, em resposta a um sinal de sincronismo predeterminado. O circuito de processamento de sinal 440 realiza predeterminado processamento de sinal no sinal de saída do dispositivo de fonnação de imagem 410. O sinal de imagem processado pelo circuito de processamento de sinal 440 é gravado em um meio de gravação, tal como uma memória. A informação de imagem gravada no meio de gravação é impressa por uma impressora ou similar. O sinal de imagem processado pelo circuito de processamento de sinal 440 é exibido como uma imagem dinâmica em um monitor formado por um monitor de cristal líquido ou similar.

Como descrito acima, a instalação do dispositivo de formação de imagem de estado sólido precedente 100, 100A como o dispositivo de formação de imagem 410 do dispositivo de formação de imagem de uma câmera digital ou similar, pode realizar uma câmera com baixo consumo de energia e alta precisão. O presente pedido contém assuntos relacionados com aqueles descritos nos Pedidos de Patente Prioritários Japoneses JP 2009-197996 e JP 2010-092076, depositado no Japan Patente Office em 28 de agosto de 2009 e 13 de abril de 2010, respectivamente, cujo inteiro conteúdo é por este meio incorporado por referência.

Deve ser entendido por aqueles hábeis na arte que várias modificações, combinações, sub-combinações e alterações podem ocorrer, dependendo das exigências de projeto e outros fatores, na medida em que estejam dentro do escopo das reivindicações anexas ou seus equivalentes.

Claims

1. Dispositivo de formação de imagem caracterizado pelo fato de que compreende: uma seção de formação de pixel, tendo uma formação de pixéis, cada um dos quais tem um dispositivo de conversão fotoelétrico e emite um sinal elétrico de acordo com um fóton de entrada; uma seção de circuito sensor tendo uma pluralidade de circuitos sensores, cada um dos quais realiza decisão binária sobre se há uma entrada de fóton para um pixel em um predeterminado período da recepção do sinal elétrico dele; e uma seção IC de resultado de decisão, que integra os resultados da decisão dos circuitos sensores, pixel por pixel ou para cada grupo de pixéis, múltiplas vezes, para gerar dados convertidos em imagem com uma gradação, a seção IC de resultado de decisão incluindo um circuito de contagem que realiza um processo de contagem para integrar os resultados da decisão dos mesmos circuitos sensores e uma memória para armazenar um resultado de contagem para cada pixel do circuito de contagem, a pluralidade de circuitos sensores compartilhando o circuito de contagem para integrar os resultados de decisão.

2. Dispositivo de formação de imagem de acordo com a reivindicação 1, caracterizado pelo fato de que a pluralidade de pixéis da seção de formação de pixéis e a pluralidade de circuitos sensores na seção de circuitos sensores são formadas em uma correspondência um-para-um e conectados juntos respectivamente, e cada número predeterminado de circuitos sensores da pluralidade de circuitos sensores compartilharem o circuito de contagem.

3. Dispositivo de formação de imagem de acordo com a reivindicação 2, caracterizado pelo fato de que a seção de formação de pixel tem a pluralidade de pixéis colocada em uma forma de matriz em uma direção de fileira e em uma direção de coluna, a seção de circuito sensor tem a pluralidade de circuitos sensores colocada em uma forma de matriz em uma direção de fileira e em uma direção de coluna, e conectados em uma correspondência um-para-um à pluralidade de pixéis da seção de formação de pixel, e aqueles circuitos sensores da pluralidade de circuitos sensores que são localizados em uma mesma fileira ou uma mesma coluna compartilham o circuito de contagem.

4. Dispositivo de formação de imagem de acordo com qualquer uma das reivindicações 1 a 3, caracterizado pelo fato de que tem uma função de reajuste para reajustar cada um dos pixéis a um estado em que um fóton não é introduzido, e uma função de ajuste para ajustar um período de exposição mudando um instante de reajuste em cada período de tempo, em que os circuitos sensores fazem uma decisão de introdução de um fóton nos respectivos pixéis em um dado ciclo.

5. Dispositivo de formação de imagem de acordo com a reivindicação 4, caracterizado pelo fato de que a função de ajuste provê diversos conjuntos de períodos de exposição com instantes de reajuste mudados, os circuitos sensores fazem uma decisão de introdução de um fóton múltiplas vezes em cada um dos períodos de exposição, e o resultado da decisão da seção IC integra resultados da decisão sobre introdução de um fóton dos circuitos sensores para gerar dados convertidos em imagem.

6. Dispositivo de formação de imagem de acordo com a reivindicação 1, caracterizado pelo fato de que uma pluralidade de pixéis compartilha o circuito de contagem.

7. Dispositivo de formação de imagem de acordo com a reivindicação 6, caracterizado pelo fato de que a seção de formação de pixéis tem uma pluralidade de blocos de pixéis formados ali, cada um incluindo uma pluralidade de pixéis e seus meios de seleção, e a seção de circuito sensor tem circuitos sensores independentes, arranjados ali em associação com os blocos de pixéis.

8. Dispositivo de formação de imagem de acordo com a reivindicação 7, caracterizado pelo fato de que o meio de seleção na seção de circuito sensor seleciona ciclicamente cada pixel no bloco de pixéis e emite um sinal do pixel selecionado para o circuito sensor, e o circuito sensor fazer uma decisão sobre se um fóton é introduzido para cada pixel em um dado período de seleção anterior para seleção atual.

9. Dispositivo de formação de imagem de acordo com a reivindicação 8, caracterizado pelo fato de que tem uma função de reajuste para reajustar cada um dos pixéis a um estado em que um fóton não é introduzido, e uma função de ajuste de ajustar um período de exposição pela inserção de um processo de reajuste para estabelecer o período de exposição constante para os pixéis individuais entre saída seletiva de cada pixel e próxima saída seletiva do bloco de pixel.

10. Dispositivo de formação de imagem de acordo com qualquer uma das reivindicações 1 a 9, caracterizado pelo fato de que tem uma função de reajuste para reajustar cada um dos pixéis a um estado em que um fóton não é introduzido, em que cada um dos circuitos sensores realiza a decisão binária lendo um sinal em um estado reajustado e um sinal de leitura após exposição, e compara os sinais, um dos quais é adicionado com um deslocamento entre si.

11. Dispositivo de formação de imagem de acordo com qualquer uma das reivindicações 1 a 10, caracterizado pelo fato de que a seção IC de resultado de decisão tem uma função de adicionar valores de contagem para uma pluralidade de pixéis, via o circuito de contagem compartilhado pelos pixéis.

12. Dispositivo de formação de imagem de acordo com qualquer uma das reivindicações 1 a 11, caracterizado pelo fato de que a seção de formação de pixéis incluindo a pluralidade de pixéis arranjada e uma formação é formada em um primeiro substrato semicondutor, a seção de circuito sensor, incluindo a pluralidade de circuitos sensores arranjados em uma formação, é formada em um segundo substrato semicondutor, e o primeiro substrato subcondutor e o segundo substrato semicondutor sao laminados um sobre o outro.

13. Dispositivo de formação de imagem de acordo com a reivindicação 12, caracterizado pelo fato de que o circuito de contagem e a memória, pelo menos o circuito de contagem sao formados no segundo substrato semicondutor.

14. Dispositivo de formação de imagem de acordo com a reivindicação 12 ou 13, caracterizado pelo fato de que o primeiro substrato semicondutor e o segundo substrato semicondutor são conectados entre si por adesão de suas superfícies de junção polida e sinais de saída dos pixéis ou dos blocos de pixéis são transferidos para os respectivos circuitos sensores, via capacitores formados nas superfícies de junção.

15. Dispositivo de formação de imagem de acordo com qualquer uma das reivindicações 1 a 14, caracterizado pelo fato de que a seção de circuito binário tem uma função de repetidamente executar decisão binária em um período de quadro unitário múltiplas vezes e integrar os resultados da decisão para derivar uma entrada de quantidade de fótons para uma seção receptora de luz, e uma função de variavelmente ajustar um período de ciclo da decisão dentro de uma faixa de uma pluralidade de períodos de ciclo, de acordo com N vezes um período de ciclo unitário (N sendo um inteiro).

16. Dispositivo de formação de imagem de acordo com a reivindicação 15, caracterizado pelo fato de que inclui um modo de realizar derivação da entrada de quantidade de fótons em um mesmo período de quadro unitário em um pequeno número de decisões através de um longo período de ciclagem, e um modo de realizar a derivação da entrada de quantidade de fótons em um grande número de decisões através de um período de curto ciclo.

17. Dispositivo de formação de imagem de acordo com a reivindicação 15 ou 16, caracterizado pelo fato de que um pequeno número de decisões é tomando feito através de um longo período de ciclo em formação de imagem em baixa luminância e um grande número de decisões ser feito através de um período de curto ciclo em formação de imagem em alta iluminância.

18. Dispositivo de formação de imagem de acordo com a reivindicação 16 ou 17, caracterizado pelo fato de que uma pluralidade de decisões, incluindo uma decisão em um curto período de ciclo e uma decisão em um longo período de ciclo, é ainda ciclicamente tomada no período de quadro unitário, os resultados das decisões são combinados e integrados para derivar uma quantidade de entrada de fótons para a seção de recebimento de luz.

19. Sistema de câmara caracterizado pelo fato de que compreende: um dispositivo de formação de imagem; um sistema óptico que forma uma imagem de um objeto sobre o dispositivo de formação de imagem; e um circuito de processamento de sinal que processa um sinal um sinal de imagem de saída do dispositivo de formação de imagem, o dispositivo de formação de imagem incluindo uma seção de formação de pixel tendo uma formação de pixéis, cada uma das quais tem um dispositivo conversor fotoelétrico e emite um sinal elétrico de acordo com um fóton de entrada. uma seção de circuito sensor tendo uma pluralidade de circuitos sensores, cada um dos quais faz decisão binária sobre se há uma entrada de fóton para um pixel em um predeterminado período na recepção do sinal elétrico, e uma seção IC de resultado de decisão, que integra resultados de decisão dos circuitos sensores, pixel por pixel ou para cada grupo de pixéis, múltiplas vezes, para gerar dados convertidos em imagem com uma gradação, a seção IC de resultado de decisão incluindo um circuito de contagem, que realiza um processo de contagem para integrar os resultados de decisão dos circuitos sensores e uma memória para armazenar o resultado da contagem para cada pixel do circuito de contagem, a pluralidade dos circuitos sensores compartilhando o circuito de contagem para integrar os resultados da decisão.