JP6573186B2 - 撮像装置及びそれを備えたカメラシステム - Google Patents

撮像装置及びそれを備えたカメラシステム Download PDF

Info

Publication number
JP6573186B2
JP6573186B2 JP2018513102A JP2018513102A JP6573186B2 JP 6573186 B2 JP6573186 B2 JP 6573186B2 JP 2018513102 A JP2018513102 A JP 2018513102A JP 2018513102 A JP2018513102 A JP 2018513102A JP 6573186 B2 JP6573186 B2 JP 6573186B2
Authority
JP
Japan
Prior art keywords
control circuit
imaging device
voltage
signal
vertical scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2018513102A
Other languages
English (en)
Other versions
JPWO2017183451A1 (ja
Inventor
春日　繁孝
繁孝 春日
田中　毅
毅 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2017183451A1 publication Critical patent/JPWO2017183451A1/ja
Application granted granted Critical
Publication of JP6573186B2 publication Critical patent/JP6573186B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/741—Circuitry for compensating brightness variation in the scene by increasing the dynamic range of the image compared to the dynamic range of the electronic image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/76—Circuitry for compensating brightness variation in the scene by influencing the image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4446—Type of detector
    • G01J2001/446—Photodiode
    • G01J2001/4466—Avalanche

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本開示は、撮像装置及びそれを備えたカメラシステムに関する。
近年、医療、バイオ、及び放射線計測などのさまざまな分野で、１フォトンに至る微弱光を正確に計測する微弱光センサが必要とされている。現在、微弱光センサとして光電子増倍管（Ｐｈｏｔｏｍｕｌｔｉｐｌｉｅｒ Ｔｕｂｅ；ＰＭＴ）が広く利用されている。しかし、真空管デバイスであるＰＭＴは、小さくても１０ｍｍ×１０ｍｍほどの大きさであるため多画素化が難しい。また、ＰＭＴを用いてイメージングを行うには、被写体をＸＹ面内で走査するなどの方法により、被写体の各点の情報を集めてから画像化する処理が必要であるため、リアルタイムの撮影は難しい。そのような中、微弱光センサの多画素化と高速化を同時に実現するために固体素子化が要望されている。
１フォトンという微弱光を検出できる撮像装置は、受光素子にアバランシェフォトダイオードを用いることが多い。アバランシェフォトダイオードにフォトンが入射すると、電子・正孔対が生成される。生成された電子と正孔が各々高電界で加速され、この電子と正孔が次々と雪崩のように衝突電離を引き起こして新たな電子・正孔対が生成される。この内部増幅作用により感度が高められるため、微弱光検出が求められる場合にアバランシェフォトダイオードが用いられることが多い。
アバランシェフォトダイオードの動作モードには、逆バイアス電圧を降伏電圧（ブレークダウン電圧）未満で動作させるリニアモードと、逆バイアス電圧を降伏電圧以上で動作させるガイガーモードとがある。リニアモードでは、生成される電子・正孔対の割合よりも消滅する（高電解領域から出る）電子・正孔対の割合が大きく、アバランシェ現象は自然に止まる。出力電流は、入射光量にほぼ比例し、入射光量の測定に用いられる。ガイガーモードでは、増倍率が非常に高く、単一フォトンの入射でもアバランシェ現象を起こすことができるので、シングルフォトンアバランシェダイオード（ＳＰＡＤ：Ｓｉｎｇｌｅ Ｐｈｏｔｏｎ Ａｖａｌａｎｃｈｅ Ｄｉｏｄｅ）と呼ばれこともある。アバランシェ現象を停止させるには、逆バイアス電圧を降伏電圧以下に下げる必要がある。
例えば、特許文献１に係る光検出器は、アレイ状に配置された上記のアバランシェフォトダイオードと、ＣＭＯＳイメージセンサで用いられる読み出し回路とを備え、アバランシェフォトダイオードに印加する電圧によって増倍率の制御を行っている。
国際公開第２０１４／０９７５１９号
特許文献１に係る光検出器においては、アバランシェ現象における増倍率を制御できるとしているが、増倍率の制御タイミング等の詳細については開示されていない。
本開示は、上記課題に鑑み、暗い領域や明るい領域が混在するシーンを同時に撮影できるように、アバランシェフォトダイオードの増倍率を実質シームレスに切り替えできる撮像装置及びそれを備えたカメラシステムを提供する。
本開示に係る撮像装置は、行列状に複数の画素が配列された画素アレイと、制御回路とを備え、前記画素アレイは、アバランシェフォトダイオードと、前記アバランシェフォトダイオードで発生した信号電荷を蓄積する電荷蓄積部と、前記電荷蓄積部を初期化するリセットトランジスタと、前記アバランシェフォトダイオードと前記電荷蓄積部とを接続する転送トランジスタと、前記信号電荷を電圧に変換する増幅トランジスタとを有し、前記制御回路は、前記アバランシェフォトダイオードに接続され、（ｉ）第１の垂直走査期間で第１のフレームの露光期間を設け、第２の垂直走査期間で第１のフレームの読み出し期間を設けた後、第３の垂直走査期間で第２のフレームの露光期間を設ける前の第１のタイミングで又は、（ｉｉ）第１の垂直走査期間で第１のフレームの露光期間を設けた後、第２の垂直走査期間で第１のフレームの読み出し期間と第２のフレームの露光期間を同時に設ける前の第２のタイミングで、前記アバランシェフォトダイオードの増倍率を変更する。
例えば、前記制御回路は、予め設定した閾値と前記画素アレイを含むイメージセンサの出力値を比較し、比較結果によって、増倍率を変更してもよい。
例えば、前記制御回路は、前記複数の画素の全てに対して前記増倍率を同時に変更してもよい。
例えば、前記制御回路が、前記第１のタイミングで前記増倍率を変更する場合において、前記露光期間は、行毎にローリング駆動する時間として決定されていてもよい。
例えば、前記制御回路が、前記第１のタイミングで前記増倍率を変更する場合において、前記露光期間は、全画素同時にグローバル駆動する時間として決定されてもよい。
例えば、前記制御回路は、増倍率の変更を２垂直走査期間おきに行い、増倍率の異なる前記信号電荷からなる２つの画像を２垂直走査期間おきに交互に出力してもよい。
例えば、前記制御回路は、増倍率の変更を２垂直走査期間おきに行い、増倍率の異なる前記信号電荷からなる２つの画像を合成して、１つの画像を出力してもよい。
例えば、前記制御回路が、前記第２のタイミングで前記増倍率を変更する場合において、前記画素アレイは、さらに、前記電荷蓄積部と前記増幅トランジスタとの間に配置されたメモリ素子と、前記電荷蓄積部と前記メモリ素子との間に配置された読み出しトランジスタとを備え、前記露光期間は、全画素で同じであり、前記露光期間中、前記読み出しトランジスタはオフされており、信号の読み出しが行われてもよい。
例えば、前記制御回路は、増倍率の変更を１垂直走査期間おきに行い、前記撮像装置は、増倍率の異なる前記信号電荷からなる２つの画像を１垂直走査期間おきに交互に出力してもよい。
例えば、前記制御回路は、増倍率の変更を１垂直走査期間おきに行い、前記撮像装置は、増倍率の異なる前記信号電荷からなる２つの画像を合成して、１つの画像を出力してもよい。
また、本開示に係る撮像装置は、行列状に複数の画素が配列された画素アレイと、制御回路とを備え、前記画素アレイは、ウェル領域に設けられたアバランシェフォトダイオードと、前記アバランシェフォトダイオードで発生した信号電荷を蓄積する電荷蓄積部と、前記電荷蓄積部を初期化するリセットトランジスタと、前記アバランシェフォトダイオードと前記電荷蓄積部とを接続する転送トランジスタと、前記信号電荷を電圧に変換する増幅トランジスタとを有し、前記制御回路は、前記リセットトランジスタのドレイン電位と、前記リセットトランジスタのゲート電位と、前記転送トランジスタのゲート電位と、前記ウェル領域の電位を行単位で制御する。
例えば、前記制御回路は、予め設定した閾値と前記画素アレイを含むイメージセンサの出力値を比較し、比較結果によって、前記信号電荷の増倍率を変更してもよい。
例えば、前記アバランシェフォトダイオードの露光期間は、行毎に決定され、前記露光期間の終了後に、行毎に信号が読み出され、前記読み出し期間の終了後、次の露光期間の開始前に、前記制御回路が増倍率の変更を行ってもよい。
例えば、前記撮像装置は、増倍率の異なる前記信号電荷からなる２つの画像を１垂直走査期間おきに交互に出力してもよい。
例えば、前記撮像装置は、増倍率の異なる前記信号電荷からなる２つの画像を合成した１つの画像を出力してもよい。
また、本開示に係るカメラシステムは、本開示に係る撮像装置と、前記撮像装置と接続された信号処理回路とを備え、前記信号処理回路は、前記撮像装置からの出力に基づいて照度検出を行い、前記照度検出の結果に基づく信号を、前記制御回路に出力する。
本開示によれば、暗い環境下や明るい環境下を問わず撮像可能とするために、暗い環境用と明るい環境用に予め電圧を用意しておき、撮像装置で自動的に電圧をシームレスに切り替えることで、暗い被写体から明るい被写体まで広ダイナミックレンジな画像を写し出すことができる。
図１は、第１の実施形態に係る撮像装置の回路ブロック図である。 図２は、第１の実施形態に係る撮像装置の断面図である。 図３は、第１の実施形態に係るコモン電極の電圧切り替えに関する模式図である。 図４は、第１の実施形態に係るコモン電極の電圧切り替えに関する模式図である。 図５は、第１の実施形態に係る撮像装置の駆動例に関する模式図である。 図６Ａは、第１の実施形態に係る画素回路の露光開始時の駆動タイミングチャートである。 図６Ｂは、第１の実施形態に係る露光終了時の駆動タイミングチャートである。 図７は、第１の実施形態に係る撮像装置を備えるカメラシステムの模式図である。 図８Ａは、入射フォトン数と撮影モードの切り替え例を示す模式図である。 図８Ｂは、入射フォトン数と撮影モードの切り替え例を示す模式図である。 図９は、第１の実施形態に係る撮像装置の駆動例に関する模式図である。 図１０は、第１の実施形態に係る撮像装置の出画までのシーケンス例を示す模式図である。 図１１は、第１の実施形態の変形例に係る撮像装置の回路ブロック図である。 図１２は、第１の実施形態の変形例に係る撮像装置の駆動例に関する模式図である。 図１３Ａは、第１の実施形態の変形例に係る画素回路の露光開始時の駆動タイミングチャートである。 図１３Ｂは、第１の実施形態の変形例に係る露光終了時の駆動タイミングチャートである。 図１４は、第１の実施形態の変形例に係る撮像装置の出画までのシーケンス例を示す模式図である。 図１５は、第２の実施形態に係る撮像装置の回路ブロック図である。 図１６は、第２の実施形態に係る撮像装置の断面図である。 図１７は、第２の実施形態に係る電圧値の一例を示す図である。 図１８は、第２の実施形態に係る撮像装置を備えるカメラシステムの模式図である。 図１９は、被写体照度に関する模式図である。 図２０は、第２の実施形態に係る撮像装置の行単位の撮影モードの切り替え例を示す模式図である。 図２１は、第２の実施形態に係る撮像装置の駆動例に関する模式図である。 図２２は、第２の実施形態に係る撮像装置の出画までのシーケンス例を示す模式図である。
以下、本開示に係る実施形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本開示の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、より好ましい形態を構成する任意の構成要素として説明される。
（第１の実施形態）
まず、図１を参照しながら、本実施形態に係る撮像装置１００に含まれる単位画素回路を説明する。なお、本明細書および図中において、フローティングディフュージョンをＦＤと略称で記す。本実施形態に係る撮像装置１００の画素回路１１０は、入射するフォトンをアバランシェフォトダイオードで捉え、捉えたフォトンによって発生した電荷をＦＤに蓄積保持し、その状態のＦＤの電位をソースフォロア回路で増幅して出力する。
図１に示すように、撮像装置１００は、イメージセンサ１０１と、制御回路１０２とを備える。イメージセンサ１０１は、画素アレイ１０３と、垂直走査回路１０４と、相関二重サンプリング回路（ＣＤＳ）１０５と、水平走査回路１０６と、出力アンプ１０７とを含む。画素アレイ１０３は、行列状に配置された複数の画素回路１１０を含む。各画素回路１１０は、アバランシェフォトダイオードＡＰＤと、リセットトランジスタＭＲＥＳと、転送トランジスタＭＴＧと、増幅トランジスタＭＳＦと、行選択トランジスタＭＳＥＬと、ＦＤとを含む。
リセットトランジスタＭＲＥＳは、ＦＤの電位をリセットドレイン電位ＶＲＳＤに設定することによって、ＦＤを初期化する。転送トランジスタＭＴＧは、アバランシェフォトダイオードＡＰＤとＦＤとを接続する。ソースフォロア回路は、画素電源ＰＩＸＶＤＤと増幅トランジスタＭＳＦとロードトランジスタＭＬＧとからなる。このソースフォロア回路は、ＦＤに蓄積した電荷によるＦＤの電位を増幅して出力する。行選択トランジスタＭＳＥＬがＯＮすることで、垂直信号線ＳＩＧＮＡＬから画素信号が出力される。なお、行選択トランジスタＭＳＥＬが無くても、本実施形態に係る撮像装置１００を駆動させることは可能である。
垂直走査回路１０４は、リセットトランジスタＭＲＥＳを制御するリセット信号ＲＥＳＥＴと、転送トランジスタＭＴＧを制御する転送信号ＴＲＡＮと、行選択トランジスタＭＳＥＬを制御する行セレクト信号ＳＥＬとをｎ行、ｎ＋１行、ｎ＋２行の順序で出力する。
なお、画素回路１１０において、リセットトランジスタＭＲＥＳ、及び増幅トランジスタＭＳＦを含む各種トランジスタのいずれか、あるいは、全てが単位画素内で共有されてもよい。
制御回路１０２は、アバランシェフォトダイオードＡＰＤのアノードと接続されている。制御回路１０２は、電圧スイッチ（Ｖｏｌｔａｇｅ ｓｗｉｔｃｈ）であり、アバランシェフォトダイオードＡＰＤの増倍率を変更する。本実施形態では、制御回路１０２は、アバランシェフォトダイオードＡＰＤに、アバランシェ増倍を行わずに撮像するための電圧ＶＰＤ、又は、アバランシェ増倍を行って撮像するための電圧ＶＡＰＤのいずれかを出力する。前者を非アバランシェ増倍モード、後者をアバランシェ増倍モードと呼ぶことがある。以下、電圧ＶＰＤおよび電圧ＶＡＰＤを総称して、電圧ＶＡと呼ぶことがある。本実施形態では、電圧ＶＡＰＤと電圧ＶＰＤの差を２Ｖと仮定して説明する。例えば、電圧ＶＰＤは−２５Ｖであり、電圧ＶＡＰＤは−２７Ｖである。また、アバランシェフォトダイオードＡＰＤのブレークダウン電圧ＶＢＤは、例えば、−２６Ｖである。ここで、｜ＶＰＤ｜＜｜ＶＢＤ｜であり、｜ＶＡＰＤ｜＞｜ＶＢＤ｜である。なお、制御回路１０２は、電圧ＶＰＤと電圧ＶＡＰＤの２種類に限らず、用途に応じて３種類以上の電源を有していても良い。
制御回路１０２の構成は、本実施形態に限らず、アバランシェフォトダイオードＡＰＤの増倍率を変更することができる構成であればよい。例えば、アバランシェフォトダイオードＡＰＤが単一の電源に接続されており、制御回路１０２は、当該単一の電源からアバランシェフォトダイオードＡＰＤに供給される電圧を決定してもよい。また、本実施形態において、制御回路１０２は、イメージセンサ１０１の外側に別途設けられているが、イメージセンサ１０１内に設けられても良い。
図２は、図１に示す画素回路１１０の断面図である。図中のコモン電極１２１はメタル電極である。制御回路１０２は、コモン電極１２１に上記の電圧ＶＡＰＤまたは電圧ＶＰＤを印加する。光は、断面図の下方（コモン電極１２１のｐ＋層１２２と反対側）から入射する。そして上述した電源印加により、この光は、ｐ＋層１２２、ｐ−層１２３において順に光電変換される。また、ｐ層１２４とｎ層１２５とでアバランシェフォトダイオードＡＰＤが形成される。ｎ層１２５に蓄積された電荷は、その後、転送トランジスタＭＴＧを介してＦＤに転送される。なお、各半導体層の導電型に関して、ｐ型とｎ型を入れ替えても良い。
図３に示すように、制御回路１０２から、コモン電極１２１を介して、画素エリアｐ＋層１２２の全てに電圧ＶＡが供給される。図４に示すように、画素アレイ１０３全体に電圧ＶＡを均等に印加できるように、画素アレイ１０３の４方向（例えば、４隅）から電圧ＶＡが印加されることが好ましい。
次に図５を用いて、アバランシェフォトダイオードＡＰＤに印加する電圧ＶＡを切り替える（変更する）タイミングについて説明する。図５は、全画素の電圧を切り替え、ローリング露光を行う場合の駆動例を示す図である。この場合、露光後に全画素の信号を出力するまで電源の切り替えをできないので、２垂直走査期間が１フレームに対応する。
まず第１垂直走査期間ＶＳＣＡＮ１にて、垂直走査回路１０４から出力される信号により、ｎ行、ｎ＋１行、ｎ＋２行の順序（ローリング）で画素が露光を開始する。全ての行、つまり、全ての画素で露光が開始されたら、第１垂直ブランキング期間ＶＢＬＫ１に至る。
次に第２垂直走査期間ＶＳＣＡＮ２にて、垂直走査回路１０４から出力される信号により、ｎ行、ｎ＋１行、ｎ＋２行の順序で露光が終了して、画素に蓄積された電荷がソースフォロア回路により読み出される。全ての画素の読み出しが完了したら、第２垂直ブランキング期間ＢＬＫ２に至る。
この時の第２垂直ブランキング期間ＢＬＫ２において、制御回路１０２は、アバランシェフォトダイオードＡＰＤに印加される電圧ＶＡを、アバランシェ増倍で動作する電圧ＶＡＰＤまたは非アバランシェ増倍で動作する電圧ＶＰＤに切り替える。
第３垂直走査期間ＶＳＣＡＮ３では第１垂直走査期間ＶＳＣＡＮ１と同じ動作が行われ、第４垂直走査期間ＶＳＣＡＮ４では第２垂直走査期間ＶＳＣＡＮ２と同じ動作が行われる。以後は、後述するようにシーンに応じて、所望のタイミングで電圧ＶＡを切り替えるように制御すれば良い。露光時間で１垂直走査期間を要し、読み出しでさらに１垂直走査期間を要するため、画素信号の出力は２垂直走査期間のうちの１垂直走査期間のみとなる。
次に、図６を用いて、露光開始時のリセット動作および露光終了後の読み出し動作を説明する。
図６Ａに画素信号のリセット状態を垂直信号線ＳＩＧＮＡＬに出力する駆動例を示す。リセットトランジスタＭＲＥＳがＯＮすることで、ＦＤが初期化される。ここで、リセットトランジスタＭＲＥＳがＯＮしている間に転送トランジスタＭＴＧもＯＮすることによって、アバランシェフォトダイオードＡＰＤも初期化（空乏化）することができる。
図６Ｂに画素信号の蓄積電荷信号を垂直信号線ＳＩＧＮＡＬに出力する駆動例を示す。リセットトランジスタＭＲＥＳがＯＮすることによって、ＦＤの電位が初期化される。その後、リセットトランジスタＭＲＥＳがＯＦＦしている間に、転送トランジスタＭＴＧがＯＮすることによって、アバランシェフォトダイオードＡＰＤに蓄積した信号電荷がＦＤに転送される。
相関二重サンプリング回路１０５は、図６Ａのリセットレベルと図６Ｂの信号レベルとの差分ΔＶを検出する。水平走査回路１０６は、このノイズが除去された信号を列の順序で出力アンプ１０７へ転送する。出力アンプ１０７は、この信号を外部へ出力する。
図７に示すカメラシステム１３０の例を用いて、アバランシェフォトダイオードＡＰＤに印加する電圧ＶＡを、アバランシェ増倍で動作する電圧ＶＡＰＤ、又は、非アバランシェ増倍で動作する電圧ＶＰＤのいずれに設定するかについて説明する。
カメラシステム１３０は、イメージセンサ１０１と、制御回路１０２と、アナログフロントエンド（ＡＦＥ）１３１と、信号処理回路１３２と、タイミングジェネレータ（ＴＧ）１３３とを備える。
イメージセンサ１０１は、画素信号ＳＥＮＳ−ＯＵＴをアナログフロントエンド１３１に出力する。アナログフロントエンド１３１は、ＣＤＳ回路及びＡＧＣ（ゲインコントロールアンプ回路）を含み、画素信号ＳＥＮＳ−ＯＵＴから検出した信号成分にゲインを掛けた信号である信号ＡＦＥ−ＯＵＴを出力する。信号処理回路１３２は、例えば、信号処理ＬＳＩであり、Ａ／Ｄ部１３４と、Ｙ／Ｃ処理部１３５と、符号化部１３６と、照度検出部１３７とを含む。Ａ／Ｄ部１３４は、アナログ信号である信号ＡＦＥ−ＯＵＴをデジタル信号に変換する。Ｙ／Ｃ処理部１３５は、Ａ／Ｄ部１３４で得られたデジタル信号にＹ／Ｃ処理を行う。符号化部１３６は、Ｙ／Ｃ処理部１３５で得られた信号を符号化することで信号ＨＤＭＩを生成する。照度検出部１３７は、Ｙ／Ｃ処理部１３５で得られた信号を用いて照度を検出する。
具体的には、信号処理回路１３２は、信号ＡＦＥ−ＯＵＴの輝度レベルと、信号処理回路１３２に予め設定された閾値レベルとを比較することで、低照度で撮影しているか、高照度で撮影しているかを判断する。信号処理回路１３２は、低照度で撮像していると判断した場合には、ブランキング期間において、電圧ＶＡをアバランシェ増倍モードで動作する電圧ＶＡＰＤに切り替えるように指示する電源切替回路制御信号ＶＯＬ−ＣＮＴＬを出力する。また、信号処理回路１３２は、高照度で撮像していると判断した場合には、ブランキング期間において、電圧ＶＡを非アバランシェ増倍モードで動作する電圧ＶＰＤに切り替えるように指示する電源切替回路制御信号ＶＯＬ−ＣＮＴＬを出力する。
一例として、図８Ａ及び図８Ｂに示すように、１画素あたり２フォトンが入射したときの輝度レベルを、０．１Ｌｕｘと定義した場合、画素信号ＳＥＮＳ−ＯＵＴの出力電圧がＳｗｉｔｃｈｉｎｇ ｌｅｖｅｌの電圧より低いときに、アバランシェフォトダイオードＡＰＤに印加する電圧ＶＡが、アバランシェ増倍で動作する電圧ＶＡＰＤに設定される。一方、画素信号ＳＥＮＳ−ＯＵＴの出力電圧がＳｗｉｔｃｈｉｎｇ ｌｅｖｅｌの電圧より高いときは、制御回路１０２は、非アバランシェ増倍モードで動作する電圧ＶＰＤをアバランシェフォトダイオードＡＰＤに印加する。
なお、画素信号ＳＥＮＳ−ＯＵＴの出力電圧を基準に動作モードを判定するのではなく、イメージセンサ１０１への入射光照度又はフォトン数に基づき動作モードを判定してもよい。この場合、例えば、入射光照度又はフォトン数を検知する装置が別途設けられ、信号処理回路１３２は、この装置からの検出結果を用いて電源切替回路制御信号ＶＯＬ−ＣＮＴＬを出力する。
別の露光方法として、図９に示すようにグローバルに露光を行っても良い。図９を用いて、全画素の電圧を切り替え、全画素同時のグローバル駆動を採用した動作シーケンスを説明する。この場合も露光後に全画素の信号を出力するまで電源の切り替えをできないので、２垂直走査期間が１フレームに対応する。
まず第１垂直走査期間ＶＳＣＡＮ１にて、垂直走査回路１０４から全画素に信号が出力されることで画素の露光が開始する。その後、全画素の露光が終了してから、第１垂直ブランキング期間ＢＬＫ１に至る。
次に第２垂直走査期間ＶＳＣＡＮ２にて、垂直走査回路１０４から出力される信号により、ｎ行、ｎ＋１行、ｎ＋２行の順序で画素に蓄積された電荷がソースフォロア回路により読み出される。全ての画素の読み出しが完了したら、第２垂直ブランキング期間ＢＬＫ２に至る。
この時の第２垂直ブランキング期間ＢＬＫ２において、制御回路１０２は、アバランシェフォトダイオードＡＰＤに印加する電圧ＶＡを、アバランシェ増倍で動作する電圧ＶＡＰＤまたは非アバランシェ増倍で動作する電圧ＶＰＤに切り替える。
第３垂直走査期間ＶＳＣＡＮ３では第１垂直走査期間ＶＳＣＡＮ１と同じ動作が行われ、第４垂直走査期間ＶＳＣＡＮ４では第２垂直走査期間ＶＳＣＡＮ２と同じ動作が行われる。以後は、後述するようにシーンに応じて、所望のタイミングで電圧ＶＡを切り替えるように制御すれば良い。露光時間で１垂直走査期間を要し、読み出しでさらに１垂直走査期間を要するため、画素信号の出力は２垂直走査期間のうちの１垂直走査期間のみとなる。ローリング露光と比較して、グローバル、つまり、全画素同時に露光することで、被写体の同時性が保たれる。これにより、高速移動物体撮像時の被写体歪が解消される。
本実施形態では、アバランシェ増倍モードの画像と、非アバランシェ増倍モードの画像とが交互に２垂直走査期間のうちの１垂直走査期間で出力されている。図１０は、全画素の電圧を切り替え、ローリング露光又はグローバル露光を行う場合のシーケンス例を示す図である。撮像装置１００の１垂直走査期間が１／６０秒である場合、１／３０秒間の動作でアバランシェ増倍モードの画像が出力され、１／３０秒間の動作で非アバランシェ増倍モードの画像も出力される。両モードの画像を交互に出力することで、出力された画像が、人の目の動体視力により広ダイナミックレンジな画像として認識される可能性はあるものの、静止画ではそれぞれ別の画像であるので、各々の画像自体は、広ダイナミックレンジな画像とはならない。
そこで本実施形態では、アバランシェ増倍モードの画像と、非アバランシェ増倍モードの画像とをフレームメモリにおいて加算することで１つの画像を生成し、生成された画像を１／１５秒間隔で出力する。撮像装置１００の１垂直走査期間である１／６０秒の４倍の時間で撮像することになるが、広ダイナミックレンジな画像が出力できる。
（第１の実施形態の変形例）
また、グローバル露光では、図１１に示す画素回路１１０Ａのようにメモリ素子ＭＥＭを設けることで、アバランシェ増倍モードと非アバランシェ増倍モードとを切り替えて撮像する際の撮像時間の短縮が可能になる。
図１１は、本変形例に係る撮像装置１００Ａの回路図である。図１１に示す回路図では、メモリ素子ＭＥＭの他に全画素のＦＤをリセットするためのＡＬＬＲＥＳＥＴ信号と、ＡＬＬＲＥＳＥＴトランジスタＭＡＬＬＲＥＳと、ＦＤからメモリ素子ＭＥＭへ信号を転送するためのＭＥＭＴＲＡＮ信号と、読み出しトランジスタＭＲＥＡＤとが追加されている。
図１２は、全画素の電圧を切り替え、グローバル露光を行う場合の駆動例を示す図である。画素内にメモリ素子ＭＥＭを設けたことで、メモリからの読み出し動作と露光動作を完全に切り離すことができ、図１２に示すように１垂直走査期間前に露光した画像を読み出すと同時に１垂直走査期間前の露光モードと異なるモードで露光ができる。例えば、第２垂直走査期間ＶＳＣＡＮ２ではアバランシェ増倍モードで露光した画像を読み出しつつ、非アバランシェ増倍モードで露光している。第３垂直走査期間ＶＳＣＡＮ３では非アバランシェ増倍モードで露光した画像を読み出しつつ、アバランシェ増倍モードで露光している。
図１３ＡにＦＤおよびアバランシェフォトダイオードＡＰＤに蓄積した画素信号をリセットする駆動例を示す。ＡＬＬＲＥＳＥＴトランジスタがＯＮしてＦＤが初期化され、ＡＬＬＲＥＳＥＴトランジスタがＯＮしている間に全画素の転送トランジスタＭＴＧもＯＮすることによって、アバランシェフォトダイオードＡＰＤも初期化（空乏化）される。その後、露光が開始され、アバランシェフォトダイオードＡＰＤで光電変換が始まる。
図１３Ｂは、アバランシェフォトダイオードＡＰＤに蓄積した画素信号を読み出す駆動例を示す。ＡＬＬＲＥＳＥＴトランジスタＭＡＬＬＲＥＳがＯＮして全画素のＦＤが初期化される。その後全画素の転送トランジスタＭＴＧがＯＮして、ＦＤに画素信号が転送される。その後全画素の読み出しトランジスタＭＲＥＡＤがＯＮして、メモリ素子ＭＥＭに画素信号が転送される。この後、垂直走査回路１０４は、リセットトランジスタＭＲＥＳを制御するリセット信号ＲＥＳＥＴ、及び行選択トランジスタＭＳＥＬを制御する行セレクト信号ＳＥＬをｎ行、ｎ＋１行、ｎ＋２行の順序で出力する。
相関二重サンプリング回路１０５は、行セレクト信号ＳＥＬがＯＮした直後に垂直信号線ＳＩＧＮＡＬに出力された電圧と、その後リセットトランジスタＭＲＥＳがＯＮすることによって、メモリ素子ＭＥＭが初期化されたときに出力される電圧との差ΔＶを検出することで信号成分を得る。水平走査回路１０６は、得られた信号を列の順序で出力アンプ１０７へ転送し、出力アンプ１０７は、転送された信号を外部へ出力する。
図１４は、全画素の電圧を切り替え、グローバル露光を行う場合のシーケンス例を示す図である。図１４に示す駆動によって、１垂直走査期間で１画像を出力することが可能になるため、先のローリング駆動よりも動画のフレームレートを２倍に向上できる。
（第２の実施形態）
アバランシェフォトダイオードＡＰＤに印加する電圧ＶＡを非アバランシェ増倍で動作する電圧ＶＰＤに固定しておき、画素下ウェル電位を変化させて、アバランシェフォトダイオードＡＰＤの両端に印加される電圧を切り替えることでも、アバランシェ増倍モードと非アバランシェ増倍モードとを切り替えることができる。これは、ウェル電位を変化させると、アバランシェフォトダイオードＡＰＤのカソード側の電圧も、それに比例して変化することを利用している。アバランシェフォトダイオードＡＰＤのカソード側とアノード側との電位差がブレークダウンＶＢ電圧を超えれば、アバランシェフォトダイオードＡＰＤをアバランシェ増倍モードに遷移させることができる。
図１５は、本実施形態に係る撮像装置１００Ｂの回路図である。図１６は、本実施形態に係る撮像装置１００Ｂの断面図である。これらの図を参照して、本実施形態に係る撮像装置１００Ｂの動作について説明する。本実施形態と第１の実施形態との主な相違点は、制御回路１０２Ｂが、リセットドレイン電圧ＶＲＳＤとして供給される電圧ＶＢとウェル電圧ＰＷＣＯＮとして供給される電圧ＶＣとを、それぞれ切り替えて変化させる点である。
制御回路１０２Ｂは、アバランシェ増倍モードで動作させる場合は、電圧ＶＢに電圧ＶＲＳＨを供給し、電圧ＶＣに電圧ＶＷＨを供給し、非アバランシェ増倍モードで動作させる場合には、電圧ＶＢに電圧ＶＲＳＬを供給し、電圧ＶＣに電圧ＶＷＬを供給する。なお、本実施形態では、図１７に示すように、その電圧差を２Ｖと仮定して、電圧ＶＲＳＨは５Ｖ、電圧ＶＲＳＬは３Ｖ、電圧ＶＷＨは２Ｖ、電圧ＶＷＬは０Ｖと設定した。また、行走査で各行独立に電圧を変化させるため、イメージセンサ１０１Ｂにおいて、各電圧の供給源にドライブ能力の高いバッファ回路１４１〜１４４を挿入している。
制御回路１０２Ｂは、アバランシェ増倍モードで動作させる場合は、ウェル電圧ＰＷＣＯＮを電圧ＶＷＨに設定するようにドライブ回路であるバッファ回路１４４の電源に電圧ＶＷＨを供給する。その他に、リセットドレイン電位ＶＲＳＤが電圧ＶＲＳＨに設定される。この時のパルス信号であるリセット信号ＲＥＳＥＴと転送信号ＴＲＡＮのＯＮ時のパルス高は、そのドライブ回路であるバッファ回路１４２及び１４３の電源に電圧ＶＲＳＨが供給されることで、電圧ＶＲＳＨと同等となる。同じくリセットドレイン電圧ＶＲＳＤのＯＮ時のパルス高も、そのバッファ回路１４１の電源に電圧ＶＲＳＨが供給されることで、電圧ＶＲＳＨと同等となる。アバランシェフォトダイオードＡＰＤのカソードには電圧ＶＷＨが印加され、一方の端子であるアノード側の電圧は電圧ＶＰＤで固定されている。これにより、この電位差がブレークダウンを超えて、電圧ＶＡＰＤ相当になることからアバランシェ動作に移行する。
非アバランシェ増倍モードで動作させる場合は、制御回路１０２Ｂは、ウェル電圧ＰＷＣＯＮを電圧ＶＷＬに設定するとともに、リセットドレイン電圧ＶＲＳＤを電圧ＶＲＳＬに設定する。この時パルス信号であるリセット信号ＲＥＳＥＴと転送信号ＴＲＡＮのＯＮ時のパルス高は、そのバッファ回路１４２及び１４３の電源に電圧ＶＲＳＬが供給されることで、電圧ＶＲＳＬと同等となる。同じくリセットドレイン電圧ＶＲＳＤのＯＮ時のパルス高も、そのバッファ回路１４１の電源に電圧ＶＲＳＬが供給されることで、電圧ＶＲＳＬと同等となる。同じくウェル電圧ＰＷＣＯＮのＯＮ時のパルス高も、そのバッファ回路１４４の電源に電圧ＶＷＬが供給されることで、電圧ＶＷＬと同等となる。また、アバランシェフォトダイオードＡＰＤのカソードには通常電圧ＶＲＳＬが印加される。一方アノード側の端子は電圧ＶＰＤで固定しており、この電位差が電圧ＶＰＤ相当になることから非アバランシェ動作モードに移行する。
図１８は、アバランシェ動作モードと非アバランシェ動作モードとの切り替えを行うカメラシステム１３０Ｂの例を示す図である。アナログフロントエンド１３１は、イメージセンサ１０１Ｂから出力された画素信号ＳＥＮＳ−ＯＵＴから検出した信号成分にゲインを掛けることで信号ＡＦＥ−ＯＵＴを生成する。信号処理回路１３２は、信号ＡＦＥ−ＯＵＴの輝度レベルと、信号処理回路１３２に予め設定された閾値レベルと比較することで、低照度で撮影しているか、高照度で撮影しているかを判断する。信号処理回路１３２は、低照度で撮像していると判断した場合には、電圧ＶＢにアバランシェ増倍で動作する電圧ＶＲＳＨを供給され、電圧ＶＣに電圧ＶＷＨが供給されるように指示する電源切替回路制御信号ＶＯＬ−ＣＮＴＬを出力する。
一例として、図１９に示すように低照度と高照度との境界を０．１Ｌｕｘと定義すると、入射光の照度が、０．１Ｌｕｘよりも低いときは、電圧ＶＢにアバランシェ増倍モードの電圧ＶＲＳＨが供給され、電圧ＶＣに電圧ＶＷＨが供給される。入射光の照度が、０．１Ｌｕｘよりも高いときは電圧ＶＢに非アバランシェ増倍モードで動作する電圧ＶＲＳＬが供給され、電圧ＶＣに電圧ＶＷＬが供給される。
図２０は、行毎に電圧を切り替え、ローリング駆動を行う場合を説明するための模式図である。各画素行に共通の電圧ＶＢと電圧ＶＣを供給するためにドライブ能力が必要になる。
図２０に示すように、本実施形態においては、画素アレイ１０３に含まれる２次元に配置された複数の画素のうち、行方向の画素について、リセットドレイン電圧ＶＲＳＤ、リセット信号ＲＥＳＥＴ及び転送信号ＴＲＡＮが共有され、ウェル電圧ＰＷＣＯＮも共有されている。行方向に配置した配線には寄生容量Ｃと配線抵抗Ｒが存在するため、その時定数によって信号伝播が遅延する。そのため、行毎にバッファ回路１４１〜１４４を設けることで遅延を抑止している。この構成にすることで第１の実施形態よりも高速に出画することが可能になる。
図２１は、行毎に電圧を切り替え、ローリング駆動を行う場合の駆動例を示す図である。図２１に示すように、アバランシェフォトダイオードＡＰＤの露光時間の開始および終了が行毎の順次走査で決定される。露光時間終了後に、アバランシェフォトダイオードＡＰＤの信号が行毎の順次走査で読み出される。読み出し時間の終了直後に、制御回路１０２Ｂは、各行での増倍率の変更を行うことができる。なお、図２１は、動作の途中を示したものである。
非アバランシェ動作モードでは、第１垂直走査期間ＶＳＣＡＮ１で露光が開始し、第２垂直走査期間ＶＳＣＡＮ２で読み出しが開始する。アバランシェ動作モードでは、第２垂直走査期間ＶＳＣＡＮ２で露光が開始し、第１垂直走査期間ＶＳＣＡＮ１で読み出しが開始する。従って、第１の実施形態のような露光時間で１垂直走査期間を要し、読み出しでさらに１垂直走査期間を要することはない。このように、行毎に信号を出力した後、すぐに電源を切り替えることができるので、フレームレートは１垂直走査期間のままにできる。
本実施形態では、アバランシェ増倍で動作した際に得られた画像と、非アバランシェ増倍モードで動作した際に得られた画像とを交互に１垂直走査期間で切り替えて出力している。図２２は、行毎に電圧を切り替え、ローリング露光を行う場合のシーケンス例を示す図である。撮像装置１００Ｂの１垂直走査期間が１／６０秒である場合、１／６０秒間の動作でアバランシェ増倍モードの画像が出力され、１／６０秒間の動作で非アバランシェ増倍モードの画像も出力される。両モードの画像を交互に出力することで、広ダイナミックレンジな動画像として認識される。さらに両モードの画像を合成して一枚の画像を生成するために、アバランシェ増倍モードの画像と、非アバランシェ増倍モードの画像とをフレームメモリにおいて加算して、得られた画像を１／３０秒で出画することも可能である。
以上、実施形態に係る撮像装置及びカメラシステムについて説明したが、本開示は、この実施の形態に限定されるものではない。
また、上記実施形態に係る撮像装置又はカメラシステムに含まれる各処理部は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。
また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
また、上記実施形態に係る、カメラシステムの機能の一部を、ＣＰＵ等のプロセッサがプログラムを実行することにより実現してもよい。
また、上記断面図等において、各構成要素の角部及び辺を直線的に記載しているが、製造上の理由により、角部及び辺が丸みをおびたものも本発明に含まれる。
また、上記で用いた数字は、全て本開示を具体的に説明するために例示するものであり、本開示は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベル又はオン／オフにより表されるスイッチング状態は、本開示を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。
また、ブロック図における機能ブロックの分割は一例であり、複数の機能ブロックを一つの機能ブロックとして実現したり、一つの機能ブロックを複数に分割したり、一部の機能を他の機能ブロックに移してもよい。また、類似する機能を有する複数の機能ブロックの機能を単一のハードウェア又はソフトウェアが並列又は時分割に処理してもよい。
以上、一つまたは複数の態様に係る撮像装置について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれてもよい。
本開示に係る撮像装置は、屋外で使われる場合は、広ダイナミックレンジを要求される監視カメラ又は車載カメラなどに適している。屋内で使われる場合は、蛍光観察又は工場内の監視などにも適用できる。また、医療分野では本開示に係る撮像装置を内視鏡に使用すれば小規模光源で済むので、より小型化したカメラを開発できる。さらに、デジタルレントゲンなどに使うＸ線カメラにおいては、より少ないＸ線照射で撮影できるので、患者の被爆量を軽減できる。
１００、１００Ａ、１００Ｂ 撮像装置
１０１、１０１Ｂ イメージセンサ
１０２、１０２Ｂ 制御回路
１０３ 画素アレイ
１０４ 垂直走査回路
１０５ 相関二重サンプリング回路
１０６ 水平走査回路
１０７ 出力アンプ
１１０、１１０Ａ 画素回路
１２１ コモン電極
１２２ ｐ＋層
１２３ ｐ−層
１２４ ｐ層
１２５ ｎ層
１３０、１３０Ｂ カメラシステム
１３１ アナログフロントエンド
１３２ 信号処理回路
１３３ タイミングジェネレータ
１３４ Ａ／Ｄ部
１３５ Ｙ／Ｃ処理部
１３６ 符号化部
１３７ 照度検出部
１４１、１４２、１４３、１４４ バッファ回路
ＡＰＤ アバランシェフォトダイオード
ＭＡＬＬＲＥＳ ＡＬＬＲＥＳＥＴトランジスタ
ＭＥＭ メモリ素子
ＭＬＧ ロードトランジスタ
ＭＳＦ 増幅トランジスタ
ＭＴＧ 転送トランジスタ
ＭＲＥＡＤ 読み出しトランジスタ
ＭＲＥＳ リセットトランジスタ
ＭＳＥＬ 選択トランジスタ
ＳＩＧＮＡＬ 垂直信号線

Claims (16)

  1. 行列状に複数の画素が配列された画素アレイと、制御回路とを備え、
    前記画素アレイは、
    アバランシェフォトダイオードと、
    前記アバランシェフォトダイオードで発生した信号電荷を蓄積する電荷蓄積部と、
    前記電荷蓄積部を初期化するリセットトランジスタと、
    前記アバランシェフォトダイオードと前記電荷蓄積部とを接続する転送トランジスタと、
    前記信号電荷を電圧に変換する増幅トランジスタとを有し、
    前記制御回路は、
    前記アバランシェフォトダイオードに接続され、
    （ｉ）第１の垂直走査期間で第１のフレームの露光期間を設け、第２の垂直走査期間で第１のフレームの読み出し期間を設けた後、第３の垂直走査期間で第２のフレームの露光期間を設ける前の第１のタイミングで又は、（ｉｉ）第１の垂直走査期間で第１のフレームの露光期間を設けた後、第２の垂直走査期間で第１のフレームの読み出し期間と第２のフレームの露光期間を同時に設ける前の第２のタイミングで、前記アバランシェフォトダイオードの増倍率を変更する
    撮像装置。
  2. 前記制御回路は、予め設定した閾値と前記画素アレイを含むイメージセンサの出力値を比較し、比較結果によって、前記増倍率を変更する
    請求項１に記載の撮像装置。
  3. 前記制御回路は、前記複数の画素の全てに対して前記増倍率を同時に変更する
    請求項１又は２に記載の撮像装置。
  4. 前記制御回路が、前記第１のタイミングで前記増倍率を変更する場合において、
    前記露光期間は、行毎に決定されている
    請求項１から３のいずれか１項に記載の撮像装置。
  5. 前記制御回路が、前記第１のタイミングで前記増倍率を変更する場合において、
    前記露光期間は、全画素で同じである
    請求項１から３のいずれか１項に記載の撮像装置。
  6. 前記制御回路は、増倍率の変更を２垂直走査期間おきに行い、
    増倍率の異なる前記信号電荷からなる２つの画像を２垂直走査期間おきに交互に出力する
    請求項１から５のいずれか１項に記載の撮像装置。
  7. 前記制御回路は、増倍率の変更を２垂直走査期間おきに行い、
    増倍率の異なる前記信号電荷からなる２つの画像を合成して、１つの画像を出力する
    請求項１から５のいずれか１項に記載の撮像装置。
  8. 前記制御回路が、前記第２のタイミングで前記増倍率を変更する場合において、
    前記画素アレイは、さらに、
    前記電荷蓄積部と前記増幅トランジスタとの間に配置されたメモリ素子と、
    前記電荷蓄積部と前記メモリ素子との間に配置された読み出しトランジスタとを備え、
    前記露光期間は、全画素で同じであり、
    前記露光期間中、前記読み出しトランジスタはオフされており、信号の読み出しが行われる
    請求項１から３のいずれか１項に記載の撮像装置。
  9. 前記制御回路は、増倍率の変更を１垂直走査期間おきに行い、
    前記撮像装置は、増倍率の異なる前記信号電荷からなる２つの画像を１垂直走査期間おきに交互に出力する
    請求項８に記載の撮像装置。
  10. 前記制御回路は、増倍率の変更を１垂直走査期間おきに行い、
    前記撮像装置は、増倍率の異なる前記信号電荷からなる２つの画像を合成して、１つの画像を出力する
    請求項８に記載の撮像装置。
  11. 行列状に複数の画素が配列された画素アレイと、制御回路とを備え、
    前記画素アレイは、
    ウェル領域に設けられたアバランシェフォトダイオードと、
    前記アバランシェフォトダイオードで発生した信号電荷を蓄積する電荷蓄積部と、
    前記電荷蓄積部を初期化するリセットトランジスタと、
    前記アバランシェフォトダイオードと前記電荷蓄積部とを接続する転送トランジスタと、
    前記信号電荷を電圧に変換する増幅トランジスタとを有し、
    前記制御回路は、
    前記リセットトランジスタのドレイン電位と、前記リセットトランジスタのゲート電位と、前記転送トランジスタのゲート電位と、前記ウェル領域の電位を行単位で制御する
    撮像装置。
  12. 前記制御回路は、予め設定した閾値と前記画素アレイを含むイメージセンサの出力値を比較し、比較結果によって、前記信号電荷の増倍率を変更する
    請求項１１に記載の撮像装置。
  13. 前記アバランシェフォトダイオードの露光期間は、行毎に決定され、
    前記露光期間の終了後に、画素信号が行毎に読み出され、
    前記読み出し期間の終了後、次の露光期間の開始前に、前記制御回路が増倍率の変更を行う
    請求項１１又は１２に記載の撮像装置。
  14. 前記撮像装置は、増倍率の異なる前記信号電荷からなる２つの画像を１垂直走査期間おきに交互に出力する
    請求項１１から１３のいずれか１項に記載の撮像装置。
  15. 前記撮像装置は、増倍率の異なる前記信号電荷からなる２つの画像を合成した１つの画像を出力する
    請求項１１から１３のいずれか１項に記載の撮像装置。
  16. 請求項１から１５のいずれか１項に記載された撮像装置と、
    前記撮像装置と接続された信号処理回路とを備え、
    前記信号処理回路は、前記撮像装置からの出力に基づいて照度検出を行い、前記照度検出に基づく信号を、前記制御回路に出力する
    カメラシステム。
JP2018513102A 2016-04-21 2017-04-05 撮像装置及びそれを備えたカメラシステム Expired - Fee Related JP6573186B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662325621P 2016-04-21 2016-04-21
US62/325,621 2016-04-21
PCT/JP2017/014186 WO2017183451A1 (ja) 2016-04-21 2017-04-05 撮像装置及びそれを備えたカメラシステム

Publications (2)

Publication Number Publication Date
JPWO2017183451A1 JPWO2017183451A1 (ja) 2018-11-08
JP6573186B2 true JP6573186B2 (ja) 2019-09-11

Family

ID=60116749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018513102A Expired - Fee Related JP6573186B2 (ja) 2016-04-21 2017-04-05 撮像装置及びそれを備えたカメラシステム

Country Status (5)

Country Link
US (1) US10469774B2 (ja)
EP (1) EP3448018A4 (ja)
JP (1) JP6573186B2 (ja)
CN (1) CN108886591B (ja)
WO (1) WO2017183451A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111937151A (zh) * 2018-03-30 2020-11-13 松下知识产权经营株式会社 光检测器
JP7293002B2 (ja) * 2018-08-08 2023-06-19 キヤノン株式会社 撮像装置
JP2020034521A (ja) * 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距システム
JP7395300B2 (ja) * 2019-03-22 2023-12-11 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
WO2020196034A1 (ja) * 2019-03-26 2020-10-01 パナソニックＩｐマネジメント株式会社 撮像処理回路、撮像システム、撮像処理方法及びプログラム
DE102019204701A1 (de) * 2019-04-02 2020-10-08 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Avalanche-Photodioden-Array
JP2021016070A (ja) * 2019-07-11 2021-02-12 日本放送協会 撮像素子及びその信号読み出し回路
WO2021044770A1 (ja) * 2019-09-06 2021-03-11 パナソニックＩｐマネジメント株式会社 撮像装置
CN114754867A (zh) * 2022-04-21 2022-07-15 天津大学 一种超大动态范围的光信号探测系统

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1570645B1 (en) * 2002-12-09 2006-08-09 Quantum Semiconductor, LLC Circuitry for image sensors with avalanche photodiodes
US7928533B2 (en) * 2007-08-14 2011-04-19 California Institute Of Technology Nano-multiplication region avalanche photodiodes and arrays
JP5256874B2 (ja) * 2008-06-18 2013-08-07 ソニー株式会社 固体撮像素子およびカメラシステム
WO2010119702A1 (ja) * 2009-04-16 2010-10-21 パナソニック株式会社 固体撮像素子および駆動方法
JP5521721B2 (ja) * 2009-08-28 2014-06-18 ソニー株式会社 撮像素子およびカメラシステム
JP2012129799A (ja) * 2010-12-15 2012-07-05 Sony Corp 固体撮像素子および駆動方法、並びに電子機器
KR101746499B1 (ko) * 2010-12-23 2017-06-14 한국전자통신연구원 다이내믹 레인지 삼차원 영상 시스템
JP6124217B2 (ja) * 2011-04-28 2017-05-10 パナソニックＩｐマネジメント株式会社 固体撮像装置及びそれを用いたカメラシステム
CN103975580B (zh) * 2011-12-09 2018-10-23 索尼半导体解决方案公司 成像设备、电子装置、光激励发光检测扫描器和成像方法
WO2013111555A1 (ja) * 2012-01-23 2013-08-01 日本電気株式会社 光受信器、光受信器の制御方法、および光受信方法
JPWO2013176007A1 (ja) * 2012-05-25 2016-01-12 ソニー株式会社 撮像素子、駆動方法、および電子装置
JP6145655B2 (ja) * 2012-12-18 2017-06-14 パナソニックＩｐマネジメント株式会社 半導体光検出器
JP2015109503A (ja) * 2013-12-03 2015-06-11 ソニー株式会社 イメージセンサおよびイメージセンサの動作方法、撮像装置、電子機器、並びにプログラム
JP6593711B2 (ja) * 2014-09-19 2019-10-23 パナソニックＩｐマネジメント株式会社 固体撮像装置
US10297705B2 (en) * 2014-12-05 2019-05-21 Nippon Telegraph And Telephone Corporation Avalanche photodiode

Also Published As

Publication number Publication date
EP3448018A4 (en) 2019-06-12
CN108886591A (zh) 2018-11-23
JPWO2017183451A1 (ja) 2018-11-08
CN108886591B (zh) 2020-12-22
US20190020836A1 (en) 2019-01-17
US10469774B2 (en) 2019-11-05
EP3448018A1 (en) 2019-02-27
WO2017183451A1 (ja) 2017-10-26

Similar Documents

Publication Publication Date Title
JP6573186B2 (ja) 撮像装置及びそれを備えたカメラシステム
US11552115B2 (en) Imaging device including photoelectric converters and capacitive element
US10021321B2 (en) Imaging device and imaging system
JP6796777B2 (ja) 固体撮像素子、及び撮像装置
US8582011B2 (en) Simultaneous global shutter and correlated double sampling read out in multiple photosensor pixels
TW201911547A (zh) 光學感測器的像素以及光學感測器的操作方法
US20130044247A1 (en) Solid-state image pickup device, method of reading pixel signal, and pixel
US10128286B2 (en) Imaging array with improved dynamic range utilizing parasitic photodiodes within floating diffusion nodes of pixels
JP6743011B2 (ja) 撮像装置、駆動方法、電子機器
TWI578788B (zh) 具有非破壞性讀出之影像感測器像素單元
US10128296B2 (en) Imaging array with improved dynamic range utilizing parasitic photodiodes
TW201904269A (zh) 堆疊架構之低雜訊互補式金氧半影像感測器
US20130099099A1 (en) Radiation detector and method
US20170134677A1 (en) Image pickup device, electronic apparatus, radiation detection apparatus and method for an image pickup device
EP3420592B1 (en) Improved ultra-high dynamic range pixel architecture
JP6362511B2 (ja) 撮像装置及びその制御方法
JP2012227889A (ja) 固体撮像装置
US11664404B2 (en) Image sensor and electronic camera
Burghartz et al. HDR CMOS imagers and their applications
JP2001103379A (ja) 固体撮像装置
JP4292628B2 (ja) 固体撮像装置
US20200404193A1 (en) Binning pixels
US20230042900A1 (en) Smart and compact image capture devices for in vivo imaging
JP5518226B2 (ja) 固体撮像装置
JP5312492B2 (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190801

R151 Written notification of patent or utility model registration

Ref document number: 6573186

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees