JP5312492B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP5312492B2
JP5312492B2 JP2011010209A JP2011010209A JP5312492B2 JP 5312492 B2 JP5312492 B2 JP 5312492B2 JP 2011010209 A JP2011010209 A JP 2011010209A JP 2011010209 A JP2011010209 A JP 2011010209A JP 5312492 B2 JP5312492 B2 JP 5312492B2
Authority
JP
Japan
Prior art keywords
potential
signal charge
region
signal
floating diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011010209A
Other languages
English (en)
Other versions
JP2011097100A (ja
Inventor
真人 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2011010209A priority Critical patent/JP5312492B2/ja
Publication of JP2011097100A publication Critical patent/JP2011097100A/ja
Application granted granted Critical
Publication of JP5312492B2 publication Critical patent/JP5312492B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、ディジタル撮像システム等に用いられる固体撮像装置に関する。
従来、固体撮像装置としてはそのSN比の良さからCCDが多く使われてきた。一方、消費電力の少なさや使い勝手の良さを長所とするいわゆる増幅型固体撮像装置の開発も行われてきた。増幅型固体撮像装置とは、フォトダイオードに蓄積された信号電荷を画素に備わったトランジスタの制御電極に導き、信号電荷量に応じた出力を前記トランジスタの主電極から増幅して出力するものである。特にトランジスタとしてMOSトランジスタを使ったいわゆるCMOSセンサはCMOSプロセスとのマッチングが良く、駆動回路、信号処理回路をオンチップ化できることから、開発に力が注がれている。
図4はCMOSセンサ画素の典型的な例を示す回路図である。1は単位画素、2は入射光によって発生した信号電荷を蓄積するためのフォトダイオード、3は信号電荷量に応じた増幅信号出力を出す増幅手段としての増幅用MOSトランジスタ、4は信号電荷を受けMOSトランジスタ3のゲート電極に接続するフローティングディフュージョン部、5はフォトダイオード2に蓄積した信号電荷をフローティングディフュージョン部4に転送するための転送手段としてのMOSトランジスタ、6はフローティングディフュージョン部4をリセットするためのMOSトランジスタ、7は出力画素を選択するためのMOSトランジスタである。
また、8はMOSトランジスタ5のゲートにパルスを印加し、電荷転送動作を制御するための制御線、9はMOSトランジスタ6のゲートにパルスを印加しリセット動作を制御するための制御線、10はMOSトランジスタ7のゲートにパルスを印加し選択動作を制御するための制御線、11は電源配線であって、増幅用MOSトランジスタ3のドレインおよびリセット用MOSトランジスタ6のドレインに接続され、それらに電源電位を供給している。12は選択された画素の増幅信号が出力される出力線、13は定電流源として動作し、増幅用MOSトランジスタ3とソースフォロワを形成するMOSトランジスタ、14はMOSトランジスタ13が定電流動作するような電位をMOSトランジスタ13のゲート電極に供給する配線である。
上記の画素1を二次元的マトリックス状に配列したものは二次元固体撮像装置の画素領域を形成するが、そのマトリックス構成において出力線12は各列の画素の共通線、制御線8、9、10はそれぞれ各行の画素の共通線となっており、制御線10によって選択された行の画素のみが出力線12に信号出力される。
次に画素の動作を簡単に説明する。制御線10によって選択用MOSトランジスタがON状態となる行の画素について、まず制御線9にパルスが印加され、フローティングディフュージョン部4がリセットされる。増幅用MOSトランジスタ3と定電流用MOSトランジスタ13とでソースフォロワが形成されるから、リセット電位に応じた出力電位が出力線12にあらわれる。次に制御線8にパルスを印加することによってフォトダイオード2に蓄積された信号電荷がフローティングディフュージョン部4に転送されると、この信号電荷量に応じた電圧分だけフローティングディフュージョン部4の電位が変化し、その電位変化分が出力線12にもあらわれる。出力線12にあらわれるリセット電位は、増幅用MOSトランジスタ3のしきい電圧値ばらつきおよびフローティングディフュージョン部4をリセットするときのリセット雑音などの雑音がのっているので、信号電荷量に対応した電位変化分が雑音を含まない信号である。
二次元CMOSセンサでは、この雑音を取り除き、信号のみを取り出すための読み出し回路が、出力線12に接続されている。この読み出し回路には、クランプ回路によって上記雑音を除くもの、雑音と雑音+純粋信号とを別々に保持してそれぞれ水平走査の読み出し時に最終段の差動アンプに導くことによって雑音を除くもの、などいくつかの構成が提案されているが、本発明とは直接の関係がないので詳しい説明は省略する。
次に画素のフォトダイオード、転送用MOSトランジスタ、フローティングディフュージョンの部分の断面構造を図5に示す。同図において15はN型の半導体基板、16はP型のウエル、17はウエル16中に形成されたN型の半導体領域であり、16と17とでフォトダイオードが形成され、領域17には信号電荷が蓄積される。18はウエル16中に形成され、フローティングディフュージョンとなるN型の半導体領域、19は転送用MOSトランジスタ5のゲート電極であり、領域17、領域18は上記転送用MOSトランジスタのソース領域、ドレイン領域となる。20は領域18と接続する配線であり、増幅用MOSトランジスタ3のゲートと接続している。領域17に蓄積される信号電荷は転送動作時にはすべてフローティングディフュージョン18に転送され、転送直後には領域17は完全に空乏化するよう、領域17におけるN型の不純物濃度が設定されている。よってフォトダイオードにおける信号電荷の蓄積開始は信号電荷転送直後となり、信号電荷の蓄積終了時は、ふたたびその画素が属する行が選択されてフォトダイオードに蓄積された信号電荷が転送されることとなる。
しかしながら上記従来例においては、読み出しのための行を順次選択する。画素のフォトダイオードの蓄積開始、終了のタイミングは信号電荷転送時で決まるため、行毎にフォトダイオードの蓄積開始、終了のタイミングがずれることになる。二次元固体撮像装置においては、1画面すなわち1フィールドの信号は全行の画素信号によって形成されるので、行毎の蓄積タイミングがずれると、高速度で動く被写体の形状がゆがんでとらえられるという問題があった。
そこで本発明は、信号蓄積動作の開始、終了タイミングを全画素同時に可能とすることにより、動く被写体でもゆがみのない画像を得ることができる固体撮像装置を提供することを目的とする。
上述の従来のCMOSセンサの課題を解決するため、本発明は、入射した光によって信号電荷を生じさせるフォトダイオードと、該信号電荷を転送するための転送ゲートと、該信号電荷が転送されるフローティングディフュージョン領域と、該フローティングディフュージョン領域に転送された信号電荷に基づいて増幅された信号を出力するための増幅手段と、を備えた単位画素を複数配列して構成される固体撮像装置において、前記転送ゲートの下に設けられていて前記信号電荷を保持する信号電荷保持領域と、前記信号電荷保持領域と前記フローティングディフュージョン領域との間にポテンシャル障壁を提供するポテンシャル障壁部とを備えており、前記転送ゲートの電位が第1の電位であるときは前記フォトダイオードから前記信号電荷保持領域へ信号電荷転送され前記転送ゲートの電位が第2の電位であるときは前記信号電荷保持領域において信号電荷保持され前記転送ゲートの電位が第3の電位であるときは前記信号電荷保持領域から前記フローティングディフュージョンへ信号電荷転送され前記第2の電位は、前記第1の電位と前記第3の電位との間の電位であることを特徴とする。
以下の発明を実施するための形態の欄には、上記の発明のほか、入射した光によって発生した信号電荷を蓄積するフォトダイオードと、該信号電荷を転送するための転送手段と、該信号電荷が転送されるフローティングディフュージョン領域と、該フローティングディフュージョン領域に転送された信号電荷に基づいて増幅された信号を出力するための増幅手段とを備えた単位画素を複数配列して構成される固体撮像装置において、前記転送手段の転送ゲートの下のチャネルの一部に設けられた前記信号電荷を保持する信号電荷保持領域と、該信号電荷保持領域と前記フローティングディフュージョン領域との間にポテンシャル障壁を提供するポテンシャル障壁部とを備えていることを特徴とする発明が記載されている。
信号増幅を行うアクティブ画素型のCMOSセンサの画素構成において、信号電荷転送用のゲート下のチャネル部の一部にフォトダイオードで蓄積した信号電荷を保持するためのポテンシャルの低い信号電荷保持領域を設け、フローティングディフュージョン領域と前記保持領域との間に、ポテンシャル障壁を提供し完全空乏化する半導体領域からなるポテンシャル障壁部を設ける。そして、信号電荷保持領域は転送ゲート電位制御によってフォトダイオードからの信号電荷転送、信号電荷保持、フローティングディフュージョン領域への信号電荷転送という動作をおこなうことが可能となる。上記構成において、フォトダイオードから前記電荷保持領域への信号電荷転送は全画素同時におこない、前記電荷保持領域からフローティングディフュージョン部への電荷転送は従来どおり線順次におこなえば、フォトダイオードの蓄積タイミングは全画素について同じとなるので、高速で動く被写体を撮像してもゆがみのない像を得ることができる。
また前記保持領域への光入射をさえぎるための遮光手段を設けることも好ましいものである。
以上説明したように、本発明によれば、信号蓄積動作の開始、終了タイミングを全画素同時とする動作が可能なため、動く被写体でもゆがみのない画像を得ることができる。またフローティングディフュージョン部の寄生容量が小さいため高い感度を得ることができる。
さらに、第1のウエル中にフォトダイオード、第2のウエル中に信号電荷保持領域を形成し、第1のウエルを第2のウエルよりも、不純物濃度が低く、かつ深さが深く形成すれば、上記効果に加えて、感度がさらに高く、偽信号発生の小さいセンサを実現することができる。
本発明の第1の実施形態を説明するための画素の断面構造図である。 本発明の第2の実施形態を説明するための画素の断面構造図である。 本発明の固体撮像装置をスチルビデオカメラに適用した例を示すブロック図である。 従来の画素の回路図である。 従来の画素の断面構造図である。
次に、本発明の実施の形態について図面を参照して説明する。
(第1の実施の形態)
図1は本発明の特徴を最も良く表す画素の一部の断面図であってフォトダイオード、転送手段としての電荷転送MOSトランジスタ、増幅手段(不図示)の入力ノードに接続されるフローティングディフュージョンの部分の構造を示すものであり、図4と同一の部材には同一の番号を付して説明を省略する。図1において21は転送ゲート19の直下のチャネル部に形成された信号電荷保持部となるN型の半導体領域、22は前記電荷保持領域21とフローティングディフュージョン領域18との間に形成され、フローティングディフュージョン領域18の電位がP型ウエル16に対して十分逆バイアスされる時には完全に空乏化されるようにその不純物濃度が制御されたN型半導体領域、23は電荷保持領域21への光入射をさえぎるように形成された遮光層である。
また(a)(b)(c)は、領域17から電荷転送チャネル部、領域21、領域22を経てフローティングディフュージョン領域18にいたる部分の電子に対するポテンシャルが、ゲート電極19の電位によってどのように変わるかを示したものである。なお電子は負電荷を帯びているため、電位が低いほど、電子に対するポテンシャルが高くなっている。
次に本実施の形態の動作を説明する。ひとつの画素の動作は、(1)フォトダイオードでの信号電荷蓄積、(2)フォトダイオードに蓄積された信号電荷を電荷保持領域21に転送、(3)電荷保持領域21における信号電荷の保持、(4)電荷保持領域21からフローティングディフュージョン領域18への信号電荷転送、を基本としている。
上記(1)の動作は従来と同じであるから説明を省く。
(2)フォトダイオードに蓄積された信号電荷を電荷保持領域21に転送、という動作時のポテンシャルは図1(a)に示されており、この時、転送ゲート電極19には高い電位VHが印加されている。領域17と領域21とを隔てる転送ゲート下のチャネル電位は、領域17の電位よりも十分高くなるようにVHの値が決められ、フォトダイオードに蓄積していた信号電荷は電荷保持領域21に転送される。この時、フローティングディフュージョン領域18の電位は領域22が完全に空乏化するよう高い電位に設定されており、電荷保持領域21に転送された電荷は、領域22におけるポテンシャル障壁のために、フローティングディフュージョン領域18へ流れ出すことはない。
(3)電荷保持領域21における信号電荷の保持、という動作に移る。この動作においては転送ゲート電極19の電位はVHよりも低いVMに設定され、その時のポテンシャルが図1(b)に示されている。この時、領域17と領域21とを隔てる転送ゲート下のチャネル電位は領域17の電位よりも低く、しかし電荷保持領域21の電位は領域22の電位よりも高くなるようにVMの値が決められる。電荷保持領域21における信号電荷は、その両端に存在するポテンシャル障壁によって孤立し、また遮光層23のために、光励起によって発生する電子が領域21に入り込むこともおさえられているため、信号電荷の保持動作ができる。
(4)電荷保持領域21からフローティングディフュージョン領域18への信号電荷転送、という動作に移る。この動作においては転送ゲート電極19の電位はVMよりもさらに低いVLに設定され、その時のポテンシャルが図1(c)に示されている。この時、電荷保持領域21の電位は領域22の電位よりも低くなるようにVLの値が決められる。この状態では電荷保持領域21とフローティングディフュージョン領域18との間のポテンシャル障壁はなく、電荷保持領域21の信号電荷はフローティングディフュージョン領域18へと転送される。
上記の構成、動作を持つ画素によって二次元センサが形成されるならば、「フ
ォトダイオードに蓄積された信号電荷を電荷保持領域21に転送する」という動作は全画素同時に行うことができ、したがって信号蓄積動作の開始、終了タイミングは全画素同時となるため、ゆがみのない画像を得ることができる。また、図1からわかるように、フローティングディフュージョン領域18は転送ゲート19と接していないので、フローティングディフュージョン部4の全寄生容量は、従来構成のように転送ゲートとの容量を含まない。その分従来よりもフローティングディフュージョン部の全寄生容量が小さくでき、電荷変換係数が大きくしたがって感度が高くなるという効果がある。
(第2の実施の形態)
図2は本発明の第2の実施の形態を表す画素の一部の断面図であってフォトダイオード、転送手段としての電荷転送MOSトランジスタ、増幅手段(不図示)の入力ノードに接続されるフローティングディフュージョンの部分の構造を示すものであり、図1と同一の部材には同一の番号を付して説明を省略する。図2において、24は第1のP型ウエル、25は第2のP型ウエルであり、24中にはフォトダイオード17が形成され、25中には電荷保持領域21が形成される。
保持動作中、電荷保持領域21に、フォトダイオード付近で入射光によって発生した電荷が入ってくると、それは偽信号となる。よって電荷保持領域が形成されるP型ウエル25は不純物濃度が高い構成にすると、電子に対する高いポテンシャル障壁が形成されて偽信号を抑制することができる。
一方、P型ウエル24は、入射光によって発生した電荷をできるだけフォトダイオード17に集めたいのであるから、深くまた不純物濃度が低い構成にするのが良い。このように第2の実施の形態ではフォトダイオードと電荷保持領域という別々の目的を持つ部位の特性に応じて異なる構成の2つのP型ウエルが形成されている。これによって、信号蓄積動作の開始、終了タイミングが全画素同時にでき、なおかつ感度が高くまた電荷保持領域における偽信号発生の小さいセンサ画素が実現できる。
なお上記第1および第2の実施の形態において、フォトダイオード17、およびポテンシャル障壁領域22のように完全空乏化する領域は、埋め込み型すなわちウエルと同じ導電型の表面層を持つ構成のダイオードであってもよい。また、電荷保持領域21はバルクチャネル型、すなわち保持動作時には電荷保持領域が界面から少し離れた半導体バルク中に形成されるものであってもよい。
(第3の実施の形態)
次に上記第1及び第2の実施の形態の固体撮像装置を用いた撮像システムについて説明する。
図3は本発明による固体撮像素子を「スチルビデオカメラ」に適用した例を示すブロック図である。101はレンズのプロテクトとメインスイッチを兼ねるバリア、102は被写体の光学像を固体撮像素子104に結像させるレンズ、103はレンズ102を通った光量を可変するための絞り、104はレンズ102で結像された被写体を画像信号として取り込むための固体撮像素子、106は固体撮像素子104から撮像信号処理回路105を介して出力される画像信号のアナログ−ディジタル変換を行うA/D変換器、107はA/D変換器106より出力された画像データに各種の補正を行うと共にデータを圧縮する信号処理部である。また、108は固体撮像素子104、撮像信号処理回路105、A/D変換器106、信号処理部107に、各種タイミング信号を出力するタイミング発生部、109は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、110は画像データを一時的に記憶するためのメモリ部、111は記録媒体に記録または読み出しを行うためのインターフェース部、112は画像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体、113は外部コンピュータ等と通信するためのインターフェース部である。
次に、前述の構成における撮影時のスチルビデオカメラの動作について、説明する。
バリア101がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、さらに、A/D変換器106などの撮像系回路の電源がオンされる。
それから、露光量を制御するために、全体制御・演算部109は絞り103を開放にし、固体撮像素子104から出力された信号はA/D変換器106で変換された後、信号処理部107に入力される。そのデータを基に露出の演算を全体制御・演算部109で行う。
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部109は絞りを制御する。
次に、固体撮像素子104から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部109で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズを駆動し測距を行う。
そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子104から出力された画像信号はA/D変換器106でA−D変換され、信号処理部107を通り全体制御・演算109によりメモリ部に書き込まれる。その後、メモリ部110に蓄積されたデータは、全体制御・演算部109の制御により記録媒体制御I/F部を通り半導体メモリ等の着脱可能な記録媒体112に記録される。又外部I/F部113を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
1:画素
2:フォトダイオード
3:増幅用MOSトランジスタ
4:フローティングディフージョン部
5:信号電荷用MOSトランジスタ
6:リセット用MOSトランジスタ
7:選択用MOSトランジスタ
8:ゲート制御線
9:ゲート制御線
10:ゲート制御線
11:電源線
12:画素出力線
13:定電流供給用MOSトランジスタ
14:ゲート制御線
15:半導体基板
16:半導体ウエル
17:フォトダイオード領域
18:フローティングディフージョン領域
19:転送ゲート
20:配線
21:電荷保持領域
22:完全空乏領域
23:遮光層
24:第1のウエル
25:第2のウエル

Claims (5)

  1. 入射した光によって信号電荷を生じさせるフォトダイオードと、該信号電荷を転送するための転送ゲートと、該信号電荷が転送されるフローティングディフュージョン領域と、該フローティングディフュージョン領域に転送された信号電荷に基づいて増幅された信号を出力するための増幅手段と、を備えた単位画素を複数配列して構成される固体撮像装置において、
    前記転送ゲートの下に設けられていて前記信号電荷を保持する信号電荷保持領域と、
    前記信号電荷保持領域と前記フローティングディフュージョン領域との間にポテンシャル障壁を提供するポテンシャル障壁部とを備えており、
    前記転送ゲートの電位が第1の電位であるときは前記フォトダイオードから前記信号電荷保持領域へ信号電荷転送され前記転送ゲートの電位が第2の電位であるときは前記信号電荷保持領域において信号電荷保持され前記転送ゲートの電位が第3の電位であるときは前記信号電荷保持領域から前記フローティングディフュージョンへ信号電荷転送され前記第2の電位は、前記第1の電位と前記第3の電位との間の電位である
    ことを特徴とする固体撮像装置。
  2. 複数の前記単位画素において前記フォトダイオードから前記信号電荷保持領域への信号電荷の転送が同時に行われる、
    ことを特徴とする請求項1に記載の固体撮像装置。
  3. 前記信号電荷保持領域がN型半導体領域を含み、前記ポテンシャル障壁部がN型半導体領域を含む、
    ことを特徴とする請求項1又は2に記載の固体撮像装置。
  4. 前記フローティングディフュージョン領域が、P型ウエルに形成されたN型半導体領域を含み、前記フローティングディフュージョン領域が前記P型ウエルに対して逆バイアスされているときに前記ポテンシャル障壁部が空乏化される、
    ことを特徴とする請求項3に記載の固体撮像装置。
  5. 前記信号電荷保持領域が遮光されている、
    ことを特徴とする請求項1乃至4のいずれか1項に記載の固体撮像装置。
JP2011010209A 2011-01-20 2011-01-20 固体撮像装置 Expired - Fee Related JP5312492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011010209A JP5312492B2 (ja) 2011-01-20 2011-01-20 固体撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011010209A JP5312492B2 (ja) 2011-01-20 2011-01-20 固体撮像装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001171364A Division JP4761491B2 (ja) 2001-06-06 2001-06-06 固体撮像装置及びそれを用いた撮像システム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013048478A Division JP5518226B2 (ja) 2013-03-11 2013-03-11 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2011097100A JP2011097100A (ja) 2011-05-12
JP5312492B2 true JP5312492B2 (ja) 2013-10-09

Family

ID=44113613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011010209A Expired - Fee Related JP5312492B2 (ja) 2011-01-20 2011-01-20 固体撮像装置

Country Status (1)

Country Link
JP (1) JP5312492B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041493A (ja) * 1996-07-24 1998-02-13 Sony Corp 固体撮像素子
JP3874135B2 (ja) * 1997-12-05 2007-01-31 株式会社ニコン 固体撮像素子
JP3927696B2 (ja) * 1998-08-05 2007-06-13 キヤノン株式会社 撮像装置
JP3592107B2 (ja) * 1998-11-27 2004-11-24 キヤノン株式会社 固体撮像装置およびカメラ

Also Published As

Publication number Publication date
JP2011097100A (ja) 2011-05-12

Similar Documents

Publication Publication Date Title
US11575847B2 (en) Solid-state imaging device, method of driving the same, and electronic apparatus
US10021321B2 (en) Imaging device and imaging system
JP6541523B2 (ja) 撮像装置、撮像システム、および、撮像装置の制御方法
US9343500B2 (en) Solid-state imaging device, driving method thereof, and electronic device
JP4752926B2 (ja) 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、電子機器
JP6448289B2 (ja) 撮像装置及び撮像システム
US9455295B2 (en) Solid-state image sensor with MOS capacitor storage section to which a negative bias is applied after a reset sampling period and electronic device incorporating same
JP2005142503A (ja) 光電変換装置及び撮像装置
JP2006261595A (ja) 固体撮像装置及びカメラ
US9794497B2 (en) Solid-state imaging device controlling read-out of signals from pixels in first and second areas
JP5959877B2 (ja) 撮像装置
CN102194842A (zh) 固体摄像器件
JP2015023250A (ja) 固体撮像素子及びその駆動方法、並びに電子機器
JP4761491B2 (ja) 固体撮像装置及びそれを用いた撮像システム
JP6376785B2 (ja) 撮像装置、および、撮像システム
JP4155568B2 (ja) 固体撮像装置及びカメラ
JP6012196B2 (ja) 光電変換装置の駆動方法
JP2005012007A (ja) 固体撮像素子、固体撮像装置及びカメラ
JP6676317B2 (ja) 撮像装置、および、撮像システム
JP2008218756A (ja) 光電変換装置及び撮像システム
JP5312492B2 (ja) 固体撮像装置
JP2006210680A (ja) 固体撮像素子
JP5518226B2 (ja) 固体撮像装置
JP4921345B2 (ja) 固体撮像装置及びカメラ
JP2011155306A (ja) 固体撮像装置及びカメラ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130702

R151 Written notification of patent or utility model registration

Ref document number: 5312492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees