WO2017183451A1 - 撮像装置及びそれを備えたカメラシステム - Google Patents

撮像装置及びそれを備えたカメラシステム Download PDF

Info

Publication number
WO2017183451A1
WO2017183451A1 PCT/JP2017/014186 JP2017014186W WO2017183451A1 WO 2017183451 A1 WO2017183451 A1 WO 2017183451A1 JP 2017014186 W JP2017014186 W JP 2017014186W WO 2017183451 A1 WO2017183451 A1 WO 2017183451A1
Authority
WO
WIPO (PCT)
Prior art keywords
control circuit
imaging device
period
vertical scanning
voltage
Prior art date
Application number
PCT/JP2017/014186
Other languages
English (en)
French (fr)
Inventor
春日　繁孝
田中　毅
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to CN201780016626.3A priority Critical patent/CN108886591B/zh
Priority to JP2018513102A priority patent/JP6573186B2/ja
Priority to EP17785793.5A priority patent/EP3448018A4/en
Publication of WO2017183451A1 publication Critical patent/WO2017183451A1/ja
Priority to US16/121,972 priority patent/US10469774B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/741—Circuitry for compensating brightness variation in the scene by increasing the dynamic range of the image compared to the dynamic range of the electronic image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/76—Circuitry for compensating brightness variation in the scene by influencing the image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4446—Type of detector
    • G01J2001/446—Photodiode
    • G01J2001/4466—Avalanche

Definitions

  • the present disclosure relates to an imaging apparatus and a camera system including the imaging apparatus.
  • a weak light sensor that accurately measures weak light reaching one photon is required.
  • a photomultiplier tube (PMT) is widely used as a weak light sensor.
  • PMT photomultiplier tube
  • the PMT which is a vacuum tube device has a size of about 10 mm ⁇ 10 mm even if it is small, it is difficult to increase the number of pixels.
  • it is necessary to collect information on each point of the subject and then convert it into an image by a method such as scanning the subject in the XY plane. . Under such circumstances, there is a demand for a solid state element in order to simultaneously realize a multi-pixel and high speed of the weak light sensor.
  • An imaging device that can detect weak light of 1 photon often uses an avalanche photodiode as a light receiving element.
  • an avalanche photodiode When photons enter the avalanche photodiode, electron-hole pairs are generated. The generated electrons and holes are accelerated by a high electric field, and the electrons and holes cause collisional ionization one after another like an avalanche to generate new electron / hole pairs. Since sensitivity is enhanced by this internal amplification action, an avalanche photodiode is often used when weak light detection is required.
  • the operation mode of the avalanche photodiode includes a linear mode in which the reverse bias voltage is operated below a breakdown voltage (breakdown voltage) and a Geiger mode in which the reverse bias voltage is operated at a breakdown voltage or higher.
  • the linear mode the proportion of electron / hole pairs that disappear (from the high electrolysis region) disappears more than the proportion of electron / hole pairs that are generated, and the avalanche phenomenon stops naturally.
  • the output current is substantially proportional to the amount of incident light, and is used for measuring the amount of incident light.
  • the Geiger mode the multiplication factor is very high, and an avalanche phenomenon can occur even when a single photon is incident. Therefore, the Geiger mode is sometimes called a single photon avalanche diode (SPAD). In order to stop the avalanche phenomenon, it is necessary to lower the reverse bias voltage below the breakdown voltage.
  • SPAD single photon avalanche diode
  • a photodetector according to Patent Document 1 includes the above-described avalanche photodiodes arranged in an array and a readout circuit used in a CMOS image sensor, and controls the multiplication factor by a voltage applied to the avalanche photodiodes. Is going.
  • the multiplication factor in the avalanche phenomenon can be controlled, but details of the multiplication factor control timing and the like are not disclosed.
  • the present disclosure provides an imaging apparatus capable of substantially seamlessly switching a multiplication factor of an avalanche photodiode so that a scene in which a dark area and a bright area are mixed can be simultaneously photographed, and a camera system including the imaging apparatus.
  • An imaging apparatus includes a pixel array in which a plurality of pixels are arranged in a matrix and a control circuit, and the pixel array stores an avalanche photodiode and a signal charge generated by the avalanche photodiode.
  • the control circuit is connected to the avalanche photodiode, and (i) after providing the first frame exposure period in the first vertical scanning period and providing the first frame reading period in the second vertical scanning period.
  • control circuit may compare a preset threshold value with the output value of the image sensor including the pixel array, and change the multiplication factor according to the comparison result.
  • control circuit may simultaneously change the multiplication factor for all of the plurality of pixels.
  • the exposure period may be determined as a time for rolling driving for each row.
  • the exposure period may be determined as a time for global driving of all pixels simultaneously.
  • control circuit may change the multiplication factor every two vertical scanning periods and alternately output two images composed of the signal charges having different multiplication factors every two vertical scanning periods.
  • control circuit may change the multiplication factor every two vertical scanning periods, synthesize two images composed of the signal charges having different multiplication factors, and output one image.
  • the pixel array further includes a memory element disposed between the charge storage unit and the amplification transistor, and the charge A readout transistor disposed between the storage unit and the memory element, wherein the exposure period is the same for all the pixels, and during the exposure period, the readout transistor is off, and signal readout is performed. It may be broken.
  • control circuit may change the multiplication factor every one vertical scanning period, and the imaging device may alternately output two images composed of the signal charges having different multiplication factors every one vertical scanning period. Good.
  • control circuit changes the multiplication factor every one vertical scanning period
  • the imaging device may synthesize two images composed of the signal charges having different multiplication factors and output one image. Good.
  • the imaging device includes a pixel array in which a plurality of pixels are arranged in a matrix and a control circuit, and the pixel array includes an avalanche photodiode provided in a well region, and the avalanche photodiode.
  • a charge accumulator that accumulates the signal charge generated in the step, a reset transistor that initializes the charge accumulator, a transfer transistor that connects the avalanche photodiode and the charge accumulator, and converts the signal charge into a voltage.
  • the control circuit controls the drain potential of the reset transistor, the gate potential of the reset transistor, the gate potential of the transfer transistor, and the potential of the well region in units of rows.
  • control circuit may compare a preset threshold value with an output value of the image sensor including the pixel array, and change the multiplication factor of the signal charge according to the comparison result.
  • the exposure period of the avalanche photodiode is determined for each row, a signal is read for each row after the end of the exposure period, and after the end of the readout period and before the start of the next exposure period,
  • the control circuit may change the multiplication factor.
  • the imaging device may alternately output two images composed of the signal charges having different multiplication factors every one vertical scanning period.
  • the imaging device may output one image obtained by synthesizing two images composed of the signal charges having different multiplication factors.
  • the camera system includes the imaging device according to the present disclosure and a signal processing circuit connected to the imaging device, and the signal processing circuit detects illuminance based on an output from the imaging device. And output a signal based on the result of the illuminance detection to the control circuit.
  • voltages are prepared in advance for a dark environment and a bright environment, and the voltage is automatically switched seamlessly by the imaging device.
  • an image with a wide dynamic range can be projected from a dark subject to a bright subject.
  • FIG. 1 is a circuit block diagram of the imaging apparatus according to the first embodiment.
  • FIG. 2 is a cross-sectional view of the imaging apparatus according to the first embodiment.
  • FIG. 3 is a schematic diagram relating to voltage switching of the common electrode according to the first embodiment.
  • FIG. 4 is a schematic diagram relating to voltage switching of the common electrode according to the first embodiment.
  • FIG. 5 is a schematic diagram relating to a driving example of the imaging apparatus according to the first embodiment.
  • FIG. 6A is a drive timing chart at the start of exposure of the pixel circuit according to the first embodiment.
  • FIG. 6B is a drive timing chart at the end of exposure according to the first embodiment.
  • FIG. 7 is a schematic diagram of a camera system including the imaging device according to the first embodiment.
  • FIG. 1 is a circuit block diagram of the imaging apparatus according to the first embodiment.
  • FIG. 2 is a cross-sectional view of the imaging apparatus according to the first embodiment.
  • FIG. 3 is a schematic diagram relating to voltage switching
  • FIG. 8A is a schematic diagram illustrating an example of switching between the number of incident photons and the imaging mode.
  • FIG. 8B is a schematic diagram illustrating an example of switching between the number of incident photons and the imaging mode.
  • FIG. 9 is a schematic diagram relating to a driving example of the imaging apparatus according to the first embodiment.
  • FIG. 10 is a schematic diagram illustrating a sequence example up to the image output of the imaging apparatus according to the first embodiment.
  • FIG. 11 is a circuit block diagram of an imaging apparatus according to a modification of the first embodiment.
  • FIG. 12 is a schematic diagram relating to a driving example of the imaging apparatus according to the modification of the first embodiment.
  • FIG. 13A is a drive timing chart at the start of exposure of the pixel circuit according to the modification of the first embodiment.
  • FIG. 13B is a drive timing chart at the end of exposure according to a modification of the first embodiment.
  • FIG. 14 is a schematic diagram illustrating a sequence example up to the image output of the imaging apparatus according to the modification of the first embodiment.
  • FIG. 15 is a circuit block diagram of an imaging apparatus according to the second embodiment.
  • FIG. 16 is a cross-sectional view of an imaging apparatus according to the second embodiment.
  • FIG. 17 is a diagram illustrating an example of voltage values according to the second embodiment.
  • FIG. 18 is a schematic diagram of a camera system including an imaging apparatus according to the second embodiment.
  • FIG. 19 is a schematic diagram regarding subject illuminance.
  • FIG. 20 is a schematic diagram illustrating an example of switching the shooting mode in units of rows of the imaging apparatus according to the second embodiment.
  • FIG. 21 is a schematic diagram relating to a driving example of the imaging apparatus according to the second embodiment.
  • FIG. 22 is a schematic diagram illustrating a sequence example up to the image output of the imaging apparatus according to
  • FD floating diffusion
  • the pixel circuit 110 of the imaging apparatus 100 according to the present embodiment captures incident photons with an avalanche photodiode, accumulates and holds charges generated by the captured photons in the FD, and amplifies the potential of the FD in that state with the source follower circuit And output.
  • the imaging apparatus 100 includes an image sensor 101 and a control circuit 102.
  • the image sensor 101 includes a pixel array 103, a vertical scanning circuit 104, a correlated double sampling circuit (CDS) 105, a horizontal scanning circuit 106, and an output amplifier 107.
  • the pixel array 103 includes a plurality of pixel circuits 110 arranged in a matrix.
  • Each pixel circuit 110 includes an avalanche photodiode APD, a reset transistor MRES, a transfer transistor MTG, an amplification transistor MSF, a row selection transistor MSEL, and an FD.
  • the reset transistor MRES initializes the FD by setting the potential of the FD to the reset drain potential VRSD.
  • the transfer transistor MTG connects the avalanche photodiodes APD and FD.
  • the source follower circuit includes a pixel power supply PIXVDD, an amplification transistor MSF, and a load transistor MLG. This source follower circuit amplifies and outputs the potential of the FD due to the charge accumulated in the FD. When the row selection transistor MSEL is turned on, a pixel signal is output from the vertical signal line SIGNAL. Note that the imaging apparatus 100 according to the present embodiment can be driven without the row selection transistor MSEL.
  • the vertical scanning circuit 104 outputs a reset signal RESET that controls the reset transistor MRES, a transfer signal TRAN that controls the transfer transistor MTG, and a row select signal SEL that controls the row selection transistor MSEL in n rows, n + 1 rows, and n + 2 rows. Output in order.
  • any or all of the various transistors including the reset transistor MRES and the amplification transistor MSF may be shared within the unit pixel.
  • the control circuit 102 is connected to the anode of the avalanche photodiode APD.
  • the control circuit 102 is a voltage switch (Voltage switch), and changes the multiplication factor of the avalanche photodiode APD.
  • the control circuit 102 outputs to the avalanche photodiode APD either a voltage VPD for imaging without performing avalanche multiplication or a voltage VAPD for performing imaging by performing avalanche multiplication. .
  • the former is sometimes called a non-avalanche multiplication mode, and the latter is called an avalanche multiplication mode.
  • the voltage VPD and the voltage VAPD may be collectively referred to as a voltage VA.
  • the difference between the voltage VAPD and the voltage VPD is 2V.
  • the voltage VPD is ⁇ 25V and the voltage VAPD is ⁇ 27V.
  • the breakdown voltage VBD of the avalanche photodiode APD is, for example, ⁇ 26V.
  • the control circuit 102 is not limited to two types of voltage VPD and voltage VAPD, and may have three or more types of power supplies depending on the application.
  • the configuration of the control circuit 102 is not limited to this embodiment, and any configuration that can change the multiplication factor of the avalanche photodiode APD may be used.
  • the avalanche photodiode APD may be connected to a single power source, and the control circuit 102 may determine a voltage supplied from the single power source to the avalanche photodiode APD.
  • the control circuit 102 is separately provided outside the image sensor 101, but may be provided in the image sensor 101.
  • FIG. 2 is a cross-sectional view of the pixel circuit 110 shown in FIG.
  • the common electrode 121 in the figure is a metal electrode.
  • the control circuit 102 applies the voltage VAPD or the voltage VPD to the common electrode 121.
  • Light enters from below the cross-sectional view (the side opposite to the p + layer 122 of the common electrode 121).
  • the light is photoelectrically converted in this order in the p + layer 122 and the p ⁇ layer 123 by applying the power supply described above.
  • the p-layer 124 and the n-layer 125 form an avalanche photodiode APD.
  • the charges accumulated in the n layer 125 are then transferred to the FD via the transfer transistor MTG. Note that the p-type and the n-type may be interchanged with respect to the conductivity type of each semiconductor layer.
  • the voltage VA is supplied from the control circuit 102 to all of the pixel area p + layer 122 via the common electrode 121.
  • the voltage VA is preferably applied from four directions (for example, four corners) of the pixel array 103 so that the voltage VA can be uniformly applied to the entire pixel array 103.
  • FIG. 5 is a diagram illustrating a driving example in the case where the rolling exposure is performed by switching the voltages of all the pixels. In this case, since the power supply cannot be switched until the signals of all the pixels are output after exposure, two vertical scanning periods correspond to one frame.
  • the pixels start exposure in the order of n rows, n + 1 rows, and n + 2 rows (rolling) by a signal output from the vertical scanning circuit 104.
  • the first vertical blanking period VBLK1 is reached.
  • the second vertical scanning period VSCAN2 exposure is completed in the order of n rows, n + 1 rows, and n + 2 rows by a signal output from the vertical scanning circuit 104, and the charge accumulated in the pixels is transferred by the source follower circuit. Read out. When reading of all the pixels is completed, the second vertical blanking period BLK2 is reached.
  • the control circuit 102 switches the voltage VA applied to the avalanche photodiode APD to the voltage VAPD that operates by avalanche multiplication or the voltage VPD that operates by non-avalanche multiplication.
  • the voltage VA may be controlled to be switched at a desired timing according to the scene. Since one vertical scanning period is required for the exposure time and one vertical scanning period is required for the reading, the pixel signal is output only in one vertical scanning period of the two vertical scanning periods.
  • FIG. 6A shows a driving example in which the reset state of the pixel signal is output to the vertical signal line SIGNAL.
  • the FD is initialized when the reset transistor MRES is turned ON.
  • the avalanche photodiode APD can also be initialized (depleted) by turning on the transfer transistor MTG while the reset transistor MRES is on.
  • FIG. 6B shows a driving example in which the accumulated charge signal of the pixel signal is output to the vertical signal line SIGNAL.
  • the reset transistor MRES When the reset transistor MRES is turned on, the potential of the FD is initialized. Thereafter, while the reset transistor MRES is OFF, the transfer transistor MTG is turned ON, whereby the signal charge accumulated in the avalanche photodiode APD is transferred to the FD.
  • Correlated double sampling circuit 105 detects a difference ⁇ V between the reset level of FIG. 6A and the signal level of FIG. 6B.
  • the horizontal scanning circuit 106 transfers the signal from which the noise has been removed to the output amplifier 107 in the order of the columns.
  • the output amplifier 107 outputs this signal to the outside.
  • the camera system 130 includes an image sensor 101, a control circuit 102, an analog front end (AFE) 131, a signal processing circuit 132, and a timing generator (TG) 133.
  • AFE analog front end
  • TG timing generator
  • the image sensor 101 outputs the pixel signal SENS-OUT to the analog front end 131.
  • the analog front end 131 includes a CDS circuit and an AGC (gain control amplifier circuit), and outputs a signal AFE-OUT that is a signal obtained by multiplying a signal component detected from the pixel signal SENS-OUT by a gain.
  • the signal processing circuit 132 is, for example, a signal processing LSI, and includes an A / D unit 134, a Y / C processing unit 135, an encoding unit 136, and an illuminance detection unit 137.
  • the A / D unit 134 converts the signal AFE-OUT that is an analog signal into a digital signal.
  • the Y / C processing unit 135 performs Y / C processing on the digital signal obtained by the A / D unit 134.
  • the encoding unit 136 generates the signal HDMI by encoding the signal obtained by the Y / C processing unit 135.
  • the illuminance detection unit 137 detects the illuminance using the signal obtained by the Y / C processing unit 135.
  • the signal processing circuit 132 compares the brightness level of the signal AFE-OUT with a threshold level set in advance in the signal processing circuit 132, so that the image processing is performed at low illuminance or high illuminance. Determine whether you are doing.
  • the power switching circuit control signal VOL ⁇ is instructed to switch the voltage VA to the voltage VAPD operating in the avalanche multiplication mode in the blanking period.
  • CNTL is output.
  • the power switching circuit control that instructs to switch the voltage VA to the voltage VPD that operates in the non-avalanche multiplication mode in the blanking period.
  • the signal VOL-CNTL is output.
  • the output voltage of the pixel signal SENS-OUT is lower than the voltage of the switching level.
  • the voltage VA applied to the avalanche photodiode APD is set to the voltage VAPD that operates by avalanche multiplication.
  • the control circuit 102 applies the voltage VPD operating in the non-avalanche multiplication mode to the avalanche photodiode APD.
  • the operation mode may be determined based on the incident light illuminance to the image sensor 101 or the number of photons.
  • a device for detecting incident light illuminance or the number of photons is provided separately, and the signal processing circuit 132 outputs a power supply switching circuit control signal VOL-CNTL using the detection result from this device.
  • exposure may be performed globally as shown in FIG.
  • FIG. 9 an operation sequence in which the voltages of all the pixels are switched and the global driving simultaneously for all the pixels is employed will be described. Also in this case, since the power source cannot be switched until the signals of all the pixels are output after the exposure, two vertical scanning periods correspond to one frame.
  • pixel exposure starts when a signal is output from the vertical scanning circuit 104 to all pixels. Thereafter, after the exposure of all the pixels is completed, the first vertical blanking period BLK1 is reached.
  • the second vertical scanning period VSCAN2 charges accumulated in the pixels in the order of n rows, n + 1 rows, and n + 2 rows are read out by the source follower circuit by a signal output from the vertical scanning circuit 104.
  • the second vertical blanking period BLK2 is reached.
  • the control circuit 102 switches the voltage VA applied to the avalanche photodiode APD to the voltage VAPD that operates by avalanche multiplication or the voltage VPD that operates by non-avalanche multiplication.
  • the voltage VA may be controlled to be switched at a desired timing according to the scene. Since one vertical scanning period is required for the exposure time and one vertical scanning period is required for the reading, the pixel signal is output only in one vertical scanning period of the two vertical scanning periods. Compared with rolling exposure, global exposure, that is, simultaneous exposure of all pixels is maintained by exposing all pixels simultaneously. This eliminates subject distortion during high-speed moving object imaging.
  • FIG. 10 is a diagram illustrating a sequence example in the case where the voltage of all pixels is switched to perform rolling exposure or global exposure.
  • an image in the avalanche multiplication mode is output in 1/30 second operation
  • an image in the non-avalanche multiplication mode is also output in 1/30 second operation. Is done.
  • the output image may be recognized as an image with a wide dynamic range by the dynamic visual acuity of the human eye, but it is a separate image for each still image. Each image itself is not a wide dynamic range image.
  • an image in the avalanche multiplication mode and an image in the non-avalanche multiplication mode are added in the frame memory to generate one image, and the generated image is output at an interval of 1/15 seconds.
  • imaging is performed in four times as long as 1/60 second which is one vertical scanning period of the imaging apparatus 100, an image having a wide dynamic range can be output.
  • FIG. 11 is a circuit diagram of the imaging apparatus 100A according to the present modification.
  • an ALLRESET signal for resetting the FD of all the pixels
  • an ALLRESET transistor MALLRES for transferring a signal from the FD to the memory element MEM
  • a read transistor MREAD is added.
  • FIG. 12 is a diagram showing an example of driving when global exposure is performed by switching the voltages of all pixels.
  • the reading operation from the memory and the exposure operation can be completely separated, and as shown in FIG. 12, an image exposed before one vertical scanning period is read and simultaneously one vertical scanning is performed. Exposure can be performed in a mode different from the exposure mode before the period. For example, in the second vertical scanning period VSCAN2, the image exposed in the avalanche multiplication mode is read and exposed in the non-avalanche multiplication mode. In the third vertical scanning period VSCAN3, an image exposed in the non-avalanche multiplication mode is read and exposed in the avalanche multiplication mode.
  • FIG. 13A shows a driving example for resetting the pixel signals accumulated in the FD and the avalanche photodiode APD.
  • the avalanche photodiode APD is also initialized (depleted) by turning on the transfer transistors MTG of all the pixels while the ALLRESET transistor is turned on to initialize the FD and the ALLRESET transistors are turned on. Thereafter, exposure is started, and photoelectric conversion is started by the avalanche photodiode APD.
  • FIG. 13B shows a driving example for reading out pixel signals accumulated in the avalanche photodiode APD.
  • the ALLRESET transistor MALRES is turned ON, and the FDs of all the pixels are initialized. Thereafter, the transfer transistors MTG of all the pixels are turned on, and the pixel signals are transferred to the FD. Thereafter, the read transistors MREAD of all the pixels are turned on, and the pixel signal is transferred to the memory element MEM. Thereafter, the vertical scanning circuit 104 outputs a reset signal RESET for controlling the reset transistor MRES and a row select signal SEL for controlling the row selection transistor MSEL in the order of n rows, n + 1 rows, and n + 2 rows.
  • the correlated double sampling circuit 105 is output when the memory element MEM is initialized by the voltage output to the vertical signal line SIGNAL immediately after the row select signal SEL is turned ON and then the reset transistor MRES is turned ON.
  • the signal component is obtained by detecting the difference ⁇ V from the voltage to be detected.
  • the horizontal scanning circuit 106 transfers the obtained signals to the output amplifier 107 in the order of the columns, and the output amplifier 107 outputs the transferred signals to the outside.
  • FIG. 14 is a diagram showing a sequence example when global exposure is performed by switching the voltages of all pixels.
  • the driving shown in FIG. 14 makes it possible to output one image in one vertical scanning period, so that the frame rate of a moving image can be improved twice as compared with the previous rolling driving.
  • the voltage VA applied to the avalanche photodiode APD is fixed to the voltage VPD that operates by non-avalanche multiplication, the well potential under the pixel is changed, and the voltage applied to both ends of the avalanche photodiode APD is switched.
  • the avalanche multiplication mode and the non-avalanche multiplication mode can be switched. This utilizes the fact that when the well potential is changed, the voltage on the cathode side of the avalanche photodiode APD also changes in proportion thereto.
  • the avalanche photodiode APD can be shifted to the avalanche multiplication mode.
  • FIG. 15 is a circuit diagram of the imaging apparatus 100B according to the present embodiment.
  • FIG. 16 is a cross-sectional view of the imaging apparatus 100B according to the present embodiment. With reference to these drawings, the operation of the imaging apparatus 100B according to the present embodiment will be described.
  • the main difference between this embodiment and the first embodiment is that the control circuit 102B switches and changes the voltage VB supplied as the reset drain voltage VRSD and the voltage VC supplied as the well voltage PWCON. Is a point.
  • the control circuit 102B When operating in the avalanche multiplication mode, the control circuit 102B supplies the voltage VRSH to the voltage VB, supplies the voltage VWH to the voltage VC, and operates in the non-avalanche multiplication mode to the voltage VRSL. And the voltage VWL is supplied to the voltage VC.
  • the voltage VRSH is set to 5V
  • the voltage VRSL is set to 3V
  • the voltage VWH is set to 2V
  • the voltage VWL is set to 0V.
  • buffer circuits 141 to 144 having high drive capability are inserted as supply sources for each voltage.
  • the control circuit 102B When operating in the avalanche multiplication mode, the control circuit 102B supplies the voltage VWH to the power supply of the buffer circuit 144 that is a drive circuit so as to set the well voltage PWCON to the voltage VWH.
  • the reset drain potential VRSD is set to the voltage VRSH.
  • the pulse height when the reset signal RESET and the transfer signal TRAN are ON is equal to the voltage VRSH when the voltage VRSH is supplied to the power supply of the buffer circuits 142 and 143 that are the drive circuits.
  • the pulse height when the reset drain voltage VRSD is ON is equivalent to the voltage VRSH when the voltage VRSH is supplied to the power supply of the buffer circuit 141.
  • the voltage VWH is applied to the cathode of the avalanche photodiode APD, and the voltage on the anode side, which is one terminal, is fixed at the voltage VPD. Thereby, since this potential difference exceeds the breakdown and becomes equivalent to the voltage VAPD, the operation shifts to the avalanche operation.
  • the control circuit 102B sets the well voltage PWCON to the voltage VWL and sets the reset drain voltage VRSD to the voltage VRSL.
  • the pulse height when the reset signal RESET and the transfer signal TRAN, which are pulse signals, are ON is equal to the voltage VRSL when the voltage VRSL is supplied to the power sources of the buffer circuits 142 and 143.
  • the pulse height when the reset drain voltage VRSD is ON is equivalent to the voltage VRSL when the voltage VRSL is supplied to the power supply of the buffer circuit 141.
  • the pulse height when the well voltage PWCON is ON is equivalent to the voltage VWL when the voltage VWL is supplied to the power supply of the buffer circuit 144.
  • the normal voltage VRSL is applied to the cathode of the avalanche photodiode APD.
  • the anode side terminal is fixed at the voltage VPD, and since this potential difference is equivalent to the voltage VPD, the mode shifts to the non-avalanche operation mode.
  • FIG. 18 is a diagram illustrating an example of a camera system 130B that switches between an avalanche operation mode and a non-avalanche operation mode.
  • the analog front end 131 generates a signal AFE-OUT by multiplying a signal component detected from the pixel signal SENS-OUT output from the image sensor 101B by gain.
  • the signal processing circuit 132 compares the brightness level of the signal AFE-OUT with a threshold level set in advance in the signal processing circuit 132, thereby determining whether the image is shot with low illuminance or high illuminance. .
  • the signal processing circuit 132 determines that an image is captured at low illuminance, the voltage VRSH that operates by avalanche multiplication is supplied to the voltage VB, and the voltage VWH is instructed to be supplied to the voltage VC.
  • a circuit control signal VOL-CNTL is output.
  • the voltage VRSH in the avalanche multiplication mode is applied to the voltage VB. Is supplied, and the voltage VWH is supplied to the voltage VC.
  • the voltage VRSL that operates in the non-avalanche multiplication mode is supplied to the voltage VB, and the voltage VWL is supplied to the voltage VC.
  • FIG. 20 is a schematic diagram for explaining a case where the voltage is switched for each row and rolling driving is performed. Drive capability is required to supply the common voltage VB and voltage VC to each pixel row.
  • the reset drain voltage VRSD, the reset signal RESET, and the transfer signal TRAN are set for the pixels in the row direction.
  • the well voltage PWCON is also shared. Since the parasitic capacitance C and the wiring resistance R exist in the wiring arranged in the row direction, signal propagation is delayed by the time constant. Therefore, the delay is suppressed by providing the buffer circuits 141 to 144 for each row. With this configuration, it is possible to output images faster than in the first embodiment.
  • FIG. 21 is a diagram illustrating a driving example in a case where the voltage is switched for each row and rolling driving is performed.
  • the start and end of the exposure time of the avalanche photodiode APD are determined by sequential scanning for each row.
  • the signal of the avalanche photodiode APD is read by sequential scanning for each row.
  • the control circuit 102B can change the multiplication factor in each row.
  • FIG. 21 shows the middle of the operation.
  • the non-avalanche operation mode exposure starts in the first vertical scanning period VSCAN1, and reading starts in the second vertical scanning period VSCAN2.
  • the avalanche operation mode exposure starts in the second vertical scanning period VSCAN2, and reading starts in the first vertical scanning period VSCAN1. Accordingly, one vertical scanning period is required for the exposure time as in the first embodiment, and no further one vertical scanning period is required for reading.
  • the power supply can be switched immediately after outputting the signal for each row, the frame rate can be maintained in one vertical scanning period.
  • FIG. 22 is a diagram illustrating a sequence example in the case of performing rolling exposure by switching the voltage for each row.
  • one vertical scanning period of the imaging apparatus 100B is 1/60 second
  • an image in the avalanche multiplication mode is output in 1/60 second operation
  • an image in the non-avalanche multiplication mode is also output in 1/60 second operation. Is done.
  • the image in the avalanche multiplication mode and the image in the non-avalanche multiplication mode are added in the frame memory, and the obtained image is 1 / It is possible to display in 30 seconds.
  • each processing unit included in the imaging apparatus or camera system according to the above embodiment is typically realized as an LSI that is an integrated circuit. These may be individually made into one chip, or may be made into one chip so as to include a part or all of them.
  • circuits are not limited to LSI, and may be realized by a dedicated circuit or a general-purpose processor.
  • An FPGA Field Programmable Gate Array
  • reconfigurable processor that can reconfigure the connection and setting of circuit cells inside the LSI may be used.
  • a part of the functions of the camera system according to the above embodiment may be realized by a processor such as a CPU executing a program.
  • division of functional blocks in the block diagram is an example, and a plurality of functional blocks can be realized as one functional block, a single functional block can be divided into a plurality of functions, or some functions can be transferred to other functional blocks. May be.
  • functions of a plurality of functional blocks having similar functions may be processed in parallel or time-division by a single hardware or software.
  • the imaging device has been described based on the embodiment, but the present disclosure is not limited to this embodiment. Unless it deviates from the gist of the present disclosure, various modifications conceived by those skilled in the art have been made in this embodiment, and forms constructed by combining components in different embodiments are also within the scope of one or more aspects. May be included.
  • the imaging device is suitable for a surveillance camera or a vehicle-mounted camera that requires a wide dynamic range when used outdoors. When used indoors, it can also be applied to fluorescence observation or factory monitoring. Further, in the medical field, if the imaging apparatus according to the present disclosure is used for an endoscope, a small-scale light source is sufficient, so that a more compact camera can be developed. Furthermore, in an X-ray camera used for digital X-rays or the like, imaging can be performed with less X-ray irradiation, so that the patient's exposure can be reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

撮像装置（１００）は、（ｉ）第１の垂直走査期間で第１のフレームの露光期間を設け、第２の垂直走査期間で第１のフレームの読み出し期間を設けた後、第３の垂直走査期間で第２のフレームの露光期間を設ける前の第１のタイミングで又は、（ｉｉ）第１の垂直走査期間で第１のフレームの露光期間を設けた後、第２の垂直走査期間で第１のフレームの読み出し期間と第２のフレームの露光期間を同時に設ける前の第２のタイミングで、前記アバランシェフォトダイオード（ＡＰＤ）の増倍率を変更する。

Description

撮像装置及びそれを備えたカメラシステム
　本開示は、撮像装置及びそれを備えたカメラシステムに関する。
　近年、医療、バイオ、及び放射線計測などのさまざまな分野で、１フォトンに至る微弱光を正確に計測する微弱光センサが必要とされている。現在、微弱光センサとして光電子増倍管（Ｐｈｏｔｏｍｕｌｔｉｐｌｉｅｒ　Ｔｕｂｅ；ＰＭＴ）が広く利用されている。しかし、真空管デバイスであるＰＭＴは、小さくても１０ｍｍ×１０ｍｍほどの大きさであるため多画素化が難しい。また、ＰＭＴを用いてイメージングを行うには、被写体をＸＹ面内で走査するなどの方法により、被写体の各点の情報を集めてから画像化する処理が必要であるため、リアルタイムの撮影は難しい。そのような中、微弱光センサの多画素化と高速化を同時に実現するために固体素子化が要望されている。
　１フォトンという微弱光を検出できる撮像装置は、受光素子にアバランシェフォトダイオードを用いることが多い。アバランシェフォトダイオードにフォトンが入射すると、電子・正孔対が生成される。生成された電子と正孔が各々高電界で加速され、この電子と正孔が次々と雪崩のように衝突電離を引き起こして新たな電子・正孔対が生成される。この内部増幅作用により感度が高められるため、微弱光検出が求められる場合にアバランシェフォトダイオードが用いられることが多い。
　アバランシェフォトダイオードの動作モードには、逆バイアス電圧を降伏電圧（ブレークダウン電圧）未満で動作させるリニアモードと、逆バイアス電圧を降伏電圧以上で動作させるガイガーモードとがある。リニアモードでは、生成される電子・正孔対の割合よりも消滅する（高電解領域から出る）電子・正孔対の割合が大きく、アバランシェ現象は自然に止まる。出力電流は、入射光量にほぼ比例し、入射光量の測定に用いられる。ガイガーモードでは、増倍率が非常に高く、単一フォトンの入射でもアバランシェ現象を起こすことができるので、シングルフォトンアバランシェダイオード（ＳＰＡＤ：Ｓｉｎｇｌｅ　Ｐｈｏｔｏｎ　Ａｖａｌａｎｃｈｅ　Ｄｉｏｄｅ）と呼ばれこともある。アバランシェ現象を停止させるには、逆バイアス電圧を降伏電圧以下に下げる必要がある。
　例えば、特許文献１に係る光検出器は、アレイ状に配置された上記のアバランシェフォトダイオードと、ＣＭＯＳイメージセンサで用いられる読み出し回路とを備え、アバランシェフォトダイオードに印加する電圧によって増倍率の制御を行っている。
国際公開第２０１４／０９７５１９号
　特許文献１に係る光検出器においては、アバランシェ現象における増倍率を制御できるとしているが、増倍率の制御タイミング等の詳細については開示されていない。
　本開示は、上記課題に鑑み、暗い領域や明るい領域が混在するシーンを同時に撮影できるように、アバランシェフォトダイオードの増倍率を実質シームレスに切り替えできる撮像装置及びそれを備えたカメラシステムを提供する。
　本開示に係る撮像装置は、行列状に複数の画素が配列された画素アレイと、制御回路とを備え、前記画素アレイは、アバランシェフォトダイオードと、前記アバランシェフォトダイオードで発生した信号電荷を蓄積する電荷蓄積部と、前記電荷蓄積部を初期化するリセットトランジスタと、前記アバランシェフォトダイオードと前記電荷蓄積部とを接続する転送トランジスタと、前記信号電荷を電圧に変換する増幅トランジスタとを有し、前記制御回路は、前記アバランシェフォトダイオードに接続され、（ｉ）第１の垂直走査期間で第１のフレームの露光期間を設け、第２の垂直走査期間で第１のフレームの読み出し期間を設けた後、第３の垂直走査期間で第２のフレームの露光期間を設ける前の第１のタイミングで又は、（ｉｉ）第１の垂直走査期間で第１のフレームの露光期間を設けた後、第２の垂直走査期間で第１のフレームの読み出し期間と第２のフレームの露光期間を同時に設ける前の第２のタイミングで、前記アバランシェフォトダイオードの増倍率を変更する。
　例えば、前記制御回路は、予め設定した閾値と前記画素アレイを含むイメージセンサの出力値を比較し、比較結果によって、増倍率を変更してもよい。
　例えば、前記制御回路は、前記複数の画素の全てに対して前記増倍率を同時に変更してもよい。
　例えば、前記制御回路が、前記第１のタイミングで前記増倍率を変更する場合において、前記露光期間は、行毎にローリング駆動する時間として決定されていてもよい。
　例えば、前記制御回路が、前記第１のタイミングで前記増倍率を変更する場合において、前記露光期間は、全画素同時にグローバル駆動する時間として決定されてもよい。
　例えば、前記制御回路は、増倍率の変更を２垂直走査期間おきに行い、増倍率の異なる前記信号電荷からなる２つの画像を２垂直走査期間おきに交互に出力してもよい。
　例えば、前記制御回路は、増倍率の変更を２垂直走査期間おきに行い、増倍率の異なる前記信号電荷からなる２つの画像を合成して、１つの画像を出力してもよい。
　例えば、前記制御回路が、前記第２のタイミングで前記増倍率を変更する場合において、前記画素アレイは、さらに、前記電荷蓄積部と前記増幅トランジスタとの間に配置されたメモリ素子と、前記電荷蓄積部と前記メモリ素子との間に配置された読み出しトランジスタとを備え、前記露光期間は、全画素で同じであり、前記露光期間中、前記読み出しトランジスタはオフされており、信号の読み出しが行われてもよい。
　例えば、前記制御回路は、増倍率の変更を１垂直走査期間おきに行い、前記撮像装置は、増倍率の異なる前記信号電荷からなる２つの画像を１垂直走査期間おきに交互に出力してもよい。
　例えば、前記制御回路は、増倍率の変更を１垂直走査期間おきに行い、前記撮像装置は、増倍率の異なる前記信号電荷からなる２つの画像を合成して、１つの画像を出力してもよい。
　また、本開示に係る撮像装置は、行列状に複数の画素が配列された画素アレイと、制御回路とを備え、前記画素アレイは、ウェル領域に設けられたアバランシェフォトダイオードと、前記アバランシェフォトダイオードで発生した信号電荷を蓄積する電荷蓄積部と、前記電荷蓄積部を初期化するリセットトランジスタと、前記アバランシェフォトダイオードと前記電荷蓄積部とを接続する転送トランジスタと、前記信号電荷を電圧に変換する増幅トランジスタとを有し、前記制御回路は、前記リセットトランジスタのドレイン電位と、前記リセットトランジスタのゲート電位と、前記転送トランジスタのゲート電位と、前記ウェル領域の電位を行単位で制御する。
　例えば、前記制御回路は、予め設定した閾値と前記画素アレイを含むイメージセンサの出力値を比較し、比較結果によって、前記信号電荷の増倍率を変更してもよい。
　例えば、前記アバランシェフォトダイオードの露光期間は、行毎に決定され、前記露光期間の終了後に、行毎に信号が読み出され、前記読み出し期間の終了後、次の露光期間の開始前に、前記制御回路が増倍率の変更を行ってもよい。
　例えば、前記撮像装置は、増倍率の異なる前記信号電荷からなる２つの画像を１垂直走査期間おきに交互に出力してもよい。
　例えば、前記撮像装置は、増倍率の異なる前記信号電荷からなる２つの画像を合成した１つの画像を出力してもよい。
　また、本開示に係るカメラシステムは、本開示に係る撮像装置と、前記撮像装置と接続された信号処理回路とを備え、前記信号処理回路は、前記撮像装置からの出力に基づいて照度検出を行い、前記照度検出の結果に基づく信号を、前記制御回路に出力する。
　本開示によれば、暗い環境下や明るい環境下を問わず撮像可能とするために、暗い環境用と明るい環境用に予め電圧を用意しておき、撮像装置で自動的に電圧をシームレスに切り替えることで、暗い被写体から明るい被写体まで広ダイナミックレンジな画像を写し出すことができる。
図１は、第１の実施形態に係る撮像装置の回路ブロック図である。 図２は、第１の実施形態に係る撮像装置の断面図である。 図３は、第１の実施形態に係るコモン電極の電圧切り替えに関する模式図である。 図４は、第１の実施形態に係るコモン電極の電圧切り替えに関する模式図である。 図５は、第１の実施形態に係る撮像装置の駆動例に関する模式図である。 図６Ａは、第１の実施形態に係る画素回路の露光開始時の駆動タイミングチャートである。 図６Ｂは、第１の実施形態に係る露光終了時の駆動タイミングチャートである。 図７は、第１の実施形態に係る撮像装置を備えるカメラシステムの模式図である。 図８Ａは、入射フォトン数と撮影モードの切り替え例を示す模式図である。 図８Ｂは、入射フォトン数と撮影モードの切り替え例を示す模式図である。 図９は、第１の実施形態に係る撮像装置の駆動例に関する模式図である。 図１０は、第１の実施形態に係る撮像装置の出画までのシーケンス例を示す模式図である。 図１１は、第１の実施形態の変形例に係る撮像装置の回路ブロック図である。 図１２は、第１の実施形態の変形例に係る撮像装置の駆動例に関する模式図である。 図１３Ａは、第１の実施形態の変形例に係る画素回路の露光開始時の駆動タイミングチャートである。 図１３Ｂは、第１の実施形態の変形例に係る露光終了時の駆動タイミングチャートである。 図１４は、第１の実施形態の変形例に係る撮像装置の出画までのシーケンス例を示す模式図である。 図１５は、第２の実施形態に係る撮像装置の回路ブロック図である。 図１６は、第２の実施形態に係る撮像装置の断面図である。 図１７は、第２の実施形態に係る電圧値の一例を示す図である。 図１８は、第２の実施形態に係る撮像装置を備えるカメラシステムの模式図である。 図１９は、被写体照度に関する模式図である。 図２０は、第２の実施形態に係る撮像装置の行単位の撮影モードの切り替え例を示す模式図である。 図２１は、第２の実施形態に係る撮像装置の駆動例に関する模式図である。 図２２は、第２の実施形態に係る撮像装置の出画までのシーケンス例を示す模式図である。
　以下、本開示に係る実施形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本開示の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、より好ましい形態を構成する任意の構成要素として説明される。
　（第１の実施形態）
　まず、図１を参照しながら、本実施形態に係る撮像装置１００に含まれる単位画素回路を説明する。なお、本明細書および図中において、フローティングディフュージョンをＦＤと略称で記す。本実施形態に係る撮像装置１００の画素回路１１０は、入射するフォトンをアバランシェフォトダイオードで捉え、捉えたフォトンによって発生した電荷をＦＤに蓄積保持し、その状態のＦＤの電位をソースフォロア回路で増幅して出力する。
　図１に示すように、撮像装置１００は、イメージセンサ１０１と、制御回路１０２とを備える。イメージセンサ１０１は、画素アレイ１０３と、垂直走査回路１０４と、相関二重サンプリング回路（ＣＤＳ）１０５と、水平走査回路１０６と、出力アンプ１０７とを含む。画素アレイ１０３は、行列状に配置された複数の画素回路１１０を含む。各画素回路１１０は、アバランシェフォトダイオードＡＰＤと、リセットトランジスタＭＲＥＳと、転送トランジスタＭＴＧと、増幅トランジスタＭＳＦと、行選択トランジスタＭＳＥＬと、ＦＤとを含む。
　リセットトランジスタＭＲＥＳは、ＦＤの電位をリセットドレイン電位ＶＲＳＤに設定することによって、ＦＤを初期化する。転送トランジスタＭＴＧは、アバランシェフォトダイオードＡＰＤとＦＤとを接続する。ソースフォロア回路は、画素電源ＰＩＸＶＤＤと増幅トランジスタＭＳＦとロードトランジスタＭＬＧとからなる。このソースフォロア回路は、ＦＤに蓄積した電荷によるＦＤの電位を増幅して出力する。行選択トランジスタＭＳＥＬがＯＮすることで、垂直信号線ＳＩＧＮＡＬから画素信号が出力される。なお、行選択トランジスタＭＳＥＬが無くても、本実施形態に係る撮像装置１００を駆動させることは可能である。
　垂直走査回路１０４は、リセットトランジスタＭＲＥＳを制御するリセット信号ＲＥＳＥＴと、転送トランジスタＭＴＧを制御する転送信号ＴＲＡＮと、行選択トランジスタＭＳＥＬを制御する行セレクト信号ＳＥＬとをｎ行、ｎ＋１行、ｎ＋２行の順序で出力する。
　なお、画素回路１１０において、リセットトランジスタＭＲＥＳ、及び増幅トランジスタＭＳＦを含む各種トランジスタのいずれか、あるいは、全てが単位画素内で共有されてもよい。
　制御回路１０２は、アバランシェフォトダイオードＡＰＤのアノードと接続されている。制御回路１０２は、電圧スイッチ（Ｖｏｌｔａｇｅ　ｓｗｉｔｃｈ）であり、アバランシェフォトダイオードＡＰＤの増倍率を変更する。本実施形態では、制御回路１０２は、アバランシェフォトダイオードＡＰＤに、アバランシェ増倍を行わずに撮像するための電圧ＶＰＤ、又は、アバランシェ増倍を行って撮像するための電圧ＶＡＰＤのいずれかを出力する。前者を非アバランシェ増倍モード、後者をアバランシェ増倍モードと呼ぶことがある。以下、電圧ＶＰＤおよび電圧ＶＡＰＤを総称して、電圧ＶＡと呼ぶことがある。本実施形態では、電圧ＶＡＰＤと電圧ＶＰＤの差を２Ｖと仮定して説明する。例えば、電圧ＶＰＤは－２５Ｖであり、電圧ＶＡＰＤは－２７Ｖである。また、アバランシェフォトダイオードＡＰＤのブレークダウン電圧ＶＢＤは、例えば、－２６Ｖである。ここで、｜ＶＰＤ｜＜｜ＶＢＤ｜であり、｜ＶＡＰＤ｜＞｜ＶＢＤ｜である。なお、制御回路１０２は、電圧ＶＰＤと電圧ＶＡＰＤの２種類に限らず、用途に応じて３種類以上の電源を有していても良い。
　制御回路１０２の構成は、本実施形態に限らず、アバランシェフォトダイオードＡＰＤの増倍率を変更することができる構成であればよい。例えば、アバランシェフォトダイオードＡＰＤが単一の電源に接続されており、制御回路１０２は、当該単一の電源からアバランシェフォトダイオードＡＰＤに供給される電圧を決定してもよい。また、本実施形態において、制御回路１０２は、イメージセンサ１０１の外側に別途設けられているが、イメージセンサ１０１内に設けられても良い。
　図２は、図１に示す画素回路１１０の断面図である。図中のコモン電極１２１はメタル電極である。制御回路１０２は、コモン電極１２１に上記の電圧ＶＡＰＤまたは電圧ＶＰＤを印加する。光は、断面図の下方（コモン電極１２１のｐ＋層１２２と反対側）から入射する。そして上述した電源印加により、この光は、ｐ＋層１２２、ｐ－層１２３において順に光電変換される。また、ｐ層１２４とｎ層１２５とでアバランシェフォトダイオードＡＰＤが形成される。ｎ層１２５に蓄積された電荷は、その後、転送トランジスタＭＴＧを介してＦＤに転送される。なお、各半導体層の導電型に関して、ｐ型とｎ型を入れ替えても良い。
　図３に示すように、制御回路１０２から、コモン電極１２１を介して、画素エリアｐ＋層１２２の全てに電圧ＶＡが供給される。図４に示すように、画素アレイ１０３全体に電圧ＶＡを均等に印加できるように、画素アレイ１０３の４方向（例えば、４隅）から電圧ＶＡが印加されることが好ましい。
　次に図５を用いて、アバランシェフォトダイオードＡＰＤに印加する電圧ＶＡを切り替える（変更する）タイミングについて説明する。図５は、全画素の電圧を切り替え、ローリング露光を行う場合の駆動例を示す図である。この場合、露光後に全画素の信号を出力するまで電源の切り替えをできないので、２垂直走査期間が１フレームに対応する。
　まず第１垂直走査期間ＶＳＣＡＮ１にて、垂直走査回路１０４から出力される信号により、ｎ行、ｎ＋１行、ｎ＋２行の順序（ローリング）で画素が露光を開始する。全ての行、つまり、全ての画素で露光が開始されたら、第１垂直ブランキング期間ＶＢＬＫ１に至る。
　次に第２垂直走査期間ＶＳＣＡＮ２にて、垂直走査回路１０４から出力される信号により、ｎ行、ｎ＋１行、ｎ＋２行の順序で露光が終了して、画素に蓄積された電荷がソースフォロア回路により読み出される。全ての画素の読み出しが完了したら、第２垂直ブランキング期間ＢＬＫ２に至る。
　この時の第２垂直ブランキング期間ＢＬＫ２において、制御回路１０２は、アバランシェフォトダイオードＡＰＤに印加される電圧ＶＡを、アバランシェ増倍で動作する電圧ＶＡＰＤまたは非アバランシェ増倍で動作する電圧ＶＰＤに切り替える。
　第３垂直走査期間ＶＳＣＡＮ３では第１垂直走査期間ＶＳＣＡＮ１と同じ動作が行われ、第４垂直走査期間ＶＳＣＡＮ４では第２垂直走査期間ＶＳＣＡＮ２と同じ動作が行われる。以後は、後述するようにシーンに応じて、所望のタイミングで電圧ＶＡを切り替えるように制御すれば良い。露光時間で１垂直走査期間を要し、読み出しでさらに１垂直走査期間を要するため、画素信号の出力は２垂直走査期間のうちの１垂直走査期間のみとなる。
　次に、図６を用いて、露光開始時のリセット動作および露光終了後の読み出し動作を説明する。
　図６Ａに画素信号のリセット状態を垂直信号線ＳＩＧＮＡＬに出力する駆動例を示す。リセットトランジスタＭＲＥＳがＯＮすることで、ＦＤが初期化される。ここで、リセットトランジスタＭＲＥＳがＯＮしている間に転送トランジスタＭＴＧもＯＮすることによって、アバランシェフォトダイオードＡＰＤも初期化（空乏化）することができる。
　図６Ｂに画素信号の蓄積電荷信号を垂直信号線ＳＩＧＮＡＬに出力する駆動例を示す。リセットトランジスタＭＲＥＳがＯＮすることによって、ＦＤの電位が初期化される。その後、リセットトランジスタＭＲＥＳがＯＦＦしている間に、転送トランジスタＭＴＧがＯＮすることによって、アバランシェフォトダイオードＡＰＤに蓄積した信号電荷がＦＤに転送される。
　相関二重サンプリング回路１０５は、図６Ａのリセットレベルと図６Ｂの信号レベルとの差分ΔＶを検出する。水平走査回路１０６は、このノイズが除去された信号を列の順序で出力アンプ１０７へ転送する。出力アンプ１０７は、この信号を外部へ出力する。
　図７に示すカメラシステム１３０の例を用いて、アバランシェフォトダイオードＡＰＤに印加する電圧ＶＡを、アバランシェ増倍で動作する電圧ＶＡＰＤ、又は、非アバランシェ増倍で動作する電圧ＶＰＤのいずれに設定するかについて説明する。
　カメラシステム１３０は、イメージセンサ１０１と、制御回路１０２と、アナログフロントエンド（ＡＦＥ）１３１と、信号処理回路１３２と、タイミングジェネレータ（ＴＧ）１３３とを備える。
　イメージセンサ１０１は、画素信号ＳＥＮＳ－ＯＵＴをアナログフロントエンド１３１に出力する。アナログフロントエンド１３１は、ＣＤＳ回路及びＡＧＣ（ゲインコントロールアンプ回路）を含み、画素信号ＳＥＮＳ－ＯＵＴから検出した信号成分にゲインを掛けた信号である信号ＡＦＥ－ＯＵＴを出力する。信号処理回路１３２は、例えば、信号処理ＬＳＩであり、Ａ／Ｄ部１３４と、Ｙ／Ｃ処理部１３５と、符号化部１３６と、照度検出部１３７とを含む。Ａ／Ｄ部１３４は、アナログ信号である信号ＡＦＥ－ＯＵＴをデジタル信号に変換する。Ｙ／Ｃ処理部１３５は、Ａ／Ｄ部１３４で得られたデジタル信号にＹ／Ｃ処理を行う。符号化部１３６は、Ｙ／Ｃ処理部１３５で得られた信号を符号化することで信号ＨＤＭＩを生成する。照度検出部１３７は、Ｙ／Ｃ処理部１３５で得られた信号を用いて照度を検出する。
　具体的には、信号処理回路１３２は、信号ＡＦＥ－ＯＵＴの輝度レベルと、信号処理回路１３２に予め設定された閾値レベルとを比較することで、低照度で撮影しているか、高照度で撮影しているかを判断する。信号処理回路１３２は、低照度で撮像していると判断した場合には、ブランキング期間において、電圧ＶＡをアバランシェ増倍モードで動作する電圧ＶＡＰＤに切り替えるように指示する電源切替回路制御信号ＶＯＬ－ＣＮＴＬを出力する。また、信号処理回路１３２は、高照度で撮像していると判断した場合には、ブランキング期間において、電圧ＶＡを非アバランシェ増倍モードで動作する電圧ＶＰＤに切り替えるように指示する電源切替回路制御信号ＶＯＬ－ＣＮＴＬを出力する。
　一例として、図８Ａ及び図８Ｂに示すように、１画素あたり２フォトンが入射したときの輝度レベルを、０．１Ｌｕｘと定義した場合、画素信号ＳＥＮＳ－ＯＵＴの出力電圧がＳｗｉｔｃｈｉｎｇ　ｌｅｖｅｌの電圧より低いときに、アバランシェフォトダイオードＡＰＤに印加する電圧ＶＡが、アバランシェ増倍で動作する電圧ＶＡＰＤに設定される。一方、画素信号ＳＥＮＳ－ＯＵＴの出力電圧がＳｗｉｔｃｈｉｎｇ　ｌｅｖｅｌの電圧より高いときは、制御回路１０２は、非アバランシェ増倍モードで動作する電圧ＶＰＤをアバランシェフォトダイオードＡＰＤに印加する。
　なお、画素信号ＳＥＮＳ－ＯＵＴの出力電圧を基準に動作モードを判定するのではなく、イメージセンサ１０１への入射光照度又はフォトン数に基づき動作モードを判定してもよい。この場合、例えば、入射光照度又はフォトン数を検知する装置が別途設けられ、信号処理回路１３２は、この装置からの検出結果を用いて電源切替回路制御信号ＶＯＬ－ＣＮＴＬを出力する。
　別の露光方法として、図９に示すようにグローバルに露光を行っても良い。図９を用いて、全画素の電圧を切り替え、全画素同時のグローバル駆動を採用した動作シーケンスを説明する。この場合も露光後に全画素の信号を出力するまで電源の切り替えをできないので、２垂直走査期間が１フレームに対応する。
　まず第１垂直走査期間ＶＳＣＡＮ１にて、垂直走査回路１０４から全画素に信号が出力されることで画素の露光が開始する。その後、全画素の露光が終了してから、第１垂直ブランキング期間ＢＬＫ１に至る。
　次に第２垂直走査期間ＶＳＣＡＮ２にて、垂直走査回路１０４から出力される信号により、ｎ行、ｎ＋１行、ｎ＋２行の順序で画素に蓄積された電荷がソースフォロア回路により読み出される。全ての画素の読み出しが完了したら、第２垂直ブランキング期間ＢＬＫ２に至る。
　この時の第２垂直ブランキング期間ＢＬＫ２において、制御回路１０２は、アバランシェフォトダイオードＡＰＤに印加する電圧ＶＡを、アバランシェ増倍で動作する電圧ＶＡＰＤまたは非アバランシェ増倍で動作する電圧ＶＰＤに切り替える。
　第３垂直走査期間ＶＳＣＡＮ３では第１垂直走査期間ＶＳＣＡＮ１と同じ動作が行われ、第４垂直走査期間ＶＳＣＡＮ４では第２垂直走査期間ＶＳＣＡＮ２と同じ動作が行われる。以後は、後述するようにシーンに応じて、所望のタイミングで電圧ＶＡを切り替えるように制御すれば良い。露光時間で１垂直走査期間を要し、読み出しでさらに１垂直走査期間を要するため、画素信号の出力は２垂直走査期間のうちの１垂直走査期間のみとなる。ローリング露光と比較して、グローバル、つまり、全画素同時に露光することで、被写体の同時性が保たれる。これにより、高速移動物体撮像時の被写体歪が解消される。
　本実施形態では、アバランシェ増倍モードの画像と、非アバランシェ増倍モードの画像とが交互に２垂直走査期間のうちの１垂直走査期間で出力されている。図１０は、全画素の電圧を切り替え、ローリング露光又はグローバル露光を行う場合のシーケンス例を示す図である。撮像装置１００の１垂直走査期間が１／６０秒である場合、１／３０秒間の動作でアバランシェ増倍モードの画像が出力され、１／３０秒間の動作で非アバランシェ増倍モードの画像も出力される。両モードの画像を交互に出力することで、出力された画像が、人の目の動体視力により広ダイナミックレンジな画像として認識される可能性はあるものの、静止画ではそれぞれ別の画像であるので、各々の画像自体は、広ダイナミックレンジな画像とはならない。
　そこで本実施形態では、アバランシェ増倍モードの画像と、非アバランシェ増倍モードの画像とをフレームメモリにおいて加算することで１つの画像を生成し、生成された画像を１／１５秒間隔で出力する。撮像装置１００の１垂直走査期間である１／６０秒の４倍の時間で撮像することになるが、広ダイナミックレンジな画像が出力できる。
　（第１の実施形態の変形例）
　また、グローバル露光では、図１１に示す画素回路１１０Ａのようにメモリ素子ＭＥＭを設けることで、アバランシェ増倍モードと非アバランシェ増倍モードとを切り替えて撮像する際の撮像時間の短縮が可能になる。
　図１１は、本変形例に係る撮像装置１００Ａの回路図である。図１１に示す回路図では、メモリ素子ＭＥＭの他に全画素のＦＤをリセットするためのＡＬＬＲＥＳＥＴ信号と、ＡＬＬＲＥＳＥＴトランジスタＭＡＬＬＲＥＳと、ＦＤからメモリ素子ＭＥＭへ信号を転送するためのＭＥＭＴＲＡＮ信号と、読み出しトランジスタＭＲＥＡＤとが追加されている。
　図１２は、全画素の電圧を切り替え、グローバル露光を行う場合の駆動例を示す図である。画素内にメモリ素子ＭＥＭを設けたことで、メモリからの読み出し動作と露光動作を完全に切り離すことができ、図１２に示すように１垂直走査期間前に露光した画像を読み出すと同時に１垂直走査期間前の露光モードと異なるモードで露光ができる。例えば、第２垂直走査期間ＶＳＣＡＮ２ではアバランシェ増倍モードで露光した画像を読み出しつつ、非アバランシェ増倍モードで露光している。第３垂直走査期間ＶＳＣＡＮ３では非アバランシェ増倍モードで露光した画像を読み出しつつ、アバランシェ増倍モードで露光している。
　図１３ＡにＦＤおよびアバランシェフォトダイオードＡＰＤに蓄積した画素信号をリセットする駆動例を示す。ＡＬＬＲＥＳＥＴトランジスタがＯＮしてＦＤが初期化され、ＡＬＬＲＥＳＥＴトランジスタがＯＮしている間に全画素の転送トランジスタＭＴＧもＯＮすることによって、アバランシェフォトダイオードＡＰＤも初期化（空乏化）される。その後、露光が開始され、アバランシェフォトダイオードＡＰＤで光電変換が始まる。
　図１３Ｂは、アバランシェフォトダイオードＡＰＤに蓄積した画素信号を読み出す駆動例を示す。ＡＬＬＲＥＳＥＴトランジスタＭＡＬＬＲＥＳがＯＮして全画素のＦＤが初期化される。その後全画素の転送トランジスタＭＴＧがＯＮして、ＦＤに画素信号が転送される。その後全画素の読み出しトランジスタＭＲＥＡＤがＯＮして、メモリ素子ＭＥＭに画素信号が転送される。この後、垂直走査回路１０４は、リセットトランジスタＭＲＥＳを制御するリセット信号ＲＥＳＥＴ、及び行選択トランジスタＭＳＥＬを制御する行セレクト信号ＳＥＬをｎ行、ｎ＋１行、ｎ＋２行の順序で出力する。
　相関二重サンプリング回路１０５は、行セレクト信号ＳＥＬがＯＮした直後に垂直信号線ＳＩＧＮＡＬに出力された電圧と、その後リセットトランジスタＭＲＥＳがＯＮすることによって、メモリ素子ＭＥＭが初期化されたときに出力される電圧との差ΔＶを検出することで信号成分を得る。水平走査回路１０６は、得られた信号を列の順序で出力アンプ１０７へ転送し、出力アンプ１０７は、転送された信号を外部へ出力する。
　図１４は、全画素の電圧を切り替え、グローバル露光を行う場合のシーケンス例を示す図である。図１４に示す駆動によって、１垂直走査期間で１画像を出力することが可能になるため、先のローリング駆動よりも動画のフレームレートを２倍に向上できる。
　（第２の実施形態）
　アバランシェフォトダイオードＡＰＤに印加する電圧ＶＡを非アバランシェ増倍で動作する電圧ＶＰＤに固定しておき、画素下ウェル電位を変化させて、アバランシェフォトダイオードＡＰＤの両端に印加される電圧を切り替えることでも、アバランシェ増倍モードと非アバランシェ増倍モードとを切り替えることができる。これは、ウェル電位を変化させると、アバランシェフォトダイオードＡＰＤのカソード側の電圧も、それに比例して変化することを利用している。アバランシェフォトダイオードＡＰＤのカソード側とアノード側との電位差がブレークダウンＶＢ電圧を超えれば、アバランシェフォトダイオードＡＰＤをアバランシェ増倍モードに遷移させることができる。
　図１５は、本実施形態に係る撮像装置１００Ｂの回路図である。図１６は、本実施形態に係る撮像装置１００Ｂの断面図である。これらの図を参照して、本実施形態に係る撮像装置１００Ｂの動作について説明する。本実施形態と第１の実施形態との主な相違点は、制御回路１０２Ｂが、リセットドレイン電圧ＶＲＳＤとして供給される電圧ＶＢとウェル電圧ＰＷＣＯＮとして供給される電圧ＶＣとを、それぞれ切り替えて変化させる点である。
　制御回路１０２Ｂは、アバランシェ増倍モードで動作させる場合は、電圧ＶＢに電圧ＶＲＳＨを供給し、電圧ＶＣに電圧ＶＷＨを供給し、非アバランシェ増倍モードで動作させる場合には、電圧ＶＢに電圧ＶＲＳＬを供給し、電圧ＶＣに電圧ＶＷＬを供給する。なお、本実施形態では、図１７に示すように、その電圧差を２Ｖと仮定して、電圧ＶＲＳＨは５Ｖ、電圧ＶＲＳＬは３Ｖ、電圧ＶＷＨは２Ｖ、電圧ＶＷＬは０Ｖと設定した。また、行走査で各行独立に電圧を変化させるため、イメージセンサ１０１Ｂにおいて、各電圧の供給源にドライブ能力の高いバッファ回路１４１～１４４を挿入している。
　制御回路１０２Ｂは、アバランシェ増倍モードで動作させる場合は、ウェル電圧ＰＷＣＯＮを電圧ＶＷＨに設定するようにドライブ回路であるバッファ回路１４４の電源に電圧ＶＷＨを供給する。その他に、リセットドレイン電位ＶＲＳＤが電圧ＶＲＳＨに設定される。この時のパルス信号であるリセット信号ＲＥＳＥＴと転送信号ＴＲＡＮのＯＮ時のパルス高は、そのドライブ回路であるバッファ回路１４２及び１４３の電源に電圧ＶＲＳＨが供給されることで、電圧ＶＲＳＨと同等となる。同じくリセットドレイン電圧ＶＲＳＤのＯＮ時のパルス高も、そのバッファ回路１４１の電源に電圧ＶＲＳＨが供給されることで、電圧ＶＲＳＨと同等となる。アバランシェフォトダイオードＡＰＤのカソードには電圧ＶＷＨが印加され、一方の端子であるアノード側の電圧は電圧ＶＰＤで固定されている。これにより、この電位差がブレークダウンを超えて、電圧ＶＡＰＤ相当になることからアバランシェ動作に移行する。
　非アバランシェ増倍モードで動作させる場合は、制御回路１０２Ｂは、ウェル電圧ＰＷＣＯＮを電圧ＶＷＬに設定するとともに、リセットドレイン電圧ＶＲＳＤを電圧ＶＲＳＬに設定する。この時パルス信号であるリセット信号ＲＥＳＥＴと転送信号ＴＲＡＮのＯＮ時のパルス高は、そのバッファ回路１４２及び１４３の電源に電圧ＶＲＳＬが供給されることで、電圧ＶＲＳＬと同等となる。同じくリセットドレイン電圧ＶＲＳＤのＯＮ時のパルス高も、そのバッファ回路１４１の電源に電圧ＶＲＳＬが供給されることで、電圧ＶＲＳＬと同等となる。同じくウェル電圧ＰＷＣＯＮのＯＮ時のパルス高も、そのバッファ回路１４４の電源に電圧ＶＷＬが供給されることで、電圧ＶＷＬと同等となる。また、アバランシェフォトダイオードＡＰＤのカソードには通常電圧ＶＲＳＬが印加される。一方アノード側の端子は電圧ＶＰＤで固定しており、この電位差が電圧ＶＰＤ相当になることから非アバランシェ動作モードに移行する。
　図１８は、アバランシェ動作モードと非アバランシェ動作モードとの切り替えを行うカメラシステム１３０Ｂの例を示す図である。アナログフロントエンド１３１は、イメージセンサ１０１Ｂから出力された画素信号ＳＥＮＳ－ＯＵＴから検出した信号成分にゲインを掛けることで信号ＡＦＥ－ＯＵＴを生成する。信号処理回路１３２は、信号ＡＦＥ－ＯＵＴの輝度レベルと、信号処理回路１３２に予め設定された閾値レベルと比較することで、低照度で撮影しているか、高照度で撮影しているかを判断する。信号処理回路１３２は、低照度で撮像していると判断した場合には、電圧ＶＢにアバランシェ増倍で動作する電圧ＶＲＳＨを供給され、電圧ＶＣに電圧ＶＷＨが供給されるように指示する電源切替回路制御信号ＶＯＬ－ＣＮＴＬを出力する。
　一例として、図１９に示すように低照度と高照度との境界を０．１Ｌｕｘと定義すると、入射光の照度が、０．１Ｌｕｘよりも低いときは、電圧ＶＢにアバランシェ増倍モードの電圧ＶＲＳＨが供給され、電圧ＶＣに電圧ＶＷＨが供給される。入射光の照度が、０．１Ｌｕｘよりも高いときは電圧ＶＢに非アバランシェ増倍モードで動作する電圧ＶＲＳＬが供給され、電圧ＶＣに電圧ＶＷＬが供給される。
　図２０は、行毎に電圧を切り替え、ローリング駆動を行う場合を説明するための模式図である。各画素行に共通の電圧ＶＢと電圧ＶＣを供給するためにドライブ能力が必要になる。
　図２０に示すように、本実施形態においては、画素アレイ１０３に含まれる２次元に配置された複数の画素のうち、行方向の画素について、リセットドレイン電圧ＶＲＳＤ、リセット信号ＲＥＳＥＴ及び転送信号ＴＲＡＮが共有され、ウェル電圧ＰＷＣＯＮも共有されている。行方向に配置した配線には寄生容量Ｃと配線抵抗Ｒが存在するため、その時定数によって信号伝播が遅延する。そのため、行毎にバッファ回路１４１～１４４を設けることで遅延を抑止している。この構成にすることで第１の実施形態よりも高速に出画することが可能になる。
　図２１は、行毎に電圧を切り替え、ローリング駆動を行う場合の駆動例を示す図である。図２１に示すように、アバランシェフォトダイオードＡＰＤの露光時間の開始および終了が行毎の順次走査で決定される。露光時間終了後に、アバランシェフォトダイオードＡＰＤの信号が行毎の順次走査で読み出される。読み出し時間の終了直後に、制御回路１０２Ｂは、各行での増倍率の変更を行うことができる。なお、図２１は、動作の途中を示したものである。
　非アバランシェ動作モードでは、第１垂直走査期間ＶＳＣＡＮ１で露光が開始し、第２垂直走査期間ＶＳＣＡＮ２で読み出しが開始する。アバランシェ動作モードでは、第２垂直走査期間ＶＳＣＡＮ２で露光が開始し、第１垂直走査期間ＶＳＣＡＮ１で読み出しが開始する。従って、第１の実施形態のような露光時間で１垂直走査期間を要し、読み出しでさらに１垂直走査期間を要することはない。このように、行毎に信号を出力した後、すぐに電源を切り替えることができるので、フレームレートは１垂直走査期間のままにできる。
　本実施形態では、アバランシェ増倍で動作した際に得られた画像と、非アバランシェ増倍モードで動作した際に得られた画像とを交互に１垂直走査期間で切り替えて出力している。図２２は、行毎に電圧を切り替え、ローリング露光を行う場合のシーケンス例を示す図である。撮像装置１００Ｂの１垂直走査期間が１／６０秒である場合、１／６０秒間の動作でアバランシェ増倍モードの画像が出力され、１／６０秒間の動作で非アバランシェ増倍モードの画像も出力される。両モードの画像を交互に出力することで、広ダイナミックレンジな動画像として認識される。さらに両モードの画像を合成して一枚の画像を生成するために、アバランシェ増倍モードの画像と、非アバランシェ増倍モードの画像とをフレームメモリにおいて加算して、得られた画像を１／３０秒で出画することも可能である。
　以上、実施形態に係る撮像装置及びカメラシステムについて説明したが、本開示は、この実施の形態に限定されるものではない。
　また、上記実施形態に係る撮像装置又はカメラシステムに含まれる各処理部は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。
　また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
　また、上記実施形態に係る、カメラシステムの機能の一部を、ＣＰＵ等のプロセッサがプログラムを実行することにより実現してもよい。
　また、上記断面図等において、各構成要素の角部及び辺を直線的に記載しているが、製造上の理由により、角部及び辺が丸みをおびたものも本発明に含まれる。
　また、上記で用いた数字は、全て本開示を具体的に説明するために例示するものであり、本開示は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベル又はオン／オフにより表されるスイッチング状態は、本開示を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。
　また、ブロック図における機能ブロックの分割は一例であり、複数の機能ブロックを一つの機能ブロックとして実現したり、一つの機能ブロックを複数に分割したり、一部の機能を他の機能ブロックに移してもよい。また、類似する機能を有する複数の機能ブロックの機能を単一のハードウェア又はソフトウェアが並列又は時分割に処理してもよい。
　以上、一つまたは複数の態様に係る撮像装置について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれてもよい。
　本開示に係る撮像装置は、屋外で使われる場合は、広ダイナミックレンジを要求される監視カメラ又は車載カメラなどに適している。屋内で使われる場合は、蛍光観察又は工場内の監視などにも適用できる。また、医療分野では本開示に係る撮像装置を内視鏡に使用すれば小規模光源で済むので、より小型化したカメラを開発できる。さらに、デジタルレントゲンなどに使うＸ線カメラにおいては、より少ないＸ線照射で撮影できるので、患者の被爆量を軽減できる。
　１００、１００Ａ、１００Ｂ　撮像装置
　１０１、１０１Ｂ　イメージセンサ
　１０２、１０２Ｂ　制御回路
　１０３　画素アレイ
　１０４　垂直走査回路
　１０５　相関二重サンプリング回路
　１０６　水平走査回路
　１０７　出力アンプ
　１１０、１１０Ａ　画素回路
　１２１　コモン電極
　１２２　ｐ＋層
　１２３　ｐ－層
　１２４　ｐ層
　１２５　ｎ層
　１３０、１３０Ｂ　カメラシステム
　１３１　アナログフロントエンド
　１３２　信号処理回路
　１３３　タイミングジェネレータ
　１３４　Ａ／Ｄ部
　１３５　Ｙ／Ｃ処理部
　１３６　符号化部
　１３７　照度検出部
　１４１、１４２、１４３、１４４　バッファ回路
　ＡＰＤ　アバランシェフォトダイオード
　ＭＡＬＬＲＥＳ　ＡＬＬＲＥＳＥＴトランジスタ
　ＭＥＭ　メモリ素子
　ＭＬＧ　ロードトランジスタ
　ＭＳＦ　増幅トランジスタ
　ＭＴＧ　転送トランジスタ
　ＭＲＥＡＤ　読み出しトランジスタ
　ＭＲＥＳ　リセットトランジスタ
　ＭＳＥＬ　選択トランジスタ
　ＳＩＧＮＡＬ　垂直信号線

Claims (16)

  1. 　行列状に複数の画素が配列された画素アレイと、制御回路とを備え、
    　前記画素アレイは、
    　アバランシェフォトダイオードと、
    　前記アバランシェフォトダイオードで発生した信号電荷を蓄積する電荷蓄積部と、
    　前記電荷蓄積部を初期化するリセットトランジスタと、
    　前記アバランシェフォトダイオードと前記電荷蓄積部とを接続する転送トランジスタと、
    　前記信号電荷を電圧に変換する増幅トランジスタとを有し、
    　前記制御回路は、
    　前記アバランシェフォトダイオードに接続され、
    　（ｉ）第１の垂直走査期間で第１のフレームの露光期間を設け、第２の垂直走査期間で第１のフレームの読み出し期間を設けた後、第３の垂直走査期間で第２のフレームの露光期間を設ける前の第１のタイミングで又は、（ｉｉ）第１の垂直走査期間で第１のフレームの露光期間を設けた後、第２の垂直走査期間で第１のフレームの読み出し期間と第２のフレームの露光期間を同時に設ける前の第２のタイミングで、前記アバランシェフォトダイオードの増倍率を変更する
    　撮像装置。
  2. 　前記制御回路は、予め設定した閾値と前記画素アレイを含むイメージセンサの出力値を比較し、比較結果によって、前記増倍率を変更する
    　請求項１に記載の撮像装置。
  3. 　前記制御回路は、前記複数の画素の全てに対して前記増倍率を同時に変更する
    　請求項１又は２に記載の撮像装置。
  4. 　前記制御回路が、前記第１のタイミングで前記増倍率を変更する場合において、
    　前記露光期間は、行毎に決定されている
    　請求項１から３のいずれか１項に記載の撮像装置。
  5. 　前記制御回路が、前記第１のタイミングで前記増倍率を変更する場合において、
    　前記露光期間は、全画素で同じである
    　請求項１から３のいずれか１項に記載の撮像装置。
  6. 　前記制御回路は、増倍率の変更を２垂直走査期間おきに行い、
    増倍率の異なる前記信号電荷からなる２つの画像を２垂直走査期間おきに交互に出力する
    　請求項１から５のいずれか１項に記載の撮像装置。
  7. 　前記制御回路は、増倍率の変更を２垂直走査期間おきに行い、
    　増倍率の異なる前記信号電荷からなる２つの画像を合成して、１つの画像を出力する
    　請求項１から５のいずれか１項に記載の撮像装置。
  8. 　前記制御回路が、前記第２のタイミングで前記増倍率を変更する場合において、
    　前記画素アレイは、さらに、
    　前記電荷蓄積部と前記増幅トランジスタとの間に配置されたメモリ素子と、
    　前記電荷蓄積部と前記メモリ素子との間に配置された読み出しトランジスタとを備え、
    　前記露光期間は、全画素で同じであり、
    　前記露光期間中、前記読み出しトランジスタはオフされており、信号の読み出しが行われる
    　請求項１から３のいずれか１項に記載の撮像装置。
  9. 　前記制御回路は、増倍率の変更を１垂直走査期間おきに行い、
    　前記撮像装置は、増倍率の異なる前記信号電荷からなる２つの画像を１垂直走査期間おきに交互に出力する
    　請求項８に記載の撮像装置。
  10. 　前記制御回路は、増倍率の変更を１垂直走査期間おきに行い、
    　前記撮像装置は、増倍率の異なる前記信号電荷からなる２つの画像を合成して、１つの画像を出力する
    　請求項８に記載の撮像装置。
  11. 　行列状に複数の画素が配列された画素アレイと、制御回路とを備え、
    　前記画素アレイは、
    　ウェル領域に設けられたアバランシェフォトダイオードと、
    　前記アバランシェフォトダイオードで発生した信号電荷を蓄積する電荷蓄積部と、
    　前記電荷蓄積部を初期化するリセットトランジスタと、
    　前記アバランシェフォトダイオードと前記電荷蓄積部とを接続する転送トランジスタと、
    　前記信号電荷を電圧に変換する増幅トランジスタとを有し、
    　前記制御回路は、
    　前記リセットトランジスタのドレイン電位と、前記リセットトランジスタのゲート電位と、前記転送トランジスタのゲート電位と、前記ウェル領域の電位を行単位で制御する
    　撮像装置。
  12. 　前記制御回路は、予め設定した閾値と前記画素アレイを含むイメージセンサの出力値を比較し、比較結果によって、前記信号電荷の増倍率を変更する
    　請求項１１に記載の撮像装置。
  13. 　前記アバランシェフォトダイオードの露光期間は、行毎に決定され、
    　前記露光期間の終了後に、画素信号が行毎に読み出され、
    　前記読み出し期間の終了後、次の露光期間の開始前に、前記制御回路が増倍率の変更を行う
    　請求項１１又は１２に記載の撮像装置。
  14. 　前記撮像装置は、増倍率の異なる前記信号電荷からなる２つの画像を１垂直走査期間おきに交互に出力する
    　請求項１１から１３のいずれか１項に記載の撮像装置。
  15. 　前記撮像装置は、増倍率の異なる前記信号電荷からなる２つの画像を合成した１つの画像を出力する
    請求項１１から１３のいずれか１項に記載の撮像装置。
  16. 　請求項１から１５のいずれか１項に記載された撮像装置と、
    　前記撮像装置と接続された信号処理回路とを備え、
    　前記信号処理回路は、前記撮像装置からの出力に基づいて照度検出を行い、前記照度検出に基づく信号を、前記制御回路に出力する
    　カメラシステム。
PCT/JP2017/014186 2016-04-21 2017-04-05 撮像装置及びそれを備えたカメラシステム WO2017183451A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201780016626.3A CN108886591B (zh) 2016-04-21 2017-04-05 摄像装置以及具备该摄像装置的摄像机系统
JP2018513102A JP6573186B2 (ja) 2016-04-21 2017-04-05 撮像装置及びそれを備えたカメラシステム
EP17785793.5A EP3448018A4 (en) 2016-04-21 2017-04-05 IMAGING DEVICE AND CAMERA SYSTEM EQUIPPED WITH SAME
US16/121,972 US10469774B2 (en) 2016-04-21 2018-09-05 Imaging apparatus and camera system including the imaging apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662325621P 2016-04-21 2016-04-21
US62/325621 2016-04-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/121,972 Continuation US10469774B2 (en) 2016-04-21 2018-09-05 Imaging apparatus and camera system including the imaging apparatus

Publications (1)

Publication Number Publication Date
WO2017183451A1 true WO2017183451A1 (ja) 2017-10-26

Family

ID=60116749

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/014186 WO2017183451A1 (ja) 2016-04-21 2017-04-05 撮像装置及びそれを備えたカメラシステム

Country Status (5)

Country Link
US (1) US10469774B2 (ja)
EP (1) EP3448018A4 (ja)
JP (1) JP6573186B2 (ja)
CN (1) CN108886591B (ja)
WO (1) WO2017183451A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019189700A1 (ja) * 2018-03-30 2019-10-03 パナソニックＩｐマネジメント株式会社 光検出器
JP2020028115A (ja) * 2018-08-08 2020-02-20 キヤノン株式会社 撮像装置
WO2020045123A1 (ja) * 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距システム
JPWO2020196034A1 (ja) * 2019-03-26 2020-10-01
JP2021016070A (ja) * 2019-07-11 2021-02-12 日本放送協会 撮像素子及びその信号読み出し回路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7395300B2 (ja) * 2019-03-22 2023-12-11 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
DE102019204701A1 (de) * 2019-04-02 2020-10-08 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Avalanche-Photodioden-Array
WO2021044770A1 (ja) * 2019-09-06 2021-03-11 パナソニックＩｐマネジメント株式会社 撮像装置
CN114754867A (zh) * 2022-04-21 2022-07-15 天津大学 一种超大动态范围的光信号探测系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090152681A1 (en) * 2007-08-14 2009-06-18 California Institute Of Technology Nano-multiplication region avalanche photodiodes and arrays
WO2014097519A1 (ja) * 2012-12-18 2014-06-26 パナソニック株式会社 半導体光検出器
WO2016042734A1 (ja) * 2014-09-19 2016-03-24 パナソニックＩｐマネジメント株式会社 固体撮像装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003289994A1 (en) * 2002-12-09 2004-06-30 Carlos J.R.P. Augusto Circuitry for image sensors with avalanche photodiodes
JP5256874B2 (ja) * 2008-06-18 2013-08-07 ソニー株式会社 固体撮像素子およびカメラシステム
WO2010119702A1 (ja) * 2009-04-16 2010-10-21 パナソニック株式会社 固体撮像素子および駆動方法
JP5521721B2 (ja) * 2009-08-28 2014-06-18 ソニー株式会社 撮像素子およびカメラシステム
JP2012129799A (ja) * 2010-12-15 2012-07-05 Sony Corp 固体撮像素子および駆動方法、並びに電子機器
KR101746499B1 (ko) * 2010-12-23 2017-06-14 한국전자통신연구원 다이내믹 레인지 삼차원 영상 시스템
WO2012147302A1 (ja) * 2011-04-28 2012-11-01 パナソニック株式会社 固体撮像装置及びそれを用いたカメラシステム
WO2013084839A1 (ja) * 2011-12-09 2013-06-13 ソニー株式会社 撮像装置、電子機器、輝尽発光検出スキャナーおよび撮像方法
US9559783B2 (en) * 2012-01-23 2017-01-31 Nec Corporation Optical receiver and method for controlling optical receiver, optical receiver, method for controlling optical receiver, and method for receiving light
US9621827B2 (en) * 2012-05-25 2017-04-11 Sony Corporation Imaging element, driving method, and electronic apparatus
JP2015109503A (ja) * 2013-12-03 2015-06-11 ソニー株式会社 イメージセンサおよびイメージセンサの動作方法、撮像装置、電子機器、並びにプログラム
JPWO2016088668A1 (ja) * 2014-12-05 2017-07-06 日本電信電話株式会社 アバランシェ・フォトダイオード

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090152681A1 (en) * 2007-08-14 2009-06-18 California Institute Of Technology Nano-multiplication region avalanche photodiodes and arrays
WO2014097519A1 (ja) * 2012-12-18 2014-06-26 パナソニック株式会社 半導体光検出器
WO2016042734A1 (ja) * 2014-09-19 2016-03-24 パナソニックＩｐマネジメント株式会社 固体撮像装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3448018A4 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019189700A1 (ja) * 2018-03-30 2019-10-03 パナソニックＩｐマネジメント株式会社 光検出器
JPWO2019189700A1 (ja) * 2018-03-30 2021-04-30 パナソニックＩｐマネジメント株式会社 光検出器
JP2020028115A (ja) * 2018-08-08 2020-02-20 キヤノン株式会社 撮像装置
JP7293002B2 (ja) 2018-08-08 2023-06-19 キヤノン株式会社 撮像装置
WO2020045123A1 (ja) * 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距システム
US11940536B2 (en) 2018-08-31 2024-03-26 Sony Semiconductor Solutions Corporation Light receiving element and ranging system
JPWO2020196034A1 (ja) * 2019-03-26 2020-10-01
WO2020196034A1 (ja) * 2019-03-26 2020-10-01 パナソニックＩｐマネジメント株式会社 撮像処理回路、撮像システム、撮像処理方法及びプログラム
JP7165873B2 (ja) 2019-03-26 2022-11-07 パナソニックＩｐマネジメント株式会社 撮像処理回路、撮像システム、撮像処理方法及びプログラム
JP2021016070A (ja) * 2019-07-11 2021-02-12 日本放送協会 撮像素子及びその信号読み出し回路

Also Published As

Publication number Publication date
EP3448018A4 (en) 2019-06-12
CN108886591B (zh) 2020-12-22
JPWO2017183451A1 (ja) 2018-11-08
US20190020836A1 (en) 2019-01-17
JP6573186B2 (ja) 2019-09-11
EP3448018A1 (en) 2019-02-27
CN108886591A (zh) 2018-11-23
US10469774B2 (en) 2019-11-05

Similar Documents

Publication Publication Date Title
JP6573186B2 (ja) 撮像装置及びそれを備えたカメラシステム
JP7178644B2 (ja) 撮像装置および画像取得装置
US11552115B2 (en) Imaging device including photoelectric converters and capacitive element
JP6796777B2 (ja) 固体撮像素子、及び撮像装置
US8582011B2 (en) Simultaneous global shutter and correlated double sampling read out in multiple photosensor pixels
TW201911547A (zh) 光學感測器的像素以及光學感測器的操作方法
US20130044247A1 (en) Solid-state image pickup device, method of reading pixel signal, and pixel
US10128286B2 (en) Imaging array with improved dynamic range utilizing parasitic photodiodes within floating diffusion nodes of pixels
JP6743011B2 (ja) 撮像装置、駆動方法、電子機器
TWI578788B (zh) 具有非破壞性讀出之影像感測器像素單元
TW201904269A (zh) 堆疊架構之低雜訊互補式金氧半影像感測器
US10128296B2 (en) Imaging array with improved dynamic range utilizing parasitic photodiodes
US10158813B2 (en) Image pickup device, electronic apparatus, radiation detection apparatus and method for an image pickup device
US20230261025A1 (en) Image sensor and electronic camera
EP3420592B1 (en) Improved ultra-high dynamic range pixel architecture
JP6362511B2 (ja) 撮像装置及びその制御方法
US20120267695A1 (en) Solid state imaging device
Burghartz et al. HDR CMOS imagers and their applications
US7012238B2 (en) Amplification-type solid-state image pickup device incorporating plurality of arrayed pixels with amplification function
JP4292628B2 (ja) 固体撮像装置
US20230042900A1 (en) Smart and compact image capture devices for in vivo imaging

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018513102

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2017785793

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2017785793

Country of ref document: EP

Effective date: 20181121

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17785793

Country of ref document: EP

Kind code of ref document: A1