JP7422451B2 - 光電変換装置、光電変換システム、および移動体 - Google Patents

Description

本発明は、光電変換装置、光電変換システム、および移動体に関する。

近年、各画素にＳＰＡＤを使った撮像素子の開発が加速されている。ＳＰＡＤを使った撮像素子では、一個の入射フォトンによって発生した一個の信号キャリアが引き金となってアヴァランシェ増倍を起こすこと、またそのために高電圧が必要である。したがって、ＣＭＯＳセンサと比べて大きな消費電力が必要となる。

特許文献１には、アヴァランシェダイオード、クエンチ素子、インバータおよびカウンタを備える撮像装置が開示されている。特許文献１では、カウンタのカウント値が閾値未満である場合にはアヴァランシェダイオードはガイガーモードで動作する。一方、カウンタのカウント値が閾値に達すると、アヴァランシェダイオードは非ガイガーモードに設定される。これにより特許文献１では、消費電力を抑制することが開示されている。

特開２０１９－００９７６８号公報

特許文献１により一定の消費電力の低減がなされるが、単位時間の入射フォトン数が非常に多い場合に、いわゆるパルスパイルアップ（以降、簡単化してパイルアップと称する）が生じる。パイルアップとは、次々にフォトンが入射するために、ＡＤとカウンタの間に配されたインバータから出力されるカウントパルスが一定レベルに張り付いてしまう状態のことを言う。よってパイルアップを起こしている画素ではアヴァランシェダイオードに電流が流れ続ける状態になっているにもかかわらず、フォトンが入射していない状態と同じようにカウントされなくなってしまう。したがって、高輝度時に所定のカウント値に達することがなく、光電変換装置の消費電力が無駄に増大する。

さらにパイルアップが起こると、入射フォトン数を正しく数えられない、しかもフォトンの入射レートがあるレベルを超えると、入射フォトン数が多いほどパイルアップ状態が長く続くために、カウント数が少なくなる。よって得られる信号情報と実際の信号とが大きく乖離する。より具体的には光電変換特性が非線形となり、高輝度ほど出力が低下するという現象が現れる。

本発明の一側面に係る光電変換装置は、アヴァランシェダイオードと、前記アヴァランシェダイオードでのアヴァランシェ増倍により生起するアヴァランシェ電流に基づく信号を矩形波で出力する検知部と、前記アヴァランシェダイオードと前記検知部との間に配されたスイッチと、所定の電位を印加して前記スイッチと前記検知部との間のノードをリセットするリセット部と、前記アヴァランシェダイオードの出力ノードのリセットを行う第２のリセット部と、を備え、前記スイッチがオフしている期間において、前記リセット部が前記ノードのリセットを行う。

本発明によれば、高輝度であっても、光電変換装置の消費電力の増加を抑えながら、光電変換特性の線形性が保たれた正確な信号情報を得ることができる。

光電変換装置の概略図である。 第一の実施形態の光電変換単位の等価回路図である。 第一の実施形態の動作を説明するタイミングチャート図である。 第二の実施形態の光電変換単位の等価回路図である。 第三の実施形態の光電変換単位の等価回路図である。 第三の実施形態の動作を説明するタイミングチャート図である。 第四の実施形態の光電変換単位の等価回路図である。 第五の実施形態の光電変換単位の等価回路図である。 第五の実施形態の動作を説明するタイミングチャート図である。 第六の実施形態の光電変換システムのブロック図である。 第七の実施形態の光電変換システムおよび移動体の概略図である。 第七の実施形態の光電変換システムの動作を示すフロー図である。

以下に示す形態は、本発明の技術思想を具体化するためのものであって、本発明を限定するものではない。各図面が示す部材の大きさや位置関係は、説明を明確にするために誇張していることがある。以下の説明において、同一の構成については同一の番号を付して説明を省略することがある。

以下に示す形態は、特にアヴァランシェダイオードに入射するフォトンの数を数えるＳＰＡＤ（Ｓｉｎｇｌｅ Ｐｈｏｔｏｎ Ａｖａｌａｎｃｈｅ Ｄｉｏｄｅ）を備える光電変換装置に関する。光電変換装置は、少なくとも、アヴァランシェフォトダイオード（以下ＡＰＤと称する）、アヴァランシェ生成を検知する検知部、およびリセット部を含む光電変換単位を含む。光電変換単位は、撮像装置の場合には画素を指すが、本発明は撮像センサのみに適用されるものではないため、光電変換単位という言葉を使用している。

以下に示す形態では、光電変換装置は、図１に示すように複数の光電変換単位４７を２次元状に配置することによって形成されるが、光電変換装置が１つの光電変換単位により構成される場合にも本発明は適用可能である。図１に示すように、光電変換装置は基板１１０と基板１００とが積層されている。基板１００は少なくともＡＰＤを含み、基板１１０は検知部を含む。

以下の説明において、ＡＰＤのアノードを固定電位とし、カソード側から信号を取り出している。ＡＰＤのカソードを固定電位とし、アノード側から信号を取り出す場合でも本発明は成り立つ。

以下の説明において、スイッチがオンの状態とはスイッチの一方のノードと他方のノードとが導通している状態を指し、オフの状態とはスイッチの一方のノードと他方のノードとが非導通の状態を指す。

［第一の実施形態］
図２は、第一の実施形態に係る光電変換単位の等価回路図である。光電変換単位は、ＡＰＤ１、ＡＰＤ１の出力ノードに接続されたアヴァランシェ検知部４、ＡＰＤ１の出力ノードと検知部４の入力ノードとの間に配されたスイッチ６、及び、スイッチ６と検知部４との間に配されたリセット部８を備える。リセット部８は、検知部４の入力ノードの電位をリセットする。つまり、図２では、リセット部８は、スイッチ６と検知部４との間のノードをリセットする。図２では、光電変換単位はさらに、ＡＰＤ１のカソードに接続され、ＡＰＤ１のカソードの電位をリセットする第２のリセット部２と、検知部４の出力パルスをカウントするカウンタ５を備える。第２のリセット部２は、Ｐ型のＭＯＳトランジスタにより構成される。第２のリセット部２のゲートには制御線３が接続され、スイッチ６にはスイッチ６のオンオフを制御する制御線７が接続され、リセット部８にはリセット部８のオンオフを制御する制御線９が接続されている。

ＡＰＤ１のアノードは、例えば－２０Ｖ程度の負電位に固定される。ＡＰＤ１のカソード側のノードと第２のリセット部２を構成するＰ型のＭＯＳトランジスタのドレインとが接続されている。第２のリセット部２を構成するＰ型のＭＯＳトランジスタおよびリセット部８を構成するＰ型のＭＯＳトランジスタのそれぞれのソースは、電源ＶＤＤに接続されている。ＡＰＤ１のカソード側のノード（出力ノード）には、スイッチ６が接続されている。

第２のリセット部２は、クエンチ抵抗素子として動作させる。第２のリセット部２を構成するＰ型のＭＯＳトランジスタのゲートには、制御線３を介して、ＭＯＳトランジスタが所望のＯＮ抵抗Ｒｏｎを持つような一定電位が供給される。ＡＰＤ１へフォトンが入射すると、アヴァランシェ現象により複数の電子（及び正孔）が発生しそれが増倍されて光電流が生じる。この光電流が、ＡＰＤ１のカソードと第２のリセット部２に流れると抵抗Ｒｏｎによる電圧降下によって、カソードの電位が下がり、ＡＰＤ１はアヴァランシェ現象が起こらなくなる。つまり、ＡＰＤ１の動作領域は、ガイガーモードから外れる。その後、電圧ＶＤＤが第２のリセット部２を介してＡＰＤ１のカソードに供給されるため、ＡＰＤ１のカソードに供給される電圧が電圧ＶＤＤに戻る。つまり、ＡＰＤ１の動作領域は、再びガイガーモードとなる。クエンチ素子は、ＡＰＤ１でアヴァンシェ現象が生じたときに非ガイガーモードから再びガイガーモードにリセットしている。

スイッチ６は、ＡＰＤ１の出力ノードと検知部４の入力ノードとの電気的導通を制御する。スイッチ６は、例えば、Ｎ型のＭＯＳトランジスタにより構成される。制御線７を介してゲートに印加される電圧を変化させることにより、スイッチ６を構成するＭＯＳトランジスタのオンオフを制御している。

リセット部８は、スイッチ６と検知部４の入力ノードとの間に配され、検知部４の入力ノードの電位のリセットを行う。具体的には、リセット部８を構成するＰ型のＭＯＳトランジスタのゲートに所定の電位が供給されると、リセット部８がオンし、リセット部８を介して検知部４に供給される電圧が電圧ＶＤＤとなる。

検知部４は、アヴァランシェ現象により生じるアヴァランシェ電流の有無を検知しアヴァランシェ電流の有無に基づいてパルスを発生させている。検知部４は具体的にはインバータあるいは比較器によって構成されるが、図２では所定の閾電圧値を持つインバータである。そして、検知部４から出力された矩形パルスがカウンタ５に入力される。

カウンタ５は、検知部４から出力されたパルス数をカウントし、累算したカウント値を記憶する。結局、カウンタ５は、光子入射の有無により生じるアヴァランシェ電流の生起回数をカウントする。

次に、図２の光電変換単位の動作を説明する。

まず、ＡＰＤ１のカソードの電位ＶｃがＶＤＤであればアヴァランシェが生じうる状態、すなわちアヴァランシェ活性状態である。すなわち、ＡＰＤ１にフォトンが入射する前、ＡＰＤ１のカソードの電位Ｖｃは、リセット部２を構成するＰ型のＭＯＳトランジスタによって電位ＶＤＤである。すなわちＡＰＤ１のブレイクダウン電圧をＶｂｒとすると、カソード、アノード間のＰＮ接合逆バイアス電圧は（Ｖｂｒ＋Ｖｅｘ）である。ここにＶｅｘはブレイクダウン電圧を超える電圧分である。スイッチ６を構成するＭＯＳトランジスタがオン状態、リセット部８を構成するＭＯＳトランジスタがオフ状態であれば、従来のよく知られたＳＰＡＤ動作が行われる。

ＡＰＤ１にフォトンが入射すると発生した信号キャリアが引き金となってアヴァランシェ電流が生じ、カソードの電位Ｖｃは所定の電位すなわち検知部４の閾値電圧以下の電位に下がる。この電位の降下はＡＰＤ１のＰＮ接合における逆バイアスがＶｂｒになると止まる。これによりアヴァランシェ電流も止まり、今度は第２のリセット部２によってカソード電位ＶｃがＶＤＤまで引き上げられていく。その途中でカソード電位Ｖｃは再び検知部４の閾値電圧になる。すなわち、フォトンひとつの入射によってカソード電位Ｖｃは検知部４の閾値電圧より高い電位から低い電位へ変化し、さらに検知部４の閾値電圧より低い電位から高い電位へと変化する。

検知部４の閾値電圧はＶＤＤと（ＶＤＤ－Ｖｅｘ）の間の値となるように、ＶＤＤ、Ｖｅｘ、閾値電圧が設定されている。したがって、検知部４は基本的にひとつのフォトンの入射により引き起こされる一回のアヴァランシェ電流生起を検知してひとつの出力パルスを生成する。この出力パルスはカウンタ５でカウントされるので、結果的にＡＰＤ１に入射するフォトン数をカウントすることになる。

図３は、図２のＡＰＤ１のカソードの電位Ｖｃ、光電変換単位の動作を行う制御パルス（クロックパルス）ＣＬＫ、および検知部４の入力電位Ｖｉｎのオンオフを示すタイミングチャートである。制御パルスＣＬＫは、制御線７および制御線９に入力される。図３において、状態Ａは、パイルアップ状態が生じていない状態、すなわちＡＰＤ１にフォトンが連続で入射せず、１個１個の入射フォトンが正常にカウントされる状態である。また、状態Ｂは、パイルアップ状態、すなわちＡＰＤ１にフォトンが間髪を入れずに入射し続けている状態である。

制御パルスＣＬＫは通常Ｈｉｇｈレベル（Ｈｉ）であり、スイッチ６を構成するＭＯＳトランジスタはオン状態、リセット部８を構成するＭＯＳトランジスタはオフ状態である。制御パルスＣＬＫがＬｏｗレベル（Ｌｏ）になるとスイッチ６を構成するＭＯＳトランジスタはオフ状態、リセット部８を構成するＭＯＳトランジスタはオン状態となり、電位ＶｉｎはＶＤＤすなわちＨｉにリセットされる。もし制御パルスＣＬＫが常時Ｈｉであれば、パイルアップ状態に陥った時、ＡＰＤ１には電流が流れ続ける。したがって、電位ＶｉｎはＬｏに張り付いたまま変化せず、カウントパルスは発生しない。一方で、本実施形態では、制御パルスＣＬＫをＨｉからＬｏに変化させる毎に、電位ＶｉｎがＬｏからＨｉへと変化することとなる。したがって、電位ＶｉｎがＬｏからＨｉへと変化する毎にカウントパルスを発生させることができ、カウンタ５でカウントパルスを計数することができる。

なお、カソード電位ＶｃがＶＤＤの時、カソード、アノード間の逆バイアス電圧はパイルアップ状態でＡＰＤ１に流れ続ける電流の値は、およそＶｅｘ／Ｒｏｎで与えられる。なぜならＶｃはカソード、アノード間逆バイアス電圧がＶｂｒとなる電位の近辺にあるので、ＶＤＤとこの時のＶｃの差はＶｅｘとなるからである。このようにパイルアップ時においてはアヴァランシェ電流が流れたり止まったりしながら平均として上記Ｖｅｘ／Ｒｏｎの電流が流れ続ける。

ただし、パイルアップ時にカソード電位Ｖｃを無理に引き上げようとすると、とたんにアヴァランシェ電流が生じる。よってスイッチ６が無く、リセット部８であるＰ型のＭＯＳトランジスタがあるだけではアヴァランシェ電流に抗して電位Ｖｉｎすなわち電位ＶｃをＶＤＤにリセットすることが難しい。さらに、リセット部２とリセット部８が並列して働きカソード電位ＶｃとＶＤＤ間の抵抗が小さくなるので、より大きなアヴァランシェ電流を誘起してしまい、無駄な消費電力を一層増やしてしまう。

本実施形態によれば、スイッチ６を構成するＮ型のＭＯＳトランジスタがオフ、すなわちＡＰＤ１のカソード電位Ｖｃと検知部４の入力電位Ｖｉｎが電気的に切り離されている間に検知部４の入力電位Ｖｉｎを電源電圧ＶＤＤにリセットすることができる。

本実施形態では、光電変換単位に対し、露光期間中に図３に示すように周期的に制御パルスＣＬＫを入力する。これにより、上記で説明したようにパイルアップが生じている間は制御パルスによるカウントが進むことになり、光電変換特性の非線形性および高輝度の光が入射したときの黒沈みが生じることを抑制することができる。付言すると、この効果は制御パルスＣＬＫの周波数に依存し、高周波ほどカウントが進むのでより効果が高くなる。フォトンひとつが入射した時、カソード電位Ｖｃがいったん下がってまた上がる時の検知部４の閾電圧通過時点の間隔をデッドタイムＴｄとすると、周波数が１／Ｔｄの時にほぼ最大の効果が表れる。これよりも高い周波数だと、実際に入射するフォトン数よりも多くオーバーカウントする可能性がある。

なお、図２及び図３では、制御パルスＣＬＫをスイッチ６とリセット部８に同時に与えている。スイッチ６を構成するトランジスタと、リセット部８を構成するトランジスタが、互いに逆導電型であるため、１つの制御パルスＣＬＫによって、両者を動作させることができる。が、スイッチ６とリセット部８のそれぞれに対して異なる制御パルスを加えてもよい。スイッチ６がオンする期間とリセット部８がオンする期間とが時間的に重なると、その瞬間パイルアップしている光電変換単位においては大きなアヴァランシェ電流が流れる。これを確実に避けるために、スイッチ６がオフしている期間にリセット部８をオンする期間を内包する必要がある。したがって、例えば、スイッチ６に供給する制御パルスをオフした後にリセット部８に供給する制御パルスをオフする。そして、リセット部８に供給する制御パルスをオンした後にスイッチ６に供給する制御パルスをオンする。

以上説明したように、第一の実施形態によれば、パイルアップを生じるような光入射があってもカウントが進むので、光電変換特性の非線形性の改善および高輝度入射時の出力低下の抑制が可能となる。

［第二の実施形態］
図４は第二の実施形態に係る光電変換単位の等価回路図である。本実施形態は、リセット部２が検知部４の入力ノードのリセットおよびＡＰＤ１のカソード電位Ｖｃのリセットを兼ねている点で第一の実施形態と異なる。以下で説明する事項以外は、第一の実施形態と同様である。

制御線７を介してスイッチ６を構成するＮ型のＭＯＳトランジスタのゲートに供給するパルスは図３の制御パルスＣＬＫである。パイルアップ状態である場合、制御パルスＣＬＫがＬｏである間に検知部４の入力部の電位ＶｉｎをＶＤＤまで引き上げるのは抵抗の役目を担っているリセット部２である。この電位の引き上げに要する時間はほぼデッドタイムＴｄであるから、第二の実施形態において制御パルスＣＬＫがＬｏｗレベルになる時間間隔はＴｄ以上である必要がある。

したがって、第一の実施形態ほど制御パルスＣＬＫの周波数を上げられないが、相応にパイルアップが引き起こす光電変換特性の非線形性および高輝度入射時の黒沈みという不具合が改善ないし防止される。

また、第一の実施形態に比べてトランジスタの数を減らすことができるため、第一の実施形態よりもトランジスタの集積限界に制限されにくい。また、制御パルスＣＬＫが接続するゲート電極数が第一の実施形態に比べて１／２なので、ＣＬＫ駆動に要する電力が第一の実施形態に比べて約１／２ですむ。

［第三の実施形態］
図５は第三の実施形態に係る光電変換単位の等価回路図である。本実施形態は、スイッチ６およびリセット部８を制御パルスで制御するのではなく、検知部４の出力値で制御する点で第一の実施形態とは異なる。以下で説明する事項以外は、第一の実施形態と同様である。

図５に示すように、インバータ１０（第２のインバータ）の入力ノードが検知部４の出力ノードおよびカウンタ５の入力ノードに接続されている。インバータ１０の応答時間をＴｒｓｐとすると、ＴｒｓｐはデッドタイムＴｄと同程度かそれ以上に設定されている。同図に示すようにインバータ１０は検知部４の出力を受けてスイッチ６およびリセット部８のオン、オフを制御する。

図６は図５の光電変換単位の動作を説明するためのタイミングチャートである。同図において、カソード電位Ｖｃ、検知部４の入力部の電位Ｖｉｎ、およびインバータ１０の出力部の電位Ｖｏｕｔを示している。したがって電位Ｖｏｕｔはスイッチ６およびリセット部８のゲートの電位である。同図においてＴｒｓｐはＴｄよりも長くしている。

まず正常にカウントできる状態（状態Ａ）においてフォトン入射があって検知部４からカウントパルスが出力される場合、このカウントパルス幅はおよそＴｄであるがＴｄ＜Ｔｒｓｐなので、基本的にはインバータ１０はこのパルスに応答しない。

次にパイルアップ状態（状態Ｂ）で電位ＶｉｎがＬｏになると、Ｔｒｓｐ時間遅れてＶｏｕｔがＬｏとなる。するとスイッチ６がオフ、リセット部８がオンとなるので、第一の実施形態で説明したとおり、スイッチ６が非導通となり、電位Ｖｉｎが電圧ＶＤＤ（Ｈｉ）となる。これに従いＴｒｓｐ遅れて電位ＶｏｕｔもＨｉとなる。するとスイッチ６がオン、リセット部がオフとなるので、パイルアップ状態ではＶｉｎがＬｏとなる。

パイルアップが続くかぎり、このサイクルが繰り返されることで、周期が２×Ｔｒｓｐなるカウントパルスが生成され、パイルアップ状態でカウントが進む。

以上の説明からわかる通り、本実施形態においても、第一および第二の実施形態と同様に、パイルアップが引き起こす光電変換特性の非線形性を改善することができ、高輝度入射時の黒沈みが抑制される。

また、第一および第二の実施形態においては制御パルスＣＬＫが基本的にすべての光電変換単位に供給される。つまり、光電変換装置に含まれる複数の光電変換単位のうちのパイルアップが生じていない光電変換単位にも制御パルスＣＬＫが供給されることになる。しかるに第三の実施形態においては、光電変換単位ごとに電位Ｖｉｎのリセットを行うことができる。つまり、パイルアップが起きている光電変換単位のパイルアップ状態期間のみ、上記カウントクロックサイクルが起動する。よって不要な消費電気エネルギーを低減することができる。言い換えると、パイルアップがない場合の上記パイルアップ対策回路の消費電気エネルギーは基本的にゼロである。

さらに、第一および第二の実施形態においては制御パルスＣＬＫのＬｏ期間に正常状態でのフォトン入射があると、これについてはカウントロスとなる。なぜならこのＬｏ期間、スイッチ６がオフなので、ＡＰＤ１と検知部４が電気的に切り離されるからである。本実施形態によれば、このようなカウントロスは生じない。

以上の理由から、第三の実施形態においては、余分なエネルギー消費をなくし、カウントロスを伴わず、パイルアップ対策効果を得ることができる。

［第四の実施形態］
図７は第四の実施形態に係る光電変換単位の等価回路図である。本実施形態に係る光電変換装置は、カウンタ５のカウント数が所定の値に達するとリセット部２に入力される電位が変わる点が第二の実施形態と異なる。それ以外の構成は、第二の実施形態と同様である。

図７において、カウンタ５には、制御回路１１が接続されている。制御回路１１は、カウント数が所定値に達した場合にリセット部２をオフする回路である。これにより、カウント数が所定値に達した場合にＡＰＤ１のアヴァランシェ増倍が休止する。具体的な動作について以下で説明する。

スイッチ６には、第二の実施形態で説明した制御パルスＣＬＫが供給される。制御パルスＣＬＫがオフしている期間は、スイッチ６はオフとなる。制御回路１１については、例えば所定値がカウンタの飽和値である場合、つまりカウンタ５の最上位ビットまでカウントが達したらリセット部２をオフする場合は、制御回路１１はカウンタ５の最上位ビット出力と接続する。最上位ビットまでカウントが進み、最上位ビット出力がＨｉになったら、制御回路１１は制御線３に電位ＶＤＤを供給する。最上位ビットがＬｏであれば制御回路１１はリセット部２を構成するＰ型のＭＯＳトランジスタが所望のＯＮ抵抗Ｒｏｎを持つような電位を制御線３に供給する。

第四の実施形態によれば、特許文献１に比べて、パイルアップした光電変換単位の消費電力を大きく低減できる。つまり特許文献１の構成によれば、パイルアップした光電変換単位はカウントが進まないので、ＡＰＤ１を休止させるための所定のカウント値に達せず、無駄に電流が流れ続ける。一方で、本実施形態によればパイルアップしてもカウントが進み、所定のカウント値に達してその光電変換単位のＡＰＤ１に流れる電流をストップすることができるのである。

よって、第四の実施形態においては、パイルアップした光電変換単位の無駄な消費電力を抑制し、且つ、カウント飽和した場合の消費電力を抑制できるので、より一層消費電力を低減することができる。また、パイルアップによる光電変換特性の非線形性の改善および高輝度入射時の出力低下の抑制が可能となる。

なお、本実施形態ではパイルアップへの対応として第二の実施形態を使用しているが、第一あるいは第三の実施形態を使用し、これと制御回路１１とを組み合わせてもよい。

［第五の実施形態］
図８は第五の実施形態に係る光電変換単位の等価回路図である。本実施形態に係る光電変換装置は、カウンタ５のカウント数が所定の値に達したときの時刻情報がメモリ１２に書き込まれる。また、スイッチ６は、露光時間のうちの１回だけオンされる。以下で説明する事項以外は、第四の実施形態と同様である。

各光電変換単位には、図８に示すように、光電変換単位の露光時間を記憶するメモリ１２が含まれる。また、各光電変換単位には、ＡＮＤゲート１３、ＡＮＤゲート１３の一方の入力端子に接続された制御線１４、ＡＮＤゲート１３からの信号が入力されるフリップフロップ１５が含まれる。

図９は図８の光電変換単位の動作を説明するためのタイミングチャートである。簡単のため、ｔ０＝１ｍｓとし、露光時間＝ｔ０×（２の（Ｔ－１）乗）なる所定露光時間を設定する。制御線１４にはＴ＝１，２，３，―――Ｔｍａｘで決まる露光時間になった瞬間のみＨｉとなるパルスが供給される。ここでＴｍａｘ＝７、すなわち最長露光時間６４ｍｓとする。よってこの場合は上記７つの時点でカウンタ５のカウント値が所定の値に達していれば、フリップフロップ１５をＨｉとするので、以降ＡＰＤ１のアヴァランシェが休止状態となる。いったんＡＰＤ１が休止となればカウントパルスは出力されず、カウンタ５のカウント数はそのまま維持される。そしてメモリ１２にはフリップフロップ１５がＨｉになった時点の露光時間を表すＴの値が書き込まれる。

特許文献１のように、本実施形態では、メモリ１２に保存された露光時間の情報と、カウント値とから光電変換単位の信号の情報を算出してもよい。これにより、ＡＰＤ１が動作し続けることによる消費電力の増加を抑制しながら、十分な飽和信号を維持することができる。

そして、制御線７に加えられる制御パルスＣＬＫはＴ＝１まで、つまり露光時間６４ｍｓに対して最初の１ｍｓのみとすればよい。なぜならパイルアップするような高照度の光を受ける光電変換単位は最初の１ｍｓで所定のカウント値に達する。つまり高照度を受ける光電変換単位は最初の１ｍｓでスクリーニングされるはずであり、１ｍｓで所定のカウント値に達しないのはそれほど高照度の光を受けずパイルアップはしない光電変換単位であると考えられるのである。よって第五の実施形態においてはパイルアップ対策の制御信号ＣＬＫは最初の１単位の露光時間のみ動作すれば目的を達するのである。

このため、本実施形態によれば、制御パルスＣＬＫ供給のための消費電力は大きく削減され、また制御パルスＣＬＫがＬｏの期間に生じる正常なフォトン入射でのカウントロスをごく小さく抑えることができる。この２つの効果とパイルアップした光電変換単位の無駄な消費電力削減効果が発現する。

よって、第五の実施形態においては、所定の値に達したカウンタ５を停止することにより余分な消費電力を低減できるとともに全体のカウント数を減らながら飽和を維持し、且つ、パイルアップした光電変換単位の消費電力を抑制できる。したがって、より一層の消費電力削減効果が得られ、さらにパイルアップによる光電変換特性の非線形性および高輝度入射時の出力低下という不具合が改善ないし防止される。さらにパイルアップ対策駆動に伴う電力が大きく削減されるとともに、入射フォトンのカウントロスもほとんど問題ないごく小さい程度に抑えられる。

［第六の実施形態］
図１０は、本実施形態に係る光電変換システム１２００の構成を示すブロック図である。本実施形態の光電変換システム１２００は、光電変換装置１２０４を含む。ここで、光電変換装置１２０４は、上述の実施形態で述べた光電変換装置のいずれかを適用することができる。光電変換システム１２００は例えば、撮像システムとして用いることができる。撮像システムの具体例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラ等が挙げられる。図１０では、光電変換システム１２００としてデジタルスチルカメラの例を示している。

図１０に示す光電変換システム１２００は、光電変換装置１２０４、被写体の光学像を光電変換装置１２０４に結像させるレンズ１２０２、レンズ１２０２を通過する光量を可変にするための絞り１２０３、レンズ１２０２の保護のためのバリア１２０１を有する。レンズ１２０２および絞り１２０３は、光電変換装置１２０４に光を集光する光学系である。

光電変換システム１２００は、光電変換装置１２０４から出力される出力信号の処理を行う信号処理部１２０５を有する。信号処理部１２０５は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。光電変換システム１２００は、更に、画像データを一時的に記憶するためのバッファメモリ部１２０６、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１２０９を有する。更に光電変換システム１２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１２１１、記録媒体１２１１に記録または読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１２１０を有する。記録媒体１２１１は、光電変換システム１２００に内蔵されていてもよく、着脱可能であってもよい。また、記録媒体制御Ｉ／Ｆ部１２１０から記録媒体１２１１との通信や外部Ｉ／Ｆ部１２０９からの通信は無線によってなされてもよい。

更に光電変換システム１２００は、各種演算を行うとともにデジタルスチルカメラ全体を制御する全体制御・演算部１２０８、光電変換装置１２０４と信号処理部１２０５に各種タイミング信号を出力するタイミング発生部１２０７を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システム１２００は、少なくとも光電変換装置１２０４と、光電変換装置１２０４から出力された出力信号を処理する信号処理部１２０５とを有すればよい。第４の実施形態にて説明したようにタイミング発生部１２０７は光電変換装置に搭載されていてもよい。全体制御・演算部１２０８およびタイミング発生部１２０７は、光電変換装置１２０４の制御機能の一部または全部を実施するように構成してもよい。

光電変換装置１２０４は、画像用信号を信号処理部１２０５に出力する。信号処理部１２０５は、光電変換装置１２０４から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部１２０５は、画像用信号を用いて、画像を生成する。なお、信号処理部１２０５やタイミング発生部１２０７は、光電変換装置に搭載されていてもよい。つまり、信号処理部１２０５やタイミング発生部１２０７は、画素が配された基板に設けられていてもよく、第３の実施形態に記載したような別の基板に設けられている構成であってもよい。上述した各実施形態の光電変換装置を用いて撮像システムを構成することにより、より良質の画像が取得可能な撮像システムを実現することができる。

［第七の実施形態］
本実施形態の光電変換システム及び移動体について、図１１よび図１２を用いて説明する。図１１は、本実施形態による光電変換システム及び移動体の構成例を示す概略図である。図１２は、本実施形態による光電変換システムの動作を示すフロー図である。本実施形態では、光電変換システムとして、車載カメラの一例を示す。

図１１は、車両システムとこれに搭載される撮像を行う光電変換システムの一例を示したものである。光電変換システム１３０１は、光電変換装置１３０２、画像前処理部１３１５、集積回路１３０３、光学系１３１４を含む。光学系１３１４は、光電変換装置１３０２に被写体の光学像を結像する。光電変換装置１３０２は、光学系１３１４により結像された被写体の光学像を電気信号に変換する。光電変換装置１３０２は、上述の各実施形態のいずれかの光電変換装置である。画像前処理部１３１５は、光電変換装置１３０２から出力された信号に対して所定の信号処理を行う。画像前処理部１３１５の機能は、光電変換装置１３０２内に組み込まれていてもよい。光電変換システム１３０１には、光学系１３１４、光電変換装置１３０２及び画像前処理部１３１５が、少なくとも２組設けられており、各組の画像前処理部１３１５からの出力が集積回路１３０３に入力されるようになっている。

集積回路１３０３は、撮像システム用途向けの集積回路であり、メモリ１３０５を含む画像処理部１３０４、光学測距部１３０６、視差演算部１３０７、物体認知部１３０８、異常検出部１３０９を含む。画像処理部１３０４は、画像前処理部１３１５の出力信号に対して、現像処理や欠陥補正等の画像処理を行う。メモリ１３０５は、撮像画像の一次記憶、撮像画素の欠陥位置を格納する。光学測距部１３０６は、被写体の合焦や、測距を行う。視差演算部１３０７は、複数の光電変換装置１３０２により取得された複数の画像データから視差情報（視差画像の位相差）の算出を行う。物体認知部１３０８は、車、道、標識、人等の被写体の認知を行う。異常検出部１３０９は、光電変換装置１３０２の異常を検出すると、主制御部１３１３に異常を発報する。

集積回路１３０３は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

主制御部１３１３は、光電変換システム１３０１、車両センサ１３１０、制御ユニット１３２０等の動作を統括・制御する。主制御部１３１３を持たず、光電変換システム１３０１、車両センサ１３１０、制御ユニット１３２０が個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）方法も取り得る。

集積回路１３０３は、主制御部１３１３からの制御信号を受け或いは自身の制御部によって、光電変換装置１３０２へ制御信号や設定値を送信する機能を有する。

光電変換システム１３０１は、車両センサ１３１０に接続されており、車速、ヨーレート、舵角などの自車両走行状態及び自車外環境や他車・障害物の状態を検出することができる。車両センサ１３１０は、視差画像から対象物までの距離情報を取得する距離情報取得手段でもある。また、光電変換システム１３０１は、自動操舵、自動巡行、衝突防止機能等の種々の運転支援を行う運転支援制御部１３１１に接続されている。特に、衝突判定機能に関しては、光電変換システム１３０１や車両センサ１３１０の検出結果を基に他車・障害物との衝突推定・衝突有無を判定する。これにより、衝突が推定される場合の回避制御、衝突時の安全装置起動を行う。

また、光電変換システム１３０１は、衝突判定部での判定結果に基づいて、ドライバーに警報を発する警報装置１３１２にも接続されている。例えば、衝突判定部の判定結果として衝突可能性が高い場合、主制御部１３１３は、ブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして、衝突を回避、被害を軽減する車両制御を行う。警報装置１３１２は、音等の警報を鳴らす、カーナビゲーションシステムやメーターパネルなどの表示部画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム１３０１で撮影する。図１１（ｂ）に、車両前方を光電変換システム１３０１で撮像する場合の光電変換システム１３０１の配置例を示す。

２つの光電変換装置１３０２は、車両１３００の前方に配置される。具体的には、車両１３００の進退方位又は外形（例えば車幅）に対する中心線を対称軸に見立て、その対称軸に対して２つの光電変換装置１３０２が線対称に配置されると、車両１３００と被写対象物との間の距離情報の取得や衝突可能性の判定を行う上で好ましい。また、光電変換装置１３０２は、運転者が運転席から車両１３００の外の状況を視認する際に運転者の視野を妨げない配置が好ましい。警報装置１３１２は、運転者の視野に入りやすい配置が好ましい。

次に、光電変換システム１３０１における光電変換装置１３０２の故障検出動作について、図１２を用いて説明する。光電変換装置１３０２の故障検出動作は、図１２に示すステップＳ１４１０～Ｓ１４８０に従って実施される。

ステップＳ１４１０は、光電変換装置１３０２のスタートアップ時の設定を行うステップである。すなわち、光電変換システム１３０１の外部（例えば主制御部１３１３）又は光電変換システム１３０１の内部から、光電変換装置１３０２の動作のための設定を送信し、光電変換装置１３０２の撮像動作及び故障検出動作を開始する。

次いで、ステップＳ１４２０において、有効画素から画素信号を取得する。また、ステップＳ１４３０において、故障検出用に設けた故障検出画素からの出力値を取得する。この故障検出画素は、有効画素と同じく光電変換部を備える。この光電変換部には、所定の電圧が書き込まれる。故障検出用画素は、この光電変換部に書き込まれた電圧に対応する信号を出力する。なお、ステップＳ１４２０とステップＳ１４３０とは逆でもよい。

次いで、ステップＳ１４４０において、故障検出画素の出力期待値と、実際の故障検出画素からの出力値との該非判定を行う。ステップＳ１４４０における該非判定の結果、出力期待値と実際の出力値とが一致している場合は、ステップＳ１４５０に移行し、撮像動作が正常に行われていると判定し、処理ステップがステップＳ１４６０へと移行する。ステップＳ１４６０では、走査行の画素信号をメモリ１３０５に送信して一次保存する。そののち、ステップＳ１４２０に戻り、故障検出動作を継続する。一方、ステップＳ１４４０における該非判定の結果、出力期待値と実際の出力値とが一致していない場合は、処理ステップはステップＳ１４７０に移行する。ステップＳ１４７０において、撮像動作に異常があると判定し、主制御部１３１３、又は警報装置１３１２に警報を発報する。警報装置１３１２は、表示部に異常が検出されたことを表示させる。その後、ステップＳ１４８０において光電変換装置１３０２を停止し、光電変換システム１３０１の動作を終了する。

なお、本実施形態では、１行毎にフローチャートをループさせる例を例示したが、複数行毎にフローチャートをループさせてもよいし、１フレーム毎に故障検出動作を行ってもよい。ステップＳ１４７０の警報の発報は、無線ネットワークを介して、車両の外部に通知するようにしてもよい。

また、本実施形態では、他の車両と衝突しない制御を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、光電変換システム１３０１は、自車両等の車両に限らず、例えば、船舶、航空機或いは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

本発明の光電変換装置は、更に、カラーフィルタやマイクロレンズを有する構成であってもよく、距離情報など各種情報を取得可能な構成であってもよい。また、増幅トランジスタはソースフォロワ回路の一部であるが、ＡＤ変換器の一部を構成していてもよい。具体的には、ＡＤ変換器が含む比較器の一部を増幅トランジスタが構成していてもよい。また、比較器の一部の構成が別の半導体基板に設けられている構成であってもよい。

本発明は、上記実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。また、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらの例示によって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な態様で実施することができる。

Claims (22)

1. アヴァランシェダイオードと、
   前記アヴァランシェダイオードでのアヴァランシェ増倍により生起するアヴァランシェ電流に基づく信号を矩形波で出力する検知部と、
   前記アヴァランシェダイオードと前記検知部との間に配されたスイッチと、
   前記スイッチと前記検知部との間のノードをリセットするリセット部と、
   前記アヴァランシェダイオードの出力ノードのリセットを行う第２のリセット部と、
   を備え、
   前記スイッチがオフしている期間において、前記リセット部が前記ノードのリセットを行うことを特徴とする光電変換装置。
2. 前記検知部で検知されたアヴァランシェ電流の生起回数をカウントするカウンタを備えることを特徴とする請求項１に記載の光電変換装置。
3. 前記検知部からの出力に応じて、前記リセット部が前記ノードのリセットを行うことを特徴とする請求項１又は２に記載の光電変換装置。
4. 前記検知部はインバータであり、
   前記インバータの出力ノードには、第２のインバータが接続されており、
   前記第２のインバータの出力ノードが前記スイッチおよび前記リセット部に接続されていることを特徴とする請求項３に記載の光電変換装置。
5. 前記リセット部は前記スイッチを介して前記アヴァランシェダイオードの出力ノードに接続され、
   前記リセット部は、前記スイッチがオンしている期間にクエンチ素子として機能することを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
6. 前記スイッチは周期的に入力されるクロックパルスによりオンオフが制御されることを特徴とする請求項１又は２に記載の光電変換装置。
7. 前記リセット部に、前記クロックパルスが入力されることにより前記リセットが行われること特徴とする請求項６に記載の光電変換装置。
8. 前記クロックパルスは、前記スイッチと前記リセット部とに同時に入力されることを特徴とする請求項７に記載の光電変換装置。
9. 前記スイッチをオフした後に前記リセット部をオンし、前記リセット部をオフした後に前記スイッチをオンすることを特徴とする請求項７に記載の光電変換装置。
10. 前記スイッチを構成するトランジスタと前記リセット部を構成するトランジスタとは互いに逆導電型であることを特徴とする請求項８又は９に記載の光電変換装置。
11. 前記クロックパルスの周波数は、１／Ｔｄであることを特徴とする請求項７乃至１０のいずれか１項に記載の光電変換装置。
    （Ｔｄ：前記検知部に入力される電位が下がってから上がるまでの前記検知部の閾電圧通過時点の間隔）
12. 前記アヴァランシェダイオードの出力ノードの電位が前記検知部の閾値を超える期間が所定の時間を超えると、前記リセット部が前記ノードのリセットを行うことを特徴とする請求項７乃至１１のいずれか１項に記載の光電変換装置。
13. 前記スイッチは、前記第２のリセット部と前記検知部との間に配されることを特徴とする請求項１に記載の光電変換装置。
14. 前記カウンタおよび前記第２のリセット部に、制御回路が接続され、
    前記制御回路は、前記カウンタが所定の値に達した場合に、前記第２のリセット部に供給する電位を変えることを特徴とする請求項２に記載の光電変換装置。
15. 前記カウンタおよび前記リセット部に、制御回路が接続され、
    前記制御回路は、前記カウンタが所定の値に達した場合に、前記リセット部に供給する電位を変えることを特徴とする請求項２に記載の光電変換装置。
16. 前記カウンタが前記所定の値に達した場合に、前記制御回路は、前記アヴァランシェ増倍を休止する電位を前記リセット部または前記第２のリセット部に供給することを特徴とする請求項１４又は１５に記載の光電変換装置。
17. 前記所定の値に達した時刻情報が書き込まれるメモリを備えることを特徴とする請求項１４乃至１６のいずれか１項に記載の光電変換装置。
18. 前記時刻情報と前記カウンタの値とに基づいて信号が生成されることを特徴とする請求項１７に記載の光電変換装置。
19. 前記アヴァランシェダイオード、前記検知部、前記スイッチを備える光電変換単位が２次元状に配され、
    複数の前記光電変換単位は、個別に前記リセット部および前記スイッチのオンオフを制御可能であることを特徴とする請求項１乃至１８のいずれか１項に記載の光電変換装置。
20. 第１基板と、前記第１基板に積層された第２基板とを備え、
    前記第１基板は、前記検知部を含み、
    前記第２基板は、前記アヴァランシェダイオードを含むことを特徴とする請求項１乃至１９のいずれか１項に記載の光電変換装置。
21. 請求項１乃至２０のいずれか１項に記載の光電変換装置と、
    前記光電変換装置が出力する信号を処理する信号処理部と、を有することを特徴とする光電変換システム。
22. 請求項１乃至２０のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号に基づく視差情報から、対象物までの距離情報を取得する距離情報取得手段と、を有する移動体であって、
    前記距離情報に基づいて前記移動体を制御する制御手段をさらに有することを特徴とする移動体。

Images