JP2009105246A - 光電変換素子、固体撮像装置、および電子機器 - Google Patents
光電変換素子、固体撮像装置、および電子機器 Download PDFInfo
- Publication number
- JP2009105246A JP2009105246A JP2007276055A JP2007276055A JP2009105246A JP 2009105246 A JP2009105246 A JP 2009105246A JP 2007276055 A JP2007276055 A JP 2007276055A JP 2007276055 A JP2007276055 A JP 2007276055A JP 2009105246 A JP2009105246 A JP 2009105246A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- photodiode
- differential amplifier
- input terminal
- conversion element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】フォトダイオードの暗電流の減少などを図るようにした光電変換素子を提供すること
【解決手段】この発明は、差動増幅器1、フォトダイオード2、帰還容量素子3、およびスイッチ4からなる。フォトダイオード2は、差動増幅器1の反転入力端子と非反転入力端子の間に接続される。帰還容量素子3は、差動増幅器1の反転入力端子と出力端子の間に接続される。スイッチ4は、帰還容量素子3の両端に接続され、オンのときに帰還容量素子3の電荷を放電させてリセットさせる。差動増幅器の非反転入力端子には、所定の基準電圧Vrefを印加させるようにした。
【選択図】図1
【解決手段】この発明は、差動増幅器1、フォトダイオード2、帰還容量素子3、およびスイッチ4からなる。フォトダイオード2は、差動増幅器1の反転入力端子と非反転入力端子の間に接続される。帰還容量素子3は、差動増幅器1の反転入力端子と出力端子の間に接続される。スイッチ4は、帰還容量素子3の両端に接続され、オンのときに帰還容量素子3の電荷を放電させてリセットさせる。差動増幅器の非反転入力端子には、所定の基準電圧Vrefを印加させるようにした。
【選択図】図1
Description
本発明は、光電変換素子、固体撮像装置、および電子機器に関する。
従来、ラインセンサなどのMOS型固体撮像装置を構成する光電変換素子(光センサ)として、フォトダイオードと、反転増幅器(または差動増幅器)と、帰還容量素子とを備え、感度を向上させるようにしたものが知られている(特許文献1、2などを参照)。
このような光電変換素子を画素とするラインセンサでは、フォトダイオードの暗電流による信号も増幅してしまう。暗電流は画素毎に異なるので、映像信号に画素毎に異なるオフセット成分が加わり、ラインセンサを用いたスキャナ画像には筋状の雑音が表れる。
このような光電変換素子を画素とするラインセンサでは、フォトダイオードの暗電流による信号も増幅してしまう。暗電流は画素毎に異なるので、映像信号に画素毎に異なるオフセット成分が加わり、ラインセンサを用いたスキャナ画像には筋状の雑音が表れる。
暗電流を補正する画像読取装置として、予め画素毎の暗電流成分を測定・保持しておき、画像を撮影するときにその暗電流成分を差し引くというものが知られている(特許文献3参照)。
この画像読取装置は精度良く暗電流成分を補正できるが、暗電流成分を保持しておくためのメモリが必要であり、装置の構成が複雑になる。さらに暗電流は温度依存性があり、温度変化により暗電流の大きさが変化するため、画像取り込み毎に暗電流測定が必要となる。その結果、画像取り込み時間が長くなってしまう。
この画像読取装置は精度良く暗電流成分を補正できるが、暗電流成分を保持しておくためのメモリが必要であり、装置の構成が複雑になる。さらに暗電流は温度依存性があり、温度変化により暗電流の大きさが変化するため、画像取り込み毎に暗電流測定が必要となる。その結果、画像取り込み時間が長くなってしまう。
図8は、フォトダイオードの電圧−電流特性の一例を示す。図8において、実線aは光の当たらないときの特性であり、破線bは光が当たるときの特性である。通常、フォトダイオードは逆バイアスをかけて使用する。すなわち、図8の電圧(V)が負の領域で使用する。図8の実線aに示すように、暗状態(光量がゼロ)でも電流が流れており、これが暗電流となり読み取った画像に表れる。
特開平5−207375号公報
特開平5−215602号公報
特開平2−87773号公報
そこで、本発明の目的は、上記の点に鑑み、フォトダイオードの暗電流の減少などを図るようにした光電変換素子を提供することにある。
また、本発明の他の目的は、光電変換素子の暗電流の減少により、暗電流に基づく画像上の雑音の低減を図るようにした固体撮像装置を提供することにある。
さらに、本発明の他の目的は、暗電流に基づく画像上の雑音の低減が図られる固体撮像装置を活用することができる電子機器を提供することにある。
また、本発明の他の目的は、光電変換素子の暗電流の減少により、暗電流に基づく画像上の雑音の低減を図るようにした固体撮像装置を提供することにある。
さらに、本発明の他の目的は、暗電流に基づく画像上の雑音の低減が図られる固体撮像装置を活用することができる電子機器を提供することにある。
上記の課題を解決し本発明の少なくとも一の目的を達成するために、各発明は、以下のような構成からなる。
第1の発明は、差動増幅器と、前記差動増幅器の反転入力端子と非反転入力端子の間に接続されるフォトダイオードと、前記差動増幅器の前記反転入力端子と出力端子の間に接続される帰還容量素子と、前記帰還容量素子のリセットに用いるスイッチング素子と、を備え、前記差動増幅器の前記非反転入力端子に所定の基準電圧を印加させるようにした。
第1の発明は、差動増幅器と、前記差動増幅器の反転入力端子と非反転入力端子の間に接続されるフォトダイオードと、前記差動増幅器の前記反転入力端子と出力端子の間に接続される帰還容量素子と、前記帰還容量素子のリセットに用いるスイッチング素子と、を備え、前記差動増幅器の前記非反転入力端子に所定の基準電圧を印加させるようにした。
第2の発明は、第1の発明において、前記フォトダイオードは、半導体基板上に形成される第1の導電型の領域と前記第1の導電型とは異なる第2の導電型の領域とからなり、前記帰還容量素子は、前記第2の導電型の領域の一部であって、前記第2の導電型の領域の一部を含んで形成されるMOS容量素子からなる。
第3の発明は、第2の発明において、前記MOS容量素子は、第1の電極と、前記第1の電極上に形成される絶縁物と、前記絶縁物上に形成される第2の電極とからなり、前記フォトダイオードの第2の導電型の領域の一部と前記MOS容量素子の第1の電極とが共通化されている。
第3の発明は、第2の発明において、前記MOS容量素子は、第1の電極と、前記第1の電極上に形成される絶縁物と、前記絶縁物上に形成される第2の電極とからなり、前記フォトダイオードの第2の導電型の領域の一部と前記MOS容量素子の第1の電極とが共通化されている。
第4の発明は、第3の発明において、前記MOS容量素子の第2の電極は透明である。
第5の発明は、複数の光電変換素子を備えた固体撮像装置であって、前記複数の光電変換素子は、第1発明〜第4発明のうちのいずれかの光電変換素子からなる。
第6の発明は、固体撮像装置を備えた電子機器であって、前記固体撮像装置は、第5発明の固体撮像装置からなる。
第5の発明は、複数の光電変換素子を備えた固体撮像装置であって、前記複数の光電変換素子は、第1発明〜第4発明のうちのいずれかの光電変換素子からなる。
第6の発明は、固体撮像装置を備えた電子機器であって、前記固体撮像装置は、第5発明の固体撮像装置からなる。
このような構成の本発明の光電変換素子によれば、フォトダイオードの暗電流を減少させることができる。そして、フォトダイオードと帰還容量素子を半導体基板上に構成する場合には、フォトダイオードは帰還容量素子の分だけ面積を大きくすることができるので、光の検出感度の向上を図ることができる。
また、本発明の固体撮像装置によれば、光電変換素子の暗電流の減少により、暗電流に基づく画像上の雑音の低減を図ることができる。
さらに、本発明の電子機器によれば、暗電流に基づく画像上の雑音の低減が図られる固体撮像装置を活用できる。
また、本発明の固体撮像装置によれば、光電変換素子の暗電流の減少により、暗電流に基づく画像上の雑音の低減を図ることができる。
さらに、本発明の電子機器によれば、暗電流に基づく画像上の雑音の低減が図られる固体撮像装置を活用できる。
以下、本発明の実施形態について、図面を参照して説明する。
(光電変換素子の第1実施形態)
図1は、本発明の光電変換素子の第1実施形態の構成を示す。
この光電変換素子の第1実施形態は、図1に示すように、差動増幅器1と、フォトダイオード2と、帰還容量素子3と、スイッチ4と、バイアス電圧印加端子5と、出力端子6とを備えている。
(光電変換素子の第1実施形態)
図1は、本発明の光電変換素子の第1実施形態の構成を示す。
この光電変換素子の第1実施形態は、図1に示すように、差動増幅器1と、フォトダイオード2と、帰還容量素子3と、スイッチ4と、バイアス電圧印加端子5と、出力端子6とを備えている。
差動増幅器1は、入力電圧Vinnが印加される反転入力端子(−)と、入力電圧Vinpが印加される非反転入力端子(+)と、出力電圧Vpixを取り出す出力端子6と接続される出力端子と、を備えている。
フォトダイオード2は、入射光を光電変換するものであり、アノードが差動増幅器1の非反転入力端子に接続され、カソードが差動増幅器1の反転入力端子に接続されている。また、差動増幅器1の非反転入力端子は、所定の基準電圧であるバイアス電圧Vrefが印加されるバイアス電圧印加端子5と接続されている。
フォトダイオード2は、入射光を光電変換するものであり、アノードが差動増幅器1の非反転入力端子に接続され、カソードが差動増幅器1の反転入力端子に接続されている。また、差動増幅器1の非反転入力端子は、所定の基準電圧であるバイアス電圧Vrefが印加されるバイアス電圧印加端子5と接続されている。
帰還容量素子3は、差動増幅器1の反転入力端子と出力端子の間に接続されている。スイッチ4は、MOSトランジスタなどのスイッチング素子からなり、オンのときに帰還容量素子3のリセット(電荷の放電)を行う。スイッチ4は、帰還容量素子3に並列接続され、リセット信号φrによって開閉制御(オンオフ制御)される。
ここで、この第1実施形態では、光量に応じて出力電圧Vpixの電圧が上がるので、バイアス電圧Vrefは低い電圧にしておくとダイナミックレンジが広く取れる。
なお、バイアス電圧Vrefは、例えば電源電圧が3Vのときには、0.5〜1.0V程度である。
ここで、この第1実施形態では、光量に応じて出力電圧Vpixの電圧が上がるので、バイアス電圧Vrefは低い電圧にしておくとダイナミックレンジが広く取れる。
なお、バイアス電圧Vrefは、例えば電源電圧が3Vのときには、0.5〜1.0V程度である。
次に、このような構成の光電変換素子の第1実施形態の動作について、図1および図2を参照して説明する。
図2において、期間T1はリセット期間であり、このときにはリセット信号φrがHレベルとなってスイッチ4がオン状態となり、帰還容量素子3の電荷が放電される。このとき、出力電圧Vpixは以下のようになる。
図2において、期間T1はリセット期間であり、このときにはリセット信号φrがHレベルとなってスイッチ4がオン状態となり、帰還容量素子3の電荷が放電される。このとき、出力電圧Vpixは以下のようになる。
Vpix=A・(Vinp−Vinn)
=A・(Vref−Vpix)・・・(1)
=A・(Vref−Vpix)・・・(1)
ここで、Vinn、Vinpは差動増幅器1の反転入力端子と非反転入力端子の入力電圧であり、Vrefはバイアス電圧、Aは差動増幅器1の電圧利得である。
(1)式から次の(2)式が得られる。
(1)式から次の(2)式が得られる。
Vpix=Vinn=A/(1+A)・Vref ・・・(2)
このときの帰還容量素子3の帰還容量Cfにおける電荷Qf、フォトダイオード2の寄生容量Cpd(図示せず)における電荷Qpd、およびそれらの電荷の和(Qf+Qpd)を求めると、(2)式から次式で表される。
Qf=Cf・(Vinn−Vpix)=0
Qpd=Cpd・(Vinn−Vinp)=Cpd・Vref/(1+A)
Qf+Qpd=Cpd・Vref/(1 +A) ・・・(3)
Qpd=Cpd・(Vinn−Vinp)=Cpd・Vref/(1+A)
Qf+Qpd=Cpd・Vref/(1 +A) ・・・(3)
図2において、期間T2は露光期間である。このときには、リセット信号φrがLレベルとなってスイッチ4がオフ状態となる。フォトダイオード2に光が入射すると、その光量に比例してフォトダイオード2のカソードからアノードへ電流Ipdが流れる。この電流Ipdにより出力電圧VpixがΔV上昇したとすると、差動増幅器1の反転入力端子の変化分ΔVinnは次のようになる。
ΔVinn=−ΔV/A ・・・(4)
ここで、差動増幅器1の非反転入力端子に着目すると、期間T2における帰還容量Cfの電荷Qf’、寄生容量Cpdの電荷Qpd’、およびそれらの電荷の和(Qf’+Qpd’)は(4)式より次式で表される。
Qf’=Cf・(Vinn+ΔVinn−Vpix)
=Cf・(A/(1+A)・Vref−ΔV/A−Vpix)
Qpd’=Cpd・(Vinn+ΔVinn−Vinp)
=Cpd・(Vref/(1+A)−ΔV/A)
Qf’+Qpd’=Cf・(A/(1+A)・Vref−Vpix−ΔV/A)+Cpd・(Vref/(1+A)−ΔV/A) ・・・(5)
=Cf・(A/(1+A)・Vref−ΔV/A−Vpix)
Qpd’=Cpd・(Vinn+ΔVinn−Vinp)
=Cpd・(Vref/(1+A)−ΔV/A)
Qf’+Qpd’=Cf・(A/(1+A)・Vref−Vpix−ΔV/A)+Cpd・(Vref/(1+A)−ΔV/A) ・・・(5)
期間T1と期間T2の電荷の差は、フォトダイオード2で流れた電流分であるので、次式が成立する。
Qf+Qpd=Qf’+Qpd’+Ipd・t ・・・(6)
ここで、tはフォトダイオード2に光が照射された時間である。
(3)式と(5)式を用いて(6)式を整理すると、出力電圧Vpixは次式のようになる。
(3)式と(5)式を用いて(6)式を整理すると、出力電圧Vpixは次式のようになる。
Vpix=A/(1+A)・Vref+Ipd・t/Cf−ΔV/A(1+Cpd/Cf) ・・・(7)
差動増幅器1の電圧利得Aが1より十分に大きいとすると、(7)式は次式のように近似できる。
Vpix=Vref+Ipd・t/Cf ・・・(8)
(8)式によれば、期間T2における出力電圧Vpixの波形は、図2に示すように時間に比例して直線的に上昇していく。その出力電圧Vpixは光強度が大きければ傾きが大きく、光強度が小さければ傾きが小さくなる。ある一定時間が経過したタイミングで出力電圧Vpixを読み出せば光強度に依存した画像信号となる。なお、帰還容量素子3の容量値Cfを変えることで、光検出の感度調整も可能である。
ここで、期間T2において差動増幅器1の反転入力端子の入力電圧Vinnは、(2)、(4)式を用いて次式となる。
ここで、期間T2において差動増幅器1の反転入力端子の入力電圧Vinnは、(2)、(4)式を用いて次式となる。
Vinn=A/(1+A)・Vref−ΔV/A ・・・(9)
差動増幅器1の電圧利得Aが十分に大きければ、(9)式はVinn=Vrefと近似できる。このため、期間T2ではフォトダイオード2のアノードとカソードの電位がほぼ等しくなり、フォトダイオード2がゼロバイアス状態となる。図8のフォトダイオードの電圧−電流特性において、V=0〔V〕付近の特性となり暗電流が極めて小さくなる。
従って、光電変換素子の第1実施形態を使用して固体撮像装置を構成する場合には、従来のように、メモリなどに暗電流成分を記憶させて補正することなしに、フォトダイオードの暗電流に起因する筋状の雑音が抑制できる。
従って、光電変換素子の第1実施形態を使用して固体撮像装置を構成する場合には、従来のように、メモリなどに暗電流成分を記憶させて補正することなしに、フォトダイオードの暗電流に起因する筋状の雑音が抑制できる。
(光電変換素子の第2実施形態)
図3は、本発明の光電変換素子の第2実施形態の構成を示す回路図である。
光電変換素子の第2実施形態は、図3に示すように、差動増幅器1と、フォトダイオード2と、帰還容量素子であるMOS容量素子3aと、スイッチ4と、バイアス電圧印加端子5と、出力端子6とを備えている。
図3は、本発明の光電変換素子の第2実施形態の構成を示す回路図である。
光電変換素子の第2実施形態は、図3に示すように、差動増幅器1と、フォトダイオード2と、帰還容量素子であるMOS容量素子3aと、スイッチ4と、バイアス電圧印加端子5と、出力端子6とを備えている。
光電変換素子の第2実施形態は、図1に示す第1実施形態の構成を基本とし、帰還容量素子3をN型のMOS容量素子3aとしたものである。また、後述のように、フォトダイオード2とMOS容量素子3aとをN型半導体基板上に作成するようにした(図4を参照)。
なお、光電変換素子の第2実施形態の他の部分の構成は、図1に示す第1実施形態の構成と同じであるので、同一の構成要素には同一符号を付してその説明は省略する。
このような構成の光電変換素子の第2実施形態は、図1の第1実施形態の動作と同様であるので、その説明は省略する。
なお、光電変換素子の第2実施形態の他の部分の構成は、図1に示す第1実施形態の構成と同じであるので、同一の構成要素には同一符号を付してその説明は省略する。
このような構成の光電変換素子の第2実施形態は、図1の第1実施形態の動作と同様であるので、その説明は省略する。
図4は、N型半導体基板上に作成されるフォトダイオード2とMOS容量素子3aの構成を示す断面図である。
N型半導体基板10上には、素子分離部11で囲まれるP型ウェル12が形成されている。そして、P型ウェル12の内部には、NMOSの構造からなるフォトダイオード2とMOS容量素子3aが形成されている。
すなわち、P型ウェル12の内部には、3つからなるN型拡散層13、14、15とP型のコンタクト領域16とが素子分離部17を挟んで形成されている。3つのN型拡散層13、14、15は、一体に形成されている。
N型半導体基板10上には、素子分離部11で囲まれるP型ウェル12が形成されている。そして、P型ウェル12の内部には、NMOSの構造からなるフォトダイオード2とMOS容量素子3aが形成されている。
すなわち、P型ウェル12の内部には、3つからなるN型拡散層13、14、15とP型のコンタクト領域16とが素子分離部17を挟んで形成されている。3つのN型拡散層13、14、15は、一体に形成されている。
N型拡散層13、14、15のうちの一部であるN型拡散層14上には、絶縁物からなる絶縁層18が形成され、絶縁層18上には電極19が形成されている。電極19は、光を透過する透明の電極で構成するのが好ましい。この透明電極は、例えばITO(酸化インジウムスズ:Indium Tin Oxide)で構成される。
以上の構成により、光が照射されるN型拡散層13〜15、P型ウェル12、およびコンタクト領域16からフォトダイオード2が形成される。すなわち、N型拡散層13、14、15とP型ウェル12との接合面に空乏層が発生し、この空乏層がフォトダイオード2として動作(機能)する。このため、N型拡散層13、15が共通接続され、この共通接続部が差動増幅器1の反転入力端子に接続されている。そして、コンタクト領域16が差動増幅器1の非反転入力端子に接続されている。
以上の構成により、光が照射されるN型拡散層13〜15、P型ウェル12、およびコンタクト領域16からフォトダイオード2が形成される。すなわち、N型拡散層13、14、15とP型ウェル12との接合面に空乏層が発生し、この空乏層がフォトダイオード2として動作(機能)する。このため、N型拡散層13、15が共通接続され、この共通接続部が差動増幅器1の反転入力端子に接続されている。そして、コンタクト領域16が差動増幅器1の非反転入力端子に接続されている。
また、電極として機能するN型拡散層13〜15、絶縁層18、および電極19からMOS容量素子3aが形成される。このため、N型拡散層14、15が差動増幅器1の反転入力端子に接続されている。そして、電極19が差動増幅器1の出力端子に接続されている。なお、N型拡散層13〜15のうち、N型拡散層14がMOS容量素子3aの主電極として機能する。
このように、図4のフォトダイオード2およびMOS容量素子3aは、フォトダイオード2をN型半導体基板10上に形成するとともに、フォトダイオード2を構成するN型拡散層13〜15のうちの一部を用いて、MOS容量素子3aを形成するようにした。従って、フォトダイオード2を構成するN型拡散層13〜15と、MOS容量素子3aの一方の電極として機能するN型拡散層13〜15とが共通化されている。
以上のように、光電変換素子の第2実施形態では、第1実施形態と同様にフォトダイオードをゼロバイアスとすることができ、フォトダイオードの暗電流を非常に小さくできる。
以上のように、光電変換素子の第2実施形態では、第1実施形態と同様にフォトダイオードをゼロバイアスとすることができ、フォトダイオードの暗電流を非常に小さくできる。
また、第2実施形態において、MOS容量素子3aの電極19を透明電極で構成する場合には、MOS容量素子3aを構成するN型拡散層14はP型ウェル12との間でフォトダイオード2を形成する。すなわち、フォトダイオード2は、MOS容量素子3aを構成するN型拡散層14の分だけ面積が大きくなり、光検出の感度が向上する。また、この場合には、フォトダイオード2とMOS容量素子3aはN型拡散層14を共有するので、その分について面積が減少し、全体として小面積化を実現できる。
(光電変換素子の第3実施形態)
図5は、本発明の光電変換素子の第3実施形態の構成を示す回路図である。
光電変換素子の第3実施形態は、図5に示すように、差動増幅器1と、フォトダイオード2と、帰還容量素子であるMOS容量素子3bと、スイッチ4と、バイアス電圧印加端子5と、出力端子6とを備えている。
図5は、本発明の光電変換素子の第3実施形態の構成を示す回路図である。
光電変換素子の第3実施形態は、図5に示すように、差動増幅器1と、フォトダイオード2と、帰還容量素子であるMOS容量素子3bと、スイッチ4と、バイアス電圧印加端子5と、出力端子6とを備えている。
光電変換素子の第3実施形態は、図1に示す第1実施形態の構成を基本とし、フォトダイオード2の差動増幅器1に対する接続を図5に示すように逆にした。すなわち、フォトダイオード2は、カソードが差動増幅器1の非反転入力端子に接続され、アノードが差動増幅器1の反転入力端子に接続されている。また、帰還容量素子3を図5に示すようにP型のMOS容量素子3bとした。さらに、後述のように、フォトダイオード2とMOS容量素子3bとをP型半導体基板上に作成するようにした(図7参照)。
なお、光電変換素子の第3実施形態の他の部分の構成は、図1に示す第1実施形態の構成と同じであるので、同一の構成要素には同一符号を付してその説明は省略する。
なお、光電変換素子の第3実施形態の他の部分の構成は、図1に示す第1実施形態の構成と同じであるので、同一の構成要素には同一符号を付してその説明は省略する。
次に、この光電変換素子の第3実施形態の動作の概要について、図6を参照して説明する。
第3実施形態は、第1実施形態の構成を基本としているので、その基本的な動作は第1実施形態の動作と同じである。しかし、フォトダイオード2の差動増幅器1に対する接続が逆であるので、図6の露光期間T2における出力電圧Vpixは次式のようになる。
第3実施形態は、第1実施形態の構成を基本としているので、その基本的な動作は第1実施形態の動作と同じである。しかし、フォトダイオード2の差動増幅器1に対する接続が逆であるので、図6の露光期間T2における出力電圧Vpixは次式のようになる。
Vpix=Vref−Ipd・t/Cf ・・・(10)
(10)式によれば、図6に示すように、露光期間T2における出力電圧Vpixの波形は時間に比例して直線的に低下(減少)していく。
なお、光量に応じて出力電圧Vpixが低くなるので、バイアス電圧(基準電圧)Vrefは高めの電圧に設定しておくとダイナミックレンジが広く取れる。
ここで、露光期間T2において差動増幅器1の反転入力端子の入力電圧Vinnは、第1実施形態の場合と同様に、差動増幅器1の電圧利得Aが十分に大きければ、Vinn=Vrefと近似できる。このため、フォトダイオード2のアノードとカソードの電位がほぼ等しくなり、フォトダイオード2がゼロバイアス状態となる。
なお、光量に応じて出力電圧Vpixが低くなるので、バイアス電圧(基準電圧)Vrefは高めの電圧に設定しておくとダイナミックレンジが広く取れる。
ここで、露光期間T2において差動増幅器1の反転入力端子の入力電圧Vinnは、第1実施形態の場合と同様に、差動増幅器1の電圧利得Aが十分に大きければ、Vinn=Vrefと近似できる。このため、フォトダイオード2のアノードとカソードの電位がほぼ等しくなり、フォトダイオード2がゼロバイアス状態となる。
図7は、P型の半導体基板上に作成されるフォトダイオード2とMOS容量素子3bの構成を示す断面図である。
P型半導体基板20上には、素子分離部21で囲まれるN型ウェル22が形成されている。そして、N型ウェル22の内部には、PMOSの構造からなるフォトダイオード2とMOS容量素子3bが形成されている。
すなわち、N型ウェル22の内部には、3つからなるP型拡散層23、24、25とN型のコンタクト領域26とが素子分離部27を挟んで形成されている。3つのP型拡散層23、24、25は、一体に形成されている。
P型半導体基板20上には、素子分離部21で囲まれるN型ウェル22が形成されている。そして、N型ウェル22の内部には、PMOSの構造からなるフォトダイオード2とMOS容量素子3bが形成されている。
すなわち、N型ウェル22の内部には、3つからなるP型拡散層23、24、25とN型のコンタクト領域26とが素子分離部27を挟んで形成されている。3つのP型拡散層23、24、25は、一体に形成されている。
P型拡散層23、24、25のうちの一部であるP型拡散層24上には、絶縁層28が形成され、絶縁層28上には電極29が形成されている。電極29は、光を透過する透明の電極で構成するのが好ましい。この透明電極は、例えばITO(酸化インジウムスズ:Indium Tin Oxide)で構成される。
以上の構成により、光が照射されるP型拡散層13〜25、N型ウェル22、およびコンタクト領域26からフォトダイオード2が形成される。すなわち、P型拡散層23、24、25とN型ウェル22との接合面に空乏層が発生し、この空乏層がフォトダイオード2として動作する。このため、P型拡散層23、25が共通接続され、この共通接続部が差動増幅器1の反転入力端子に接続されている。そして、コンタクト領域26が差動増幅器1の非反転入力端子に接続されている。
以上の構成により、光が照射されるP型拡散層13〜25、N型ウェル22、およびコンタクト領域26からフォトダイオード2が形成される。すなわち、P型拡散層23、24、25とN型ウェル22との接合面に空乏層が発生し、この空乏層がフォトダイオード2として動作する。このため、P型拡散層23、25が共通接続され、この共通接続部が差動増幅器1の反転入力端子に接続されている。そして、コンタクト領域26が差動増幅器1の非反転入力端子に接続されている。
また、電極として機能するP型拡散層23〜25、絶縁層28、および電極29からMOS容量素子3aが形成される。このため、P型拡散層24、25が差動増幅器1の反転入力端子に接続されている。そして、電極29が差動増幅器1の出力端子に接続されている。なお、P型拡散層23〜25のうち、P型拡散層24がMOS容量素子3aの主電極として機能する。
このように、図7のフォトダイオード2およびMOS容量素子3bは、フォトダイオード2をP型半導体基板20上に形成するとともに、フォトダイオード2を構成するP型拡散層23〜25のうちの一部を用いて、MOS容量素子3bを形成するようにした。従って、フォトダイオード2を構成するP型拡散層23〜25と、MOS容量素子3bの一方の電極として機能するP型拡散層23〜25とが共通化されている。
以上のように、光電変換素子の第3実施形態では、第1実施形態と同様にフォトダイオードをゼロバイアスとすることができ、暗電流を非常に小さくできる。
以上のように、光電変換素子の第3実施形態では、第1実施形態と同様にフォトダイオードをゼロバイアスとすることができ、暗電流を非常に小さくできる。
また、第3実施形態において、MOS容量素子3bの電極29を透明電極で構成する場合には、MOS容量素子3bを構成するP型拡散層14はN型ウェル22との間でフォトダイオード2を形成する。すなわち、フォトダイオード2は、MOS容量素子3bを構成するP型拡散層24の分だけ面積が大きくなり、光検出の感度が向上する。また、この場合には、フォトダイオード2とMOS容量素子3bはP型拡散層24を共有するので、その分について面積が減少し、全体として小面積化を実現できる。
(固体撮像装置の実施形態)
次に、本発明の固体撮像装置の実施形態について説明する。
固体撮像装置の実施形態は、上記の光電変換素子の第1〜第3実施形態のうちの1つを適用したものである。すなわち、この実施形態は、上記のように暗電流の減少を図るようにした光電変換素子の第1〜第3実施形態のうちの1つを複数個用いて、MOS型のラインセンサ、エリアセンサなどの固体撮像装置を構成するようにした。具体的には、光電変換素子の第1〜第3実施形態のうちの1つを複数個配列して、ラインセンサやエリアセンサを構成するようにした。
このような構成の固体撮像装置の実施形態によれば、フォトダイオードの暗電流の減少が図れる光電変換素子を読み取り画素として用いるようにしたので、光電変換素子の暗電流の減少により、暗電流に基づく読み取り画像上の雑音の低減を図ることができる。
次に、本発明の固体撮像装置の実施形態について説明する。
固体撮像装置の実施形態は、上記の光電変換素子の第1〜第3実施形態のうちの1つを適用したものである。すなわち、この実施形態は、上記のように暗電流の減少を図るようにした光電変換素子の第1〜第3実施形態のうちの1つを複数個用いて、MOS型のラインセンサ、エリアセンサなどの固体撮像装置を構成するようにした。具体的には、光電変換素子の第1〜第3実施形態のうちの1つを複数個配列して、ラインセンサやエリアセンサを構成するようにした。
このような構成の固体撮像装置の実施形態によれば、フォトダイオードの暗電流の減少が図れる光電変換素子を読み取り画素として用いるようにしたので、光電変換素子の暗電流の減少により、暗電流に基づく読み取り画像上の雑音の低減を図ることができる。
(電子機器の実施形態)
次に、本発明の電子機器の実施形態について説明する。
電子機器の実施形態は、上記の固体撮像装置の実施形態を適用したものである。すなわち、この実施形態は上記の固体撮像装置(ラインセンサまたはエリアセンサ)のうちのいずれかを、例えば複写機やファクシミリに適用したものである。
次に、本発明の電子機器の実施形態について説明する。
電子機器の実施形態は、上記の固体撮像装置の実施形態を適用したものである。すなわち、この実施形態は上記の固体撮像装置(ラインセンサまたはエリアセンサ)のうちのいずれかを、例えば複写機やファクシミリに適用したものである。
このような構成の電子機器の実施形態によれば、上記の固体撮像装置を使用することで、フォトダイオードの暗電流に基づく雑音が低減された読み取り画像を取得でき、その後の画像処理が容易になる。
なお、本発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能である。
なお、本発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能である。
1・・・差動増幅器、2・・・フォトダイオード、3・・・帰還容量素子、3a、3b・・・MOS容量素子、4・・・スイッチ、10・・・N型半導体基板、12・・・P型ウェル、13〜15・・・N型拡散層、18、28・・・絶縁層、19、29・・・電極、20・・・P型半導体基板、22・・・N型ウェル、23〜25・・・P型拡散層
Claims (6)
- 差動増幅器と、
前記差動増幅器の反転入力端子と非反転入力端子の間に接続されるフォトダイオードと、
前記差動増幅器の前記反転入力端子と出力端子の間に接続される帰還容量素子と、
前記帰還容量素子のリセットに用いるスイッチング素子と、を備え、
前記差動増幅器の前記非反転入力端子に所定の基準電圧を印加させるようにしたことを特徴とする光電変換素子。 - 前記フォトダイオードは、半導体基板上に形成される第1の導電型の領域と前記第1の導電型とは異なる第2の導電型の領域とからなり、
前記帰還容量素子は、前記第2の導電型の領域の一部であって、前記第2の導電型の領域の一部を含んで形成されるMOS容量素子からなることを特徴とする請求項1に記載の光電変換素子。 - 前記MOS容量素子は、第1の電極と、前記第1の電極上に形成される絶縁物と、前記絶縁物上に形成される第2の電極とからなり、
前記フォトダイオードの第2の導電型の領域の一部と前記MOS容量素子の第1の電極とが共通化されていることを特徴とする請求項2に記載の光電変換素子。 - 前記MOS容量素子の第2の電極は透明であることを特徴とする請求項3に記載の光電変換素子。
- 複数の光電変換素子を備えた固体撮像装置であって、
前記複数の光電変換素子は、請求項1乃至請求項4のうちのいずれかの請求項に記載の光電変換素子からなることを特徴とする固体撮像装置。 - 固体撮像装置を備えた電子機器であって、
前記固体撮像装置は、請求項5に記載の固体撮像装置からなることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007276055A JP2009105246A (ja) | 2007-10-24 | 2007-10-24 | 光電変換素子、固体撮像装置、および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007276055A JP2009105246A (ja) | 2007-10-24 | 2007-10-24 | 光電変換素子、固体撮像装置、および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009105246A true JP2009105246A (ja) | 2009-05-14 |
Family
ID=40706643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007276055A Withdrawn JP2009105246A (ja) | 2007-10-24 | 2007-10-24 | 光電変換素子、固体撮像装置、および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009105246A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018078415A (ja) * | 2016-11-08 | 2018-05-17 | Nttエレクトロニクス株式会社 | 光受信回路 |
CN109997352A (zh) * | 2016-12-27 | 2019-07-09 | 松下知识产权经营株式会社 | 摄像装置、相机以及摄像方法 |
-
2007
- 2007-10-24 JP JP2007276055A patent/JP2009105246A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018078415A (ja) * | 2016-11-08 | 2018-05-17 | Nttエレクトロニクス株式会社 | 光受信回路 |
CN109997352A (zh) * | 2016-12-27 | 2019-07-09 | 松下知识产权经营株式会社 | 摄像装置、相机以及摄像方法 |
CN109997352B (zh) * | 2016-12-27 | 2021-06-01 | 松下知识产权经营株式会社 | 摄像装置、相机以及摄像方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8975569B2 (en) | Solid-state imaging device, driving method thereof, and solid-state imaging system to perform difference processing using effective and reference pixels | |
JP4363390B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
US8159585B2 (en) | Image sensor pixel with gain control | |
KR101696410B1 (ko) | 이미지 센서 및 그 동작 방법 | |
WO2011058684A1 (ja) | 固体撮像装置 | |
TWI413241B (zh) | Solid-state imaging device | |
US10645327B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
TW200903787A (en) | Image sensor with gain control | |
CN112291493B (zh) | 用于生成高动态范围图像的成像系统和方法 | |
US11006062B2 (en) | Pixel sensing circuit and driving method thereof, image sensor and electronic device | |
US11553145B2 (en) | Methods and systems for increasing PSRR compensation range in an image sensor | |
JP4935227B2 (ja) | 温度検出回路およびその動作方法、並びに半導体装置 | |
CN112740660A (zh) | 固态成像元件、固态成像元件的控制方法以及电子设备 | |
US20150194458A1 (en) | Solid-state image sensing device | |
US9654714B2 (en) | Shared pixel with fixed conversion gain | |
US9807329B2 (en) | Imaging device and imaging system | |
JP2006314025A (ja) | 撮像装置と撮像装置用の電源供給方法 | |
JP4300654B2 (ja) | 固体撮像装置 | |
US20160223884A1 (en) | Photoelectric conversion apparatus, imaging system, and driving method for photoelectric conversion apparatus | |
JP2009105246A (ja) | 光電変換素子、固体撮像装置、および電子機器 | |
KR101194873B1 (ko) | 넓은 다이나믹 레인지를 가지는 고감도 cmos 영상 센서 장치 | |
JP2009168611A (ja) | 赤外線固体撮像素子 | |
JP6370135B2 (ja) | 撮像装置、撮像システム、撮像装置の駆動方法 | |
KR100707075B1 (ko) | 이미지 센서의 이중 상관 샘플링 회로 | |
JP4345145B2 (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110104 |