JP4618786B2 - 固体撮像装置の製造方法 - Google Patents

固体撮像装置の製造方法 Download PDF

Info

Publication number
JP4618786B2
JP4618786B2 JP2005021276A JP2005021276A JP4618786B2 JP 4618786 B2 JP4618786 B2 JP 4618786B2 JP 2005021276 A JP2005021276 A JP 2005021276A JP 2005021276 A JP2005021276 A JP 2005021276A JP 4618786 B2 JP4618786 B2 JP 4618786B2
Authority
JP
Japan
Prior art keywords
film
insulating film
wiring
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005021276A
Other languages
English (en)
Other versions
JP2006210685A (ja
JP2006210685A5 (ja
Inventor
浩一 田添
栄 橋本
章 大谷
浩 譲原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005021276A priority Critical patent/JP4618786B2/ja
Priority to US11/275,672 priority patent/US7393715B2/en
Publication of JP2006210685A publication Critical patent/JP2006210685A/ja
Publication of JP2006210685A5 publication Critical patent/JP2006210685A5/ja
Application granted granted Critical
Publication of JP4618786B2 publication Critical patent/JP4618786B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685Process for coatings or optical elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies

Description

本発明は、固体撮像装置の製造方法に関し、特にMOS型固体撮像素子の製造方法に関する。
デジタルスチルカメラや、デジタルビデオカメラ等に用いられる光電変換素子として、CMOSエリアセンサが多く使われている。CMOSエリアセンサは、半導体基板上に多数配置されたフォトダイオードにおいて光電変換によって発生した電気信号を、MOSトランジスタで読み出すセンサであり、その構造は例えば以下のようなものである(特許文献1参照)。N型シリコン基板上に、P型ウエルが形成され、P型ウエルにフォトダイオードのN型電荷蓄積領域が形成されている。N型電荷蓄積領域に蓄積された電荷は、転送MOSトランジスタのゲート電極により、N型不純物領域である転送MOSトランジスタのドレイン領域(フローティングディフュージョン領域)に転送される。フォトダイオード、ゲート電極、ドレイン領域等は第1の絶縁膜で覆われている。第1の配線部が第1の絶縁膜上に設けられ、第1の絶縁膜を貫通するコンタクトプラグによって、ドレイン領域と接続されている。第1の配線部の上には同様にして、第2の絶縁膜、第2の配線部、第3の絶縁膜、第3の配線部が設けられている。第1,第2の配線部は、第2の絶縁膜を貫通するビアプラグによって、第2,第3の配線部は、第3の絶縁膜を貫通するビアプラグによって各々接続されている。ゲート電極も同様の配線構造によって接続されている。コンタクトプラグおよびビアプラグは、タングステンで形成されることが多い。第3の絶縁膜の上には、素子保護のためのパッシベーション膜が形成され、パッシベーション膜の上には、カラーフィルタ層と、感度向上のためのマイクロレンズとが形成されている。
このような構造のCMOSエリアセンサを製造するには、まず、フォトダイオード等の最下層部を形成後、第1の絶縁膜を形成し、第1の絶縁膜を貫通するコンタクトプラグを形成する。次に、第1の配線部を形成し、同様にして第2の絶縁膜を形成し、第2の絶縁膜を貫通するビアプラグを形成する。次に、第2の配線部を形成し、同様にして第3の絶縁膜を形成し、第3の絶縁膜を貫通するビアプラグを形成した後、第3の配線層を形成する。
コンタクトプラグやビアプラグを形成するには、まず絶縁膜に、フォトリソグラフィおよびエッチング工程によって、接続孔を設ける。次に、ブランケット化学気相成長(CVD)法によって、絶縁膜上にタングステン等の高融点金属膜または合金金属膜を形成する。ブランケットCVD法を用いることによって、接続孔の設けられた面に金属膜が堆積するとともに、接続孔の内部が金属膜で埋められる。その後、接続孔以外の金属膜を除去すると、コンタクトプラグまたはビアプラグが形成され、同時に絶縁膜が平坦化される。
接続孔の内部以外の金属膜を除去し、絶縁膜を平坦化するには、エッチバック法(特許文献2)または化学的機械研磨(CMP)法(特許文献3)が用いられてきた。従来は、各絶縁膜上の金属膜の除去には、すべてエッチバック法を用いるか、すべてCMP法を用いるかの選択を行ってきた。
特開2002−231915号公報 特開2003−204055号公報 特開2001−352049号公報
しかしながら、エッチバック法によってコンタクトプラグおよびビアプラグを形成する場合、金属膜と絶縁膜の選択性により、絶縁膜の均一な平坦性が得られる一方で、エッチングにより発生する金属膜の残渣を完全に除去できず、その上に形成する配線部がショートする可能性があった。
一方、CMP法によってコンタクトプラグおよびビアプラグを形成する場合、金属膜形成までの工程で付着した突起異物を除去できるため、配線のショートの可能性はエッチバック法に比べて低減する。しかし、コンタクトプラグまたはビアプラグと同時に絶縁膜も研磨されるため、CMP装置や研磨パターンに起因した研磨ムラが発生する。
この研磨ムラにより、特に固体撮像装置においては、フォトダイオードとカラーフィルタとの間に挟まれた絶縁膜の厚さが、例えばセンサチップ中心部と端部とで異なり、それによってフォトダイオード部に進入する光の入射量が均一でなくなり、結果的に色ムラなどのセンサ特性の劣化が発生することがあった。これは特に、積層方向最上部の絶縁膜の厚さが異なると、センサ特性に大きな影響を与える場合がある。
本発明の目的は、金属膜の残渣を確実に除去して配線部のショートを防止しつつ、研磨ムラを極力抑制して絶縁膜の厚さを均一に保ち、色ムラなどのセンサ特性の劣化を防止することのできる固体撮像装置の製造方法を提供することにある。
本発明の固体撮像装置の製造方法は、基板と、基板上に形成された、光電変換素子と、光電変換素子からの電気信号を転送する手段とを有する撮像領域と、撮像領域の上に、積層方向に互いに異なる高さに設けられた複数の配線部と、積層方向に隣接する配線部同士の間、および撮像領域と撮像領域に積層方向に隣接する配線部との間に設けられた複数の絶縁膜と、各々が絶縁膜のひとつを貫通して設けられ、積層方向に隣接する配線部同士、または配線部と撮像領域の一部とを電気的に導通させる、複数の埋込プラグとを有する固体撮像装置の製造方法である。埋込プラグを形成する工程は、埋込プラグが形成される絶縁膜に接続孔を形成する工程と、接続孔が形成された絶縁膜に、接続孔の内部、および絶縁膜の積層方向上面の少なくとも一部を覆うように金属膜を堆積させる金属膜堆積工程と、堆積された金属膜を研磨して接続孔の内部を除く金属膜を除去すると同時に絶縁膜を平坦化する金属膜除去工程とを有し、金属膜除去工程は、積層方向最上部の絶縁膜に形成される埋込プラグについてはエッチバック法を用い、他の絶縁膜に形成される埋込プラグについては化学的機械研磨法を用いることを特徴としている。
以上説明したように、本発明の固体撮像装置の製造方法によれば、カラーフィルタとフォトダイオードとの距離のばらつきが抑えられ、色ムラなどのセンサ特性の劣化を軽減することが可能となる。また、金属膜の残渣による配線ショートが低減される。以上によって、信頼性が高く、センサ特性の良好な固体撮像装置を提供することが可能となる。
(第1の実施形態)
以下、本発明の固体撮像装置の製造方法に係る固体撮像装置の基本構造について説明する。図1には、単位素子の要部断面模式図を示す。固体撮像装置の一例としてCMOSエリアセンサを例に説明する。ここで、CMOSエリアセンサとは、撮像領域と周辺回路領域を略同一のプロセス(CMOSプロセス)で形成するセンサを指す。CMOSエリアセンサ10は、基板103に形成された光電変換素子であるフォトダイオード100と、光電変換素子からの電気信号を転送する転送MOSトランジスタ101と、転送MOSトランジスタ101等のMOSトランジスタの駆動用バイアスを与えるための配線、光電変換された電荷を周辺の信号処理回路へ転送するための配線、所望の電圧を供給するための電源配線、遮光を行なうための配線等を含む配線部102とを有している。また、画素に増幅機能を備える場合には、転送MOSトランジスタの他に、増幅用MOSトランジスタ、リセット用MOSトランジスタ、画素選択用MOSトランジスタ等を必要に応じて有している。フォトダイオード100と転送MOSトランジスタ101は、CMOSエリアセンサ10の撮像領域を形成している。N型シリコン基板103にはP型ウエル104が形成されている。P型ウエル104上に、N型電荷蓄積領域108が形成され、その上には、フォトダイオードを埋め込み構造とするための表面P型領域109が形成されている。また、転送MOSトランジスタのゲート電極107を介して、N型電荷蓄積領域108の反対側に転送MOSトランジスタ101のドレイン領域110が形成されている。N型不純物領域であるドレイン領域110は、転送された電荷を保持し、電圧に変換して出力するフローティングディフュージョンとしても機能する。他の単位素子との間はフィールド酸化膜105で分離されている。
フォトダイオード100および転送MOSトランジスタ101は、シリコン酸化膜からなる第1の絶縁膜111で覆われ、その上に第1の配線部113が設けられている。第1の配線部のゲート電極と接続されない配線は、第1の絶縁膜111によって、ゲート電極107と絶縁されている。第1の配線部113は、第1の絶縁膜111を貫通するコンタクトプラグ112によって、ドレイン領域110と接続される配線を含んでいる。
同様にして、第1の配線部113は第2の絶縁膜114で覆われ、その上に第2の配線部116が形成されている。これによって、第2の配線部116は第1の配線部113と絶縁されるとともに、第2の絶縁膜114を貫通するビアプラグ115によって、所定の位置で第1の配線部113と接続されている。同様にして、第2の配線部116は第3の絶縁膜117で覆われ、その上に第3の配線部119が形成されている。これによって、第3の配線部119は第2の配線部116と絶縁されるとともに、第3の絶縁膜117を貫通するビアプラグ118によって、所定の位置で第2の配線部116と接続されている。
すなわち、CMOSエリアセンサ10は、積層方向に互いに異なる高さに設けられた複数の配線部113,116,119と、積層方向に隣接する配線部同士の間、および撮像領域と撮像領域に積層方向に隣接する配線部との間に設けられた複数の絶縁膜を有し、複数の埋込プラグが、対応する絶縁膜を貫通して設けられ、積層方向に隣接する配線部同士、または配線部と撮像領域の一部とを電気的に導通させている。
各配線部113,116,119はアルミニウムから、コンタクトプラグ112およびビアプラグ115,118はタングステンから形成されている。なお、本明細書等では、コンタクトプラグ112およびビアプラグ115,118を、埋込プラグと総称する場合がある。
第3の配線部119は、窒化シリコン膜からなる、基板保護のためのパッシベーション膜120で覆われている。パッシベーション膜120に窒化シリコン膜を用いるのは、素子の保護に適している点と、水素を多く含むため、その水素が半導体基板表面のシリコンのダングリングボンドを終端化させ、暗電流発生源を低減させることが可能になるためである。
また、パッシベーション膜120とシリコン酸化膜からなる第3の絶縁膜の間に、両者の屈折率の間の屈折率を有する酸窒化シリコン膜を形成してもよい。この酸窒化シリコン膜により、フォトダイオード部100へ導かれる光が、パッシベーション膜120と、シリコン酸化膜からなる第3の絶縁膜117との界面で反射し、その反射した光が隣接するフォトダイオード110に侵入することで起きる、色ムラなどのセンサー特性の劣化を防ぐためである。つまり、界面で起きる反射を低減させる反射防止膜として機能するのである。パッシベーション膜120の上層には、カラーフィルタ層121と、感度向上のためのマイクロレンズ層122が形成されている。カラーフィルタ層121は赤、緑、青の三原色がそれぞれ各フォトダイオード部100に対応して形成されている。
CMOSエリアセンサ10の表面から入射した光は、カラーフィルタ層121を通過して、各色感度を示す波長へ選択的に分光され、第3の配線部119の存在しない開口部を通して、反射と透過を繰り返しフォトダイオード部100へ到達する。到達した光は、フォトダイオード部100のN型電荷蓄積領域108あるいはP型ウエル104内で吸収され、電子・ホール対を生成する。このうち、電子はN型電荷蓄積領域108に蓄積される。N型電荷蓄積領域108に蓄積された電子は、ゲート電極107の開閉動作によって、適宜のタイミングでドレイン領域110に送られ、コンタクトプラグ112、第1の配線部113等からなる配線部103を通って、所定の経路に従って読み出される。画素に増幅素子を有する場合には、フローティングディフュージョン領域が埋め込みプラグにより、第1の配線部を介して増幅用MOSトランジスタのゲートに接続されており、ここで電圧に変換された後、所望の配線により信号処理回路へ転送される。
カラーフィルタ層121を通過した光の感度は、カラーフィルタ層121とフォトダイオード部100との距離によって変化する。光の感度を各素子間で一定に保つためにはカラーフィルタ層121とフォトダイオード部100との距離がより均一であるのが好ましい。本発明の固体撮像装置の製造方法によって製造されたCMOSエリアセンサ10は、後述するように、従来技術に比べて上記の距離が均一化されている。
次に、以上説明したCMOSエリアセンサ10の製造方法を実施例に基づいて説明する。本発明では、タングステンからなる埋込プラグを、ブランケットCVD法およびエッチバック法を用いて形成するプロセスと、ブランケットCVD法およびCMP法を用いて形成するプロセスとを、各絶縁膜で使い分けて形成することを特徴としている。そのため、埋込プラグの製造方法について特に詳細に説明する。
図2に、本実施例による製造方法を工程順に図示する。まず、同図(a)に示すように、フォトダイオード部100と転送MOSトランジスタ部101が形成されたN型シリコン基板103(以上、図1参照)およびP型ウエル104上に、シリコン酸化膜をCVD法により堆積し、CMP法により研磨して、第1の絶縁膜111を形成した。次に、フォトリソグラフィおよび反応性イオンエッチング(RIE)によって、第1の絶縁膜111に、第1の絶縁膜111を貫通してドレイン領域110まで延びる接続孔131を形成した。
次に、同図(b)に示すように、原料として六フッ化タングステン(WF6)を用いた熱CVD法によって、第1の絶縁膜111上にタングステン膜132を成長させた。接続孔131中にはタングステンが充填された。また、接続孔131中にタングステンが充填されたため、接続孔131上と第1の絶縁膜111上には段差が形成された。
次に、同図(c)に示すように、第1の絶縁膜111上および接続孔131上のタングステン膜132を、CMP法を用いて研磨してコンタクトプラグ112を形成し、同時に第1の絶縁膜表面を平坦化した。第1の絶縁膜111は、全面が覆われている必要はなく、少なくとも一部が覆われていればよい。CMPの研磨量は基板面内で均一ではないことから、段差部を確実に平坦化するため、研磨量は上述した段差を上回るものとした。
次に、同図(d)に示すように、上述の平坦化面にアルミニウム層を物理気相成長(PVD)法により成膜し、フォトリソグラフィとエッチングによりパターニングして、第1の配線部113を形成した。次に、プラズマCVD法を用いてシリコン酸化膜を成膜し、第2の絶縁膜114を形成した。次に、フォトリソグラフィおよびRIEによって、第1の絶縁膜111と同様に接続孔133を形成した。
次に、同図(e)に示すように、ブランケットCVD法によって、第2の絶縁膜114上にタングステン膜134を成長させた。成長条件は第1の絶縁膜111へのタングステン膜132の形成条件と同様とした。接続孔133中にはタングステンが充填された。接続孔133上と第2の絶縁膜114上には、第1の絶縁膜111と同程度の段差が形成された。
次に、同図(f)に示すように、第2の絶縁膜114上および接続孔133上のタングステン膜134を、CMP法を用いて研磨してビアプラグ115を形成した。研磨量は、段差部を確実に除去するため、第1の絶縁膜111と同様、段差より大目に設定した。
次に、同図(g)に示すように、上述の平坦化面にアルミニウム層をPVD法により成膜し、フォトリソグラフィとエッチングによりパターニングして、第2の配線部116を形成した。次に、プラズマCVD法を用いてシリコン酸化膜を成膜し、第3の絶縁膜117を形成した。次に、フォトリソグラフィおよびRIEによって、第1の絶縁膜111と同様に接続孔135を形成した。
次に、同図(h)に示すように、ブランケットCVD法によって、第3の絶縁膜117上にタングステン膜136を成長させた。成長条件は第1の絶縁膜111へのタングステン膜132の形成条件と同様とした。接続孔135中にはタングステンが充填され、第1の絶縁膜111と同様の段差が形成された。
次に、同図(i)に示すように、第3の絶縁膜117上および接続孔135上のタングステン膜136を、エッチバック法を用いて研磨して、ビアプラグ118を形成した。第3の絶縁膜117のタングステン膜136の平坦化処理として、エッチバック法を用いた点が、第1の絶縁膜113および第2の絶縁膜116の場合と異なっている。タングステン膜136のエッチバックには平行平板電極を有したRIE装置を用いた。反応ガスとしてSF6を用い、ガスを励起しプラズマを発生させ、タングステン膜136のエッチバックを行った。エッチバック法を用いることで、CMP法で平坦化する場合に比べて、研磨ムラ等の、第3の絶縁膜117の絶縁膜厚さの不均一性を低減させることが可能となった。特にエッチバック法は巨視的に見た場合の平坦化特性がCMP法と比べて高いため、センサの感度ムラにつながる、撮像領域の中心部、周辺部での厚さの不均一性が低減される。また、積層方向最上部の絶縁膜の厚さの不均一性が、センサ特性に大きく影響するため、最上の絶縁膜の平坦化する工程をエッチバックにより行なうのが好ましい。
次に、同図(j)に示すように、上述の平坦化面にアルミニウム層をPVD法により成膜し、フォトリソグラフィとエッチングによりパターニングして、第3の配線部119を形成した。
次に、同図(k)に示すように、プラズマCVD法を用いて、窒化シリコンからなるパッシベーション膜120を、第3の配線部119上に形成し、その上にカラーフィルタ層121を、さらにその上部にマイクロレンズ層122を形成して、デバイス構造を完成した。なお、同図(k)では、複数のフォトダイオード部100を表示している。
(第2の実施形態)
続いて、本発明の第2の実施形態に係る固体撮像装置の製造方法について説明する。図3には本実施形態に係るCMOSエリアセンサの単位素子の要部断面模式図を示す。本実施形態は、二層構造のパッシベーション膜123を形成することを特徴としている。基板103から第3の配線部119までの構造は、第1の実施形態に係るCMOSエリアセンサと同様である。パッシベーション膜123は、反射防止膜となる酸窒化シリコン膜からなる第1のパッシベーション膜123a上に、窒化シリコン膜からなる第2のパッシベーション膜123bが形成された二層構造である。
第2のパッシベーション膜123bとして窒化シリコン膜を用いるのは、その成膜プロセスのガス雰囲気が水素をより多く含むためである。パッシベーション処理中に水素を多く含ませることで、半導体基板のシリコンの未終端部(ダングリングボンド)を水素で終端しやすくし、暗電流発生源となるダングリングボンドを減少させることができる。また、パッシベーション膜としては、酸窒化シリコン膜上に窒化シリコン膜を形成する方がより好ましい。これは上述したように、第3の絶縁膜となるシリコン酸化膜とパッシベーション膜となるシリコン窒化膜の界面での反射を低減させることが可能となるためである。したがって、本実施形態に係るCMOSエリアセンサでは、各ファトダイオード100で、より均一な分光特性を得ることが可能である。
本実施形態に係るCMOSエリアセンサの製造方法は、第3の配線部119までは第1の実施形態と同様である。すなわち、本実施形態においても、第1の絶縁膜111,114はCMP法によって、第3の絶縁膜117はエッチバック法によって、各々平坦化される。本実施形態においては、まず、酸窒化シリコン膜からなる第1のパッシベーション膜123aを、プラズマCVD法を用いて、第3の配線部119の上に形成した。次に、窒化シリコン膜からなる第2のパッシベーション膜123bを、プラズマCVD法を用いて形成した。その後、第1の実施形態と同様に、カラーフィルタ層121およびマイクロレンズ層122を形成した。次に、絶縁膜の厚さばらつきについて説明する。図4には、絶縁膜111,114,117の平坦化工程において、3層の絶縁膜111,114,117の全てにCMP法を用いた場合(以下、条件a)と、絶縁膜111,114にCMP法を、第3の絶縁膜にエッチバック法を用いた場合(以下、条件b)の各々で、カラーフィルタ層121の中心位置と、対応するフォトダイオード部100との距離を、基板各位置で測定したときの分布を示す。測定した基板には、1枚あたり20チップのCMOSエリアセンサが形成されている。基板の外周部にあるチップAを対象に、カラーフィルタとフォトダイオード間の距離を測定したところ、条件aでは、カラーフィルタとフォトダイオード間の距離が、ターゲット距離(厚さ)に対して10%のばらつきを有していたのに対して、条件bでは、7%に抑えられた。すなわち、条件aよりも、本発明の条件bの方がチップ内におけるカラーフィルタとフォトダイオード距離の均一性に優れていることがわかった。
これは、第3の絶縁膜117の平坦化に、CMP法の代わりにエッチバック法を適用したことによって、CMP法による大きな研磨ムラが抑制されたためである。すなわち、第1の絶縁膜111と第2の絶縁膜114はCMP法によって研磨して、配線部のショートの可能性を低減することを優先した。一方、第3の絶縁膜117にエッチバック法を用いることによって、第1の絶縁膜111と第2の絶縁膜114に研磨ムラが生じても、第3の絶縁膜117によって、絶縁層全体の厚さをより均一に調整することができる。
第3の配線部119は、タングステン残渣による配線ショートが起きやすくなることも考えられるが、第1の絶縁膜111と第2の絶縁膜114では配線ショートの可能性が低減されているので、デバイス全体としての配線ショートの可能性は小さくなる。また、第3の配線部119に、同層ショートが起き難いデザインルールを採用することで、第1の配線部113および第2の配線部116に比べ、配線ショートを起きにくくすることも可能である。例えば、第1、2の配線層にMOSトランジスタの駆動用配線、信号転送用配線等の比較的微小な加工寸法が要求されるもの、第3の配線層に電源配線、遮光配線等の比較的加工寸法の大きなものを割り振ればよい。
図5には、図4に示した条件aおよびbで各々作製したCMOSエリアセンサの色ムラを比較した結果を示す。同図(a)は測定したチップ位置を、同図(b)には、同図(a)に示した各チップ位置において測定した基板面内の色比分布を示す。ここで色比とは、各チップに一定の光量を与えた際の分光特性より得られる三原色(赤、青、緑)の感度比であり、同図(b)のグラフは各色を緑色で規格化したものである。基板内の全てのチップで色比が一定であれば各チップ内で色ムラの無いCMOSエリアセンサを作製することが可能である。図から明らかなとおり、条件aに比べ条件bの方が均一な色比分布が得られることがわかる。すなわち、条件bに従って、タングステンの絶縁膜の研磨に、エッチバックとCMPとを層別に選択的に適用することで、色ムラの少ないCMOSエリアセンサを作製することが可能である。
なお、以上の説明は、配線部が3層構造のCMOSエリアセンサを例に行なったが、配線部の層数が3層に限定されないことはいうまでもなく、2層あるいは4層以上の構成でもよい。
さらに、本発明は、多層配線構造の半導体デバイスで、絶縁層の厚さのばらつきを低減することによるメリットが大きいデバイス、例えば、トランジスタとしてMOSトランジスタだけでなく接合型電界トランジスタを用いた構成にも同様に適用することができる。
本発明の第1の実施形態に係るCMOSエリアセンサの断面図である。 図1に示すCMOSエリアセンサの製造工程のステップ図である。 本発明の第2の実施形態に係るCMOSエリアセンサの断面図である。 基板面内のカラーフィルタとフォトダイオード間距離の分布である。 色比(緑色規格化)の基板内分布を示したものである。
符号の説明
10 CMOSエリアセンサ
100 フォトダイオード部
101 MOSトランジスタ部
102 配線部
103 N型シリコン基板
104 P型ウエル
111 第1の絶縁膜
112 コンタクトプラグ
113 第1の配線部
114 第2の絶縁膜
115 ビアプラグ
116 第2の配線部
117 第3の絶縁膜
118 ビアプラグ
119 第3の配線部
131,133,135 接続孔
132,134,136 タングステン膜

Claims (8)

  1. 基板と、
    前記基板に形成された、光電変換素子と、該光電変換素子からの電気信号を転送する手段とを有する撮像領域と、
    前記撮像領域の上に、積層方向に互いに異なる高さに設けられた複数の配線部と、
    積層方向に隣接する前記配線部同士の間、および前記撮像領域と該撮像領域に積層方向に隣接する前記配線部との間に設けられた複数の絶縁膜と、
    各々が前記絶縁膜のひとつを貫通して設けられ、積層方向に隣接する前記配線部同士、または前記配線部と前記撮像領域の一部とを電気的に導通させる、複数の埋込プラグと
    を有する固体撮像装置の製造方法において、
    前記埋込プラグを形成する工程は、
    前記埋込プラグが形成される前記絶縁膜に接続孔を形成する工程と、
    前記接続孔が形成された前記絶縁膜に、該接続孔の内部、および該絶縁膜の積層方向上面の少なくとも一部を覆うように金属膜を堆積させる金属膜堆積工程と、
    前記堆積された金属膜を研磨して前記接続孔の内部を除く該金属膜を除去すると同時に前記絶縁膜を平坦化する金属膜除去工程とを有し、
    前記金属膜除去工程は、積層方向最上部の前記埋込プラグについてはエッチバック法を用い、
    の前記埋込プラグについては化学的機械研磨法を用いることを特徴とする、固体撮像装置の製造方法。
  2. 前記積層方向最上部の前記埋込プラグを形成する工程は、前記金属膜堆積工程では化学気相成長法を用いる、請求項1に記載の固体撮像装置の製造方法。
  3. 前記積層方向最上部の前記絶縁膜の上部にパッシベーション層を設ける工程を有する、請求項1または2に記載の固体撮像装置の製造方法。
  4. 前記パッシベーション膜は、窒化シリコン膜である、請求項に記載の固体撮像装置の製造方法。
  5. 前記パッシベーション膜と前記積層方向最上部の前記絶縁膜との間に、該パッシベーション膜と前記積層方向最上部の前記絶縁膜との界面における反射を低減する反射防止膜を形成する工程を有する、請求項4に記載の固体撮像装置の製造方法。
  6. 前記反射防止膜は酸窒化シリコン膜である、請求項5に記載の固体撮像装置の製造方法。
  7. 前記エッチバック法は、反応性イオンエッチング法である、請求項1から6のいずれか1項に記載の固体撮像装置の製造方法。
  8. 前記積層方向最上部の前記配線部は遮光配線として機能する、請求項1から7のいずれか1項に記載の固体撮像装置の製造方法。
JP2005021276A 2005-01-28 2005-01-28 固体撮像装置の製造方法 Expired - Fee Related JP4618786B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005021276A JP4618786B2 (ja) 2005-01-28 2005-01-28 固体撮像装置の製造方法
US11/275,672 US7393715B2 (en) 2005-01-28 2006-01-24 Manufacturing method for image pickup apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005021276A JP4618786B2 (ja) 2005-01-28 2005-01-28 固体撮像装置の製造方法

Publications (3)

Publication Number Publication Date
JP2006210685A JP2006210685A (ja) 2006-08-10
JP2006210685A5 JP2006210685A5 (ja) 2008-02-14
JP4618786B2 true JP4618786B2 (ja) 2011-01-26

Family

ID=36757094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005021276A Expired - Fee Related JP4618786B2 (ja) 2005-01-28 2005-01-28 固体撮像装置の製造方法

Country Status (2)

Country Link
US (1) US7393715B2 (ja)
JP (1) JP4618786B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4646577B2 (ja) 2004-09-01 2011-03-09 キヤノン株式会社 光電変換装置、その製造方法及び撮像システム
US7592645B2 (en) * 2004-12-08 2009-09-22 Canon Kabushiki Kaisha Photoelectric conversion device and method for producing photoelectric conversion device
JP2006237315A (ja) * 2005-02-25 2006-09-07 Matsushita Electric Ind Co Ltd 固体撮像装置
US7884434B2 (en) * 2005-12-19 2011-02-08 Canon Kabushiki Kaisha Photoelectric conversion apparatus, producing method therefor, image pickup module and image pickup system
JP5305622B2 (ja) * 2006-08-31 2013-10-02 キヤノン株式会社 光電変換装置の製造方法
JP4137161B1 (ja) 2007-02-23 2008-08-20 キヤノン株式会社 光電変換装置の製造方法
JP4110192B1 (ja) * 2007-02-23 2008-07-02 キヤノン株式会社 光電変換装置及び光電変換装置を用いた撮像システム
JP5059476B2 (ja) * 2007-04-23 2012-10-24 ラピスセミコンダクタ株式会社 半導体装置、光測定装置、光検出装置、及び半導体装置の製造方法
KR100881200B1 (ko) * 2007-07-30 2009-02-05 삼성전자주식회사 씨모스 이미지 센서 및 그 제조방법
JP2009043772A (ja) * 2007-08-06 2009-02-26 Panasonic Corp 固体撮像装置及びその製造方法
KR100922929B1 (ko) * 2007-12-28 2009-10-22 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP5288823B2 (ja) * 2008-02-18 2013-09-11 キヤノン株式会社 光電変換装置、及び光電変換装置の製造方法
JP5314914B2 (ja) * 2008-04-04 2013-10-16 キヤノン株式会社 光電変換装置、撮像システム、設計方法、及び光電変換装置の製造方法
KR101045716B1 (ko) * 2008-07-29 2011-06-30 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP2010073819A (ja) * 2008-09-17 2010-04-02 Canon Inc 光電変換装置及び撮像システム
KR20100074966A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 브리지 방지 금속 배선 구조를 갖는 시모스 이미지 센서 및제조 방법
US8441052B2 (en) * 2009-10-21 2013-05-14 Hiok Nam Tay Color-optimized image sensor
JP5704811B2 (ja) * 2009-12-11 2015-04-22 キヤノン株式会社 固体撮像装置の製造方法
JP6230343B2 (ja) 2013-09-06 2017-11-15 キヤノン株式会社 固体撮像装置、その駆動方法及び撮像システム
JP2015144248A (ja) * 2013-12-25 2015-08-06 キヤノン株式会社 半導体装置、及びその製造方法
JP2018082295A (ja) 2016-11-16 2018-05-24 キヤノン株式会社 撮像装置及び撮像システム
JP2021019058A (ja) 2019-07-18 2021-02-15 キヤノン株式会社 光電変換装置および機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204055A (ja) * 2002-01-09 2003-07-18 Sony Corp 固体撮像装置およびその製造方法
JP2003224249A (ja) * 2002-01-28 2003-08-08 Sony Corp 半導体撮像装置及びその製造方法
JP2004031918A (ja) * 2002-04-12 2004-01-29 Hitachi Ltd 半導体装置
JP2004165236A (ja) * 2002-11-11 2004-06-10 Sony Corp 固体撮像装置の製造方法
JP2004221527A (ja) * 2003-01-16 2004-08-05 Samsung Electronics Co Ltd イメージ素子及びその製造方法
JP2004281911A (ja) * 2003-03-18 2004-10-07 Sony Corp 固体撮像装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1270058C (en) * 1984-12-28 1990-06-05 CAMERA
US4731685A (en) * 1985-10-16 1988-03-15 Ampex Corporation Transducing head mounting on an unsupported length of spring
DE3856165T2 (de) * 1987-01-29 1998-08-27 Canon Kk Photovoltaischer Wandler
US4959723A (en) * 1987-11-06 1990-09-25 Canon Kabushiki Kaisha Solid state image pickup apparatus having multi-phase scanning pulse to read out accumulated signal
US5146339A (en) * 1989-11-21 1992-09-08 Canon Kabushiki Kaisha Photoelectric converting apparatus employing Darlington transistor readout
CA2056087C (en) * 1990-11-27 1998-01-27 Masakazu Morishita Photoelectric converting device and information processing apparatus employing the same
JP2000228509A (ja) * 1999-02-05 2000-08-15 Fujitsu Ltd 半導体装置
US6114243A (en) * 1999-11-15 2000-09-05 Chartered Semiconductor Manufacturing Ltd Method to avoid copper contamination on the sidewall of a via or a dual damascene structure
JP3542545B2 (ja) 2000-06-08 2004-07-14 キヤノン株式会社 固体撮像装置
JP2002231915A (ja) 2001-01-31 2002-08-16 Sony Corp 固体撮像素子
JP3840214B2 (ja) * 2003-01-06 2006-11-01 キヤノン株式会社 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ
JP4256347B2 (ja) * 2003-04-30 2009-04-22 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4383959B2 (ja) * 2003-05-28 2009-12-16 キヤノン株式会社 光電変換装置およびその製造方法
JP4646577B2 (ja) * 2004-09-01 2011-03-09 キヤノン株式会社 光電変換装置、その製造方法及び撮像システム
US7592645B2 (en) * 2004-12-08 2009-09-22 Canon Kabushiki Kaisha Photoelectric conversion device and method for producing photoelectric conversion device
JP2006261597A (ja) * 2005-03-18 2006-09-28 Canon Inc 固体撮像装置、その製造方法及びカメラ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204055A (ja) * 2002-01-09 2003-07-18 Sony Corp 固体撮像装置およびその製造方法
JP2003224249A (ja) * 2002-01-28 2003-08-08 Sony Corp 半導体撮像装置及びその製造方法
JP2004031918A (ja) * 2002-04-12 2004-01-29 Hitachi Ltd 半導体装置
JP2004165236A (ja) * 2002-11-11 2004-06-10 Sony Corp 固体撮像装置の製造方法
JP2004221527A (ja) * 2003-01-16 2004-08-05 Samsung Electronics Co Ltd イメージ素子及びその製造方法
JP2004281911A (ja) * 2003-03-18 2004-10-07 Sony Corp 固体撮像装置及びその製造方法

Also Published As

Publication number Publication date
US7393715B2 (en) 2008-07-01
JP2006210685A (ja) 2006-08-10
US20060172450A1 (en) 2006-08-03

Similar Documents

Publication Publication Date Title
JP4618786B2 (ja) 固体撮像装置の製造方法
USRE46123E1 (en) Solid-state image sensor and method of manufacturing the same
TWI599025B (zh) 半導體影像感測元件與其形成方法
JP5357441B2 (ja) 固体撮像装置の製造方法
JP6061544B2 (ja) 撮像装置の製造方法
US10134790B1 (en) Image sensor and fabrication method therefor
JP2016033972A (ja) 撮像装置及び撮像システム
JP2007048893A (ja) 固体撮像素子およびその製造方法
JP5284438B2 (ja) 固体撮像装置、及び固体撮像装置の製造方法
JP2009295918A (ja) 固体撮像装置及びその製造方法
US20110159632A1 (en) Method for manufacturing a solid-state image capturing element
CN105826331B (zh) 采用背面深沟槽隔离的背照式图像传感器的制作方法
US7462520B2 (en) Methods of fabricating an image sensor
US20090090989A1 (en) Image Sensor and Method of Manufacturing the Same
JP2006049834A (ja) 固体撮像素子およびその製造方法
US8053268B2 (en) Semiconductor device and method of manufacturing the same
US7846761B2 (en) Image sensor and method for manufacturing the same
US20080054387A1 (en) Image Sensor and Method for Manufacturing the Same
KR20010061343A (ko) 이미지센서 제조 방법
JP2010118661A (ja) イメージセンサー及び前記イメージセンサーの製造方法
CN111916466A (zh) 图像传感器及其形成方法
US20230136919A1 (en) Image sensor and method of fabricating the same
JP4705791B2 (ja) 固体撮像素子の製造方法
JP2006351788A (ja) 固体撮像素子およびその製造方法
US20220223634A1 (en) Composite deep trench isolation structure in an image sensor

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4618786

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees