JP2006040986A - 固体撮像装置及びその製造方法 - Google Patents

固体撮像装置及びその製造方法 Download PDF

Info

Publication number
JP2006040986A
JP2006040986A JP2004215068A JP2004215068A JP2006040986A JP 2006040986 A JP2006040986 A JP 2006040986A JP 2004215068 A JP2004215068 A JP 2004215068A JP 2004215068 A JP2004215068 A JP 2004215068A JP 2006040986 A JP2006040986 A JP 2006040986A
Authority
JP
Japan
Prior art keywords
film
insulating film
silicon nitride
imaging device
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004215068A
Other languages
English (en)
Inventor
Hironori Hoshi
博則 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004215068A priority Critical patent/JP2006040986A/ja
Publication of JP2006040986A publication Critical patent/JP2006040986A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】 光電変換部やトランジスタ等が混在する撮像領域におけるコンタクトホールを容易かつ適切に形成し、かつ、暗電流の防止を図る。
【解決手段】 MOSトランジスタのゲート部に3層絶縁膜によるサイドウォールを設けた構造で、この3層絶縁膜と上層の平坦化膜との間の層間絶縁膜に窒素含有比の高いプラズマシリコン窒化膜を用いる。そして、このシリコン窒化膜をエッチングストッパとした第1のエッチングを行い、シリコン窒化膜までのコンタクトホールを形成し、次に、エッチング条件を変えてシリコン窒化膜を加工する第2のエッチングを行い、厚みのほぼ均等なシリコン窒化膜、3層絶縁膜及びゲート絶縁膜を孔開けし、ゲート電極やシリコン基板の拡散層までのコンタクトホールを完成する。
【選択図】 図1


Description

本発明は、例えばCMOSイメージセンサ等の固体撮像装置及びその製造方法に関する。
従来、CMOSイメージセンサでは、同一半導体基板上に光電変換素子(フォトダイオード等)と読み出し用の画素トランジスタ回路を含む複数の画素を2次元アレイ状に配置した撮像領域と、各画素の駆動や信号処理を行う各種論理回路等を配置した周辺回路領域をCMOSプロセスによって形成しており、各画素のフォトダイオードで生成した信号電荷を読み出し用の画素トランジスタ回路(転送、増幅、リセット、選択等のMOSトランジスタ)によって読み出し、画素信号として周辺回路領域に出力し、必要な信号処理等を施して画像信号を生成する。
そして、このようなCMOSイメージセンサにおいて、撮像領域内にシリサイドを設けた場合、フォトダイオードのノイズ特性に影響することから、撮像領域ではシリサイドを設けず、周辺回路領域だけにシリサイドを設けるような製造方法を採用する場合もある。
このようにシリサイドを用いない製造技術(非サリサイドプロセス)とシリサイドを用いた製造技術(サリサイドプロセス)の両方を採用することを、一般に作り分けプロセスと呼び、例えば上述のように光電変換素子と周辺回路といったシステムを同一シリコン基板上に統合している。
すなわち、フォトダイオードには非サリサイドプロセスをその他の部分にはサリサイドプロセスを適用して暗電流の低減とコンタクト抵抗の低減を図れる。例えば、シリコン基板上の絶縁膜に、SiO(シリコン酸化膜)とLP−SiN(低圧CVDによるシリコン窒化膜)とSiOの3層膜を設け、これをゲート電極部のサイドウォールに用いることで、良好なトランジスタ特性を実現している(例えば特許文献1参照)。
特開2001−111022号公報
しかしながら、上述のような3層膜をサイドウォールに用いたCMOSイメージセンサにおいて、トランジスタのゲート領域、ソースドレイン領域、ウェル領域、センサ領域などにコンタクトを形成する場合に、到達すべきコンタクト底辺までの距離が異なるため、エッチングがアンダーになったり、オーバーになったりすることにより、各部位に安定したコンタクトを形成することが困難であった。
また、この種の撮像装置において、種々の要因によって生じる光電変換領域の暗電流がノイズとなって画質の劣化を招くという課題があり、この暗電流について更なる低減が望まれていた。
そこで本発明は、光電変換部やトランジスタ等が混在する撮像領域におけるコンタクトホールを容易かつ適切に形成できるとともに、併せて暗電流の防止を図ることが可能な固体撮像装置及びその製造方法を提供することを目的とする。
上述の目的を達成するため、本発明の固体撮像装置は、入射光に応じた信号電荷を生成する光電変換部及び前記光電変換部で生成した信号電荷を読み出すトランジスタ回路を設けて形成される複数の画素を形成した半導体基板と、前記半導体基板上にゲート絶縁膜を介して配置されたゲート電極膜と、前記ゲート絶縁膜及びゲート電極膜上に配置されるサイドウォール形成用絶縁膜と、前記サイドウォール形成用絶縁膜上に配置される層間絶縁膜と、前記層間絶縁膜上に配置される平坦化膜と、前記平坦化膜からサイドウォール形成用絶縁膜またはゲート絶縁膜にかけて形成されるコンタクトホールと、前記コンタクトホール内に配置されて上層の配線膜と前記ゲート電極膜または半導体基板の拡散層とを接続するコンタクトプラグとを有し、前記層間絶縁膜は窒素含有比が所定値以上のシリコン窒化膜よりなることを特徴とする。
また本発明の製造方法は、入射光に応じた信号電荷を生成する光電変換部及び前記光電変換部で生成した信号電荷を読み出すトランジスタ回路を設けて形成される複数の画素を半導体基板に形成する工程と、前記半導体基板上にゲート絶縁膜を介してゲート電極膜を形成する工程と、前記ゲート絶縁膜及びゲート電極膜上にサイドウォール形成用絶縁膜を形成する工程と、前記サイドウォール形成用絶縁膜上に層間絶縁膜を形成する工程と、前記層間絶縁膜上に平坦化膜を形成する工程と、前記平坦化膜からサイドウォール形成用絶縁膜またはゲート絶縁膜にかけてコンタクトホールを形成する工程と、前記コンタクトホール内に上層の配線膜と前記ゲート電極膜または半導体基板の拡散層とを接続するコンタクトプラグを形成する工程とを有し、前記層間絶縁膜を窒素含有比が所定値以上のシリコン窒化膜より形成し、前記コンタクトホールの形成時に、前記シリコン窒化膜をエッチングストッパに用いて第1のエッチングを行い、前記シリコン窒化膜に到達するコンタクトホールを形成し、その後、第2のエッチングを行い、前記ゲート電極膜または半導体基板の拡散層に到達するコンタクトホールを形成することを特徴とする。
本発明の固体撮像装置及びその製造方法によれば、サイドウォール形成用絶縁膜と平坦化膜との間に配置される層間絶縁膜は窒素含有比が所定値以上のシリコン窒化膜よりなることから、コンタクトホールの形成時に、このシリコン窒化膜をエッチングストッパに用いて第1のエッチングを行い、シリコン窒化膜に到達するコンタクトホールを形成し、その後、第2のエッチングを行い、ゲート電極膜または半導体基板の拡散層に到達するコンタクトホールを形成することが可能となり、サイドウォール部等の段差を有する撮像領域に対し、深さの異なるコンタクトホールを容易かつ適切に形成することが可能となる。
また、このシリコン窒化膜を後工程の加熱処理にかけることで、シリコン窒化膜内に含まれている水素が受光部側にしみ出し、暗電流を防止する効果を得ることが可能である。
したがって、このシリコン窒化膜製の層間絶縁膜によって、コンタクト形成時の効果と暗電流の防止効果の両方の利点を得ることができ、固体撮像装置の機能改善やコストダウンに貢献することが可能となる。
本発明の実施の形態では、固体撮像装置の撮像領域に配置される各MOSトランジスタのゲート部に3層絶縁膜(SiO/LP−SiN/SiO)によるサイドウォールを設けた構造で、この3層絶縁膜と上層の平坦化膜(多層配線層)との間に配置される層間絶縁膜に窒素リッチ(窒素含有比が所定値以上)なプラズマシリコン窒化膜(例えばUV−SiN(紫外線光源によるプラズマCVDで成膜したシリコン窒化膜))を用いる。
そして、この固体撮像装置のコンタクト部を形成する場合には、最初にシリコン窒化膜をエッチングストッパとした第1のエッチングを行い、シリコン窒化膜までのコンタクトホールを形成し、下層のゲート部等による段差を吸収した深さの異なるコンタクトホールを途中まで形成する。次に、エッチング条件を変えてシリコン窒化膜を加工する第2のエッチングを行い、厚みのほぼ均等なシリコン窒化膜、3層絶縁膜及びゲート絶縁膜を孔開けし、ゲート電極やシリコン基板の拡散層までのコンタクトホールを完成する。
このようにして、深さの異なるコンタクト部の形成を容易に行うことができ、また、窒素リッチなシリコン窒化膜をフォトダイオードの近傍に設けたことで、後のアルミシンタ等による加熱処理により、シリコン窒化膜内の水素が光電変換領域側に吸収され、素子内の分子構造が安定化し、暗電流の防止効果を得ることが可能である。
図1は本発明の実施例による固体撮像装置(CMOSイメージセンサ)の受光部周辺の素子構造を示す断面図である。
図1に示すように、本実施例のイメージセンサでは、N型シリコン基板1内にP型ウェル領域2を形成し、このP型ウェル領域2の上層に、フォトダイオードのN型不純物領域(電子蓄積部)3及びP型不純物領域(正孔蓄積部)4、素子分離部5、MOSトランジスタのソースドレイン領域6等を設けている。
また、シリコン基板1の上面には、ゲート絶縁膜7を介してMOSトランジスタのゲート電極8が配置され、その上層にサイドウォール形成用の3層絶縁膜(SiO/LP−SiN/SiO)9が形成されている。
そして、その上層に、本発明の特徴となる窒素リッチなシリコン窒化膜よりなる層間絶縁膜10が設けられ、その上層にシリコン酸化膜等による平坦化膜11が積層され、その内部にアルミ配線等による各種配線層12が複数層構造で配置され、各種のコンタクトプラグ13やビアプラグ(図示せず)が設けられている。なお、平坦化膜11の上層には、図示しない層内レンズを介してカラーフィルタやオンチップマイクロレンズが配置されているが、これらは本発明の特徴に直接関係しないので説明は省略する。
本実施例では、層間絶縁膜10に例えば紫外線ランプによるプラズマCVDによって形成される窒素リッチなシリコン窒化膜を用いるものとする。具体的には、シリコン窒化膜の場合、Siで各原子の結合が最も安定するため、窒素原子の割合がそれ以上の場合に効果的であり、窒素原子とシリコン原子との比が4対3以上のシリコン窒化膜を用いることが好ましい。これにより、層間絶縁膜10は、後工程でアルミシンタ等のアニールを受けるが、プラズマシリコン窒化膜中に含有されている水素が離脱し(アニ−ルにより水素の脱離可能なN−H結合が増えるため)、光電変換素子表面のダングリングボンドをターミネートすることにより、界面準位を低下させ、暗電流を低減できる。
また、紫外線ランプによるプラズマCVDで形成したシリコン窒化膜(UV−SiN)の場合、波長透過率が高いという特徴があり、このような膜を用いることで、フォトダイオードの受光効率を落とすことなく、コンタクト形成時の容易化や暗電流防止の効果を得ることができる。
図2〜図4は本実施例による固体撮像装置の製造工程を示す断面図である。
まず、図2は、3層絶縁膜9の上層に層間絶縁膜10を形成した状態を示している。図示のように、層間絶縁膜10は下層のゲート部等によって凹凸を有する状態で形成されているが、その膜厚自体はほぼ均一に形成されている。
次に、図3は、層間絶縁膜10の上に平坦化膜11を形成した状態である。図示のように、平坦化膜11の膜厚は、下層の凹凸に対応して段差を有している。
次に、図4は、層間絶縁膜10をエッチングストッパとして第1のエッチングを行い、層間絶縁膜10までに至る第1のコンタクトホール14を形成した状態を示している。層間絶縁膜10がエッチングストッパとして作用することから、比較的簡単なエッチング条件を設定することにより、深さの異なるコンタクトホール14Aを容易に形成することが可能である。
次に、図5は、エッチング条件を変えて層間絶縁膜10、3層絶縁膜9及びゲート絶縁膜7をエッチングし、ゲート電極8またはシリコン基板1の拡散層に至る残りの第2のコンタクトホール14Bを形成する。
この結果、深さの異なるコンタクトホール14を容易かつ適正に形成でき、このコンタクトホール14にコンタクトプラグ13を形成することにより、接続不良等による歩留りの悪化を改善することができる。
この後、図では省略するが、上層の配線層の形成や熱処理等を行い、さらに、カラーフィルタやオンチップレンズ等を形成する。
本発明の実施例による固体撮像装置(CMOSイメージセンサ)の受光部周辺の素子構造を示す断面図である。 図1に示す固体撮像装置の製造工程を示す断面図である。 図1に示す固体撮像装置の製造工程を示す断面図である。 図1に示す固体撮像装置の製造工程を示す断面図である。 図1に示す固体撮像装置の製造工程を示す断面図である。
符号の説明
1……シリコン基板、2……P型ウェル領域、3……N型不純物領域、4……P型不純物領域、5……素子分離部、6……ソースドレイン領域、7……ゲート絶縁膜、8……ゲート電極、9……3層絶縁膜、10……層間絶縁膜、11……平坦化膜、12……配線層、13……コンタクトプラグ、14……コンタクトホール。




Claims (10)

  1. 入射光に応じた信号電荷を生成する光電変換部及び前記光電変換部で生成した信号電荷を読み出すトランジスタ回路を設けて形成される複数の画素を形成した半導体基板と、
    前記半導体基板上にゲート絶縁膜を介して配置されたゲート電極膜と、
    前記ゲート絶縁膜及びゲート電極膜上に配置されるサイドウォール形成用絶縁膜と、
    前記サイドウォール形成用絶縁膜上に配置される層間絶縁膜と、
    前記層間絶縁膜上に配置される平坦化膜と、
    前記平坦化膜からサイドウォール形成用絶縁膜またはゲート絶縁膜にかけて形成されるコンタクトホールと、
    前記コンタクトホール内に配置されて上層の配線膜と前記ゲート電極膜または半導体基板の拡散層とを接続するコンタクトプラグとを有し、
    前記層間絶縁膜は窒素含有比が所定値以上のシリコン窒化膜よりなる、
    ことを特徴とする固体撮像装置。
  2. 前記シリコン窒化膜は窒素原子とシリコン原子の含有比が4対3以上であることを特徴とする請求項1記載の固体撮像装置。
  3. 前記シリコン窒化膜はプラズマCVDによって成膜された膜であることを特徴とする請求項1記載の固体撮像装置。
  4. 前記シリコン窒化膜は紫外線光源を用いたプラズマCVDによって成膜された膜であることを特徴とする請求項1記載の固体撮像装置。
  5. 入射光に応じた信号電荷を生成する光電変換部及び前記光電変換部で生成した信号電荷を読み出すトランジスタ回路を設けて形成される複数の画素を半導体基板に形成する工程と、
    前記半導体基板上にゲート絶縁膜を介してゲート電極膜を形成する工程と、
    前記ゲート絶縁膜及びゲート電極膜上にサイドウォール形成用絶縁膜を形成する工程と、
    前記サイドウォール形成用絶縁膜上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜上に平坦化膜を形成する工程と、
    前記平坦化膜からサイドウォール形成用絶縁膜またはゲート絶縁膜にかけてコンタクトホールを形成する工程と、
    前記コンタクトホール内に上層の配線膜と前記ゲート電極膜または半導体基板の拡散層とを接続するコンタクトプラグを形成する工程とを有し、
    前記層間絶縁膜を窒素含有比が所定値以上のシリコン窒化膜より形成し、前記コンタクトホールの形成時に、前記シリコン窒化膜をエッチングストッパに用いて第1のエッチングを行い、前記シリコン窒化膜に到達するコンタクトホールを形成し、その後、第2のエッチングを行い、前記ゲート電極膜または半導体基板の拡散層に到達するコンタクトホールを形成する、
    ことを特徴とする固体撮像装置の製造方法。
  6. 前記シリコン窒化膜を所定の条件で加熱処理する工程を有することを特徴とする請求項5記載の固体撮像装置の製造方法。
  7. 前記シリコン窒化膜を加熱処理する工程は上層に形成されたアルミ配線を加熱するシンタリング工程を兼用することを特徴とする請求項6記載の固体撮像装置の製造方法。
  8. 前記シリコン窒化膜は窒素原子とシリコン原子の含有比が4対3以上であることを特徴とする請求項5記載の固体撮像装置の製造方法。
  9. 前記シリコン窒化膜はプラズマCVDによって成膜された膜であることを特徴とする請求項5記載の固体撮像装置の製造方法。
  10. 前記シリコン窒化膜は紫外線光源を用いたプラズマCVDによって成膜された膜であることを特徴とする請求項5記載の固体撮像装置の製造方法。



JP2004215068A 2004-07-23 2004-07-23 固体撮像装置及びその製造方法 Pending JP2006040986A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004215068A JP2006040986A (ja) 2004-07-23 2004-07-23 固体撮像装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004215068A JP2006040986A (ja) 2004-07-23 2004-07-23 固体撮像装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006040986A true JP2006040986A (ja) 2006-02-09

Family

ID=35905696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004215068A Pending JP2006040986A (ja) 2004-07-23 2004-07-23 固体撮像装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2006040986A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080197426A1 (en) * 2007-02-15 2008-08-21 Sony Corporation Method for manufacturing insulated gate field effect transistor
JP2009295956A (ja) * 2008-05-08 2009-12-17 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
WO2010122657A1 (ja) * 2009-04-24 2010-10-28 ルネサスエレクトロニクス株式会社 固体撮像装置およびその製造方法
CN111370433A (zh) * 2018-10-15 2020-07-03 松下电器产业株式会社 摄像装置以及其制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62118584A (ja) * 1985-11-19 1987-05-29 Matsushita Electric Ind Co Ltd 光半導体装置の製造方法
JPS63147346A (ja) * 1986-12-11 1988-06-20 Nec Corp 半導体集積回路装置
JPH036379A (ja) * 1989-05-31 1991-01-11 Nec Corp 化学気相成長装置
JPH06112453A (ja) * 1992-09-25 1994-04-22 Sony Corp 固体撮像素子とその製造方法
JPH06209100A (ja) * 1993-01-12 1994-07-26 Sony Corp 固体撮像装置及びその製造方法
JP2000150644A (ja) * 1998-11-10 2000-05-30 Mitsubishi Electric Corp 半導体デバイスの製造方法
JP2001267547A (ja) * 1999-12-28 2001-09-28 Hynix Semiconductor Inc Cmosイメージセンサの製造方法
JP2003282855A (ja) * 2001-11-16 2003-10-03 Hynix Semiconductor Inc 暗電流を減少させたイメージセンサの製造方法
JP2004071628A (ja) * 2002-08-01 2004-03-04 Fujitsu Ltd 半導体受光装置
JP2004095636A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62118584A (ja) * 1985-11-19 1987-05-29 Matsushita Electric Ind Co Ltd 光半導体装置の製造方法
JPS63147346A (ja) * 1986-12-11 1988-06-20 Nec Corp 半導体集積回路装置
JPH036379A (ja) * 1989-05-31 1991-01-11 Nec Corp 化学気相成長装置
JPH06112453A (ja) * 1992-09-25 1994-04-22 Sony Corp 固体撮像素子とその製造方法
JPH06209100A (ja) * 1993-01-12 1994-07-26 Sony Corp 固体撮像装置及びその製造方法
JP2000150644A (ja) * 1998-11-10 2000-05-30 Mitsubishi Electric Corp 半導体デバイスの製造方法
JP2001267547A (ja) * 1999-12-28 2001-09-28 Hynix Semiconductor Inc Cmosイメージセンサの製造方法
JP2003282855A (ja) * 2001-11-16 2003-10-03 Hynix Semiconductor Inc 暗電流を減少させたイメージセンサの製造方法
JP2004071628A (ja) * 2002-08-01 2004-03-04 Fujitsu Ltd 半導体受光装置
JP2004095636A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014384B2 (en) 2007-02-15 2018-07-03 Sony Corporation Method for manufacturing insulated gate field effect transistor
US11289581B2 (en) 2007-02-15 2022-03-29 Sony Corporation Method for manufacturing insulated gate field effect transistor
US8486789B2 (en) * 2007-02-15 2013-07-16 Sony Corporation Method for manufacturing insulated gate field effect transistor
US10505008B2 (en) 2007-02-15 2019-12-10 Sony Corporation Method for manufacturing insulated gate field effect transistor
US20080197426A1 (en) * 2007-02-15 2008-08-21 Sony Corporation Method for manufacturing insulated gate field effect transistor
JP2009295956A (ja) * 2008-05-08 2009-12-17 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
US9064771B2 (en) 2009-04-24 2015-06-23 Renesas Electronics Corporation Solid-state image sensing device and method of manufacturing the same
US9281329B2 (en) 2009-04-24 2016-03-08 Renesas Eletronics Corporation Solid-state image sensing device and method of manufacturing the same
US10157955B2 (en) 2009-04-24 2018-12-18 Renesas Electronics Corporation Solid-state image sensing device and method of manufacturing the same
US8728853B2 (en) 2009-04-24 2014-05-20 Renesas Electronics Corporation Solid-state image sensing device and method of manufacturing the same
US9583532B2 (en) 2009-04-24 2017-02-28 Renesas Electronics Corporation Solid-state image sensing device and method of manufacturing the same
JP5343124B2 (ja) * 2009-04-24 2013-11-13 ルネサスエレクトロニクス株式会社 固体撮像装置およびその製造方法
WO2010122657A1 (ja) * 2009-04-24 2010-10-28 ルネサスエレクトロニクス株式会社 固体撮像装置およびその製造方法
CN111370433A (zh) * 2018-10-15 2020-07-03 松下电器产业株式会社 摄像装置以及其制造方法

Similar Documents

Publication Publication Date Title
US11689070B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP5489705B2 (ja) 固体撮像装置および撮像システム
JP5501379B2 (ja) 固体撮像装置および撮像システム
KR101053323B1 (ko) 반도체 장치와 그 제조 방법, 및 전자 기기
EP3118898B1 (en) Semiconductor device and electronic apparatus
JP4130211B2 (ja) 撮像装置
JP5306123B2 (ja) 裏面照射型固体撮像装置
JP4729933B2 (ja) 固体撮像装置の製造方法
WO2014050694A1 (ja) 半導体装置および電子機器
JP6671864B2 (ja) 撮像装置の製造方法および撮像装置
US8816413B2 (en) Semiconductor imaging device with which semiconductor elements of pixel area and other areas has same characteristics
JP5784167B2 (ja) 固体撮像装置の製造方法
US10068941B2 (en) Image pickup device and method for manufacturing the same
JP6305030B2 (ja) 光電変換装置の製造方法
JP2007243100A (ja) 固体撮像装置およびその製造方法
JP6246664B2 (ja) 半導体装置の製造方法
JP7076971B2 (ja) 撮像装置およびその製造方法ならびに機器
KR20160006619A (ko) 반도체 장치 및 그 제조 방법
JP2006040986A (ja) 固体撮像装置及びその製造方法
JP2008053366A (ja) 固体撮像装置
JP6781745B2 (ja) 撮像装置の製造方法
JP6838995B2 (ja) 固体撮像素子、固体撮像素子の製造方法及び電子機器
JP2006073680A (ja) 固体撮像素子及びその製造方法、半導体装置及びその製造方法
KR20060104880A (ko) 씨모스 이미지 센서의 제조 방법
US20080173967A1 (en) Image sensor and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070409

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090817

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706