JP4083542B2 - 暗電流を減少させたイメージセンサの製造方法 - Google Patents
暗電流を減少させたイメージセンサの製造方法 Download PDFInfo
- Publication number
- JP4083542B2 JP4083542B2 JP2002329424A JP2002329424A JP4083542B2 JP 4083542 B2 JP4083542 B2 JP 4083542B2 JP 2002329424 A JP2002329424 A JP 2002329424A JP 2002329424 A JP2002329424 A JP 2002329424A JP 4083542 B2 JP4083542 B2 JP 4083542B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- image sensor
- manufacturing
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000010410 layer Substances 0.000 claims description 85
- 238000000034 method Methods 0.000 claims description 70
- 239000001257 hydrogen Substances 0.000 claims description 39
- 229910052739 hydrogen Inorganic materials 0.000 claims description 39
- 230000001681 protective effect Effects 0.000 claims description 35
- 239000011229 interlayer Substances 0.000 claims description 33
- -1 hydrogen ions Chemical class 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 238000012546 transfer Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims 1
- 239000011241 protective layer Substances 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 53
- 229910052751 metal Inorganic materials 0.000 description 37
- 239000002184 metal Substances 0.000 description 37
- 239000012535 impurity Substances 0.000 description 21
- 238000005468 ion implantation Methods 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 10
- 238000005530 etching Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 206010034960 Photophobia Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関し、特に、ＣＭＯＳ型イメージセンサの製造方法に関する。
【０００２】
【従来の技術】
一般に、ＣＣＤまたはＣＭＯＳ型イメージセンサにおいて、フォトダイオード（ＰＤ）は、各波長に応じて入射される光を電気的信号に変換するデバイス領域であって、理想的な場合は、全波長帯で量子効率(Quantum Efficiency)が１である場合であり、すなわち、入射された光を全部収束変換する場合であるので、これを達成するための努力が進行中である。
【０００３】
図８は、通常のＣＭＯＳ型イメージセンサの単位画素（ＵＰ：Unit Pixel）の等価回路図であって、１個のフォトダイオードＰＤと４個のＮＭＯＳトランジスタＴｘ、Ｒｘ、Ｄｘ、Ｓｘとで構成され、４個のＮＭＯＳトランジスタは、トランスファトランジスタＴｘ、リセットトランジスタＲｘ、ドライブトランジスタＤｘおよびセレクトトランジスタＳｘである。単位画素の外には、出力信号(Output Signal)を読み出すことができるように、ロードトランジスタＶｂが形成されている。そして、フォトダイオードＰＤから伝送された電荷が蓄えられるフローティングディフュージョンノードＦＤ（または、フローティングセンシングノードともいう）がトランスファトランジスタＴｘとリセットトランジスタＲｘの共通接続点に形成される。
【０００４】
図９は、図８に示すＣＭＯＳ型イメージセンサの単位画素の断面図である。以下、図９を参照しながら、従来の技術に係るＣＭＯＳ型イメージセンサの製造方法を説明する。
【０００５】
まず、高濃度のｐ型不純物が添加されたｐ+ 基板１１上に低濃度のｐ型不純物が添加されたｐエピタキシャル層１２を成長させた後、ｐエピタキシャル層１２の所定部分にＬＯＣＯＳ法により単位画素間隔離のためのフィールド絶縁膜（ＦＯＸ）１３を形成する。次に、後に上部にドライブトランジスタＤｘとセレクトトランジスタＳｘが形成されるｐウェル１４を、後続熱処理工程による側面拡散によってｐエピタキシャル層１２の所定領域に形成する。次に、ｐウェル１４上にドライブトランジスタＤｘとセレクトトランジスタＳｘの各ゲート電極１５ａ、１５ｂを形成し、またｐエピタキシャル層１２内の別の領域上にトランスファトランジスタＴｘとリセットトランジスタＲｘの各ゲート電極１５ｃ、１５ｄを形成する。この場合、４個のトランジスタＤｘ、Ｓｘ、Ｔｘ、Ｒｘの各ゲート電極１５ａ、１５ｂ、１５ｃ、１５ｄは、ポリシリコンとタングステンシリサイド膜からなるポリサイド電極形態である。
【０００６】
次に、ゲート電極１５ａ、１５ｂ、１５ｃ、１５ｄの中のトランスファトランジスタＴｘのゲート電極１５ｃの片側（図中、左側）のｐエピタキシャル層１２に、高エネルギで低濃度のｎ型不純物（ｎ- ）をイオン注入してｎ- 拡散層１６を形成する。次に、ドライブトランジスタＤｘとセレクトトランジスタＳｘのＬＤＤ(Lightly Doped Drain)構造１７を形成するための不純物のイオン注入工程を実施した後、全面にスペーサ用絶縁膜を蒸着して、その絶縁膜を全面エッチングして４個のゲート電極１５ａ、１５ｂ、１５ｃ、１５ｄの両側の垂直壁部分に接するスペーサ１８を形成する。次いで、ブランケット(blanket)イオン注入法により低エネルギｐ型不純物（ｐo ）をイオン注入して、ｎ- 拡散層１６の上部に、ｐo 拡散層１９を形成する。この場合、ｎ- 拡散層１６内に形成されるｐo 拡散層１９は、図示のようにトランスファトランジスタＴｘのゲート電極１５ｃからスペーサ１８の厚びだけ隔離される。上述した低エネルギｐ型不純物のイオン注入によってｐo 拡散層１９とｎ- 拡散層１６からなる浅い(shallow)ｐｎ接合を形成し、ｐエピタキシャル層１２とｎ- 拡散層１６とｐo 拡散層１９からなるｐｎｐ型フォトトランジスタ構造のフォトダイオードが形成される。
【０００７】
次に、ソース／ドレイン領域２０、２０ａを形成するためのイオン注入工程を実施する。すなわち、ｎ型不純物（ｎ+）が添加された単位画素内に２個の通常のＮＭＯＳトランジスタであるドライブトランジスタＤｘとセレクトトランジスタＳｘのソース／ドレイン領域２０と、２個のネイティブ(native)のＮＭＯＳトランジスタであるトランスファトランジスタＴｘとリセットトランジスタＲｘの共通接続点であるフローティングセンシングノード（ＦＤ）２０ａと、リセットトランジスタＲｘの他側ソース／ドレイン領域２０を形成する。
【０００８】
次に、全面に主に酸化膜系の層間絶縁膜（ＰＭＤ：Pre-Metal-Dielectric）２１を蒸着および平坦化した後、第１金属配線（Ｍ１）２２のための金属コンタクト（図示せず）および当該第１金属配線（Ｍ１）２２を形成し、第１金属配線２２の上に金属層間絶縁膜（ＩＭＤ：Inter-Metal-Dielectric）２３を形成する。
【０００９】
次に、金属層間絶縁膜２３の上に第２金属配線（Ｍ２）２４を形成した後、第２金属配線（Ｍ２）２４を含む全面に保護膜２５を形成して、通常のＣＭＯＳロジック工程を完了する。この場合、保護膜２５には酸化膜を主に利用し、第１金属配線２２と第２金属配線２４は、フォトダイオードへの光透過のためにフォトダイオードの上部には形成されない。
【００１０】
前述したＣＭＯＳロジック工程が完了した後、カラー画像検出のための３種類のカラーフィルタ２６の形成工程が各画その受け持つ色に応じて進行され、平坦化のための平坦化層として、ＯＣＬ（Over Coating Layer）層２７を形成した後、光収束度を向上させるためのマイクロレンズ２８の形成工程を進める。
【００１１】
【発明が解決しようとする課題】
しかし、上述した従来の技術は、ＣＭＯＳロジック工程の際に多数回のエッチング工程、例えば、ＬＯＣＯＳ法によるフィールド絶縁膜工程、ゲート電極エッチング工程、イオン注入マスク工程などにより、フォトダイオード（ＰＤ）領域のｐo 拡散層１９の表面でダングリングボンド（ＤＢ：dangling bond）が発生する。その様子を図９に図示する。シリコン層であるｐo 拡散層１９と層間絶縁膜２１の境界面では、シリコン（Ｓｉ）一つに酸素（Ｏ）二つがついている場合（Ｏ＝Ｓｉ＝Ｏ）に安定した状態を維持することができるが、多数回のエッチング工程によりｐo 拡散層１９の表面の結合が損傷されて「＝Ｓｉ＝Ｏ」や「＝Ｓｉ＝」のダングリングボンドＤＢが発生する。その結果、光が入射されない状態でも、ｐo 拡散層１９の表面のダングリングボンドＤＢにより電子ｅが生成されて、ｎ- 拡散層１６内に溜まることによって、フォトダイオードＰＤからフローティングセンシングノード（ＦＤ）２０に暗電流（Ｄ：Dark Current）が流れる問題点がある。
【００１２】
言い換えれば、光が入射される場合のみフォトダイオードの空乏層（ｎ- 拡散層）で電子が生成および蓄積された後、フローティングセンシングノード（ＦＤ）２０ａに電子が移動して電流が流れるべきであるが、シリコン層であるｐo 拡散層１９の表面のダングリングボンドＤＢ（＝Ｓｉ＝Ｏまたは＝Ｓｉ＝）は、光による入力がなくても熱的に電荷を発生し易い状態にあるので、ダングリングボンドＤＢが多数存在すれば、光がない暗い状態でもイメージセンサがあたかも光が入って来たような反応を呈する非正常状態を示す。
【００１３】
さらに、従来の技術では、ＣＭＯＳロジック工程の最後の工程である保護膜工程の際に保護膜（図９の２５）として酸化膜のみを利用するために、ダングリングボンドＤＢを除去できる方法がないので、ダングリングボンドＤＢによる過多な暗電流Ｄの発生を抑制することが困難であり、結局暗電流ＤがフローティングセンシングノードＦＤに伝達される際に、イメージセンサの画質を低下させる問題点となる。
【００１４】
そこで、この発明は、上記従来の技術の問題点に鑑みてなされたものであって、暗電流による画質低下を抑制したイメージセンサを製造する方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
この発明のイメージセンサの製造方法は、フォトダイオード、ゲートおよび保護膜の順に行なわれるＣＭＯＳロジック工程、カラーフィルタ形成工程並びにマイクロレンズ形成工程の順に行なわれるイメージセンサの製造方法において、前記ロジック工程の後、前記フォトダイオード表面に水素イオンを拡散させて前記フォトダイオード表面に発生したダングリングボンドを除去するステップを含んでなることを特徴とする。
【００１６】
また、この発明のイメージセンサの製造方法は、半導体基板内に埋め込み型フォトダイオードを形成するステップと、前記半導体基板上にトランスファトランジスタ、リセットトランジスタ、ドライブトランジスタ及びセレクトトランジスタの各ゲートを形成するステップと、前記ゲートを含む前記半導体基板上に層間絶縁膜を形成するステップと、前記層間絶縁膜上に第１保護膜を形成するステップと、前記第１保護膜上に多量の水素イオンが含まれた保護膜を形成するステップと、前記保護膜内の水素イオンを前記フォトダイオードと前記層間絶縁膜の境界面に拡散させるステップとを含んでなり、前記第１保護膜は、酸化膜であり、前記第２保護膜は、シリコンオキシナイトライドであることを特徴とする。
【００１７】
また、この発明のイメージセンサの製造方法は、半導体基板内に埋め込み型フォトダイオードを形成するステップと、前記半導体基板上にトランスファトランジスタ、リセットトランジスタ、ドライブトランジスタおよびセレクトトランジスタの各ゲートを形成するステップと、前記各ゲートを含む前記半導体基板上に層間絶縁膜を形成するステップと、前記層間絶縁膜上に保護膜を形成するステップと、前記保護膜上に水素イオンが多量含まれた犠牲膜を形成するステップと、前記犠牲膜内の水素イオンを前記フォトダイオードと前記層間絶縁膜との境界面に拡散させるステップと、前記犠牲膜を除去するステップとを含んでなり、前記保護膜は、酸化膜であり、前記犠牲膜は、シリコン窒化膜であることを特徴とする。
【００１８】
【発明の実施の形態】
以下、この発明の最も好ましい実施態様を、添付の図面を参照しながら説明する。
【００１９】
図１〜図３は、この発明の第１実施例に係るＣＭＯＳ型イメージセンサの製造方法を示す工程断面図であり、リセットトランジスタＲｘ、ドライブトランジスタＤｘおよびセレクトトランジスタＳｘの部分は、図９を参照して理解できるので、省略した。
【００２０】
図１に示すように、高濃度のｐ型不純物が添加されたｐ+ 基板３１の上に低濃度のｐ型不純物が添加されたｐエピタキシャル層３２を成長させた後、ｐエピタキシャル層３２の所定部分にＬＯＣＯＳ法により単位画素間の隔離のためのフィールド絶縁膜（ＦＯＸ）３３を形成する。次に、図１には図示してないが、図９の場合と同様に、ｐエピタキシャル層３２の所定領域に、後で上にドライブトランジスタＤｘのゲートとセレクトトランジスタＳｘのゲートが形成されるｐウェルを後続の熱処理工程による側面拡散により形成して、そのｐウェル上にドライブトランジスタＤｘとセレクトトランジスタＳｘの各ゲート電極（図示せず）を形成する。上記ｐウェルが形成されていないｐエピタキシャル層３２の領域の上には、トランスファトランジスタＴｘのゲート電極３４とリセットトランジスタＲｘのゲート電極（図示せず）を形成する。この場合、４個のトランジスタＴｘ、Ｒｘ、Ｄｘ、Ｓｘの各ゲート電極は、ポリシリコンとタングステンシリサイド膜からなるポリサイド電極である。
【００２１】
次に、トランスファトランジスタＴｘのゲート電極３４の片側（図１では、左側）のｐエピタキシャル層３２に低濃度のｎ型不純物（ｎ-）を高エネルギでイオン注入して、ｎ- 拡散層３５を形成する。次に、図示してないが、ドライブトランジスタＤｘとセレクトトランジスタＳｘのＬＤＤ(Lightly Doped Drain)構造を形成するための不純物のイオン注入工程を実施した後、全面にスペーサ用絶縁膜を蒸着し、その後、絶縁膜を全面エッチングして４個のゲート電極の両側壁に接するスペーサ３６を形成する。
【００２２】
次いで、ブランケット(blanket)イオン注入法によりｐ型不純物（ｐo ）を低エネルギでイオン注入して、ｎ- 拡散層３５の上部にｐo 拡散層３７を形成する。この場合、ｎ- 拡散層３５内に形成されるｐo 拡散層３７は、スペーサ３６の厚さだけトランスファトランジスタＴｘのゲート電極から隔離される。
【００２３】
上述したｐ型不純物の低エネルギイオン注入によりｐo 拡散層３７とｎ- 拡散層３５からなる浅い(shallow)ｐｎ接合を形成し、ｐエピタキシャル層３２／ｎ- 拡散層３５／ｐo 拡散層３７からなるｐｎｐ型フォトトランジスタ構造のフォトダイオードが形成される。
【００２４】
次に、ソース／ドレイン領域を形成するためのイオン注入工程を実施する。すなわち、ｎ型不純物（ｎ+）が添加された単位画素内に、２個の一般的なＮＭＯＳトランジスタであるドライブトランジスタＤｘとセレクトトランジスタＳｘのソース／ドレイン領域（図示せず）と、２個のネイティブＮＭＯＳトランジスタであるトランスファトランジスタＴｘとリセットトランジスタＲｘの共通接続点であるフローティングセンシングノード３８と、リセットトランジスタＲｘの他側のソース／ドレイン領域（図示せず）を形成する。
【００２５】
次に、全面に主に酸化膜系（ＴＥＯＳ、ＢＰＳＧ）である層間絶縁膜（ＰＭＤ）３９を蒸着し、それを平坦化した後、第１金属配線（Ｍ１）４０のための金属コンタクト（図示せず）および当該第１金属配線（Ｍ１）４０を形成し、その第１金属配線（Ｍ１）４０上に金属層間絶縁膜（ＩＭＤ）４１を形成する。
【００２６】
次に、金属層間絶縁膜４１上に第２金属配線（Ｍ２）４２を形成した後、第２金属配線４２を含む全面に保護膜を形成して、一般的なＣＭＯＳロジック工程を完了する。この場合、保護膜としては、第１保護膜としての酸化膜４３、第２保護膜としてのシリコンオキシナイトライド（ＳｉＯxＮy）層４４を順に形成する。
【００２７】
この場合、シリコンオキシナイトライド層４４は、ＳｉＨ4とＮ2Ｏの混合ガスにより形成され、このようなシリコンオキシナイトライド層４４は、内部に水素イオン（Ｈ+）を多量含有して２００ｎｍ〜１０００ｎｍの厚さに形成される。ここに、シリコンオキシナイトライド４４は、屈折率（ＲＩ：Refractive Index）が１．６６程度であり、光透過度も必要程度に大きいので、シリコンオキシナイトライドを除去するための別の工程を実施しなくてもよい。この形成過程を反応式で表せば、次の［化１］のとおりである。
【００２８】
【化１】
ＳｉＨ4 ＋ Ｎ2Ｏ ＋ ＮＨ3 → ＳｉＯxＮy ＋ Ｎ2↑＋ Ｈ2Ｏ↑＋ Ｈ+ 。
【００２９】
上記反応式［化１］を参照すれば、ＳｉＨ4 、Ｎ2Ｏの混合ソースガスとＮＨ3の反応ガスとを反応させて、シリコンオキシナイトライドであるＳｉＯxＮyを形成し、反応副産物として揮発性窒素気体（Ｎ2）が形成されて、他の反応副産物である水素（Ｈ）は、一部は酸素（Ｏ）と反応して水蒸気（Ｈ2Ｏ）で排出され、一部はイオン状態の水素イオン（Ｈ+）でＳｉＯxＮy内に残留する。上述の保護膜工程まで完了したＣＭＯＳロジック工程後、従来と同様に、フォトダイオードのｐo 拡散層３７の表面にダングリングボンド（ＤＢ）が発生する。
【００３０】
次に、図２に示すように、上述の工程により保護膜として形成した酸化膜４３とシリコンオキシナイトライド層４４の２層膜を、水素雰囲気下で４００℃〜５００℃の温度で熱処理（Ｈ2 熱処理）する。この場合、シリコンオキシナイトライド層４４内に残留する水素イオン（▲１▼Ｈ+）が酸化膜４３、金属層間絶縁膜４１と層間絶縁膜３９を貫通して、フォトダイオード領域のｐo 拡散層３７の表面まで拡散される。しかし、フォトダイオード以外の領域（Ｔｘ部分など）に拡散される水素イオン（▲２▼Ｈ+、▲３▼Ｈ+）は、第１金属配線４０および第２金属配線４２により遮断されてそれ以上内部へは拡散されない。水素イオンの拡散は、４００℃〜５００℃の温度で熱処理すれば、十分に拡散させることができるが、もし４００℃より低い温度で熱処理すると、水素イオンの拡散効果が低下するであろうし、５００℃より高い温度で熱処理すると、既に形成された金属配線に影響を及ぼす可能性が出てくるので適当ではない。
【００３１】
図３に示すように、カラー画像検出のための３種類のカラーフィルタ４５の形成工程が各画素に割り当てられた色に応じて進められ、平坦化のための平坦化層としてＯＣＬ層（over coating layer）４６を形成した後、光収束度を向上させるためのマイクロレンズ４７の形成工程を進める。
【００３２】
上述した工程によれば、たとえ多数回のエッチング工程によりｐo 拡散層３７表面に多数のダングリングボンドが発生しても、後続の保護膜工程の際に、水素を多量に含有したシリコンオキシナイトライド層４４を形成し、後続の水素雰囲気での熱処理によりｐo 拡散層３７の表面に水素イオン（Ｈ+）を拡散させれば、拡散された水素イオン（Ｈ+）がｐo 拡散層３７と層間絶縁膜３９との境界面、すなわちシリコンと酸化膜との境界面に発生したダングリングボンドＤＢと結合してダングリングボンドの数を減少させる。
【００３３】
言い換えれば、シリコンと酸化膜との境界領域で発生した「＝Ｓｉ＝Ｏ」や「＝Ｓｉ＝」のようなダングリングボンドに水素イオン（Ｈ+）を結合させて、ｐo 拡散層３７と層間絶縁膜３９の境界領域のダングリングボンドを減少させて、フローティングセンシングノード３８に伝達される暗電流を最大限に抑制する。
【００３４】
図４は、保護膜にシリコンオキシナイトライドを用いた場合と用いない場合の暗電流の違いを比較した図面である。図４を参照すれば、シリコンオキシナイトライドの厚さによる暗電流の違いは大きくないが、使用しない場合に比較すると、使用した場合は暗電流値が殆ど半分程度に減少することが分かる。
【００３５】
図５〜図７は、この発明の第２実施例に係るＣＭＯＳ型イメージセンサの製造方法を示す工程断面図であり、フォトダイオードＰＤ、トランスファトランジスタＴｘおよびフローティングセンシングノードＦＤの部分のみを示している。図５に示すように、高濃度のｐ型不純物が添加されたｐ+ 基板５１上に低濃度のｐ型不純物が添加されたｐエピタキシャル層５２を成長させた後、ｐエピタキシャル層５２の所定部分にＬＯＣＯＳ法により、単位ピクセルごとの間を隔離するためのフィールド絶縁膜（ＦＯＸ）５３を形成する。次に、図５には図示してないが、図９の場合と同様に、ｐエピタキシャル層５２の所定の領域に、後で上にドライブトランジスタＤｘのゲートとセレクトトランジスタＳｘのゲートが形成されるｐウェルを後続の熱処理工程による側面拡散により形成して、そのｐウェル上にドライブトランジスタＤｘとセレクトトランジスタＳｘの各ゲート電極（図示せず）を形成する。上記ｐウェルが形成されていないｐエピタキシャル層５２の領域の上には、トランスファトランジスタＴｘのゲート電極５４とリセットトランジスタＲｘのゲート電極（図示せず）を形成する。この場合、４個のトランジスタＴｘ、Ｒｘ、Ｄｘ、Ｓｘの各ゲート電極は、ポリシリコンとタングステンシリサイド膜からなるポリサイド電極の形態である。
【００３６】
次に、トランスファトランジスタＴｘのゲート電極５４の片側（図５では、左側）のｐエピタキシャル層５２に低濃度のｎ型不純物（ｎ-）を高エネルギでイオン注入して、ｎ- 拡散層５５を形成する。次に、図示してないが、ドライブトランジスタＤｘとセレクトトランジスタＳｘのＬＤＤ（Lightly Doped Drain）構造を形成するための不純物のイオン注入工程を実施した後、全面にスペーサ用の絶縁膜を蒸着し、その後、その絶縁膜を全面エッチングして４個のゲート電極の両側壁に接するスペーサ５６を形成する。
【００３７】
引き続き、ブランケットイオン注入法によりｐ型不純物（ｐo）を低エネルギでイオン注入して、ｎ- 拡散層５５の上部にｐo 拡散層５７を形成する。この場合、ｎ- 拡散層５５内に形成されるｐo 拡散層５７は、トランスファトランジスタＴｘのゲート電極５４からスペーサ５６の厚さだけ隔離される。
【００３８】
上述した低エネルギでのｐ型不純物のイオン注入によりｐo 拡散層５７とｎ- 拡散層５５からなる浅いｐｎ接合を形成し、ｐエピタキシャル層５２／ｎ- 拡散層５５／ｐo 拡散層５７からなるｐｎｐ型フォトトランジスタ構造のフォトダイオードが形成される。
【００３９】
次に、ソース／ドレイン領域を形成するためのイオン注入工程を実施する。すなわち、ｎ型不純物（ｎ+）が添加された単位ピクセル内に、２個の通常のＮＭＯＳトランジスタであるドライブトランジスタＤｘとセレクトトランジスタＳｘのソース／ドレイン領域（図示せず）と、２個のネイティブＮＭＯＳトランジスタであるトランスファトランジスタＴｘとリセットトランジスタＲｘの共通接続点であるフローティングセンシングノード５８と、リセットトランジスタＲｘの他側のソース／ドレイン領域（図示せず）を形成する。
【００４０】
次に、全面に主に酸化膜系（ＴＥＯＳ、ＢＰＳＧ）である層間絶縁膜（ＰＭＤ）５９を蒸着し平坦化した後、第１金属配線Ｍ１のための金属コンタクト（図示せず）および第１金属配線（Ｍ１）６０を形成し、第１金属配線（Ｍ１）６０上に金属層間絶縁膜（ＩＭＤ）６１を形成する。次いで、金属層間絶縁膜６１上に第２金属配線（Ｍ２）６２を形成した後、第２金属配線（Ｍ２）６２を含む全面に保護膜を形成して一般的なＣＭＯＳロジック工程を完了する。この場合、保護膜には、酸化膜６３とシリコン窒化膜（Ｓｉ3Ｎ4）６４を順に形成する。
【００４１】
この場合、シリコン窒化膜６４は、ＳｉＨ4ガス雰囲気下で形成され、このようなシリコン窒化膜６４は、内部に水素イオンを多量に含有し、２００ｎｍ〜１０００ｎｍの厚さに形成される。これを反応式で表せば、次の［化２］のとおりである。
【００４２】
【化２】
３ＳｉＨ4 ＋ ４ＮＨ3 → Ｓｉ3Ｎ4 ＋ Ｈ2↑＋ Ｈ+ 。
【００４３】
上記反応式［化２］を参照すれば、ＳｉＨ4ソースガスとＮＨ3の反応ガスとを反応させてシリコン窒化膜であるＳｉ3Ｎ4を形成し、反応副産物である水素（Ｈ）は、一部はガス（Ｈ2）で排出され、一部はイオン状態の水素イオン（Ｈ+）でＳｉ3Ｎ4内に残留する。上述の保護膜工程まで完了したＣＭＯＳロジック工程の後、従来と同様にフォトダイオードのｐo 拡散層４７表面にダングリングボンドＤＢが発生する。
【００４４】
図６に示すように、上述の工程により保護膜として酸化膜６３とシリコン窒化膜６４の２層膜を水素雰囲気下で４００℃〜５００℃で熱処理（Ｈ2 熱処理）する。この場合、シリコン窒化膜６４内に残留する水素イオン（▲１▼Ｈ+）が酸化膜６３、金属層間絶縁膜６１および層間絶縁膜５９を貫通した後、フォトダイオード領域のｐo 拡散層４７の表面まで拡散される。一方、フォトダイオード以外の領域（Ｔｘの部分）に拡散される水素イオン（▲２▼Ｈ＋、▲３▼Ｈ＋）は、第１金属配線（Ｍ１）６０および第２金属配線（Ｍ２）６２で遮断されて、それ以上は拡散されない。この場合、熱処理温度は、４００℃〜５００℃の温度であれば、十分に水素イオンを拡散させることができるが、もし４００℃より低い温度で熱処理すると、水素イオンの拡散効果が低下するであろうし、５００℃より高い温度で熱処理すると、既に形成された金属配線に影響を及ぼす可能性があり、適当ではない。
【００４５】
図７に示すように、シリコン窒化膜６４をウェットまたはドライ全面エッチングにより除去した後、カラー画像検出のための３種類のカラーフィルタ６５の形成工程が進行され、平坦化のための平坦化層としてＯＣＬ層６６を形成した後、光収束度を向上させるためのマイクロレンズ６７の形成工程を進める。この場合、保護膜であるシリコン窒化膜６４を除去する理由は、シリコン窒化膜（Ｓｉ3Ｎ4）は、屈折率（ＲＩ）が２．１程度で光透過度の低下が激しい物質であって、酸化膜（ＲＩ＝１．４６）やシリコンオキシナイトライド（ＲＩ＝１．６６）に比べて屈折率が高く、光吸収率も高いので、除去しないで残留させておくと、光透過度及び光感度が低下するからである。
【００４６】
上述したように、この発明の工程によれば、たとえ多数回のエッチング工程によりｐo 拡散層５７の表面に多数のダングリングボンドが発生しても、後続の層間絶縁膜工程の際に、水素を多量に含有したシリコン窒化膜６４を形成し、それに続く水素雰囲気下での熱処理により、ｐo 拡散層５７の表面に水素イオン（Ｈ+）を拡散させれば、拡散された水素イオン（Ｈ+）がｐo 拡散層５７と層間絶縁膜５９との境界面、すなわちシリコンとＴＥＯＳの境界面に発生したダングリングボンドＤＢと結合して、ダングリングボンドの数を減少させる。
【００４７】
言い換えれば、シリコンとＴＥＯＳの境界領域で発生した「＝Ｓｉ＝Ｏ」「＝Ｓｉ＝」のようなダングリングボンドに、水素イオンを結合させてｐo 拡散層５７と層間絶縁膜５９との境界部分のダングリングボンドを減少させることができ、もってフローティングセンシングノード５８に伝達される暗電流を最大限に抑制することができる。
【００４８】
上述したこの発明は、ＣＣＤ（Charge Coupled Device）、ＡＰＳ（Active Pixel Sensor）を搭載したイメージセンサの暗電流除去に効果的である。
【００４９】
なお、この発明は、上記実施例に限られるものではない。この発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００５０】
【発明の効果】
上述したように、この発明によれば、暗電流を最大限に抑制することによって、イメージセンサの画質を向上させることができ、暗電流発生による収率低下を防止して、収率向上を実現することができる効果がある。そして、暗電流発生と裏腹の関係にあるデッドゾーン（dead zone）特性向上のための実験により、広いウィンドウ（window）を提供することができる効果がある。これにより、イメージセンサの低照度における光特性を向上させることができる。
【図面の簡単な説明】
【図１】 この発明の第１実施例に係るＣＭＯＳ型イメージセンサの製造方法を示す工程断面図である。
【図２】 この発明の第１実施例に係るＣＭＯＳ型イメージセンサの製造方法を示す工程断面図である。
【図３】 この発明の第１実施例に係るＣＭＯＳ型イメージセンサの製造方法を示す工程断面図である。
【図４】 保護膜としてシリコンオキシナイトライドを使用した場合と使用しない場合の暗電流発生程度を比較した図面である。
【図５】 この発明の第２実施例に係るＣＭＯＳ型イメージセンサの製造方法を示す工程断面図である。
【図６】 この発明の第２実施例に係るＣＭＯＳ型イメージセンサの製造方法を示す工程断面図である。
【図７】 この発明の第２実施例に係るＣＭＯＳ型イメージセンサの製造方法を示す工程断面図である。
【図８】 一般的なＣＭＯＳ型イメージセンサの単位ピクセルの等価回路図である。
【図９】 従来の技術によって製造されたＣＭＯＳ型イメージセンサの素子の断面図である。
【図１０】 従来の技術に係るＣＭＯＳ型イメージセンサにおける暗電流発生状況を示す図面である。
【符号の説明】
３１ … ｐ+ 基板
３２ … ｐエピタキシャル層
３３ … フィールド絶縁膜
３４ … トランスファトランジスタＴｘのゲート電極
３５ … ｎ- 拡散層
３６ … スペーサ
３７ … ｐo エピタキシャル層
３８ … フローティングセンシングノード
３９ … 層間絶縁膜
４０ … 第１金属配線
４１ … 金属層間絶縁膜
４２ … 第２金属配線
４３ … 酸化膜
４４ … シリコンオキシナイトライド
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関し、特に、ＣＭＯＳ型イメージセンサの製造方法に関する。
【０００２】
【従来の技術】
一般に、ＣＣＤまたはＣＭＯＳ型イメージセンサにおいて、フォトダイオード（ＰＤ）は、各波長に応じて入射される光を電気的信号に変換するデバイス領域であって、理想的な場合は、全波長帯で量子効率(Quantum Efficiency)が１である場合であり、すなわち、入射された光を全部収束変換する場合であるので、これを達成するための努力が進行中である。
【０００３】
図８は、通常のＣＭＯＳ型イメージセンサの単位画素（ＵＰ：Unit Pixel）の等価回路図であって、１個のフォトダイオードＰＤと４個のＮＭＯＳトランジスタＴｘ、Ｒｘ、Ｄｘ、Ｓｘとで構成され、４個のＮＭＯＳトランジスタは、トランスファトランジスタＴｘ、リセットトランジスタＲｘ、ドライブトランジスタＤｘおよびセレクトトランジスタＳｘである。単位画素の外には、出力信号(Output Signal)を読み出すことができるように、ロードトランジスタＶｂが形成されている。そして、フォトダイオードＰＤから伝送された電荷が蓄えられるフローティングディフュージョンノードＦＤ（または、フローティングセンシングノードともいう）がトランスファトランジスタＴｘとリセットトランジスタＲｘの共通接続点に形成される。
【０００４】
図９は、図８に示すＣＭＯＳ型イメージセンサの単位画素の断面図である。以下、図９を参照しながら、従来の技術に係るＣＭＯＳ型イメージセンサの製造方法を説明する。
【０００５】
まず、高濃度のｐ型不純物が添加されたｐ+ 基板１１上に低濃度のｐ型不純物が添加されたｐエピタキシャル層１２を成長させた後、ｐエピタキシャル層１２の所定部分にＬＯＣＯＳ法により単位画素間隔離のためのフィールド絶縁膜（ＦＯＸ）１３を形成する。次に、後に上部にドライブトランジスタＤｘとセレクトトランジスタＳｘが形成されるｐウェル１４を、後続熱処理工程による側面拡散によってｐエピタキシャル層１２の所定領域に形成する。次に、ｐウェル１４上にドライブトランジスタＤｘとセレクトトランジスタＳｘの各ゲート電極１５ａ、１５ｂを形成し、またｐエピタキシャル層１２内の別の領域上にトランスファトランジスタＴｘとリセットトランジスタＲｘの各ゲート電極１５ｃ、１５ｄを形成する。この場合、４個のトランジスタＤｘ、Ｓｘ、Ｔｘ、Ｒｘの各ゲート電極１５ａ、１５ｂ、１５ｃ、１５ｄは、ポリシリコンとタングステンシリサイド膜からなるポリサイド電極形態である。
【０００６】
次に、ゲート電極１５ａ、１５ｂ、１５ｃ、１５ｄの中のトランスファトランジスタＴｘのゲート電極１５ｃの片側（図中、左側）のｐエピタキシャル層１２に、高エネルギで低濃度のｎ型不純物（ｎ- ）をイオン注入してｎ- 拡散層１６を形成する。次に、ドライブトランジスタＤｘとセレクトトランジスタＳｘのＬＤＤ(Lightly Doped Drain)構造１７を形成するための不純物のイオン注入工程を実施した後、全面にスペーサ用絶縁膜を蒸着して、その絶縁膜を全面エッチングして４個のゲート電極１５ａ、１５ｂ、１５ｃ、１５ｄの両側の垂直壁部分に接するスペーサ１８を形成する。次いで、ブランケット(blanket)イオン注入法により低エネルギｐ型不純物（ｐo ）をイオン注入して、ｎ- 拡散層１６の上部に、ｐo 拡散層１９を形成する。この場合、ｎ- 拡散層１６内に形成されるｐo 拡散層１９は、図示のようにトランスファトランジスタＴｘのゲート電極１５ｃからスペーサ１８の厚びだけ隔離される。上述した低エネルギｐ型不純物のイオン注入によってｐo 拡散層１９とｎ- 拡散層１６からなる浅い(shallow)ｐｎ接合を形成し、ｐエピタキシャル層１２とｎ- 拡散層１６とｐo 拡散層１９からなるｐｎｐ型フォトトランジスタ構造のフォトダイオードが形成される。
【０００７】
次に、ソース／ドレイン領域２０、２０ａを形成するためのイオン注入工程を実施する。すなわち、ｎ型不純物（ｎ+）が添加された単位画素内に２個の通常のＮＭＯＳトランジスタであるドライブトランジスタＤｘとセレクトトランジスタＳｘのソース／ドレイン領域２０と、２個のネイティブ(native)のＮＭＯＳトランジスタであるトランスファトランジスタＴｘとリセットトランジスタＲｘの共通接続点であるフローティングセンシングノード（ＦＤ）２０ａと、リセットトランジスタＲｘの他側ソース／ドレイン領域２０を形成する。
【０００８】
次に、全面に主に酸化膜系の層間絶縁膜（ＰＭＤ：Pre-Metal-Dielectric）２１を蒸着および平坦化した後、第１金属配線（Ｍ１）２２のための金属コンタクト（図示せず）および当該第１金属配線（Ｍ１）２２を形成し、第１金属配線２２の上に金属層間絶縁膜（ＩＭＤ：Inter-Metal-Dielectric）２３を形成する。
【０００９】
次に、金属層間絶縁膜２３の上に第２金属配線（Ｍ２）２４を形成した後、第２金属配線（Ｍ２）２４を含む全面に保護膜２５を形成して、通常のＣＭＯＳロジック工程を完了する。この場合、保護膜２５には酸化膜を主に利用し、第１金属配線２２と第２金属配線２４は、フォトダイオードへの光透過のためにフォトダイオードの上部には形成されない。
【００１０】
前述したＣＭＯＳロジック工程が完了した後、カラー画像検出のための３種類のカラーフィルタ２６の形成工程が各画その受け持つ色に応じて進行され、平坦化のための平坦化層として、ＯＣＬ（Over Coating Layer）層２７を形成した後、光収束度を向上させるためのマイクロレンズ２８の形成工程を進める。
【００１１】
【発明が解決しようとする課題】
しかし、上述した従来の技術は、ＣＭＯＳロジック工程の際に多数回のエッチング工程、例えば、ＬＯＣＯＳ法によるフィールド絶縁膜工程、ゲート電極エッチング工程、イオン注入マスク工程などにより、フォトダイオード（ＰＤ）領域のｐo 拡散層１９の表面でダングリングボンド（ＤＢ：dangling bond）が発生する。その様子を図９に図示する。シリコン層であるｐo 拡散層１９と層間絶縁膜２１の境界面では、シリコン（Ｓｉ）一つに酸素（Ｏ）二つがついている場合（Ｏ＝Ｓｉ＝Ｏ）に安定した状態を維持することができるが、多数回のエッチング工程によりｐo 拡散層１９の表面の結合が損傷されて「＝Ｓｉ＝Ｏ」や「＝Ｓｉ＝」のダングリングボンドＤＢが発生する。その結果、光が入射されない状態でも、ｐo 拡散層１９の表面のダングリングボンドＤＢにより電子ｅが生成されて、ｎ- 拡散層１６内に溜まることによって、フォトダイオードＰＤからフローティングセンシングノード（ＦＤ）２０に暗電流（Ｄ：Dark Current）が流れる問題点がある。
【００１２】
言い換えれば、光が入射される場合のみフォトダイオードの空乏層（ｎ- 拡散層）で電子が生成および蓄積された後、フローティングセンシングノード（ＦＤ）２０ａに電子が移動して電流が流れるべきであるが、シリコン層であるｐo 拡散層１９の表面のダングリングボンドＤＢ（＝Ｓｉ＝Ｏまたは＝Ｓｉ＝）は、光による入力がなくても熱的に電荷を発生し易い状態にあるので、ダングリングボンドＤＢが多数存在すれば、光がない暗い状態でもイメージセンサがあたかも光が入って来たような反応を呈する非正常状態を示す。
【００１３】
さらに、従来の技術では、ＣＭＯＳロジック工程の最後の工程である保護膜工程の際に保護膜（図９の２５）として酸化膜のみを利用するために、ダングリングボンドＤＢを除去できる方法がないので、ダングリングボンドＤＢによる過多な暗電流Ｄの発生を抑制することが困難であり、結局暗電流ＤがフローティングセンシングノードＦＤに伝達される際に、イメージセンサの画質を低下させる問題点となる。
【００１４】
そこで、この発明は、上記従来の技術の問題点に鑑みてなされたものであって、暗電流による画質低下を抑制したイメージセンサを製造する方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
この発明のイメージセンサの製造方法は、フォトダイオード、ゲートおよび保護膜の順に行なわれるＣＭＯＳロジック工程、カラーフィルタ形成工程並びにマイクロレンズ形成工程の順に行なわれるイメージセンサの製造方法において、前記ロジック工程の後、前記フォトダイオード表面に水素イオンを拡散させて前記フォトダイオード表面に発生したダングリングボンドを除去するステップを含んでなることを特徴とする。
【００１６】
また、この発明のイメージセンサの製造方法は、半導体基板内に埋め込み型フォトダイオードを形成するステップと、前記半導体基板上にトランスファトランジスタ、リセットトランジスタ、ドライブトランジスタ及びセレクトトランジスタの各ゲートを形成するステップと、前記ゲートを含む前記半導体基板上に層間絶縁膜を形成するステップと、前記層間絶縁膜上に第１保護膜を形成するステップと、前記第１保護膜上に多量の水素イオンが含まれた保護膜を形成するステップと、前記保護膜内の水素イオンを前記フォトダイオードと前記層間絶縁膜の境界面に拡散させるステップとを含んでなり、前記第１保護膜は、酸化膜であり、前記第２保護膜は、シリコンオキシナイトライドであることを特徴とする。
【００１７】
また、この発明のイメージセンサの製造方法は、半導体基板内に埋め込み型フォトダイオードを形成するステップと、前記半導体基板上にトランスファトランジスタ、リセットトランジスタ、ドライブトランジスタおよびセレクトトランジスタの各ゲートを形成するステップと、前記各ゲートを含む前記半導体基板上に層間絶縁膜を形成するステップと、前記層間絶縁膜上に保護膜を形成するステップと、前記保護膜上に水素イオンが多量含まれた犠牲膜を形成するステップと、前記犠牲膜内の水素イオンを前記フォトダイオードと前記層間絶縁膜との境界面に拡散させるステップと、前記犠牲膜を除去するステップとを含んでなり、前記保護膜は、酸化膜であり、前記犠牲膜は、シリコン窒化膜であることを特徴とする。
【００１８】
【発明の実施の形態】
以下、この発明の最も好ましい実施態様を、添付の図面を参照しながら説明する。
【００１９】
図１〜図３は、この発明の第１実施例に係るＣＭＯＳ型イメージセンサの製造方法を示す工程断面図であり、リセットトランジスタＲｘ、ドライブトランジスタＤｘおよびセレクトトランジスタＳｘの部分は、図９を参照して理解できるので、省略した。
【００２０】
図１に示すように、高濃度のｐ型不純物が添加されたｐ+ 基板３１の上に低濃度のｐ型不純物が添加されたｐエピタキシャル層３２を成長させた後、ｐエピタキシャル層３２の所定部分にＬＯＣＯＳ法により単位画素間の隔離のためのフィールド絶縁膜（ＦＯＸ）３３を形成する。次に、図１には図示してないが、図９の場合と同様に、ｐエピタキシャル層３２の所定領域に、後で上にドライブトランジスタＤｘのゲートとセレクトトランジスタＳｘのゲートが形成されるｐウェルを後続の熱処理工程による側面拡散により形成して、そのｐウェル上にドライブトランジスタＤｘとセレクトトランジスタＳｘの各ゲート電極（図示せず）を形成する。上記ｐウェルが形成されていないｐエピタキシャル層３２の領域の上には、トランスファトランジスタＴｘのゲート電極３４とリセットトランジスタＲｘのゲート電極（図示せず）を形成する。この場合、４個のトランジスタＴｘ、Ｒｘ、Ｄｘ、Ｓｘの各ゲート電極は、ポリシリコンとタングステンシリサイド膜からなるポリサイド電極である。
【００２１】
次に、トランスファトランジスタＴｘのゲート電極３４の片側（図１では、左側）のｐエピタキシャル層３２に低濃度のｎ型不純物（ｎ-）を高エネルギでイオン注入して、ｎ- 拡散層３５を形成する。次に、図示してないが、ドライブトランジスタＤｘとセレクトトランジスタＳｘのＬＤＤ(Lightly Doped Drain)構造を形成するための不純物のイオン注入工程を実施した後、全面にスペーサ用絶縁膜を蒸着し、その後、絶縁膜を全面エッチングして４個のゲート電極の両側壁に接するスペーサ３６を形成する。
【００２２】
次いで、ブランケット(blanket)イオン注入法によりｐ型不純物（ｐo ）を低エネルギでイオン注入して、ｎ- 拡散層３５の上部にｐo 拡散層３７を形成する。この場合、ｎ- 拡散層３５内に形成されるｐo 拡散層３７は、スペーサ３６の厚さだけトランスファトランジスタＴｘのゲート電極から隔離される。
【００２３】
上述したｐ型不純物の低エネルギイオン注入によりｐo 拡散層３７とｎ- 拡散層３５からなる浅い(shallow)ｐｎ接合を形成し、ｐエピタキシャル層３２／ｎ- 拡散層３５／ｐo 拡散層３７からなるｐｎｐ型フォトトランジスタ構造のフォトダイオードが形成される。
【００２４】
次に、ソース／ドレイン領域を形成するためのイオン注入工程を実施する。すなわち、ｎ型不純物（ｎ+）が添加された単位画素内に、２個の一般的なＮＭＯＳトランジスタであるドライブトランジスタＤｘとセレクトトランジスタＳｘのソース／ドレイン領域（図示せず）と、２個のネイティブＮＭＯＳトランジスタであるトランスファトランジスタＴｘとリセットトランジスタＲｘの共通接続点であるフローティングセンシングノード３８と、リセットトランジスタＲｘの他側のソース／ドレイン領域（図示せず）を形成する。
【００２５】
次に、全面に主に酸化膜系（ＴＥＯＳ、ＢＰＳＧ）である層間絶縁膜（ＰＭＤ）３９を蒸着し、それを平坦化した後、第１金属配線（Ｍ１）４０のための金属コンタクト（図示せず）および当該第１金属配線（Ｍ１）４０を形成し、その第１金属配線（Ｍ１）４０上に金属層間絶縁膜（ＩＭＤ）４１を形成する。
【００２６】
次に、金属層間絶縁膜４１上に第２金属配線（Ｍ２）４２を形成した後、第２金属配線４２を含む全面に保護膜を形成して、一般的なＣＭＯＳロジック工程を完了する。この場合、保護膜としては、第１保護膜としての酸化膜４３、第２保護膜としてのシリコンオキシナイトライド（ＳｉＯxＮy）層４４を順に形成する。
【００２７】
この場合、シリコンオキシナイトライド層４４は、ＳｉＨ4とＮ2Ｏの混合ガスにより形成され、このようなシリコンオキシナイトライド層４４は、内部に水素イオン（Ｈ+）を多量含有して２００ｎｍ〜１０００ｎｍの厚さに形成される。ここに、シリコンオキシナイトライド４４は、屈折率（ＲＩ：Refractive Index）が１．６６程度であり、光透過度も必要程度に大きいので、シリコンオキシナイトライドを除去するための別の工程を実施しなくてもよい。この形成過程を反応式で表せば、次の［化１］のとおりである。
【００２８】
【化１】
ＳｉＨ4 ＋ Ｎ2Ｏ ＋ ＮＨ3 → ＳｉＯxＮy ＋ Ｎ2↑＋ Ｈ2Ｏ↑＋ Ｈ+ 。
【００２９】
上記反応式［化１］を参照すれば、ＳｉＨ4 、Ｎ2Ｏの混合ソースガスとＮＨ3の反応ガスとを反応させて、シリコンオキシナイトライドであるＳｉＯxＮyを形成し、反応副産物として揮発性窒素気体（Ｎ2）が形成されて、他の反応副産物である水素（Ｈ）は、一部は酸素（Ｏ）と反応して水蒸気（Ｈ2Ｏ）で排出され、一部はイオン状態の水素イオン（Ｈ+）でＳｉＯxＮy内に残留する。上述の保護膜工程まで完了したＣＭＯＳロジック工程後、従来と同様に、フォトダイオードのｐo 拡散層３７の表面にダングリングボンド（ＤＢ）が発生する。
【００３０】
次に、図２に示すように、上述の工程により保護膜として形成した酸化膜４３とシリコンオキシナイトライド層４４の２層膜を、水素雰囲気下で４００℃〜５００℃の温度で熱処理（Ｈ2 熱処理）する。この場合、シリコンオキシナイトライド層４４内に残留する水素イオン（▲１▼Ｈ+）が酸化膜４３、金属層間絶縁膜４１と層間絶縁膜３９を貫通して、フォトダイオード領域のｐo 拡散層３７の表面まで拡散される。しかし、フォトダイオード以外の領域（Ｔｘ部分など）に拡散される水素イオン（▲２▼Ｈ+、▲３▼Ｈ+）は、第１金属配線４０および第２金属配線４２により遮断されてそれ以上内部へは拡散されない。水素イオンの拡散は、４００℃〜５００℃の温度で熱処理すれば、十分に拡散させることができるが、もし４００℃より低い温度で熱処理すると、水素イオンの拡散効果が低下するであろうし、５００℃より高い温度で熱処理すると、既に形成された金属配線に影響を及ぼす可能性が出てくるので適当ではない。
【００３１】
図３に示すように、カラー画像検出のための３種類のカラーフィルタ４５の形成工程が各画素に割り当てられた色に応じて進められ、平坦化のための平坦化層としてＯＣＬ層（over coating layer）４６を形成した後、光収束度を向上させるためのマイクロレンズ４７の形成工程を進める。
【００３２】
上述した工程によれば、たとえ多数回のエッチング工程によりｐo 拡散層３７表面に多数のダングリングボンドが発生しても、後続の保護膜工程の際に、水素を多量に含有したシリコンオキシナイトライド層４４を形成し、後続の水素雰囲気での熱処理によりｐo 拡散層３７の表面に水素イオン（Ｈ+）を拡散させれば、拡散された水素イオン（Ｈ+）がｐo 拡散層３７と層間絶縁膜３９との境界面、すなわちシリコンと酸化膜との境界面に発生したダングリングボンドＤＢと結合してダングリングボンドの数を減少させる。
【００３３】
言い換えれば、シリコンと酸化膜との境界領域で発生した「＝Ｓｉ＝Ｏ」や「＝Ｓｉ＝」のようなダングリングボンドに水素イオン（Ｈ+）を結合させて、ｐo 拡散層３７と層間絶縁膜３９の境界領域のダングリングボンドを減少させて、フローティングセンシングノード３８に伝達される暗電流を最大限に抑制する。
【００３４】
図４は、保護膜にシリコンオキシナイトライドを用いた場合と用いない場合の暗電流の違いを比較した図面である。図４を参照すれば、シリコンオキシナイトライドの厚さによる暗電流の違いは大きくないが、使用しない場合に比較すると、使用した場合は暗電流値が殆ど半分程度に減少することが分かる。
【００３５】
図５〜図７は、この発明の第２実施例に係るＣＭＯＳ型イメージセンサの製造方法を示す工程断面図であり、フォトダイオードＰＤ、トランスファトランジスタＴｘおよびフローティングセンシングノードＦＤの部分のみを示している。図５に示すように、高濃度のｐ型不純物が添加されたｐ+ 基板５１上に低濃度のｐ型不純物が添加されたｐエピタキシャル層５２を成長させた後、ｐエピタキシャル層５２の所定部分にＬＯＣＯＳ法により、単位ピクセルごとの間を隔離するためのフィールド絶縁膜（ＦＯＸ）５３を形成する。次に、図５には図示してないが、図９の場合と同様に、ｐエピタキシャル層５２の所定の領域に、後で上にドライブトランジスタＤｘのゲートとセレクトトランジスタＳｘのゲートが形成されるｐウェルを後続の熱処理工程による側面拡散により形成して、そのｐウェル上にドライブトランジスタＤｘとセレクトトランジスタＳｘの各ゲート電極（図示せず）を形成する。上記ｐウェルが形成されていないｐエピタキシャル層５２の領域の上には、トランスファトランジスタＴｘのゲート電極５４とリセットトランジスタＲｘのゲート電極（図示せず）を形成する。この場合、４個のトランジスタＴｘ、Ｒｘ、Ｄｘ、Ｓｘの各ゲート電極は、ポリシリコンとタングステンシリサイド膜からなるポリサイド電極の形態である。
【００３６】
次に、トランスファトランジスタＴｘのゲート電極５４の片側（図５では、左側）のｐエピタキシャル層５２に低濃度のｎ型不純物（ｎ-）を高エネルギでイオン注入して、ｎ- 拡散層５５を形成する。次に、図示してないが、ドライブトランジスタＤｘとセレクトトランジスタＳｘのＬＤＤ（Lightly Doped Drain）構造を形成するための不純物のイオン注入工程を実施した後、全面にスペーサ用の絶縁膜を蒸着し、その後、その絶縁膜を全面エッチングして４個のゲート電極の両側壁に接するスペーサ５６を形成する。
【００３７】
引き続き、ブランケットイオン注入法によりｐ型不純物（ｐo）を低エネルギでイオン注入して、ｎ- 拡散層５５の上部にｐo 拡散層５７を形成する。この場合、ｎ- 拡散層５５内に形成されるｐo 拡散層５７は、トランスファトランジスタＴｘのゲート電極５４からスペーサ５６の厚さだけ隔離される。
【００３８】
上述した低エネルギでのｐ型不純物のイオン注入によりｐo 拡散層５７とｎ- 拡散層５５からなる浅いｐｎ接合を形成し、ｐエピタキシャル層５２／ｎ- 拡散層５５／ｐo 拡散層５７からなるｐｎｐ型フォトトランジスタ構造のフォトダイオードが形成される。
【００３９】
次に、ソース／ドレイン領域を形成するためのイオン注入工程を実施する。すなわち、ｎ型不純物（ｎ+）が添加された単位ピクセル内に、２個の通常のＮＭＯＳトランジスタであるドライブトランジスタＤｘとセレクトトランジスタＳｘのソース／ドレイン領域（図示せず）と、２個のネイティブＮＭＯＳトランジスタであるトランスファトランジスタＴｘとリセットトランジスタＲｘの共通接続点であるフローティングセンシングノード５８と、リセットトランジスタＲｘの他側のソース／ドレイン領域（図示せず）を形成する。
【００４０】
次に、全面に主に酸化膜系（ＴＥＯＳ、ＢＰＳＧ）である層間絶縁膜（ＰＭＤ）５９を蒸着し平坦化した後、第１金属配線Ｍ１のための金属コンタクト（図示せず）および第１金属配線（Ｍ１）６０を形成し、第１金属配線（Ｍ１）６０上に金属層間絶縁膜（ＩＭＤ）６１を形成する。次いで、金属層間絶縁膜６１上に第２金属配線（Ｍ２）６２を形成した後、第２金属配線（Ｍ２）６２を含む全面に保護膜を形成して一般的なＣＭＯＳロジック工程を完了する。この場合、保護膜には、酸化膜６３とシリコン窒化膜（Ｓｉ3Ｎ4）６４を順に形成する。
【００４１】
この場合、シリコン窒化膜６４は、ＳｉＨ4ガス雰囲気下で形成され、このようなシリコン窒化膜６４は、内部に水素イオンを多量に含有し、２００ｎｍ〜１０００ｎｍの厚さに形成される。これを反応式で表せば、次の［化２］のとおりである。
【００４２】
【化２】
３ＳｉＨ4 ＋ ４ＮＨ3 → Ｓｉ3Ｎ4 ＋ Ｈ2↑＋ Ｈ+ 。
【００４３】
上記反応式［化２］を参照すれば、ＳｉＨ4ソースガスとＮＨ3の反応ガスとを反応させてシリコン窒化膜であるＳｉ3Ｎ4を形成し、反応副産物である水素（Ｈ）は、一部はガス（Ｈ2）で排出され、一部はイオン状態の水素イオン（Ｈ+）でＳｉ3Ｎ4内に残留する。上述の保護膜工程まで完了したＣＭＯＳロジック工程の後、従来と同様にフォトダイオードのｐo 拡散層４７表面にダングリングボンドＤＢが発生する。
【００４４】
図６に示すように、上述の工程により保護膜として酸化膜６３とシリコン窒化膜６４の２層膜を水素雰囲気下で４００℃〜５００℃で熱処理（Ｈ2 熱処理）する。この場合、シリコン窒化膜６４内に残留する水素イオン（▲１▼Ｈ+）が酸化膜６３、金属層間絶縁膜６１および層間絶縁膜５９を貫通した後、フォトダイオード領域のｐo 拡散層４７の表面まで拡散される。一方、フォトダイオード以外の領域（Ｔｘの部分）に拡散される水素イオン（▲２▼Ｈ＋、▲３▼Ｈ＋）は、第１金属配線（Ｍ１）６０および第２金属配線（Ｍ２）６２で遮断されて、それ以上は拡散されない。この場合、熱処理温度は、４００℃〜５００℃の温度であれば、十分に水素イオンを拡散させることができるが、もし４００℃より低い温度で熱処理すると、水素イオンの拡散効果が低下するであろうし、５００℃より高い温度で熱処理すると、既に形成された金属配線に影響を及ぼす可能性があり、適当ではない。
【００４５】
図７に示すように、シリコン窒化膜６４をウェットまたはドライ全面エッチングにより除去した後、カラー画像検出のための３種類のカラーフィルタ６５の形成工程が進行され、平坦化のための平坦化層としてＯＣＬ層６６を形成した後、光収束度を向上させるためのマイクロレンズ６７の形成工程を進める。この場合、保護膜であるシリコン窒化膜６４を除去する理由は、シリコン窒化膜（Ｓｉ3Ｎ4）は、屈折率（ＲＩ）が２．１程度で光透過度の低下が激しい物質であって、酸化膜（ＲＩ＝１．４６）やシリコンオキシナイトライド（ＲＩ＝１．６６）に比べて屈折率が高く、光吸収率も高いので、除去しないで残留させておくと、光透過度及び光感度が低下するからである。
【００４６】
上述したように、この発明の工程によれば、たとえ多数回のエッチング工程によりｐo 拡散層５７の表面に多数のダングリングボンドが発生しても、後続の層間絶縁膜工程の際に、水素を多量に含有したシリコン窒化膜６４を形成し、それに続く水素雰囲気下での熱処理により、ｐo 拡散層５７の表面に水素イオン（Ｈ+）を拡散させれば、拡散された水素イオン（Ｈ+）がｐo 拡散層５７と層間絶縁膜５９との境界面、すなわちシリコンとＴＥＯＳの境界面に発生したダングリングボンドＤＢと結合して、ダングリングボンドの数を減少させる。
【００４７】
言い換えれば、シリコンとＴＥＯＳの境界領域で発生した「＝Ｓｉ＝Ｏ」「＝Ｓｉ＝」のようなダングリングボンドに、水素イオンを結合させてｐo 拡散層５７と層間絶縁膜５９との境界部分のダングリングボンドを減少させることができ、もってフローティングセンシングノード５８に伝達される暗電流を最大限に抑制することができる。
【００４８】
上述したこの発明は、ＣＣＤ（Charge Coupled Device）、ＡＰＳ（Active Pixel Sensor）を搭載したイメージセンサの暗電流除去に効果的である。
【００４９】
なお、この発明は、上記実施例に限られるものではない。この発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００５０】
【発明の効果】
上述したように、この発明によれば、暗電流を最大限に抑制することによって、イメージセンサの画質を向上させることができ、暗電流発生による収率低下を防止して、収率向上を実現することができる効果がある。そして、暗電流発生と裏腹の関係にあるデッドゾーン（dead zone）特性向上のための実験により、広いウィンドウ（window）を提供することができる効果がある。これにより、イメージセンサの低照度における光特性を向上させることができる。
【図面の簡単な説明】
【図１】 この発明の第１実施例に係るＣＭＯＳ型イメージセンサの製造方法を示す工程断面図である。
【図２】 この発明の第１実施例に係るＣＭＯＳ型イメージセンサの製造方法を示す工程断面図である。
【図３】 この発明の第１実施例に係るＣＭＯＳ型イメージセンサの製造方法を示す工程断面図である。
【図４】 保護膜としてシリコンオキシナイトライドを使用した場合と使用しない場合の暗電流発生程度を比較した図面である。
【図５】 この発明の第２実施例に係るＣＭＯＳ型イメージセンサの製造方法を示す工程断面図である。
【図６】 この発明の第２実施例に係るＣＭＯＳ型イメージセンサの製造方法を示す工程断面図である。
【図７】 この発明の第２実施例に係るＣＭＯＳ型イメージセンサの製造方法を示す工程断面図である。
【図８】 一般的なＣＭＯＳ型イメージセンサの単位ピクセルの等価回路図である。
【図９】 従来の技術によって製造されたＣＭＯＳ型イメージセンサの素子の断面図である。
【図１０】 従来の技術に係るＣＭＯＳ型イメージセンサにおける暗電流発生状況を示す図面である。
【符号の説明】
３１ … ｐ+ 基板
３２ … ｐエピタキシャル層
３３ … フィールド絶縁膜
３４ … トランスファトランジスタＴｘのゲート電極
３５ … ｎ- 拡散層
３６ … スペーサ
３７ … ｐo エピタキシャル層
３８ … フローティングセンシングノード
３９ … 層間絶縁膜
４０ … 第１金属配線
４１ … 金属層間絶縁膜
４２ … 第２金属配線
４３ … 酸化膜
４４ … シリコンオキシナイトライド
Claims (7)
- 半導体基板内に埋め込み型フォトダイオードを形成するステップと、
前記半導体基板上にトランスファトランジスタ、リセットトランジスタ、ドライブトランジスタおよびセレクトトランジスタの各ゲートを形成するステップと、
前記各ゲートを含む前記半導体基板上に層間絶縁膜を形成するステップと、
前記層間絶縁膜上に第１保護膜を形成するステップと、
前記第１保護膜上に多量の水素イオンが含まれた第２保護膜を形成するステップと、
前記第２保護膜内の水素イオンを前記フォトダイオードと前記層間絶縁膜の境界面に拡散させるステップと
を含んでなり、
前記第１保護膜は、酸化膜であり、前記第２保護膜は、シリコンオキシナイトライドである
ことを特徴とするイメージセンサの製造方法。 - 請求項１に記載のイメージセンサの製造方法において、
前記シリコンオキシナイトライドは、ＳｉＨ4ガスとＮ2ＯガスおよびＮＨ 3 ガスの反応により形成される
ことを特徴とする方法。 - 請求項１に記載のイメージセンサの製造方法において、
前記水素イオンを拡散させるステップは、４００℃〜５００℃温度の水素雰囲気下で熱処理して行なわれる
ことを特徴とする方法。 - 半導体基板内に埋め込み型フォトダイオードを形成するステップと、
前記半導体基板上にトランスファトランジスタ、リセットトランジスタ、ドライブトランジスタおよびセレクトトランジスタの各ゲートを形成するステップと、
前記各ゲートを含む前記半導体基板上に層間絶縁膜を形成するステップと、
前記層間絶縁膜上に保護膜を形成するステップと、
前記保護膜上に水素イオンが多量に含まれた犠牲膜を形成するステップと、
前記犠牲膜内の水素イオンを前記フォトダイオードと前記層間絶縁膜との境界面まで拡散させるステップと、
前記犠牲膜を除去するステップと
を含んでなり、
前記保護膜は、酸化膜であり、前記犠牲膜は、シリコン窒化膜である
ことを特徴とするイメージセンサの製造方法。 - 請求項４に記載のイメージセンサの製造方法において、
前記犠牲膜を形成するステップは、ＳｉＨ4を含むソースガスを利用する
ことを特徴とする方法。 - 請求項４に記載のイメージセンサの製造方法において、
前記水素イオンを拡散させるステップは、４００℃〜５００℃温度の水素雰囲気下で熱処理して行なわれる
ことを特徴とする方法。 - 請求項４に記載のイメージセンサの製造方法において、
前記犠牲膜を除去するステップは、ウェットエッチングまたはドライエッチングのいずれか一つのエッチング法により行なわれる
ことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010071454A KR20030040865A (ko) | 2001-11-16 | 2001-11-16 | 암전류를 감소시키기 위한 이미지센서의 제조 방법 |
| KR2001-071454 | 2001-11-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282856A JP2003282856A (ja) | 2003-10-03 |
| JP4083542B2 true JP4083542B2 (ja) | 2008-04-30 |
Family
ID=19716045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002329424A Expired - Fee Related JP4083542B2 (ja) | 2001-11-16 | 2002-11-13 | 暗電流を減少させたイメージセンサの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6838298B2 (ja) |
| JP (1) | JP4083542B2 (ja) |
| KR (1) | KR20030040865A (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399952B1 (ko) * | 2001-11-16 | 2003-09-29 | 주식회사 하이닉스반도체 | 암전류를 감소시키기 위한 이미지센서의 제조 방법 |
| US7115438B2 (en) * | 2004-04-29 | 2006-10-03 | United Microelectronics Corp. | Method for manufacturing a complementary metal-oxide semiconductor sensor |
| US20060109366A1 (en) * | 2004-05-04 | 2006-05-25 | Tessera, Inc. | Compact lens turret assembly |
| US7153719B2 (en) * | 2004-08-24 | 2006-12-26 | Micron Technology, Inc. | Method of fabricating a storage gate pixel design |
| JP2006073885A (ja) * | 2004-09-03 | 2006-03-16 | Canon Inc | 固体撮像装置、その製造方法、およびデジタルカメラ |
| KR100672669B1 (ko) * | 2004-12-29 | 2007-01-24 | 동부일렉트로닉스 주식회사 | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 |
| KR100649012B1 (ko) * | 2004-12-30 | 2006-11-27 | 동부일렉트로닉스 주식회사 | 색재현성 향상을 위한 씨모스 이미지 센서 및 그 제조방법 |
| US7786552B2 (en) * | 2005-06-10 | 2010-08-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having hydrogen-containing layer |
| US7365310B2 (en) * | 2005-06-27 | 2008-04-29 | Agilent Technologies, Inc. | Increased depth of field for high resolution imaging for a matrix-based ion source |
| KR100674986B1 (ko) | 2005-08-05 | 2007-01-29 | 삼성전자주식회사 | 이미지센서 및 그 제조방법 |
| KR100685906B1 (ko) * | 2005-10-11 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| JP2007243100A (ja) * | 2006-03-13 | 2007-09-20 | Iwate Toshiba Electronics Co Ltd | 固体撮像装置およびその製造方法 |
| US7547573B2 (en) * | 2006-08-01 | 2009-06-16 | United Microelectronics Corp. | Image sensor and method of manufacturing the same |
| KR100781544B1 (ko) | 2006-08-08 | 2007-12-03 | 삼성전자주식회사 | 이미지 센서의 제조 방법 |
| KR100812078B1 (ko) * | 2006-09-26 | 2008-03-07 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 그 제조방법 |
| KR100806777B1 (ko) * | 2006-11-29 | 2008-02-27 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조 방법 |
| KR100843969B1 (ko) * | 2006-12-20 | 2008-07-03 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| US20080153219A1 (en) * | 2006-12-26 | 2008-06-26 | Ji Hwan Yu | Method for Manufacturing CMOS Image Sensor |
| KR100850289B1 (ko) * | 2007-06-08 | 2008-08-04 | (주)실리콘화일 | 적층 구조의 이미지센서 및 그 제조방법 |
| KR100894391B1 (ko) * | 2007-06-12 | 2009-04-20 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
| KR100875163B1 (ko) * | 2007-06-26 | 2008-12-22 | 주식회사 동부하이텍 | 수직형 씨모스 이미지 센서 제조 방법 |
| KR100949236B1 (ko) | 2007-12-22 | 2010-03-24 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조 방법 |
| KR100877242B1 (ko) | 2008-02-15 | 2009-01-07 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
| JP2009295799A (ja) * | 2008-06-05 | 2009-12-17 | Sharp Corp | 固体撮像装置の製造方法 |
| US8669644B2 (en) * | 2009-10-07 | 2014-03-11 | Texas Instruments Incorporated | Hydrogen passivation of integrated circuits |
| JP5615207B2 (ja) | 2011-03-03 | 2014-10-29 | 株式会社東芝 | 半導体装置の製造方法 |
| KR101829003B1 (ko) * | 2011-03-18 | 2018-02-13 | 삼성전자주식회사 | 개선된 피모오스 성능을 갖는 반도체 장치의 제조 방법 |
| KR101975028B1 (ko) | 2012-06-18 | 2019-08-23 | 삼성전자주식회사 | 이미지 센서 |
| JP6325904B2 (ja) | 2014-06-02 | 2018-05-16 | キヤノン株式会社 | 固体撮像装置の製造方法、固体撮像装置、および、カメラ |
| JP6598436B2 (ja) * | 2014-08-08 | 2019-10-30 | キヤノン株式会社 | 光電変換装置、撮像システム、及び光電変換装置の製造方法 |
| JP6310816B2 (ja) * | 2014-08-26 | 2018-04-11 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2016207831A (ja) * | 2015-04-22 | 2016-12-08 | キヤノン株式会社 | 光電変換装置の製造方法 |
| JP6598504B2 (ja) | 2015-05-07 | 2019-10-30 | キヤノン株式会社 | 半導体装置の製造方法 |
| JP6659488B2 (ja) * | 2016-07-22 | 2020-03-04 | 株式会社東芝 | 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法 |
| JP6630392B2 (ja) * | 2018-04-16 | 2020-01-15 | キヤノン株式会社 | 固体撮像装置の製造方法、固体撮像装置、および、カメラ |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01245528A (ja) * | 1988-03-28 | 1989-09-29 | Nec Corp | 固体撮像装置の製造方法 |
| KR930022569A (ko) * | 1992-04-24 | 1993-11-24 | 김광호 | 고체촬상소자의 제조방법 |
| JP3218414B2 (ja) * | 1992-07-15 | 2001-10-15 | キヤノン株式会社 | 微小ティップ及びその製造方法、並びに該微小ティップを用いたプローブユニット及び情報処理装置 |
| JPH07202160A (ja) * | 1993-12-27 | 1995-08-04 | Sony Corp | 固体撮像装置及びその製造方法、並びに半導体装置 |
| JPH11109406A (ja) * | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 表示装置とその製造方法 |
| JP3204216B2 (ja) * | 1998-06-24 | 2001-09-04 | 日本電気株式会社 | 固体撮像装置およびその製造方法 |
| JP2000164846A (ja) * | 1998-11-27 | 2000-06-16 | Sony Corp | 固体撮像素子及び固体撮像素子の製造方法 |
| US6475836B1 (en) * | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100390822B1 (ko) * | 1999-12-28 | 2003-07-10 | 주식회사 하이닉스반도체 | 이미지센서에서의 암전류 감소 방법 |
| JP3541155B2 (ja) * | 2000-02-17 | 2004-07-07 | シャープ株式会社 | 固体撮像装置およびその製造方法 |
-
2001
- 2001-11-16 KR KR1020010071454A patent/KR20030040865A/ko active Search and Examination
-
2002
- 2002-11-08 US US10/290,837 patent/US6838298B2/en not_active Expired - Lifetime
- 2002-11-13 JP JP2002329424A patent/JP4083542B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003282856A (ja) | 2003-10-03 |
| KR20030040865A (ko) | 2003-05-23 |
| US20030096438A1 (en) | 2003-05-22 |
| US6838298B2 (en) | 2005-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4083542B2 (ja) | 暗電流を減少させたイメージセンサの製造方法 | |
| JP4006320B2 (ja) | 暗電流を減少させたイメージセンサの製造方法 | |
| KR101664975B1 (ko) | 고체 촬상 장치 및 그 제조 방법 | |
| KR100390822B1 (ko) | 이미지센서에서의 암전류 감소 방법 | |
| CN100369260C (zh) | 高量子效率的影像传感器及其制造方法 | |
| JP5306436B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| KR100450363B1 (ko) | 고체 촬상 장치 및 그 제조 방법 | |
| US7566925B2 (en) | Image sensor and method of fabricating the same | |
| JP4473240B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| US20050274995A1 (en) | Image sensor and method of forming the same | |
| US10777596B2 (en) | Imaging apparatus, method of manufacturing the same, and device | |
| JP5136081B2 (ja) | 固体撮像素子 | |
| JP2009295799A (ja) | 固体撮像装置の製造方法 | |
| JP2007013178A (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| KR20070059234A (ko) | 암전류를 감소시키기 위한 이미지 센서의 제조 방법 | |
| JP2009176950A (ja) | 固体撮像素子及びその製造方法 | |
| KR100806786B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR20070036532A (ko) | 시모스 이미지센서 제조 방법 | |
| KR100399955B1 (ko) | 암전류를 감소시키기 위한 이미지센서의 제조 방법 | |
| JP2003229558A (ja) | 固体撮像素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051017 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080213 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4083542 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |