KR20080101301A - 이미지 센서 및 그의 제조방법 - Google Patents

이미지 센서 및 그의 제조방법 Download PDF

Info

Publication number
KR20080101301A
KR20080101301A KR1020070047886A KR20070047886A KR20080101301A KR 20080101301 A KR20080101301 A KR 20080101301A KR 1020070047886 A KR1020070047886 A KR 1020070047886A KR 20070047886 A KR20070047886 A KR 20070047886A KR 20080101301 A KR20080101301 A KR 20080101301A
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
conductive
conductivity type
intrinsic
Prior art date
Application number
KR1020070047886A
Other languages
English (en)
Inventor
심천만
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070047886A priority Critical patent/KR20080101301A/ko
Publication of KR20080101301A publication Critical patent/KR20080101301A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Abstract

실시예는 이미지 센서에 관한 것으로, 씨모스 회로가 형성된 반도체 기판; 상기 반도체 기판 상에 형성된 금속배선 및 층간절연막을 포함하는 금속배선층; 상기 금속배선층 상에 형성된 제1 도전형 전도층; 상기 제1 도전형 전도층 상에 형성된 진성층; 및 상기 진성층 상에 상부 표면에 적어도 하나 이상의 요철부가 형성된 제2 도전형 전도층을 포함한다.
이미지 센서, 씨모스 이미지 센서, 포토다이오드

Description

이미지 센서 및 그의 제조방법{Image Sensor and Method for Manufacturing thereof}
도 1 내지 도 5a는 제1 실시예의 이미지 센서의 제조 공정을 나타내는 도면이다.
도 6 내지 도 9는 제2 실시예의 이미지 센서의 제조 공정을 나타내는 도면이다.
도 10 내지 도 13은 제3 실시예의 이미지 센서의 제조 공정을 나타내는 도면이다.
실시예는 이미지 센서 및 그의 제조방법을 개시한다.
이미지 센서는 광학적 영상(Optical Image)을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(charge coupled device:CCD) 이미지 센서와 씨모스(Complementary Metal Oxide Silicon:CMOS) 이미지 센서(CIS)로 구분된다.
CCD 이미지 센서는 구동방식이 복잡하고, 전력소비가 클 뿐만 아니라, 다단계의 포토공정이 요구되므로 제조공정이 복잡한 단점을 갖고 있으므로, 최근에는 상기 전하결합소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다.
씨모스 이미지 센서는 단위 화소 내에 포토다이오드와 모스트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
이러한 씨모스 이미지 센서는 종래 이미지 센서로 널리 사용되고 있는 CCD 이미지 센서에 비하여 구동방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 씨모스 기술을 사용하므로 제조단가를 낮출 수 있고,전력 소모 또한 낮다는 장점을 지니고 있다.
종래기술에 의한 씨모스 이미지 센서는 빛 신호를 받아서 전기신호로 바꾸어 주는 포토다이오드(Photo diode) 영역(미도시)과 이 전기 신호를 처리하는 트랜지스터 영역(미도시)으로 구분할 수 있다.
그런데 종래기술에 따른 씨모스 이미지 센서는 포토다이오드와 트랜지스터가 반도체 기판에 수평으로 배치되는 구조이다.
물론, 종래기술에 의한 수평형 씨모스 이미지 센서에 의해 CCD 이미지 센서의 단점이 해결되기는 하였으나, 종래기술에 의한 수평형 씨모스 이미지 센서에는 여전히 문제점들이 있다.
즉, 종래기술에 의한 수평형 씨모스 이미지 센서에 의하면 포토다이오드와 트랜지스터가 기판 상에 상호 수평으로 인접하여 형성된다. 이에 따라, 포토다이오 드 형성을 위한 추가적인 영역이 요구되며, 이에 의해 필 팩터(fill factor) 영역을 감소시키고 레졀루션(Resolution)의 가능성을 제한하는 문제가 있다.
또한, 종래기술에 의한 수평형 씨모스 이미지 센서에 의하면 포토다이오드와 트랜지스터를 동시에 제조하는 공정에 대한 최적화를 달성하는 점이 매우 어려운 문제가 있다. 즉, 신속한 트랜지스터 공정에서는 작은 면저항(low sheet resistance)을 위해 샐로우 정션(shllow junction)이 요구되나, 포토다이오드에는 이러한 샐로우 정션(shllow junction)이 적절하지 않을 수 있다.
또한, 종래기술에 의한 수평형 씨모스 이미지 센서에 의하면 추가적인 온칩(on-chip) 기능들이 이미지 센서에 부가되면서 단위화소의 크기가 이미지 센서의 센서티버티(sensitivity)를 유지하기 위해 증가되거나 또는 감소되어야 한다.
그런데, 픽셀사이즈가 증가되면 이미지 센서의 레졀루션(Resolution)이 감소하게 되며, 또한 포토다이오드의 면적이 이미지 센서의 센서티버티(sensitivity)가 감소하는 문제가 발생한다.
실시예는 트랜지스터 회로와 포토다이오드의 새로운 집적을 제공할 수 있는 이미지 센서 및 그의 제조방법을 제공한다.
또한, 레졀루션(Resolution)과 센서티버티(sensitivity)가 함께 개선될 수 있는 이미지 센서 및 그의 제조방법을 제공한다.
또한, 수직형의 포토다이오드를 채용하면서 집광률 향상과 동시에 공정 단순화를 이룰 수 있는 이미지 센서 및 그의 제조방법을 제공하고자 한다.
실시예에 따른 이미지 센서는, 씨모스 회로가 형성된 반도체 기판; 상기 반도체 기판 상에 형성된 금속배선 및 층간절연막을 포함하는 금속배선층; 상기 금속배선층 상에 형성된 제1 도전형 전도층; 상기 제1 도전형 전도층 상에 형성된 진성층; 및 상기 진성층 상에 형성된 제2 도전형 전도층을 포함하고, 상기 제1 도전형 전도층, 진성층 및 제2 도전형 전도층 중 어느 하나의 층은 그 상부 표면에 적어도 하나 이상의 요철부가 형성된 것을 포함한다.
또한, 실시예에 따른 이미지 센서의 제조방법은, 씨모스 회로가 형성된 반도체 기판 상에 금속배선 및 층간절연막을 포함하는 금속배선층을 형성하는 단계; 상기 금속배선층 상에 제1 도전형 전도층을 형성하는 단계; 상기 제1 도전형 전도층 상에 진성층을 형성하는 단계; 및 상기 진성층 상에 제2 도전형 전도층을 형성하는 단계를 포함하며, 상기 제1 도전형 전도층, 진성층 및 제2 도전형 전도층 중 어느 하나의 층의 상부 표면에 요철부를 형성하는 단계를 포함한다.
이하, 실시예에 따른 이미지 센서 및 그의 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
또한, 각 실시예의 설명에 있어서 동일한 부분에 대하여 동일한 부호를 사용하였다.
<제1 실시예>
도 5a는 제1 실시예에 따른 이미지 센서의 단면도이다.
도 5a를 참조하여, 실시예의 이미지 센서는, 씨모스 회로가 형성된 반도체 기판(10); 상기 반도체 기판(10) 상에 형성된 금속배선(22) 및 층간절연막(21)을 포함하는 금속배선층(20); 상기 금속배선층(20) 상에 형성된 제1 도전형 전도층(30); 상기 제1 도전형 전도층(30) 상에 형성된 진성층(40); 및 상기 진성층(40) 상에 상부표면에 요철부(53)가 형성된 제2 도전형 전도층(51)을 포함한다.
상기 금속배선(22) 상부에는 하부전극(25)이 형성될 수 있다.
상기 제2 도전형 전도층(51) 상부에는 상부전극(60) 및 컬러필터 어레이(80)가 형성될 수 있다.
또한, 상기 상부전극(60)과 컬러필터 어레이(80) 사이에는 접착층(70)이 형성될 수 있다. 예를 들어 상기 접착층(70)은 열 수지(thermal resin)로 형성된다.
상기 제2 도전형 전도층(51)에는 복수개의 트렌치(52)가 형성되어 상기 제2 도전형 전도층(51)의 상부표면은 복수개의 요철형상을 갖는 요철부(53)가 형성될 수 있다.
또는, 도 5b에 도시된 바와 같이 상기 금속배선(22)과 연결되어 하나의 픽셀을 이루는 상기 제2 도전형 전도층(51b)에는 하나의 요철부(53b)가 형성될 수 있 다.
도 5a 및 도 5b에 도시된 바와 같이, 씨모스 회로(미도시)와 연결되는 금속배선(25) 상에 형성된 포토다이오드가 적어도 하나 이상의 요철부를 가지도록 형성된다.
따라서, 씨모스 회로와 포토다이오드로 이루어지는 하나의 픽셀에 적어도 하나 이상의 요철부를 갖는 포토다이오드가 형성되므로써 상기 포토다이오드의 면적이 증가되어 광감지 효율을 증가시킬 수 있다.
실시예에 따른 이미지 센서는 트랜지스터 회로와 포토다이오드의 수직형 집적을 제공할 수 있다.
또한, 트랜지스터 회로와 포토다이오드의 수직형 집적에 의해 필 팩터(fill factor)를 100%에 근접시킬 수 있다.
또한, 수직형 집적에 의해 종래기술보다 같은 픽셀 사이즈에서 높은 센서티비티(sensitivity)를 제공할 수 있다.
또한, 각 단위 픽셀은 센서티비티(sentivity)의 감소없이 보다 복잡한 회로를 구현할 수 있다.
또한, 단위 픽셀 내에 형성된 포토다이오드의 표면이 돔 형태로 형성되어 단위 픽셀 당 표면적이 증가하여 포토다이오드의 수광영역이 확대되어 광효율을 증가지시킬 수 있다.
또한, 단위 픽셀 내에 형성된 포토다이오드의 표면이 마이크로렌즈와 같은 돔형태로 형성되어 집광율을 극대화 시킬 수 있다.
또한, 상기 포토다이오드의 형태가 렌즈와 유사한 형태로 형성되어 별도의 마이크로렌즈 형성공정을 진행하지 않아도 되므로 공정을 단순화 시킬 수 있다.
도 1 내지 도 5a를 참조하여 제1 실시예의 이미지 센서의 제조방법을 설명한다.
도 1을 참조하여, 씨모스 회로(미도시)가 형성된 반도체 기판(10) 상에는 금속배선(22) 및 층간절연막(21)을 포함하는 금속배선층(20)이 형성되어 있다.
도시하지는 않았지만, 상기 반도체 기판(10)에는 액티브 영역 및 필드 영역을 정의하는 소자분리막(미도시)이 형성되어 있으며, 단위 픽셀을 형성하기 위해 후술되는 포토다이오드에 연결되어 수광된 광전하를 전기신호로 변화시키기 위한 트랜지스터 구조물로 이루어진 씨모스 회로(미도시)가 형성되어 있을 수 있다.
도시하지는 않았지만, 상기 금속배선층(20)은 전원라인 또는 신호라인과 씨모스 회로를 접속시키기 위해 복수의 층으로 형성될 수 있다.
상기 금속배선층(20)은 반도체 기판(10) 상에 층간절연막(21)과 상기 층간절연막(21)을 관통하여 형성되는 복수의 금속배선(22)으로 형성되어 있다.
예를 들어, 상기 층간절연막(21)은 산화막으로 형성될 수 있으며, 상기 금속배선(22)은 금속, 합금 또는 실리사이드를 포함한 다양한 전도성 물질, 즉 알루미늄, 구리, 코발트 또는 텅스텐 등으로 형성할 수 있다.
상기 금속배선층(20) 상에 상기 금속배선(22)과 전기적으로 연결되는 하부전극(25)을 형성할 수도 있다. 예를 들어, 상기 하부전극(25)은 Cr, Ti, TiW 및 Ta과 같은 금속으로 형성할 수 있다. 물론 상기 하부전극(25)은 형성되지 않을 수 있다.
상기 층간절연막(21)에 상기 반도체 기판(10)의 씨모스 회로와 연결되는 금속배선(22)을 형성한 후 상기 금속배선층(20) 상부로 포토다이오드를 형성하여 단위픽셀을 형성할 수 있다.
상기 포토다이오드는 금속배선층(220) 상부에 형성되어 외부에서 입사되는 빛을 받아 전기적 형태로 전환 및 보관하기 위한 것으로 실시예에서는 핀 다이오드(PIN diode)를 사용한다.
상기 핀 다이오드는 n형 비정질 실리콘층(n-type amorphous silicon), 진성 비정질 실리콘층(intrinsic amorphous silicon), p형 비정질 실리콘층(p-type amorphous silicon)이 접합된 구조로 형성되는 것이다. 포토다이오드의 성능은 외부의 빛을 받아 전기적 형태로 전환하는 효율과 총 보관 가능 전기량(charge capacitance)에 따라 결정되는 것으로 기존의 포토다이오드는 P-N, N-P, N-P-N, P-N-P 등의 이종접합시 생성되는 공핍영역(Depletion region)에 전하를 생성 및 보관하였으나, 상기 핀 다이오드는 p형 실리콘층과 n형 실리콘층 사이에 순수한 반도체인 진성 비정질 실리콘층이 접합된 구조의 광 다이오드로서, 상기 p형과 n형 사이에 형성되는 진성 비정질 실리콘층이 모두 공핍영역이 되어 전하의 생성 및 보관에 유리하게 된다.
이와 같이 실시예에서는 포토다이오드로서 핀 다이오드를 사용하며 핀 다이오드의 구조는 P-I-N 또는 N-I-P의 구조로 형성될 수 있다. 특히, 실시예에서는 P-I-N 구조의 핀 다이오드가 사용되는 것을 예로 하며, 상기 n형 비정질 실리콘층(n-type amorphous silicon)은 제1 도전형 전도층(30), 상기 진성 비정질 실리콘 층(intrinsic amorphous silicon)은 진성층(40), 상기 p형 비정질 실리콘층(p-type amorphous silicon)은 제2 도전형 전도층(50)이라 칭하도록 한다.
상기 핀 다이오드를 이용한 포토다이오드를 형성하는 방법에 대하여 설명하면 다음과 같다.
상기 금속배선층(20) 상에 제1 도전형 전도층(30)을 형성한다. 상기 제1 도전형 전도층(30)은 본 실시에에서 채용하는 P-I-N 다이오드의 N층의 역할을 할 수 있다. 즉, 상기 제1 도전형 전도층(30)은 N타입 도전형 전도층 일수 있으나 이에 한정되는 것은 아니다.
상기 제1 도전형 전도층(30)은 N형 불순물이 도핑된 비정질 실리질 실리콘(n-doped amorphous silicon)을 이용하여 형성될 수 있으나, 이에 한정되는 것은 아니다.
즉, 상기 제1 도전형 전도층(30)은 비정질 실리콘에 게르마늄, 탄소,질소 또는 산소 등을 첨가하여 a-Si:H, a-SiGe:H, a-SiC, a-SiN:H a-SiO:H 등으로 형성될 수도 있다.
또한, 상기 제1 도전형 전도층(30)은 화학기상증착(CVD) 특히, PECVD 등에 의해 형성될 수 있다. 예를 들어, 상기 제1 도전형 전도층(30)은 실란가스(SiH4)에 PH3, P2H5 등을 혼합하여 PECVD에 의해 비정질 실리콘으로 형성될 수 있다.
그 다음, 상기 제1 도전형 전도층(30) 상으로 진성층(intrinsic layer)(40)을 형성한다. 상기 진성층(40)은 실시예에서 채용하는 I층의 역할을 할 수 있다.
상기 진성층(40)은 비정질 실리콘(intrinsic amorphous silicon)을 이용하여 형성될 수 있다. 상기 진성층(40)은 화학기상증착(CVD) 특히, PECVD 등에 의해 형성될 수 있다. 예를 들어, 상기 진성층(40)은 실란가스(SiH4) 등을 이용하여 PECVD에 의해 비정질 실리콘으로 형성될 수 있다.
또한, 상기 진성층(40)은 상기 제1 도전형 전도층(30)의 두께 보다 약 10~1,000배 정도의 두꺼운 두께로 형성하는 것이 바람직하다. 이는 상기 진성층(40)의 두께가 두꺼울수록 포토다이오드의 공핍영역이 늘어나 많은 양의 광전하를 보관 및 생성하기에 유리하기 때문이다.
그 다음, 상기 진성층(40) 상으로 제2 도전형 전도층(50)을 형성한다.
상기 제2 도전형 전도층(50)은 실시예에서 채용하는 P-I-N 다이오드의 P층의 역할을 할 수 있다. 즉, 상기 제2 도전형 전도층(50)은 P 타입 도전형 전도층일 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 상기 제2 도전형 전도층(50)은 P 도핑된 비정질 실리콘(p-doped amorphous silicon)을 이용하여 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 제2 도전형 전도층(50)은 화학기상증착(CVD) 특히, PECVD 등에 의해 형성될 수 있다. 예를 들어, 상기 제2 도전형 전도층(50)은 실란가스(SiH4)에 BH3 또는 B2H6 등의 가스를 혼합하여 PECVD에 의해 비정질 실리콘으로 형성될 수 있다.
상기와 같이 반도체 기판(10)에 형성된 회로영역과 포토다이오드가 수직형으로 형성됨으로써 포토다이오드의 필팩터(fill factor)를 100%에 근접시킬 수 있다.
도 2를 참조하여, 상기 제2 도전형 전도층(50) 상부로 마스크 패턴(100)을 형성한다.
상기 마스크 패턴(100)은 상기 제2 도전형 전도층(50)을 요철형태로 형성하기 위한 것으로, 포토레지스트 필름을 도포하고 패터닝하여 형성한다.
상기 마스크 패턴(100)은 상기 제2 도전형 전도층(50) 상에 적어도 하나 이상 형성되어 상기 제2 도전형 전도층(50)의 상부 표면이 단차를 가지도록 형성할 수 있다.
도 3을 참조하여, 상기 마스크 패턴(100)을 식각마스크로 하여 상기 제2 도전형 전도층(50)을 식각하여 트렌치(52)를 형성한다. 그러면 상기 트렌치(52)에 의해 상기 제2 도전형 전도층(51)의 상부 표면은 요철형태의 요철부(53)가 형성된다.
상기 제2 도전형 전도층(51)의 식각은 건식 또는 습식식각 공정으로 진행될 수 있다. 특히, 상기 제2 도전형 전도층(51)의 식각은 상기 제2 도전형 전도층(51) 하부에 위치한 진성층(40)이 노출되지 않도록 진행한다.
상기와 같이, 상기 제2 도전형 전도층(51)의 상부 표면에 요철부(53)가 형성됨으로써 상기 제2 도전형 전도층(51)의 표면적은 증가하게 되고, 이로 인해 포토다이오드의 수광영역이 확장되어 이미지 센서의 광감지율을 향상시킬 수 있다.
또한, 상기 제2 도전형 전도층(51)의 요철부(53)에 의하여 하나의 픽셀 내에 볼록한 돔 형상의 렌즈가 적어도 하나 이상 형성되어 포토다이오드의 광 효율을 증가시킬 수 있다.
도 4를 참조하여, 상기 요철부(52)가 형성된 제2 도전형 전도층(51)의 상부 로 상부전극(60)을 형성한다.
상기 상부전극(60)은 빛의 투과성이 좋고 전도성이 높은 투명전극으로 형성될 수 있다. 예를 들어, 상기 상부전극(60)은 ITO(indium tin oxide) 또는 CTO(cardium tin oxide) 등으로 형성될 수 있다.
상기 요철부(53)의 형태에 의하여 상기 상부전극(60)도 단차를 가지는 요철형태로 형성될 수 있다.
도 5a를 참조하여, 상기 상부전극(60) 상으로 접착층(70) 및 컬러필터(80)를 형성한다.
상기 접착층(70)은 상기 상부전극(60)과 컬러필터(80)의 접착력을 향상시키기 위한 것으로, 상기 상부전극(60) 상으로 열 수지(thermal resin)를 증착하여 형성한 후 평탄화 공정을 진행하여 형성한다.
그리고, 상기 접착층(70)의 상부로 컬러필터(80)를 형성한다.
상기와 같이 형성된 이미지 센서는 하나의 픽셀 내에 복수의 돔형태를 갖는 포토다이오드가 형성되어 집광율을 향상시킬 수 있다.
또는 도 5b에 도시된 바와 같이, 상기 금속배선(22) 상에 형성된 제2 도전형 전도층(51b)에 하나의 요철부(53b)가 형성될 수 있다.
그러면 상기 포토다이오드의 요철형태에 의하여 수광면적이 확장되어 감광지율을 높일 수 있다.
<제2 실시예>
도 9는 제2 실시예에 따른 이미지 센서의 단면도이다.
도 9를 참조하여 실시예의 이미지 센서는, 씨모스 회로가 형성된 반도체 기판(10); 상기 반도체 기판(10) 상에 형성된 복수의 금속배선(22) 및 층간절연막(21)을 포함하는 금속배선층(20); 상기 금속배선층(20) 상에 상부표면에 적어도 하나 이상의 요철부(33)가 형성된 제1 도전형 전도층(31); 상기 제1 도전형 전도층(31) 상에 형성된 진성층(40); 및 상기 진성층(40) 상에 형성된 제2 도전형 전도층(50)을 포함한다.
상기 제1 도전형 전도층(31)에는 적어도 하나 이상의 트렌치(32)가 형성되어 상기 제1 도전형 전도층(31)의 상부표면은 하나 이상의 요철부(33)가 형성될 수 있다.
상기 금속배선(22) 상부에는 하부전극(25)이 형성될 수 있다.
상기 제2 도전형 전도층(50) 상부에는 상부전극(60) 및 컬러필터 어레이(80)가 형성될 수 있다.
또한, 상기 상부전극(60)과 컬러필터 어레이(80) 사이에는 접착층(70)이 형성될 수 있다. 예를 들어 상기 접착층(70)은 열 수지(thermal resin)로 형성된다
도 6 내지 도 9를 참조하여 제2 실시예의 이미지 센서의 제조공정을 설명한다.
도 6을 참조하여, 반도체 기판(10) 상에는 금속배선층(20) 및 하부전극(25)이 형성되어 있다.
상기 반도체 기판(10), 금속배선층(20) 및 하부전극(25)은 상술된 제1 실시 예와 동일하므로 이에 대한 설명은 생략하기로 한다.
상기 층간절연막(21)에 상기 반도체 기판(10)의 씨모스 회로와 연결되는 금속배선(22)을 형성한 후 상기 금속배선층(20) 상부로 포토다이오드를 형성한다.
상기 포토다이오드는 금속배선층(220) 상부에 형성되어 외부에서 입사되는 빛을 받아 전기적 형태로 전환 및 보관하기 위한 것으로 실시예에서는 핀 다이오드(PIN diode)를 사용한다. 제2 실시예에서 사용되는 포토다이오드는 제1 실시예와 동일하므로 이에 대한 구체적은 설명은 생략하고 공정순서에 대해서만 설명하도록 한다.
상기 핀 다이오드를 이용한 포토다이오드를 형성하는 방법에 대하여 설명하면 다음과 같다.
상기 금속배선층(20) 상에 제1 도전형 전도층(30)을 형성한 후, 상기 제1 도전형 전도층(30) 상부로 적어도 하나 이상의 마스크 패턴(100)을 형성한다.
상기 마스크 패턴(100)은 상기 제1 도전형 전도층(30)을 요철형태로 형성하기 위한 것으로, 포토레지스트 필름을 도포하고 패터닝하여 형성한다. 상기 마스크 패턴(100)은 상기 제1 도전형 전도층(30) 상에 적어도 하나 이상 형성되어 상기 제1 도전형 전도층(30)의 상부 표면이 단차를 가지도록 형성할 수 있다.
도 7을 참조하여, 상기 마스크 패턴(100)을 식각마스크로 하여 상기 제1 도전형 전도층(30)을 식각하여 트렌치(32)를 형성한다. 그러면 상기 트렌치(32)에 의해 상기 제1 도전형 전도층(31)의 상부 표면에는 요철형태의 요철부(33)가 형성된다.
상기 제1 도전형 전도층(31)의 식각은 건식 또는 습식식각 공정으로 진행될 수 있다. 특히, 상기 제1 도전형 전도층(31)의 식각은 상기 제1 도전형 전도층(31) 하부에 위치한 금속배선층(20)이 노출되지 않도록 진행한다.
도 8을 참조하여, 상기 제1 도전형 전도층(30) 상으로 진성층(intrinsic layer)(40) 및 제2 도전형 전도층(50)을 순차적으로 형성한다.
그러면, 상기 제1 도전형 전도층(31)의 상부 표면을 따라 형성되는 상기 진성층(40)은 상기 제1 도전형 전도층(31)의 요철부(33)에 의해 상부 표면이 단차를 가지게 되고, 상기 제2 도전형 전도층(50)은 상기 진성층(40)에 의해 상부 표면이 단차를 가지게 된다.
따라서, 상기 제1 도전형 전도층(31), 진성층(40) 및 제2 도전형 전도층(50)으로 이루어지는 포토다이오드의 표면은 요철형태로 형성되어 표면적 증가로 인하여 광감지율을 향상시킬 수 있게 된다.
또한, 상기 포토다이오드의 형태가 볼록렌즈와 같은 형태를 가지게 되므로 집광율을 향상시킬 수 있게 된다.
또한, 상기 포토다이오드는 하나의 픽셀당 적어도 하나 이상의 요철부가 형성되어 포토다이오드의 광감지율을 높일 수 있다.
도 9를 참조하여, 상기 제2 도전형 전도층(50)의 상부로 상부전극(60)을 형성한다.
상기 상부전극(60)은 빛의 투과성이 좋고 전도성이 높은 투명전극으로 형성될 수 있다. 예를 들어, 상기 상부전극(60)은 ITO(indium tin oxide) 또는 CTO(cardium tin oxide) 등으로 형성될 수 있다.
그리고, 상기 상부전극(60) 상으로 접착층(70) 및 컬러필터(80)를 형성한다.
상기 접착층(70)은 상기 상부전극(60)과 컬러필터(80)의 접착력을 향상시키기 위한 것으로, 상기 상부전극(60) 상으로 열 수지(thermal resin)를 증착하여 형성한 후 평탄화 공정을 진행하여 형성한다.
그리고, 상기 접착층(70)의 상부로 컬러필터(80)를 형성한다.
<제3 실시예>
도 13은 제3 실시예에 따른 이미지 센서의 단면도이다.
도 13을 참조하여 실시예의 이미지 센서는, 씨모스 회로가 형성된 반도체 기판(10); 상기 반도체 기판(10) 상에 형성된 복수의 금속배선(22) 및 층간절연막(21)을 포함하는 금속배선층(20); 상기 금속배선층(20) 상에 형성된 제1 도전형 전도층(30); 상기 제1 도전형 전도층(30) 상에 상부표면에 적어도 하나 이상의 요철부(43)가 형성된 진성층(41); 및 상기 진성층(41) 상에 형성된 제2 도전형 전도층(50)을 포함한다.
상기 진성층(41)에는 적어도 하나 이상의 트렌치(42)가 형성되어 상기 진성층(41)의 상부표면은 적어도 하나 이상의 요철부(43)가 형성될 수 있다.
상기 금속배선(22) 상부에는 하부전극(25)이 형성될 수 있다.
상기 제2 도전형 전도층(50) 상부에는 상부전극(60) 및 컬러필터 어레이(80)가 형성될 수 있다.
또한, 상기 상부전극(60)과 컬러필터 어레이(80) 사이에는 접착층(70)이 형성될 수 있다. 예를 들어 상기 접착층(70)은 열 수지(thermal resin)로 형성된다
도 10 내지 도 13을 참조하여 제2 실시예의 이미지 센서의 제조공정을 설명한다.
도 10을 참조하여, 반도체 기판(10) 상에는 금속배선층(20) 및 하부전극(25)이 형성되어 있다.
상기 반도체 기판(10), 금속배선층(20) 및 하부전극(25)은 상술된 제1 실시예와 동일하므로 이에 대한 설명은 생략하기로 한다.
상기 층간절연막(21)에 상기 반도체 기판(10)의 씨모스 회로와 연결되는 금속배선(22)을 형성한 후 상기 금속배선층(20) 상부로 포토다이오드를 형성한다.
상기 포토다이오드는 금속배선층(220) 상부에 형성되어 외부에서 입사되는 빛을 받아 전기적 형태로 전환 및 보관하기 위한 것으로 실시예에서는 핀 다이오드(PIN diode)를 사용한다. 제2 실시예에서 사용되는 포토다이오드는 제1 실시예와 동일하므로 이에 대한 구체적은 설명은 생략하고 공정순서에 대해서만 설명하도록 한다.
상기 핀 다이오드를 이용한 포토다이오드를 형성하는 방법에 대하여 설명하면 다음과 같다.
상기 금속배선층(20) 상에 제1 도전형 전도층(30) 및 진성층(40)을 순차적으로 형성한다.
상기 진성층(40) 상으로 상부로 마스크 패턴(100)을 형성한다.
상기 마스크 패턴(100)은 상기 진성층(40)을 요철형태로 형성하기 위한 것으로, 포토레지스트 필름을 도포하고 패터닝하여 형성한다. 상기 마스크 패턴(100)은 상기 진성층(40) 상에 적어도 하나 이상 형성되어 상기 진성층(41)의 상부 표면이 단차를 가지도록 형성할 수 있다.
도 11을 참조하여, 상기 마스크 패턴(100)을 식각마스크로 하여 상기 진성층(40)을 식각하여 트렌치(42)를 형성한다. 그러면 상기 트렌치(42)에 의해 상기 진성층(41)의 상부 표면에는 요철형태의 요철부(43)가 형성된다.
상기 진성층(41)의 식각은 건식 또는 습식식각 공정으로 진행될 수 있다. 특히, 상기 진성층(41)의 식각은 상기 진성층(41) 하부에 위치한 제1 도전형 전도층(30)이 노출되지 않도록 진행한다.
도 12를 참조하여, 상기 진성층(41) 상으로 제2 도전형 전도층(50)을 형성한다.
그러면, 상기 진성층(41)의 상부 표면을 따라 형성되는 상기 제2 도전형 전도층(50)은 상기 진성층(41)의 요철부(43)에 의해 상부 표면이 단차를 가지게 된다.
따라서, 상기 제1 도전형 전도층(30), 진성층(41) 및 제2 도전형 전도층(50)으로 이루어지는 포토다이오드의 표면은 요철형태로 형성되어 표면적 증가로 인하여 광감지율을 향상시킬 수 있게 된다.
또한, 상기 포토다이오드의 형태가 볼록렌즈와 같은 형태를 가지게 되므로 집광율을 향상시킬 수 있게 된다.
도 9를 참조하여, 상기 제2 도전형 전도층(50)의 상부로 상부전극(60)을 형성한다.
상기 상부전극(60)은 빛의 투과성이 좋고 전도성이 높은 투명전극으로 형성될 수 있다. 예를 들어, 상기 상부전극(60)은 ITO(indium tin oxide) 또는 CTO(cardium tin oxide) 등으로 형성될 수 있다.
그리고, 상기 상부전극(60) 상으로 접착층(70) 및 컬러필터(80)를 형성한다.
상기 접착층(70)은 상기 상부전극(60)과 컬러필터(80)의 접착력을 향상시키기 위한 것으로, 상기 상부전극(60) 상으로 열 수지(thermal resin)를 증착하여 형성한 후 평탄화 공정을 진행하여 형성한다.
그리고, 상기 접착층(70)의 상부로 컬러필터(80)를 형성한다.
이상에서 설명한 실시예는 전술한 실시에 및 도면에 한정되는 것이 아니고, 본 실시예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
실시예에 따른 이미지 센서 및 그의 제조방법에 의하면 트랜지스터 회로와 포토다이오드의 수직형 집적을 제공할 수 있다.
또한, 트랜지스터 회로와 포토다이오드의 수직형 집적에 의해 필 팩터(fill factor)를 100%에 근접시킬 수 있다.
또한, 수직형 집적에 의해 종래기술보다 같은 픽셀 사이즈에서 높은 센서티비티(sensitivity)를 제공할 수 있다.
또한, 각 단위 픽셀은 센서티비티(sentivity)의 감소없이 보다 복잡한 회로를 구현할 수 있다.
또한, 수직형 포토다이오드를 채용하면서 단위 픽셀 간의 절연성을 확보함으로써 픽셀간의 크로스토크 등을 방지하여 이미지 센서의 신뢰성을 향상시킬 수 있다.
또한, 포토다이오드의 단위픽셀을 구현함에 있어 단위 픽셀 내의 포토다이오드의 표면적을 증가시켜 광감지율을 향상시킬 수 있다.
또한, 상기 단위픽셀에 해당하는 포토다이오드가 볼록렌즈와 같은 렌즈형태를 가지게 되어 집광율을 향상시킬 수 있다.

Claims (10)

  1. 씨모스 회로가 형성된 반도체 기판;
    상기 반도체 기판 상에 형성된 금속배선 및 층간절연막을 포함하는 금속배선층;
    상기 금속배선층 상에 형성된 제1 도전형 전도층;
    상기 제1 도전형 전도층 상에 형성된 진성층; 및
    상기 진성층 상에 형성된 제2 도전형 전도층을 포함하며,
    상기 제1 도전형 전도층, 진성층 및 제2 도전형 전도층 중 어느 하나의 층은 그 상부 표면에 적어도 하나 이상의 요철부가 형성된 것을 특징으로 하는 이미지 센서.
  2. 제1항에 있어서,
    상기 금속배선 상에 형성된 제1 도전형 전도층, 진성층 및 제2 도전형 전도층 중 어느 하나의 층에는 적어도 하나 이상의 트렌치가 형성된 것을 포함하는 이미지 센서.
  3. 제1항에 있어서,
    상기 제2 도전형 전도층 상부에는 상부전극 및 컬러필터 어레이가 형성된 것을 포함하는 이미지 센서.
  4. 제1항에 있어서,
    상기 상부전극과 컬러필터 어레이 사이에는 접착층이 형성된 것을 포함하는 이미지 센서.
  5. 제4항에 있어서,
    상기 접착층은 열 수지로 형성된 것을 특징으로 하는 이미지 센서.
  6. 씨모스 회로가 형성된 반도체 기판 상에 금속배선 및 층간절연막을 포함하는 금속배선층을 형성하는 단계;
    상기 금속배선층 상에 제1 도전형 전도층을 형성하는 단계;
    상기 제1 도전형 전도층 상에 진성층을 형성하는 단계; 및
    상기 진성층 상에 제2 도전형 전도층을 형성하는 단계를 포함하며,
    상기 제1 도전형 전도층, 진성층 및 제2 도전형 전도층 중 어느 하나의 층의 상부 표면에는 적어도 하나 이상의 요철부가 형성되는 단계를 포함하는 이미지 센서의 제조방법.
  7. 제6항에 있어서,
    상기 금속배선 상에 형성된 상기 제1 도전형 전도층, 진성층 및 제2 도전형 전도층 중 어느 하나의 층의 상부표면에 요철부를 형성하는 단계는,
    상기 제1 도전형 전도층, 진성층 중 어느 하나의 층 상에 적어도 하나 이상의 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 식각 마스크로 하여 상기 제1 도전형 전도층, 진성층 및 제2 도전형 전도층 중 어느 하나의 층 상부 표면에 적어도 하나 이상의 트렌치를 형성하는 단계를 포함하는 이미지 센서의 제조방법.
  8. 제7항에 있어서,
    상기 트렌치는 건식식각 또는 습식식각 방법으로 형성된 것을 특징으로 하는 이미지 센서의 제조방법.
  9. 제6항에 있어서,
    상기 제2 도전형 전도층 상에 상부전극을 형성하는 단계; 및
    상기 상부전극 상에 컬러필터 어레이를 형성하는 단계를 포함하는 이미지 센서의 제조방법.
  10. 제1항에 있어서,
    상기 상부전극 상에 열 수지로 형성된 접착층을 형성하는 단계를 포함하는 이미지 센서의 제조방법.
KR1020070047886A 2007-05-17 2007-05-17 이미지 센서 및 그의 제조방법 KR20080101301A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070047886A KR20080101301A (ko) 2007-05-17 2007-05-17 이미지 센서 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070047886A KR20080101301A (ko) 2007-05-17 2007-05-17 이미지 센서 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20080101301A true KR20080101301A (ko) 2008-11-21

Family

ID=40287573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070047886A KR20080101301A (ko) 2007-05-17 2007-05-17 이미지 센서 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR20080101301A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109728127A (zh) * 2017-10-30 2019-05-07 上海箩箕技术有限公司 光电二极管及其形成方法、图像传感器、指纹成像模组
US20210242354A1 (en) * 2013-05-22 2021-08-05 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
US11621360B2 (en) 2013-05-22 2023-04-04 W&W Sens Devices, Inc. Microstructure enhanced absorption photosensitive devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210242354A1 (en) * 2013-05-22 2021-08-05 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
US11621360B2 (en) 2013-05-22 2023-04-04 W&W Sens Devices, Inc. Microstructure enhanced absorption photosensitive devices
US11791432B2 (en) * 2013-05-22 2023-10-17 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
CN109728127A (zh) * 2017-10-30 2019-05-07 上海箩箕技术有限公司 光电二极管及其形成方法、图像传感器、指纹成像模组

Similar Documents

Publication Publication Date Title
KR100851756B1 (ko) 이미지 센서 및 그 제조방법
KR100894391B1 (ko) 이미지 센서 및 그 제조방법
KR100935771B1 (ko) 이미지 센서 및 그 제조방법
KR100872719B1 (ko) 이미지 센서 및 그의 제조방법
KR100913019B1 (ko) 이미지 센서 및 그 제조방법
KR100868651B1 (ko) 이미지 센서 및 그 제조방법
KR100881276B1 (ko) 이미지 센서 및 그 제조방법
KR100872990B1 (ko) 이미지 센서 및 그의 제조 방법
KR100851758B1 (ko) 이미지 센서 및 그의 제조방법
KR100837556B1 (ko) 이미지 센서 및 그의 제조방법
US7968366B2 (en) Image sensor and method for manufacturing the same
KR100997312B1 (ko) 이미지 센서 및 그의 제조방법
KR100866255B1 (ko) 이미지 센서 및 그 제조방법
KR100884204B1 (ko) 이미지 센서 및 그 제조방법
KR20080101301A (ko) 이미지 센서 및 그의 제조방법
KR100871973B1 (ko) 이미지 센서 및 그 제조방법
KR100924412B1 (ko) 이미지 센서 및 그 제조방법
KR100935768B1 (ko) 이미지 센서 제조방법
KR20090044117A (ko) 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application