CN103872064B - 一种抗辐照的4t有源像素及制备方法 - Google Patents

Abstract

本发明公开了一种抗辐照的4T有源像素及制备方法，包括复位管、电荷传输管、源跟随器、行选开关、钳位光电二极管和浮空扩散节点；其中，钳位二极管的光敏区N区、电荷传输管的沟道、浮空扩散节点与有源区边缘之间设置有隔离区，隔离区相连通并注入P型杂质层。通过将钳位二极管PPD光敏区N区、电荷传输管沟道以及浮空扩散节点FD掺杂区与STI边缘隔离开一定距离，在隔离区域注入新P型杂质层，抑制了4T像素结构中总剂量辐照最敏感的两个节点的暗电流。

Description

一种抗辐照的4T有源像素及制备方法

技术领域

本发明属于CMOS图像传感器技术领域，涉及一种抗辐照的4T有源像素及制备方法。

背景技术

CMOS图像传感器以其低噪声、低功耗、低成本以及能够真正实现相关双采样（CDS）等优点逐渐取代了传统电荷耦合器件（CCD）成为主流图像传感器。随着CMOS图像传感器在空间及医学等多个辐射环境领域中的广泛应用，其抗辐照性能成为关注的焦点，特别是对总剂量效应的防护。

在辐照环境下，CMOS图像传感器像素中会产生暗电流，影响成像质量，特别是在低光照条件下，暗电流的影响极为明显。常见的CMOS图像传感器有源像素结构分为3T和4T结构，4T有源像素结构如图1所示，它由一个钳位二极管PPD（a，b，d），浮空扩散节点c，传输管f，复位管g，源跟随器h，行选开关i共同组成，钳位二极管是由在P型外延层d上注入的N埋层b，表面P+钳位层a和P型外延层d共同组成。4T有源像素由于钳位二极管PPD引入的重掺杂P+钳位层a将光敏区与表面隔离开，因此较3T结构抑制了表面暗电流的影响，具备一定抗辐照优势。

电荷传输管TG的引入使得4T像素结构产生新的暗电流产生机制，即晶体管边缘漏电，如图2所示，这是由于在辐照环境下，传输管f边缘浅槽隔离（STI）与Si的界面处陷阱俘获因辐照电离的正电荷k，使靠近STI表面的P型外延d反型形成漏电通道，漏电流j被浮空扩散区c吸收形成暗电流，类似LOCOS工艺中的“鸟嘴”效应。另外，与钳位二极管PPD边缘交叠处的STI由于俘获正电荷在界面处的积累引起STI底部的P外延层d反型，如图3所示，从而使PPD光敏N区b与P外延层d形成的耗尽区l被延伸至STI底部，又因为STI/Si界面因辐照产生的复合中心m的面密度大幅增加，而反向偏置PN结耗尽区存在足够强的电场，因此在热激发的作用下，通过复合中心m产生的电子空穴对来不及复合就被强电场驱走，存在净产生率，从而形成PN结反向电流n，被N埋层b吸收成为暗电流输出，这部分暗电流与PPD的周长紧密相关。

对于传输管TG边缘漏电，业界传统的加固方法是采用环形栅结构消除漏电边缘，这种方法不仅难于应用普通CMOS工艺实现，且引入了大的栅输入电容，影响像元操作速度，同时也不利于像素填充因子设计；对于钳位二极管PPD周围STI底部复合中心引起的暗电流，普遍加固方法是在版图设计上拉开N埋层至STI的距离，这种方法在较大辐射总剂量的积累后不能完全抑制耗尽区向STI底部的延伸。

发明内容

本发明的目的在于克服现有技术的不足，提供一种抗辐照的4T有源像素及制备方法，针对4T有源像素的辐照敏感节点进行加固设计，在不明显影响填充因子的情况下大幅抑制像素内部因辐照所产生的暗电流，并且提高了光电二极管的满阱容量。

本发明是通过以下技术方案来实现：

一种抗辐照的4T有源像素，包括复位管、电荷传输管、源跟随器、行选开关、钳位光电二极管和浮空扩散节点；其中，钳位二极管的光敏区N区、电荷传输管的沟道、浮空扩散节点与有源区边缘之间设置有隔离区，隔离区相连通并注入P型杂质层。

所述的隔离区的宽度为0.4～0.8μm。

所述的隔离区形状来自于同一光刻掩模板，所注入的P型杂质层一次注入。

所述的P型杂质层的杂质峰值浓度不超过钳位光电二极管表面P+层峰值浓度，注入深度深度在STI深度与钳位光敏二极管N埋层深度之间。

所述的注入P型杂质层在包围钳位光电二极管的部分由欧姆接触引出接地，包围浮空扩散节点扩散区的部分不接偏置保持浮空状态。

一种抗辐照的4T有源像素的制备方法，包括以下操作：

1）进行STI的刻槽与淀积；

2）进行钳位光敏二极管光敏区N埋层注入；

3）进行浮空扩散节点的掺杂注入；

4）进行钳位光敏二极管的P+层注入；

5）通过光照刻蚀工艺，利用设置有隔离区形状的光刻掩模板，形成相连通的隔离区，将钳位光敏二极管光敏区N埋层、电荷传输管沟道、浮空扩散节点同时与STI边缘隔离开，然后在隔离区注入P杂质层；其离子注入能量保证P杂质层深度在STI深度与钳位光敏二极管N埋层深度之间，离子注入剂量小于钳位光敏二极管P+层离子注入剂量；

6）进行多晶硅淀积及掺杂。

所述的光刻掩模板的开窗宽度为0.4～0.8μm。

所述在步骤5）的光照刻蚀中实施正性光刻，在注入P杂质层时选择硼离子进行注入。

所述的P杂质层以欧姆接触的形式引出，通过接触孔与金属层相连，并将新P型杂质层偏置在零电位。

与现有技术相比，本发明具有以下有益的技术效果：

本发明提供的一种抗辐照的4T有源像素，通过将钳位二极管PPD光敏区N区、电荷传输管沟道以及浮空扩散节点FD掺杂区与STI边缘隔离开一定距离，在隔离区域注入新P型杂质层，抑制了4T像素结构中总剂量辐照最敏感的两个节点的暗电流，这两个节点分别是：其一，TG传输管边缘因STI底部P外延反型而形成的漏电通道；其二，钳位二极管PPD周边因耗尽区延伸至STI底部，而由界面复合中心净产生载流子形成的暗电流。

本发明提供的一种抗辐照的4T有源像素及制备方法，并未对光敏区进行复杂改造，并且钳位二极管PPD周围的新P型杂质层保持接地，与N区形成的PN结反向偏置，因此耗尽区可向新P型杂质层扩展，从而增大了光吸收面积，使得填充因子得到较大程度的保留。同时，新P型杂质层与N区形成的反向PN结电容也从某种程度上提高了满阱容量。

本发明提供的一种抗辐照的4T有源像素制备方法，仅需要增加一次光刻及离子注入过程，便可同时加固STI边缘及PPD周边两个辐照敏感节点，因此易于实现，加固效率极高。

附图说明

图1为4T有源像素结构示意图。

图2为传输管TG边缘漏电俯视图及沿AA1切开剖面图。

图3为PPD周围耗尽区延伸及复合中心产生漏电流剖面图。

图4为本发明掺杂新P型杂质层的4T有源像素结构示意图。

图5为本发明实现掺杂新P型杂质层的光刻掩膜板示意图。

图6为本发明新P型杂质层剖面图：（a）为传输管TG；（b）为钳位二极管PPD。

具体实施方式

下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。

参见图4，本发明提供了一种用于抗辐照的4T有源像素，由复位管（RST）g、电荷传输管（TG）f、源跟随器（SF）h、行选开关（SEL）i以及钳位光电二极管PPD（a，b，d）和浮空扩散节点（FD）c组成；其中，钳位二极管的光敏区N区、电荷传输管的沟道、浮空扩散节点与有源区边缘之间设置有隔离区，隔离区相连通并注入P型杂质层。

即将钳位二极管PPD光敏区N埋层b、电荷传输管的沟道以及浮空扩散节点c掺杂区同时与浅槽隔离STI边缘隔离开一定距离（0.4～0.8μm），在隔离开的P外延上注入新P型杂质层o，新P型杂质峰值浓度应不超过钳位二极管表面P+层峰值浓度，注入深度应大于等于STI深度但不超过钳位二极管光敏N埋层深度（整体注入）。

进一步的，所述的隔离区形状来自于同一光刻掩模板，所注入的P型杂质层一次注入。所述的P型杂质层的杂质峰值浓度不超过钳位光电二极管表面P+层峰值浓度，注入深度深度在STI深度与钳位光敏二极管N埋层深度之间。

所述的注入P型杂质层在包围钳位光电二极管的部分由欧姆接触引出接地，包围浮空扩散节点扩散区的部分不接偏置保持浮空状态。

该结构直接从像素辐照敏感节点上入手抑制暗电流的产生，适用于各种尺寸像素，尤其是较小尺寸，因为像素尺寸越小，其相同形状下的周长与面积的比值越大，例如3μm×3μm的像素周长与面积的比值可达1.3，这样钳位二极管PPD周围的辐照暗电流产生机制会越发显著。

本发明涉及的像素结构在实现方式上基于传统标准CMOS图像传感器专用工艺来实施，包括以下操作：

1）进行STI的刻槽与淀积；

2）进行钳位光敏二极管光敏区N埋层注入；

3）进行浮空扩散节点的掺杂注入；

4）进行钳位光敏二极管的P+层注入；

5）通过光照刻蚀工艺，利用设置有隔离区形状的光刻掩模板，形成相连通的隔离区，将钳位光敏二极管光敏区N埋层、电荷传输管沟道、浮空扩散节点同时与STI边缘隔离开，然后在隔离区注入P杂质层；其离子注入能量保证P杂质层深度在STI深度与钳位光敏二极管N埋层深度之间，离子注入剂量小于钳位光敏二极管P+层离子注入剂量；

6）进行多晶硅淀积及掺杂。

具体的，仅需在上述CMOS图像传感器用工艺步骤中的PPD钳位P+层注入与多晶硅淀积两个步骤之间再增加光刻掩膜板，用来注入新P杂质层即可，其离子注入能量需保证P杂质层深度大于等于STI深度但小于N埋层深度，离子注入剂量应小于PPD钳位P+层离子注入剂量。

本发明涉及的像素结构抗总剂量辐照，按敏感节点的不同分两部分详述：

其一，传输管TG栅下沟道两侧新P型杂质层的引入使得TG栅覆盖的STI远离沟道，使辐射在STI表面造成的陷阱俘获电荷不易影响沟道，且P型杂质掺杂层也不易被反型，无法形成漏电通道，抑制了TG边缘漏电这部分暗电流；

其二，钳位二极管PPD周围新P型杂质层的引入使得N埋层与P外延形成的耗尽区不易延伸至STI底部，界面复合中心不会落在耗尽区内，因此由复合中心产生的载流子不会被强电场驱走，而是很快被复合掉，没有电荷净产生率，从而消除了PPD中暗电流的产生。

本发明涉及的像素结构由于钳位二极管PPD周围新P型杂质层的引入并且固定偏置接地，因此其与N埋层形成反向偏置，这样PPD总的阱容在原始阱容的基础上增加了N埋层侧面的反偏PN结电容，所以该像素结构还明显增加了像素单元的满阱容量。

下面结合具体实施例对本发明作进一步说明。

该实施方法是基于55nmCMOS图像传感器专用工艺，像素尺寸为3μm×3μm，传输管TG栅长为0.35μm，新P型杂质层宽度为0.5μm。

结合图4中的像素结构，新P型杂质层可在钳位P+层注入步骤之后用图5所示的光刻掩膜板生成，掩膜板开窗宽度p为0.5μm，光刻过程中实施正性光刻，P型杂质离子选择硼离子，离子注入剂量不超过前一步PPD钳位层P+层的注入剂量，注入深度为STI深度即可，该工艺条件下STI深度为0.36μm。

在辐射环境中，例如空间拍摄应用，该4T有源像素无论处于正常工作时序偏压状态或者是待机状态，均会受到由太阳或者宇宙深处产生的如质子、中子及γ射线等辐照作用，在传统4T有源像素最为敏感的两个辐照节点上，一个是传输管TG边缘与STI交叠处，另一个是钳位二极管PPD周围与STI交叠处，均设置了0.5μm宽度的隔离区并注入与STI相同深度的新P型杂质，如图6所示，将STI与传输管TG沟道隔离开，使积累了一定辐照剂量的STI底部硅衬底无法反型或者即使形成反型层也无法使反型层延伸0.5μm至沟道区；同时也将PPD的周边与STI隔离开，使PPD耗尽区无法延伸至被辐照的STI底部，阻挡了高密度界面态复合中心m产生的载流子被强电场拉至N埋层b的过程，从而达到抑制暗电流的效果。

0.5μm宽的新P型杂质层以欧姆接触的形式引出，通过接触孔与金属层相连，并符合工艺设计规则，在像素整个工作过程中将新P型杂质层偏置在零电位，即接地，以保证与N埋层形成反偏PN结，增大满阱容量。

采用以上实施例，能够实现本发明所涉及的抗辐照4T有源像素结构加固技术，且采用此结构，不仅能够抑制像素内部因辐照产生的暗电流，还能使光电二极管实现更高的满阱电荷能力。

以上内容是结合一种具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施方式仅限于此，对于本发明所属技术领域的技术人员来说，在不脱离本发明思路的前提下，还可以针对不同工艺设计规则设计若干简单的替换，都应当视为属于本发明所提交的权利要求书确定的专利保护范围。

Claims (9)

1.一种抗辐照的4T有源像素，其特征在于，包括复位管、电荷传输管、源跟随器、行选开关、钳位光电二极管和浮空扩散节点；其中，钳位二极管的光敏区N区、电荷传输管的沟道、浮空扩散节点与有源区边缘之间设置有隔离区，隔离区相连通并注入P型杂质层。

2.如权利要求1所述的抗辐照的4T有源像素，其特征在于，所述的隔离区的宽度为0.4～0.8μm。

3.如权利要求1所述的抗辐照的4T有源像素，其特征在于，所述的隔离区形状来自于同一光刻掩模板，所注入的P型杂质层一次注入。

4.如权利要求1所述的抗辐照的4T有源像素，其特征在于，所述的P型杂质层的杂质峰值浓度不超过钳位光电二极管表面P+层峰值浓度，注入深度在STI深度与钳位光敏二极管N埋层深度之间。

5.如权利要求1所述的抗辐照的4T有源像素，其特征在于，所述的注入P型杂质层在包围钳位光电二极管的部分由欧姆接触引出接地，包围浮空扩散节点扩散区的部分不接偏置保持浮空状态。

6.一种抗辐照的4T有源像素的制备方法，其特征在于，包括以下操作：

1)进行STI的刻槽与淀积；

2)进行钳位光敏二极管光敏区N埋层注入；

3)进行浮空扩散节点的掺杂注入；

4)进行钳位光敏二极管的P+层注入；

5)通过光照刻蚀工艺，利用设置有隔离区形状的光刻掩模板，形成相连通的隔离区，将钳位光敏二极管光敏区N埋层、电荷传输管沟道、浮空扩散节点同时与STI边缘隔离开，然后在隔离区注入P杂质层；其离子注入能量保证P杂质层深度在STI深度与钳位光敏二极管N埋层深度之间，离子注入剂量小于钳位光敏二极管P+层离子注入剂量；

6)进行多晶硅淀积及掺杂。

7.如权利要求6所述的抗辐照的4T有源像素的制备方法，其特征在于，所述的光刻掩模板的开窗宽度为0.4～0.8μm。

8.如权利要求6所述的抗辐照的4T有源像素的制备方法，其特征在于，在步骤5)的光照刻蚀中实施正性光刻，在注入P杂质层时选择硼离子进行注入。

9.如权利要求6所述的抗辐照的4T有源像素的制备方法，其特征在于，所述的P杂质层以欧姆接触的形式引出，通过接触孔与金属层相连，并将新P型杂质层偏置在零电位。