CN1738045A - 用于减少cmos图像传感器中的暗电流的接地栅极和隔离技术 - Google Patents

用于减少cmos图像传感器中的暗电流的接地栅极和隔离技术 Download PDF

Info

Publication number
CN1738045A
CN1738045A CNA2005100965782A CN200510096578A CN1738045A CN 1738045 A CN1738045 A CN 1738045A CN A2005100965782 A CNA2005100965782 A CN A2005100965782A CN 200510096578 A CN200510096578 A CN 200510096578A CN 1738045 A CN1738045 A CN 1738045A
Authority
CN
China
Prior art keywords
groove
active layer
image sensor
substrate
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100965782A
Other languages
English (en)
Other versions
CN100405598C (zh
Inventor
C·穆利
H·罗德斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/291,772 external-priority patent/US6888214B2/en
Priority claimed from US10/291,728 external-priority patent/US6818930B2/en
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1738045A publication Critical patent/CN1738045A/zh
Application granted granted Critical
Publication of CN100405598C publication Critical patent/CN100405598C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种用于隔离半导体器件的区域的隔离方法和器件。隔离结构和方法包括在场隔离区上方并与图像传感器的像素相邻地形成偏置栅极。隔离方法还包括在场隔离区的相当大部分上方形成隔离栅，以便隔离像素阵列中的像素。隔离方法和结构还包括在有源区中形成隔离沟槽，并用含硅的掺杂导电材料填充沟槽。还通过以下步骤提供一种用于隔离所述区域的方法和结构：在衬底的有源区中提供沟槽，在沟槽中生长外延层以填充沟槽或者部分地填充沟槽，并且在外延层上方和沟槽内淀积绝缘材料，从而完全填充沟槽。

Description

用于减少CMOS图像传感器中的暗电流的接地栅极和隔离技术
技术领域
本发明一般涉及一种半导体器件，特别涉及用在包括CMOS图像传感器的半导体器件中的沟槽隔离技术。
背景技术
在硅集成电路(IC)制造中，经常需要隔离形成在衬底中的半导体器件。对于很多半导体存储器件如DRAM、快闪存储器、SRAM、微处理器、DSP和ASIC也是如此。CMOS图像传感器的单独像素也必须彼此隔离开。
CMOS图像传感器电路包括像素单元的焦平面阵列，每个单元包括用于积累光电产生电荷的位于衬底内的电荷积累区上面的光电栅极、光电导体或光电二极管。每个像素单元可包括用于从电荷积累区向浮置扩散节点转移电荷的晶体管，以及用于在电荷转移之前使该扩散节点复位到预定电荷电平的晶体管。像素单元还可包括用于接收和放大来自扩散节点的电荷的源极跟随器晶体管，和用于控制从源极跟随器晶体管的单元内容的读出的访问晶体管。
在CMOS图像传感器中，像素单元的有源元件进行以下必要的功能：(1)光子向电荷的转换；(2)图像电荷的积累；(3)向浮置扩散节点转移电荷并伴随着电荷放大；(4)在电荷向其转移之前使浮置扩散节点复位到已知状态；(5)选择读出的像素；和(6)输出和放大表示来自浮置扩散节点的像素电荷的信号。当光电荷从初始电荷积累区向浮置扩散节点移动时，可以放大该光电荷。浮置扩散节点上的电荷通常被源极跟随器输出晶体管转换成像素输出电压。CMOS图像传感器像素的光敏元件通常是光电栅极下面的耗尽型p-n结光电二极管或场感应型耗尽区。撞击在光敏器件的特定像素上的光子可以扩散到相邻像素，导致由错误的像素感测光子，即串扰。因此，CMOS图像传感器像素必须彼此隔离以便避免像素串扰。在有意地制造成对光敏感的CMOS图像传感器的情况下，在两个像素之间提供电学和光学隔离是有利的。
上述类型的CMOS图像传感器一般例如在下列文献中可知：Nixon等人的，“256.times.256 CMOS Active Pixel Sensor Camera-on-a-Chip，”IEEE Journal of Solid-State Circiuts，Vol.31(12)，pp.2046-2050(1996)；Mendis等人的，“CMOS Active Pixel ImageSensors，”IEEE Transactions on Electron Devices，Vol.41(3)，pp.452-453(1994)。还可参见美国专利US6177333和6204524，这两篇美国专利介绍了常规CMOS图像传感器的操作，这里引证其内容供参考。
浅沟槽隔离(STI)是可以用于使像素、器件或电路彼此隔离的一项技术。一般情况下，沟槽被刻蚀到衬底中并用绝缘材料填充，从而提供相邻像素、器件或电路之间的物理和电学阻挡。再填充沟槽结构例如是通过以下步骤形成的：利用干各向异性或其它刻蚀工艺刻蚀沟槽，然后用绝缘材料如化学汽相淀积(CVD)二氧化硅(SiO2)填充。然后用回刻蚀工艺对被填充的沟槽进行平面化，从而使绝缘材料只留在沟槽中，并且其顶表面保持与硅衬底的顶表面齐平。浅沟槽的深度一般为从大约2000到大约2500埃。
在CMOS图像传感器的情况下，这种浅沟槽隔离存在的缺点是，由光子撞击到光敏器件的特定像素上产生的串扰导致可能在浅沟槽隔离结构下面扩散到相邻像素的电荷。另一缺点是沿着沟槽的侧壁的空穴积累层相对较小，这是因为它受到浅沟槽的深度的限制。
为了进一步增强隔离，可以在直接位于沟槽下面的区域中的硅衬底中注入离子。然而，关于在沟槽下面注入离子，例如在以下文献中所述的：S.Nag等人的，“Comparative Evaluation of Gap-FillDielectrics in Shallow Trench Isolation for Sub-0.25.mu.mTechnologies，”IEEE IEDM，PP.841-844(1996)，其缺点是在沟槽下面进行的离子注入可能导致高泄漏电流。特别是，当在靠近沟槽边缘的衬底中注入离子时，可能在有源器件区和沟槽之间的结上产生泄漏电流。
除了上述缺点之外，与在硅表面上的晶体管的硅/栅极氧化物界面相比，沿着具有更高硅密度的沟槽侧壁的主晶面沿着沟槽侧壁产生更高密度的俘获位置。悬挂键或断开键上的俘获位置可以存在于栅极/氧化物界面上、体氧化物膜中、氧化物衬底界面中和/或沟槽隔离/有源层界面中。俘获位置通常不带电，而是当电子和空穴被捕获在该俘获位置中时具有能量。高能电子或空穴被称为热载流子。被捕获的热载流子可以对器件的固定电荷做贡献，并改变器件的阈值电压和其它电特性。作为沿着沟槽侧壁形成的这些俘获位置的结果，在沟槽侧壁附近和沿着沟槽侧壁产生的电流可能非常高。由光电二极管耗尽区内部或其附近的俘获位置产生的电流对总暗电流做贡献。使光电二极管中的暗电流最小化在CMOS图像传感器制造中是非常重要的。
因而，希望提供一种隔离技术，防止像素之间的串扰同时尽可能地减少暗电流或泄漏电流。还希望提供一种隔离技术同时增加与像素隔离区相邻的空穴积累区。
发明内容
在一个方案中，本发明提供一种在图像传感器衬底中形成的隔离沟槽上形成的隔离栅，用于在沟槽的侧壁上偏置衬底和提供相邻像素之间的改进的隔离。在另一方案中，本发明提供一种在形成在图像传感器衬底中的隔离沟槽的相当大部分上方、以及在形成在衬底中的图像传感器像素的光敏区的相当大部分周围形成的衬底偏置隔离栅。
在又一方案中，本发明提供一种用于隔离半导体器件中的区域的结构，其中所述半导体器件具有用形成在衬底的有源层中的含硅导电材料填充的沟槽，以便隔离相邻区。含硅导电材料可以在该材料的淀积之前或之后用n型或p型掺杂剂掺杂。优选的含硅导电材料包括多晶硅和硅锗。在再一方案中，本发明提供：形成与衬底的有源层相邻的沟槽，生长外延层以便部分地填充该沟槽以及在外延层上方和在沟槽内淀积绝缘材料，从而完全填充沟槽。
附图说明
从下面参照附图和表示本发明示例性实施例的详细说明中更容易理解本发明的这些和其它特征和优点，其中：
图1A是示例性CMOS图像传感器片段的顶部平面图；
图1B是沿着线1B-1B截取的图1A图像传感器片段的示意侧视剖面图；
图2A是根据本发明第一示例性实施例的CMOS图像传感器片段的顶部平面图；
图2B是沿着线2B-2B截取的图2A图像传感器片段的示意侧视剖面图；
图3A是示出根据本发明另一示例性实施例的2×2像素布局的CMOS图像传感器片段的顶部平面图；
图3B是沿着线3B-3B截取的图3A图像传感器片段的示意侧视剖面图；
图4是表示根据本发明实施例的1×1像素布局的代表性像素布局；
图5是表示根据本发明另一实施例的工艺中的沟槽的CMOS图像传感器片段的示意侧视剖面图；
图6是表示在图5所示步骤之后的处理步骤的沟槽的CMOS图像传感器片段的示意侧视剖面图；
图7是表示在图6所示步骤之后的处理步骤的沟槽的CMOS图像传感器片段的示意侧视剖面图；
图8是表示在图7所示步骤之后的处理步骤的沟槽的CMOS图像传感器片段的示意侧视剖面图；
图9是结合图7和8的沟槽的CMOS图像传感器片段的示意侧视剖面图；
图10是表示根据本发明另一示例性实施例的在工艺中的沟槽的CMOS图像传感器片段的示意侧视剖面图；
图11是表示在图10所示步骤之后的处理步骤的沟槽的CMOS图像传感器片段的示意侧视剖面图；
图12是表示在图11所示步骤之后的处理步骤的沟槽的CMOS图像传感器片段的示意侧视剖面图；
图13是表示在图12所示步骤之后的处理步骤的沟槽的CMOS图像传感器片段的示意侧视剖面图；
图14是表示在图13所示步骤之后的处理步骤的沟槽的CMOS图像传感器片段的示意侧视剖面图；
图15是表示在图13所示步骤之后的处理步骤下，根据本发明另一示例性实施例的在工艺中的沟槽的CMOS图像传感器片段的示意侧视剖面图；
图16是结合了图15的沟槽的CMOS图像传感器片段的示意侧视剖面图；
图17是结合了图16的沟槽的CMOS图像传感器片段的示意侧视剖面图；和
图18是结合了根据本发明构成的CMOS图像传感器的处理器系统的是示意图。
具体实施方式
在下面的详细说明中，将参照附图，其中附图形成本说明书的一部分并表示可实施本发明的特殊实施例。这些实施例被充分详细地介绍以便能使本领域技术人员实现本发明，并且应该理解的是也可以采用其它实施例，在不脱离本发明的精神和范围的情况下可以做出结构上的、逻辑上的和电学上的改变。
术语“晶片”和“衬底”应该理解为包括硅、绝缘体上硅(SOI)、或蓝宝石上硅(SOS)技术、掺杂和未掺杂的半导体、由基底半导体底座支撑的硅外延层、以及其它半导体结构。此外，当在下面说明中参考“晶片”或“衬底”时，可以利用先前的工艺步骤在基底半导体结构或底座中形成区域或结。此外，半导体不必是硅基的，也可以是基于硅锗、锗、或砷化镓的。
术语“像素”指的是含有光传感器和晶体管用于将电磁辐射转换成电信号的图像元单位单元。为了表示的目的，在附图和文字说明中示出了代表性的像素，并且通常在图像传感器中制造所有像素将利用相类似的方式同时进行。
申请人提出了几种隔离技术来隔离半导体器件的区域，并且在示例性实施例中，使暗电流最小和抑制了CMOS图像传感器中的泄漏电流，如下面参照图2-18所述的。为了更好地表示这些技术，首先参照图1A和1B简要介绍典型CMOS图像传感器像素。然而，应该指出的是，本发明不限于CMOS图像传感器，而是可以用在任何合适的器件中，例如，DRAM、快闪存储器、SRAM、微处理器、DSP或ASIC。
下面参照图1A和1B，其示出了一般用参考标记10表示的典型CMOS图像传感器四晶体管(4T)像素的半导体晶片片段。应该注意的是，尽管图1A-1B表示了转移栅50和相关晶体管的使用，转移栅50提供了优点，但是不是必须的。因此，本发明可以用在例如包括三晶体管(3T)环境的任何CMOS成像器中，其中省略了转移栅并且光电二极管的n型电荷收集区与n型扩散区21相连。CMOS图像传感器10一般包括用于收集由入射到像素上的光产生的电荷的电荷收集区21、以及用于使光电荷从收集区21转移到感测节点的转移栅50，所述感测节点通常是浮置扩散区25。浮置扩散区电连接到输出源极跟随器晶体管的栅极。该像素还包括用于在感测信号之前使感测节点复位到预定电压的复位晶体管40、在其栅极从浮置扩散区2 5接收电信号的源极跟随器晶体管60、以及用于响应地址信号而将来自源极跟随器晶体管60的信号输出到输出端的行选择晶体管80。
示例性CMOS图像传感器使用钉扎光电二极管作为电荷收集区21。钉扎光电二极管之所以这么称呼是因为当该光电二极管完全耗尽时，该光电二极管中的电位被钉扎在恒定值。钉扎光电二极管具有光敏或p-n-p结区，包括在p型有源层20中的p型表面层24和n型光电二极管区26。钉扎光电二极管包括两个p型区20、24，从而n型光电二极管区在钉扎电压上完全耗尽。优选具有n型导电类型的杂质掺杂源/漏区22设置在晶体管栅极40、60、80周围。与转移栅50相邻的浮置扩散区25也优选是n型的。
在典型的CMOS图像传感器中，使用形成在有源层20中的沟槽隔离区28来隔离像素。图1B表示典型的STI隔离沟槽28。沟槽隔离区28是使用典型的STI工艺形成的，并且一般是通过如下方式形成的：经过方向性刻蚀工艺，如反应离子刻蚀(RIE)，在掺杂有源层或衬底20中刻蚀沟槽，或者采用用于刻蚀到掺杂有源层20中足够深度的优选各向异性刻蚀剂进行蚀刻，该深度一般大约为1000-5000埃。
然后用绝缘材料例如二氧化硅、氮化硅、ON(氧化物-氮化物)、NO(氮化物-氧化物)或ONO(氧化物-氮化物-氧化物)填充沟槽。绝缘材料可通过各种化学汽相淀积(CVD)技术如低压化学汽相淀积(LPCVD)、高密度等离子体(HDP)淀积、或用于在沟槽内淀积绝缘材料的任何其它合适的方法来形成。在用绝缘材料填充沟槽之后，使用平面化工艺如化学机械抛光使该结构平面化。当利用STI工艺形成沟槽隔离区28时，应该理解到隔离区28可以代替地使用硅的局部氧化(LOCOS)工艺来形成。
在刻蚀沟槽之前或之后形成用于像素晶体管的栅极叠层。可以根据需要或为了方便于特定工艺流程而改变这些初始工艺步骤的顺序，例如，如果希望覆盖转移栅的已知光电栅极传感器(未示出)，则必须在光电栅极之前形成栅极叠层，但是如果希望形成非覆盖的光电栅极，则可以在形成光电栅极之后形成栅极叠层。
半透明或透明绝缘层30形成在CMOS图像传感器上方。然后进行常规处理方法，从而例如在绝缘层30中形成接触32(如图1A所示)，以便提供到源/漏区22、浮置扩散区25和连接栅极线的其它布线的电连接，以及像素10中的其他连接。例如，然后用例如二氧化硅、BSG、PSG或BPSG的钝化层覆盖整个表面，对其进行平面化和刻蚀，从而提供接触孔，然后对其进行金属化从而提供到光电栅极(如果使用的话)、复位栅极和转移栅的接触。
在图1A和1B中所述的CMOS图像传感器像素中，电子通过外部入射的光产生并且储存在n型光电二极管区26中。这些电荷被转移晶体管的栅极结构50转移到扩散区25。源极跟随器晶体管从被转移的电荷中产生输出信号。最大输出信号与从n型光电二极管区26提取的电子的数量成比例。最大输出信号随着光电二极管的电子容量或接收能力增加而增加。钉扎光电二极管的电子容量通常取决于用于形成区域24、26、20而注入的掺杂剂和掺杂水平。
关于图像传感器钉扎光电二极管常见问题是沿着常规沟槽隔离区28的侧壁29在电连接区23中产生暗电流。电连接区23提供p型表面层24和p型有源层20之间的电连接。较高的掺杂剂浓度使通过连接区23的空穴流增加，这使光电二极管的电子积累容量增加。暗电流很强地取决于CMOS图像传感器的掺杂注入条件。然而，在常规图像传感器中使用的较高的掺杂剂浓度也使电连接区23中的暗电流增加。本发明的实施例提供一种新的技术，用于沿着电连接区23的改进的电连接，而不增加掺杂剂浓度。
当使用离子注入进一步增强隔离时，可能产生关于CMOS图像传感器的另一个问题。在经过掩蔽的离子注入的各个制造步骤之后，可以对多晶硅栅极、沟槽隔离区、源/漏区和扩散区进行重掺杂。除了这种掺杂之外，在常规工艺中，一旦已经形成沟槽隔离区，则进行掩蔽的离子注入，从而在直接位于沟槽隔离区下面的衬底的区域中注入离子，由此形成注入离子轮廓34(如图1B所示)。然而，增加的离子注入或掺杂导致了增加的平带或阈值电压偏移。
对于器件在其失效前可容忍的阈值电压偏移Vτ的量具有限制。相对于电压偏移Vτ余量的参考或电源电压，例如VDD，表示CMOS图像传感器的速度。因而，具有尽可能低的阈值电压偏移是理想的。例如，对于CMOS图像传感器希望0.25mV或以下的阈值电压偏移。本发明还提供一种用于减小阈值电压偏移的新技术。尽管下面作为优选实施例介绍了本发明用在CMOS图像传感器中，但是本发明不限于这些实施例，本发明也可以用在其它任何合适的图像传感器中，例如，CCD传感器。
下面参照图2A和2B介绍根据本发明的第一实施例。沿着STI侧壁129产生富含带正电空穴的区域，同时不增加有源层120的掺杂剂水平。如图2A和2B所示，隔离栅170设置在沟槽隔离区128上并与p-n-p结区121相邻，以便在相邻像素100之间提供分隔。隔离栅170还优选略微位于电连接区123之上，从而在这个区域123中提供空穴积累。隔离栅170优选是叠层栅极，包括在位于栅极氧化物层172上方的电极层174上方形成的绝缘层176。氧化物、氮化物、或其它绝缘间隔物178设置在隔离栅170的任一侧上。
隔离栅170的电极层174可以是与所选择的CMOS图像传感器材料兼容的任何类型的导体，并且优选由与其他栅极相同的材料形成。用于电极层174的合适材料包括多晶硅、多晶/TiSi2、多晶/WSi2、多晶/WNx/W、多晶/WNx、多晶/CoSi2和多晶/MoSi2。隔离栅170可以与其他栅极同时形成，例如隔离栅170、复位栅140、源极跟随器160和转移栅150可以同时形成。在隔离栅170与其他栅极同时形成的工艺中，优选在形成该栅极之前形成隔离沟槽区128，因而优选在形成下面的隔离沟槽区128之后形成隔离栅170。半透明或透明绝缘层130形成在CMOS图像传感器上。然后可以进行常规处理步骤，从而完成图像传感器的形成。
通过给隔离栅提供接地电位或施加微小电位来偏置隔离栅170。该电位可以是正的或负的，这取决于下面所述的栅极型电极的导电类型。通过在电连接区123中使空穴积累，偏置隔离栅提供了在被隔离栅170和相应隔离区128分离的相邻像素之间的电隔离。空穴的积累通过在光电二极管区126和STI侧壁129之间产生更大的分隔而增加了电连接区123的面积。在电连接区123中空穴的积累还提供从p型表面层124到p型有源层120的良好电连接。
此外，当使用根据本发明的隔离栅170时，可以减小沟槽隔离区128的深度D。一般情况下，隔离沟槽具有大约2500的深度。然而，使用根据本发明的隔离栅允许使用小于大约2000深度D的沟槽，或者可以不使用隔离沟槽。因此隔离栅170可以形成在有源层120上。
根据本发明的第一所示实施例，其中用n+型导电材料掺杂源/漏区(未示出)和浮置扩散区125，优选隔离栅170的电极层174是n+型多晶硅。隔离栅170可以接地或者固定到稍微负的低参考电压。接地或稍微负的电压将使空穴积累在电连接区123中的栅极下面，并在像素之间提供有效的隔离。
相应地，并且还根据本发明的第一实施例，隔离栅170的电极层174可以由p型导电材料例如p+多晶硅形成。P型掺杂剂具有比n型掺杂剂更低的渗透偏移。然而，使用p型多晶硅栅极使CMOS阈值电压向更正的值偏移。与p型多晶硅栅极掺杂剂相关的阈值电压偏移和与附加离子注入掺杂相关的阈值电压偏移的组合过度，导致器件出现故障。
与常规工艺相反，本发明不需要附加注入，诸如在直接位于沟槽隔离区下面的衬底区域中的注入离子轮廓。因此，通过提供根据本发明的隔离栅170来增强隔离，而不是增加有源层掺杂剂浓度，可以使用p+型多晶硅栅极，而不会超过阈值电压极限。
p+多晶硅隔离栅可以接地或固定到稍微正的电压上，例如等于或低于电源电压VDD的电压，从而沿着沟槽侧壁产生空穴，并且保证了在像素之间不形成用于电子的导电沟道。稍微正的电压将使连接像素的导电沟道变为倒置。接地电压将使空穴积累在电连接区123中。
下面参照图3A和3B介绍根据本发明的第二实施例。图3A中示出了2×2 CMOS图像传感器像素阵列，以便更好地表示本发明的实施例。根据本发明的第二实施例，通过在沟槽隔离区228上方提供隔离栅270并环绕p-n-p结区221，沿着STI侧壁229产生富含带正电荷空穴的区域。隔离栅270优选略微设置在电连接区223之上。隔离栅270还优选形成为围绕p-n-p结区221延伸到栅极，如转移栅250，但是不接触该转移栅，以便不缩短栅极。隔离栅270具有在x方向上的长度Lx和在y方向上的长度Ly，如图3A所示，可以修改每个长度来优化隔离。例如，隔离栅270的长度Lx和Ly可以独立地增加或减小，从而使暗电流和相邻像素之间的串扰最小。隔离栅270优选不在浮置扩散区225周围延伸。优选地，隔离栅270在像素200之间延伸，如参考标记270’所示。如图3B所示，隔离栅270可以形成在沟槽隔离区228的相当大的部分上，由此允许形成小于大约2000埃深的更浅的沟槽隔离区228，如在第一实施例中所述的。
如上所述，隔离栅270可以由任何导电材料形成，但是优选由与其它栅极相同的材料形成。隔离栅270也可以与其它栅极同时形成。在隔离栅270与其它栅极同时形成的工艺中，优选在形成栅极之前形成隔离沟槽区228，因而优选在形成下面的隔离沟槽区228之后形成隔离栅270。半透明或透明绝缘层230形成在CMOS图像传感器上。然后可以进行常规处理步骤，从而完成图像传感器的制造。通过给隔离栅提供接地电位或施加轻微的电位来偏置隔离栅270。该电位可以是正的或负的，这取决于下面所述的栅电极层的导电类型。偏置隔离栅提供了被隔离栅分离的相邻像素之间的电隔离，并在电连接区223中积累空穴。
还如上所述，隔离栅270优选是叠层栅极，它包括在位于栅极氧化物层272上方的电极层274上方形成的绝缘层276。氧化物、氮化物或其它绝缘间隔物278设置在隔离栅270的任一侧上。在源/漏区的掺杂是n型的情况下，隔离栅270的电极层274优选是n+多晶硅，并且可以接地或固定到稍微负的低参考电压。因而，并且如上所述，隔离栅270可以是p+多晶硅栅极并且可以接地或固定到稍微正的参考电压，例如VDD。而且，空穴的积累在此使电连接区223扩张，由此在光电二极管区226和沟槽侧壁229之间提供更大的距离，在其中存在有俘获位置。
下面介绍根据本发明的CMOS图像传感器的简化电路。该电路包括例如用于在衬底的下部中积累光生电荷的光电二极管。应该理解的是，该CMOS图像传感器可以包括光电栅极、光电导体、或者其它图像到电荷的转换器件，代替光电二极管，作为用于光生电荷的初始积累体。
现在参见图4，其示出了像素阵列的1×1部分的电路，其中每个像素单元按照图2A-3B的像素100、200中任一个所示的方式构成。图4的电路表示使用光电二极管、并具有像素光电探测器电路的CMOS图像传感器。
该光电探测器电路只作为CMOS图像传感器的剖面图示出一部分。每个像素500包括用于进行光电转换的钉扎光电二极管521。转移栅550形成在n型源/漏区522A、522B之间。转移栅550和n型源/漏区522A、522B形成电荷转移晶体管529，它受转移信号TX的控制。n型区522A用做浮置扩散区。复位栅532形成在n型源/漏区522A、522C之间。复位栅和源/漏区522A、522C形成复位晶体管531，它受复位信号RST控制。n型源/漏区522C经导体519耦合到电压源VDD。应该注意到，图4表示了使用转移栅550和相关晶体管529，转移晶体管529提供了优点，但是不是必须的。因此，本发明可以用在三晶体管(3T)环境中，其中省略了转移栅并且用n型扩散区522A转换光电二极管的n型电荷收集区。
通过隔离栅570在相邻像素之间提供隔离。隔离栅570耦合到参考电压VISO。参考电压VISO偏置隔离栅570截止，从而在像素的电连接区中积累空穴。通常，通过将参考电压VISO固定到地电位来偏置隔离栅570。在使用n型材料形成隔离栅570时，通过设置参考电压VISO为比地更负的电压，可以使隔离栅570“更难以”关断。或者，在使用p型隔离栅570时，通过设置参考电压VISO为比地更正的电压，可以使隔离栅570“更难以”关断。施加比地更负(用于n型隔离栅)或更正(用于p型隔离栅)的电压将导致更难以关断隔离晶体管从而有助于关断子阈值泄漏路径。因而，可以使用电源电压VDD提供更正的电位。典型的电源电压可以范围高达大约5伏。提供隔离栅570来防止相邻像素500之间的泄漏。因此，尽管示出为位于相邻像素500之间，应理解到隔离栅570可以应用于防止一个像素500到下一个像素的泄漏效应而计算的器件上的任何位置上。
每个像素500还包括附加的晶体管，例如，源极跟随器晶体管536和行选择晶体管538。晶体管536、538源极到漏极串联耦合，而源极跟随器晶体管536的源极也在引线540上方耦合到电压源VDD，行选择晶体管538的漏极耦合到引线542。行选择晶体管538的漏极经引线542连接到对于给定像素行中其它像素的类似行选择晶体管的漏极上。负载晶体管539也耦合在晶体管538的漏极和电压源VSS之间。通过施加于其栅极的信号VLN而使晶体管539保持导通。
应该理解的是，在很多晶体管中，源极和漏极基本上是可互换的，并且这里所规定的互连不应该解释为只限于所述的这些。此外，尽管作为n型或n沟道介绍了晶体管，但是本领域技术人员应该意识到，如果该结构均匀地与上述类型相反地进行掺杂，则也可以使用p型或p沟道晶体管。n和p命名以公共的方式用于命名施主和受主类型杂质，这些杂质分别促进作为主要载流子的电子和空穴类型的载流子。作为杂质类型的词尾使用的“+”符号应该解释为指的是那种杂质的掺杂浓度比标识没有“+”词尾的杂质类型字母所相关的掺杂更重。
关于现有技术的浅沟槽隔离技术所存在的另一问题是，在浅沟槽隔离结构下方从一个像素到相邻像素的光子扩散。人们已经尝试通过在浅沟槽隔离结构下方注入离子来提高隔离。然而，这些注入导致高的电流泄漏。本发明提供一种新技术，用于相邻像素之间改进的隔离，其不需要在沟槽下面进行附加注入，由此在CMOS图像传感器中使暗电流的产生最小化。
在CMOS图像传感器制造中的另一考虑是构造隔离设计规则，从而保证有足够的余量来防止CMOS电路中的穿通。例如，沟槽28(图1B)将一个像素的源/漏区22(图1A)与相邻像素的有源层分离。因而，浅沟槽一般足够宽以便允许足以防止穿通或电流泄漏的适当余量。本发明还提供一种用于防止电流泄漏同时允许CMOS电路中的更紧密的设计规则的新技术。
现在参照图5-9介绍根据本发明的另一实施例。申请人提出STI工艺，其使用以含硅的掺杂导电材料填充的隔离沟槽。用于CMOS图像传感器的浅沟槽隔离区一般具有小于大约3000埃的深度，并且一般在大约2000到大约2500埃左右。通常，用常规绝缘体如氧化物或高密度等离子体(HDP)氧化物填充浅沟槽区。然而，由于沟槽内的有限间隔，用常规绝缘体难以填充具有大于2500埃深度的沟槽，例如，当使用氧化物填充具有大于大约2500埃的深度的沟槽时，形成不希望的空隙或气隙。根据本发明的第三实施例，申请人提出了用含硅的导电材料、优选多晶硅或硅锗来填充沟槽。含硅的导电材料可以很容易地淀积到各种深度的沟槽内，而不像难以填充到深沟槽中的常规绝缘材料，例如二氧化硅、氮化硅、NO、ON、HDP和ONO。因此，使用含硅的导电材料来填充沟槽328将可以容易地形成沟槽，特别是，形成具有大于大约2000埃、优选大约4000到大约5000埃的深度的深沟槽。
一般情况下，沟槽越深，隔离性越好。特别是关于CMOS图像传感器，沟槽越深，CMOS图像传感器的电子存储容量越高。根据本发明的沟槽比浅沟槽更深，因而具有比浅沟槽更长的侧壁。因此，更长的侧壁允许沿着沟槽侧壁的更大的电连接区323(图9)，从而根据本发明，使电连接区323中的电子存储容量，例如空穴积累增加。
在根据本发明具有用含硅的导电材料填充的沟槽的CMOS图像传感器中，如图5所示，将沟槽328刻蚀到掺杂有源层320中。施加抗蚀剂和掩模，并且使用光刻技术限定将要被刻蚀掉的区域。使用方向性刻蚀工艺，如反应离子刻蚀(RIE)或用优选各向异性刻蚀剂的刻蚀，蚀刻到掺杂有源层320中从而形成沟槽328。除去抗蚀剂和掩模，留下如图5中所呈现的结构。
参见图6，在沟槽328中生长氧化物，即SiO2或其它介电衬里327。该氧化物衬里可以多种适当的材料中的NO、ON或ONO形成。介电衬里327可以基本上是共形的。换言之，衬里327的厚度沿着侧壁319和在沟槽328的底部基本上是相同的。一般情况下，沿着侧壁的介电衬里327的厚度应该至少为大约100埃。
现在参见图7，淀积含硅的高掺杂(原位掺杂)n型或p型导电材料329，从而填充沟槽328。含硅的合适导电材料包括多晶硅和硅锗。或者，如图8所示，可以用含硅的导电材料329填充沟槽328，然后可以进行掩蔽离子注入(由箭头所示)，从而掺杂含硅的导电材料。例如，在具有p型阱的p型有源层320的情况下，可以使用光致抗蚀剂掩模326将p型离子诸如硼(B)注入到含硅的导电材料中。同样，在具有n型阱的n型有源层320的情况下，可以注入n型离子，如磷(P)、砷(As)或锑(Sb)。
含硅的导电材料很容易填充到深沟槽中。沟槽越深，越难用常规绝缘材料填充该沟槽。当使用氧化物和其他常规绝缘材料来填充深沟槽时，这些材料将形成空隙或气隙。然而，根据本发明，可以用含硅的导电材料很容易地和有效地填充沟槽。
图9中示出了根据本发明并具有钉扎光电二极管321的示例性CMOS图像传感器。钉扎光电二极管321具有p型表面层324和在p型有源层320内的n型光电二极管区326。在n型区326的整体周围形成结。优选具有n型导电类型的杂质掺杂浮置扩散区325设置在转移栅350的沟道区的一侧上，其另一侧具有n型区326的一部分。沟槽隔离区328形成在与n型区321相邻但与其间隔开的有源层320中。与沟槽隔离区328的侧壁相邻地形成用于提供空穴积累的电连接区323。如上面参照图5-8所述的那样形成沟槽隔离区328。
栅极叠层，例如转移栅350，可以在刻蚀沟槽之前或之后形成。这些工艺步骤的顺序可以根据需要或者为了便于特定工艺流程而进行改变，例如，如果希望覆盖转移栅的光电栅极传感器，则必须在光电栅极之前形成栅极叠层，但是如果希望获得非覆盖的光电栅极，则可以在形成光电栅极之后形成栅极叠层。应该注意的是，为了清楚的目的，在图9中未示出整个转移栅叠层。
在CMOS图像传感器300上形成半透明或透明的绝缘层330。然后进行常规处理方法，从而例如在绝缘层330中形成接触(未示出)，以便提供到源/漏区332、浮置扩散区325和连接栅极线的其它布线的电连接，以及传感器300中的其它连接。例如，然后可以用例如二氧化硅、BSG、PSG或BPSG的钝化层覆盖整个表面，然后对其进行CMP平面化和刻蚀，从而提供接触孔，然后对接触孔进行金属化，以便提供到光电栅极(如果使用的话)、复位栅和转移栅的接触。
使用根据本发明的沟槽提供了像素之间改进的隔离。沟槽越深越能更好地抑制电子在隔离沟槽下面扩散到相邻像素中，由此防止相邻像素之间的串扰。因而，通过经较深的沟槽来加强隔离，不需要沟槽下面的额外注入，因此通过减少隔离所需的注入，还减少了泄漏电流。本发明的所示实施例的另一优点是，根据本发明用含硅的导电材料填充的深沟槽的使用提供了更深的空穴积累区，由此增加了电子存储容量。而且，较深的沟槽允许更紧密的隔离设计规则。较深的沟槽还可以比浅沟槽更窄，同时仍然提供相邻区之间的有效隔离。因而，通过使深沟槽的宽度变窄，可以使一个像素的源/漏区更靠近相邻像素的有源层。
现在参照图10-16介绍根据本发明的另一实施例。现在参见图10，将沟槽428蚀刻到有源层420中。该沟槽优选是具有大于大约2500埃、优选在大约4000埃到约5000埃之间的深度的深沟槽。施加抗蚀剂和掩模，并使用光刻技术限定要刻蚀掉的区域。使用方向性刻蚀工艺，如RIE、或用优选各向异性刻蚀剂进行刻蚀，以便蚀刻到掺杂有源层420中从而形成沟槽428。除去抗蚀剂和掩模，留下如图10中所示的结构。
参见图11，经过化学汽相淀积(CVD)在沟槽428中形成氮化物衬里432。氮化物衬里432可以由任何合适的氮化物形成，包括NO、ON、ONO，并且优选由氮化硅形成。
现在参见图12，在沟槽428内和在氮化硅衬里432上形成氧化物，如SiO2或其他介电衬里427。衬里427可以是非共形的，其中其厚度可以沿着沟槽侧壁429变化。相对厚的衬里可以在沟槽底部附近形成，较薄的衬里形成在沟槽的顶部附近。可以使用非共形的材料如公知的PSG、BPSG、SOG来制成衬里427。
现在参照图13，剥离掉氧化物衬里427和氮化物衬里432的底部部分。这可以通过各向异性干刻蚀或掩蔽湿刻蚀或干刻蚀来完成。
现在参见图14，生长选择性外延层433，从而用硅填充沟槽428。外延层433可以使用任何合适的技术来生长，并且可以作为单层或多层来生长。外延层433直接生长在有源层420的表面上，以便提供通过沟槽到掺杂有源层420的直接电接触，同时提供像素之间改进的场隔离。根据本发明提供到达有源层的直结电接触，消除了顶部接触的需要，因此节省了空间和可以更紧密地形成像素。
现在参见图15，根据本发明的另一实施例，生长选择性外延层433，以便用硅部分地填充沟槽428。
现在参见图16，进行淀积工艺，从而用填充材料434填充沟槽的其余部分。填充材料优选是氧化物材料并且更优选是HDP氧化物。或者，也可以使用含硅的导电材料，例如多晶硅或硅锗来填充沟槽428的其余部分。
通过提供外延层433，减少了填充沟槽所需的氧化物的量。因而，通过使用减少量的氧化物，或者在使用含硅的导电材料填充沟槽其余部分的位置、或在用外延层433填充沟槽(如图14所示)时的情况下，不使用氧化物，可以形成根据本发明的深沟槽。上述深沟槽提供了改进的隔离，并且在CMOS图像传感器的情况下，防止相邻像素之间的串扰。而且，如上面关于第一实施例所述的，使用深沟槽提供改进的隔离，从而不再需要在沟槽下面使用额外的注入，由此减少了由泄漏电流引起的CMOS图像传感器中的暗电流。根据本发明的选择性EPI填充或部分填充沟槽可以与本发明的其它方案组合使用，例如选择性EPI部分填充的沟槽可以与用含硅的导电材料填充的深沟槽一起使用。
根据本发明并具有钉扎光电二极管421的示例性CMOS图像传感器示于图17中。钉扎光电二极管421具有p型表面层424和在p型有源层420内的n型光电二极管区426。在n型区426的整体周围形成结。优选具有n型导电类型的杂质掺杂浮置扩散区425设置在转移栅450的沟道区的一侧上，其另一侧具有n型区426的一部分。沟槽隔离区428形成在与n型区421相邻但与其分隔开的有源层420中。与沟槽隔离区428的侧壁相邻地形成用于提供空穴积累的电连接区423。如上面参照图10-16所述的那样形成沟槽隔离区428。应该注意的是，为了清楚的目的，图17中未示出整个转移栅叠层。
栅极叠层，例如转移栅450可以在刻蚀沟槽之前或之后形成。这些工艺步骤的顺序可以根据需要或者为了便于特定工艺流程而进行改变，例如，如果希望获得覆盖转移栅的光电栅极传感器，则必须在光电栅极之前形成栅极叠层，但是如果希望获得非覆盖的光电栅极，则可以在形成光电栅极之后形成栅极叠层。
在CMOS图像传感器400上形成半透明或透明的绝缘层430。然后进行常规处理方法，从而例如在绝缘层430中形成接触(未示出)，以便提供到源/漏区422、浮置扩散区425和连接栅极线的其它布线的电连接，以及传感器400中的其它连接。例如，然后可以用例如二氧化硅、BSG、PSG或BPSG的钝化层覆盖整个表面，然后对其进行CMP平面化和刻蚀以提供接触孔，然后对其进行金属化，以便提供到光电栅极(如果使用的话)、复位栅和转移栅的接触。
根据本发明和参照图2-17所述的像素阵列可以进一步处理，如在本领域公知的那样，从而实现具有参照图2-17所述的那些功能和特征的CMOS图像传感器。
包括根据本发明任何实施例的CMOS图像传感器的典型基于处理器的系统在图18中一般表示为642。基于处理器的系统是具有数字电路的系统的示例，它包括CMOS图像传感器。没有限制的是，这种系统可包括计算机系统、照相机系统、扫描仪、机器显示器、汽车导航系统、视频电话、监视系统、自动聚焦系统、星象跟踪系统、移动探测系统、图像稳定系统和用于高清晰度电视机的数据压缩系统，所有这些系统都可以利用本发明。
基于处理器的系统如计算机系统例如一般包括中央处理单元(CPU)644，例如微处理器，它在总线652上和输入/输出(I/O)设备646通信。CMOS图像传感器642还在总线652上与该系统通信。计算机系统600也包括随机存取存储器(RAM)648，并且在有些情况下，计算机系统可包括外围设备如快闪存储器卡654、或光盘(CD)ROM驱动器656，其也在总线652上与CPU 644通信。还希望在单个IC芯片上集成处理器644、CMOS图像传感器642和存储器648。
上述说明和附图只是表示实现本发明的特征和优点的示例性实施例。在不脱离本发明的精神和范围的情况下可以对特殊工艺条件和结构进行修改和替换。因而，本发明不受前述文字说明和附图的限制，而只是由所附权利要求书的范围来限定。

Claims (20)

1、一种用于隔离半导体器件中的区域的结构，所述结构包括：
形成在相邻区域之间的图像传感器衬底中的沟槽；
对所述沟槽的至少一个侧壁进行衬垫的氮化物衬里；
在所述氮化物衬里上方的氧化物衬里；和
在所述沟槽的底表面上与所述衬底接触并填充至少一部分所述沟槽的外延层。
2、根据权利要求1的结构，还包括填充所述沟槽的导电材料，其中所述导电材料包括硅、硅锗和多晶硅中的一种。
3、根据权利要求1的结构，其中所述沟槽具有大约1000埃到大约5000埃之间的深度。
4、根据权利要求1的结构，其中所述沟槽具有大于大约2000埃的深度。
5、根据权利要求1的结构，其中所述半导体器件包括CMOS图像传感器。
6、一种用于隔离图像传感器中的区域的结构，所述结构包括：
在相邻像素之间的图像传感器衬底中形成的沟槽；
沿着所述沟槽的壁形成的绝缘衬里；
在所述沟槽的底表面上与所述衬底接触的外延层；和
淀积在所述外延层上方并且在所述沟槽内的填充材料，其中所述填充材料包括导电材料。
7、根据权利要求6的结构，还包括形成在所述沟槽的所述侧壁和所述绝缘衬里之间的氮化物衬里。
8、根据权利要求6的结构，其中所述绝缘衬里包括氧化物材料。
9、一种图像传感器，包括：
形成在衬底中的第一导电类型的有源层；
形成在所述有源层中的电荷转移区；
形成在与所述电荷转移区相邻的所述有源层中的光电二极管，所述光电二极管包括在所述第一导电类型的所述有源层的区域之间的第二导电类型的区域；
在所述有源层中的电荷收集区，用于接收从所述光电二极管区转移来的电荷；
与所述有源层相邻地形成的隔离区，所述隔离区包括沟槽；
部分地填充所述沟槽的外延材料；以及
形成在所述沟槽内和所述外延材料上方的导电材料。
10、根据权利要求9的传感器，还包括至少沿着所述沟槽的侧壁形成的绝缘衬里。
11、根据权利要求9的传感器，其中所述导电材料包括硅。
12、根据权利要求9的传感器，其中所述沟槽具有在大约1000埃和大约5000埃之间的深度。
13、根据权利要求9的传感器，其中所述沟槽具有大于大约2000埃的深度。
14、一种处理系统，包括：(i)处理器；和(ii)耦合到所述处理器的半导体器件，并且其包括：
形成在相邻区域之间的图像传感器衬底中的沟槽；
对所述沟槽的至少一个侧壁进行衬垫的氮化物衬里；
在所述氮化物衬里上方的氧化物衬里；和
在所述沟槽的底表面上与所述衬底接触并填充所述沟槽的至少一部分的外延层。
15、一种处理系统，包括：(i)处理器；和(ii)耦合到所述处理器的图像传感器装置，并且该图像传感器装置包括：
形成在衬底中的第一导电类型的有源层；
形成在所述衬底上方的电荷转移区；
与所述电荷转移区相邻地形成的光电二极管，所述光电二极管包括夹在所述第一导电类型的所述有源层的区域之间的第二导电类型的区域；
用于接收从所述光电二极管区转移来的电荷的电荷收集区；
相邻地互连所述有源层的第一导电类型部分而形成的隔离区，所述隔离区包括沟槽；
部分地填充所述沟槽的外延材料；以及
形成在所述沟槽内以及所述外延材料上方的导电材料。
16、一种形成用于隔离半导体器件中的区域的结构的方法，所述方法包括：
在衬底中形成沟槽，从而分离半导体器件的区域；
形成对所述沟槽的至少一个侧壁进行衬垫的氮化物衬里；
在所述氮化物衬里上方形成氧化物衬里；和
形成在所述沟槽的底表面上与所述衬底接触并至少部分地填充所述沟槽的外延层。
17、根据权利要求16的方法，还包括在所述外延层上方形成导电材料，其中所述导电材料包括硅、多晶硅和硅锗中的一种。
18、根据权利要求16的方法，其中所述沟槽形成为具有大于大约2000埃的深度。
19、一种形成图像传感器的方法，所述方法包括以下步骤：
形成衬底；
在所述衬底内形成第一导电类型的有源层；
在所述有源层内形成电荷转移区；
在所述有源层内与所述电荷转移区相邻地形成光电二极管，形成所述光电二极管的所述步骤包括在所述第一导电类型的所述有源层的区域之间形成第二导电类型的区域；
在所述有源层内形成电荷收集区，用于接收从所述光电二极管区转移来的电荷；和
通过形成沟槽，形成与所述有源层相邻的隔离区，形成部分填充所述沟槽的外延材料；以及形成在所述外延材料上方和所述沟槽内的导电材料。
20、根据权利要求19的方法，还包括在所述外延材料上方形成导电材料，其中所述导电材料包括硅、多晶硅和硅锗中的一种。
CNB2005100965782A 2002-11-12 2003-11-12 用于减少cmos图像传感器中的暗电流的接地栅极和隔离技术 Expired - Lifetime CN100405598C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US10/291772 2002-11-12
US10/291,772 US6888214B2 (en) 2002-11-12 2002-11-12 Isolation techniques for reducing dark current in CMOS image sensors
US10/291,728 US6818930B2 (en) 2002-11-12 2002-11-12 Gated isolation structure for imagers
US10/291728 2002-11-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801081862A Division CN100477241C (zh) 2002-11-12 2003-11-12 用于减少cmos图像传感器中的暗电流的接地栅极和隔离技术

Publications (2)

Publication Number Publication Date
CN1738045A true CN1738045A (zh) 2006-02-22
CN100405598C CN100405598C (zh) 2008-07-23

Family

ID=32314381

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2005100965782A Expired - Lifetime CN100405598C (zh) 2002-11-12 2003-11-12 用于减少cmos图像传感器中的暗电流的接地栅极和隔离技术
CNB2003801081862A Expired - Fee Related CN100477241C (zh) 2002-11-12 2003-11-12 用于减少cmos图像传感器中的暗电流的接地栅极和隔离技术

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2003801081862A Expired - Fee Related CN100477241C (zh) 2002-11-12 2003-11-12 用于减少cmos图像传感器中的暗电流的接地栅极和隔离技术

Country Status (7)

Country Link
EP (2) EP1563544A1 (zh)
JP (2) JP2006506813A (zh)
KR (2) KR100669645B1 (zh)
CN (2) CN100405598C (zh)
AU (1) AU2003295456A1 (zh)
TW (1) TWI248676B (zh)
WO (1) WO2004044989A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102067316B (zh) * 2008-07-09 2013-05-01 全视科技有限公司 具有背侧沟槽的背侧照射式图像传感器
CN103872064A (zh) * 2014-03-06 2014-06-18 中国航天科技集团公司第九研究院第七七一研究所 一种抗辐照的4t有源像素及制备方法
CN110828497A (zh) * 2019-11-19 2020-02-21 上海华力微电子有限公司 一种垂直栅cmos图像传感器及制造方法
CN112151557A (zh) * 2019-06-26 2020-12-29 格科微电子（上海）有限公司 Cmos图像传感器的实现方法
CN114754864A (zh) * 2015-08-27 2022-07-15 光程研创股份有限公司 宽频谱光学传感器
WO2024040712A1 (zh) * 2022-08-24 2024-02-29 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4212447B2 (ja) 2003-09-30 2009-01-21 株式会社東芝 固体撮像装置および電子カメラ
US8035142B2 (en) * 2004-07-08 2011-10-11 Micron Technology, Inc. Deuterated structures for image sensors and methods for forming the same
JP2006059842A (ja) * 2004-08-17 2006-03-02 Sony Corp 半導体装置及びその製造方法
KR100741875B1 (ko) * 2004-09-06 2007-07-23 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 및 그의 제조 방법
US7675094B2 (en) 2004-12-22 2010-03-09 Omnivision Technologies, Inc. Image sensor pixel having a transfer gate formed from P+ or N+ doped polysilicon
KR100606914B1 (ko) * 2004-12-29 2006-08-01 동부일렉트로닉스 주식회사 반도체 소자의 격리영역 형성방법
US20060180885A1 (en) * 2005-02-14 2006-08-17 Omnivision Technologies, Inc. Image sensor using deep trench isolation
KR101118418B1 (ko) * 2005-06-30 2012-03-06 인텔렉츄얼 벤처스 투 엘엘씨 액티브 영역에서 게이트 메탈 콘택을 갖는 ｃｍｏｓ이미지센서
US8139130B2 (en) 2005-07-28 2012-03-20 Omnivision Technologies, Inc. Image sensor with improved light sensitivity
US8274715B2 (en) 2005-07-28 2012-09-25 Omnivision Technologies, Inc. Processing color and panchromatic pixels
US7429496B2 (en) 2005-08-30 2008-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Buried photodiode for image sensor with shallow trench isolation technology
KR100871714B1 (ko) * 2005-12-05 2008-12-05 한국전자통신연구원 트랜스퍼 트랜지스터 및 이를 구비한 저잡음 이미지 센서
KR100877691B1 (ko) 2005-12-08 2009-01-09 한국전자통신연구원 이미지 센서 및 이미지 센서의 트랜스퍼 트랜지스터 구동방법
KR100730469B1 (ko) * 2005-12-29 2007-06-19 매그나칩 반도체 유한회사 픽셀간 크로스토크를 방지한 씨모스이미지센서 및 그의제조 방법
KR100809323B1 (ko) * 2006-01-31 2008-03-05 삼성전자주식회사 크로스토크가 감소하고 감도가 증가한 이미지 센서
US7916362B2 (en) 2006-05-22 2011-03-29 Eastman Kodak Company Image sensor with improved light sensitivity
US7791170B2 (en) * 2006-07-10 2010-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a deep junction for electrical crosstalk reduction of an image sensor
JP5116264B2 (ja) * 2006-07-10 2013-01-09 キヤノン株式会社 光電変換装置、光電変換装置の製造方法および光電変換装置を用いた撮像システム
US8031258B2 (en) 2006-10-04 2011-10-04 Omnivision Technologies, Inc. Providing multiple video signals from single sensor
KR100889483B1 (ko) 2006-10-20 2009-03-19 한국전자통신연구원 저전압 동작 특성 향상을 위한 이미지 센서
US8169010B2 (en) 2006-11-15 2012-05-01 Electronics And Telecommunications Research Institute Low-voltage image sensor with sensing control unit formed within
KR100869743B1 (ko) * 2006-12-29 2008-11-21 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
US7459668B2 (en) * 2007-03-06 2008-12-02 Micron Technology, Inc. Method, apparatus, and system to reduce ground resistance in a pixel array
US8896712B2 (en) 2007-07-20 2014-11-25 Omnivision Technologies, Inc. Determining and correcting for imaging device motion during an exposure
US7858914B2 (en) 2007-11-20 2010-12-28 Aptina Imaging Corporation Method and apparatus for reducing dark current and hot pixels in CMOS image sensors
WO2009087533A1 (en) * 2008-01-04 2009-07-16 Nxp B.V. Optical and electrical isolation of imager pixels and method for its fabrication
US8350952B2 (en) 2008-06-04 2013-01-08 Omnivision Technologies, Inc. Image sensors with improved angle response
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
JP5297135B2 (ja) * 2008-10-01 2013-09-25 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP5115563B2 (ja) * 2010-01-07 2013-01-09 ソニー株式会社 固体撮像素子の製造方法
JP2011159757A (ja) 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
JP2012028459A (ja) * 2010-07-21 2012-02-09 Sony Corp 半導体装置、固体撮像装置、半導体装置の製造方法、固体撮像装置の製造方法、電子機器
JP5682174B2 (ja) * 2010-08-09 2015-03-11 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
EP3042390A4 (en) * 2013-09-04 2017-04-12 Intel Corporation Methods and structures to prevent sidewall defects during selective epitaxy
US10096474B2 (en) 2013-09-04 2018-10-09 Intel Corporation Methods and structures to prevent sidewall defects during selective epitaxy
CN104952784B (zh) * 2014-03-31 2019-01-08 中芯国际集成电路制造(上海)有限公司 沟槽隔离结构、其制作方法及半导体器件和图像传感器
US10361195B2 (en) 2014-09-04 2019-07-23 Samsung Electronics Co., Ltd. Semiconductor device with an isolation gate and method of forming
CN104637968B (zh) * 2015-02-15 2019-06-11 格科微电子（上海）有限公司 采用深沟槽隔离的图像传感器及其制作方法
KR102499854B1 (ko) 2016-02-25 2023-02-13 주식회사 디비하이텍 격리 구조물 및 이를 포함하는 이미지 센서
CN106785336A (zh) * 2016-12-20 2017-05-31 西安电子科技大学 具备SiO2保护层的频率可重构全息天线的制备方法
CN106654523A (zh) * 2016-12-20 2017-05-10 西安科锐盛创新科技有限公司 用于可重构多层全息天线的Si基SPiN二极管制备方法
KR102412617B1 (ko) * 2017-05-10 2022-06-23 삼성전자주식회사 이미지 센서
KR102277139B1 (ko) * 2017-06-02 2021-07-16 한국전자통신연구원 광 복원성 반도체 장치, 이를 제조하는 방법, 및 이를 이용한 플래시 메모리 장치
CN107564926A (zh) * 2017-09-11 2018-01-09 德淮半导体有限公司 Cmos图像传感器及其形成方法
FR3085246B1 (fr) * 2018-08-23 2020-09-18 St Microelectronics Crolles 2 Sas Capteur d'images integre a obturation globale adapte a la realisation d'images a grande gamme dynamique
US11063081B2 (en) * 2018-11-29 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Device over photodetector pixel sensor
US11289530B2 (en) * 2020-01-21 2022-03-29 Omnivision Technologies, Inc. Shallow trench isolation (STI) structure for CMOS image sensor
US11282890B2 (en) 2020-01-21 2022-03-22 Omnivision Technologies, Inc. Shallow trench isolation (STI) structure for suppressing dark current and method of forming
US11658201B2 (en) 2021-08-25 2023-05-23 Silead Inc. Dual conversion gain image sensor pixels

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57120385A (en) * 1981-01-19 1982-07-27 Nec Corp Image pick up solid element
US4528047A (en) * 1984-06-25 1985-07-09 International Business Machines Corporation Method for forming a void free isolation structure utilizing etch and refill techniques
US4728624A (en) * 1985-10-31 1988-03-01 International Business Machines Corporation Selective epitaxial growth structure and isolation
US4745081A (en) * 1985-10-31 1988-05-17 International Business Machines Corporation Method of trench filling
US5017999A (en) 1989-06-30 1991-05-21 Honeywell Inc. Method for forming variable width isolation structures
US5386128A (en) * 1994-01-21 1995-01-31 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Monolithic in-based III-V compound semiconductor focal plane array cell with single stage CCD output
JP2658870B2 (ja) * 1994-04-22 1997-09-30 日本電気株式会社 半導体記憶装置およびその製造方法
US5763315A (en) 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
JPH1187486A (ja) * 1997-09-05 1999-03-30 Nittetsu Semiconductor Kk 半導体装置及びその製造方法
KR100278285B1 (ko) * 1998-02-28 2001-01-15 김영환 씨모스 이미지센서 및 그 제조방법
US6118142A (en) 1998-11-09 2000-09-12 United Microelectronics Corp. CMOS sensor
US6587146B1 (en) * 1998-11-20 2003-07-01 Eastman Kodak Company Three transistor active pixel sensor architecture with correlated double sampling
US6177333B1 (en) 1999-01-14 2001-01-23 Micron Technology, Inc. Method for making a trench isolation for semiconductor devices
US6232626B1 (en) 1999-02-01 2001-05-15 Micron Technology, Inc. Trench photosensor for a CMOS imager
US6215113B1 (en) * 1999-04-22 2001-04-10 National Science Council CMOS active pixel sensor
US6204524B1 (en) 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
KR100477788B1 (ko) * 1999-12-28 2005-03-22 매그나칩 반도체 유한회사 커패시터가 접속된 포토다이오드를 갖는 씨모스이미지센서 및 그 제조방법
US6350663B1 (en) * 2000-03-03 2002-02-26 Agilent Technologies, Inc. Method for reducing leakage currents of active area diodes and source/drain diffusions
JP2001250931A (ja) * 2000-03-07 2001-09-14 Canon Inc 固体撮像装置およびこれを用いた撮像システム
JP3782297B2 (ja) * 2000-03-28 2006-06-07 株式会社東芝 固体撮像装置及びその製造方法
EP1143521A1 (en) * 2000-04-05 2001-10-10 Omnivision Technologies Inc. CMOS image sensor having non-volatile memory
KR100562667B1 (ko) * 2000-08-31 2006-03-20 매그나칩 반도체 유한회사 이미지센서 및 그 제조방법
JP2002124656A (ja) * 2000-10-13 2002-04-26 Seiko Instruments Inc イメージセンサｉｃ
US6555891B1 (en) 2000-10-17 2003-04-29 International Business Machines Corporation SOI hybrid structure with selective epitaxial growth of silicon
JP4556317B2 (ja) * 2000-10-25 2010-10-06 日本ビクター株式会社 Ｃｍｏｓイメージセンサ
KR100389923B1 (ko) 2001-01-16 2003-07-04 삼성전자주식회사 트렌치 소자 분리구조를 가지는 반도체 소자 및 트렌치소자 분리 방법
US6545904B2 (en) * 2001-03-16 2003-04-08 Micron Technology, Inc. 6f2 dram array, a dram array formed on a semiconductive substrate, a method of forming memory cells in a 6f2 dram array and a method of isolating a single row of memory cells in a 6f2 dram array
DE10129958B4 (de) 2001-06-21 2006-07-13 Infineon Technologies Ag Speicherzellenanordnung und Herstellungsverfahren

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102067316B (zh) * 2008-07-09 2013-05-01 全视科技有限公司 具有背侧沟槽的背侧照射式图像传感器
CN103872064A (zh) * 2014-03-06 2014-06-18 中国航天科技集团公司第九研究院第七七一研究所 一种抗辐照的4t有源像素及制备方法
CN103872064B (zh) * 2014-03-06 2016-08-24 中国航天科技集团公司第九研究院第七七一研究所 一种抗辐照的4t有源像素及制备方法
CN114754864A (zh) * 2015-08-27 2022-07-15 光程研创股份有限公司 宽频谱光学传感器
CN114754864B (zh) * 2015-08-27 2023-03-24 光程研创股份有限公司 宽频谱光学传感器
CN112151557A (zh) * 2019-06-26 2020-12-29 格科微电子（上海）有限公司 Cmos图像传感器的实现方法
CN110828497A (zh) * 2019-11-19 2020-02-21 上海华力微电子有限公司 一种垂直栅cmos图像传感器及制造方法
CN110828497B (zh) * 2019-11-19 2022-03-18 上海华力微电子有限公司 一种垂直栅cmos图像传感器及制造方法
WO2024040712A1 (zh) * 2022-08-24 2024-02-29 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Also Published As

Publication number Publication date
JP2006506813A (ja) 2006-02-23
CN1735969A (zh) 2006-02-15
KR100749888B1 (ko) 2007-08-21
KR20050072485A (ko) 2005-07-11
WO2004044989A1 (en) 2004-05-27
CN100405598C (zh) 2008-07-23
CN100477241C (zh) 2009-04-08
EP1641045A3 (en) 2006-06-07
EP1563544A1 (en) 2005-08-17
EP1641045A2 (en) 2006-03-29
TW200415785A (en) 2004-08-16
JP4422075B2 (ja) 2010-02-24
TWI248676B (en) 2006-02-01
KR100669645B1 (ko) 2007-01-16
JP2005347762A (ja) 2005-12-15
KR20050061608A (ko) 2005-06-22
AU2003295456A1 (en) 2004-06-03

Similar Documents

Publication Publication Date Title
CN100405598C (zh) 用于减少cmos图像传感器中的暗电流的接地栅极和隔离技术
US7303938B2 (en) Gated isolation structure for imagers
US7239003B2 (en) Isolation techniques for reducing dark current in CMOS image sensors
US7091536B2 (en) Isolation process and structure for CMOS imagers
US7422924B2 (en) Image device and photodiode structure
US7919828B2 (en) Image sensor for reduced dark current
US7470560B2 (en) Image sensor having a charge storage region provided within an implant region
US7279770B2 (en) Isolation techniques for reducing dark current in CMOS image sensors
US8129812B2 (en) Trench isolation structure and method of formation
KR20050117556A (ko) 트렌치 아이솔레이션을 위한 경사 이온주입

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080723

CX01 Expiry of patent term