CN107564926A - Cmos图像传感器及其形成方法 - Google Patents

Cmos图像传感器及其形成方法 Download PDF

Info

Publication number
CN107564926A
CN107564926A CN201710813789.6A CN201710813789A CN107564926A CN 107564926 A CN107564926 A CN 107564926A CN 201710813789 A CN201710813789 A CN 201710813789A CN 107564926 A CN107564926 A CN 107564926A
Authority
CN
China
Prior art keywords
grid
gate
doping
trench
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710813789.6A
Other languages
English (en)
Inventor
柯天麒
姜鹏
尹扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Imaging Device Manufacturer Corp
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201710813789.6A priority Critical patent/CN107564926A/zh
Publication of CN107564926A publication Critical patent/CN107564926A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种CMOS图像传感器及其形成方法，所述CMOS图像传感器包括：半导体衬底；栅极，位于所述半导体衬底表面；源区和漏区，分别位于所述栅极的两侧；预掺杂区，位于所述半导体衬底内且包围所述漏区，所述预掺杂区的掺杂类型与所述漏区相同，且所述漏区的掺杂浓度高于所述预掺杂区的掺杂浓度；沟槽栅极，所述沟槽栅极的至少一部分嵌入所述预掺杂区内，并且所述沟槽栅极与所述栅极电性连接。本发明方案可以提高载流子的传输效率，增大传输电流。

Description

CMOS图像传感器及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种CMOS图像传感器及其形成方法。
背景技术
随着数码技术、半导体制造技术的迅速发展，数码摄录产品越来越受到关注，与图像传感器相关的技术也成为研究热点。
与电子耦合器件(Charge-coupled Device，CCD)图像传感器相比，互补金属氧化物(Complementary Metal Oxide Semiconductor，CMOS)图像传感器具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点，已经广泛应用于手机摄像装置、数码摄录机、医疗用摄像装置、车用摄像装置以及工业测量等领域。
在CMOS图像传感器中，由于在半导体衬底和氧化层的界面处常常存在带有负电的缺陷，因此由源区与半导体衬底形成的光电二极管可能存在暗电流，导致存在残留在沟道区域内的载流子倒流至光电二极管中的情况，严重影响图像传感器的成像质量。
如中国专利号为CN105097850A的发明专利，公开日为2015年11月25日，公开了通过同时重掺杂有N型以及P型的多晶硅栅极避免残留在沟道区域内的电子倒流回光电二极管的应用方案。具体而言，通过采用同时重掺杂有N型以及P型的多晶硅栅极，在向栅极加负压以关闭沟道时，使邻近漏区的部分多晶硅栅极下面的沟道区域的电势高于邻近源区的部分多晶硅栅极下面的沟道区域的电势，从而避免残留在沟道区域内的电子倒流回光电二极管中。
但是，在采用该应用方案时，一方面，掺杂有P型的多晶硅栅极与其下方的沟道区域形成金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)，使得该区域的阈值电压(Vt)偏高，导致传输电流下降，降低电子的传输效率。另一方面，在形成掺杂有P型的多晶硅栅极的工艺中，容易将P型掺杂离子注入至漏区，导致在漏区形成高电阻区，进而进一步降低传输电流以及电子的传输效率。
发明内容
本发明解决的技术问题是提供一种CMOS图像传感器及其形成方法，可以提高载流子的传输效率，增大传输电流。
为解决上述技术问题，本发明实施例提供一种CMOS图像传感器，包括：半导体衬底；栅极，位于所述半导体衬底表面；源区和漏区，分别位于所述栅极的两侧；预掺杂区，位于所述半导体衬底内且包围所述漏区，所述预掺杂区的掺杂类型与所述漏区相同，且所述漏区的掺杂浓度高于所述预掺杂区的掺杂浓度；沟槽栅极，所述沟槽栅极的至少一部分嵌入所述预掺杂区内，并且所述沟槽栅极与所述栅极电性连接。
可选的，所述沟槽栅极位于所述栅极下方的半导体衬底内且与所述栅极相接。
可选的，所述沟槽栅极位于所述栅极与漏区之间，且所述沟槽栅极的一部分位于所述半导体衬底内。
可选的，所述沟槽栅极露出所述半导体衬底表面的部分的截面面积大于未露出所述半导体衬底表面的部分的截面面积。
可选的，所述预掺杂区的边界延伸至所述栅极下方。
可选的，所述预掺杂区延伸至所述栅极下方的部分的长度不超过所述栅极的长度的一半。
可选的，所述预掺杂区的掺杂浓度为1E12atom/cm3至1E16atom/cm3。
可选的，所述漏区的掺杂浓度为1E17atom/cm3至1E20atom/cm3。
可选的，所述预掺杂区的掺杂类型为N型。
为解决上述技术问题，本发明实施例提供一种CMOS图像传感器的形成方法，包括以下步骤：提供半导体衬底；在所述半导体衬底内形成预掺杂区；在所述半导体衬底表面形成栅极和沟槽栅极，所述沟槽栅极的至少一部分嵌入所述预掺杂区内，并且所述沟槽栅极与所述栅极电性连接；在所述栅极两侧的半导体衬底内形成源区和漏区，其中，所述预掺杂区的掺杂类型与所述漏区相同，且所述漏区的掺杂浓度高于所述预掺杂区的掺杂浓度，所述漏区被所述预掺杂区包围。
可选的，所述沟槽栅极位于所述栅极下方的半导体衬底内且与所述栅极相接。
可选的，所述沟槽栅极位于所述栅极与漏区之间，且所述沟槽栅极的一部分位于所述半导体衬底内。
可选的，所述沟槽栅极露出所述半导体衬底表面的部分的截面面积大于未露出所述半导体衬底表面的部分的截面面积。
可选的，所述预掺杂区的边界延伸至所述栅极下方。
可选的，所述预掺杂区延伸至所述栅极下方的部分的长度不超过所述栅极的长度的一半。
可选的，在所述半导体衬底内形成预掺杂区包括：向所述半导体衬底内进行第一离子注入，以形成所述预掺杂区；其中，所述预掺杂区的掺杂浓度为1E12atom/cm3至1E16atom/cm3。
可选的，在所述栅极两侧的半导体衬底内形成源区和漏区包括：向所述栅极一侧的半导体衬底内进行第二离子注入，以形成所述漏区；其中，所述漏区的掺杂浓度为1E17atom/cm3至1E20atom/cm3。
可选的，所述预掺杂区的掺杂类型为N型。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，提供一种CMOS图像传感器，包括：半导体衬底；栅极，位于所述半导体衬底表面；源区和漏区，分别位于所述栅极的两侧；预掺杂区，位于所述半导体衬底内且包围所述漏区，所述预掺杂区的掺杂类型与所述漏区相同，且所述漏区的掺杂浓度高于所述预掺杂区的掺杂浓度；沟槽栅极，所述沟槽栅极的至少一部分嵌入所述预掺杂区内，并且所述沟槽栅极与所述栅极电性连接。采用上述方案，采用至少一部分嵌入所述预掺杂区内的沟槽栅极并且所述沟槽栅极与所述栅极电性连接，可以通过沟槽栅极在预掺杂区积累大量的载流子；通过位于半导体衬底内且包围漏区的预掺杂区，以及掺杂浓度高于所述预掺杂区的掺杂浓度的漏区，可以使得载流子从源区向漏区传输时，自源极、沟道区域、预掺杂区至漏区呈现出阶梯状上升的电势分布，载流子更容易流向漏区，从而提高载流子的传输效率，增大传输电流。进一步地，在本发明实施例中未限制多晶硅栅极的类型，相比于现有技术中需要采用掺杂有N型以及P型的多晶硅栅极的方案，可以减少对栅极的限制，降低研发和工艺的复杂度。
进一步，在本发明实施例中具有多种具体实施方式，所述沟槽栅极可以位于所述栅极下方的半导体衬底内且与所述栅极相接，或者所述沟槽栅极可以位于所述栅极与漏区之间，且所述沟槽栅极的一部分位于所述半导体衬底内，适于用户在多种方案之间根据具体需要进行选择。
进一步，在本发明实施例中，所述沟槽栅极露出所述半导体衬底表面的部分的截面面积大于未露出所述半导体衬底表面的部分的截面面积，从而可以对未露出所述半导体衬底表面的部分进行遮挡与保护，避免在工艺中对沟槽栅极与半导体衬底之间的栅氧化层的损伤。
进一步，在本发明实施例中，当所述预掺杂区的边界延伸至所述栅极下方时，设置所述预掺杂区延伸至所述栅极下方的部分的长度不超过所述栅极的长度的一半，可以使得所述CMOS图像传感器的沟道长度得到控制，避免在沟道过短时发生短沟道效应。
附图说明
图1是本发明实施例中第一种CMOS图像传感器的剖面结构示意图；
图2是本发明实施例中一种CMOS图像传感器的形成方法的流程图；
图3至图9是本发明实施例中一种CMOS图像传感器的形成方法中各步骤对应的器件剖面结构示意图；
图10是本发明实施例中第一种CMOS图像传感器在无外加偏压时的电势分布示意图；
图11是本发明实施例中第一种CMOS图像传感器在施加反向偏压时的电势分布示意图；
图12是本发明实施例中第一种CMOS图像传感器在施加正向偏压时的电势分布示意图；
图13是本发明实施例中第二种CMOS图像传感器的剖面结构示意图；
图14是本发明实施例中第三种CMOS图像传感器的剖面结构示意图；
图15是本发明实施例中第四种CMOS图像传感器的剖面结构示意图；
图16是本发明实施例中第五种CMOS图像传感器的剖面结构示意图；
图17是本发明实施例中第六种CMOS图像传感器的剖面结构示意图；
图18是本发明实施例中一种沟槽栅极对应的器件剖面结构示意图；
图19是本发明实施例中另一种沟槽栅极对应的器件剖面结构示意图。
具体实施方式
在现有技术中，CMOS图像传感器具有工艺简单、易与其他器件集成等多种优点，已经广泛应用于多种摄像装置。
在CMOS图像传感器中，由于在半导体衬底和氧化层的界面处常常存在带有负电的缺陷，因此由源区与半导体衬底形成的光电二极管可能存在暗电流，导致存在残留在沟道区域内的载流子倒流至光电二极管中的情况，严重影响图像传感器的成像质量。虽然在现有技术中，已有通过同时重掺杂有N型以及P型的多晶硅栅极避免残留在沟道区域内的电子倒流回光电二极管的应用方案。但是在采用该应用方案时，容易发生电子的传输效率较低，传输电流下降的问题。
本发明的发明人经过研究发现，在现有技术中，采用同时重掺杂有N型以及P型的多晶硅栅极，也即在向栅极加负压以关闭沟道时，使邻近漏区的部分多晶硅栅极下面的沟道区域的电势高于邻近源区的部分多晶硅栅极下面的沟道区域的电势，从而避免残留在沟道区域内的电子倒流回光电二极管中。
而在具体实施中，上述方案存在多个问题：一方面，在工艺上同时重掺杂有N型以及P型的多晶硅栅极不易实现；另一方面，由于掺杂有P型的多晶硅栅极与其下方的沟道区域形成MOSFET，使得该区域的阈值电压偏高，导致传输电流下降，降低了电子的传输效率，并且在形成掺杂有P型的多晶硅栅极的工艺中，容易将P型掺杂离子注入至漏区，导致在漏区形成高电阻区，进而进一步降低传输电流以及电子的传输效率。
在本发明实施例中，提供一种CMOS图像传感器，包括：半导体衬底；栅极，位于所述半导体衬底表面；源区和漏区，分别位于所述栅极的两侧；预掺杂区，位于所述半导体衬底内且包围所述漏区，所述预掺杂区的掺杂类型与所述漏区相同，且所述漏区的掺杂浓度高于所述预掺杂区的掺杂浓度；沟槽栅极，所述沟槽栅极的至少一部分嵌入所述预掺杂区内，并且所述沟槽栅极与所述栅极电性连接。采用至少一部分嵌入所述预掺杂区内的沟槽栅极并且所述沟槽栅极与所述栅极电性连接，可以通过沟槽栅极在预掺杂区积累大量的载流子；通过位于半导体衬底内且包围漏区的预掺杂区，以及掺杂浓度高于所述预掺杂区的掺杂浓度的漏区，可以使得载流子从源区向漏区传输时，自源极、沟道区域、预掺杂区至漏区呈现出阶梯状上升的电势分布，载流子更容易流向漏区，从而提高载流子的传输效率，增大传输电流。进一步地，在本发明实施例中未限制多晶硅栅极的类型，相比于现有技术中需要采用掺杂有N型以及P型的多晶硅栅极的方案，可以减少对栅极的限制，降低研发和工艺的复杂度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图1，图1是本发明实施例中第一种CMOS图像传感器的剖面结构示意图。所述第一种CMOS图像传感器包括半导体衬底100、栅极110、源区104、漏区108、预掺杂区106、沟槽栅极111。
在具体实施中，所述第一种CMOS图像传感器还可以包括用于器件隔离的浅槽隔离(STI)130以及栅氧化层120。
其中，所述栅极110位于所述半导体衬底100的表面，所述源区104和漏区108分别位于所述栅极110的两侧，所述预掺杂区106位于所述半导体衬底100内且包围所述漏区108。所述沟槽栅极111的至少一部分嵌入所述预掺杂区106内，并且所述沟槽栅极111与所述栅极110电性连接。
其中，所述沟槽栅极111可以与所述栅极110直接连接，也即，两者物理上相接。在本发明实施例的另一种具体实施方式中，所述沟槽栅极111还可以与所述栅极110之间具有间隔，并且通过金属连线进行电性连接。在图1示出的第一种CMOS图像传感器中，所述沟槽栅极111位于所述栅极110与漏区108之间，并且与所述栅极110直接连接。
所述预掺杂区106的边界延伸至所述栅极110的下方。在本发明实施例的另一种具体实施方式中，所述预掺杂区106的边界还可以仅延伸至所述沟槽栅极111的下方，也即所述预掺杂区106并不与栅极110连接。
所述预掺杂区106的掺杂类型与所述漏区108相同，且所述漏区108的掺杂浓度高于所述预掺杂区106的掺杂浓度。
作为一个非限制性的例子，所述预掺杂区的掺杂浓度可以设置为1E12atom/cm3至1E16atom/cm3。所述漏区的掺杂浓度可以设置为1E17atom/cm3至1E20atom/cm3。
可选地，所述CMOS图像传感器还可以包括轻掺杂漏区(Lightly Doped Drain，LDD，图中未示出)，该轻掺杂漏区位于CMOS图像传感器沟道中并与漏区108邻接。
参照图2，图2是本发明实施例中一种CMOS图像传感器的形成方法的流程图。所述CMOS图像传感器的形成方法可以包括步骤S201至步骤S204：
步骤S201：提供半导体衬底；
步骤S202：在所述半导体衬底内形成预掺杂区；
步骤S203：在所述半导体衬底表面形成栅极和沟槽栅极，所述沟槽栅极的至少一部分嵌入所述预掺杂区内，并且所述沟槽栅极与所述栅极电性连接；
步骤S204：在所述栅极两侧的半导体衬底内形成源区和漏区，其中，所述预掺杂区的掺杂类型与所述漏区相同，且所述漏区的掺杂浓度高于所述预掺杂区的掺杂浓度，所述漏区被所述预掺杂区包围。
下面结合图3至图9对上述各个步骤进行说明。
图3至图9是本发明实施例中一种CMOS图像传感器的形成方法中各步骤对应的器件剖面结构示意图。
参照图3，提供半导体衬底100，在所述半导体衬底100内形成浅槽隔离130。
在本发明实施例中，所述半导体衬底100可以为硅衬底，或者所述半导体衬底100的材料还可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述半导体衬底100还可以为绝缘体表面的硅衬底或者绝缘体表面的锗衬底，或者是生长有外延层(Epitaxy layer，Epilayer)的衬底。
优选地，所述半导体衬底100为轻掺杂的半导体衬底，且掺杂类型与漏区相反。具体地，可以通过向所述半导体衬底100进行离子注入，实现深阱掺杂(Deep Well Implant)。
更具体而言，如果基于所述半导体衬底100形成的是NMOS器件，则所述半导体衬底100的掺杂离子为P型离子，例如包括B、Ga或In；反之，如果基于所述半导体衬底100形成的是PMOS器件，则所述半导体衬底100的掺杂离子为N型离子，例如包括P、As或Sb。
进一步地，通过槽刻蚀、填充物填充以及填充物平坦化等步骤，在所述半导体衬底100内形成浅槽隔离130。
其中，所述浅槽隔离130内的填充物可以为电介质，例如为氧化硅。具体而言，所述电介质的折射率小于半导体衬底的折射率，从而使光线在浅槽隔离130和半导体衬底的界面处形成全反射，避免光线经浅槽隔离130进入相邻的有源区，也即相邻的像素单元区域，有助于减少对相邻像素单元区域的光信号的串扰，提高成像质量。
参照图4，向所述半导体衬底100内进行第一离子注入，以形成预掺杂区106。
在具体实施中，以形成NMOS器件为例，则所述第一离子注入的掺杂离子为N型离子，例如包括P、As或Sb；以形成PMOS器件为例，则所述第一离子注入的掺杂离子为P型离子，例如包括B、Ga或In。
优选地，可以采用所述半导体衬底100的掺杂离子为P型离子，以及所述预掺杂区106的掺杂离子为N型离子，以形成NMOS器件，从而以电子为载流子，获得较高的传输效率。
作为一个非限制性的例子，所述预掺杂区106的掺杂浓度可以为1E12atom/cm3至1E16atom/cm3。
在具体实施中，预掺杂区106的位置可以是在预确定栅极以及漏区的位置之后确定的，例如采用掩膜层进行遮挡，以实现在预掺杂区106的位置进行第一离子注入。
需要指出的是，在向所述半导体衬底100进行深阱掺杂以及向预掺杂区106进行第一离子注入之后，还可以对所述半导体衬底100进行退火处理。
具体地，所述退火处理可以选自：炉管退火、快速热退火(Rapid ThermalAnnealing，RTA)、尖峰退火以及激光退火。
优选地，在本实施例中，可以采用炉管退火或RTA，以修复晶格缺陷、激活注入的杂质离子以及最小化杂质离子的扩散。
参照图5，在所述半导体衬底100内进行沟槽刻蚀109。
在具体实施中，可以采用干法刻蚀(Dry-Etch)以获得更好的沟槽形貌。
进一步地，所述沟槽的深度不宜过深，以免阻挡载流子从沟道至漏区的运动路线，影响载流子传输效率。否则当形成的沟槽较深时，需要保证沟槽的侧壁基本垂直于半导体衬底100的表面，以及获得圆滑的沟槽底角，也即提高工艺难度。
优选地，所述沟槽的深度不超过栅极的高度的一半，其中，所述栅极的高度以及所述沟槽的深度的方向垂直于器件的载流子的流动方向。
参照图6，在所述半导体衬底100的表面形成栅氧化层120。需要指出的是，所述栅氧化层120覆盖所述沟槽的内壁。
在具体实施中，所述栅氧化层120的材料可以为氧化硅。为了精确控制栅氧化层120的厚度、均匀度并具有工艺重复性，一般采用较慢的氧化速率生成该栅氧化层120。
参照图7，在所述半导体衬底100表面形成栅极110和沟槽栅极111，所述沟槽栅极111的至少一部分嵌入所述预掺杂区106内，并且所述沟槽栅极111与所述栅极110电性连接。
其中，所述栅极110以及沟槽栅极111可以是多晶硅栅，例如可以包括依序形成于所述栅氧化层120表面的多晶硅层与顶盖层；所述栅极110还可以金属栅极，例如为高介电系数金属栅极(High-k metal gate，HKMG)；所述栅极110还可以是鳍式场效应晶体管(FinField Effect Transistor，FinFET)中覆盖凸出于半导体衬底表面的鳍部的顶部和侧壁的栅极；所述栅极110还可以是N型重掺杂栅极或者N型轻掺杂栅极。需要指出的是，在本发明实施例中，对于形成栅极110的具体方式不作限制。
采用本发明实施例的方案，相比于现有技术中需要采用掺杂有N型以及P型的多晶硅栅极的方案，可以减少对栅极的限制，降低研发和工艺的复杂度。
在形成栅极110以及沟槽栅极111的过程中，会保留在栅极110以及沟槽栅极111与半导体衬底100之间的栅氧化层120。
进一步地，所述预掺杂区106的边界可以延伸至所述栅极110下方。
具体而言，由于沟道区域与预掺杂区106的掺杂类型不同，形成不同的电势差，可以使载流子加速，将预掺杂区106的边界延伸至所述栅极110下方，有助于使载流子获得更长的加速距离，进一步提高载流子传输效率。
更进一步地，所述预掺杂区106延伸至所述栅极110下方的部分的长度不超过所述栅极110的长度的一半。
需要指出的是，所述预掺杂区106延伸的长度以及所述栅极110的长度的方向平行于器件的载流子的流动方向。
具体地，所述预掺杂区106过长将导致沟道区域过窄，甚至发生短沟道效应(ShortChannel Effect，SCE)而导致阈值电压下降以及产生隧穿效应，因此应当避免预掺杂区106设置过长。
在本发明实施例中，当所述预掺杂区106的边界延伸至所述栅极110下方时，设置所述预掺杂区106延伸至所述栅极110下方的部分的长度不超过所述栅极110的长度的一半，可以使得所述CMOS图像传感器的沟道长度得到控制，避免在沟道过短时发生短沟道效应。
在具体实施中，所述沟槽栅极111的至少一部分嵌入所述预掺杂区106内，并且所述沟槽栅极111与所述栅极110电性连接，可以通过沟槽栅极111在预掺杂区106内积累大量的载流子，有利于使更多载流子受到电势差的影响，从而提高传输效率。
在具体实施中，形成栅极110和沟槽栅极111之后，还可以包括形成轻掺杂离子注入漏区(Lightly Doped Drain，LDD)以及形成偏移侧墙(Spacer)的步骤。
其中，所述偏移侧墙环绕所述栅极110和沟槽栅极111，当沟槽栅极111位于所述栅极110与漏区之间，并且与栅极110分离时，所述偏移侧墙可以分别对所述栅极110和沟槽栅极111进行环绕，以在后续进行源区以及漏区注入时，防止由于源漏区域过于接近沟道区域，导致发生源漏穿通。
需要指出的是，在本发明实施例中，对于LDD与预掺杂区106的掺杂区域之间的位置关系不作限制。
参照图8，向所述栅极110一侧的半导体衬底110内进行第二离子注入，以形成所述漏区108。
在具体实施中，如果所述沟槽栅极111在所述栅极110的一侧，例如为直接连接或者具有间隔，则可以对所述漏区108的边界进行调整，以避免漏区108延伸至所述沟槽栅极111的下方。
其中，所述预掺杂区106的掺杂类型与所述漏区108相同，且所述漏区108的掺杂浓度高于所述预掺杂区106的掺杂浓度，所述漏区108被所述预掺杂区106包围。
具体地，所述第二离子注入的掺杂离子类型与所述第一离子注入的掺杂离子类型相同，例如可以都为N型离子，包括P、As或Sb。
所述漏区108的掺杂浓度高于所述预掺杂区106的掺杂浓度。作为一个非限制性的例子，所述预掺杂区106的掺杂浓度可以为1E17atom/cm3至1E20atom/cm3，高于所述预掺杂区106的掺杂浓度1E12atom/cm3至1E16atom/cm3。
所述预掺杂区106的宽度与深度均大于所述漏区108，使所述漏区108被所述预掺杂区106包围。需要指出的是，所述预掺杂区106的宽度以及所述漏区108的宽度的方向平行于器件的载流子的流动方向；所述预掺杂区106的深度以及所述漏区108的深度的方向垂直于器件的载流子的流动方向。
参照图9，在所述栅极110另一侧的半导体衬底110内形成源区104。
在具体实施中，所述源区104与所述漏区108的掺杂类型相同，并且掺杂浓度均高于所述预掺杂区106的掺杂浓度。
进一步地，所述源区104与所述预掺杂区106之间形成沟道区域102。
需要指出的是，在本发明实施例中，对于形成源区与漏区的先后顺序以及是否采用同一步骤进行源区与漏区的掺杂，均不作限制。
在本发明实施例的一种具体实施中，所述源区104与所述半导体衬底100形成光电二极管，在未被栅极110覆盖的源区104的部分区域内还包含有用作钉扎光电二极管的钉扎层(Pinning Layer)(图未示)。
以下在图10至图12中，以沟道区域102的掺杂类型为P型，源区104、预掺杂区106以及漏区108的掺杂类型为N型为例，对第一种CMOS图像传感器的电势分布情况进行说明。
参照图10，图10是本发明实施例中第一种CMOS图像传感器在无外加偏压时的电势分布示意图。
当向栅极表面未施加偏压时，沟道区域102为P型空穴区，预掺杂区106为N型电子区。沟道区域102的电势低于源区104和漏区108的电势，在本发明实施例的一个具体实施方式中，所述沟道区域102的电势可以为-0.4～-0.6V，例如为-0.5V，而由于预掺杂区106的掺杂类型与漏区108相同，且掺杂浓度低于漏区108，因此在预掺杂区106内电势呈上升趋势。
参照图11，图11是本发明实施例中第一种CMOS图像传感器在施加反向偏压时的电势分布示意图。
当向栅极表面施加反向偏压，例如可以施加-1V的控制信号时，沟道关闭，沟道区域102为空穴积累区，预掺杂区106为空穴反型区。沟道区域102与预掺杂区106的电势低于对应于无外加偏压时的电势，在本发明实施例的一个具体实施方式中，所述沟道区域102的电势可以为-0.7～-0.9V，例如为-0.8V，在预掺杂区106内电势呈上升趋势。
具体地，在沟道关闭的情况下，空穴难以从低电势的沟道区域102流至高电势的源区104，也即有效地减少了残留在沟道区域内的载流子倒流至光电二极管中的情况，避免降低图像传感器的成像质量。
作为一个非限制性的例子，所述反向偏压的电压值可以选自-8V至0V。
参照图12，图12是本发明实施例中第一种CMOS图像传感器在施加正向偏压时的电势分布示意图。
当向栅极表面施加正向偏压，例如可以施加2V的控制信号时，沟道开启，沟道区域102为电子反型区，预掺杂区106为电子积累区。自源极104、沟道区域102、预掺杂区106至漏区108呈现出阶梯状上升的电势分布，从而使电子更容易流向漏区，提高电子的传输效率，增大传输电流。
具体地，由于沟槽栅极的至少一部分嵌入所述预掺杂区106内，并且所述沟槽栅极与栅极电性连接，因此可以通过沟槽栅极在预掺杂区106积累大量的电子，并且在预掺杂区106内对电子进行持续性的加速，进一步提高电子的传输效率，增大传输电流。
作为一个非限制性的例子，所述正向偏压的电压值可以选自0V至8V。
在本发明实施例中，采用至少一部分嵌入所述预掺杂区内的沟槽栅极并且所述沟槽栅极与所述栅极电性连接，可以通过沟槽栅极在预掺杂区积累大量的电子；通过位于半导体衬底内且包围漏区的预掺杂区，以及掺杂浓度高于所述预掺杂区的掺杂浓度的漏区，可以使得电子从源区向漏区传输时，自源极、沟道区域、预掺杂区至漏区呈现出阶梯状上升的电势分布，电子更容易流向漏区，从而提高电子的传输效率，增大传输电流。进一步地，在本发明实施例中未限制多晶硅栅极的类型，相比于现有技术中需要采用掺杂有N型以及P型的多晶硅栅极的方案，可以减少对栅极的限制，降低研发和工艺的复杂度。
进一步，在本发明实施例中，除了图1示出的第一种CMOS图像传感器，根据沟槽栅极、栅极以及预掺杂区的位置关系，还具有多种具体实施方式。
参照图13，图13是本发明实施例中第二种CMOS图像传感器的剖面结构示意图。所述第二种CMOS图像传感器可以包括半导体衬底200、浅槽隔离230、栅氧化层220、栅极210、源区204、漏区208、预掺杂区206以及沟槽栅极211。
其中，所述栅极210位于所述半导体衬底200的表面，所述源区204和漏区208分别位于所述栅极210的两侧，所述预掺杂区206位于所述半导体衬底200内且包围所述漏区208，且所述漏区208的掺杂浓度高于所述预掺杂区206的掺杂浓度。
需要说明的是，所述沟槽栅极211位于所述栅极210与漏区208之间，并且与所述栅极210直接连接。
与图1示出的第一种CMOS图像传感器不同的是，所述沟槽栅极211的一部分与所述预掺杂区206连接，另一部分与沟道区域202连接。
在第二种CMOS图像传感器中，可以在与沟槽栅极211连接的预掺杂区206内积累大量的载流子，进而由于预掺杂区206的掺杂浓度低于漏区208的掺杂浓度，当栅极210与沟槽栅极211的表面施加有正向偏压时，自沟道区域202、预掺杂区206至漏区208呈现出阶梯状上升的电势分布，从源区204流出的载流子更容易流向漏区208，从而提高载流子的传输效率，增大传输电流。
参照图14，图14是本发明实施例中第三种CMOS图像传感器的剖面结构示意图。所述第三种CMOS图像传感器可以包括半导体衬底300、浅槽隔离330、栅氧化层320、栅极310、源区304、漏区308、预掺杂区306以及沟槽栅极311。
其中，所述栅极310位于所述半导体衬底300的表面，所述源区304和漏区308分别位于所述栅极310的两侧，所述预掺杂区306位于所述半导体衬底300内且包围所述漏区308，且所述漏区308的掺杂浓度高于所述预掺杂区306的掺杂浓度。
需要说明的是，所述沟槽栅极311位于所述栅极310下方的半导体衬底300内且与所述栅极310相接，所述沟槽栅极311的一部分与所述预掺杂区306连接，另一部分与沟道区域302连接。
在第三种CMOS图像传感器中，可以在与栅极310与沟槽栅极311均连接的预掺杂区306内积累大量的载流子，进而由于预掺杂区306的掺杂浓度低于漏区308的掺杂浓度，当栅极310与沟槽栅极311的表面施加有正向偏压时，自沟道区域302、预掺杂区306至漏区308呈现出阶梯状上升的电势分布，从源区304流出的载流子更容易流向漏区308，从而提高载流子的传输效率，增大传输电流。
参照图15，图15是本发明实施例中第四种CMOS图像传感器的剖面结构示意图。所述第四种CMOS图像传感器可以包括半导体衬底400、浅槽隔离430、栅氧化层420、栅极410、源区404、漏区408、预掺杂区406以及沟槽栅极411。
其中，所述栅极410位于所述半导体衬底400的表面，所述源区404和漏区408分别位于所述栅极410的两侧，所述预掺杂区406位于所述半导体衬底400内且包围所述漏区408，且所述漏区408的掺杂浓度高于所述预掺杂区406的掺杂浓度。
需要说明的是，所述沟槽栅极411位于所述栅极410下方的半导体衬底400内且与所述栅极410相接。
与图14示出的第三种CMOS图像传感器不同的是，所述沟槽栅极411的一部分嵌入所述预掺杂区406内，并不与沟道区域402连接。
在第四种CMOS图像传感器中，可以在与栅极410与沟槽栅极411均连接的预掺杂区406内积累大量的载流子，进而由于预掺杂区406的掺杂浓度低于漏区408的掺杂浓度，当栅极410与沟槽栅极411的表面施加有正向偏压时，自沟道区域402、预掺杂区406至漏区408呈现出阶梯状上升的电势分布，从源区404流出的载流子更容易流向漏区408，从而提高载流子的传输效率，增大传输电流。
参照图16，图16是本发明实施例中第五种CMOS图像传感器的剖面结构示意图。所述第五种CMOS图像传感器可以包括半导体衬底500、浅槽隔离530、栅氧化层520、栅极510、源区504、漏区508、预掺杂区506以及沟槽栅极511。
其中，所述栅极510位于所述半导体衬底500的表面，所述源区504和漏区508分别位于所述栅极510的两侧，所述预掺杂区506位于所述半导体衬底500内且包围所述漏区508，且所述漏区508的掺杂浓度高于所述预掺杂区506的掺杂浓度。
需要说明的是，所述沟槽栅极511位于所述栅极510与漏区508之间，且与所述栅极510分离，通过金属连线532实现电性连接。所述沟槽栅极511的一部分与所述预掺杂区506连接，另一部分与沟道区域502连接。
需要指出的是，所述金属连线532用于连接所述沟槽栅极511与栅极510，在本发明实施例中，对于金属连线532的具体设计方式不作限制。
在第五种CMOS图像传感器中，可以在与沟槽栅极511连接的预掺杂区506内积累大量的载流子，进而由于预掺杂区506的掺杂浓度低于漏区508的掺杂浓度，当栅极510表面施加有正向偏压，并且栅极510与沟槽栅极511通过金属连线532实现电性连接时，自沟道区域502、预掺杂区506至漏区508呈现出阶梯状上升的电势分布，从源区504流出的载流子更容易流向漏区508，从而提高载流子的传输效率，增大传输电流。
参照图17，图17是本发明实施例中第六种CMOS图像传感器的剖面结构示意图。所述第六种CMOS图像传感器可以包括半导体衬底600、浅槽隔离630、栅氧化层620、栅极610、源区604、漏区608、预掺杂区606以及沟槽栅极611。
其中，所述栅极610位于所述半导体衬底600的表面，所述源区604和漏区608分别位于所述栅极610的两侧，所述预掺杂区606位于所述半导体衬底600内且包围所述漏区608，且所述漏区608的掺杂浓度高于所述预掺杂区606的掺杂浓度。
需要说明的是，所述沟槽栅极611位于所述栅极610与漏区608之间，且与所述栅极610分离，通过金属连线632实现电性连接。
与图16示出的第五种CMOS图像传感器不同的是，所述沟槽栅极611的一部分嵌入所述预掺杂区606内，并不与沟道区域602连接。
在第六种CMOS图像传感器中，可以在与栅极610与沟槽栅极611均连接的预掺杂区606内积累大量的载流子，进而由于预掺杂区606的掺杂浓度低于漏区608的掺杂浓度，当栅极610表面施加有正向偏压，并且栅极610与沟槽栅极611通过金属连线632实现电性连接时，自沟道区域602、预掺杂区606至漏区608呈现出阶梯状上升的电势分布，从源区604流出的载流子更容易流向漏区608，从而提高载流子的传输效率，增大传输电流。
需要指出的是，在上述多种具体实施方式中，图1以及图15示出的CMOS图像传感器更为优选。具体而言，由于栅极与沟槽栅极以直接连接的方式相接，在工艺上具有更高的可实现性，并且包裹沟槽栅极的一部分并且延伸至栅极下方，有助于增加与栅极和沟槽栅极的接触面积，从而能够积累更多的载流子，并且为载流子提供较长的加速距离。
在本发明实施例中具有多种具体实施方式，所述沟槽栅极位于所述栅极下方的半导体衬底内且与所述栅极相接，或者所述沟槽栅极位于所述栅极与漏区之间，且所述沟槽栅极的一部分位于所述半导体衬底内，适于用户根据具体需要进行选择。
关于图13至图17示出的CMOS图像传感器的其他原理、具体实现和有益效果请参照前文及图1至图12示出的关于CMOS图像传感器的形成方法及其各步骤对应的器件剖面结构的相关描述，此处不再赘述。
进一步地，所述沟槽栅极露出所述半导体衬底表面的部分的截面面积可以大于未露出所述半导体衬底表面的部分的截面面积。
参照图18，图18是本发明实施例中一种沟槽栅极对应的器件剖面结构示意图。所述沟槽栅极可以包括露出预掺杂区706的栅极部分71，也即栅极部分71露出半导体衬底700的表面；还可以包括未露出所述预掺杂区706的栅极部分72，也即栅极部分72未露出半导体衬底700的表面，所述栅极部分71的截面面积可以大于栅极部分72的截面面积。
其中，所述栅极部分71与预掺杂区706之间具有栅氧化层711，栅极部分72与预掺杂区706之间具有栅氧化层721，由于栅极部分71的截面面积较大，可以有效地对栅极部分72、栅氧化层711以及栅氧化层721进行保护，避免在工艺中发生损伤。
在图18示出的具体实施方式中，所述沟槽栅极与栅极之间具有间隔，在本发明实施例的另一种具体实施方式中，所述沟槽栅极还可以与所述栅极直接连接。
需要指出的是，为了更加简洁地描述本发明实施例的方案，在图18以及图19中，省略CMOS图像传感器的其他部件。
参照图19，图19是本发明实施例中另一种沟槽栅极对应的器件剖面结构示意图。
所述沟槽栅极可以包括露出预掺杂区806的栅极部分81，也即栅极部分81露出半导体衬底800的表面；还可以包括未露出所述预掺杂区806的栅极部分82，也即栅极部分82未露出半导体衬底800的表面，所述栅极部分81的截面面积可以大于栅极部分82的截面面积。
其中，所述栅极部分81与栅极83直接连接，并且所述栅极部分81与预掺杂区806之间具有栅氧化层811，栅极部分82与预掺杂区806之间具有栅氧化层821，栅极83与预掺杂区806之间，以及栅极83与半导体衬底800之间具有栅氧化层831。
由于栅极部分81的截面面积较大，可以有效地对栅极部分82、栅氧化层811以及栅氧化层821进行保护，避免在工艺中发生损伤。
需要说明的是，确定所述截面面积的平面平行于半导体衬底800的表面。
在本发明实施例中，所述沟槽栅极露出所述半导体衬底表面的部分的截面面积大于未露出所述半导体衬底表面的部分的截面面积，从而可以对未露出所述半导体衬底表面的部分，进行遮挡与保护，避免在工艺中对沟槽栅极与半导体衬底之间的栅氧化层的损伤。
进一步地，在半导体衬底内，还可以基于所述预掺杂区、栅极以及沟槽栅极继续完成形成CMOS图像传感器的工艺步骤。
具体地，可以在具有栅极以及沟槽栅极的半导体衬底表面形成自对准硅化物阻挡(Self Aligned-Silicon Barrier，SAB)层，然后形成接触(Contact)、局部互连(InterLayer，IL)以及多层金属互连。
需要指出的是，如果所述沟槽栅极与栅极之间为分离结构，则需要在进行多层金属互连工艺时，将沟槽栅极与栅极进行电性连接，从而使栅极与沟槽栅极均接收到施加的偏压。
上述继续完成形成CMOS图像传感器的工艺步骤可以是本领域技术人员公知的任何适当工艺步骤，这里不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种CMOS图像传感器，其特征在于，包括：
半导体衬底；
栅极，位于所述半导体衬底表面；
源区和漏区，分别位于所述栅极的两侧；
预掺杂区，位于所述半导体衬底内且包围所述漏区，所述预掺杂区的掺杂类型与所述漏区相同，且所述漏区的掺杂浓度高于所述预掺杂区的掺杂浓度；
沟槽栅极，所述沟槽栅极的至少一部分嵌入所述预掺杂区内，并且所述沟槽栅极与所述栅极电性连接。
2.根据权利要求1所述的CMOS图像传感器，其特征在于，所述沟槽栅极位于所述栅极下方的半导体衬底内且与所述栅极相接。
3.根据权利要求1所述的CMOS图像传感器，其特征在于，所述沟槽栅极位于所述栅极与漏区之间，且所述沟槽栅极的一部分位于所述半导体衬底内。
4.根据权利要求3所述的CMOS图像传感器，其特征在于，所述沟槽栅极露出所述半导体衬底表面的部分的截面面积大于未露出所述半导体衬底表面的部分的截面面积。
5.根据权利要求1所述的CMOS图像传感器，其特征在于，所述预掺杂区的边界延伸至所述栅极下方。
6.根据权利要求5所述的CMOS图像传感器，其特征在于，所述预掺杂区延伸至所述栅极下方的部分的长度不超过所述栅极的长度的一半。
7.根据权利要求1所述的CMOS图像传感器，其特征在于，所述预掺杂区的掺杂浓度为1E12atom/cm3至1E16atom/cm3。
8.根据权利要求1所述的CMOS图像传感器，其特征在于，所述漏区的掺杂浓度为1E17atom/cm3至1E20atom/cm3。
9.根据权利要求1所述的CMOS图像传感器，其特征在于，所述预掺杂区的掺杂类型为N型。
10.一种CMOS图像传感器的形成方法，其特征在于，包括以下步骤：
提供半导体衬底；
在所述半导体衬底内形成预掺杂区；
在所述半导体衬底表面形成栅极和沟槽栅极，所述沟槽栅极的至少一部分嵌入所述预掺杂区内，并且所述沟槽栅极与所述栅极电性连接；
在所述栅极两侧的半导体衬底内形成源区和漏区，其中，所述预掺杂区的掺杂类型与所述漏区相同，且所述漏区的掺杂浓度高于所述预掺杂区的掺杂浓度，所述漏区被所述预掺杂区包围。
11.根据权利要求10所述的CMOS图像传感器的形成方法，其特征在于，所述沟槽栅极位于所述栅极下方的半导体衬底内且与所述栅极相接。
12.根据权利要求10所述的CMOS图像传感器的形成方法，其特征在于，所述沟槽栅极位于所述栅极与漏区之间，且所述沟槽栅极的一部分位于所述半导体衬底内。
13.根据权利要求12所述的CMOS图像传感器的形成方法，其特征在于，所述沟槽栅极露出所述半导体衬底表面的部分的截面面积大于未露出所述半导体衬底表面的部分的截面面积。
14.根据权利要求10所述的CMOS图像传感器的形成方法，其特征在于，所述预掺杂区的边界延伸至所述栅极下方。
15.根据权利要求14所述的CMOS图像传感器的形成方法，其特征在于，所述预掺杂区延伸至所述栅极下方的部分的长度不超过所述栅极的长度的一半。
16.根据权利要求10所述的CMOS图像传感器的形成方法，其特征在于，在所述半导体衬底内形成预掺杂区包括：
向所述半导体衬底内进行第一离子注入，以形成所述预掺杂区；
其中，所述预掺杂区的掺杂浓度为1E12atom/cm3至1E16atom/cm3。
17.根据权利要求10所述的CMOS图像传感器的形成方法，其特征在于，在所述栅极两侧的半导体衬底内形成源区和漏区包括：
向所述栅极一侧的半导体衬底内进行第二离子注入，以形成所述漏区；
其中，所述漏区的掺杂浓度为1E17atom/cm3至1E20atom/cm3。
18.根据权利要求10所述的CMOS图像传感器的形成方法，其特征在于，所述预掺杂区的掺杂类型为N型。
CN201710813789.6A 2017-09-11 2017-09-11 Cmos图像传感器及其形成方法 Pending CN107564926A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710813789.6A CN107564926A (zh) 2017-09-11 2017-09-11 Cmos图像传感器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710813789.6A CN107564926A (zh) 2017-09-11 2017-09-11 Cmos图像传感器及其形成方法

Publications (1)

Publication Number Publication Date
CN107564926A true CN107564926A (zh) 2018-01-09

Family

ID=60980500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710813789.6A Pending CN107564926A (zh) 2017-09-11 2017-09-11 Cmos图像传感器及其形成方法

Country Status (1)

Country Link
CN (1) CN107564926A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108269816A (zh) * 2018-01-19 2018-07-10 德淮半导体有限公司 一种降低cmos图像传感器白点缺陷的方法
CN109920811A (zh) * 2019-03-26 2019-06-21 德淮半导体有限公司 图像传感器及其形成方法
CN111819694A (zh) * 2018-05-16 2020-10-23 索尼半导体解决方案公司 固态摄像器件和固态摄像装置
CN115831989A (zh) * 2021-09-16 2023-03-21 北京弘图半导体有限公司 具有深沟隔离结构的图像传感器像素

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6500692B1 (en) * 1999-02-01 2002-12-31 Micron Technology, Inc. Method of making trench photosensor for a CMOS imager
CN1735969A (zh) * 2002-11-12 2006-02-15 微米技术有限公司 用于减少cmos图像传感器中的暗电流的接地栅极和隔离技术
US20070184614A1 (en) * 2004-12-15 2007-08-09 International Business Machines Corporation Recessed gate for a cmos image sensor
CN104425520A (zh) * 2013-08-27 2015-03-18 中芯国际集成电路制造(上海)有限公司 半导体器件及形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6500692B1 (en) * 1999-02-01 2002-12-31 Micron Technology, Inc. Method of making trench photosensor for a CMOS imager
CN1735969A (zh) * 2002-11-12 2006-02-15 微米技术有限公司 用于减少cmos图像传感器中的暗电流的接地栅极和隔离技术
US20070184614A1 (en) * 2004-12-15 2007-08-09 International Business Machines Corporation Recessed gate for a cmos image sensor
CN104425520A (zh) * 2013-08-27 2015-03-18 中芯国际集成电路制造(上海)有限公司 半导体器件及形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108269816A (zh) * 2018-01-19 2018-07-10 德淮半导体有限公司 一种降低cmos图像传感器白点缺陷的方法
CN111819694A (zh) * 2018-05-16 2020-10-23 索尼半导体解决方案公司 固态摄像器件和固态摄像装置
US11923385B2 (en) 2018-05-16 2024-03-05 Sony Semiconductor Solutions Corporation Solid-state imaging device and solid-state imaging apparatus
CN111819694B (zh) * 2018-05-16 2024-05-21 索尼半导体解决方案公司 固态摄像器件和固态摄像装置
CN109920811A (zh) * 2019-03-26 2019-06-21 德淮半导体有限公司 图像传感器及其形成方法
CN115831989A (zh) * 2021-09-16 2023-03-21 北京弘图半导体有限公司 具有深沟隔离结构的图像传感器像素

Similar Documents

Publication Publication Date Title
US10134892B2 (en) High voltage device with low Rdson
CN203205426U (zh) 横向晶体管
KR100861213B1 (ko) 반도체 소자 및 그 제조방법
US8853862B2 (en) Contact structures for semiconductor transistors
US7928508B2 (en) Disconnected DPW structures for improving on-state performance of MOS devices
CN101743621B (zh) 具有不同掺杂的有应变的电流电极区域的晶体管
US20080290411A1 (en) Semiconductor device and method for fabricating the same
CN107564926A (zh) Cmos图像传感器及其形成方法
US9048267B2 (en) Semiconductor device
CN103178093B (zh) 高压结型场效应晶体管的结构及制备方法
JP2004014911A (ja) 半導体装置およびその製造方法
US10014406B2 (en) Semiconductor device and method of forming the same
CN104183631A (zh) 半导体器件、制造半导体器件的方法以及集成电路
CN101789437B (zh) Cmos图像传感器的像素结构及其制造方法
JP4997694B2 (ja) 半導体装置およびその製造方法
US9263345B2 (en) SOI transistors with improved source/drain structures with enhanced strain
US20200144414A1 (en) High voltage device and a method for forming the high voltage device
US10217828B1 (en) Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same
CN103456789B (zh) 用于形成结绝缘区域的自对准注入工艺
CN102956704B (zh) 准垂直功率mosfet及其形成方法
KR101868634B1 (ko) 반도체 소자의 제조 방법
CN108281436A (zh) Cmos图像传感器及其形成方法
CN105575810B (zh) 晶体管的形成方法
CN105575902A (zh) 一种半导体器件及其制造方法、电子装置
CN108666363A (zh) Ldmos器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180109

WD01 Invention patent application deemed withdrawn after publication