KR101118418B1 - 액티브 영역에서 게이트 메탈 콘택을 갖는 ｃｍｏｓ이미지센서 - Google Patents

Abstract

본 발명은 액티브 영역 상에서 게이트전극의 메탈 콘택을 이루도록 함으로써, 수광 영역의 면적을 증가시킬 수 있는 CMOS 이미지센서를 제공하기 위한 것으로, 이를 위해 본 발명은, 액티브 영역과 필드 영역을 구비한 기판; 상기 기판 상에서 상기 필드 영역과 상기 액티브 영역을 가로지르도록 배치된 게이트전극; 및 상기 액티브 영역 상부에서 상기 게이트전극과 접속된 메탈 콘택을 포함하는 CMOS 이미지센서를 제공한다.

CMOS 이미지센서, 게이트 전극, 메탈 콘택, 액티브 영역, 메탈라인.

Description

액티브 영역에서 게이트 메탈 콘택을 갖는 ＣＭＯＳ 이미지센서{CMOS IMAGE SENSOR HAVING GATE METAL CONTACT IN ACTIVE REGION}

도 1은 CMOS 이미지센서에서 이루어지는 메탈 콘택을 도시한 평면도.

도 2는 도 1을 A-A' 빙향으로 절취한 단면도이며, 도 3은 액티브 영역 상부에서 메탈 콘택이 이루어진 예를 도시한 단면도.

도 3은 액티브 영역 상부에서 메탈 콘택이 이루어진 예를 도시한 단면도.

도 4는 본 발명의 실시예에 따라 CMOS 이미지센서에서 이루어지는 메탈 콘택을 도시한 평면도.

도 5는 도 4를 B-B' 방향으로 절취한 단면도.

도 6은 도 4와 같은 메탈 콘택을 이루기 위해 종래의 필드 영역 상부에서 이루어지는 메탈 콘택을 이룰 경우를 도시한 평면도.

* 도면의 주요부분에 대한 부호의 설명 *

FIELD : 필드 영역 ACT : 액티브 영역

G : 게이트 전극 C/T : 메탈 콘택

M : 메탈라인

본 발명은 CMOS 이미지센서의 제조 방법에 관한 것으로 특히, 집적도가 증가하더라도 수광 영역의 면적을 증가시킬 수 있는 CMOS 이미지센서의 메탈 콘택 구조에 관한 것이다.

이미지센서는 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체 소자이다. 이 중에서 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이다.

반면, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하며, 화소 수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.

CMOS 이미지센서의 단위 픽셀은 3개 또는 4개의 트랜지스터와 1개의 포토다이오드를 구비한다. 예컨대, 하나의 단위화소에 4개의 트랜지스터를 포함하는 CMOS 이미지센서는 포토다이오드와, 트랜스퍼 트랜지스터와, 리셋 트랜지스터와, 드라이브 트랜지스터 및 셀렉트 트랜지스터로 이루어진다.

이들 4개의 트랜지스터는 모두 NMOS 트랜지스터이며, 전하 전송 효율을 높이 기 위해 트랜스퍼 트랜지스터와 리셋 트랜지스터는 웰에 형성되지 않아 그 문턱전압이 거의 "0"에 가까운 네이티브 트랜지스터(Native transistor)를 사용한다.

상기한 트랜지스터들은 모두 단위화소 내에 위치하므로 트랜지스터가 차지하는 면적이 감소할수록 수광 영역은 증가할 것이다.

트랜지스터의 게이트전극 물질로는 폴리실리콘을 사용하며, 게이트전극에 제어신호를 인가하기 위해서는 제어라인과 게이트전극이 접속되어야 하며, 이는 메탈 콘택을 통해 이루어진다.

도 1은 CMOS 이미지센서에서 이루어지는 메탈 콘택을 도시한 평면도이다.

도 1을 참조하면, 기판(도시하지 않음)에 필드 영역(FIELD)과 액티브 영역(ACT)이 배치되어 있다. 액티브 영역(ACT)과 교차하는 방향으로 폴리실리콘으로 이루어진 게이트전극(Poly)이 배치되어 있다. 게이트전극(Poly)은 필드 영역(FIELD) 상부에서 메탈 콘택(C/T)이 이루어지고, 메탈 콘택(C/T)을 통해 게이트전극(Poly)과 메탈라인(M)이 접속된다.

게이트전극(Ploy)은 미스얼라인 등에 의한 불량 발생을 억제하기 위해 메탈 콘택(C/T)이 이루어지는 부분은 다른 부분에 비해 그 폭이 넓다.

도 2는 도 1을 A-A' 빙향으로 절취한 단면도이며, 도 3은 액티브 영역 상부에서 메탈 콘택이 이루어진 예를 도시한 단면도이다.

도 1 및 도 2에 도시된 바와 같이, 액티브 영역(ACT) 상에서 실제 동작이 이루어지는 게이트전극(Ploy) 상으로는 메탈 콘택(C/T) 형성을 위한 콘택홀 형성 공정을 실시하지 못한다.

도 3에 도시된 바와 같이, 액티브 영역(ACT) 상에서 실제 동작이 이루어지는 게이트전극(Ploy) 상에 메탈 콘택(C/T)이 이루어질 경우에는 다음과 같은 문제점이 있기 때문이다.

첫째, 콘택홀 형성에 따라 동작이 이루어지는 게이트전극(Poly)에 가해지는 전계 분포가 달라지는 문제점이 있다.

둘째, 미스 얼라인에 의해 콘택홀이 액티브 영역(ACT)까지 연결되 경우 단락이 발생하는 문제점이 있다.

셋째, 실제 게이트전극(Poly)의 콘택 사이즈가 콘택홀의 사이즈 보다 작아서 고려하지 않은 문제점이 있다.

도 1 및 도 2와 같이 게이트전극의 콘택을 의무적으로 필드 영역 상부에서만 실시하여야 하므로, 집적도를 높이기에 가장 적합한 레이아웃을 적용하는 것이 불가능하므로, 트랜지스터의 불필요한 면적 증가를 초래하며, 이는 결국 수광 영역을 감소시키는 문제가 된다.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 액티브 영역 상에서 게이트전극의 메탈 콘택을 이루도록 함으로써, 수광 영역의 면적을 증가시킬 수 있는 CMOS 이미지센서를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 액티브 영역과 필드 영역을 구비한 기판; 상기 기판 상에서 상기 필드 영역과 상기 액티브 영역을 가로지르도록 배치된 게이트전극; 및 상기 액티브 영역 상부에서 상기 게이트전극과 접속된 메탈 콘택을 포함하는 CMOS 이미지센서를 제공한다.

0.35㎛ 이하의 디자인 룰이 적용되는 CMOS 이미지센서 제조 공정에서부터 그 형태와 구조가 기존과 달라진다. 즉, 게이트전극을 폴리실리콘의 단독 구조에서 금속 또는 금속 실리사이드 등의 금속 반응물이 적층된 구조를 사용함으로써, 전기 전도도를 높이고 있다. 따라서, 이러한 구조의 게이트전극에서는 메탈 콘택 형성에 따른 전계 분포의 변화를 무시할 수 있다.

따라서, 본 발명은 전계 효과가 동작점에 민감하게 작용하는 트랜지스터가 아닌 경우 두꺼운 폴리실리콘의 단독 구조 또는 폴리실리콘과 금속(금속 반응물)의 적층 구조의 메탈 콘택을 필드 영역이 아닌 액티브 영역에서 이루도록 한다.

이를 통해 트랜지스터의 면적을 줄여 수광 영역을 증가시킬 수 있다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.

도 4는 본 발명의 실시예에 따라 CMOS 이미지센서에서 이루어지는 메탈 콘택 을 도시한 평면도이다.

도 4를 참조하면, 기판(도시하지 않음)에 필드 영역(FIELD)과 액티브 영역(ACT)이 배치되어 있다. 액티브 영역(ACT)과 교차하는 방향으로 게이트전극(Poly)이 배치되어 있다. 게이트전극(Poly)은 액티브 영역(ACT) 상부에서 메탈 콘택(C/T)이 이루어지고, 메탈 콘택(C/T)을 통해 게이트전극(G)과 메탈라인(M)이 접속된다.

게이트전극(G)은 미스얼라인 등에 의한 불량 발생을 억제하기 위해 메탈 콘택(C/T)이 이루어지는 부분은 다른 부분에 비해 그 폭이 넓다.

도 5는 도 4를 B-B' 방향으로 절취한 단면도이며, 도 6은 도 4와 같은 메탈 콘택을 이루기 위해 종래의 필드 영역 상부에서 이루어지는 메탈 콘택을 이룰 경우를 도시한 평면도이다.

도 4 및 도 5에 도시된 바와 같이, 본 발명에서는 액티브 영역(ACT) 상에서 실제 동작이 이루어지는 게이트전극(G) 상으로 메탈 콘택(C/T) 형성을 위한 콘택홀 형성 공정을 실시하였다.

본 발명에서는 도 6에 도시된 바와 같이 특정 세대의 기술에서 임계 선폭을 특정하는 크기의 게이트전극이 아닌 트랜지스터 등에도 콘택홀을 액티브 영역에서 뚫을 수 없도록 한 규정을 무시하고, 도 4 및 도 5에 도시된 바와 같이 액티브 영역(ACT) 위에 게이트전극(G)과 접속될 콘택홀을 뚫음으로써 면적을 절약하고자 한다.

여기서, 트랜지스터의 동작의 일반적인 경우와 동일하므로, 그 동작 설명은 생략한다.

이로 인해, 몇가지 CMOS 이미지센서의 종류에 대해 대략 5% ～ 15%의 면적 절감 효과를 갖는 것을 확인할 수 있다. CMOS 이미지센서의 경우 이 수치는 바로 광감도의 증대를 의미하므로, 본 발명의 메탈 콘택을 적용할 경우 5% ～ 15%의 광감도 증가를 기대할 수 있다.

또한, 동일한 광감도를 갖게 하는 경우는 5% ～ 15% 작은 칩을 제조할 수 있어, 제조 비용을 절감할 수 있다.

CMOS 이미지센서나 CCD 등의 촬상 소자의 경우 단위화소의 크기를 고정했을 때, 예컨대 하나의 단위화소에 4개의 트랜지스터를 포함하는 경우, 2개 또는 3개에 대해 본 발명의 메탈 콘택을 적용할 수 있으므로, 이를 환산하여 면적 비율을 고려하면 최대 19%까지 면적을 줄일 수 있다.

그러나, 이후의 레이어(Layer)까지 적층하여 보면 실제로 무효화되는 영역도 존재하므로 14.7% 개선되는 것을 4가지 단위화소의 예를 통해 확인하였다. 여기서, 남는 면적을 모두 포토다이오드를 확장하는데 사용하면 필팩터(Fill facter)는 15%가 개선됨을 알 수 있다.

전술한 바와 같이 이루어지는 본 발명은, 전계 효과가 동작점에 민감하게 작용하는 트랜지스터가 아닌 경우 두꺼운 폴리실리콘의 단독 구조 또는 폴리실리콘과 금속(금속 반응물)의 적층 구조의 메탈 콘택을 필드 영역이 아닌 액티브 영역에서 이루도록 함으로써, 트랜지스터의 면적을 줄여 수광 영역을 증가시킬 수 있음을 실시예를 통해 알아보았다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 본 발명은, 트랜지스터가 차지하는 면적을 줄여 수광 영역의 면적을 증가시킴으로써, 광감도와 집적도를 증가시키는 효과가 있다.

Claims (5)

1. CMOS 이미지센서로서,

   액티브 영역과 필드 영역을 구비한 기판;

   상기 기판 상에서 상기 필드 영역과 상기 액티브 영역을 가로지르도록 배치된 게이트전극; 및

   상기 액티브 영역 상부에서 상기 게이트전극과 접속된 메탈 콘택

   을 포함하는, CMOS 이미지센서.
2. 제 1 항에 있어서,

   상기 게이트전극은 폴리실리콘과 메탈을 포함하는 물질이 적층된 구조인, CMOS 이미지센서.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 게이트전극은 상기 메탈 콘택에 비해 그 폭이 더 넓은, CMOS 이미지센서.
4. 제 1 항 또는 제 2 항에 있어서,

   상기 게이트전극은 콘택이 이루어지는 부분에서만 상기 메탈 콘택에 비해 그 폭이 더 넓은, CMOS 이미지센서.
5. 제 1 항 또는 제 2 항에 있어서,

   상기 메탈 콘택 상부에 배치되어 상기 메탈 콘택을 통해 상기 게이트전극과 전기적으로 접속되는 메탈라인을 더 포함하는, CMOS 이미지센서.

Images