JP5874778B2 - 撮像素子、撮像装置 - Google Patents
撮像素子、撮像装置 Download PDFInfo
- Publication number
- JP5874778B2 JP5874778B2 JP2014093477A JP2014093477A JP5874778B2 JP 5874778 B2 JP5874778 B2 JP 5874778B2 JP 2014093477 A JP2014093477 A JP 2014093477A JP 2014093477 A JP2014093477 A JP 2014093477A JP 5874778 B2 JP5874778 B2 JP 5874778B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- photoelectric conversion
- transistor
- imaging device
- well contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
このような固体撮像素子は、デジタルカメラ、ビデオカメラ、監視用カメラ、複写機、ファクシミリ等、多くの機器に搭載されている。
そして、このような固体撮像素子には、周辺回路も含めてCMOSプロセスで製造される、いわゆるCMOS型固体撮像素子が多く用いられている。
図20に示すように、同一の半導体基板上に、マトリックス状に配置された光電変換を行う複数の画素51、この画素51から信号を取り出す垂直信号線52、垂直選択回路53、水平選択/信号処理回路54、出力回路55とを備えている。図中56は、撮像領域である。
図21に示すように、単位画素は、光電変換素子であるフォトダイオードPD、転送トランジスタ61、リセットトランジスタ62、増幅トランジスタ63、選択トランジスタ64、垂直信号線65、浮遊容量領域CFDを備えている。
リセットトランジスタ62、転送トランジスタ61、選択トランジスタ64は、それぞれ、リセットラインRST、転送ラインTX、水平選択ラインSELに接続されており、図20の垂直選択回路53からのパルス信号により駆動される。
フォトダイオードPDは、その一端がグランドに接続されており、入射した光を光電変換により電子(或いは正孔)に変換して蓄える。フォトダイオードPDは、転送トランジスタ61を介して浮遊容量領域(フローティングディフュージョン領域)CFDに接続されており、転送ラインTXをオンにすることで、フォトダイオードPDからの電荷が浮遊容量領域CFDに転送される。
浮遊容量領域CFDは、増幅トランジスタ63のゲート電極に接続されており、さらに選択トランジスタ64を通じて垂直信号線65に接続されている。垂直信号線65には、複数の単位画素が接続されており、ある特定の垂直信号線65に接続された選択トランジスタ64をオンにすることにより、所望のフォトダイオードからの信号が出力される。垂直信号線65は、定電圧でバイアスされたトランジスタ(定電流源)66に接続されており、増幅トランジスタ63と合わせて、いわゆるソースフォロワ回路となっている。
フォトダイオードPDやトランジスタを分離するために、それらの周囲には、図示しないが、p型ウェル領域が設けられている。
この例では、多画素化に伴い、従来は画素領域の周辺のみで取っていたウェルコンタクトを、各画素でコンタクトを取るようになっている。即ち、金属配線69とp型ウェル領域とを接続するために、フォトダイオードを含む光電変換領域67の左上隅に、ウェルコンタクト68を設けている。
ここで、素子間の分離を絶縁体とp型領域とで行っている場合の図22のX−X’間の断面図を、図23に示す。図23では、上方の金属配線層は省略している。
基本的に素子間の分離は絶縁体76で行っているが、通常は、絶縁体76の下にp型領域77が形成されている。このp型領域77は、フォトダイオードの表面のp+領域74と合わせてウェルコンタクト68に接続されている。
この場合も、図23の場合と同様に、素子間分離のp型領域77とフォトダイオード上のp+領域74とが、ウェルコンタクト68に接続されている。
図23及び図24に矢印で示すように、注入された電子e−がp型領域77内を拡散して、フォトダイオードの光電変換した電子が蓄積されるn型領域73に流入することにより、暗電流となって、画質を劣化させる、という問題があった。
図21では、1つの増幅トランジスタ63に1つのフォトダイオードPDが接続された構成となっていたのに対して、図25においては、1つの増幅トランジスタ63に4つのフォトダイオードPD1,PD2,PD3,PD4が接続された構成となっている。即ち、4画素で増幅トランジスタ63等を共有する構造となっている。なお、転送トランジスタ61は、画素毎に設けられている。
図中破線80で示す範囲において、2つの画素の光電変換領域67が共通して、浮遊拡散領域FDや増幅トランジスタ63に接続されている。
ここで、画素分離領域が絶縁体とp型領域で形成された場合の図26のY−Y’間の断面図を、図27に示す。また、画素分離領域がp型領域のみで形成された場合の図26のY−Y’間の断面図を、図28に示す。
図27及び図28において、光電変換領域67の表面のp+領域74とは別に形成されたp+領域78に、ウェルコンタクト68が接続されている。各図の左側の選択トランジスタ64のn+領域79には、出力コンタクト70が接続されている。
この場合も、ウェルコンタクト68から注入された電子e−が、p型領域77を通り、フォトダイオードのn型領域73に流入することになる。
ウェルコンタクト68に接続された部分は、通常p+領域78で形成されているが、その周辺のp型領域77は若干p型不純物濃度が薄くなっている。そのため、ウェルコンタクト68から注入された電子e−は、そのまま障壁なく、図29中矢印で示すように、フォトダイオードのn型領域73に流入することとなる。
また、増幅トランジスタと選択トランジスタが同一の分離領域以内に配置され、この分離領域は絶縁体を含み、ウェルコンタクトと選択トランジスタと増幅トランジスタが同一行に配置される。
さらに、分離領域は、絶縁体の下に第1導電型の領域が形成されており、光電変換領域の間の分離領域内に、第1導電型の領域と比較して高い不純物濃度を有する、第1導電型の不純物領域を含み、ウェルコンタクト及び増幅トランジスタ、選択トランジスタと、光電変換領域との間の分離領域に、帯状に第1導電型の不純物領域が形成されている。
従って、少数キャリアの光電変換領域への流入に起因する暗電流の発生を、抑制又は防止することが可能になる。
なお、説明は以下の順序で行う。
1.本発明の概要
2.第1の実施の形態
3.第2の実施の形態
4.第3の実施の形態
5.第4の実施の形態
6.第5の実施の形態
7.第6の実施の形態
8.第7の実施の形態
具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
各画素に設けられた光電変換領域と、各画素の光電変換領域に対して設けられたトランジスタと、光電変換領域とトランジスタとを分離する、第1導電型の分離領域とを含む。
また、光電変換領域と、トランジスタと、第1導電型の分離領域とが内部に形成された、第1導電型のウェル領域を含み、第1導電型の分離領域上に形成され、第1導電型のウェル領域を一定電位に固定する電位を供給するコンタクト部を含む。
さらにまた、コンタクト部と光電変換領域との間の第1導電型の分離領域内に、第1導電型の分離領域の表面から深さ方向に延びて形成され、第1導電型の分離領域と比較して充分に高い不純物濃度を有する、第1導電型の不純物領域を含む。
各画素に設けられた光電変換領域を含む。
また、各画素の光電変換領域に対して設けられ、転送トランジスタと増幅トランジスタとを少なくとも含み、転送トランジスタ以外は複数の画素の前記光電変換領域に対して共通に形成されている、トランジスタを含む。
また、光電変換領域とトランジスタとを分離する、第1導電型の分離領域を含み、光電変換領域と、トランジスタと、第1導電型の分離領域とが内部に形成された、第1導電型のウェル領域を含む。
さらに、第1導電型の分離領域上に形成され、第1導電型のウェル領域を一定電位に固定する電位を供給するコンタクト部を含む。
さらにまた、コンタクト部と光電変換領域との間の第1導電型の分離領域内に形成された、コンタクトから注入される少数キャリアに対するバリアを含む。
このため、少数キャリアが光電変換領域に流入することを抑制又は防止することが可能になる。
従って、少数キャリアの光電変換領域への流入に起因する暗電流の発生を抑制又は防止することが可能になる。
そして、本発明の撮像装置は、上記本発明の固体撮像素子又は上記本発明の他の固体撮像素子の構成の固体撮像素子と、入射光を集光する集光光学部と、固体撮像素子で光電変換されて得られた信号を処理する信号処理部とを含む構成とする。これにより、少数キャリアの光電変換領域への流入に起因する暗電流の発生を抑制又は防止することが可能になるため、高画質な撮像装置を実現することができる。
シミュレーションを行った構造の図を、図18Aに示す。
図18Aに示すように、左のp領域と、右の高不純物濃度のp+領域とを接合した構造とした。
まず、電子をp領域に配置し、少数キャリアとして拡散をさせる。このとき、緩和時間は充分に長いと仮定する。
図18AのZ−Z’におけるポテンシャル図を、図18Bに示す。
図18Bに示すように、p領域とその右側のp+領域との間には、電子に対するポテンシャルバリアが形成される。そして、ポテンシャルバリアの大きさを0meVから75meVまで変えて、それぞれシミュレーションを行い、p+領域に電子がどのくらい入ってきたかによって、ポテンシャルバリアの効果を確認した。
図19より、ポテンシャルバリアが無い場合(0meV)の電子流入量を1としたとき、30meVでは約0.7倍、60meVでは約0.5倍に、電子の流入が抑えられている。
Ei−Efp=kBTln(NA/ni) (1)
ここで、EiはSiの真性準位、Efpはp型Siの擬フェルミ準位、kBはボルツマン定数、Tは温度(K)、NAは不純物密度、niはSiの真性密度を、それぞれ示す。
この結果と図19の結果とを合わせると、p+領域の濃度を1桁増加させることにより、そこに流入する電子の量を約半分に減少させることができることがわかる。
第1導電型の分離領域と比較して低いポテンシャルを有する領域をバリアとして形成した構成においても、同様に、ポテンシャルバリアの大きさに対応して、流入する電子の量を減少させることができる。
続いて、本発明の具体的な実施の形態を説明する。
本発明の第1の実施の形態の固体撮像素子の概略構成図(要部の平面図)を、図1に示す。図1は、固体撮像素子の撮像領域の一部(縦2画素×横4画素)の平面図を示している。
なお、固体撮像素子の全体構成は、図20に示した構成と同様とすることができる。
これら3つのトランジスタ12,13,14の2つの組同士の中間の位置に、ウェルコンタクト18が形成されている。
画素の光電変換領域17は、転送トランジスタ11の転送ゲートTGを介して、フローティングディフュージョン領域(浮遊拡散領域)FDに接続されている。フローティングディフュージョン領域FDは、破線で示す配線により、増幅トランジスタ13のゲート及びリセットトランジスタ12のn+領域6に接続されている。
そして、左右にある2つの画素の光電変換領域17が共通して、フローティングディフュージョン領域FD、増幅トランジスタ13、リセットトランジスタ12に接続されている。
リセットトランジスタ12は、フローティングディフュージョン領域FD内の電荷を排出して、フローティングディフュージョン領域FDをリセットする。
増幅トランジスタ13は、そのゲートがフローティングディフュージョン領域FDに接続されており、フローティングディフュージョン領域FD内の電荷の量に対応して、信号電圧を増幅する。
選択トランジスタ14は、選択ラインSELからの電圧供給でオン状態となったときに、増幅トランジスタ13で増幅した信号電圧を、垂直信号線15に送る。
図2に示すように、光電変換素子であるフォトダイオードPD1,PD2、転送トランジスタ11、リセットトランジスタ12、増幅トランジスタ13、選択トランジスタ14、垂直信号線15、浮遊容量領域CFDを備えている。
リセットトランジスタ12、転送トランジスタ11、選択トランジスタ14は、それぞれ、リセットラインRST、転送ラインTX、水平選択ラインSELに接続され、例えば、図示しない垂直選択回路(図20を参照)からのパルス信号により駆動される。
フォトダイオードPDは、その一端がグランドに接続されており、入射した光を光電変換により電子(或いは正孔)に変換して蓄える。フォトダイオードPD1、PD2は、転送トランジスタ11を介して浮遊容量領域(フローティングディフュージョン領域)CFDに接続されている。そして、転送ラインTXをオンにすることにより、フォトダイオードPD1,PD2からの電荷が浮遊容量領域CFDに転送される。
浮遊容量領域CFDは、増幅トランジスタ13のゲート電極に接続されており、さらに選択トランジスタ14を通じて垂直信号線15に接続されている。垂直信号線15には、複数の単位画素が接続されており、ある特定の垂直信号線15に接続された選択トランジスタ14をオンにすることにより、所望のフォトダイオードからの信号が出力される。垂直信号線15は、定電圧でバイアスされたトランジスタ(定電流源)16に接続されており、増幅トランジスタ13と合わせて、いわゆるソースフォロワ回路となっている。
具体的には、上の行の画素の光電変換領域17及び下の行の画素の光電変換領域17と、ウェルコンタクト18及び3つのトランジスタ12,13,14との間に、横方向に帯状にp+領域21が形成されている。即ち、3つのトランジスタ12,13,14のn+領域6とウェルコンタクト18を囲むパターンとした平面パターンで、p+領域21が形成されている。
さらに、リセットトランジスタ12のn+領域6とウェルコンタクト18との間を通るパターンで、帯状の部分と垂直な縦方向のパターンとした平面パターンで、p+領域21が形成されている。
このp+領域21を形成することにより、画素の光電変換領域17とウェルコンタクト18との間にバリアを形成して、電子が光電変換領域17に流入することを抑制することができる。
そこで、本実施の形態では、図1及び図3に示すように、ウェルコンタクト18の周囲のうち、選択トランジスタ14のn+領域6の側(図1中左側)には、バリアとなるp+領域21を形成していない。この選択トランジスタ14のn+領域6は、図2の回路構成図に示すように、垂直信号線15に接続されている。
これにより、垂直信号線15に接続された、選択トランジスタ14のn+領域6に、電子を捨てることができるようにしている。
これは、ウェルコンタクト18のリセットトランジスタ12側にあるn+領域6は、フローティングディフュージョン領域FDに接続されており、発生した電子が暗電流として検出される可能性があるからである。
一方、垂直信号線15は、出力バッファの後段にあるため、少数の電子が流入しても、影響が少ない。
このとき、充分なバリアを構成するために、p型の分離領域5の不純物濃度とp+型領域21の不純物濃度との差は5〜100倍程度であることが望ましい。
このように、p+型領域21は、p型の分離領域5と比較して充分に高い不純物濃度を有する構成とする。
図4に示すように、半導体基板1上に形成された、不純物濃度の薄いp型ウェル領域2内に、光電変換領域17と、トランジスタのn+領域6と、p型の分離領域5とが形成されている。
p型の分離領域5の上に、コンタクト部として、ウェルコンタクト18が形成されている。そして、このウェルコンタクト18を通じて電位を供給することにより、p型ウェル領域2を一定電位に固定することができる。p型の分離領域5のウェルコンタクト18の下の部分には、コンタクト抵抗を低減するためのp+領域7が形成されている。
このバリアとなるp+領域21は、光電変換領域17への電子の流入を防ぐために、p型の分離領域5の表面から深さ方向に延びて、ある程度深くまで形成されている。バリアとなるp+領域21の深さは、各領域の構成(サイズ、レイアウト等)にもよるが、100nmから1μm程度で形成することができる。
また、選択トランジスタ14のn+領域6上に、垂直信号線15と接続されるコンタクト20が形成されている。
なお、図4では、p型の分離領域5と同じ深さまで、バリアとなるp+領域21を形成しているが、必ずしもこれらの領域5,21が同じ深さではなくてもよく、一方の領域が他方の領域と比較して、深くても、浅くても、どちらでも構わない。
図5に示すように、ウェルコンタクト18の下のp+領域7と、フローティングディフュージョン領域FDに接続された、リセットトランジスタ12のn+領域6との間に、バリアとなるp+領域21が形成されている。これにより、p+領域21でブロックされて、ウェルコンタクト18で発生した電子e−がフローティングディフュージョン領域FDに流れ込むことがない。
この図5の断面におけるエネルギーバンド図を、図6に示す。
本実施の形態では、ウェルコンタクト18と光電変換領域17の間に、バリアとなるp+領域21を形成しているため、ウェルコンタクト18から注入された少数キャリアである電子e−が、バリアによって、光電変換領域17に注入されにくくなる。そして、この電子e−は、バリアが形成されていない側にある、垂直信号線15に接続されたn+領域6に排出されることとなる。
後者の形成方法の場合には、それぞれのp+領域21の濃度は、同一であっても、若干異なっていても、どちらでも構わない。
本発明の第2の実施の形態の固体撮像素子の概略構成図(要部の平面図)を、図7に示す。また、図7のウェルコンタクト付近の拡大図を、図8に示す。
即ち、第1の実施の形態ではp+領域21が形成されていた、リセットトランジスタ12のn+領域6とウェルコンタクト18との間には、p+領域21が形成されていない。
これにより、図8に矢印で示すように、ウェルコンタクト18から発生した電子e−がウェルコンタクト18の左右両側のn+領域6に流れる。
その他の構成は、図1〜図5に示した第1の実施の形態と同様であるので、同一符号を付して、重複説明を省略する。
しかし、フローティングディフージョン領域FDは、読み出す前にリセット動作が入るために、電子が流入する影響は、光電変換領域17程は大きくない。
これにより、製造工程を簡略化することや、マスクを形成しやすくすることが、可能になる。特に、多画素化が進んで画素間の間隔が短くなると、バリアとなるp+領域21の幅も狭くなり、複雑な形状のマスクを形成することが難しくなるため、本実施の形態の構成が有効になる。
本発明の第3の実施の形態の固体撮像素子の概略構成図(要部の平面図)を、図9に示す。また、図9のC−C’間の断面図を、図10に示す。
即ち、第1の実施の形態では3つのトランジスタ12,13,14を連続した1組に配置していたのに対して、本実施の形態では、図9に示すように、リセットトランジスタ12を他の2つのトランジスタ13,14とは独立して配置している。さらに、リセットトランジスタ12及び増幅トランジスタ13の2つのn+型領域6のうち、それぞれの電源ライン(VDD)に接続されたn+型領域6が、ウェルコンタクト18の側に配置されている。
また、本実施の形態では、各行の画素について、各行の画素の光電変換領域17の上側のリセットトランジスタ12と、各行の画素の光電変換領域17の下側の増幅トランジスタ13及び選択トランジスタ14を接続している。そのため、破線で示す配線の位置が、第1の実施の形態の図1とは異なっている。
そして、バリアとなるp+領域21は、図7に示した第2の実施の形態と同様に、ウェルコンタクト18と光電変換領域17との間のみに、横方向の帯状の平面パターンに形成している。
その他の構成は、図7及び図8に示した第2の実施の形態と同様であるので、同一符号を付して、重複説明を省略する。
従って、ウェルコンタクト18から注入された電子は、フローティングディフュージョン領域FDには流れ込まないので、第2の実施の形態に比べて、より暗電流を低減することができる。
本発明の第4の実施の形態の固体撮像素子の概略構成図(要部の平面図)を、図11に示す。また、図11のD−D’間の断面図を、図12に示す。
本実施の形態でも、第3の実施の形態と同様に、ウェルコンタクト18と光電変換領域17との間のみ、横方向の帯状の平面パターンに、バリアとなるp+領域21を形成している。
その他の構成は、図9及び図10に示した第3の実施の形態と同様であるので、同一符号を付して、重複説明を省略する。
これに対して、第1の実施の形態と同様に、3つのトランジスタ12,13,14が一組に形成された構成としても良い。
これに対して、第1の実施の形態と同様に、ウェルコンタクト18の左右の側のうちの一方の側のみにバリアとなるp+領域21を形成して、他方の側の電源に接続されたn+領域6にのみ電子を排出する構成としても良い。
これに対して、第1の実施の形態及び第2の実施の形態のトランジスタの配置等、その他のトランジスタとしても良い。
本発明の第5の実施の形態の固体撮像素子の概略構成図(要部の平面図)を、図13に示す。また、図13のE−E’間の断面図を、図14に示す。
そして、絶縁体8を形成していない部分に、ウェルコンタクト18を囲って、横方向に帯状に、バリアとなるp+領域21を形成している。
ウェルコンタクト18からの電子は、バリアとなるp+領域21によって光電変換領域17へ流れることが抑制されるので、ウェルコンタクト18の左右のn+領域6に排出される。
また、光電変換領域17から離して、p+領域21を配置できるため、暗電流をより低減することができる。
その他の構成(絶縁体8及びp+領域21以外の構成)は、図11及び図12に示した第4の実施の形態と同様であるので、同一符号を付して、重複説明を省略する。
これに対して、例えば、p型の分離領域5のうち、絶縁体8に接する部分(表面部分)に、さらにp+領域を形成することにより、半導体の絶縁体8との界面付近における界面準位の影響(暗電流等)を抑制するようにしてもよい。
本発明の第6の実施の形態の固体撮像素子の概略構成図(要部の平面図)を、図15に示す。また、図15の構成の一部を変更した構成を、図16に示す。
これに対して、本実施の形態においては、p型の分離領域5と光電変換領域17との境界よりも内側の分離領域5に、n型の不純物を注入することにより、分離領域5よりも相対的なポテンシャルを低減して、電子に対するバリアを形成する。
例えば、分離領域5の不純物濃度を5×1018cm−3程度とした場合、4×1018cm−3程度のn型不純物を注入することにより、ウェルコンタクト18の周囲と光電変換領域17の周辺のp型の分離領域5との間に、5倍程度の濃度差を作り、バリアを形成することができる。
このn型不純物注入は、トランジスタのチャネル部に対して行われる、しきい値調整の不純物注入と兼ねれば、工程を増加することなく、実現することができる。
これにより、帯状の領域23を周囲の分離領域5よりもポテンシャルを低減させることができるので、ウェルコンタクト18からの電子を、左右両側のn+領域6に排出することができる。
これにより、領域24を周囲の分離領域5よりもポテンシャルを低減させることができるので、ウェルコンタクト18からの電子を、左側のn+領域6のみに排出することができる。
なお、ウェルコンタクト18の左側のどこまでn型不純物を注入するかは、図16には示されていない。例えば、図1と同じレイアウトの場合には、選択トランジスタ14のゲートのウェルコンタクト18側の縁や、このゲートの下付近まで注入すれば充分である。
例えば、p型の分離領域内のウェルコンタクトと光電変換領域との間に、絶縁体によるバリアを形成することや、他の部分と含有元素が異なることによりバンドギャップが大きく異なる領域によるバリアを形成することも、可能である。
本発明では、1個の画素毎にそれぞれのトランジスタを設けた構成にも、同様に適用することが可能である。
ただし、この構成では、ウェルコンタクトと光電変換領域との距離が比較的近いため、バリアとなるp+領域を形成できるように、画素の平面レイアウトを工夫することが望ましい。
例えば、図22の構成では、ウェルコンタクト68が光電変換領域67にかなり近いので、これらの間にp+領域を形成することが難しい。そこで、絶縁体の分離領域でウェルコンタクトの下のp+領域と光電変換領域とを分離した構成(前記特許文献1の図14を参照)を採用して、さらに第4の実施の形態と同様に、絶縁体の分離領域の下にバリアとなるp+領域を形成すれば良い。また、ウェルコンタクトと光電変換領域との間隔を図22の構成よりも拡げて、これらの間にバリアとなるp+領域を形成できるようにしてもよい。
図22の構成のように、光電変換領域の角にウェルコンタクトがある場合には、例えば、ウェルコンタクトと光電変換領域との間に、L字形状の平面パターンで、バリアとなるp+領域を形成する。
本発明は、各画素に4つのトランジスタを設けた構成に限定されず、各画素に2つのトランジスタ又は3つのトランジスタを設けた構成をも含む。少なくとも、転送トランジスタと増幅トランジスタとを設ければよい。そして、転送トランジスタは各画素に設けて、転送トランジスタ以外のトランジスタ、即ち、増幅トランジスタ等は複数の画素に対して共通にしてもよい。
本発明は、導電型を逆にして、第1導電型をn型として、第2導電型をp型とした構成も含む。この構成では、光電変換領域の電荷蓄積領域がp型となり、ウェルコンタクトの周囲にn型の分離領域を形成して、ウェルコンタクトと光電変換領域との間にn+領域を設けることによって、バリアを形成する。
また、本発明において、半導体基板及びウェル領域等、固体撮像素子を形成する半導体材料としては、通常用いられるシリコンに限らず、他の半導体材料も使用することが可能である。
本発明の第7の実施の形態の撮像装置の概略構成図(ブロック図)を、図17に示す。
レンズ系41は、入射光を集光する集光光学系の一形態である。
DSP(ディジタル・シグナル・プロセッサ)43は、固体撮像素子42で光電変換された信号を処理する信号処理部の一形態である。
固体撮像素子42としては、上述した各実施の形態の固体撮像素子のように、本発明の構成の固体撮像素子を用いる。
例えば、固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
本発明の撮像装置は、例えば、カメラや撮像機能を有する携帯機器等、各種の撮像装置に適用することができる。また、「撮像」の広義の意味として、指紋検出装置等も含む。
Claims (4)
- 複数の光電変換領域と、
少なくとも2つの前記光電変換領域で共有されたフローティングディフュージョン、増幅トランジスタ、選択トランジスタ、リセットトランジスタと、
前記複数の光電変換領域、前記増幅トランジスタ、前記選択トランジスタ、前記リセットトランジスタ、分離領域が、内部に形成された第1導電型のウェル領域と、
前記第1導電型のウェル領域に所定の電位を与えるウェルコンタクトと、
を備え、
前記増幅トランジスタと前記選択トランジスタが同一の前記分離領域以内に配置され、
前記分離領域は絶縁体を含み、
前記ウェルコンタクトと前記選択トランジスタと前記増幅トランジスタが同一行に配置され、
前記分離領域は、前記絶縁体の下に第1導電型の領域が形成されており、
前記光電変換領域の間の前記分離領域内に、前記第1導電型の領域と比較して高い不純物濃度を有する、第1導電型の不純物領域を含み、
前記ウェルコンタクト及び前記増幅トランジスタ、前記選択トランジスタと、前記光電変換領域との間の前記分離領域に、帯状に前記第1導電型の不純物領域が形成されている
撮像素子。 - 前記2つの前記光電変換領域に隣接してそれぞれ転送ゲートが配置され、前記フローティングディフュージョンは前記転送ゲートの間に配置されている請求項1に記載の撮像素子。
- 前記増幅トランジスタと前記リセットトランジスタは、同一の画素電源に接続されている、請求項1又は請求項2に記載の撮像素子。
- 請求項1〜請求項3のいずれか1項に記載の撮像素子と、
入射光を集光する集光光学部と、
前記撮像素子で光電変換されて得られた信号を処理する信号処理部とを含む
撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014093477A JP5874778B2 (ja) | 2014-04-30 | 2014-04-30 | 撮像素子、撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014093477A JP5874778B2 (ja) | 2014-04-30 | 2014-04-30 | 撮像素子、撮像装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010075400A Division JP5538976B2 (ja) | 2010-03-29 | 2010-03-29 | 固体撮像素子、撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014170956A JP2014170956A (ja) | 2014-09-18 |
JP5874778B2 true JP5874778B2 (ja) | 2016-03-02 |
Family
ID=51693078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014093477A Active JP5874778B2 (ja) | 2014-04-30 | 2014-04-30 | 撮像素子、撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5874778B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4282049B2 (ja) * | 2002-02-28 | 2009-06-17 | キヤノン株式会社 | 半導体装置、光電変換装置及びカメラ |
JP2006073736A (ja) * | 2004-09-01 | 2006-03-16 | Canon Inc | 光電変換装置、固体撮像装置及び固体撮像システム |
JP4916101B2 (ja) * | 2004-09-01 | 2012-04-11 | キヤノン株式会社 | 光電変換装置、固体撮像装置及び固体撮像システム |
JP2007095917A (ja) * | 2005-09-28 | 2007-04-12 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
JP2009026984A (ja) * | 2007-07-20 | 2009-02-05 | Nikon Corp | 固体撮像素子 |
JP5538976B2 (ja) * | 2010-03-29 | 2014-07-02 | ソニー株式会社 | 固体撮像素子、撮像装置 |
-
2014
- 2014-04-30 JP JP2014093477A patent/JP5874778B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014170956A (ja) | 2014-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5538976B2 (ja) | 固体撮像素子、撮像装置 | |
US11315976B2 (en) | Solid-state imaging device, manufacturing method of solid-state imaging device and electronic apparatus | |
JP5864990B2 (ja) | 固体撮像装置およびカメラ | |
JP5723094B2 (ja) | 固体撮像装置およびカメラ | |
US9094624B2 (en) | Solid-state imaging apparatus and camera | |
JP2016032053A (ja) | 撮像装置、および、撮像システム | |
US20140307151A1 (en) | Solid-state image sensor and camera | |
JP2011129633A (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
JP5241886B2 (ja) | 光電変換装置及びそれを用いた撮像システム | |
JP5874778B2 (ja) | 撮像素子、撮像装置 | |
JP6029698B2 (ja) | 光電変換装置及びそれを用いた撮像システム | |
JP5701344B2 (ja) | 光電変換装置及びそれを用いた撮像システム | |
JP5501503B2 (ja) | 光電変換装置及びそれを用いた撮像システム | |
JP6178835B2 (ja) | 固体撮像装置およびカメラ | |
JP2014123770A (ja) | 光電変換装置及びそれを用いた撮像システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160104 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5874778 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |