JP2008010502A - 固体撮像装置、およびその製造方法 - Google Patents
固体撮像装置、およびその製造方法 Download PDFInfo
- Publication number
- JP2008010502A JP2008010502A JP2006176980A JP2006176980A JP2008010502A JP 2008010502 A JP2008010502 A JP 2008010502A JP 2006176980 A JP2006176980 A JP 2006176980A JP 2006176980 A JP2006176980 A JP 2006176980A JP 2008010502 A JP2008010502 A JP 2008010502A
- Authority
- JP
- Japan
- Prior art keywords
- imaging device
- solid
- state imaging
- photoelectric conversion
- transfer gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 238000006243 chemical reaction Methods 0.000 claims abstract description 50
- 238000005468 ion implantation Methods 0.000 claims description 29
- 238000003860 storage Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 10
- 238000007599 discharging Methods 0.000 claims description 5
- 238000009825 accumulation Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】 縦型オーバーフロードレインを設けることなく、露光開始タイミングの制約が少ない固体撮像装置を提供する
【解決手段】 本発明の固体撮像装置は、下記要件を備えた単位画素を受光面上に複数配列する。まず、埋め込み型の受光素子は、入射光に応じて信号電荷を生成して蓄積する第1導電型の光電変換領域と、光電変換領域の上層に設けられて表面空乏化を阻止する第2導電型の表面領域とを有する。画素出力回路は、信号電荷を取り込んで、画像信号を走査出力する。転送ゲートは、受光素子から画素出力回路へ信号電荷を転送する。排出ゲートは、受光素子から信号電荷を排出する。上記の素子構成において、表面領域の端位置を光電変換領域の端位置からずらして転送ゲートおよび排出ゲートから遠ざける。
【選択図】 図3
【解決手段】 本発明の固体撮像装置は、下記要件を備えた単位画素を受光面上に複数配列する。まず、埋め込み型の受光素子は、入射光に応じて信号電荷を生成して蓄積する第1導電型の光電変換領域と、光電変換領域の上層に設けられて表面空乏化を阻止する第2導電型の表面領域とを有する。画素出力回路は、信号電荷を取り込んで、画像信号を走査出力する。転送ゲートは、受光素子から画素出力回路へ信号電荷を転送する。排出ゲートは、受光素子から信号電荷を排出する。上記の素子構成において、表面領域の端位置を光電変換領域の端位置からずらして転送ゲートおよび排出ゲートから遠ざける。
【選択図】 図3
Description
本発明は、固体撮像装置、およびその製造方法に関する。
従来、受光素子を受光面に配列して画像信号を生成する固体撮像装置が知られている。
さらに、下記の特許文献1〜3には、受光面上の個々の受光素子について電荷蓄積期間を一律に揃えて、電子シャッタ制御を行う機能(グローバルシャッタ機能)を備えた固体撮像装置が開示されている。
特許文献1には、縦型オーバーフロードレイン構造の受光素子と、画素単位に信号電荷を一時格納する格納部とを備えた固体撮像装置が開示される。この構成では、全画素の不要電荷を受光面の深さ方向に排出してリセットした後、所定の電荷蓄積期間の経過を待って全画素の信号電荷を格納部に同時転送する。その後、格納部から信号電荷を走査順に出力することによって、グローバルシャッタ機能が実現する。
また、特許文献2および特許文献3には、格納部などを経由して受光素子の不要電荷を排出することで、全画素を一律にリセットする構成が開示されている。この全画素の同時リセットと、全画素の信号電荷を格納部に同時転送する動作によって、グローバルシャッタ機能を実現することができる。
なお、下記の特許文献4には、受光素子の信号電荷を読み出す転送ゲートの下に、受光素子の一部をくい込むように形成する技術が開示されている。
米国特許第5,986,297号明細書
特開2003−333431号公報
特開2004−111590号公報
特開平11−126893号公報
さらに、下記の特許文献1〜3には、受光面上の個々の受光素子について電荷蓄積期間を一律に揃えて、電子シャッタ制御を行う機能(グローバルシャッタ機能)を備えた固体撮像装置が開示されている。
特許文献1には、縦型オーバーフロードレイン構造の受光素子と、画素単位に信号電荷を一時格納する格納部とを備えた固体撮像装置が開示される。この構成では、全画素の不要電荷を受光面の深さ方向に排出してリセットした後、所定の電荷蓄積期間の経過を待って全画素の信号電荷を格納部に同時転送する。その後、格納部から信号電荷を走査順に出力することによって、グローバルシャッタ機能が実現する。
また、特許文献2および特許文献3には、格納部などを経由して受光素子の不要電荷を排出することで、全画素を一律にリセットする構成が開示されている。この全画素の同時リセットと、全画素の信号電荷を格納部に同時転送する動作によって、グローバルシャッタ機能を実現することができる。
なお、下記の特許文献4には、受光素子の信号電荷を読み出す転送ゲートの下に、受光素子の一部をくい込むように形成する技術が開示されている。
特許文献1で採用される縦型オーバーフロードレインの駆動には、15〜20V程度の高い電圧が必要となる。そのため、5V程度の低い電圧で駆動する固体撮像装置では、受光素子の電荷排出に縦型オーバーフロードレインを採用することが難しい。なお、特許文献1には、横型オーバーフロードレインについても言及されているが、具体的な素子構造について開示がない。
また、特許文献2および特許文献3では、格納部を経由して全画素の信号電荷を排出する。そのため、前回撮影分の信号電荷を格納部に保持している期間は、全画素をリセットすることができず、次回の露光開始タイミングが制約されるという問題点があった。
本発明は、上記問題点に鑑みて、縦型オーバーフロードレインを設けることなく、露光開始タイミングの制約が少ない固体撮像装置を提供することを目的とする。
また、本発明は、信号電荷の転送効率および排出効率の両方を高めた固体撮像装置を、簡易な工程で製造することを目的とする。
また、本発明は、信号電荷の転送効率および排出効率の両方を高めた固体撮像装置を、簡易な工程で製造することを目的とする。
《1》 本発明の固体撮像装置は、受光面上に単位画素を複数配列してなる固体撮像装置であって、単位画素が、埋め込み型の受光素子、画素出力回路、転送ゲート、および排出ゲートを備える。
この埋め込み型の受光素子は、入射光に応じて信号電荷を生成して蓄積する第1導電型の光電変換領域と、光電変換領域の上層に設けられて表面空乏化を阻止する第2導電型の表面領域とを備える。
画素出力回路は、信号電荷を取り込んで、画像信号を走査出力する。
転送ゲートは、受光素子から画素出力回路へ信号電荷を転送する。
排出ゲートは、受光素子から信号電荷を排出する。
上記の素子構成において、光電変換領域の端位置は表面領域の端位置よりも転送ゲート側にずれている。さらに、光電変換領域の端位置は表面領域の端位置よりも排出ゲート側にずれている。
《2》 なお好ましくは、受光素子の区域の1辺に対して、転送ゲートおよび排出ゲートを配置する。
《3》 また好ましくは、受光素子の区域の平行しない2辺に対して、転送ゲートと排出ゲートを片方ずつ配置する。
《4》 なお好ましくは、表面領域の端位置は、転送ゲートおよび排出ゲートの端位置と略一致する。一方、光電変換領域の端位置は、転送ゲートおよび排出ゲートの下にくい込む。
《5》 また好ましくは、光電変換領域の端位置は、転送ゲートおよび排出ゲートの端位置と略一致する。一方、表面領域の端位置と、転送ゲートおよび排出ゲートの端位置とを離す。
《6》 なお好ましくは、画素出力回路は、転送ゲートによって転送された信号電荷を一旦保持する格納部と、格納部の信号電荷に基づいて画像信号を走査出力する出力回路とを備える。
《7》 本発明の製造方法は、《1》ないし《6》のいずれか1項に記載の固体撮像装置を製造する製造方法である。この製造方法では、転送ゲートおよび排出ゲートをマスクとして受光素子のイオン注入を行うことにより、両ゲートと受光素子とのセルフアライメントをとる。すなわち、受光素子は自己整合的に形成される。この工程において、光電変換領域のイオン注入角度と、表面領域のイオン注入角度とを変えることによって、光電変換領域と表面領域の端位置をずらす。
《8》 本発明の別の製造方法は、《2》に記載の固体撮像装置を製造する製造方法である。この製造方法では、転送ゲートおよび排出ゲートをマスクとして受光素子のイオン注入を行うことにより、両ゲートと受光素子とのセルフアライメントをとる。すなわち、受光素子は自己整合的に形成される。この工程において、両ゲートを配置する1辺と略直交する平面に沿って、光電変換領域と表面領域のイオン注入の傾きを変える。この傾き変化によって、光電変換領域の端位置を、表面領域の端位置よりも転送ゲート側および排出ゲート側にずらす。
《9》 本発明の別の製造方法は、《3》に記載の固体撮像装置を製造する製造方法である。この製造方法では、転送ゲートおよび排出ゲートをマスクとして受光素子のイオン注入を行うことにより、両ゲートと受光素子とのセルフアライメントをとる。すなわち、受光素子は自己整合的に形成される。この工程では、両ゲートを配置する2辺またはその延長線が成す180度以下の角を分割する直線方向を設定する。そして、この直線方向に沿って、前記光電変換領域と前記表面領域でイオン注入の傾きを変える。この傾き変化によって、光電変換領域の端位置を、表面領域の端位置よりも転送ゲート側および排出ゲート側にずらす。
この埋め込み型の受光素子は、入射光に応じて信号電荷を生成して蓄積する第1導電型の光電変換領域と、光電変換領域の上層に設けられて表面空乏化を阻止する第2導電型の表面領域とを備える。
画素出力回路は、信号電荷を取り込んで、画像信号を走査出力する。
転送ゲートは、受光素子から画素出力回路へ信号電荷を転送する。
排出ゲートは、受光素子から信号電荷を排出する。
上記の素子構成において、光電変換領域の端位置は表面領域の端位置よりも転送ゲート側にずれている。さらに、光電変換領域の端位置は表面領域の端位置よりも排出ゲート側にずれている。
《2》 なお好ましくは、受光素子の区域の1辺に対して、転送ゲートおよび排出ゲートを配置する。
《3》 また好ましくは、受光素子の区域の平行しない2辺に対して、転送ゲートと排出ゲートを片方ずつ配置する。
《4》 なお好ましくは、表面領域の端位置は、転送ゲートおよび排出ゲートの端位置と略一致する。一方、光電変換領域の端位置は、転送ゲートおよび排出ゲートの下にくい込む。
《5》 また好ましくは、光電変換領域の端位置は、転送ゲートおよび排出ゲートの端位置と略一致する。一方、表面領域の端位置と、転送ゲートおよび排出ゲートの端位置とを離す。
《6》 なお好ましくは、画素出力回路は、転送ゲートによって転送された信号電荷を一旦保持する格納部と、格納部の信号電荷に基づいて画像信号を走査出力する出力回路とを備える。
《7》 本発明の製造方法は、《1》ないし《6》のいずれか1項に記載の固体撮像装置を製造する製造方法である。この製造方法では、転送ゲートおよび排出ゲートをマスクとして受光素子のイオン注入を行うことにより、両ゲートと受光素子とのセルフアライメントをとる。すなわち、受光素子は自己整合的に形成される。この工程において、光電変換領域のイオン注入角度と、表面領域のイオン注入角度とを変えることによって、光電変換領域と表面領域の端位置をずらす。
《8》 本発明の別の製造方法は、《2》に記載の固体撮像装置を製造する製造方法である。この製造方法では、転送ゲートおよび排出ゲートをマスクとして受光素子のイオン注入を行うことにより、両ゲートと受光素子とのセルフアライメントをとる。すなわち、受光素子は自己整合的に形成される。この工程において、両ゲートを配置する1辺と略直交する平面に沿って、光電変換領域と表面領域のイオン注入の傾きを変える。この傾き変化によって、光電変換領域の端位置を、表面領域の端位置よりも転送ゲート側および排出ゲート側にずらす。
《9》 本発明の別の製造方法は、《3》に記載の固体撮像装置を製造する製造方法である。この製造方法では、転送ゲートおよび排出ゲートをマスクとして受光素子のイオン注入を行うことにより、両ゲートと受光素子とのセルフアライメントをとる。すなわち、受光素子は自己整合的に形成される。この工程では、両ゲートを配置する2辺またはその延長線が成す180度以下の角を分割する直線方向を設定する。そして、この直線方向に沿って、前記光電変換領域と前記表面領域でイオン注入の傾きを変える。この傾き変化によって、光電変換領域の端位置を、表面領域の端位置よりも転送ゲート側および排出ゲート側にずらす。
本発明は、縦型オーバーフロードレインを設けることなく、露光開始タイミングの制約が少ない固体撮像装置を実現することができる。
また、本発明の製造方法では、少なくとも2箇所のバイパス領域(後述)を比較的少ない工程数で製造することができる。
また、本発明の製造方法では、少なくとも2箇所のバイパス領域(後述)を比較的少ない工程数で製造することができる。
《第1実施形態》
図1は、本実施形態の固体撮像装置100の概略構成を示す図である。
図1において、固体撮像装置100は、受光面に単位画素20を画素配列した撮像部30を備える。これらの単位画素20には、垂直制御線32を介して、垂直走査回路31から駆動パルス(φOFG、φTG、φRSG等)が供給される。また、単位画素20は、列単位に垂直信号線21に接続される。この垂直信号線21は画素電流源22にそれぞれ接続される。
図1は、本実施形態の固体撮像装置100の概略構成を示す図である。
図1において、固体撮像装置100は、受光面に単位画素20を画素配列した撮像部30を備える。これらの単位画素20には、垂直制御線32を介して、垂直走査回路31から駆動パルス(φOFG、φTG、φRSG等)が供給される。また、単位画素20は、列単位に垂直信号線21に接続される。この垂直信号線21は画素電流源22にそれぞれ接続される。
一方、単位画素20から垂直信号線21に対して時分割に出力されるノイズ出力と信号出力は、列アンプ23を介して、CDS回路24(相関二重サンプリング回路)に順次に入力される。このCDS回路24は、両出力の差分をとって真の信号出力を生成する。この真の信号出力は、水平走査回路33からの駆動パルスにより水平走査され、水平信号線25に順次出力される。この水平信号線25の信号出力は、出力アンプ26を介して出力端子27に出力する。
図2は、上述した単位画素20の等価回路を示す図である。
図2において、単位画素20には、埋め込み型のフォトダイオード(PD)1が設けられる。このフォトダイオード1は、駆動パルスφOFGでゲート制御される排出ゲート(OFG)2を介して、オーバーフロードレイン3に接続される。このオーバーフロードレイン3は電位VDDに接続される。また、フォトダイオード1は、駆動パルスφTGでゲート制御される転送ゲート(TG)4を介して、格納部5に接続される。この格納部5は、駆動パルスφSGが印加される蓄積ゲート6を介して電位制御が成される。この格納部5は、駆動パルスφROGでゲート制御される読み出しゲート(ROG)7を介して、フローティングディフュージョン(FD)8に接続される。このフローティングディフュージョン8の電位は、増幅トランジスタ11のゲートに印加される。また、フローティングディフュージョン8は、駆動パルスφRESでゲート制御されるリセットトランジスタ13を介して、電位VDDに接続される。増幅トランジスタ11のソースは、駆動パルスφSELでゲート制御される選択トランジスタ12を介して、垂直信号線21に接続される。なお、その他の構成は図1と同じため、ここでの重複説明を省略する。
図2において、単位画素20には、埋め込み型のフォトダイオード(PD)1が設けられる。このフォトダイオード1は、駆動パルスφOFGでゲート制御される排出ゲート(OFG)2を介して、オーバーフロードレイン3に接続される。このオーバーフロードレイン3は電位VDDに接続される。また、フォトダイオード1は、駆動パルスφTGでゲート制御される転送ゲート(TG)4を介して、格納部5に接続される。この格納部5は、駆動パルスφSGが印加される蓄積ゲート6を介して電位制御が成される。この格納部5は、駆動パルスφROGでゲート制御される読み出しゲート(ROG)7を介して、フローティングディフュージョン(FD)8に接続される。このフローティングディフュージョン8の電位は、増幅トランジスタ11のゲートに印加される。また、フローティングディフュージョン8は、駆動パルスφRESでゲート制御されるリセットトランジスタ13を介して、電位VDDに接続される。増幅トランジスタ11のソースは、駆動パルスφSELでゲート制御される選択トランジスタ12を介して、垂直信号線21に接続される。なお、その他の構成は図1と同じため、ここでの重複説明を省略する。
図3は、単位画素20の素子パターンの一部を示す上面図である。図4は、図3に示す切断線(A′−A,B−B′,C−C′)に沿った断面図である。
これらの図において、固体撮像装置100は、N型半導体基板101のP型ウェル102に形成される。このP型ウェル102は、画素分離領域9によって単位画素20ごとに区切られる。
この単位画素20内には、フォトダイオード1が設けられる。このフォトダイオード1は、入射光に応じて信号電荷を生成して蓄積するN型の光電変換領域1aと、光電変換領域1aの上層に形成されたP型の表面領域1bとを備えて構成される。この表面領域1bは、光電変換領域1aの空乏化が表面に到達することを阻止するように作用する。この空乏化阻止の作用によって、半導体界面で発生する暗電流が光電変換領域1aへ混入する不具合を抑制する。
これらの図において、固体撮像装置100は、N型半導体基板101のP型ウェル102に形成される。このP型ウェル102は、画素分離領域9によって単位画素20ごとに区切られる。
この単位画素20内には、フォトダイオード1が設けられる。このフォトダイオード1は、入射光に応じて信号電荷を生成して蓄積するN型の光電変換領域1aと、光電変換領域1aの上層に形成されたP型の表面領域1bとを備えて構成される。この表面領域1bは、光電変換領域1aの空乏化が表面に到達することを阻止するように作用する。この空乏化阻止の作用によって、半導体界面で発生する暗電流が光電変換領域1aへ混入する不具合を抑制する。
このフォトダイオード1の区域の1辺には、排出ゲート2および転送ゲート4が並んで配置される。この排出ゲート2とフォトダイオード1の境界では、光電変換領域1aの端が、表面領域1bの端よりも排出ゲート2側にずれて形成される。また、転送ゲート4とフォトダイオード1の境界では、光電変換領域1aの端が、表面領域1bの端よりも転送ゲート4側にずれて形成される。本明細書では、この端位置のずれた領域のことを、バイパス領域10と言う。
なお、その他の構成は、図1および図2と同じため、同じ参照番号を付与して図3および図4に示してここでの重複説明を省略する。
なお、その他の構成は、図1および図2と同じため、同じ参照番号を付与して図3および図4に示してここでの重複説明を省略する。
<バイパス領域10の製造手順その1>
図5は、バイパス領域10の製造手順を示す図である。この手順では、バイパス領域10を排出ゲート2および転送ゲート4の下にくい込むように形成することができる。
まず、光電変換領域1aおよび表面領域1bの素子形成に先立って、P型ウェル102の表面絶縁膜105の上に、排出ゲート2および転送ゲート4を形成する(図5のSTEP1)。
図5は、バイパス領域10の製造手順を示す図である。この手順では、バイパス領域10を排出ゲート2および転送ゲート4の下にくい込むように形成することができる。
まず、光電変換領域1aおよび表面領域1bの素子形成に先立って、P型ウェル102の表面絶縁膜105の上に、排出ゲート2および転送ゲート4を形成する(図5のSTEP1)。
この状態で、イオン注入を実施して、光電変換領域1aの元となる領域を形成する。このとき、排出ゲート2および転送ゲート4が並んだ1辺と略直交する平面に沿って、イオン注入角度を傾ける。この傾斜角度は、排出ゲート2および転送ゲート4の端から、斜め下向きにイオンがくい込む角度設定とする(図5のSTEP2)。この場合のくい込む深さや角度については、イオン注入の加速電圧、注入量、または傾斜角度によってコントロールすることができる。
なお、ここでの略直交とは、バイパス領域10の形成に支障ない範囲で、イオン注入の方向を直交方向からずらすことを許容するという意味である。
つぎに、P型ウェル102の表面に対して垂直にイオン注入を実施して、光電変換領域1aの表面層に、表面領域1bの元となる領域を形成する。この垂直イオン注入によって、排出ゲート2および転送ゲート4の端位置と位置を合わせて、表面領域1bの端位置が形成される(図5のSTEP3)。
この状態でアニール処理などを行うことにより、表面領域1bの端位置は、転送ゲート4および排出ゲート2の端位置と略一致するように形成される。一方、光電変換領域1aの端位置は、転送ゲート4および排出ゲート2の下にくい込むように形成される。
このような製造手順により、排出ゲート2および転送ゲート4の双方に対して、バイパス領域10を同時に形成することができる。
このような製造手順により、排出ゲート2および転送ゲート4の双方に対して、バイパス領域10を同時に形成することができる。
<バイパス領域10の製造手順その2>
図6は、バイパス領域10の別の製造手順を示す図である。なお、この手順では、図4とは一部異なり、バイパス領域10が排出ゲート2および転送ゲート4の下にくい込まないように形成する。
まず、光電変換領域1aおよび表面領域1bの素子形成に先立って、P型ウェル102の表面絶縁膜105の上に、排出ゲート2および転送ゲート4を形成する(図6のSTEP1)。
図6は、バイパス領域10の別の製造手順を示す図である。なお、この手順では、図4とは一部異なり、バイパス領域10が排出ゲート2および転送ゲート4の下にくい込まないように形成する。
まず、光電変換領域1aおよび表面領域1bの素子形成に先立って、P型ウェル102の表面絶縁膜105の上に、排出ゲート2および転送ゲート4を形成する(図6のSTEP1)。
この状態で、N型半導体基板101の表面に対して垂直にイオン注入を実施して、光電変換領域1aの元となる領域を形成する。この垂直イオン注入によって、排出ゲート2および転送ゲート4の端位置と位置を合わせて、光電変換領域1aの端位置が形成される(図6のSTEP2)。
次に、イオン注入を実施して、表面領域1bの元となる領域を形成する。このとき、排出ゲート2および転送ゲート4が並んだ1辺と略直交する平面に沿って、イオン注入角度を傾ける。この傾斜角度は、排出ゲート2および転送ゲート4を障害物としてイオン注入されない領域が所定幅だけ発生する角度に設定する(図6のSTEP3)。この場合のイオン注入されない領域の幅については、イオン注入の加速電圧、注入量、傾斜角度、または障害物(排出ゲート2,転送ゲート4)の厚みや材質によってコントロールすることができる。
なお、ここでの略直交とは、バイパス領域10の形成に支障ない範囲で、イオン注入の方向を直交方向からずらすことを許容するという意味である。
この状態でアニール処理などを行うことにより、表面領域1bの端位置は、転送ゲート4および排出ゲート2の端位置から離れて形成される。一方、光電変換領域1aの端位置は、転送ゲート4および排出ゲート2の端位置と略一致して形成される。
このような製造手順により、排出ゲート2および転送ゲート4の双方に対して、バイパス領域10を同時に形成することができる。
このような製造手順により、排出ゲート2および転送ゲート4の双方に対して、バイパス領域10を同時に形成することができる。
<第1実施形態の効果など>
以上説明したように、第1実施形態では、フォトダイオード1に対して、転送ゲート4と排出ゲート2をそれぞれ設ける。この排出ゲート2を経由してフォトダイオード1の不要電荷をダイレクトに排出することにより、フォトダイオード1の電荷蓄積を任意の時間に開始することができる。
以上説明したように、第1実施形態では、フォトダイオード1に対して、転送ゲート4と排出ゲート2をそれぞれ設ける。この排出ゲート2を経由してフォトダイオード1の不要電荷をダイレクトに排出することにより、フォトダイオード1の電荷蓄積を任意の時間に開始することができる。
したがって、フォトダイオード1のリセットと、転送ゲート4を用いた電荷転送との時間間隔の設定によって、フォトダイオード1の電荷蓄積期間を自在に制御し、電子シャッタ機能を実現することができる。
さらに、第1実施形態では、単位画素20ごとに格納部5を備える。そのため、フォトダイオード1の信号電荷を格納部5へ一時的に格納し、その格納部5から信号電荷を画素単位に走査出力させることができる。この場合、フォトダイオード1のリセットを全画素で同時刻に実施し、かつ格納部5への信号電荷の格納を同時刻に実施することにより、グローバルシャッタ機能を実現することができる。
また、第1実施形態では、排出ゲート2が受光面に沿って電荷を排出するため、特許文献1の縦型オーバーフロードレインに比べて駆動電圧を低くできる。したがって、CMOS構造などの固体撮像装置の利点である低電圧駆動を維持したまま、電子シャッタ機能やグローバルシャッタ機能を実現することができる。
さらに、第1実施形態では、前回撮影分の信号電荷が格納部5に保持されている期間中であっても、独立した排出ゲート2をゲート制御してフォトダイオード1をリセットすることができる。したがって、次回の露光開始のタイミングを、前回撮影分の走査期間中に拘わらず、自由に設定することができる。その結果、高速連写撮影や動画撮影に適した固体撮像装置100が実現する。
また、第1実施形態では、バイパス領域10を設けることで、表面領域1bの端を、光電変換領域1aの端よりも排出ゲート2から遠ざける。この場合、表面領域1bによるポテンシャル乱れの影響をさほど受けずに、排出ゲート2の直下に形成される電荷排出路を光電変換領域1aの端に繋げることができる。その結果、フォトダイオード1の電荷排出効率を高めることが可能となる。この作用によって、フォトダイオード1の不要電荷を完全に排出することが容易になり、残像現象などの不具合を防止できる。
さらに、第1実施形態では、バイパス領域10を設けることで、表面領域1bの端を、光電変換領域1aの端よりも転送ゲート4から遠ざける。この場合、表面領域1bによるポテンシャル乱れの影響をさほど受けずに、転送ゲート4の直下に形成される電荷転送路を光電変換領域1aの端に繋げることができる。その結果、フォトダイオード1の電荷転送効率を高めることが可能となる。この作用によって、フォトダイオード1の信号電荷を完全に転送することが容易になり、残像現象などの不具合を防止できる。
また、第1実施形態では、フォトダイオード1の区域の1辺に対して、転送ゲート4および排出ゲート2を配置する。この場合、上述した傾斜イオン注入の製造手順により、転送ゲート4および排出ゲート2の双方に対してバイパス領域10を一緒に形成することができる。その結果、製造工程を簡易化することができる。
《第2実施形態》
図7は、第2実施形態における単位画素20sの素子パターンの一部を示す上面図である。第2実施形態では、フォトダイオード1の区域の平行しない2辺に対して、転送ゲート4sと排出ゲート2sを片方ずつ配置する。なお、その他の構成は、第1実施形態と同じため、ここでの重複説明を省略する。
図7は、第2実施形態における単位画素20sの素子パターンの一部を示す上面図である。第2実施形態では、フォトダイオード1の区域の平行しない2辺に対して、転送ゲート4sと排出ゲート2sを片方ずつ配置する。なお、その他の構成は、第1実施形態と同じため、ここでの重複説明を省略する。
<バイパス領域10の製造手順>
第2実施形態では、転送ゲート4sと排出ゲート2sの向きが異なる。このような構造では、2箇所のバイパス領域10を同時に形成することが困難となる。第2実施形態では、この問題を、下記のようにローテーション角度の設定によって解決する。
まず、両ゲートが配置される2辺またはその延長線(曲線の場合は接線)によって180度以下の角を得る。この180度以下の角を分割するように分断線を引く(図8[A]参照)。
第2実施形態では、転送ゲート4sと排出ゲート2sの向きが異なる。このような構造では、2箇所のバイパス領域10を同時に形成することが困難となる。第2実施形態では、この問題を、下記のようにローテーション角度の設定によって解決する。
まず、両ゲートが配置される2辺またはその延長線(曲線の場合は接線)によって180度以下の角を得る。この180度以下の角を分割するように分断線を引く(図8[A]参照)。
この分断線をローテーション角度とする。このローテーション角度に沿って、光電変換領域1aと表面領域1bとでイオン注入の傾きを変える。この傾き変化によって、光電変換領域1aの端位置を、表面領域1bの端位置よりも転送ゲート4s側および排出ゲート2s側にずらすことができる(図8[B]および図8[C]参照)。
この設定では、転送ゲート4sおよび排出ゲート2sのいずれの端ともイオン注入の向きが平行にならず、2箇所のバイパス領域10を同時に形成することができる。
なお、その他の製造手順については、第1実施形態(図5,図6)と同様であるため、ここでの説明を省略する。
この設定では、転送ゲート4sおよび排出ゲート2sのいずれの端ともイオン注入の向きが平行にならず、2箇所のバイパス領域10を同時に形成することができる。
なお、その他の製造手順については、第1実施形態(図5,図6)と同様であるため、ここでの説明を省略する。
ところで、上述した分断線については、2辺または延長線が成す角を2等分する線に設定することが好ましい。このような中間角の分断線により、転送ゲート4sの端とローテーション角度がなす角度と、排出ゲート2sの端とローテーション角度がなす角度とを等しくすることができる。その結果、2箇所のバイパス領域10の特性(濃度分布や形状など)を実質的に揃えることが可能になる。この作用により、2箇所のバイパス領域10の特性を等しく適正化することが容易になり、電荷排出効率と電荷転送効率の両方を最適化することが可能になる。
なお、ローテーション角度の傾き分だけバイパス領域10のずれ幅が狭くなる場合は、イオン注入の加速電圧、注入量、または傾斜角度のコントロールによってバイパス領域10のずれ幅を調整することが好ましい。
なお、ローテーション角度の傾き分だけバイパス領域10のずれ幅が狭くなる場合は、イオン注入の加速電圧、注入量、または傾斜角度のコントロールによってバイパス領域10のずれ幅を調整することが好ましい。
<第2実施形態の効果など>
第2実施形態では、第1実施形態と同様の効果を得ることができる。
さらに、第2実施形態では、転送ゲート4sと排出ゲート2sの配置自由度が高くなる。そのため、画素レイアウトやゲートサイズの自由度が増え、作りやすいという利点がある。
第2実施形態では、第1実施形態と同様の効果を得ることができる。
さらに、第2実施形態では、転送ゲート4sと排出ゲート2sの配置自由度が高くなる。そのため、画素レイアウトやゲートサイズの自由度が増え、作りやすいという利点がある。
《第3実施形態》
図9[A]は、第3実施形態における単位画素の素子パターンの一部を示す上面図である。第3実施形態の構造上の特徴は、蓄積ゲート6zが転送ゲートを兼用している点である。なお、その他の構成は、第1実施形態と同じため、ここでの重複説明を省略する。
第3実施形態では、転送ゲートへの駆動パルスが不要になるため、垂直制御線32の配線本数を減らすことが可能になる。その結果、固体撮像装置100の製造歩留まりが向上するという利点がある。また、配線スペースが減った分だけ、画素配置の自由度が増加し、例えばフォトダイオード1を大きくして感度を高めることが容易になる。
図9[A]は、第3実施形態における単位画素の素子パターンの一部を示す上面図である。第3実施形態の構造上の特徴は、蓄積ゲート6zが転送ゲートを兼用している点である。なお、その他の構成は、第1実施形態と同じため、ここでの重複説明を省略する。
第3実施形態では、転送ゲートへの駆動パルスが不要になるため、垂直制御線32の配線本数を減らすことが可能になる。その結果、固体撮像装置100の製造歩留まりが向上するという利点がある。また、配線スペースが減った分だけ、画素配置の自由度が増加し、例えばフォトダイオード1を大きくして感度を高めることが容易になる。
《第4実施形態》
図9[B]は、第4実施形態における単位画素の素子パターンの一部を示す上面図である。第4実施形態の構造上の特徴は、蓄積ゲート6xが転送ゲートを兼用している点である。なお、その他の構成は、第2実施形態と同じため、ここでの重複説明を省略する。
第4実施形態においても、第3実施形態と同様に、垂直制御線32の配線本数を減らすことが可能になる。その結果、第3実施形態と同様の効果を得ることができる。
図9[B]は、第4実施形態における単位画素の素子パターンの一部を示す上面図である。第4実施形態の構造上の特徴は、蓄積ゲート6xが転送ゲートを兼用している点である。なお、その他の構成は、第2実施形態と同じため、ここでの重複説明を省略する。
第4実施形態においても、第3実施形態と同様に、垂直制御線32の配線本数を減らすことが可能になる。その結果、第3実施形態と同様の効果を得ることができる。
《実施形態の補足事項》
なお、上述した実施形態では、説明を簡明にするため、半導体の導電型を明記した。しかしながら、本発明はこれらの導電型に限定されるものではない。例えば、導電型の一部または全部を逆にすることも可能である。
なお、上述した実施形態では、説明を簡明にするため、半導体の導電型を明記した。しかしながら、本発明はこれらの導電型に限定されるものではない。例えば、導電型の一部または全部を逆にすることも可能である。
また、第2実施形態および第4実施形態では、四角状のフォトダイオード1の2辺に沿って転送ゲートおよび排出ゲートを配置している。しかしながら、フォトダイオード1の形状は必ずしも四角形に限定されるものではない。2辺の接線のなす角が180度未満(例えば、六角形や八角形や円状のフォトダイオード1)であれば、ローテーション角度の設定によって2箇所のバイパス領域を同時に形成することが可能になる。
なお、上述した実施形態では、光電変換領域1aと表面領域1bの端位置の一方を両ゲートの端位置と略一致させている。しかしながら、本発明は必ずしもこれに限定されるものではない。たとえ略一致させなくても、光電変換領域1aの端位置が、表面領域1bの端位置よりも両ゲート側にずれていれば、両ゲート下のポテンシャル乱れを抑制できる。
以上説明したように、本発明は、固体撮像装置などに利用可能な技術である。
1…フォトダイオード,1a…光電変換領域,1b…表面領域,2…排出ゲート,2s…排出ゲート,3…オーバーフロードレイン,4…転送ゲート,4s…転送ゲート,5…格納部,6…蓄積ゲート,6z…蓄積ゲート,7…読み出しゲート,8…フローティングディフュージョン,9…画素分離領域,10…バイパス領域,11…増幅トランジスタ,12…選択トランジスタ,13…リセットトランジスタ,20…単位画素,21…垂直信号線,22…画素電流源,23…列アンプ,24…CDS回路,25…水平信号線,26…出力アンプ,27…出力端子,31…垂直走査回路,32…垂直制御線,33…水平走査回路,100…固体撮像装置,101…N型半導体基板,102…P型ウェル,105…表面絶縁膜
Claims (9)
- 受光面上に単位画素を複数配列してなる固体撮像装置であって、
前記単位画素は、
入射光に応じて信号電荷を生成して蓄積する第1導電型の光電変換領域と、前記光電変換領域の上層に設けられて表面空乏化を阻止する第2導電型の表面領域とを有する埋め込み型の受光素子と、
前記信号電荷を取り込んで、画像信号を走査出力する画素出力回路と、
前記受光素子から前記画素出力回路へ前記信号電荷を転送する転送ゲートと、
前記受光素子から前記信号電荷を排出する排出ゲートとを備え、
前記受光素子と前記転送ゲートとの境界において、前記光電変換領域の端位置が前記表面領域の端位置よりも前記転送ゲート側にずれ、
前記受光素子と前記排出ゲートとの境界において、前記光電変換領域の端位置が前記表面領域の端位置よりも前記排出ゲート側にずれている
ことを特徴とする固体撮像装置。 - 請求項1に記載の固体撮像装置において、
前記受光素子の区域の1辺に、前記転送ゲートおよび前記排出ゲートを配置した
ことを特徴とする固体撮像装置。 - 請求項1に記載の固体撮像装置において、
前記受光素子の区域の平行しない2辺に、前記転送ゲートと前記排出ゲートを片方ずつ配置した
ことを特徴とする固体撮像装置。 - 請求項1ないし請求項3のいずれか1項に記載の固体撮像装置において、
前記表面領域の端位置は、前記転送ゲートおよび排出ゲートの端位置と略一致し、
前記光電変換領域の端位置は、前記転送ゲートおよび排出ゲートの下にくい込む
ことを特徴とする固体撮像装置。 - 請求項1ないし請求項3のいずれか1項に記載の固体撮像装置において、
前記光電変換領域の端位置は、前記転送ゲートおよび排出ゲートの端位置と略一致し、
前記表面領域の端位置と、前記転送ゲートおよび排出ゲートの端位置とは離れている
ことを特徴とする固体撮像装置。 - 請求項1ないし請求項5のいずれか1項に記載の固体撮像装置において、
前記画素出力回路は、
前記転送ゲートによって転送された前記信号電荷を一旦保持する格納部と、
前記格納部の信号電荷に基づいて前記画像信号を走査出力する出力回路とを備える
ことを特徴とする固体撮像装置。 - 請求項1ないし請求項6のいずれか1項に記載の固体撮像装置を製造する製造方法であって、
前記受光素子は、前記転送ゲートおよび前記排出ゲートをマスクとしてイオン注入を行うことにより、自己整合的に形成され、
前記光電変換領域と前記表面領域のイオン注入角度を変えることによって、前記光電変換領域と前記表面領域の端位置をずらす
ことを特徴とする固体撮像装置の製造方法。 - 請求項2に記載の固体撮像装置を製造する製造方法であって、
前記受光素子は、前記転送ゲートおよび前記排出ゲートをマスクとしてイオン注入を行うことにより、自己整合的に形成され、
前記1辺と略直交する平面に沿って、前記光電変換領域と前記表面領域でイオン注入の傾きを変えることによって、前記光電変換領域の端位置を前記表面領域の端位置よりも前記転送ゲート側および前記排出ゲート側にずらす
ことを特徴とする固体撮像装置の製造方法。 - 請求項3に記載の固体撮像装置を製造する製造方法であって、
前記受光素子は、前記転送ゲートおよび前記排出ゲートをマスクとしてイオン注入を行うことにより、自己整合的に形成され、
前記2辺またはその延長線が成す180度以下の角を分割する直線方向に沿って、前記光電変換領域と前記表面領域でイオン注入の傾きを変えることによって、前記光電変換領域の端位置を前記表面領域の端位置よりも前記転送ゲート側および前記排出ゲート側にずらす
ことを特徴とする固体撮像装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006176980A JP2008010502A (ja) | 2006-06-27 | 2006-06-27 | 固体撮像装置、およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006176980A JP2008010502A (ja) | 2006-06-27 | 2006-06-27 | 固体撮像装置、およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008010502A true JP2008010502A (ja) | 2008-01-17 |
Family
ID=39068473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006176980A Withdrawn JP2008010502A (ja) | 2006-06-27 | 2006-06-27 | 固体撮像装置、およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008010502A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013225704A (ja) * | 2013-07-22 | 2013-10-31 | Canon Inc | 固体撮像装置 |
JP2014029984A (ja) * | 2012-06-29 | 2014-02-13 | Canon Inc | 固体撮像素子及び撮像装置 |
JP2015111728A (ja) * | 2015-02-19 | 2015-06-18 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
JP2016511539A (ja) * | 2013-01-31 | 2016-04-14 | アップル インコーポレイテッド | 垂直積層型画像センサ |
US9391108B2 (en) | 2008-04-09 | 2016-07-12 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and imaging system using the photoelectric conversion apparatus |
JP2017033996A (ja) * | 2015-07-29 | 2017-02-09 | キヤノン株式会社 | 固体撮像装置の製造方法 |
-
2006
- 2006-06-27 JP JP2006176980A patent/JP2008010502A/ja not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9391108B2 (en) | 2008-04-09 | 2016-07-12 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and imaging system using the photoelectric conversion apparatus |
JP2014029984A (ja) * | 2012-06-29 | 2014-02-13 | Canon Inc | 固体撮像素子及び撮像装置 |
JP2016511539A (ja) * | 2013-01-31 | 2016-04-14 | アップル インコーポレイテッド | 垂直積層型画像センサ |
US10003759B2 (en) | 2013-01-31 | 2018-06-19 | Apple Inc. | Vertically stacked image sensor |
US10462402B2 (en) | 2013-01-31 | 2019-10-29 | Apple Inc. | Image sensor having full well capacity beyond photodiode capacity |
JP2013225704A (ja) * | 2013-07-22 | 2013-10-31 | Canon Inc | 固体撮像装置 |
JP2015111728A (ja) * | 2015-02-19 | 2015-06-18 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
JP2017033996A (ja) * | 2015-07-29 | 2017-02-09 | キヤノン株式会社 | 固体撮像装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI359501B (en) | Solid-state imaging device and manufacturing metho | |
JP5235774B2 (ja) | 固体撮像装置 | |
JP5723094B2 (ja) | 固体撮像装置およびカメラ | |
US8426287B2 (en) | Method of manufacturing semiconductor device, solid-state imaging device, and solid-state imaging apparatus | |
JP5451098B2 (ja) | 半導体装置の製造方法 | |
US20060208163A1 (en) | CMOS image sensor using shared transistors between pixels having mirror symmetry | |
EP1467410A2 (en) | Active pixel sensor with reset noise suppression and programmable binning capability | |
JP4777798B2 (ja) | 固体撮像装置とその駆動方法 | |
JP2010056430A (ja) | 固体撮像装置 | |
JP2010206173A (ja) | 光電変換装置およびカメラ | |
JP2010206172A (ja) | 撮像装置およびカメラ | |
US7800145B2 (en) | Method and apparatus for controlling charge transfer in CMOS sensors with a transfer gate work function | |
CN1767201A (zh) | 图像传感器及形成其的方法 | |
US7755116B2 (en) | Method and apparatus for controlling charge transfer in CMOS sensors with an implant by the transfer gate | |
JP2010206174A (ja) | 光電変換装置およびその製造方法ならびにカメラ | |
JP2008010502A (ja) | 固体撮像装置、およびその製造方法 | |
JP2004023097A (ja) | イメージセンサの画素アレイ領域、その構造体及びその製造方法 | |
US10032815B2 (en) | Solid-state image sensor and method of manufacturing solid-state image sensor | |
CN103515405B (zh) | 固态成像器件和电子设备 | |
JP2008091840A (ja) | 固体撮像装置及び電子機器 | |
US7652343B2 (en) | Solid-state imaging device and method for manufacturing same | |
JP2004273778A (ja) | 固体撮像装置およびその製造方法 | |
US20150270300A1 (en) | Cmos image sensor and method of manufacturing the same | |
US7495274B2 (en) | Method and apparatus for controlling charge transfer in CMOS sensors with a graded transfer-gate work-function | |
JP4764682B2 (ja) | 固体撮像装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090901 |