CN103515405B - 固态成像器件和电子设备 - Google Patents
固态成像器件和电子设备 Download PDFInfo
- Publication number
- CN103515405B CN103515405B CN201310241459.6A CN201310241459A CN103515405B CN 103515405 B CN103515405 B CN 103515405B CN 201310241459 A CN201310241459 A CN 201310241459A CN 103515405 B CN103515405 B CN 103515405B
- Authority
- CN
- China
- Prior art keywords
- region
- imaging element
- active region
- transistor
- extrinsic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 129
- 239000007787 solid Substances 0.000 title claims abstract description 101
- 238000006243 chemical reaction Methods 0.000 claims abstract description 70
- 238000009826 distribution Methods 0.000 claims abstract description 8
- 239000000203 mixture Substances 0.000 claims description 50
- 238000009792 diffusion process Methods 0.000 claims description 34
- 238000007667 floating Methods 0.000 claims description 34
- 230000005540 biological transmission Effects 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 16
- 230000003321 amplification Effects 0.000 claims description 14
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 14
- 230000003287 optical effect Effects 0.000 claims description 9
- 239000003795 chemical substances by application Substances 0.000 description 19
- 230000008901 benefit Effects 0.000 description 15
- 238000000926 separation method Methods 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000009467 reduction Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000005693 optoelectronics Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000278713 Theora Species 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供了一种固态成像器件，它包括：多个光电转换单元；沿着所述多个光电转换单元配线的信号线；和与所述各光电转换单元电连接并包括栅极和两个杂质区域的输出晶体管，所述两个杂质区域设置在所述栅极的两侧并且在沟道宽度方向上的大小以及深度中的至少一个尺寸不同，所述信号线与所述两个杂质区域中具有更小尺寸的杂质区域连接。本发明提供了一种使用所述固态成像器件的电子设备。根据本发明，即使当像素数量增加时，也可以经由信号线高速地读出成像信号。
Description
相关申请的交叉参考
本发明公开包含于2012年6月28日向日本专利局提交的日本在先专利申请JP2012-145615所公开的内容相关的主题，在此将该日本在先申请的全部内容以引用的方式并入本文。
技术领域
本发明技术涉及一种固态成像器件和电子设备，更具体地说，涉及一种具有CMOS构成的固态成像器件和使用该固态成像器件的电子设备。
背景技术
在固态成像器件中，其中像素驱动电路设置在各像素中的所谓的CMOS型固态成像器件具有以下构成：其中在各像素的光电转换单元中转换的电荷被设置在像素驱动电路中的放大晶体管放大，并且放大的电荷输出到信号线。
在这样的CMOS型固态成像器件中，由于放大晶体管的小型化而发生随机噪声(Random Telegraph Signal Noise)，因此，产生噪声可能会引起闪烁点并因而显示特性可能会劣化的问题。作为用于防止噪声的构成，例如，已经提出了放大晶体管的栅极面积被设计为大于形成像素驱动电路的其他晶体管的栅极面积的构成(参见日本未审查的专利申请公开号No.2009-212248)。
然而，在上述CMOS型固态成像器件中，多个像素驱动电路被连接到一根信号线。这里，针对每根信号线的像素电路的连接部是晶体管的源极/漏极并且是成为信号线的操作速度被延迟的容量元件的杂质区域。因此，像素数量的增加导致连接到信号线的容量元件的增大，并因此导致图像信号的读出操作速度可能会降低的问题。
发明内容
希望提供一种固态成像器件，即使当固态成像器件具有其中像素数量增加的构成时也能够高速地读出图像信号，以及使用该固态成像器件以提高性能的电子设备。
根据本发明技术的实施方案，提供了一种固态成像器件，其包括多个光电转换单元；沿着所述多个光电转换单元配线的信号线；和与所述各光电转换单元电连接的输出晶体管。特别地，所述输出晶体管具有以下构成，其中在沟道宽度方向上的大小以及深度中的至少一个尺寸不同的两个杂质区域设置在栅极的两侧。所述信号线与所述两个杂质区域中具有更小尺寸的杂质区域连接。
根据本发明技术的另一个实施方案，提供了一种包括具有这种构成的固态成像器件的电子设备。
在具有这种构成的固态成像器件中，形成输出晶体管的两个杂质区域的尺寸被构造成不同，并且具有更小尺寸的杂质区域与信号线连接。因此，由于与信号线连接的各杂质区域中的容量元件减小，因此信号线的操作速度改善。
根据上面说明的本公开的实施方案，通过减小与信号线连接的各杂质区域的容量元件，信号线的操作速度改善。即使当像素数量增加时，也可以经由信号线高速地读出成像信号。
附图说明
图1是示出根据本发明技术的实施方案的固态成像器件的构成的例子的示意图；
图2是示出根据第一实施方案的固态成像器件的主要单元的构成的平面图；
图3是沿着图2的线A-A的剖视图；
图4是示出根据第一实施方案的第一变形例的主要单元的说明性平面图；
图5是根据第一实施方案的第二变形例的说明性剖视图；
图6是对应于图5所示的剖视图的平面图；
图7是根据第一实施方案的第三变形例的说明性平面图；
图8是示出根据第二实施方案的固态成像器件的主要单元的构成的平面图；
图9是沿着图8的线A-A的剖视图；
图10是示出根据第三实施方案的固态成像器件的主要单元的构成的平面图；
图11是沿着图10的线A-A的剖视图；和
图12是示出根据第四实施方案的电子设备的构成的示意图。
具体实施方式
下面，参照附图详细说明本公开的优选实施方案。请注意，在本说明书和附图中，具有基本上相同的功能和结构的结构元件用相同的附图标记表示，并且省略对这些结构元件的重复说明。
下面，参照附图按以下顺序说明本发明技术的各实施方案。
1.根据实施方案的固态成像器件的整体构成的例子
2.第一实施方案(其中选择晶体管用作输出晶体管的固态成像器件的例子)
3.第一变形例(其中输出晶体管的栅极的位置变化的例子)
4.第二变形例(通过输出晶体管的杂质区域的深度来调节的例子)
5.第三变形例(其中光电转换单元扩大的例子)
6.第二实施方案(其中放大晶体管用作输出晶体管的固态成像器件的第一例子)
7.第三实施方案(其中放大晶体管用作输出晶体管的固态成像器件的第二例子)
8.第四实施方案(使用固态成像器件的电子设备)
<<1.根据实施方案的固态成像器件的整体构成的例子>>
图1是示出MOS型固态成像器件作为根据本发明技术的实施方案的固态成像器件的例子的构成的示意图。
图中所示的固态成像器件1包括在例如由单晶硅形成的半导体基板2的一个主表面上的成像区域3。在成像区域3中，多个像素4规则地二维排列。各像素4包括包含杂质区域的光电转换单元和包含浮动扩散部、读选通和多个其他晶体管(所谓的MOS晶体管)的像素驱动电路。在某些情况下，多个像素4共享像素驱动电路的一部分。
在上述成像区域3的周边部分中形成诸如垂直驱动电路5、列信号处理电路6、水平驱动电路7和系统控制电路8等周边电路。
垂直驱动电路5包括例如移位寄存器。垂直驱动电路5选择像素驱动线9、供给用于驱动像素4的脉冲到选择的像素驱动线9和以行为单位驱动在成像区域3中排列的像素4。即，垂直驱动电路5以行为单位顺次在垂直方向上选择和扫描在成像区域3中排列的各像素。基于根据各像素4中接收到的光量而产生的信号电荷的像素信号经由垂直于像素驱动线9配线的信号线10供给到列信号处理电路6。
例如，列信号处理电路6针对每行排列并且进行诸如对于从一行的像素4输出的信号针对各像素行的噪声除去等信号处理。即，列信号处理电路6进行诸如被执行以除去像素所特有的固定模式噪声的相关双重采样(CDS)、信号放大或模/数转换(AD转换)等信号处理。
水平驱动电路7包括例如移位寄存器。水平驱动电路7顺次输出水平扫描脉冲以顺次选择列信号处理电路6并且各列信号处理电路6输出像素信号。
系统控制电路8接收输入时钟和用来给出操作模式等的指令的数据，并输出诸如固态成像器件1的内部信息等数据。即，系统控制电路8基于垂直同步信号、水平同步信号和主时钟产生作为垂直驱动电路5、列信号处理电路6、水平驱动电路7等的操作的基准的时钟信号或控制信号。这些信号输入到垂直驱动电路5、列信号处理电路6、水平驱动电路7等。
上述各周边电路5～8和上述设置在成像区域3中的像素驱动电路被构造作为驱动各像素4的驱动电路。周边电路5～8可以设置在周边电路5～8在成像区域3上层叠的位置。
<<2.第一实施方案>>
(其中选择晶体管用作输出晶体管的固态成像器件的例子)
图2是示出根据第一实施方案的固态成像器件1-1的主要单元的构成的示意性平面图，并对应于图1中成像区域3的部分放大的平面图。图3是沿着图2的线A-A的剖视图。
如图所示，半导体基板2的一个主表面被元件分离部11分割成的多个第一有源区域2a和多个第二有源区域2b形成在根据第一实施方案的固态成像器件1-1的成像区域3中。光电转换单元PD和4个晶体管TTr、RTr、ATr和STr与第一有源区域2a和第二有源区域2b对应地设置。
这4个晶体管形成像素驱动电路，包括传输晶体管TTr、复位晶体管RTr、放大晶体管ATr和选择晶体管STr。在这4个晶体管中，传输晶体管TTr与光电转换单元PD一起设置在第一有源区域2a中。另一方面，复位晶体管RTr、放大晶体管ATr和选择晶体管STr这3个晶体管设置在第二有源区域2b中。这3个晶体管RTr、ATr和STr针对2个光电转换单元PD共同设置，并且2个像素被构造成共享像素驱动电路的一部分。
在上述根据第一实施方案的构成中，设置在第二有源区域2b中的选择晶体管STr作为输出晶体管连接到信号线10。作为特性，被构造作为输出晶体管的选择晶体管STr的特征在于选择晶体管STr具有尺寸不同的两个杂质区域。因此，其中设置有选择晶体管STr的第二有源区域2b的开口形状的特征在于开口宽度的一部分具有窄的形状。
下面，按照第一有源区域2a和第二有源区域2b、光电转换单元PD、传输晶体管TTr、复位晶体管RTr、放大晶体管ATr、选择晶体管STr和信号线10的顺序说明上述各构成要素的详细构成。然后，说明固态成像器件1-1的驱动。
<第一有源区域2a和第二有源区域2b>
第一有源区域2a和第二有源区域2b是被设置在半导体基板2中的元件分离部11分离的区域并且是在其中形成元件的半导体区域。例如，元件分离部11形成作为诸如沟道型元件分离部等绝缘性区域。这里，元件分离部11分离第一有源区域2a和第二有源区域2b作为彼此独立的半导体区域。
在第一有源区域2a和第二有源区域2b中，第一有源区域2a形成为具有其中形成有两个光电转换单元PD和设置在这两个光电转换单元PD之间的浮动扩散部FD的部分连续地开口的平面形状。
另一方面，第二有源区域2b沿着第一有源区域2a形成，从而具有预定的开口宽度W0。第二有源区域2b在长度方向上的一端形成为具有尺寸比开口宽度W0小的开口宽度W(<W0)。具有更小尺寸的开口宽度W的部分例如形成在预定的开口宽度W0的中央。开口宽度W可以是一定的，或者可以是不定的，或者可以朝向第二有源区域2b的端缘渐缩。例如，相对于预定的开口宽度W0，具有更小尺寸的开口宽度W满足大致[W]<[(2/3)×W0]的关系。
第二有源区域2b的开口形状不限于图示的形状，只要具有更小尺寸的开口宽度W的部分延伸到被构造成具有开口宽度W0的部分在长度方向上的一端。例如，具有更小尺寸的开口宽度W的部分可以形成为朝向被构造成具有预定开口宽度W0的部分在宽度方向上的一侧偏置。
在本实施方案中，例示了其中第一有源区域2a和第二有源区域2b被设置成彼此独立的情况。然而，第一有源区域2a和第二有源区域2b可以形成作为连续区域。
<光电转换单元PD>
仅在图2的平面图中示出的光电转换单元PD设置在半导体基板2的第一有源区域2a中。各光电转换单元PD是包括在第一有源区域2a中形成的p型杂质区域和n型杂质区域的光电二极管，并且设置成占据各像素的大区域。光电转换单元PD的形成深度为至少使用元件分离部11作为掩模形成元件分离部11，并且具有与第一有源区域2a的开口形状基本相同的平面形状。这里，例如，通过设置在p型半导体基板2内的用作累积区域的n型杂质区域与接触n型杂质区域且设置在半导体基板2的表面层或内部的p型杂质区域之间的pn结构成光电转换单元PD。
<传输晶体管TTr>
仅在图2的平面图中示出的传输晶体管TTr设置在使用光电转换单元PD作为构成要素的一部分的第一有源区域2a中。传输晶体管TTr与光电转换单元PD邻接，包括在第一有源区域2a上设置的传输门TG和与传输门TG邻接设置的浮动扩散部FD。浮动扩散部FD是形成在半导体基板2的第一有源区域2a的表面层中的杂质区域，并且是与形成光电转换单元PD的累积区域相同导电型(这里，n型)的杂质区域。
因此，传输晶体管TTr作为其中形成光电转换单元PD的累积区域的n型杂质区域和形成作为n型杂质区域的浮动扩散部FD设置为源极/漏极的n-沟道MOS晶体管操作。
各传输晶体管TTr被构造成使得一个浮动扩散部FD由两个光电转换单元PD和传输门TG共享。因此，共享浮动扩散部FD的两个光电转换单元PD设置在连续开口的第一有源区域2a中。
在上述构成中，浮动扩散部FD与下述的复位晶体管RTr和放大晶体管ATr连接。传输门TG与像素驱动线(这里未示出)连接并且供给传输信号φT。
传输晶体管TTr的构成不限于上述构成。例如，浮动扩散部FD可以设置在光电转换单元PD和传输门TG的每一个中。此外，一个浮动扩散部FD可以被构造成由3组以上的光电转换单元PD和传输门TG共享。
<复位晶体管RTr>
复位晶体管RTr设置在第二有源区域2b中的具有预定的开口宽度W0的部分中。复位晶体管RTr包括在开口宽度W0的方向上横穿第二有源区域2b的复位门RG以及在复位门RG的两侧上在第二有源区域2b中形成的第一杂质区域21和第二杂质区域22。第一杂质区域21和第二杂质区域22具有其中元件分离部11和复位门RG用作掩模的平面形状。因此，第一杂质区域21和第二杂质区域22在沟道宽度方向上具有相同的尺寸。这里，沟道宽度方向是指其中栅极横穿有源区域的方向。第一杂质区域21和第二杂质区域22在半导体基板2的表面层中形成为相同深度。
在上述构成中，像素驱动线(这里未示出)与复位门RG连接并且输出复位信号φR。第一杂质区域21和第二杂质区域22是所谓的源极/漏极。第一杂质区域21与浮动扩散部FD连接，第二杂质区域22被供给电源电压Vdd。
<放大晶体管ATr>
放大晶体管ATr设置在第二有源区域2b中的具有预定的开口宽度W0的部分中，并且共享复位晶体管RTr的第二杂质区域22。放大晶体管ATr包括在开口宽度W0的方向上横穿第二有源区域2b的放大门AG以及在放大门AG的两侧上在第二有源区域2b中形成的第二杂质区域22和第三杂质区域23。第二杂质区域22和第三杂质区域23具有其中元件分离部11和放大门AG用作掩模的平面形状。因此，第二杂质区域22和第三杂质区域23在沟道宽度方向上具有相同的尺寸。第二杂质区域22和第三杂质区域23在半导体基板2的表面层中形成为相同深度。
在上述构成中，放大门AG与浮动扩散部FD连接。第二杂质区域22和第三杂质区域23是所谓的源极/漏极。如上所述，第二杂质区域22被供给电源电压Vdd。
<选择晶体管STr>
选择晶体管STr用作输出晶体管，并且从在第二有源区域2b中的具有预定的开口宽度W0的部分到具有更小尺寸的开口宽度W的部分设置。选择晶体管STr设置成共享放大晶体管ATr的第三杂质区域23。因此，选择晶体管STr经由放大晶体管ATr和传输晶体管TTr的浮动扩散部FD与光电转换单元PD电连接。
选择晶体管STr包括设置成在开口宽度W0的方向上横穿第二有源区域2b的选择门SG以及在选择门SG的两侧上在第二有源区域2b中形成的第三杂质区域23和第四杂质区域24。
在选择门SG、第三杂质区域23和第四杂质区域24中，选择门SG在第二有源区域2b中的具有预定的开口宽度W0的部分中设置。因此，在第三杂质区域23和第四杂质区域24中，与放大晶体管ATr共享的整个第三杂质区域23设置在第二有源区域2b中的具有预定的开口宽度W0的部分中。另一方面，第四杂质区域24在第二有源区域2b中穿过具有预定的开口宽度W0的部分和具有更小尺寸的开口宽度W的部分设置。第三杂质区域23和第四杂质区域24具有其中元件分离部11和选择门SG用作掩模的平面形状。因此，第三杂质区域23和第四杂质区域24可以被说成在包括第三杂质区域23和第四杂质区域24的选择晶体管STr的沟道宽度方向上具有不同的尺寸。
在上述构成中，像素驱动线(这里未示出)与选择门SG连接并且输出选择信号φS。第三杂质区域23和第四杂质区域24是所谓的源极/漏极，并且在上述沟道宽度方向上具有更小尺寸的第四杂质区域24与信号线10连接。
<信号线10>
信号线10沿着光电转换单元PD的阵列在垂直方向上配线。如图3所示，各信号线10形成在层间绝缘膜13的上部中，层间绝缘膜13形成为覆盖其中形成有元件分离部11的半导体基板2。各信号线10经由形成在层间绝缘膜13中的连接孔13a与形成设置在光电转换单元PD之间的各选择晶体管STr的第四杂质区域24连接。
沿着信号线10设置的多个选择晶体管STr的第四杂质区域24与一根信号线10连接。例如，当4000个水平像素×2000个垂直像素的像素排列在成像区域3内并且在垂直方向上排列的两个光电转换单元共享一个像素驱动电路时，1000个第四杂质区域24与一根信号线10连接。
<固态成像器件1-1的驱动>
象在被构造成包括4个晶体管的一般像素驱动电路中那样，包括上述各构成要素的固态成像器件1-1的像素驱动电路驱动如下。即，首先，被光电转换并累积在光电转换单元PD中的信号电荷(这里，电子)在传输信号φT被供给到传输门TG时输送到浮动扩散部FD。
在信号电荷从光电转换单元PD输送到浮动扩散部FD之前，复位信号φR被供给到复位门RG。因此，浮动扩散部FD的电位被复位。
在浮动扩散部FD的电位被复位之后，选择信号φS被供给到选择门SG。因此，浮动扩散部FD的电位作为复位电位从放大晶体管ATr经由选择晶体管STr输出到信号线10。即使在信号电荷从光电转换单元PD输送到浮动扩散部FD之后，选择信号φS也被供给到选择门SG。因此，浮动扩散部FD的电位作为信号电位从放大晶体管ATr经由选择晶体管STr输出到信号线10。
<第一实施方案的优点>
在具有上述构成的固态成像器件1-1中，被构造成作为用作输出晶体管的选择晶体管STr的源极/漏极的第三杂质区域23和第四杂质区域24在沟道宽度方向上具有不同的尺寸。在这种构成中，信号线10与在沟道宽度方向上具有更小大小(尺寸)的第四杂质区域24连接。因此，由于与信号线10连接的各第四杂质区域24的容量减小，因此信号线10的操作速度改善。结果，像素数量增加。因此，即使当与一根信号线10连接的像素驱动电路的数量增加时，也可以经由信号线10高速地读出成像信号。
在其中设置选择晶体管STr的第二有源区域2b中，仅有其中设置有第四杂质区域24的前端部在选择晶体管STr的沟道宽度方向上具有小的开口形状。因此，在选择晶体管STr中，在选择门SG下方的沟道宽度的尺寸在一定程度上被保持，因此抑制了特性劣化。此外，即使在与选择晶体管STr共享在沟道宽度方向上具有更大尺寸的第三杂质区域23的放大晶体管ATr中，在放大门AG下方的沟道宽度的尺寸在一定程度上也被保持。因此，由于确保了放大晶体管ATr中的沟道区域的尺寸(面积)，所以可以获得防止由于放大晶体管ATr的小型化而引起随机噪声的发生的优点。
如上所述，在根据第一实施方案的固态成像器件1-1中，随机噪声的减少可以与图像信号的高速读出兼容。
<<3.第一变形例>>
(其中输出晶体管的栅极的位置变化的例子)
图4是根据第一实施方案的第一变形例的说明性平面图，并且是示出其中在第一实施方案中说明的第二有源区域2b的设置部分的周边的放大图。如图所示，根据第一变形例的固态成像器件1-1a与第一实施方案的不同之处在于，选择门SG在第二有源区域2b中的配置状态不同。其他构成与第一实施方案相同。
即，在根据第一变形例的固态成像器件1-1a中，用作输出晶体管的选择晶体管STr的选择门SG设置在第二有源区域2b中的具有更小尺寸的开口宽度W的部分中。因此，在形成选择晶体管STr的第三杂质区域23和第四杂质区域24中，与放大晶体管ATr共享的第三杂质区域23穿过在第二有源区域2b中的具有预定的开口宽度W0的部分设置到具有开口宽度W的部分上。因此，第四杂质区域24设置在第二有源区域2b中具有小尺寸的开口宽度W的部分中。
在第二有源区域2b中，选择门SG可以在第二有源区域2b中穿过具有预定的开口宽度W0的部分和具有小尺寸的开口宽度W的部分设置。
<第一变形例的优点>
即使在根据上述第一变形例的固态成像器件1-1a中，象在根据第一实施方案的固态成像器件中那样，随机噪声的减少也可以与图像信号的高速读出兼容。
<<4.第二变形例>>
(通过输出晶体管的杂质区域的深度来调节的例子)
图5是根据第一实施方案的第二变形例的说明性剖视图。图6是对应于图5的剖视图的平面图。如图所示，根据第二变形例的固态成像器件1-1b与第一实施方案的不同之处在于，形成选择晶体管STr的第四杂质区域24'具有不同的形状。其他构成与第一实施方案相同。
即，在根据第二变形例的固态成像器件1-1b中，在用作输出晶体管的选择晶体管STr中，用作源极/漏极的第四杂质区域24'形成为比其他杂质区域21、22和23浅。另一方面，第四杂质区域24'形成为在沟道宽度方向上与其他杂质区域21、22和23具有相同尺寸的平面形状。因此，其中设置有选择晶体管STr的第二有源区域2b'的开口形状是预定的开口宽度W0的矩形形状。
设置在上述第二有源区域2b'中的各晶体管RTr、ATr和STr的门RG、AG和SG在第二有源区域2b'的开口宽度W0的方向上平行设置。
<第二变形例的优点>
在根据上述第二变形例的固态成像器件1-1b中，形成用作输出晶体管的选择晶体管STr的源极/漏极的第三杂质区域23和第四杂质区域24'被构造为深度不同。在这种构成中，信号线10与更小深度的第四杂质区域24'连接。因此，象在第一实施方案中那样，与信号线10连接的各第四杂质区域24'的容量减小，可以经由信号线10高速地读出成像信号。
其中设置有选择晶体管STr的第二有源区域2b'形成为其中预定的开口宽度W0被保持的矩形开口形状。因此，象在第一实施方案中那样，在选择晶体管STr中，沟道宽度的尺寸在一定程度上被保持并且抑制了特性劣化。此外，在放大晶体管ATr中，沟道宽度的尺寸在一定程度上被保持。因此，可以获得防止由于放大晶体管ATr的小型化而引起随机噪声的发生的优点。
即使在根据上述第二变形例的固态成像器件1-1b中，象在根据第一实施方案的固态成像器件中那样，随机噪声的减少也可以与图像信号的高速读出兼容。
作为另一个优点，由于第二有源区域2b'的开口形状可以是矩形的，所以不必要改变用于形成第二有源区域2b'的掩模，因此抑制了制造成本增加。
在第二变形例中，第二有源区域2b'的开口形状被构造为是矩形的，并且第四杂质区域24'在沟道宽度方向上的尺寸被设置为与其他杂质区域21、22和23相同。然而，根据第二变形例的构成可以与根据第一实施方案或第一变形例的构成组合。在这种情况下，在根据第一实施方案或第一变形例的构成中，第四杂质区域24'的深度可以比其他杂质区域21、22和23浅。在各构成中，与根据第一实施方案或第一变形例的构成相比，与信号线10连接的第四杂质区域24'的容量减小。因此，可以实现更快的读出速度。
<<5.第三变形例>>
(其中光电转换单元扩大的例子)
图7是根据第一实施方案的第三变形例的说明性平面图。如图所示，在根据第三变形例的固态成像器件1-1c中，其中设置有光电转换单元PD的第一有源区域2a'的开口形状具有延伸部E。其他构成与第一实施方案相同。
在根据第三变形例的固态成像器件1-1c中，其中设置有光电转换单元PD的第一有源区域2a'的开口形状具有延伸到第二有源区域2b侧的延伸部E。如在第一实施方案中详细说明的，其中设置有作为输出晶体管的选择晶体管STr的第二有源区域2b形成为使得在长度方向的一端具有尺寸比开口宽度W0小的开口宽度W(<W0)。因此，从第一有源区域2a’以平面形式延伸的延伸部E形成在其中开口宽度在第二有源区域2b中缩小的部分中。因此，在第一有源区域2a'中形成的光电转换单元PD的平面形状也被延伸部E延伸。
<第三变形例的优点>
在根据上述第三变形例的构成中，除了第一实施方案的优点之外，还可以扩大光电转换单元PD的占有面积并且改善光接收感度。
根据第三变形例的构成可以与结合图4说明的根据第一变形例的构成组合，从而获得其优点。
<<6.第二实施方案>>
(其中放大晶体管用作输出晶体管的固态成像器件的第一例子)
图8是示出根据第二实施方案的固态成像器件1-2的主要单元的构成的平面图，并且对应于示出图1中的成像区域3的部分放大平面图。图9是沿着图8的线A-A的剖视图。图中所示的根据第二实施方案的固态成像器件1-2与根据第一实施方案的固态成像器件的不同之处在于，放大晶体管ATr用作输出晶体管。因此，3个晶体管RTr、STr、ATr在第二有源区域2b中的排列顺序与第一实施方案不同。由于其他构成与第一实施方案相同，因此省略了对它们的说明。
即，根据第二实施方案的固态成像器件1-2包括具有与第一实施方案相同开口形状的第一有源区域2a和第二有源区域2b。与第一实施方案相同的光电转换单元PD和传输晶体管TTr设置在第一有源区域2a中。另一方面，如下面将要说明的，与第一实施方案不同，3个晶体管RTr、STr和ATr以其中放大晶体管ATr与信号线10连接的状态设置在第二有源区域2b中。
<复位晶体管RTr>
在3个晶体管RTr、STr和ATr中，复位晶体管RTr的配置状态和连接状态与第一实施方案相同。
<选择晶体管STr>
选择晶体管STr设置成在第二有源区域2b中的具有预定的开口宽度W0的部分中共享复位晶体管RTr的第二杂质区域22。选择晶体管STr包括在开口宽度W0的方向上横穿第二有源区域2b的选择门SG以及在选择门SG的两侧上在第二有源区域2b中设置的第二杂质区域22和第三杂质区域23。第二杂质区域22和第三杂质区域23具有其中元件分离部11和选择门SG用作掩模的平面形状。因此，第二杂质区域22和第三杂质区域23在沟道宽度方向上具有相同的尺寸。此外，第二杂质区域22和第三杂质区域23在半导体基板2的表面层中形成为相同深度。
在上述构成中，像素驱动线(这里未示出)与选择门SG连接并且输出选择信号φS。第二杂质区域22和第三杂质区域23是所谓的源极/漏极。电源电压Vdd供给到与复位晶体管RTr共享的第二杂质区域22。
<放大晶体管ATr>
放大晶体管ATr用作输出晶体管，并且从在第二有源区域2b中的具有预定的开口宽度W0的部分到具有更小尺寸的开口宽度W的部分设置。放大晶体管ATr设置成共享选择晶体管STr的第三杂质区域23。
放大晶体管ATr包括设置成在开口宽度W0的方向上横穿第二有源区域2b的放大门AG以及在放大门AG的两侧上在第二有源区域2b中设置的第三杂质区域23和第四杂质区域24。
在放大门AG、第三杂质区域23和第四杂质区域24中，放大门AG在第二有源区域2b中的具有预定的开口宽度W0的部分中设置。因此，在第三杂质区域23和第四杂质区域24中，与选择晶体管STr共享的整个第三杂质区域23设置在第二有源区域2b中的具有预定的开口宽度W0的部分中。另一方面，第四杂质区域24在第二有源区域2b中穿过具有预定的开口宽度W0的部分和具有更小尺寸的开口宽度W的部分设置。第三杂质区域23和第四杂质区域24具有其中元件分离部11和放大门AG用作掩模的平面形状。因此，第三杂质区域23和第四杂质区域24可以被说成在包括第三杂质区域23和第四杂质区域24的放大晶体管ATr的沟道宽度方向上具有不同的尺寸。
在上述构成中，放大门AG与浮动扩散部FD连接。因此，放大晶体管ATr经由传输晶体管TTr的浮动扩散部FD与光电转换单元PD电连接。
第三杂质区域23和第四杂质区域24是所谓的源极/漏极，并且在上述沟道宽度方向上具有更小尺寸的第四杂质区域24与信号线10连接。
<固态成像器件1-2的驱动>
包括上述各构成要素的固态成像器件1-2的像素驱动电路象在根据第一实施方案的固态成像器件1-1中那样操作。此外，当选择信号φS被供给到选择门SG时，浮动扩散部FD的电位从放大晶体管ATr输出到信号线10，而没有经过选择晶体管。
<第二实施方案的优点>
在具有上述构成的固态成像器件1-2中，被构造成作为用作输出晶体管的放大晶体管ATr的源极/漏极的第三杂质区域23和第四杂质区域24在沟道宽度方向上具有不同的尺寸。在这种构成中，信号线10与在沟道宽度方向上具有更小大小(尺寸)的第四杂质区域24连接。因此，象在第一实施方案中那样，与信号线10连接的各第四杂质区域24的容量减小。因此，即使当与一根信号线10连接的像素驱动电路的数量增加时，也可以经由信号线10高速地读出成像信号。
在第二有源区域2b中，仅有其中设置有第四杂质区域24的前端部在沟道宽度方向上具有小的开口形状。因此，象在第一实施方案中那样，在选择晶体管STr中，在选择门SG下方的沟道宽度的尺寸在一定程度上被保持，因此抑制了特性劣化。此外，即使在放大晶体管ATr中，在放大门AG下方的沟道宽度的尺寸在一定程度上也被保持，因此可以获得防止由于放大晶体管ATr的小型化而引起随机噪声的发生的优点。
如上所述，即使在根据第二实施方案的固态成像器件1-2中，随机噪声的减少也可以与图像信号的高速读出兼容。
上述第二实施方案的构成可以与结合图5和图6说明的第一实施方案的第二变形例的构成以及与结合图7说明的第一实施方案的第三变形例的构成组合，从而获得各自的优点。此外，当可以不考虑随机噪声的影响时，第二实施方案的构成可以与结合图4说明的第一实施方案的第一变形例的构成组合。
<<7.第三实施方案>>
(其中放大晶体管用作输出晶体管的固态成像器件的第二例子)
图10是示出根据第三实施方案的固态成像器件1-3的主要单元的构成的示意性平面图，并且对应于示出图1中的成像区域3的部分放大平面图。图11是沿着图10的线A-A的剖视图。图中所示的根据第三实施方案的固态成像器件1-3与根据第一实施方案的固态成像器件的不同之处在于，2个晶体管设置在第二有源区域2b中，并且放大晶体管ATr用作输出晶体管。由于其他构成与第一实施方案相同，因此省略了对它们的说明。
即，根据第三实施方案的固态成像器件1-3包括具有与第一实施方案相同开口形状的第一有源区域2a和第二有源区域2b。与第一实施方案相同的光电转换单元PD和传输晶体管TTr设置在第一有源区域2a中。另一方面，如下面将要说明的，与第一实施方案不同，2个晶体管RTr和ATr设置在第二有源区域2b中，并且放大晶体管ATr与信号线10连接。
<复位晶体管RTr>
复位晶体管RTr的配置状态和连接状态与第一实施方案相同。
<放大晶体管ATr>
放大晶体管ATr用作输出晶体管，并且从在第二有源区域2b中的具有预定的开口宽度W0的部分到具有更小尺寸的开口宽度W的部分设置。放大晶体管ATr设置成共享复位晶体管RTr的第二杂质区域22。
放大晶体管ATr包括设置成在开口宽度W0的方向上横穿第二有源区域2b的放大门AG以及在放大门AG的两侧上在第二有源区域2b中设置的第二杂质区域22和第三杂质区域23。
在放大门AG、第二杂质区域22和第三杂质区域23中，放大门AG在第二有源区域2b中的具有预定的开口宽度W0的部分中设置。因此，在第二杂质区域22和第三杂质区域23中，与复位晶体管RTr共享的整个第二杂质区域22设置在第二有源区域2b中的具有预定的开口宽度W0的部分中。另一方面，第三杂质区域23在第二有源区域2b中穿过具有预定的开口宽度W0的部分和具有更小尺寸的开口宽度W的部分设置。第二杂质区域22和第三杂质区域23具有其中元件分离部11和放大门AG用作掩模的平面形状。因此，第二杂质区域22和第三杂质区域23可以被说成在包括第二杂质区域22和第三杂质区域23的放大晶体管ATr的沟道宽度方向上具有不同的尺寸。
在上述构成中，放大门AG与浮动扩散部FD连接。因此，放大晶体管ATr经由浮动扩散部FD与光电转换单元PD电连接。
第二杂质区域22和第三杂质区域23是所谓的源极/漏极，并且在上述沟道宽度方向上具有更小尺寸的第三杂质区域23与信号线10连接。
<固态成像器件1-3的驱动>
象在被构造成包括3个晶体管的一般像素驱动电路中那样，包括上述各构成要素的固态成像器件1-3的像素驱动电路操作如下。即，首先，被光电转换并累积在光电转换单元PD中的信号电荷(这里，电子)在传输信号φT被供给到传输门TG时输送到浮动扩散部FD。然后，通过浮动扩散部FD的电位选择或不选择像素，并且在选择的像素中的浮动扩散部FD的电位作为信号电位从放大晶体管ATr输出到信号线10。
在信号电荷从光电转换单元PD输送到浮动扩散部FD之前，复位信号φR被供给到复位门RG，因此浮动扩散部FD的电位被复位。
<第三实施方案的优点>
在具有上述构成的固态成像器件1-3中，被构造成作为用作输出晶体管的放大晶体管ATr的源极/漏极的第二杂质区域22和第三杂质区域23在沟道宽度方向上具有不同的尺寸。在这种构成中，信号线10与在沟道宽度方向上具有更小大小(尺寸)的第三杂质区域23连接。因此，象在第一实施方案中那样，与信号线10连接的各第三杂质区域23的容量减小。因此，即使当与一根信号线10连接的像素驱动电路的数量增加时，也可以经由信号线10高速地读出成像信号。
在其中设置有放大晶体管ATr的第二有源区域2b中，仅有其中设置有第三杂质区域23的前端部在放大晶体管ATr的沟道宽度方向上具有小的开口形状。因此，象在第一实施方案中那样，在放大晶体管ATr中，在放大门AG下方的沟道宽度的尺寸在一定程度上被保持，因此可以获得防止由于放大晶体管ATr的小型化而引起随机噪声的发生的优点。
即使在根据第三实施方案的固态成像器件1-3中，随机噪声的减少也可以与图像信号的高速读出兼容。
上述第三实施方案的构成可以与结合图5和图6说明的第一实施方案的第二变形例的构成以及与结合图7说明的第一实施方案的第三变形例的构成组合，从而获得各自的优点。此外，当可以不考虑随机噪声的影响时，第三实施方案的构成可以与结合图4说明的第一实施方案的第一变形例的构成组合。
在上面说明的各实施方案和变形例中，说明了其中半导体基板2的一个主表面被分割成第一有源区域2a和第二有源区域2b并且多个晶体管设置在第二有源区域2b中的构成。然而，浮动扩散部和各晶体管RTr、ATr和STr之间的连接关系可以等价于例示的连接关系。因此，第一有源区域2a和第二有源区域2b可以是连续的区域。第二有源区域2b可以分割成在其中设置各晶体管RTr、ATr和STr的2个或3个区域。
<<8.第四实施方案>>
(使用固态成像器件的电子设备)
根据上述本发明技术的各实施方案和变形例的固态成像器件可以设置作为电子设备用的固态成像器件，例如，数码相机或摄像机等相机系统、具有成像功能的便携式电话或者具有成像功能的其他装置。
图12是示出用作根据本发明技术的实施方案电子设备的例子的使用固态成像元件的相机的构成的示图。根据本实施方案的相机是能够捕获静止图像或运动图像的摄像机的例子。相机91包括固态成像器件1、将入射光导向固态成像器件1的成像区域的光学系统93、快门装置94、驱动固态成像器件1的驱动电路95以及处理固态成像器件1的输出信号的信号处理电路96。
固态成像器件1是具有上述各实施方案和变形例中说明的构成的固态成像器件。光学系统(光学透镜)93在固态成像器件1的成像区域的成像面上形成来自对象的像光(入射光)的图像。多个像素排列在成像面上。来自光学系统93的入射光被导向在像素中固态成像元件的光电转换单元。因此，在固态成像器件1的光电转换单元内累积信号电荷一定期间。光学系统93可以是包括多个光学透镜的光学透镜系统。
快门装置94控制在固态成像器件1中的光照射期间和遮光期间。驱动电路95将驱动信号供给到固态成像器件1和快门装置94，从而基于供给的驱动信号(定时信号)，控制固态成像器件1向信号处理电路96的信号输出操作和快门装置94的快门操作。即，驱动电路95供给驱动信号(定时信号)以进行将信号从固态成像器件1传输到信号处理电路96的操作。信号处理电路96对于从固态成像器件1输送的信号进行各种信号处理。进行过信号处理的视频信号被存储在诸如存储器等存储介质上或输出到监视器。
由于根据上述实施方案的电子设备包括被设计成使得随机噪声的减少可以与图像信号的高速读出兼容的固态成像器件，因此，如上面各实施方案中说明的，可以实现具有成像功能的电子设备的小型化和高功能化。
此外，本发明技术也可以按以下构造。
(1)一种固态成像器件，包括：
多个光电转换单元；
沿着所述多个光电转换单元配线的信号线；和
与所述各光电转换单元电连接并包括栅极和两个杂质区域的输出晶体管，所述两个杂质区域设置在所述栅极的两侧并且在沟道宽度方向上的大小以及深度中的至少一个尺寸不同，所述信号线与所述两个杂质区域中具有更小尺寸的杂质区域连接。
(2)如(1)所述的固态成像器件，还包括：
其中设置有所述光电转换单元的第一有源区域；和
其中一端侧的开口宽度小的第二有源区域，
其中，在所述输出晶体管中，具有第二有源区域的小开口宽度的部分被设置作为所述具有更小尺寸的杂质区域。
(3)如(2)所述的固态成像器件，还包括：
放大晶体管，所述放大晶体管包括与所述光电转换单元电连接的放大门，并且具有其中所述放大门设置在具有第二有源区域的大开口宽度的部分中的构成。
(4)如(3)所述的固态成像器件，其中所述放大晶体管与所述输出晶体管共享所述两个杂质区域中具有更大尺寸的杂质区域。
(5)如(4)所述的固态成像器件，其中所述输出晶体管是包括被输入选择信号的选择门的选择晶体管。
(6)如(5)所述的固态成像器件，其中所述选择门形成在具有第二有源区域的大开口宽度的部分中。
(7)如(3)或(4)所述的固态成像器件，其中所述放大晶体管被设置作为与所述信号线连接的所述输出晶体管。
(8)如(7)所述的固态成像器件，还包括：
选择晶体管，所述选择晶体管在第二有源区域中与所述放大晶体管共享所述两个杂质区域中具有更大尺寸的杂质区域，并且包括被输入选择信号的选择门。
(9)如(7)所述的固态成像器件，还包括：
复位晶体管，所述复位晶体管在第二有源区域中与所述放大晶体管共享所述两个杂质区域中具有更大尺寸的杂质区域，并且包括被输入复位信号的复位门。
(10)如(1)～(9)中任一项所述的固态成像器件，还包括：
与所述光电转换单元邻接设置的传输门；和
与所述传输门邻接设置的浮动扩散部，
其中所述输出晶体管经由所述浮动扩散部与所述光电转换单元电连接。
(11)如(2)～(10)中任一项所述的固态成像器件，其中第一有源区域和第二有源区域被元件分离部分离。
(12)一种电子设备，包括：
多个光电转换单元；
沿着所述多个光电转换单元配线的信号线；和
与所述各光电转换单元电连接并包括栅极和两个杂质区域的输出晶体管，所述两个杂质区域设置在所述栅极的两侧并且在沟道宽度方向上的大小以及深度中的至少一个尺寸不同，所述信号线与所述两个杂质区域中具有更小尺寸的杂质区域连接；和
将入射光导向所述光电转换单元的光学系统。
本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明所附的权利要求书或其等同物的范围内进行各种修改、组合、次组合以及改变。
Claims (11)
1.一种固态成像器件，包括：
多个光电转换单元；
沿着所述多个光电转换单元配线的信号线；
与所述各光电转换单元电连接并包括栅极和两个杂质区域的输出晶体管，所述两个杂质区域设置在所述栅极的两侧并且在沟道宽度方向上的大小以及深度中的至少一个尺寸不同，所述信号线与所述两个杂质区域中具有更小尺寸的杂质区域连接；和
其中设置有所述光电转换单元的第一有源区域；和
其中一端侧的开口宽度小的第二有源区域，
其中，在所述输出晶体管中，具有第二有源区域的小开口宽度的部分被设置作为所述具有更小尺寸的杂质区域。
2.如权利要求1所述的固态成像器件，还包括：
放大晶体管，所述放大晶体管包括与所述光电转换单元电连接的放大门，并且具有其中所述放大门设置在具有第二有源区域的大开口宽度的部分中的构成。
3.如权利要求2所述的固态成像器件，其中所述放大晶体管与所述输出晶体管共享所述两个杂质区域中具有更大尺寸的杂质区域。
4.如权利要求3所述的固态成像器件，其中所述输出晶体管是包括被输入选择信号的选择门的选择晶体管。
5.如权利要求4所述的固态成像器件，其中所述选择门形成在具有第二有源区域的大开口宽度的部分中。
6.如权利要求2所述的固态成像器件，其中所述放大晶体管被设置作为与所述信号线连接的所述输出晶体管。
7.如权利要求6所述的固态成像器件，还包括：
选择晶体管，所述选择晶体管在第二有源区域中与所述放大晶体管共享所述两个杂质区域中具有更大尺寸的杂质区域，并且包括被输入选择信号的选择门。
8.如权利要求6所述的固态成像器件，还包括：
复位晶体管，所述复位晶体管在第二有源区域中与所述放大晶体管共享所述两个杂质区域中具有更大尺寸的杂质区域，并且包括被输入复位信号的复位门。
9.如权利要求1所述的固态成像器件，还包括：
与所述光电转换单元邻接设置的传输门；和
与所述传输门邻接设置的浮动扩散部，
其中所述输出晶体管经由所述浮动扩散部与所述光电转换单元电连接。
10.如权利要求1所述的固态成像器件，其中第一有源区域和第二有源区域被元件分离部分离。
11.一种电子设备，包括：
多个光电转换单元；
沿着所述多个光电转换单元配线的信号线；
与所述各光电转换单元电连接并包括栅极和两个杂质区域的输出晶体管，所述两个杂质区域设置在所述栅极的两侧并且在沟道宽度方向上的大小以及深度中的至少一个尺寸不同，所述信号线与所述两个杂质区域中具有更小尺寸的杂质区域连接；
其中设置有所述光电转换单元的第一有源区域；
其中一端侧的开口宽度小的第二有源区域；和
将入射光导向所述光电转换单元的光学系统，
其中，在所述输出晶体管中，具有第二有源区域的小开口宽度的部分被设置作为所述具有更小尺寸的杂质区域。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012-145615 | 2012-06-28 | ||
| JP2012145615A JP2014011253A (ja) | 2012-06-28 | 2012-06-28 | 固体撮像装置および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103515405A CN103515405A (zh) | 2014-01-15 |
| CN103515405B true CN103515405B (zh) | 2017-06-09 |
Family
ID=49777783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310241459.6A Expired - Fee Related CN103515405B (zh) | 2012-06-28 | 2013-06-18 | 固态成像器件和电子设备 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10027911B2 (zh) |
| JP (1) | JP2014011253A (zh) |
| CN (1) | CN103515405B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6355402B2 (ja) * | 2014-04-14 | 2018-07-11 | キヤノン株式会社 | 固体撮像装置及びカメラ |
| JP6355401B2 (ja) * | 2014-04-14 | 2018-07-11 | キヤノン株式会社 | 固体撮像装置及びカメラ |
| JP7570013B2 (ja) | 2019-10-04 | 2024-10-21 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| CN112382639B (zh) * | 2020-10-16 | 2022-09-16 | 复旦大学 | 基于绝缘层上硅衬底的可调性能光电传感器及其制备方法 |
| JP2024003807A (ja) * | 2020-12-04 | 2024-01-16 | ソニーグループ株式会社 | 固体撮像素子 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110697A (zh) * | 2009-12-03 | 2011-06-29 | 索尼公司 | 成像元件和相机系统 |
| CN102468317A (zh) * | 2010-11-16 | 2012-05-23 | 佳能株式会社 | 固态图像传感器、其制造方法和成像系统 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4578792B2 (ja) * | 2003-09-26 | 2010-11-10 | 富士通セミコンダクター株式会社 | 固体撮像装置 |
| JP2006108590A (ja) * | 2004-10-08 | 2006-04-20 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP4677258B2 (ja) * | 2005-03-18 | 2011-04-27 | キヤノン株式会社 | 固体撮像装置及びカメラ |
| KR100712524B1 (ko) * | 2005-08-09 | 2007-04-30 | 삼성전자주식회사 | 확장된 게이트 표면적을 갖는 드라이브 트랜지스터를구비한 ｃｍｏｓ 이미지 센서 및 그 제조방법 |
| KR101436504B1 (ko) * | 2008-01-25 | 2014-09-02 | 삼성전자주식회사 | 이미지 센서 |
| JP4630907B2 (ja) | 2008-03-03 | 2011-02-09 | シャープ株式会社 | 固体撮像装置および電子情報機器 |
| JP5509962B2 (ja) * | 2010-03-19 | 2014-06-04 | ソニー株式会社 | 固体撮像装置、および、その製造方法、電子機器 |
| JP5641287B2 (ja) * | 2010-03-31 | 2014-12-17 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法、および、電子機器 |
| JP5671830B2 (ja) * | 2010-03-31 | 2015-02-18 | ソニー株式会社 | 固体撮像素子、固体撮像素子の製造方法、および電子機器 |
| JP2011216673A (ja) * | 2010-03-31 | 2011-10-27 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
| JP2013012551A (ja) * | 2011-06-28 | 2013-01-17 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 |
-
2012
- 2012-06-28 JP JP2012145615A patent/JP2014011253A/ja active Pending
-
2013
- 2013-06-17 US US13/919,450 patent/US10027911B2/en active Active
- 2013-06-18 CN CN201310241459.6A patent/CN103515405B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110697A (zh) * | 2009-12-03 | 2011-06-29 | 索尼公司 | 成像元件和相机系统 |
| CN102468317A (zh) * | 2010-11-16 | 2012-05-23 | 佳能株式会社 | 固态图像传感器、其制造方法和成像系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10027911B2 (en) | 2018-07-17 |
| US20140002704A1 (en) | 2014-01-02 |
| JP2014011253A (ja) | 2014-01-20 |
| CN103515405A (zh) | 2014-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9865632B2 (en) | Image sensor pixel with memory node having buried channel and diode portions formed on N-type substrate | |
| JP4752926B2 (ja) | 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、電子機器 | |
| CN106169492B (zh) | 摄像装置和电子设备 | |
| KR100820520B1 (ko) | 고체촬상장치 | |
| JP2008004692A (ja) | 固体撮像装置 | |
| JP2007095917A (ja) | 固体撮像装置 | |
| JP2006073736A (ja) | 光電変換装置、固体撮像装置及び固体撮像システム | |
| US7420603B2 (en) | Solid-state image pickup device and module type solid-state image pickup device | |
| JP2009135319A (ja) | 固体撮像装置及びカメラ | |
| JP2010050149A (ja) | 固体撮像装置およびその製造方法 | |
| EP2030240A1 (en) | Pmos pixel structure with low cross talk | |
| JP2008244021A (ja) | 固体撮像装置およびそれを用いたカメラ | |
| US12108180B2 (en) | Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus | |
| KR20150002593A (ko) | 고체 촬상 장치 및 전자 기기 | |
| US20120104523A1 (en) | Solid-state imaging device manufacturing method of solid-state imaging device, and electronic apparatus | |
| CN103515405B (zh) | 固态成像器件和电子设备 | |
| JP2011066241A (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| US20100066882A1 (en) | Solid-state image capturing element and electronic information device | |
| CN102956658A (zh) | 固态成像设备、固态成像设备的制造方法及电子设备 | |
| JP2011129633A (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| JP2002237614A (ja) | 光電変換装置及びその駆動方法並びに情報処理装置 | |
| JP2020017724A (ja) | 固体撮像装置、固体撮像装置の製造方法、および電子機器 | |
| JP2015130533A (ja) | 固体撮像装置及びカメラ | |
| JP2004312039A (ja) | 光電変換素子 | |
| JP2017152481A (ja) | 画素ユニット、及び撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20160912 Address after: Kanagawa Applicant after: SONY SEMICONDUCTOR SOLUTIONS Corp. Address before: Tokyo, Japan Applicant before: Sony Corp. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170609 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |