JP2011018920A - pinダイオードを備えた集積回路構造の製造方法 - Google Patents
pinダイオードを備えた集積回路構造の製造方法 Download PDFInfo
- Publication number
- JP2011018920A JP2011018920A JP2010193888A JP2010193888A JP2011018920A JP 2011018920 A JP2011018920 A JP 2011018920A JP 2010193888 A JP2010193888 A JP 2010193888A JP 2010193888 A JP2010193888 A JP 2010193888A JP 2011018920 A JP2011018920 A JP 2011018920A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- protective layer
- spacer element
- protected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000010410 layer Substances 0.000 claims abstract description 183
- 238000000034 method Methods 0.000 claims abstract description 61
- 125000006850 spacer group Chemical group 0.000 claims abstract description 52
- 239000011241 protective layer Substances 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 claims description 9
- 230000036961 partial effect Effects 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 238000007704 wet chemistry method Methods 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000003860 storage Methods 0.000 claims description 2
- 230000035945 sensitivity Effects 0.000 abstract description 4
- 238000000407 epitaxy Methods 0.000 description 30
- 150000004767 nitrides Chemical class 0.000 description 30
- 239000000758 substrate Substances 0.000 description 19
- 239000002019 doping agent Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 230000007261 regionalization Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 206010034972 Photosensitivity reaction Diseases 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000036211 photosensitivity Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000005025 nuclear technology Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0664—Vertical bipolar transistor in combination with diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14681—Bipolar transistor imagers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Bipolar Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
【解決手段】集積回路構造において、保護される材料82が隣接している少なくとも1つの段を含んだ形状を形成し、段をも覆う保護層を形成し、上記保護層を形成した後、スペーサ素子層を形成し、スペーサ素子層に異方性エッチングを行い、段に少なくとも1つのスペーサ素子を形成し、スペーサ素子によって覆われていない領域において、保護層を薄膜化するか、または、完全に除去し、上記保護される材料82に沿って、保護層の少なくとも1つの残余領域150が残っており、保護層を薄膜化または除去した後、有効層を形成し、有効層をパターン形成すると同時に、スペーサ素子を除去して、保護される材料82を、残余領域150によって保護する。
【選択図】図2F
Description
‐15GHzよりも大きい遮断周波数を有する垂直NPNトランジスタと、‐垂直PNPトランジスタと、
‐CMOSトランジスタと、
‐抵抗およびキャパシタといった受動素子とである。
‐保護される材料が隣接している少なくとも1つの段を含んだ形状を形成する。
‐この段をも覆う保護層を形成する。
‐該保護層を形成した後、スペーサ素子層を形成する。
‐該スペーサ素子層に異方性エッチングを行い、この段にスペーサ素子またはスペーサを形成する。
‐該スペーサ素子によって覆われていない領域において、保護層を薄膜化するか、または、完全に除去する。ここで、該保護される材料に沿って、保護層の少なくとも1つの残余領域が残っている。
‐保護層を薄膜化または除去した後、有効層を形成する。
‐該有効層をパターン形成すると同時に、スペーサ素子を除去する。ここで、該保護される材料は、残余領域によって保護される。
‐キャパシタの誘電体、特に、1つの電極または2つの電極が多結晶シリコンからなるか、または、多結晶シリコンを含有している、キャパシタ、または、
‐メモリトランジスタの電荷蓄積層、特に、至る所で電気的に絶縁された層、または、
‐電界効果トランジスタのゲート電極の側面に位置するスペーサ素子、または、電界効果トランジスタのゲート誘電体、に含まれている。
‐領域42に隣接した、層厚が例えば数ナノメートル(例えば、3〜10ナノメートル、ここでは4.5ナノメートル)である熱酸化物層44と、
‐熱酸化物層44に隣接した、厚さが3〜15ナノメートルであり、特に5ナノメートルである、TEOS酸化物層領域46と、
‐熱酸化物層44に隣接している、厚さが例えば30〜50ナノメートルであり、特に40ナノメートルである、窒化物層領域48とを含む、3重の積層からなる。
‐シリコンを含んだ多結晶の下部電極78と、
‐酸化物層44と、
‐TEOS層46の一部と、
‐(70に相当する)窒化物層領域82と、
‐シリコンを含んだ多結晶の被覆電極84と、
‐例えば二酸化珪素を含んだ任意の酸化物領域86と、を含んでいる。
‐エピタキシプロセスが一度のみ必要であり、pinダイオードを形成するために他のフォトマスクが4つだけ必要であり、無線周波数npnトランジスタ58を形成するために他のフォトマスクがたった3つだけ必要である、簡単な制御方法。
‐pinダイオード14の作動電圧が小さい(例えば、3ボルト未満、特に2.5ボルト)。
‐pinダイオードのp/n接合容量が少ない(例えば、1立方ミリメートル当たり約15ピコファラッドだけ)。
‐pinダイオードの直列抵抗が小さい。
‐pinダイオードの特に中間領域に、オートドーピング層が存在しない。これにより、ゆっくりした電荷担体拡散効果が生じない。
‐該中間領域の下に位置する、層20と層12との間のn/pフォトダイオードを短絡する。これにより、基板からのゆっくりした電荷担体拡散効果を回避できる。
‐pinダイオードと、
‐このpinダイオードに含まれている、表面近傍に位置する一伝導型にドープされた領域(例えば、p型領域)と、
‐該pinダイオードに含まれている、表面近傍に位置する該pinダイオードの該領域(例えば、埋設されたn型領域)の伝導型とは異なる伝導型にドープされた、表面から離れた領域と、
‐該pinダイオード(14)に含まれ、該表面近傍に位置する領域と該表面から離れた領域との間に配置された、ドープされていないまたはpinダイオードの表面近傍に位置する領域よりも弱くドープされた、中間領域と、
‐該表面近傍に位置するバイポーラトランジスタと、
‐npnトランジスタの場合はp型にドープされており、pnpトランジスタの場合はn型にドープされている、該バイポーラトランジスタに含まれたベース領域と、
‐該バイポーラトランジスタに含まれ、該ベース領域に隣接した、表面近傍の縁領域(例えば、エミッタ領域)と、
‐該バイポーラトランジスタに含まれ、該ベース領域に隣接した、該表面から離れた縁領域(例えば、コレクタ領域)と、
‐該バイポーラトランジスタの、表面から離れた縁領域よりも強くドープされており、該表面から離れた該縁領域の該表面から離れた側に配置された、接続領域とを備えている。
‐ここで、該中間領域は、該接続領域が始まる深さで始まり該接続領域が終わる深さで終わる部分において一定のドーパント濃度特性を有しているか、または、1桁未満だけ変わるドーパント濃度特性を有している。
‐pinダイオードのドープされた領域を基板に形成する。
‐pinダイオードの該領域を形成した後、厚さが少なくとも5マイクロメートルまたは少なくとも8マイクロメートルであるエピタキシ層を、特にエピタキシを中断せず、他のエピタキシを実行せずに、形成する。
‐このエピタキシ層を形成した後、バイポーラトランジスタのコレクタ接続領域の埋設された層を打ち込む。
‐pinダイオードの他のドープされた領域を形成する。
‐該エピタキシ層に、コレクタ接続領域に隣接したコレクタ領域を含むバイポーラトランジスタを、形成する。
Claims (8)
- 集積回路構造(10)の製造方法であって、
集積回路構造(10)を製造するとき、
保護される材料(82)が隣接している少なくとも1つの段を含んだ形状を形成し、
上記段をも覆う保護層(46b)を形成し、
上記保護層(46b)を形成した後、スペーサ素子層(122)を形成し、
上記スペーサ素子層(122)に異方性エッチングを行い、上記段に少なくとも1つのスペーサ素子(130)を形成し、
上記スペーサ素子(130)によって覆われていない領域において、上記保護層(46b)を薄膜化するか、または、完全に除去し、上記保護される材料(82)に沿って、上記保護層(46b)の少なくとも1つの残余領域(150)が残っており、
上記保護層(46b)を薄膜化または除去した後、有効層(48b)を形成し、
上記有効層をパターン形成すると同時に、スペーサ素子(130)を除去し、上記保護される材料(82)は、残余領域(150)によって保護される、製造方法。 - 上記保護層(46b)の薄膜化が終了した後、上記保護層(46b)の部分層が、スペーサ素子(130)によって覆われていない領域に残っており、
上記部分層に対して選択的にパターン形成を行うか、または、
上記スペーサ素子(130)によって覆われていない領域において上記保護層(46b)を完全に除去し、上記保護層(46b)と同じ材料を含んだ層(46a)が上記保護層(46b)の下に配置されていることを特徴とする、請求項1に記載の方法。 - 保護される材料(82)と、スペーサ素子層(122)の材料と、有効層(48、48b)の材料とは、少なくとも1つの同じ材料組成、特に、結合した窒素からなるか、または、同じ材料、特に窒化珪素からなることを特徴とする、請求項1または2に記載の方法。
- 上記保護層(46b)は酸化物層、特に酸化珪素層であることを特徴とする、請求項1〜3の何れか1項に記載の方法。
- 上記有効層(48b)を、好ましくはハードマスク(140)および/またはリン酸を用いて、ウェット化学によってパターン形成することを特徴とする、請求項1〜4の何れか1項に記載の方法。
- 上記保護される材料(82)は、キャパシタ(59)の誘電体、特に、1つの電極(78、84)または2つの電極(78、84)が多結晶シリコンからなるか、または、多結晶シリコンを含有している、キャパシタ(59)に含まれているか、または、
メモリトランジスタの電荷蓄積層、特に、至る所で電気的に絶縁された層に含まれているか、または、
電界効果トランジスタ(60)のゲート電極(90)の側面に位置するスペーサ素子(92a)に含まれているか、または、電界効果トランジスタ(60)のゲート誘電体に含まれていることを特徴とする、請求項1〜5の何れか1項に記載の方法。 - 上記有効層(48)は、感光素子、特に、pinダイオード(14)を被覆しており、上記有効層(48)を、反射防止層として用いることが好ましいことを特徴とする、請求項1〜6の何れか1項に記載の方法。
- 上記感光素子(14)は、上記感光素子に近い順に、熱酸化物層(44)と、堆積された酸化物層(46)と、有効層(48)とを含んだ積層によって覆われていることを特徴とする、請求項7に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004031606.6 | 2004-06-30 | ||
DE102004031606A DE102004031606B4 (de) | 2004-06-30 | 2004-06-30 | Integrierte Schaltungsanordnung mit pin-Diode und Herstellungsverfahren |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007518581A Division JP2008504705A (ja) | 2004-06-30 | 2005-06-17 | pinダイオードを備えた集積回路構造およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011018920A true JP2011018920A (ja) | 2011-01-27 |
JP5281620B2 JP5281620B2 (ja) | 2013-09-04 |
Family
ID=34970038
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007518581A Pending JP2008504705A (ja) | 2004-06-30 | 2005-06-17 | pinダイオードを備えた集積回路構造およびその製造方法 |
JP2010193888A Expired - Fee Related JP5281620B2 (ja) | 2004-06-30 | 2010-08-31 | pinダイオードを備えた集積回路構造の製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007518581A Pending JP2008504705A (ja) | 2004-06-30 | 2005-06-17 | pinダイオードを備えた集積回路構造およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7495306B2 (ja) |
JP (2) | JP2008504705A (ja) |
DE (2) | DE102004031606B4 (ja) |
WO (1) | WO2006003086A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100723137B1 (ko) * | 2005-11-24 | 2007-05-30 | 삼성전기주식회사 | 포토다이오드 소자 및 이를 이용한 광센서용 포토다이오드어레이 |
DE102006027969A1 (de) * | 2006-06-17 | 2007-12-20 | X-Fab Semiconductor Foundries Ag | Verfahren zur selektiven Entspiegelung einer Halbleitergrenzfläche durch eine besondere Prozessführung |
KR100929741B1 (ko) * | 2007-11-20 | 2009-12-03 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조 방법 |
EP2216815B1 (en) | 2009-02-05 | 2014-04-02 | ams AG | Integrated circuit comprising PIN diodes |
US8101479B2 (en) * | 2009-03-27 | 2012-01-24 | National Semiconductor Corporation | Fabrication of asymmetric field-effect transistors using L-shaped spacers |
US8030151B2 (en) * | 2009-03-27 | 2011-10-04 | National Semiconductor Corporation | Configuration and fabrication of semiconductor structure having bipolar junction transistor in which non-monocrystalline semiconductor spacing portion controls base-link length |
US8482078B2 (en) * | 2011-05-10 | 2013-07-09 | International Business Machines Corporation | Integrated circuit diode |
US10468543B2 (en) | 2013-05-22 | 2019-11-05 | W&Wsens Devices, Inc. | Microstructure enhanced absorption photosensitive devices |
CN105556680B (zh) * | 2013-05-22 | 2017-12-22 | 王士原 | 微结构增强型吸收光敏装置 |
US10446700B2 (en) | 2013-05-22 | 2019-10-15 | W&Wsens Devices, Inc. | Microstructure enhanced absorption photosensitive devices |
US10700225B2 (en) | 2013-05-22 | 2020-06-30 | W&Wsens Devices, Inc. | Microstructure enhanced absorption photosensitive devices |
US11121271B2 (en) | 2013-05-22 | 2021-09-14 | W&WSens, Devices, Inc. | Microstructure enhanced absorption photosensitive devices |
US9530905B2 (en) | 2014-11-18 | 2016-12-27 | W&Wsens Devices, Inc. | Microstructure enhanced absorption photosensitive devices |
US10553633B2 (en) * | 2014-05-30 | 2020-02-04 | Klaus Y.J. Hsu | Phototransistor with body-strapped base |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001250934A (ja) * | 1999-12-28 | 2001-09-14 | Hynix Semiconductor Inc | キャパシタ構造を有するイメージセンサ及びその製造方法 |
JP2001345439A (ja) * | 2000-03-28 | 2001-12-14 | Toshiba Corp | 固体撮像装置及びその製造方法 |
JP2002033484A (ja) * | 2000-07-18 | 2002-01-31 | Mitsubishi Electric Corp | 半導体装置 |
JP2003264311A (ja) * | 2002-02-01 | 2003-09-19 | Stmicroelectronics Inc | ホトダイオードを有する集積回路の製造方法 |
JP2004512686A (ja) * | 2000-10-19 | 2004-04-22 | クォンタム セミコンダクター リミテッド ライアビリティ カンパニー | Cmosと一体化されたヘテロ接合ホトダイオードの製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0353509B1 (de) * | 1988-08-04 | 1995-06-14 | Siemens Aktiengesellschaft | Verfahren zur Herstellung einer integrierten Halbleiteranord- nung mit einem Photoelement und einem npn-Bipolartransistor in einem Siliziumsubstrat |
JPH0779154B2 (ja) * | 1989-03-10 | 1995-08-23 | シャープ株式会社 | 回路内蔵受光素子 |
US5598022A (en) * | 1990-08-31 | 1997-01-28 | Hamamatsu Photonics K.K. | Optical semiconductor device |
JPH09219534A (ja) * | 1995-12-06 | 1997-08-19 | Sony Corp | 受光素子、光ピツクアツプ及び半導体装置製造方法 |
EP0778621B1 (en) * | 1995-12-06 | 2008-08-13 | Sony Corporation | Semiconductor device comprising a photodiode and a bipolar element, and method of fabrication |
JP3317942B2 (ja) * | 1999-11-08 | 2002-08-26 | シャープ株式会社 | 半導体装置およびその製造方法 |
US6580109B1 (en) * | 2002-02-01 | 2003-06-17 | Stmicroelectronics, Inc. | Integrated circuit device including two types of photodiodes |
DE10241156A1 (de) * | 2002-09-05 | 2004-03-18 | Infineon Technologies Ag | Verfahren zum Herstellen einer integrierten pin-Diode und zugehörige Schaltungsanordnung |
KR100446309B1 (ko) * | 2002-11-14 | 2004-09-01 | 삼성전자주식회사 | L자형 스페이서를 채용한 반도체 소자의 제조 방법 |
-
2004
- 2004-06-30 DE DE102004031606A patent/DE102004031606B4/de not_active Expired - Fee Related
- 2004-06-30 DE DE102004063997A patent/DE102004063997B4/de not_active Expired - Fee Related
-
2005
- 2005-06-17 JP JP2007518581A patent/JP2008504705A/ja active Pending
- 2005-06-17 WO PCT/EP2005/052809 patent/WO2006003086A1/de active Application Filing
-
2006
- 2006-12-28 US US11/647,550 patent/US7495306B2/en not_active Expired - Fee Related
-
2009
- 2009-01-09 US US12/351,623 patent/US8058111B2/en not_active Expired - Fee Related
-
2010
- 2010-08-31 JP JP2010193888A patent/JP5281620B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001250934A (ja) * | 1999-12-28 | 2001-09-14 | Hynix Semiconductor Inc | キャパシタ構造を有するイメージセンサ及びその製造方法 |
JP2001345439A (ja) * | 2000-03-28 | 2001-12-14 | Toshiba Corp | 固体撮像装置及びその製造方法 |
JP2002033484A (ja) * | 2000-07-18 | 2002-01-31 | Mitsubishi Electric Corp | 半導体装置 |
JP2004512686A (ja) * | 2000-10-19 | 2004-04-22 | クォンタム セミコンダクター リミテッド ライアビリティ カンパニー | Cmosと一体化されたヘテロ接合ホトダイオードの製造方法 |
JP2003264311A (ja) * | 2002-02-01 | 2003-09-19 | Stmicroelectronics Inc | ホトダイオードを有する集積回路の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8058111B2 (en) | 2011-11-15 |
US20090209057A1 (en) | 2009-08-20 |
WO2006003086A8 (de) | 2006-03-23 |
DE102004063997B4 (de) | 2010-02-11 |
US20070187795A1 (en) | 2007-08-16 |
WO2006003086A1 (de) | 2006-01-12 |
DE102004031606A1 (de) | 2006-01-19 |
US7495306B2 (en) | 2009-02-24 |
JP2008504705A (ja) | 2008-02-14 |
DE102004031606B4 (de) | 2009-03-12 |
JP5281620B2 (ja) | 2013-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5281620B2 (ja) | pinダイオードを備えた集積回路構造の製造方法 | |
US7691734B2 (en) | Deep trench based far subcollector reachthrough | |
US6429502B1 (en) | Multi-chambered trench isolated guard ring region for providing RF isolation | |
US7098509B2 (en) | High energy ESD structure and method | |
KR100564266B1 (ko) | 수광소자내장형 반도체장치, 그의 제조방법 및 상기 수광소자내장형 반도체장치를 구비하는 광픽업 | |
CN109244033A (zh) | 具有气隙结构的射频开关 | |
KR20090042252A (ko) | Soi 디바이스 및 그 제조를 위한 방법 | |
US7459367B2 (en) | Method of forming a vertical P-N junction device | |
CN109728010A (zh) | 集成芯片及其形成方法 | |
US20230178677A1 (en) | Single-photon avalanche photodiode | |
US20090166795A1 (en) | Schottky diode of semiconductor device and method for manufacturing the same | |
US6803249B2 (en) | Method of making an integrated photodetector in which a silicon nitride layer forms an anti-reflective film and part of multi-layer insulator within transistor structures | |
US6580109B1 (en) | Integrated circuit device including two types of photodiodes | |
US11233045B2 (en) | Transient voltage suppression device and manufacturing method therefor | |
KR101118649B1 (ko) | 바이폴라 트랜지스터 및 그 형성 방법 | |
US6809396B2 (en) | Integrated circuit with a high speed narrow base width vertical PNP transistor | |
US6774455B2 (en) | Semiconductor device with a collector contact in a depressed well-region | |
CN109326592B (zh) | 瞬态电压抑制器及其制造方法 | |
US10727327B2 (en) | Silicon controlled rectifiers integrated into a heterojunction bipolar transistor process | |
CN107393915B (zh) | 瞬态电压抑制器及其制造方法 | |
CN109360822B (zh) | 一种瞬态电压抑制器及其制作方法 | |
CN108922925B (zh) | 一种功率器件保护芯片及其制作方法 | |
KR101097980B1 (ko) | 반도체 소자의 제조방법 | |
CN116469897A (zh) | 影像传感器及其制造方法 | |
KR100788368B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130524 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5281620 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |