KR100538067B1 - 이미지센서의 제조방법 - Google Patents

이미지센서의 제조방법 Download PDF

Info

Publication number
KR100538067B1
KR100538067B1 KR10-2003-0093661A KR20030093661A KR100538067B1 KR 100538067 B1 KR100538067 B1 KR 100538067B1 KR 20030093661 A KR20030093661 A KR 20030093661A KR 100538067 B1 KR100538067 B1 KR 100538067B1
Authority
KR
South Korea
Prior art keywords
region
photodiode
substrate
transistor
forming
Prior art date
Application number
KR10-2003-0093661A
Other languages
English (en)
Other versions
KR20050062000A (ko
Inventor
박유배
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2003-0093661A priority Critical patent/KR100538067B1/ko
Publication of KR20050062000A publication Critical patent/KR20050062000A/ko
Application granted granted Critical
Publication of KR100538067B1 publication Critical patent/KR100538067B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469Assemblies, i.e. hybrid integration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 포토다이오드의 면적을 극대화하면서 스위칭 소자의 면적을 충분히 확보하여, 광감도 특성 및 스위칭 기능을 개선할 수 있는 이미지센서 및 그 제조방법을 제공한다.
본 발명은 포토다이오드 영역 및 트랜지스터 영역이 정의되고 소자분리막에 의해 액티브 영역이 정의된 제 1 도전형 반도체 기판; 포토다이오드 및 트랜지스터 영역의 기판에 형성된 제 1 도전형 웰; 트랜지스터 영역의 기판에 형성되고 게이트 및 제 2 도전형 접합영역으로 이루어진 트랜지스터; 포토다이오드 영역의 기판 표면에 형성된 제 2 도전형의 포토다이오드 하부전극; 트랜지스터를 덮도록 기판 전면 상에 형성되고 하부전극을 노출시키는 제 1 콘택홀과 접합영역을 노출시키는 제 2 콘택홀 구비한 제 1 절연막; 제 1 절연막 상에 형성되고 제 1 콘택홀을 매립하면서 하부전극과 콘택하는 실리콘 패턴; 및 실리콘 패턴에 형성된 제 1 도전형의 포토다이오드 상부전극을 포함하는 이미지센서에 의해 달성될 수 있다.

Description

이미지센서의 제조방법{METHOD OF MANUFACTURING IMAGE SENSOR}
본 발명은 이미지센서 및 그 제조방법에 관한 것으로, 특히 이미지센서의 포토다이오드 및 그 제조방법에 관한 것이다.
일반적으로, 이미지센서는 광학영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로서, 빛을 감지하는 광감지 부분과 감지된 빛을 전기적 신호로 처리하여 데이터화하는 로직회로 부분으로 구성되어 있으며, CMOS(Complementary Metal Oxide Semiconductor) 이미지센서의 경우에는 CMOS 기술을 이용하여 화소 수만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용한다. 또한, 칼라 이미지를 구현하기 위한 이미지센서에서는 광감지 부분 상에 레드(Red; R), 그린(Green; G), 블루(Blue; B)의 3가지 칼라필터로 이루어진 칼라필터 어레이(Color Filter Array; CFA)가 구비되고, 광감도 향상을 위해 마이크로렌즈가 구비된다.
도 1은 이러한 종래 이미지센서의 단면도로서, 도 1에 도시된 바와 같이, 포토다이오드, 네이티브(native) NMOS 트랜지스터 및 노멀(normal) NMOS 트랜지스터 영역이 정의된 P형 반도체 기판(10)에 소자분리막(11)이 형성되고, 노멀 NMOS 트랜지스터 영역의 기판(10)에는 P-웰(12)이 형성되며, 각각의 트랜지스터 영역에는 기판(10) 상부에 형성된 게이트 절연막(13) 및 게이트(14)와 기판(10) 표면에 형성된 소오스/드레인의 N 접합영역(15a, 15b, 15c)으로 이루어진 NMOS 트랜지스터가 형성되어 있다. 게이트(14) 측벽에는 절연막의 스페이서(16)가 형성되고, 포토다이오드 영역에는 기판(10) 내부에 형성된 딥(deep) N- 불순물영역(17)의 하부전극과 그 표면에 형성된 P0 불순물 영역(18)의 상부전극으로 이루어진 포토다이오드가 형성되어 있다. 또한, 기판 전면 상에는 트랜지스터 및 포토다이오드를 덮으면서 접합영역(15a, 15b, 15c)을 노출시키는 콘택홀을 구비한 제 1 절연막(19)이 형성되고, 제 1 절연막(19) 상에는 콘택홀을 매립하면서 접합영역(15a, 15b, 15c)과 콘택하는 배선(20)이 형성되며, 배선(20)을 덮도록 기판 전면 상에 제 2 절연막(21)이 형성되어 있다. 포토다이오드 영역의 제 2 절연막(21) 상부에는 칼라필터(22)가 형성되고, 칼라필터(22)를 덮도록 기판 전면 상에 보호막(23)이 형성되며, 포토다이오드 영역의 보호막(23) 상부에는 마이크로렌즈(24)가 형성되어 있다.
한편, 이미지센서에서 우수한 광감도 특성을 얻기 위해서는 광감지 부분인 포토다이오드의 면적 확보가 중요하다. 그러나, 상술한 종래의 이미지센서에서는 포토다이오드의 상부전극이 트랜지스터의 접합영역과 동일 평면상에 형성되기 때문에, 포토다이오드의 면적 확보에 한계가 있을 뿐만 아니라, 포토다이오드에 인접한 트랜지스터 등의 스위칭 소자의 면적도 제한되므로, 우수한 광감도 특성 및 스위칭 기능을 얻기가 어렵다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 포토다이오드의 면적을 극대화하면서 스위칭 소자의 면적을 충분히 확보하여, 광감도 특성 및 스위칭 기능을 개선할 수 있는 이미지센서 및 그 제조방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 포토다이오드 영역 및 트랜지스터 영역이 정의되고 소자분리막에 의해 액티브 영역이 정의된 제 1 도전형 반도체 기판; 포토다이오드 및 트랜지스터 영역의 기판에 형성된 제 1 도전형 웰; 트랜지스터 영역의 기판에 형성되고 게이트 및 제 2 도전형 접합영역으로 이루어진 트랜지스터; 포토다이오드 영역의 기판 표면에 형성된 제 2 도전형의 포토다이오드 하부전극; 트랜지스터를 덮도록 기판 전면 상에 형성되고 하부전극을 노출시키는 제 1 콘택홀과 접합영역을 노출시키는 제 2 콘택홀 구비한 제 1 절연막; 제 1 절연막 상에 형성되고 제 1 콘택홀을 매립하면서 하부전극과 콘택하는 실리콘 패턴; 실리콘 패턴에 형성된 제 1 도전형의 포토다이오드 상부전극; 포토다이오드 상부전극을 덮도록 기판 전면 상에 형성되고 상기 제 2 콘택홀을 공유하는 제 2 절연막; 제 2 절연막 상에 형성되고 제 2 콘택홀을 매립하면서 접합영역과 콘택하는 배선; 배선을 덮도록 기판 전면 상에 형성된 제 3 절연막; 포토다이오드 영역의 제 3 절연막 상부에 형성된 칼라필터; 칼라필터를 덮도록 기판 전면 상에 형성된 보호막; 포토다이오드 영역의 보호막 상부에 형성된 마이크로렌즈를 포함하는 이미지센서에 의해 달성될 수 있다.
또한, 본 발명의 목적은 포토다이오드 영역 및 트랜지스터 영역이 정의되고, 소자분리막에 의해 액티브 영역이 정의된 제 1 도전형 반도체 기판을 준비하는 단계와, 상기 포토다이오드 및 트랜지스터 영역의 기판에 제 1 도전형 웰을 형성하는 단계와, 상기 트랜지스터 영역의 기판에 게이트 및 제 2 도전형 접합영역으로 이루어진 트랜지스터를 형성하는 단계와, 상기 포토다이오드 영역의 기판 표면에 제 2 도전형의 포토다이오드 하부전극으로 N- 불순물영역을 형성하는 단계와, 상기 N- 불순물영역과 상기 트랜지스터를 포함하는 전체 구조 상부에 제1 절연막을 형성하는 단계와, 상기 제1 절연막을 식각하여 상기 N- 불순물영역이 노출되는 제1 콘택홀을 형성하는 단계와, 상기 제1 콘택홀이 매립되도록 상기 N- 불순물영역과 콘택되는 실리콘 패턴을 형성하는 단계와, 상기 실리콘 패턴에 제 1 도전형의 포토다이오드 상부전극으로 P0 불순물영역을 형성하는 단계를 포함하는 이미지센서의 제조방법에 의해 달성될 수 있다.
바람직하게, 실리콘 패턴은 폴리실리콘막 또는 비정질실리콘막으로, 제 1 절연막 상에서 포토다이오드 영역과 인접한 트랜지스터의 게이트를 덮도록 형성한다.
또한, 포토다이오드 하부전극은 불순물영역으로 이루어지고, 포토다이오드 상부전극은 실리콘 패턴에만 불순물이 이온주입되어 형성된 불순물영역으로 이루어지거나, 실리콘 패턴 상부에 적층된 도핑된 폴리실리콘막, 금속막 또는 금속화합물층으로 이루어진다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 2는 본 발명의 실시예에 다른 이미지센서의 단면도로서, 도 2에 나타낸 바와 같이, 포토다이오드, 네이티브 NMOS 트랜지스터 및 노멀 NMOS 트랜지스터 영역이 정의된 P형 반도체 기판(30)에 소자분리막(31)이 형성되고, 종래(도 1 참조)와 달리 노멀 NMOS 트랜지스터 영역 뿐만 아니라 네이티브 NMOS 트랜지스터 및 포토다이오드 영역의 기판(30)에 P-웰(32)이 형성되어 있다. 각각의 트랜지스터 영역에는 기판(30) 상부에 형성된 게이트 절연막(33) 및 게이트(34)와 기판(30) 표면에 형성된 소오스/드레인의 N 접합영역(35a, 35b, 35c)으로 이루어진 NMOS 트랜지스터가 형성되고, 게이트(34) 측벽에는 절연막의 스페이서(36)가 형성되며, 포토다이오드 영역의 기판(30)에는 표면에만 포토다이오드 하부전극으로서 N- 불순물영역(37)이 형성되어 있다. 또한, 기판 전면 상에는 트랜지스터를 덮으면서 N- 불순물영역(37)을 노출시키는 제 1 콘택홀과 접합영역(35a, 35b, 35c)를 노출시키는 제 2 콘택홀 구비한 제 1 절연막(38)이 형성되고, 제 1 절연막(38) 상에는 제 1 콘택홀을 매립하고 N- 불순물영역(37)과 콘택하면서 포토다이오드 영역과 인접한 트랜지스터의 게이트(35)를 덮도록 실리콘 패턴(39)이 형성되며, 실리콘 패턴(39) 표면에는 포토다이오드 상부전극으로서 P0 불순물영역(40)이 형성되어 있다. 여기서, 실리콘 패턴(39)은 폴리실리콘막 또는 비정질실리콘막으로 이루어질 수 있고, 포토다이오드 상부전극은 P0 불순물영역(40) 대신 실리콘 패턴(39) 상부에 적층된 P0 도핑된 폴리실리콘막이나 금속막 또는 금속화합물층으로 이루어질 수 있다.
또한, 기판 전면 상에는 실리콘 패턴(39)을 덮으면서 상기 제 2 콘택홀을 공유하는 제 2 절연막(41)이 형성되고, 제 2 절연막(41) 상에는 제 2 콘택홀을 매립하면서 접합영역(35a, 35b, 35c)과 콘택하는 배선(42)이 형성되며, 배선(42)을 덮도록 기판 전면 상에 제 3 절연막(43)이 형성되어 있다. 또한, 포토다이오드 영역의 제 3 절연막(43) 상부에는 칼라필터(44)가 형성되고, 칼라필터(44)를 덮도록 기판 전면 상에 보호막(45)이 형성되며, 포토다이오드 영역의 보호막(45) 상부에는 마이크로렌즈(46)가 형성되어 있다.
즉, 트랜지스터는 종래와 같이 기판(30) 상에 형성하고 포토다이오드 상부전극인 P0 불순물영역(40)은 실리콘 패턴(39)을 이용하여 제 1 절연막(38) 상부에 형성하여 트랜지스터와 다른 평면상에 위치하도록 함으로써, 포토다이오드의 면적을 극대화할 수 있을 뿐만 아니라 트랜지스터의 면적도 충분히 확보할 수 있다.
이러한 이미지센서의 제조방법을 도 3a 내지 도 3e를 참조하여 설명한다.
도 3a에 도시된 바와 같이, 포토다이오드, 네이티브 NMOS 트랜지스터 및 노멀 NMOS 트랜지스터 영역이 정의된 P++ 반도체 기판(30)에 STI 공정에 의해 소자분리막(31)을 형성하여 액티브 영역을 정의한다. 그 다음, 포토리소그라피 공정에 의해 기판(30) 상에 노멀 NMOS 트랜지스터 영역뿐만 아니라 포토다이오드 및 네이티브 NMOS 트랜지스터 영역을 모두 오픈시키는 제 1 마스크 패턴(미도시)을 형성하고, 오픈된 영역으로 P형 불순물을 이온주입하여 P-웰(32)을 형성한 후, 공지된 방법에 의해 제 1 마스크 패턴을 제거한다.
도 3b에 도시된 바와 같이, 각각의 트랜지스터 영역의 기판(30) 상에는 게이트 절연막(33)과 게이트(34)를 형성하고, 기판(30) 내부에는 소오스/드레인의 N 접합영역(35a, 35b, 35c)을 형성하여 NMOS 트랜지스터를 완성한다. 그 다음, 도 3c에 도시된 바와 같이, 게이트(34) 측벽에 절연막의 스페이서(36)를 형성하고, 포토다이오드 영역의 기판(30) 표면에 포토다이오드 하부전극으로서 N- 불순물영역(37)을 형성한다.
도 3d에 도시된 바와 같이, 기판 전면 상에 제 1 절연막(38)을 증착하고, 포토리소그라피 및 식각공정에 의해 패터닝하여 N- 불순물영역(37)을 노출시키는 제 1 콘택홀을 형성한다. 그 후, 제 1 콘택홀을 매립하도록 실리콘막을 증착하고 포토다이오드 영역과 인접하는 트랜지스터의 게이트(34)를 덮도록 패터닝하여 실리콘 패턴(39)을 형성한다. 바람직하게, 실리콘 패턴(39)은 폴리실리콘 또는 비정질실리콘막으로 이루어진다. 그 다음, 포토리소그라피 공정에 의해 제 1 절연막(38) 상부에 실리콘 패턴(39)만을 오픈시키는 제 2 마스크 패턴(미도시)을 형성하고, 오픈된 실리콘 패턴(39)으로 P형 불순물을 이온주입하여 실리콘 패턴(39) 표면에 포토다이오드 상부전극으로서 P0 불순물영역(40)을 형성하여 포토다이오드를 완성한 다. 이때, 포토다이오드 상부전극은 P0 불순물영역(40) 대신 실리콘 패턴(39) 상부에 P0 도핑된 폴리실리콘막이나 금속막 또는 금속화합물층을 적층하여 형성할 수도 있다. 그 후, 공지된 방법에 의해 제 2 마스크 패턴을 제거한다.
도 3e에 도시된 바와 같이, 기판 전면 상에 제 2 절연막(41)을 증착하고, 포토리소그라피 및 식각공정에 의해 제 1 절연막(38)과 제 2 절연막(41)을 패터닝하여 접합영역(35a, 35b, 35c)을 노출시키는 제 2 콘택홀을 형성한다. 그 다음, 제 2 콘택홀을 매립하도록 제 2 절연막(41) 상부에 배선용 물질막을 증착하고 패터닝하여 배선(42)을 형성한다. 그 후, 배선(42)을 덮도록 기판 전면 상에 제 3 절연막(43)을 증착하고, 제 3 절연막(42) 상에 칼라필터 물질막을 증착한 후 패터닝하여 칼라필터(44)를 형성한다. 그 다음, 기판 전면 상에 보호막(45)을 증착하고, 포토다이오드 영역의 보호막(45) 상부에 마이크로렌즈(46)를 형성하여, 도 2와 같은 이미지센서를 완성한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 이미지센서의 포토다이오드 상부전극을 스위칭 소자인 트랜지스터와 서로 다른 평면상에 위치하도록 형성함으로써, 포토다이오드의 면적을 극대화할 수 있을 뿐만 아니라 트랜지스터 면적을 충분히 확보할 수 있으므로, 광감도 특성 및 스위칭 기능을 향상시킬 수 있다.
도 1은 종래 이미지센서의 단면도.
도 2는 본 발명의 실시예에 따른 이미지센서의 단면도.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 이미지센서의 제조방법을 설명하기 위한 단면도.
※도면의 주요부분에 대한 부호의 설명
30 : P형 반도체 기판 31 : 소자분리막
32 : P-웰 33 : 게이트 절연막
34 : 게이트 35a, 35b, 35c : N 접합영역
36 : 스페이서 37 : N- 불순물영역
38, 41, 43 : 절연막 39 : 실리콘 패턴
40 : P0 불순물영역 42 : 배선
44 : 보호막 45 : 칼라필터
46 : 마이크로렌즈

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 포토다이오드 영역 및 트랜지스터 영역이 정의되고, 소자분리막에 의해 액티브 영역이 정의된 제 1 도전형 반도체 기판을 준비하는 단계;
    상기 포토다이오드 및 트랜지스터 영역의 기판에 제 1 도전형 웰을 형성하는 단계;
    상기 트랜지스터 영역의 기판에 게이트 및 제 2 도전형 접합영역으로 이루어진 트랜지스터를 형성하는 단계;
    상기 포토다이오드 영역의 기판 표면에 제 2 도전형의 포토다이오드 하부전극으로 N- 불순물영역을 형성하는 단계;
    상기 N- 불순물영역과 상기 트랜지스터를 포함하는 전체 구조 상부에 제1 절연막을 형성하는 단계;
    상기 제1 절연막을 식각하여 상기 N- 불순물영역이 노출되는 제1 콘택홀을 형성하는 단계;
    상기 제1 콘택홀이 매립되도록 상기 N- 불순물영역과 콘택되는 실리콘 패턴을 형성하는 단계; 및
    상기 실리콘 패턴에 제 1 도전형의 포토다이오드 상부전극으로 P0 불순물영역을 형성하는 단계를 포함하는 이미지센서의 제조방법.
  9. 제 8 항에 있어서,
    상기 포토다이오드 상부전극을 덮도록 기판 전면 상에 제 2 절연막을 형성하는 단계;
    상기 제 1 및 제 2 절연막을 패터닝하여 상기 접합영역을 노출시키는 제 2 콘택홀을 형성하는 단계;
    상기 제 2 절연막 상에 상기 제 2 콘택홀을 매립하면서 상기 접합영역과 콘택하는 배선을 형성하는 단계;
    상기 배선을 덮도록 기판 전면 상에 제 3 절연막을 형성하는 단계;
    상기 포토다이오드 영역의 상기 제 3 절연막 상부에 칼라필터를 형성하는 단계;
    상기 칼라필터를 덮도록 기판 전면 상에 보호막을 형성하는 단계; 및
    상기 포토다이오드 영역의 상기 보호막 상부에 마이크로렌즈를 형성하는 단계를 더 포함하는 이미지센서의 제조방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 실리콘 패턴은 상기 제 1 절연막 상에서 상기 포토다이오드 영역과 인접한 트랜지스터의 게이트를 덮도록 형성하는 것을 특징으로 하는 이미지센서의 제조방법.
  11. 제 10 항에 있어서,
    상기 실리콘 패턴은 폴리실리콘막 또는 비정질실리콘막으로 형성하는 것을 특징으로 하는 이미지센서의 제조방법.
  12. 제 10 항에 있어서,
    상기 포토다이오드 하부전극은 불순물영역으로 형성하는 것을 특징으로 하는 이미지센서의 제조방법.
  13. 제 12 항에 있어서,
    상기 포토다이오드 상부전극은 상기 실리콘 패턴에만 불순물을 이온주입하여 형성하는 것을 특징으로 하는 이미지센서의 제조방법.
  14. 제 12 항에 있어서,
    상기 포토다이오드 상부전극은 상기 실리콘 패턴 상부에 도핑된 폴리실리콘막을 적층하거나, 금속막 또는 금속화합물층을 적층하여 형성하는 것을 특징으로 하는 이미지센서의 제조방법.
KR10-2003-0093661A 2003-12-19 2003-12-19 이미지센서의 제조방법 KR100538067B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0093661A KR100538067B1 (ko) 2003-12-19 2003-12-19 이미지센서의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0093661A KR100538067B1 (ko) 2003-12-19 2003-12-19 이미지센서의 제조방법

Publications (2)

Publication Number Publication Date
KR20050062000A KR20050062000A (ko) 2005-06-23
KR100538067B1 true KR100538067B1 (ko) 2005-12-20

Family

ID=37254263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0093661A KR100538067B1 (ko) 2003-12-19 2003-12-19 이미지센서의 제조방법

Country Status (1)

Country Link
KR (1) KR100538067B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600957B1 (ko) * 2004-12-30 2006-07-13 매그나칩 반도체 유한회사 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법
KR100883026B1 (ko) * 2007-12-27 2009-02-12 주식회사 동부하이텍 이미지센서 및 그 제조방법
EP3889480A4 (en) 2020-01-31 2022-10-05 Ishizaki Co., Ltd. CHECK VALVE

Also Published As

Publication number Publication date
KR20050062000A (ko) 2005-06-23

Similar Documents

Publication Publication Date Title
KR100758321B1 (ko) 포토다이오드 영역을 매립한 이미지 센서 및 그 제조 방법
US20070131987A1 (en) Vertical image sensor and method for manufacturing the same
CN111261645B (zh) 图像传感器及其形成方法
JP2006191007A (ja) Cmosイメージセンサおよびその製造方法
KR100660348B1 (ko) Cmos 이미지 센서의 제조방법
US7045380B2 (en) CMOS image sensor and method of fabricating the same
JP4486043B2 (ja) Cmosイメージセンサー及びその製造方法
US20060199295A1 (en) Image sensor and methods of forming the same
CN101211940A (zh) Cmos图像传感器及其制造方法
TWI707481B (zh) 影像感測器及其製造方法
KR100821849B1 (ko) 이미지 센서 및 그 제조 방법
KR100538067B1 (ko) 이미지센서의 제조방법
KR100664863B1 (ko) 집적도가 향상된 씨모스 이미지센서 및 그 제조 방법
KR100518887B1 (ko) 이미지센서의 제조방법
US20080042170A1 (en) Image Sensor and Method for Manufacturing the Same
CN100559601C (zh) Cmos图像传感器及其制造方法
KR100935049B1 (ko) 이미지 센서 및 그 제조 방법
KR100741920B1 (ko) 씨모스(cmos) 이미지 센서의 제조 방법
KR100850859B1 (ko) 이미지 센서 및 그 제조 방법
KR100671699B1 (ko) 이미지센서 및 그 제조 방법
KR20070034292A (ko) 씨모스 이미지 센서 및 그 제조방법
TWI796083B (zh) 影像感測器及其製造方法
KR20090073486A (ko) 이미지 센서 및 그의 제조 방법
KR100959442B1 (ko) 이미지 센서 및 그 제조방법
KR20220108697A (ko) Cmos 이미지 센서들을 위한 적층 구조물

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111129

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee