KR20010061355A - 씨모스 이미지센서 제조방법 - Google Patents

Abstract

본 발명은 N^-확산영역의 완전공핍, 실리콘 표면까지의 공핍층 확장 방지, 및 장벽 전위 발생 억제라는 세가지 조건을 만족하기 위해서, 저농도로 매우 얕은 P⁰확산영역을 형성하는데 적합한 CMOS 이미지센서 제조방법을 제공하는데 그 목적이 있는 것으로서, 이를 위하여 본 발명은 보론(B)이 도핑된 산화막(BSG)막을 포토다이오드영역의 실리콘기판상에 선택적으로 형성시켜 놓고, 이후에 금속배선전절연막(PMD : pre metal dielectric)인 BPSG막의 플로우 열공정시 BSG막으로부터 실리콘기판쪽으로 보론 또는 인을 확산시켜 P⁰확산영역을 형성하는 것에 그 특징적 구성을 갖는다.

Description

씨모스 이미지센서 제조방법{Image sensor and method for fabrocating the same}

본 발명은 CMOS 이미지센서(image sensor)에 관한 것으로, 특히 화소(pixel) 내에 PNP 포토다이오드(photodiode)를 갖는 이미지센서 및 그 제조방법에 관한 것이다.

CMOS 이미지센서라 함은 CMOS 제조 기술을 이용하여 광학적 이미지를 전기적신호로 변환시키는 소자로서, 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있다. 현재 이미지센서로 널리 사용되고 있는 CCD(Charge Coupled Device) 이미지센서에 비하여 CMOS 이미지센서는, 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 CMOS 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있다.

도1에는 통상적인 CMOS 이미지센서의 화소 회로도가 도시되어 있다. 도1을 참조하면, CMOS 이미지센서의 단위화소는, 1개의 핀드 포토다이오드(PD)와 4개의 NMOS트랜지스터로 구성되어 있다. 4개의 NMOS트랜지스터는 핀드 포토다이오드(PPD)에서 생성된 광전하를 플로팅센싱노드로 운송하기 위한 트랜스퍼트랜지스터(Tx)와, 다음 신호검출을 위해 상기 플로팅센싱노드에 저장되어 있는 전하를 배출하기 위한 리셋트랜지스터(Rx)와, 소스팔로워(Source Follower) 역할을 하는 드라이브트랜지스터(Dx), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트트랜지스터(Sx)로 구성된다. 여기서, 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)는 양의 문턱 전압(Positive Threshold Voltage)으로 인한 전압 강하로 전하(전자)가 손실되어 전하운송효율이 저하되는 현상을 방지하기 위하여 음의 문턱 전압을 갖는 네이티브(Native) NMOS트랜지스터로 형성되어 진다. 단위화소의 출력단(Out)과 접지단 간에는 바이어스 제공을 위한 로드트랜지스터가 접속되어 있다. 그리고, 핀드포토다이오드(PPD)와 플로팅센싱노드의 기판은 접지되어 있다. 도면에서 "Cf"는 플로팅센싱노드가 갖는 커패시턴스를, "Cp"는 핀드 포토다이오드가 갖는 커패시턴스를 각각 나타낸다.

도2에는 상기한 단위화소를 기판 상에 구현한 단위화소 일부 단면도로서, 핀드 포토다이오드(PPD)와 플로팅확산(8)과 및 트랜스퍼트랜지스터(Tx) 부분을 나타낸 것이다. 핀드 포토다이오드(PPD)는 P-에피택셜층(P-epi)(1)과 N^-확산영역(6) 및 P⁰확산영역(9)이 적층된 PNP 접합 구조를 갖고 있으며, N^-확산영역(7)에 의해 포토다이오드의 커패시턴스 Cp가 형성된다. 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)(도2에서는 도시되지 않음)의 각 일측접합을 공통으로 구현하는 플로팅확산(8)에 의해 플로팅센싱노드의 커패시턴스 Cf가 형성된다.

상기한 구조의 PNP형 핀드 포토다이오드는 게이트전극(4) 형성 직후에 고에너지 N형 불순물 이온주입과 저에너지 P형 불순물 이온주입을 연속적으로 실시하여 형성된다.

위와 같이 형성된 핀드 포토다이오드는 다음의 요구조건을 만족시켜야 한다.

첫째, 광에 의하여 생성된 전자가 재결합(recobination) 되지 않게 하기 위하여 N^-확산영역은 완전히 공핍(fully depletion) 되어야 한다.

둘째, P⁰확산영역과 N^-확산영역 사이에 공핍이 발생하나, 이 공핍층은 실리콘기판 표면까지 확장되어서는 안된다. 그 이유는 공핍층이 표면까지 확장된 경우 SiO₂와 Si 계면에서 댕글링 본드(dangling bond)에 의하여 형성된 전자가 트랩(trap) 또는 재결합을 일으키며 또다른 전자를 발생시키고, 이 발생된 전자는 빛이 조사되는 경우에만 발생하는 것이 아니라, 빛이 조사되지 않는 상황에서도 전자의 생성이 일어나므로, 빛이 조사되지 않는 경우 센서는 검은 이미지를 보여야 하나, 환한 이미지가 나타나기 때문이다.

한편, P⁰확산영역의 실리콘표면까지 공핍층의 확장을 막기 위하여 P⁰이온주입의 도즈(dose)를 높여야 하는데, 이 경우 트랜스퍼트랜지스터의 게이트 하부에 장벽 전위가 크게 형성되므로, N^-확산영역에서 트랜스퍼트랜지스터를 거쳐 전자가 플로팅확산으로 전달될 때 상기 장벽전위(Barrier Potential)에 의해 전하운송효율이 떨어지는 문제가 발생한다. 때문에 P⁰확산영역의 도핑(doping) 농도를 마냥 높일 수 없다. 또한 P⁰농도의 증가는 N^-확산영역을 완전 공핍시키기 못할 수도 있기 때문에 농도 증가에 한계를 가지게 된다.

결국, " N^-확산영역을 완전공핍시켜야한다 ", " 실리콘 표면까지 공핍층이확장되어서는 안된다 ". 그리고 " 장벽 전위를 낮추어야 한다 " 라는 세가지 조건을 만족하기 위해서는 P⁰확산영역이 매우 얕게(shallow) 저농도로 형성되어야 한다.

그러나, 종래에는 이온주입 공정에 의해 P⁰확산영역을 형성하고 있기 때문에, 이오주입 공정상 상기 세가지 조건을 모두 만족시키는 P⁰확산영역을 형성하지 못하고 있다.

본 발명은 N^-확산영역의 완전공핍, 실리콘 표면까지의 공핍층 확장 방지, 및 장벽 전위 발생 억제라는 세가지 조건을 만족하기 위해서, 저농도로 매우 얕은 P⁰확산영역을 형성하는데 적합한 CMOS 이미지센서 제조방법을 제공하는데 그 목적이 있다.

도1은 통상적인 CMOS 이미지센서의 단위화소 회로도,

도2는 종래기술에 따른 CMOS 이미지센서의 일부 단위화소 단면도,

도3a 내지 도3e는 본 발명의 바람직한 실시예에 따른 이미지센서 제조 공정도.

* 도면의 주요부분에 대한 부호의 설명

300 : 실리콘기판 301 : 소자분리절연막

302 : 게이트산화막 303 : 게이트전극

304, 306, 310 : 마스크 305 : 게이트 측벽 스페이서

307 : N^-확산영역 308 : 플로팅확산

309 : BSG막 311 : TEOS막

312 : BPSG막

상기 목적을 달성하기 위하여 본 발명은 포토다이오드영역과 CMOS 소자 영역으로 구분되는 CMOS 이미지센서 제조방법에 있어서, 상기 포토다이오드영역의 제1도전형의 반도체층 내에 제2도전형 불순물을 이온주입하여 제1확산영역을 형성하는 제1단계; 상기 CMOS 소자 영역의 상기 반도체층에 CMOS 소자를 형성하는 제2단계;상기 CMOS 소자 영역을 제외한 상기 포토다이오드영역의 상기 반도체층 상에 제1도전형 불순물이 도핑된 산화막을 형성하는 제3단계; 및 열공정에 의해 상기 산화막 내의 제1도전형을 상기 반도체층 표면 하부로 확산시켜 제1도전형의 제2확산영역을 형성하는 제4단계를 포함하여 이루어짐을 특징으로 한다.

이와 같이 본 발명은 보론(B) 또는 인(P)이 도핑된 산화막(BSG, PSG)막을 포토다이오드영역의 실리콘기판상에 선택적으로 형성시켜 놓고, 이후에 금속배선전절연막(PMD : pre metal dielectric)인 BPSG막의 플로우 열공정시 BSG막으로부터 실리콘기판쪽으로 보론 또는 인을 확산시켜 PNP 또는 NPN 포토다이오드의 표면층을 형성하는 것에 그 특징적 구성을 갖는다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도3a 내지 도3e는 본 발명의 바람직한 실시예에 따른 이미지센서 제조 공정도로서, 단위화소중에서 포토다이오드, 트랜스퍼트랜지스터 및 플로팅확산 부분만이 도시되어 있다.

먼저, 도3a를 참조하면 실리콘기판(300) 상에 소자의 전기적 절연을 위한 소자분리절연막(301)을 형성한 후, 트랜스퍼트랜지스터의 게이트산화막(302) 및 게이트전극(303) 패턴을 형성한다. 이어서, 게이트전극(303)의 일측에지를 포함하는 포토다이오드영역이 오픈되는 마스크(304)를 형성하고 고에너지 이온주입에 의해상기 실리콘기판(300) 내에 N^-확산영역(307)을 형성한다. 여기서 실리콘기판(300)은 P⁺실리콘기판에 P-에피택셜층이 성장된 에피-웨이퍼를 사용할 수도 있다.

이어서, 도3b를 참조하면 상기 마스크(304)를 제거하고 게이트 측벽 스페이서(305)를 형성한 다음, 포토다이오드영역을 덮는 마스크(306)을 형성하고 이온주입에 의해 플로팅확산(308)을 형성한다.

이어서, 도3c를 참조하면 결과물 전면에 보론이 도핑된 산화막인 BSG막(309)을 증착하고 포토다이오드영역에만 상기 BSG막을 남기기 위하여 식각마스크(310)을 형성한다.

이어서, 도3d를 참조하면 상기 BSG막(309)을 식각한 다음 전면에 플라즈마화학증착(PECVD)에 의해 TEOS막(311)을 증착하고 계속해서 BPSG막(312)을 증착하고 플로우를 위한 열처리를 실시한다. 이에 의해 BSG막(309) 내의 보론이 실리콘기판 표면하부로 확산되어 P⁰확산영역(313)이 형성된다. TEOS막(311)과 BPSG막(312)은 통상의 PMD층이다.

이어서, 도3e와 같이 금속콘택홀(314) 형성 등 통상의 CMOS 이미지센서 제조 공정을 수행한다.

본 실시예에서 BSG의 보론(B) 도핑농도는 10¹⁷∼10¹⁸/cm³정도가 되어야 한다. 그 이유는 이 보론이 실리콘표면 하부로 확산되어 들어가야 하기 때문이다. 그리고, BSG막을 증착한 후 마스크 및 식각 공정을 하여 포토다이오드를 제외한 부분에서는 BSG막을 재거하는 바, 그 이유는 BSG막이 포토다이오드 이외의 부분에 형성되어 있을 경우 보론의 확산에 의해 트랜지스터들의 문턱전압 등 특성 변환이 우려되기 때문이다.

본 실시예에서는 실리콘표면에 P형 확산영역이 형성되는 PNP 포토다이오드를 예로써 설명하였으나, 본 발명은 실리콘표면에 N형 확산영역이 형성되는 NPN 포토다이오드 형성에도 본 발명은 적용될 수 있으며, 이때 BSG막 대신에 인(P)이 도핑된 산화막인 PSG막을 사용하면 된다.

또한, BSG 또는 PSG 형성 이후의 통상의 CMOS 이미지센서 제조 공정에서는 열공정이 수반되므로 PMD층으로서 BPSG막을 사용하지 않더라도 확산에 의한 포토다이오드 표면층 형성이 가능하다.

이렇듯, 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본 발명은 BSG막으로부터의 보론 확산에 의해 얕은(shallow) P⁰확산영역을 형성하기 때문에, 고농도 도핑된 BSG층과 접합된 실리콘표면까지는 공핍층이 확장되지 않으므로 암전류를 억제할 수 있으며, 장벽 전위를 줄이게 되어 전하운송효율(charge transfer efficiency)를 증대시킬 수 있다. 결국, 이미지센서의 특성을 크게 개선할 수 있다.

Claims (3)

1. 포토다이오드영역과 CMOS 소자 영역으로 구분되는 CMOS 이미지센서 제조방법에 있어서,

   상기 포토다이오드영역의 제1도전형의 반도체층 내에 제2도전형 불순물을 이온주입하여 제1확산영역을 형성하는 제1단계;

   상기 CMOS 소자 영역의 상기 반도체층에 CMOS 소자를 형성하는 제2단계;

   상기 CMOS 소자 영역을 제외한 상기 포토다이오드영역의 상기 반도체층 상에 제1도전형 불순물이 도핑된 산화막을 형성하는 제3단계; 및

   열공정에 의해 상기 산화막 내의 제1도전형을 상기 반도체층 표면 하부로 확산시켜 제1도전형의 제2확산영역을 형성하는 제4단계

   를 포함하여 이루어진 CMOS 이미지센서 제조방법.
2. 제1항에 있어서,

   상기 도핑된 산화막은 BSG 또는 PSG막임을 특징으로 하는 CMOS 이미지센서 제조방법.
3. 제1항에 있어서,

   상기 제4단계에서,

   상기 열공정을 상기 도핑된 산화막 상부에 형성되는 금속배선전절연막(PMD)인 BPSG막의 플로우를 위한 열공정임을 특징으로 하는 CMOS 이미지센서 제조방법.