CN109256402B - 互补金属氧化物半导体图像感测器及光二极管与形成方法 - Google Patents
互补金属氧化物半导体图像感测器及光二极管与形成方法 Download PDFInfo
- Publication number
- CN109256402B CN109256402B CN201710569186.6A CN201710569186A CN109256402B CN 109256402 B CN109256402 B CN 109256402B CN 201710569186 A CN201710569186 A CN 201710569186A CN 109256402 B CN109256402 B CN 109256402B
- Authority
- CN
- China
- Prior art keywords
- photodiode
- sub
- type
- transfer gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000002955 isolation Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 13
- 238000002425 crystallisation Methods 0.000 claims description 10
- 230000008025 crystallization Effects 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 7
- 239000007943 implant Substances 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 abstract description 34
- 239000004065 semiconductor Substances 0.000 abstract description 34
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 33
- 150000004706 metal oxides Chemical class 0.000 abstract description 33
- 238000010586 diagram Methods 0.000 description 8
- 230000009286 beneficial effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000003705 background correction Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开一种互补金属氧化物半导体(CMOS)图像感测器及其光二极管(PD)与形成方法，该互补金属氧化物半导体图像感测器的光二极管包含具第二型的顶部光二极管，设于第一型层内；及具第二型的底部光二极管，设于第一型层内且位于顶部光二极管之下。底部光二极管包含至少一个具第二型的次光二极管(sub‑PD)连接至顶部光二极管，且包含至少一个具第一型的次阱区被次光二极管围绕。
Description
技术领域
本发明涉及一种互补金属氧化物半导体(CMOS)图像感测器，特别是关于一种具有垂直的次光二极管(sub-PD)的互补金属氧化物半导体(CMOS)图像感测器。
背景技术
互补金属氧化物半导体(CMOS)图像感测器普遍使用于行动的应用。互补金属氧化物半导体(CMOS)图像感测器也可应用于其他场合，例如汽车与安全(security)应用。汽车与安全应用的要求不同于行动的应用。例如，对于高动态范围(high dynamic range或HDR)的要求较严格，得以于同一图框(frame)当中同时撷取到极暗与极亮场景的高品质图像。
互补金属氧化物半导体(CMOS)图像感测器的动态范围(DR)可分为二大类：一为本质(intrinsic)动态范围，其是由读取的噪声与满阱电子容量(full well capacity或FWC)来决定，是相关于实体装置及电路性能；另一为延伸(extended)动态范围，其可由多次曝光及增益来达到。本质动态范围不但有助于最终的动态范围，对于延伸动态范围的副作用的降低也有帮助。为了获得更多的本质动态范围，需要大量的增进满阱电子容量(FWC)，其定义每一像素所能保持的电荷量。因此，亟需提出一种新颖的具较高的满阱电子容量(FWC)像素的互补金属氧化物半导体(CMOS)图像感测器。
发明内容
鉴于上述，本发明实施例的目的之一在于提出一种(相关于像素尺寸与制作工艺技术的)可扩充(scalable)机制，以得到较高的满阱电子容量(FWC)的互补金属氧化物半导体(CMOS)图像感测器。本实施例可适用于前照式(FSI)或背照式(BSI)互补金属氧化物半导体(CMOS)图像感测器。
根据本发明实施例之一，互补金属氧化物半导体(CMOS)图像感测器的光二极管包含具第二型的顶部光二极管及具第二型的底部光二极管。顶部光二极管设于第一型层内。底部光二极管设于第一型层内且位于顶部光二极管之下，且底部光二极管包含至少一个具第二型的次光二极管连接至顶部光二极管，且包含至少一个具第一型的次阱区被次光二极管围绕。
根据本发明另一实施例，互补金属氧化物半导体(CMOS)图像感测器包含基板；具第二型的底部光二极管设于基板上，该底部光二极管包含至少一个具第二型的次光二极管；至少一个具第一型的次阱区，设于基板上且被次光二极管围绕；具第二型的顶部光二极管设于底部光二极管之上，该顶部光二极管连接至次光二极管；具第一型的传送栅通道，设于顶部光二极管之上；多个具第一型的像素阱设于基板上，相邻的像素阱之间定义光二极管区域，其包含顶部光二极管与底部光二极管；及隔离区，设于基板之上且位于相邻像素之间。
根据本发明又一实施例，互补金属氧化物半导体(CMOS)图像感测器的形成方法包含以下步骤。形成具第一型的结晶层于基板上。形成隔离区于结晶层内，该隔离区位于相邻像素之间。形成具第一型的传送栅通道于结晶层的顶层部分。形成具第二型的底部光二极管层于结晶层的底层部分。形成多个具第一型的像素阱于结晶层内，相邻的像素阱之间定义光二极管区域。形成至少一个具第一型的次阱区于底部光二极管层内，该底部光二极管层当中未形成有次阱区的区域则形成至少一个次光二极管，作为光二极管区域当中的底部光二极管。形成具第二型的顶部光二极管于结晶层的顶层部分，该顶部光二极管与该底部光二极管共同组成光二极管区域。
附图说明
图1至图8的剖视图显示本发明实施例的互补金属氧化物半导体(CMOS)图像感测器的形成方法的示意图；
图9A至图9C例示本发明实施例的次光二极管的局部剖视图与相应仰视图；
图9D例示本发明另一实施例的次光二极管的仰视图；
图10A及图10B显示不具次光二极管的互补金属氧化物半导体(CMOS)图像感测器的电位图，分别显示传送栅为关闭与开启；
图11A及图11B显示不具次光二极管的另一种互补金属氧化物半导体(CMOS)图像感测器，分别显示传送栅为关闭与开启；
图12A及图12B显示图8的具有次光二极管的互补金属氧化物半导体(CMOS)图像感测器的电位图，分别显示传送栅为关闭与开启；
图13A显示本发明实施例的互补金属氧化物半导体(CMOS)图像感测器的剖视图；
图13B显示当传送栅为开启时，沿图13A的切割线A-A’与切割线B-B’的电位图；
图13C显示当传送栅为开启时，沿图13A的切割线C-C’的电位图。
符号说明
100 互补金属氧化物半导体图像感测器
10 基板
11 结晶层
12 隔离区
13 氧化层
14 传送栅通道
15A 底部光二极管层
15B 次光二极管/底部光二极管
16 像素阱
17 次阱区
18 顶部光二极管
19 传送栅
20 浮动扩散点
131 空乏区侧壁
PW 像素阱
Vpin 针钉电压
Tx 传送栅
FD 浮动扩散点
具体实施方式
图1至图8的剖视图显示本发明实施例的互补金属氧化物半导体(CMOS)图像感测器100的形成方法。本实施例的方法可用以形成前照式(front-side illuminated,FSI)互补金属氧化物半导体(CMOS)图像感测器，也可用以形成背照式(backside illuminated,BSI)互补金属氧化物半导体(CMOS)图像感测器。图1至图8仅显示互补金属氧化物半导体(CMOS)图像感测器100(如图8所示)的形成方法的其中一个例子。形成互补金属氧化物半导体(CMOS)图像感测器100的顺序可作适当的改变，仍属本发明的范围。为了便于了解本实施例的特征，图式仅显示与本实施例有关的组成或元件。
参阅图1，提供具第一型(例如P型)的基板10。基板10可为半导体基板，例如硅晶片。接着，形成具第一型的结晶(crystalline)层11(例如P型外延层或P-epi)于基板10上，例如使用沉积制作工艺。
参阅图2，形成隔离区12(例如浅沟槽隔离区或STI)于结晶层11内，该隔离区12位于互补金属氧化物半导体(CMOS)图像感测器100的相邻像素之间。结晶层11的顶表面上可包含氧化层13，例如二氧化硅层。隔离区12可于后续步骤才形成，且隔离区12不一定为浅沟槽隔离区。
参阅图3，形成具第一型的传送栅通道(transfer-gate channel)14于结晶层11的顶层(或靠近表面)部分，例如使用离子注入制作工艺，因而形成注入的(implanted)传送栅通道。
参阅图4，形成具第二型(例如N型，其相反于第一型)的底部光二极管(PD)层15A于结晶层11的底层部分，例如使用离子注入制作工艺，因而形成注入的底部光二极管层。注入的能量须够高，使得底部光二极管(PD)层15A可深入于结晶层11的底层部分。通常须使用不同能量的多次注入，以形成所需的深度轮廓。在另一实施例中，底部光二极管(PD)层15A的形成可于结晶层11之后，但于隔离区12(或传送栅通道14)之前。
参阅图5，形成具第一型的像素阱(PW)16于结晶层11内，例如使用掺杂制作工艺。每一个像素阱16从传送栅通道14延伸至结晶层11的底表面。相邻的像素阱16之间定义光二极管(PD)区域，其包含位于底部的底部光二极管(PD)层15A与位于顶部的结晶层11。
参阅图6，形成至少一个具第一型的次阱区(sub-well)17于底部光二极管(PD)层15A内，例如使用注入制作工艺。底部光二极管(PD)层15A当中未形成有次阱区17的区域则形成至少一个垂直的次光二极管(sub-PD)15B，作为底部光二极管。类似于底部光二极管(PD)层15A，次阱区17的注入能量须够高，使得次阱区17可深入于光二极管区域的底层部分。通常须使用不同能量的多次注入，以形成所需的深度轮廓。图5的像素阱16可形成于次光二极管15B之后。像素阱16与次阱区17的掺杂浓度可相同或相异。
参阅图7，以第二型离子注入于光二极管区域的顶层部分的(第一型)结晶层11内，因而形成具第二型的顶部光二极管18。次光二极管(或底部光二极管)15B与顶部光二极管18共同组成光二极管区域。在一实施例中，从次光二极管(或底部光二极管)15B至顶部光二极管18形成梯度(graded)掺杂。由此，可有效降低电荷的暂态(transient)时间，使得光二极管区域的光载流子(carriers)可快速传送至传送栅通道14，利于电荷的传送。
接着，形成传送栅19于结晶层11上(例如氧化层13的顶表面)。在本实施例中，传送栅19部分重叠于传送栅通道14。传送栅19的一端(例如第一端)部分重叠于顶部光二极管18。
图9A至图9C例示本发明实施例的次光二极管(或底部光二极管)15B的局部剖视图与相应仰视图。如图9A所例示，次阱区17被环形的次光二极管15B围绕。如图9B所例示，内部的次光二极管15B被环形的次阱区17围绕，该次阱区17再被环形的次光二极管15B围绕。如图9C所例示，内部的次阱区17被环形的次光二极管15B围绕，该次光二极管15B再被外部的环形次阱区17围绕，该外部的环形次阱区17再被外部的次光二极管15B围绕。本实施例的环形次光二极管15B相对于底部光二极管的中心点具对称性，此有利于透镜阴影(lensshading)校正、色彩阴影校正及行/列定型噪声(fixed pattern noise)。图9D例示本发明另一实施例的次光二极管(或底部光二极管)15B的仰视图。在本实施例中，次光二极管15B仍具对称性但并非环形。如果隔离区12是采用深沟槽隔离(DTI)，则次光二极管15B不需具对称性。
参阅图8，执行晶体管源极与漏极的注入制作工艺，因而形成浮动扩散(FD)点20于像素阱16的顶层部分。浮动扩散点20邻接于传送栅通道14。传送栅19的另一端(亦即第二端，其对立于第一端)部分重叠于浮动扩散点20。
一般来说，本实施例的互补金属氧化物半导体(CMOS)图像感测器100的光二极管(PD)可包含具第二型的顶部光二极管18，其位于第一型层(例如结晶层11)内；及具第二型的底部光二极管15B，其位于第一型层内且位于顶部光二极管18之下。底部光二极管15B包含至少一个具第二型的次光二极管15B，其连接至顶部光二极管18。
根据上述实施例，至少一个次光二极管15B的多个垂直侧壁使得底部光二极管15B的(接面电容)面积得以增加，因而使得互补金属氧化物半导体(CMOS)图像感测器100对于(图10A定义的)已知Vpin的电荷储存密度也跟着增加。再者，高接面电容面积也有助于次光二极管15B的针钉(pinning)电压可低于顶部光二极管18，有利于电荷的传送。
垂直侧壁的面积大小可比例于次光二极管15B的深度或者数量。因此，当技术提升而足以形成更深或更多的次光二极管15B时，则满阱电子容量(full well capacity或FWC)也跟着增加。
此外，由于外部的空乏区(depletion)侧壁(如图13A的符号131所指)围绕着整个光二极管区域，所产生的强电场可防止光二极管内部产生的电荷逃脱至相邻光二极管，因而可以达到良好的光二极管量子效率(quantum efficiency或QE)。虽然环形的次光二极管15B之间会有串电(crosstalk)，然而，因为所有次光二极管15B皆连接至顶部光二极管18，因此该串电将局限于内部而不会造成像素之间的串电。
值得注意的是，如果隔离区12是采用深沟槽隔离(DTI)，则对于量子效率(QE)、串电及底部光二极管15的对称性要求将变得较为宽松。
图10A及图10B显示不具次光二极管15B的传统互补金属氧化物半导体(CMOS)图像感测器(亦即，整个光二极管区域为实心而不具有次阱区17)的电位图，分别显示传送栅(Tx)为关闭与开启，其中Vpin代表针钉(pinning)电压。图11A及图11B显示不具次光二极管15B的另一种互补金属氧化物半导体(CMOS)图像感测器，分别显示传送栅(Tx)为关闭与开启。通过增加顶部光二极管18与底部光二极管层15A的掺杂浓度以增加满阱电子容量(FWC)。图11A及图11B的互补金属氧化物半导体(CMOS)图像感测器的光二极管的注入浓度大于图10A及图10B的互补金属氧化物半导体(CMOS)图像感测器。相较于图10A及图10B，由于图11A及图11B的互补金属氧化物半导体(CMOS)图像感测器具较大阻挡层(barrier)及较小的压降，即使其光二极管累积较多的电荷，仍然具较差的电荷传送。图12A及图12B显示图8的具有次光二极管15B的互补金属氧化物半导体(CMOS)图像感测器100的电位图，分别显示传送栅19为关闭与开启。如前所述，次光二极管15B的垂直侧壁的接面电容面积增强了互补金属氧化物半导体(CMOS)图像感测器100的电荷储存密度，其大于图10A及图10B的互补金属氧化物半导体(CMOS)图像感测器。由此，本实施例的互补金属氧化物半导体(CMOS)图像感测器100可达到较高的满阱电子容量(FWC)。
图13A显示本发明实施例的互补金属氧化物半导体(CMOS)图像感测器100的剖视图，且图13B显示当传送栅19为开启时，沿图13A的切割线A-A’与切割线B-B’的电位图。图13C显示当传送栅19为开启时，沿图13A的切割线C-C’的电位图。图13C显示从底部光二极管15B，经由顶部光二极管18及传送栅通道14，至浮动扩散点20的电位轮廓。通过适当的安排底部光二极管15B与顶部光二极管18的掺杂浓度，可以得到底部光二极管15B与顶部光二极管18的梯度(graded)电位轮廓，以利平稳的电荷传送。
虽然结合以上优选实施例公开了本发明，然而其并非用以限定本发明的权利要求；凡其它未脱离发明所揭示的精神下所完成的等效改变或修饰，均应包含在附上的权利要求内。
Claims (8)
1.一种互补金属氧化物半导体图像感测器的光二极管，包含：
具第二型的顶部光二极管，设于第一型层内；及
具第二型的底部光二极管，设于该第一型层内且位于该顶部光二极管之下，该底部光二极管包含至少一个具第二型的次光二极管连接至该顶部光二极管，且包含至少一个具第一型的次阱区被该次光二极管围绕，
其中该至少一个次阱区被环形的次光二极管围绕，并且
其中该至少一个次光二极管和该至少一个次阱区相对于该底部光二极管的中心点具对称性。
2.一种互补金属氧化物半导体图像感测器，包含：
基板；
具第二型的底部光二极管，设于该基板上，该底部光二极管包含至少一个具第二型的次光二极管；
至少一个具第一型的次阱区，设于该基板上且被该至少一个次光二极管围绕；
具第二型的顶部光二极管，设于该底部光二极管之上，该顶部光二极管连接至该至少一个次光二极管；
具第一型的传送栅通道，设于该顶部光二极管之上；
多个具第一型的像素阱，设于该基板上，相邻的像素阱之间定义一光二极管区域，其包含该顶部光二极管与该底部光二极管；及
隔离区，设于该基板之上且位于相邻像素之间，
其中该至少一个次阱区被环形的次光二极管围绕，并且
其中该至少一个次光二极管和该至少一个次阱区相对于该底部光二极管的中心点具对称性。
3.根据权利要求2所述的互补金属氧化物半导体图像感测器，还包含：
传送栅，设于该传送栅通道之上且部分重叠于该传送栅通道；及
浮动扩散点，设于该像素阱的顶层部分，该浮动扩散点邻接于该传送栅通道。
4.根据权利要求3所述的互补金属氧化物半导体图像感测器，其中该传送栅的第一端部分重叠于该顶部光二极管，且该传送栅的第二端部分重叠于该浮动扩散点。
5.一种互补金属氧化物半导体图像感测器的形成方法，包含：
提供一基板；
形成具第一型的结晶层于该基板上；
形成一隔离区于该结晶层内，该隔离区位于相邻像素之间；
形成具第一型的传送栅通道于该结晶层的顶层部分；
形成具第二型的底部光二极管层于该结晶层的底层部分；
形成多个具第一型的像素阱于该结晶层内，相邻的像素阱之间定义一光二极管区域；
形成至少一个具第一型的次阱区于该底部光二极管层内，该底部光二极管层当中未形成有该次阱区的区域则形成至少一个次光二极管，作为该光二极管区域当中的底部光二极管，且该至少一个具第一型的次阱区被该次光二极管围绕；及
形成具第二型的顶部光二极管于该结晶层的顶层部分，该顶部光二极管与该底部光二极管共同组成该光二极管区域，
其中该至少一个次阱区被环形的次光二极管围绕，并且
其中该至少一个次光二极管和该至少一个次阱区相对于该底部光二极管的中心点具对称性。
6.根据权利要求5所述的互补金属氧化物半导体图像感测器的形成方法，还包含:
形成一传送栅于该结晶层之上，该传送栅部分重叠于该传送栅通道；及
形成一浮动扩散点于该像素阱的顶层部分，该浮动扩散点邻接于该传送栅通道。
7.根据权利要求6所述的互补金属氧化物半导体图像感测器的形成方法，其中该浮动扩散点是执行晶体管源极与漏极的注入制作工艺所形成。
8.根据权利要求6所述的互补金属氧化物半导体图像感测器的形成方法，其中该传送栅的第一端部分重叠于该顶部光二极管，且该传送栅的第二端部分重叠于该浮动扩散点。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710569186.6A CN109256402B (zh) | 2017-07-13 | 2017-07-13 | 互补金属氧化物半导体图像感测器及光二极管与形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710569186.6A CN109256402B (zh) | 2017-07-13 | 2017-07-13 | 互补金属氧化物半导体图像感测器及光二极管与形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109256402A CN109256402A (zh) | 2019-01-22 |
| CN109256402B true CN109256402B (zh) | 2021-06-22 |
Family
ID=65051074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710569186.6A Active CN109256402B (zh) | 2017-07-13 | 2017-07-13 | 互补金属氧化物半导体图像感测器及光二极管与形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109256402B (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4739324B2 (ja) * | 2005-03-11 | 2011-08-03 | 富士通セミコンダクター株式会社 | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 |
| KR101867488B1 (ko) * | 2012-01-10 | 2018-06-14 | 삼성전자주식회사 | 이미지 센서 |
| JP6221341B2 (ja) * | 2013-05-16 | 2017-11-01 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法および電子機器 |
| US9524994B2 (en) * | 2015-04-14 | 2016-12-20 | Semiconductor Components Industries, Llc | Image sensor pixels with multiple compartments |
| GB2537421A (en) * | 2015-04-17 | 2016-10-19 | Stmicroelectronics (Research & Development) Ltd | A pixel having a plurality of photodiodes |
| JP6706481B2 (ja) * | 2015-11-05 | 2020-06-10 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子 |
| US9653513B1 (en) * | 2016-04-08 | 2017-05-16 | Himax Imaging Limited | CMOS image sensor and a method of forming the same |
-
2017
- 2017-07-13 CN CN201710569186.6A patent/CN109256402B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109256402A (zh) | 2019-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7855407B2 (en) | CMOS image sensor and method for manufacturing the same | |
| US9570507B2 (en) | Entrenched transfer gate | |
| KR100760913B1 (ko) | 씨모스 이미지 센서 및 이의 제조 방법 | |
| KR100959435B1 (ko) | 이미지 센서 및 그 제조방법 | |
| US20060255372A1 (en) | Color pixels with anti-blooming isolation and method of formation | |
| JP4859542B2 (ja) | Ｍｏｓ型固体撮像装置及びｍｏｓ型固体撮像装置の製造方法 | |
| US9237283B2 (en) | Solid-state image pickup device | |
| US6566722B1 (en) | Photo sensor in a photo diode on a semiconductor wafer | |
| CN110176467B (zh) | Cmos图像传感器及其制造方法 | |
| US11502120B2 (en) | Negatively biased isolation structures for pixel devices | |
| US7030427B2 (en) | Solid-state imaging device and method of manufacturing the same | |
| TWI637495B (zh) | 互補金屬氧化物半導體影像感測器及其光二極體與形成方法 | |
| JP2012015160A (ja) | 固体撮像装置及びその製造方法 | |
| CN109256402B (zh) | 互补金属氧化物半导体图像感测器及光二极管与形成方法 | |
| JP4910275B2 (ja) | 固体撮像素子及びその製造方法 | |
| KR100893054B1 (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| US10163965B1 (en) | CMOS image sensor, a photodiode thereof and a method of forming the same | |
| KR100875157B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100677044B1 (ko) | 이미지센서 제조 방법 | |
| KR100619408B1 (ko) | 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| KR100761048B1 (ko) | 고감도 시시디 이미지센서 및 그 제조방법 | |
| KR20100080158A (ko) | 이미지센서 및 그 제조방법 | |
| KR100790286B1 (ko) | 이미지센서 제조 방법 | |
| KR20100076429A (ko) | 이미지센서의 단위픽셀 및 그 제조방법 | |
| KR20100076523A (ko) | 이미지센서의 단위픽셀 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |