CN101556964B - 固体摄像器件、固体摄像器件制造方法以及电子装置 - Google Patents

Abstract

本发明公开了一种固体摄像器件，其包括像素部、周边电路部、以浅沟槽隔离结构形成在所述周边电路部中的半导体基板上的第一隔离区域以及以浅沟槽隔离结构形成在所述像素部中的半导体基板上的第二隔离区域。所述第二隔离区域的埋入到所述半导体基板中的部分比所述第一隔离区域的埋入到所述半导体基板中的部分浅，且所述第二隔离区域的顶面的高度等于所述第一隔离区域的顶面的高度。本发明还公开了该固体摄像器件的制造方法以及设有该固体摄像器件的电子装置。本发明可以实现处理步骤的减少以及包括灵敏度的像素特性的改善。

Description

固体摄像器件、固体摄像器件制造方法以及电子装置

相关申请的交叉参考 

本申请包含与分别在2008年4月9日、2008年7月31日、2008年8月4日向日本专利局提交的日本在先专利申请JP 2008-101971、JP2008-199050、JP 2008-201117的公开内容相关的主题，在此将这些在先专利申请的全部内容并入本文作为参考。 

技术领域

本发明总体上涉及固体摄像器件、该固体摄像器件的制造方法以及设有该固体摄像器件的电子装置。 

背景技术

固体摄像器件大体上分成两种，即通常由CMOS(互补金属氧化物半导体)图像传感器说明的放大型固体摄像器件以及由CCD(电荷耦合器件)图像传感器代表的电荷传输型摄像器件。固体摄像器件已广泛地应用于数码相机、数码摄像机等中。另外，作为安装在诸如带有相机的便携式电话、PDA(个人数字助理)等移动装置中的固体摄像器件，CMOS图像传感器由于相对其它图像传感器来说具有较低源电压和较低功耗特性因而近年来被更加频繁地使用。 

在包括像素部和周边电路部的CMOS固体摄像器件中，已知的隔离区域的结构是，这些隔离区域以相同的浅沟槽隔离(shallow trenchisolation，STI)结构形成在像素部与周边电路部中。另外，在CMOS固体摄像器件中，还已知的在像素部中的隔离区域的另一种结构是，这些隔离区域形成有扩散层(参见日本专利申请第2005-347325号公报以及日本专利申请第2006-24786号公报)。图1是示出了设有形成有扩散层的隔离区域的示例性CMOS固体摄像器件的示意图。 

参照图1，其提供了CMOS固体摄像器件101，该CMOS固体摄像器件包括像素部103和周边电路部104，像素部103具有排列在半导体基 板102上的多个像素，周边电路部104形成于像素部103的周边处且包括逻辑电路。在像素部103中，多个单位像素110被设置为二维排列，其中每个单位像素被形成为包括作为光电转换元件的光电二极管(PD)107以及几个像素晶体管108。为了清楚起见，这些像素晶体管由单个像素晶体管108在图1中典型地示出，且像素晶体管108被形成为包括源极漏极区域109以及栅极绝缘膜和栅极电极(未图示)。多级布线层114形成于像素110的上方，并包括下面形成有用于钝化的绝缘膜112的多个布线层113，在由此形成的结构上形成有片上滤色器115以及片上微透镜116。尽管图中未图示，然而在周边电路部104中类似地形成有另一多级布线层，该多级布线层包括下面形成有绝缘膜的多个布线层。 

像素部103中的隔离区域121被形成为包括p+扩散区域122和绝缘层123，p+扩散区域122是通过在半导体基板102中进行离子注入而形成的，绝缘层123是形成于该扩散区域上的氧化硅膜。尽管绝缘层123部分地埋入到基板102中，然而掩埋深度h1被设置为50nm以下，且总厚度被设置为在大约50nm～150nm的范围内。另一方面，在周边电路部104中，隔离区域125被形成为STI结构，并包括设于半导体基板102中的沟槽126以及埋入到沟槽126中的由氧化硅膜制成的绝缘层127。绝缘层127的埋入到基板102中的埋入深度h2在大约200nm～300nm的范围内，且绝缘层127的从基板表面突出的突出高度h3足够低于在像素部103中的绝缘层123的突出高度h4。 

此外，在日本专利申请第2005-191262号公报中公开了一种形成于像素部中的隔离区域的示例，且在日本专利申请第2007-288137号公报中公开了DRAM(动态随机存储器)中的隔离区域的另一示例。 

关于固体摄像器件中的隔离区域，已知的是，上述两种结构中的前一种结构在像素部与周边电路部中都形成了具有相同STI结构的区域，该结构具有白点会增加的问题。即，由于像素部中的STI隔离区域与周边电路部中的STI隔离区域一样深地形成于半导体基板中，因此增加了施加于光电二极管上的应力与损坏的影响，并导致白点的增加。为了抑制这些白点，需要在STI隔离区域的边缘处加强钉扎(即空穴累积)。由于钉扎的加强或空穴累积的增加是通过p型离子注入来实现的，这往往会 使用于构成光电二极管的n型区域的面积减少，且饱和信号量因此而降低。所以，在钉扎的加强与饱和信号量的降低之间存在着取舍关系。 

上述两种结构中的后一种结构(参见图1的结构)可用作补救措施，该结构形成了包括p+扩散区域122和设置于该扩散区域上的绝缘层123的隔离区域121。然而，这种情况下，由于除了用于在周边电路部104中形成具有STI结构的隔离区域125的制造步骤之外，还必须包括上述扩散区域的形成过程，故存在着制造步骤的数目增加的问题。此外，如图2A和图2B所示，由于在像素部的隔离区域121中的绝缘层123的突出高度h4相对较大，故存在着在用于形成像素晶体管的栅极电极131(131A、131B、131C)的步骤期间会产生多晶硅残留物133a等的问题。即，如图2B所示，当把多晶硅膜133布置于整个表面上并随后使用光刻与蚀刻技术进行图形化处理时，在具有较大台阶差的绝缘层123的侧壁上会相对容易地形成导电多晶硅的残留物133a。当形成有多晶硅残留物133a时，可能会出现几种不良影响，例如像素晶体管的相邻栅极电极131之间的短路故障以及摄像特性的瑕疵等。顺便提及，图2A与图2B中所用的附图标记131A、131B以及131C分别代表传输晶体管、复位晶体管以及放大晶体管的栅极电极。此外，附图标记134表示n+源极漏极区域。 

而且，在图1所示的结构中，由于对于构成像素部中的隔离区域的绝缘层来说从基板突出的突出高度h4较大，故光电二极管与片上微透镜之间的距离L1往往会变得较大，这不利于聚光效率并会导致传感器灵敏度的降低。 

发明内容

鉴于上述和其它的问题，本发明提供了能够减少制造步骤的数目并改善包括灵敏度的像素特性的固体摄像器件，以及该固体摄像器件的制造方法。此外，本发明提供了配有该固体摄像器件的电子装置。 

本发明实施例提供了一种固体摄像器件，其包括像素部、周边电路部、在周边电路部中的半导体基板上以STI结构形成的第一隔离区域以及在像素部中的半导体基板上以STI结构形成的第二隔离区域。像素部中的第二隔离区域被形成为使得其埋入到半导体基板中的部分浅于第一隔离区域的埋入到半导体基板中的部分，且第二隔离区域的顶面的高度等于具有STI结构的第一隔离区域的顶面的高度，且所述第一和第二隔离区域相对于所述半导体基板表面的突出高度在0～40nm的范围内，所述第一和第二隔离区域均具有不包括扩散区域的浅沟槽隔离结构。 

在本发明实施例的固体摄像器件中，由于像素部中第二隔离区域的埋入到半导体基板中的部分浅于周边电路部中第一隔离区域的埋入到半导体基板中的部分，因此抑制了施加于光电转换元件上的应力与损坏的不良影响。由于像素部中第二隔离区域的表面高度被设为与周边电路部中第一隔离区域的表面高度相等并且一样低，因此在形成元件分隔区域之后制作栅极电极时，在元件分隔区域的侧壁上不会残留电极材料。因为将像素部中第二隔离区域的表面高度设成等于周边电路部中第一隔离区域的表面高度，故可以将由于第一和第二隔离区域的STI结构中的差异而造成的处理步骤的增加抑制到最小程度。 

在本发明实施例的固体摄像器件中，由于像素部中第二隔离区域的表面高度被设为与周边电路部中第一隔离区域的表面高度相等并且一样低，故减小了从光电转换元件表面到最低层布线的绝缘中间层的膜厚。结果，光电转换元件与片上微透镜之间的距离随着上述膜厚的减小而变小了，从而提高了聚光效率。由于像素部中第二隔离区域的埋入到半导体基板中的部分浅于周边电路部中第一隔离区域的埋入到半导体基板中的部分，因此可以抑制由于应力和损坏而造成的对光电转换元件的不良影响。如上所述，像素部中第二隔离区域的表面高度被设为与周边电路部中第一隔离区域的表面高度相等并且一样低。因此，在形成隔离区域之后制作栅极电极的期间，在隔离区域的侧壁上不会残留电极材料。 

本发明实施例提供了一种固体摄像器件制造方法，其包括以下步骤：(a)在半导体基板上的周边电路部内要形成一隔离区域的部分中形成第一沟槽，并在半导体基板上的像素部内要形成另一隔离区域的部分中形成第二沟槽，其中第二沟槽浅于第一沟槽；(b)在包括第一和第二沟槽的内部的结构上方形成绝缘层；以及(c)通过研磨绝缘层将第一和第二隔离区域形成为具有彼此相等的表面高度，其中，在形成第一和第二隔离区域的步骤中，将所述绝缘层研磨成使得所述第一和第二隔离区域相对于所述半导体基板表面的突出高度在0～40nm的范围内，并且所述第一和第二隔离区域均形成为具有不包括扩散区域的浅沟槽隔离结构。 

在本发明实施例的固体摄像器件制造方法中，在同一处理过程中， 将绝缘层沉积到形成于周边电路部侧的第一沟槽中和形成于像素部侧的深度浅于第一沟槽的第二沟槽中，并对该绝缘层进行研磨，并且把用于形成第一和第二隔离区域的绝缘层的表面高度设为彼此相等。因此，可以将由于第一和第二隔离区域的STI结构中的差异而造成的处理步骤的增加抑制到最小程度。 

由于像素部中第二隔离区域的表面高度被设为与周边电路部中第一隔离区域的表面高度相等并且一样低，因此在形成隔离区域之后制作栅极电极的期间，在隔离区域的侧壁上不会残留电极材料。由于像素部侧的第二沟槽被形成为浅于周边电路部侧的第一沟槽，故可以抑制原本由第二隔离区域施加于光电转换元件上的应力和损坏的不良影响。 

本发明实施例提供了一种电子装置，其包括固体摄像器件、用于将入射光引导至固体摄像器件中所包含的光电转换元件的光学系统以及用于处理来自固体摄像器件的输出信号的信号处理电路。 

该固体摄像器件包括像素部与周边电路部，其中在周边电路部中的半导体基板上形成有具有STI结构的第一隔离区域，且在像素部中的半导体基板上形成有具有STI结构的第二隔离区域。像素部中的第二隔离区域被形成为使得其埋入到半导体基板中的部分浅于第一隔离区域的埋入到半导体基板中的部分，且第二隔离区域的顶面的高度等于具有STI结构的第一隔离区域的顶面的高度，且所述第一和第二隔离区域相对于所述半导体基板表面的突出高度在0～40nm的范围内，所述第一和第二隔离区域均具有不包括扩散区域的浅沟槽隔离结构。 

在本发明实施例的电子装置中，在其固体摄像器件中，由于像素部中第二隔离区域的埋入到半导体基板中的部分浅于周边电路部中第一隔离区域的埋入到半导体基板中的部分，因而抑制了由第二隔离区域造成的对光电转换元件的应力与损坏的不良影响。由于像素部中第二隔离区域的表面高度被设成与周边电路部中第一隔离区域的表面高度相等并且一样低，因此在形成元件分隔区域之后制作栅极电极时，在元件分隔区域的侧壁上不会残留电极材料。因为像素部中第二隔离区域的表面高度被设成等于周边电路部中第一隔离区域的表面高度，故可以将由于第一和第二隔离区域的STI结构中的差异而造成的处理步骤的增加抑制到最小程度。 

在本发明实施例的电子装置中，由于像素部中第二隔离区域的表面高度被设为与周边电路部中第一隔离区域的表面高度相等并且一样低，故减小了绝缘中间层的膜厚并改善了聚光效率。由于像素部中第二隔离区域的埋入到半导体基板中的部分浅于周边电路部中第一隔离区域的埋入到半导体基板中的部分，因此，可以抑制由第二隔离区域所造成的应力和损坏对光电转换元件的不良影响。由于像素部中第二隔离区域的表面高度被设为与周边电路部中第一隔离区域的表面高度相等并且一样低，因此在形成隔离区域之后制造栅极电极的期间，在隔离区域的侧壁上不会残留电极材料。 

因此，根据本发明的实施例，可以实现处理步骤的减少以及包括灵敏度的像素特性的改善。 

附图说明

以下参照附图，详细描述本发明的优选实施例，在附图中： 

图1是示出了现有技术固体摄像器件的主要部分的示意图； 

图2A是示出了摄像器件中所包括的现有技术像素结构的平面图，用于说明现有技术中的问题； 

图2B是图2A所示结构的沿A-A线的剖面图； 

图3是一般性示出了适合于本发明实施例的固体摄像器件的结构的图； 

图4是示出了本发明第一实施例的固体摄像器件的主要部分的示意图； 

图5是该固体摄像器件中所包括的光电转换元件的放大图； 

图6是示出了本发明第二实施例的固体摄像器件的主要部分的示意图； 

图7是示出了本发明第三实施例的固体摄像器件的主要部分的示意图； 

图8是示出了本发明第四实施例的固体摄像器件的主要部分的示意图； 

图9是示出了本发明第五实施例的固体摄像器件的主要部分的示意 图； 

图10是第五实施例的像素部中具有STI结构的隔离区域的放大剖面图； 

图11是用于说明第五实施例的像素晶体管的示意性平面图； 

图12是用于比较目的的STI隔离区域的放大剖面图； 

图13A和图13B以一系列示意剖面图示出了根据本发明制造方法的第一实施方式来制造固体摄像器件时所采用的一系列处理步骤； 

图14C和图14D以一系列示意剖面图示出了根据本发明制造方法的第一实施方式来制造固体摄像器件时所采用的一系列处理步骤； 

图15E和图15F以一系列示意剖面图示出了根据本发明制造方法的第一实施方式来制造固体摄像器件时所采用的一系列处理步骤； 

图16G和图16H以一系列示意剖面图示出了根据本发明制造方法的第一实施方式来制造固体摄像器件时所采用的一系列处理步骤； 

图17I和图17J以一系列示意剖面图示出了根据本发明制造方法的第一实施方式来制造固体摄像器件时所采用的一系列处理步骤； 

图18A和图18B以一系列示意剖面图示出了根据本发明制造方法的第二实施方式来制造固体摄像器件时所采用的一系列处理步骤； 

图19C和图19D以一系列示意剖面图示出了根据本发明制造方法的第二实施方式来制造固体摄像器件时所采用的一系列处理步骤； 

图20E和图20F以一系列示意剖面图示出了根据本发明制造方法的第二实施方式来制造固体摄像器件时所采用的一系列处理步骤； 

图21G和图21H以一系列示意剖面图示出了根据本发明制造方法的第二实施方式来制造固体摄像器件时所采用的一系列处理步骤； 

图22是一系列示意剖面图中示出了根据本发明制造方法的第二实施方式来制造固体摄像器件时所采用的一处理步骤； 

图23A和图23B以一系列示意剖面图示出了根据本发明制造方法的第三实施方式来制造固体摄像器件时所采用的一系列处理步骤； 

图24C和图24D以一系列示意剖面图示出了根据本发明制造方法的第三实施方式来制造固体摄像器件时所采用的一系列处理步骤； 

图25是一系列示意剖面图中示出了根据本发明制造方法的第三实施方式来制造固体摄像器件时所采用的一处理步骤； 

图26是图24C的放大图； 

图27是图24D的放大图； 

图28是示出了本发明第六实施例的固体摄像器件的主要部分的示意图； 

图29是根据本发明的实施例，为了解释的目的而将对于各种颜色的灵敏度变化绘制为绝缘中间层厚度的函数的曲线图，其中该绝缘中间层厚度是从作为光电转换元件的光电二极管的表面到第一层的布线扩散防止膜测得的； 

图30是示出了第一比较例的固体摄像器件的主要部分的示意图； 

图31是示出了本发明第七实施例的固体摄像器件的主要部分的示意图； 

图32是图31中的结构的沿A-A线的剖面图； 

图33以示意剖面图示出了根据本发明制造方法的第四实施方式来制造固体摄像器件时所采用的一处理步骤； 

图34以示意剖面图示出了根据本发明制造方法的第四实施方式来制造固体摄像器件时所采用的一处理步骤； 

图35以示意剖面图示出了根据本发明制造方法的第四实施方式来制造固体摄像器件时所采用的一处理步骤； 

图36以示意剖面图示出了根据本发明制造方法的第四实施方式来制造固体摄像器件时所采用的一处理步骤； 

图37以示意剖面图示出了根据本发明制造方法的第四实施方式来制造固体摄像器件时所采用的一处理步骤； 

图38以示意剖面图示出了根据本发明制造方法的第五实施方式来 制造固体摄像器件时所采用的一处理步骤；以及 

图39是示出了作为采用了本发明实施例的固体摄像器件的示例的相机的结构的简化示意图。 

具体实施方式

以下参照附图来说明本发明的实施例。本发明并不是被各实施例中所公开的内容和附图中所示出的内容完全覆盖或限制。 

本发明实施例的固体摄像器件的特征在于摄像器件的像素部与周边电路部中所包括的隔离区域的结构。 

图3是一般性示出了应用本发明实施例的固体摄像器件或CMOS图像传感器的结构的图。在该示例中提供了固体摄像器件1，其包括像素部3(所谓的摄像部)并且还包括周边电路部，像素部3使具有多个光电转换元件的多个像素2在例如由硅基板构成的半导体基板11上有规律地呈二维排列。该多个像素2的每个像素包括作为光电转换元件的例如光电二极管，还包括几个像素晶体管(所谓的MOS晶体管)。这些像素晶体管例如包括传输晶体管、复位晶体管、放大晶体管以及选择晶体管这四个晶体管。或者，这些像素晶体管可包括诸如传输晶体管、复位晶体管以及放大晶体管这三个晶体管，而不包括选择晶体管。由于单位像素的等效电路与以往的类似，故在此省略对其的详细描述。 

周边电路部包括垂直驱动电路4、列信号处理电路5、水平驱动电路6、输出电路7以及控制电路8等。 

控制电路8用于根据垂直同步信号、水平同步信号以及主时钟来产生作为垂直驱动电路4、列信号处理电路5以及水平驱动电路6的操作标准的时钟信号与控制信号，并将所产生的信号输入到垂直驱动电路4、列信号处理电路5、水平驱动电路6等。 

垂直驱动电路4包括例如移位寄存器，垂直驱动电路4用于选择性地沿垂直方向依次逐行扫描像素部3中所包括的各个像素2，并将像素信号经由垂直信号线9提供给列信号处理电路5，该像素信号来自对应于由各个像素2中的光电转换元件即本示例中的光电二极管接收的光量而产 生的信号电荷。 

列信号处理电路5例如被设为用于像素部中所包括的各列像素2，并用于实现诸如噪声消除等各种类型的信号处理，所述噪声消除是通过逐列比较从当前所选列上的像素2输出的第一组信号与从黑基准像素(被设置成围绕着有效像素区域)输出的第二组信号而实现的。即，列信号处理电路5进行诸如CDS(相关双采样)等用于消除像素2所固有的固定模式噪声的信号处理、信号放大以及其它类似处理。在列信号处理电路5的输出级处，水平选择开关(未图示)连接于列信号处理电路5与水平信号线10之间。 

水平驱动电路6包括例如移位寄存器，水平驱动电路6用于通过连续地输出水平扫描脉冲来依次选择各个列信号处理电路5，并将像素信号从各个列信号处理电路5输出到水平信号线10。输出电路7对从各个列信号处理电路5通过水平信号线10连续提供的信号进行信号处理，并输出经过上述处理的信号。 

此外，由于本示例中考虑的是表面照射型固体摄像传感器，故在形成有像素部3和周边电路部的这一侧的基板表面上方形成有多级布线层，该多级布线层下面形成有用于钝化的绝缘膜。在像素部3中，在下面形成有平坦化膜的多级布线层上形成有片上滤色器，且在片上滤色器上还形成有片上微透镜。遮光膜形成于摄像部的除了像素区域以外的区域中。更详细地，遮光膜被布置于周边电路部中和摄像部的除了光电二极管(所谓的光电检测器部分)以外的区域中。可使用所述多级布线层的最上面布线层来形成该遮光膜。 

顺便提及，如稍后所述，对于背侧照射型固体摄像器件，在作为光入射侧的背侧(所谓的光接收表面)上没有形成多级布线层。即，多级布线层形成于与光接收表面相对的表面侧上。 

尽管本发明各实施例的固体摄像器件以及特别是在所述固体摄像器件中形成的隔离区域的结构主要适用于这里说明的CMOS固体摄像器件，然而并不是期望使本发明局限于各实施例中所公开的内容。 

固体摄像器件的第一实施例

图4是示出了本发明第一实施例的固体摄像器件的示意图。参照图4，所示摄像器件的主要部分包括分别形成于例如由硅基板制成的半导体基板22上的像素部(所谓的摄像区域)23以及周边电路部24。本实施例的固体摄像器件21包括在半导体基板22上设置有多个像素的像素部23，以及形成于像素部23的周边处的包括例如逻辑电路的周边电路部24。 

像素部23设有排列成二维阵列的多个单位像素25，其中每个单位像素被形成为包括作为光电转换元件的光电二极管(PD)26以及数个像素晶体管27。 

为了清楚起见，这些像素晶体管由单个像素晶体管27在图4中代表性地示出，且该像素晶体管27被形成为包括源极漏极区域28以及栅极绝缘膜和栅极电极(未图示)。多级布线层33形成于像素25上方并包括下面形成有绝缘中间层31的多层布线32，在由此形成的结构上形成有片上滤色器34和片上微透镜35。周边电路部24设有例如包括CMOS晶体管(未图示)的逻辑电路，并具有另一多级布线层，该多级布线层同样包括下面形成有绝缘中间层31的多层布线。 

在本实施例的固体摄像器件21中，采用电子作为信号电荷。如图5所示，光电二极管26设置于半导体基板22的p型(或第一导电型)半导体阱区36中，其包括表面上方形成有绝缘膜39的n型(或与第一导电型相反的第二导电型)电荷累积区域37以及用于控制在与例如氧化硅膜的界面附近形成的暗电流的p+半导体区38(所谓的空穴累积层)。 

此外，在本实施例中，为了实现周边电路部24(图4)中的元件分隔，通过将绝缘层42埋入到预先垂直地形成于半导体基板22内的沟槽41中，形成了具有STI结构的第一隔离区域43。此外，类似地为了实现像素部23中的元件分隔，通过将绝缘层42埋入到预先垂直地形成于半导体基板22内的另一沟槽44中，形成了具有STI结构的第二隔离区域45。周边电路部24中的第一隔离区域43被形成为使得绝缘层42的埋入部在半导体基板中的埋入深度h5在大约从200nm到300nm的范围内，且绝缘层42从半导体基板22的表面突出的部分的顶面高度即突出高度h6在大约从0到40nm的范围内。这里，埋入深度h5是从绝缘膜39下面的半导体基板22的表面开始测量得到的距离，而突出高度h6也是从绝缘膜39 下面的半导体基板22的表面测量得到的高度。 

另一方面，对于像素部23中的第二隔离区域45，绝缘层42的埋入到半导体基板中的部分的埋入深度h7被形成为浅于周边电路部24侧的埋入深度h5。此外，第二隔离区域45被形成为使得绝缘层42从半导体基板22的表面突出的部分的顶面高度即突出高度h8近似地等于周边电路部24侧的突出高度h6。因此，第二隔离区域45可被形成为使得突出高度h8处于大约从0到40nm的范围内，埋入深度h7处于大约从50nm到160nm的范围内，且总厚度h9处于大约从70nm到200nm的范围内。 

在周边电路部24侧，根据普通MOS结构的限制，第一隔离区域43的突出高度h6必须处于大约从0到40nm的范围内。在像素部23侧，第二隔离区域45的突出高度h8被设置为与周边电路部24侧的突出高度h6一致，处于大约从0到40nm的范围内。此外，根据像素特性的限制，第二隔离区域45的总厚度h9需要如上所述处于大约从70nm到200nm的范围内。 

像素部23中的第二隔离区域45的总厚度h9足够带来令人满意的元件隔离特性，即使在绝缘层42上形成布线之后也不会形成寄生MOS晶体管，并且不会对光电二极管26施加诸如应力和损坏等不良影响。 

也就是说，对于处于大约从0到40nm的范围内的突出高度h8，如稍后所述，在以多晶硅制造栅极电极的期间，从第二隔离区域45的表面突出的部分的侧壁上不会残留多晶硅。因此，可以避免栅极电极之间的短路故障。对于超过40nm的高度h8，在该突出部分的侧壁上比较容易形成多晶硅残留物。此外，对于比50nm浅的埋入深度h7，当在第二隔离区域45上方形成布线时，容易形成寄生MOS晶体管。反之，对于比160nm深的埋入深度h7，应力和损坏更容易施加到光电二极管26上，并且这可能成为产生白点的因素。因此，如果总厚度h9处于大约从70nm到200nm的范围内，则可以得到隔离区域45的令人满意的元件隔离特性并可以抑制白点的产生。 

关于第一和第二隔离区域的高度h6和h8，在此需要注意，如果这两个高度在基于制造加工精度的加工偏差的极限之内是彼此相等的，则 将二者定义为是相同的。即，关于用于槽(沟槽)加工过程的氮化物膜掩模的膜厚，对于厚度为200nm量级的氮化物膜来说，通常存在着大约±10％的晶片平面偏差。在通过CMP(化学机械研磨)方法进行的研磨中还存在着大约±20nm到30nm的偏差。因此，即使将加工过程设计为使得像素部23的突出高度h6与周边电路部24的突出高度h8彼此相等，仍有可能存在大约20nm到30nm的偏差。不必说，即使在像素部23与周边电路部24中在对芯片表面上的任意位置的严格检查期间进行比较从而发现各突出高度不严格相同时，只要突出高度h6和h8之间的差异保持在小于30nm的范围内，则将这两个突出高度看作本实施例中刚在前面提及的“相同高度”。 

对于第一实施例的固体摄像器件21，使像素部23中的第二隔离区域45与周边电路部24中的第一隔离区域43都具有STI结构，并使各个绝缘层42的从半导体基板22的表面开始的突出高度h6和h8相同。由于该结构，可在制造过程中同时进行将绝缘层42埋入并将绝缘层42平坦化的处理步骤，故可减少处理过程的数目。 

对于第一实施例的固体摄像器件21，像素部23中的第二隔离区域45的突出高度h8被形成为与周边电路部24中的第一隔离区域43的突出高度h6相当，即足够小，因而光电二极管26与第一层布线之间的绝缘中间层的膜厚变小了。因此，光电二极管26与片上微透镜35之间的距离L2变得小于早先在图1中所示的距离L1。结果，提高了光电二极管26的聚光效率并提高了灵敏度。 

对于像素部23中的第二隔离区域45，其在基板上方的突出高度h8处于从0到40nm的范围内，该高度与周边电路部24中的第一隔离区域43的突出高度h6一样小。结果，可在用于形成像素晶体管的栅极电极的步骤期间高精度地进行多晶硅膜的图形化，且第二隔离区域45的从基板表面突出的部分的侧壁上不会残留多晶硅。因此，可以避免可能由多晶硅残留物引起的像素晶体管之间的短路故障。 

在像素部23中，第二隔离区域45被形成为具有STI结构，并使得第二隔离区域45的埋入到半导体基板22中的部分的埋入深度h7浅于在周边电路部24侧的具有STI结构的第一隔离区域43的埋入到半导体基 板22中的埋入深度h5。即，像素部23中的第二隔离区域45的埋入深度h7被设置为处于50nm到160nm的范围内。该埋入深度h7不会对光电二极管26施加诸如应力或损坏等不良影响。也就是说，由于沟槽44的深度小，从而可避免缺陷的产生。结果，可以抑制在第二隔离区域45与光电二极管26之间的界面处的电子的产生，而该电子如果产生则会是引起白点的因素。而且，抑制了电子从光电二极管26与第二隔离区域45的界面泄漏到光电二极管26中，由此可以抑制光电二极管26中的白点的出现。 

另外，由于像素部23中的第二隔离区域45的总厚度h9处于大约从70nm到200nm的范围内，因此可获得充分的元件隔离特性。此外，即使当在第二隔离区域45上方延伸地形成有布线时，也不会形成寄生MOS晶体管。 

此外，由于即使当像素部23中的第二隔离区域45的边缘部(横向端部)处的p型离子浓度相对较低的时候，仍可确保元件隔离特性，因此与图2A和图2B所示的具有扩散层隔离区域的现有技术结构相比，有助于对传输晶体管的读取。尽管图中未图示，上述p型区域形成于像素中与传输晶体管相邻的隔离区域中。 

由于像素部23中的第二隔离区域45的突出高度h8与周边电路部24中的第一隔离区域43的突出高度h6相同，即足够小，因此光电二极管26与片上微透镜35之间的距离L2小于图1所示的距离L1。结果，提高了光电二极管26的聚光效率并提高了灵敏度。 

像素部23中的第二隔离区域45与周边电路部24中的第一隔离区域43都被形成为STI结构，各个绝缘层42从半导体基板22的表面突出的突出高度h6与h8相同。由于本结构中可同时进行将绝缘层42埋入并平坦化的处理步骤，故可减少处理过程的数目。 

因此，对于第一实施例的固体摄像器件的结构，可以减少制造过程中的处理步骤的数目，并可通过改善残像(afterimage)特性和饱和信号量、防止像素晶体管之间的短路等，来改善像素特性。此外，在以多晶硅膜制造栅极电极的期间，不会在用于构成像素部23中的第二隔离区域45 的绝缘膜42从基板表面突出的部分的侧壁上形成多晶硅残留物。因此，可更容易地进行栅极电极的处理并改善制造产率。 

固体摄像器件的第二实施例

图6示出了本发明第二实施例的固体摄像器件。图6是示出了摄像器件的主要包括像素部23中的光电二极管26及其附近的第二隔离区域45的主要部分的剖面图。 

根据本实施例的固体摄像器件48，在像素部23的第二隔离区域45内，至少在与光电二极管26接触的区域中设有p型半导体层49。即，p型半导体层49被形成为在第二隔离区域45内的与光电二极管26接触的侧面上以及绝缘层42下侧的一部分上延伸。顺便提及，作为替代，p型半导体层49可如该图中的虚线所示被形成为延伸到埋入在半导体基板22中的绝缘层42的整个侧面和下侧。再或者，p型半导体层49例如可通过实施杂质的离子注入来形成。 

也可通过在STI结构形成过程中的沟槽完成之后进行离子注入，或在完成STI结构之后从上方经过绝缘层42进行离子注入，从而在沟槽中形成p型半导体层49。在后一情况中，在绝缘层42形成之后通过离子注入来形成p型半导体层49，当绝缘层42的深度太深时，即使在以任何注入角度注入离子之后，要使p型杂质离子恰当地分布仍可能存在着困难。为了克服该困难，优选地将绝缘层42形成为相对较浅且稍微变细，即让其宽度向下逐渐变窄。由于该结构的其它部分类似于先前参照图3和图4所述的部分，故在此省略对其的重复描述。 

对于第二实施例的固体摄像器件48的结构，由于在像素部23的第二隔离区域45中有p型半导体层49形成于绝缘层42与光电二极管26之间的界面附近，故可以进一步抑制元件隔离界面处的电子的产生，并且还可抑制光电二极管26中的白点的产生。此外，利用本结构还可提供类似于先前所述的利用第一实施例的结构的效果。 

固体摄像器件的第三实施例

图7示出了本发明第三实施例的固体摄像器件。图7是示出了摄像器件的主要包括像素部23中的光电二极管26及其附近的第二隔离区域 45的主要部分的剖面图。 

本实施例的固体摄像器件51被设置为，在像素部23的第二隔离区域45中，还包括在绝缘层42下面形成的同样作为扩散层隔离的p型半导体层52。以类似于图6的方式，图7所示的p型半导体层49至少形成于光电二极管26与绝缘层42之间的界面附近。可替代地，该器件结构可以不设有p型半导体层49。由于该结构的其它部分类似于先前参照图4、图5和图6所提到的部分，故在此省略对其的重复描述。 

对于第三实施例的固体摄像器件51的结构，由于在绝缘层42下面还形成有p型半导体层52从而在像素部23的第二隔离区域45中提供了扩散层隔离，故与前述的扩散层隔离进行结合可进一步改善像素部23中的第二隔离区域45的元件隔离特性。此外，利用本结构还可提供类似于先前所述的利用第一和第二实施例的结构的效果。 

固体摄像器件的第四实施例

图8示出了本发明第四实施例的固体摄像器件。图8示出了摄像器件的主要包括像素部23中的光电二极管26及其附近的第二隔离区域45的主要部分的剖面图。 

本实施例的固体摄像器件54被设置为，在像素部23中，形成有如上面各实施例中所述具有STI结构且比周边电路部24侧的隔离区域浅的第二隔离区域45，并且将光电二极管26延伸为使其至少一部分处于第二隔离区域45下面。可以在第二隔离区域45与至少光电二极管26之间的界面附近形成类似于图6中所示的p型半导体层49。可替代地，该器件结构可以不设有p型半导体层49。此外，如先前参照图7所述，还可以在第二隔离区域45中的绝缘层42下面形成用于作为扩散层隔离的p型半导体层52。由于该结构的其它部分类似于先前参照第一和第二实施例所述的部分，故在此省略对其的重复描述。 

根据第四实施例的固体摄像器件54的结构，由于将光电二极管26延伸地形成为使其至少一部分处于第二隔离区域45下面，从而可增加光电二极管26的面积。光电二极管面积的增加有利于增加饱和信号量并改善传感器灵敏度。此外，利用本结构还可提供类似于先前所述的利用第 一到第三实施例的结构的效果。 

固体摄像器件的第五实施例

图9示出了本发明第五实施例的固体摄像器件。图9是示出了摄像器件的主要部分的剖面图，该主要部分包括了在像素部23中的光电二极管26及其附近的像素晶体管27和第二隔离区域45以及在周边电路部24中的第一隔离区域43。在本实施例的固体摄像器件55中，如前述各实施例一样，周边电路部24中的具有STI结构的第一隔离区域43在垂直方向上深入地形成于半导体基板22中。此外，像素部23中的具有STI结构的第二隔离区域45在半导体基板22中被形成为在垂直方向上浅于第一隔离区域43。此外，第一隔离区域43的绝缘层42与第二隔离区域45的绝缘层42从半导体基板22的表面突出的突出高度h6和h8相同。 

在本实施例中，特别地，在第一隔离区域43和第二隔离区域45与半导体基板22的表面接触的各个部分处设有从绝缘层42延伸的鸟喙形绝缘部42a。也就是说，第一隔离区域43的绝缘层42和第二隔离区域45的绝缘层42与半导体基板22的表面接触的各个肩部形成了各自呈鸟喙形的绝缘部42a，且利用具有厚膜厚度的绝缘部42a来覆盖半导体基板22的肩部。此外，由于各自呈鸟喙形的绝缘部42a，绝缘层42在肩部处的曲率是平缓的。 

在本实施例中，如后文所述，在将氧化硅膜材料的绝缘层42嵌入到沟槽41和44中之前，在沟槽41和44的热氧化侧壁膜中，使沟槽41和44的上部及下部的拐角部分变圆。另外，在沟槽41和44的上拐角部分(所谓的肩部)中形成有各自呈鸟喙形的绝缘部42a。 

注意，作为侧壁膜，除了热氧化膜以外，还可以使用通过诸如等离子体氧化处理、等离子体氧氮化处理等绝缘化处理而形成的诸如等离子体氧化膜、等离子体氧氮化膜等绝缘膜。 

此外，在像素部23的第二隔离区域45中，从第二隔离区域45与半导体基板22的界面到半导体基板22的表面侧的一部分形成有用于抑制暗电流的杂质注入区域，即p型半导体层49。也就是说，p型半导体层49被形成为沿着嵌入在第二隔离区域45中的绝缘层42的底面和侧面直 到各自呈鸟喙形的绝缘部42a，且部分地沿横向在到达半导体基板表面的区域中延伸。在像素晶体管27中，栅极电极56被形成为搭叠在从第二隔离区域45的表面突出的突出表面上。该结构的其它部分类似于参照第一实施例所述的部分，从而省略对其的重复描述。 

对于第五实施例的固体摄像器件55，在像素部23的具有STI结构的第二隔离区域45中的沟槽44的上拐角部分(肩部)处，形成有呈鸟喙形的绝缘部42a。也就是说，由于如图10所示设有呈鸟喙形的绝缘部42a，因此可以抑制如图12所示在普通STI结构的隔离区域45中出现的断痕(divot)59。 

在像素晶体管27中，通常，栅极电极56的端部被形成为搭叠在隔离区域上。在本实施例中，在沟槽44的上拐角部分处的绝缘层42的厚度t1较大，且由于上拐角部分的平缓曲率而使应力减小，这二者结合起来使得对沟槽44的上拐角部分的电场强度减小。电场强度的减小增加了上拐角部分中的阈值电压Vth并能抑制如图11所示在像素晶体管27的第二隔离区域45的边界上的边缘部处产生的寄生沟道成分57。由于抑制了寄生沟道成分57的产生，从而抑制了源极S与漏极D之间的漏电流并能减少随机噪声。由于边缘部的氧化物膜质量与中央部相比而言不是较好，因此能够减少随机噪声。由于抑制了断痕59，从而能够抑制像素晶体管27的{Id(漏极电流)-Vg(栅极电压)}特性中的隆起。 

因为类似于像素部23的第二隔离区域45的绝缘层42的结构也适用于周边电路部24的第一隔离区域43的绝缘层42，因此在周边电路部24的MOS晶体管中也可得到能够减少Id-Vg特性中的隆起的效果。 

此外，由于在像素部23的第二隔离区域45中的沟槽44的上拐角部分的曲率是平缓的，故减少了对该上拐角部分的应力。因此，归因于像素的浮动扩散(FD)部的暗电流和白点问题能够得到改善。而且，抑制了浮动扩散部中的结漏(junction leak)。 

在像素部23的具有STI结构的第二隔离区域45中，为了改善暗电流和白点问题，围绕着STI结构设有p型半导体层49。在本实施例中，p型半导体层49被形成为从沟槽44的侧壁到半导体基板的表面侧，也就 是说，p型半导体层49被形成为朝着光电二极管或像素晶体管的活性区域侧延伸。于是，在沟槽44的上部的活性区域侧也设有p型半导体层49，因此增加了能够改善暗电流和白点问题的自由度。 

由于在沟槽44的上部的活性区域侧形成有p型半导体层49，故在像素晶体管中，寄生沟道成分可以进一步缩小。与上述断痕问题的改善相结合，随机噪声也能以增效的方式得以改善。此外，可产生类似于第一实施例中所述的效果。 

制造方法的第一实施方式

以下，参照图13A～图17J说明本发明的固体摄像器件制造方法的第一实施方式。本实施方式适合于制造根据前述在图6中所示的第二实施例固体摄像器件的固体摄像器件，特别是适合于形成其隔离区域。 

首先，参照图13A，在半导体基板22的主表面上形成具有第一预定膜厚度的薄绝缘膜39，然后在绝缘膜39上形成蚀刻率不同于绝缘膜39且具有第二预定膜厚度的另一绝缘膜61。作为绝缘膜39，例如可以使用氧化硅膜。作为绝缘膜61，例如可以使用通过低压CVD(化学气相沉积)方法形成的膜厚度约为100nm的氮化硅膜。将光致抗蚀剂膜沉积于绝缘膜61上。通过具有规定图案的光掩模来曝光该光致抗蚀剂膜，然后显影，从而形成抗蚀剂掩模63，其具有与将要形成周边电路部24侧的隔离区域的部分相对应的开口62。像素部23侧的整个表面由没有开口的平坦表面的抗蚀剂掩模63覆盖。 

然后，参照图13B，经过抗蚀剂掩模63进行选择性地蚀刻以去除在周边电路部24侧的绝缘膜61和39，随后通过进一步进行选择性地蚀刻以去除一部分半导体基板22从而到达预定深度，由此形成多个沟槽41。如上文所提到的，这些沟槽41在这里被形成为深度范围约为200～300nm的相对较深的沟槽。 

接下来，如图14C所示，在去除抗蚀剂掩模63之后，沉积新的光致抗蚀剂膜。通过具有规定图形的光掩模来曝光该光致抗蚀剂膜，然后显影，从而形成抗蚀剂掩模65，其具有与将要形成像素部23侧的隔离区域的部分相对应的开口64。周边电路部24侧的整个表面由没有开口的平坦 表面的抗蚀剂掩模65覆盖。 

然后，参照图14D，经过抗蚀剂掩模65进行选择性地蚀刻以去除像素部23侧的绝缘膜61和39，随后通过进一步进行选择性地蚀刻以去除一部分半导体基板22从而到达预定深度，由此形成多个沟槽44。如上文所提到的，这些沟槽44被形成为深度范围约为50～160nm的相对较浅的沟槽。此外，实际上，首先通过进行蚀刻处理来形成各沟槽以使它们具有约为40～150nm的深度范围，随后，通过光刻等处理，在完成时得到前文述及的约为50～160nm范围内的最终深度。 

接下来，如图15E所示，去除抗蚀剂掩模65。顺便提及，尽管首先形成了周边电路部24侧的深沟槽41，然后形成了像素部23侧的浅沟槽44，但可选的是，也可以颠倒该过程，即首先形成像素部23侧的浅沟槽44，然后形成周边电路部24侧的深沟槽41。 

然后，在图15F所示的处理步骤中，例如可以通过离子注入在沟槽44的内壁表面上形成p型半导体层49。可选地，可以在各隔离区域完成之后通过离子注入来形成p型半导体层49。或者，可以首先在图15F的步骤中注入第一p型杂质，然后在完成各隔离区域之后注入第二p型杂质，由此形成p型半导体层49，因此可以通过两次离子注入来形成p型半导体层49。 

在本示例中，如图15F所示，在该结构的整个表面上沉积光致抗蚀剂膜。通过具有规定图形的光掩模来曝光该光致抗蚀剂膜，然后显影，从而只在周边电路部24侧形成抗蚀剂掩模67。随后，例如，利用像素部23侧的诸如氮化硅膜材料的绝缘膜61作为硬掩模，进行离子注入从而向像素部23的整个表面中注入p型杂质60。在形成有作为硬掩模的绝缘膜61的那部分基板22中没有进行p型杂质60的离子注入，而在形成有开口61a的那部分基板22中即在沟槽44的内壁表面中进行离子注入。于是，在沟槽44的内壁表面上，即在包括沟槽44的壁的内表面和底面的整个内壁表面上形成了p型半导体层49。这些离子注入通过旋转注入来实现。顺便提及，可以通过其他替代性的注入方法，只在与光电二极管相接触的沟槽内表面上形成p型半导体层49。 

尽管因为已经形成了沟槽44所以通过进行p型杂质的离子注入来形成p型半导体层49，但这可能会降低p型杂质的注入浓度，也降低了能够提高每单位面积的电荷Qs的优势。 

然后，参照图16G，在去除抗蚀剂掩模67之后，例如通过CVD方法在该结构的整个表面上形成绝缘层42以嵌入到沟槽41和44中。作为绝缘层42，例如可以使用氧化硅膜。 

接下来，参照图16H，在用于研磨绝缘层42的后续处理步骤中，为了均匀地研磨整个表面，通过进行部分地蚀刻以去除绝缘层42的具有粗糙表面不规则性的表面部分。如果表面不规则部的密度不同，那么在同时研磨整个表面之后，可能会出现研磨的不均匀。因此，如图16H所示，部分地蚀刻具有粗糙表面不规则性的表面部分。 

然后，如图17I所示，对绝缘层42的表面进行平坦化研磨。关于这方面，在绝缘膜61的表面处停止该研磨步骤。此后，研磨该结构的表面，使绝缘层42的突出高度h6和h8大约在0～40nm的范围内，在本示例中约为40nm。这时，考虑到诸如研磨之后的清洗等后续操作，将该高度设置得稍大一些以便最终达到0～40nm的范围。作为研磨方法，例如可以使用CMP(化学机械研磨)方法。 

接下来，如图17J所示，通过选择性地蚀刻以去除绝缘膜61。因此，形成了像素部23和周边电路部24，它们具有相同的突出高度h8和h6(h8＝h6)，并且还包括形成于周边电路部24中的具有深STI结构的第一隔离区域43以及形成于像素部23中的具有深度比第一隔离区域43浅的STI结构的第二隔离区域45。 

在随后的处理步骤中，形成光电二极管26和像素晶体管27，并且在其上进一步形成多级布线层33。此外，在多级布线层33上形成了片上滤色器34和片上微透镜35，且在片上滤色器34和片上微透镜35下面形成有平坦化膜，从而形成了所期望的MOS型固体摄像器件48。 

顺便提及，可选地，可以在用于形成第一隔离区域43和第二隔离区域45的处理步骤之前形成光电二极管26。 

制造方法的第二实施方式

以下，参照图18A～图22说明本发明的固体摄像器件制造方法的第二实施方式。本实施方式适合于制造根据前述在图6中所示的第二实施例固体摄像器件的固体摄像器件，特别是适合于形成其隔离区域。 

首先，参照图18A，在半导体基板22的主表面上形成具有第一预定膜厚度的薄绝缘膜39，然后在绝缘膜39上形成蚀刻率不同于绝缘膜39且具有第二预定膜厚度的另一绝缘膜61。作为绝缘膜39，例如可以使用氧化硅膜。作为绝缘膜61，例如可以使用通过低压CVD方法形成的膜厚度约为100nm的氮化硅膜。将光致抗蚀剂膜沉积于绝缘膜61上。通过具有规定图形的光掩模来曝光该光致抗蚀剂膜，然后显影，从而形成抗蚀剂掩模73，其具有与将要分别形成像素部23侧的隔离区域和周边电路部24侧的隔离区域的部分相对应的开口711和722。 

然后，参照图18B，经过抗蚀剂掩模73进行选择性地蚀刻，分别去除在像素部23侧和在周边电路部24侧的绝缘膜61和39，随后通过进一步进行选择性地蚀刻以去除一部分半导体基板22从而到达预定深度，由此分别形成多个沟槽44和41a。如上文所提到的，这些沟槽44在这里被形成为深度范围约为50～160nm的相对较浅的沟槽。此外，由于周边电路部24侧的沟槽41a与像素部23侧的沟槽44同时形成，所以沟槽41a被形成为具有与沟槽44大致相同的深度。 

接下来，如图19C所示，在去除抗蚀剂掩模73之后，沉积新的光致抗蚀剂膜。通过具有规定图形的光掩模来曝光该光致抗蚀剂膜，然后显影，从而形成抗蚀剂掩模74，该抗蚀剂掩模74只覆盖像素部23侧。即，在周边电路部24侧没有形成抗蚀剂掩模74，而像素部23侧的整个表面被抗蚀剂掩模74覆盖。经过抗蚀剂掩模74进行蚀刻以进一步去除周边电路部24侧的沟槽41a，从而形成深沟槽41。如上文所提到的，这些沟槽41被形成为具有大约200～300nm范围内的深度。 

然后，如图19D所示，去除抗蚀剂掩模74。 

接下来，在图20E所示的处理步骤中，例如可以通过在沟槽44的内壁表面上进行离子注入来形成p型半导体层49。或者，可以在隔离区域 完成之后通过离子注入来形成p型半导体层49。又或者，可以首先在图20E的步骤中注入第一p型杂质，然后在完成隔离区域之后注入第二p型杂质，由此形成p型半导体层49，因此可以通过两次离子注入来形成p型半导体层49。 

在本示例中，如图20E所示，在去除抗蚀剂掩模74之后，再沉积光致抗蚀剂膜。通过具有规定图形的光掩模来曝光该光致抗蚀剂膜，然后显影，从而只在周边电路部24侧形成抗蚀剂掩模76。随后，例如，利用像素部23侧的诸如氮化硅膜等材料的绝缘膜61作为硬掩模，进行离子注入从而向像素部23的整个表面中注入p型杂质60。在形成有作为硬掩模的绝缘膜61的那部分基板22中没有进行p型杂质60的离子注入，而在形成有开口61a的那部分基板22中即在沟槽44的内壁表面中进行离子注入。因此，在沟槽44的内壁表面上，即在包括沟槽44的壁的内表面和底面的整个内壁表面上形成了p型半导体层49。这些离子注入通过旋转注入来实现。顺便提及，可以通过其他替代性的注入方法，只在与光电二极管相接触的沟槽内表面上形成p型半导体层49。 

由于图20F～图22所示的后续步骤类似于前面说明的在图16G～图17J中所示的步骤，所以与图16G～图17J所示对应的部分以相同的附图标记表示，且这里不再重复说明。 

在后续的处理步骤中，以类似于前文所述的方式，形成光电二极管26和像素晶体管27，然后在其上形成多级布线层33。此外，在多级布线层33上形成片上滤色器34和片上微透镜35，且片上滤色器34和片上微透镜35下面形成有平坦化膜，从而形成了所期望的MOS型固体摄像器件48。 

顺便提及，可替代的是，可以在用于形成第一隔离区域43和第二隔离区域45的处理步骤之前形成光电二极管26。 

利用上文述及的根据本发明制造方法第一和第二实施方式的固体摄像器件制造方法，在像素部23侧和周边电路部24侧分别形成沟槽44和41之后，通过在同一处理中沉积绝缘层42并通过CMP方法进行研磨而形成第二和第一隔离区域45和43。因此，可以减少制造过程中的处理次 数。此外，所形成的第二和第一隔离区域45和43具有相同的突起高度，而且像素部23侧的第二隔离区域45的深度比周边电路部24侧的第一隔离区域43的深度浅。因此，如前文所述，可以制造出在残像特性、饱和信号量和其它类似的特性方面具有改善的像素特性的固体摄像器件。 

制造方法的第三实施方式

以下，参照图23A～图25，说明本发明的固体摄像器件制造方法的第三实施方式。本实施方式适合于制造图9所示的第五实施例的固体摄像器件55，特别是适合于形成其隔离区域。 

在第三实施方式的制造方法中，首先，如图23A所示，利用图13A～图15E或者图18A～图19D中所示的处理，在像素部23和周边电路部24中分别形成浅沟槽44和深沟槽41。图23A示出了这样的状态：在没有形成沟槽44和41的半导体基板22的表面上形成有例如由氧化硅膜制成的薄绝缘膜39，并在薄绝缘膜39上形成有例如由氮化硅膜制成的绝缘膜61。 

然后，如图23B所示，选择性地缩小绝缘膜61的宽度。例如，利用诸如热磷酸等化学品，对氮化硅膜材料的绝缘膜61的暴露表面选择性地去除预定的厚度，从而使宽度从原来的宽度d1缩小为宽度d2。所去除的宽度d3可以约为2nm～15nm。如果所去除的宽度d3小于2nm，则不能实现本发明的效果。如果宽度d3增加，则活性层区域边缘的栅氧化膜变厚的区域增大，晶体管的有效栅极宽度变窄。在90nm这一代中，期望有效活性层的最小宽度约为120nm。如果宽度d3为15nm以上，则有效活性层的最小宽度约为120-15×2＝90nm，并且具有该最小有效活性层宽度的晶体管的驱动力劣化大约10％。因为这影响了速度特性，所以宽度d3的最大值约为15nm。 

接下来，如图24C所示，利用氮化硅膜材料的绝缘层61作为掩模，对沟槽41和44的侧壁和半导体基板侧部分进行热氧化处理。进行沟槽44和41的所谓侧壁氧化。通过该热氧化处理，在沟槽44和41的侧壁上形成热氧化膜71。因为该热氧化是对没有被氮化硅膜材料的绝缘层61覆盖的表面进行的选择性氧化，所以如图26所示，在沟槽44和41的上 拐角部分，形成了让其中的氧化膜以一种鸟喙形凸出的热氧化膜71a。该鸟喙形的热氧化膜71a对应于图10中所示的鸟喙形的绝缘部42a。利用该选择性氧化，在沟槽44和41的上拐角部分中与硅半导体基板22相接触的热氧化膜表面呈逐渐变圆的曲率。同时，沟槽44和41的下拐角部分中的热氧化膜呈圆弧形。 

作为从沟槽44和41的侧壁到基板表面所形成的侧壁膜，除了热氧化膜之外，也可以使用通过诸如等离子体氧化处理、等离子体氧氮化处理等选择性绝缘化处理所形成的等离子体氧化膜、等离子体氧氮化膜等。利用绝缘膜61作为掩模来选择性地进行该等离子体氧化和等离子体氧氮化处理。 

然后，如图24D所示，在周边电路部24侧被抗蚀剂掩模覆盖的情形下，利用氮化硅膜材料的绝缘膜61作为掩模进行p型杂质60的离子注入，从而在像素部23中的沟槽44的内壁表面上形成p型半导体层49。如图27所示，该p型半导体层49除了形成在沟槽44的内表面和底表面上之外，还从沟槽44的上拐角部分沿横向延伸。也就是说，所形成的p型半导体层49一直延伸到未被绝缘膜61覆盖的半导体基板22的表面处。图24D所示的处理对应于图15F和图20E中所示的处理。 

后续的处理与图16G～图17J、图20F～图21H以及图22中所示的处理相同。然后，如图25所示，在周边电路部24中形成具有深STI结构的第一隔离区域43，并在像素部23中形成具有浅STI结构的第二隔离区域45，其中像素部23和周边电路部24中的突出高度h8和h6相同。这样，在第一和第二隔离区域43和45中，将绝缘层42嵌入在沟槽41和44中，然而，在沟槽41和44的各个上拐角部分中形成有鸟喙形的绝缘部42a。此外，在像素部23侧的第二隔离区域45中，所形成的p型半导体层49围绕着隔离区域45并部分地从沟槽44的上拐角部分沿横向延伸。 

在后续的处理步骤中，形成光电二极管26和像素晶体管27，然后在其上形成多级布线层33。此外，在多级布线层33上隔着平坦化膜形成片上滤色器34和片上微透镜35，从而得到所期望的MOS型固体摄像器件55。 

根据固体摄像器件制造方法的第三实施方式，在形成沟槽41和44之后，通过图23B所示的处理让氮化硅膜材料的绝缘膜61的宽度变窄，并通过图24C所示的处理进行沟槽41和44的侧壁氧化。即，利用宽度变窄的绝缘层61作为掩模，进行沟槽41和44的侧壁氧化，从而形成氧化膜71。利用该选择性氧化，在沟槽的上拐角部分中，形成了让其中的氧化膜具有凸出部的鸟喙形氧化膜71a。氧化膜71a对应于图10所示的鸟喙形绝缘部42a。此后，沟槽41和44被绝缘层42掩埋，由此形成第一和第二隔离区域43和45，从而可以减少在STI结构的普通隔离区域中所产生的断痕。 

因为断痕可以得到控制，所以在周边电路部的像素晶体管或MOS晶体管中，尽管分离边缘部的绝缘层的膜质量次于中央部的栅氧化膜的质量，但也可以得到改善。通过消除断痕，减小了寄生沟道成分，并且可以降低随机噪声。 

而且，侧壁氧化可以使沟槽41及44的上拐角部分和下拐角部分变圆。在沟槽的各个上拐角部分中形成具有平缓曲率的表面。因此，可以减小各自具有STI结构的隔离区域43和45的上拐角部分中的应力。在像素部中，可以改善由各个像素的浮动扩散(FD)部所导致的暗电流和白点。 

在图24D的处理中，为了抑制暗电流和白点，通过离子注入来形成p型半导体层49。这时，所形成的半导体层49在水平方向上从沟槽的侧壁延伸至半导体基板的表面。因为将p型半导体层49形成为让其在水平方向上延伸至活性区域侧的基板表面，所以可以提高能够进一步改善暗电流和白点问题的自由度。 

因为将p型半导体层49形成为让其从沟槽的上部延伸至基板表面侧，所以p型半导体层49在沟槽上部的边缘部分处的密度变大。因而，与图11中所示像素晶体管的隔离区域相接触的边缘部分处的寄生沟道成分可以进一步变小。结合对断痕问题的改善，可以以增效的方式改善随机噪声。 

此外，可以得到与固体摄像器件制造方法的第一和第二实施方式相 类似的效果。 

本发明的实施例可以应用于表面照射型固体摄像器件和背侧照射型固体摄像器件。在CMOS固体摄像器件中，如前文所述，本发明的实施例可以应用于光从多级布线层侧进入的表面侧照射型器件和光从与多级布线层相对的基板背侧进入的背侧照射型器件。本发明实施例的固体摄像器件除了可以应用于上述的面图像传感器(area image sensor)之外，还可应用于线图像传感器(linear image sensor)等。 

固体摄像器件的第六实施例

图28是示出了本发明第六实施例的固体摄像器件的示意图。本实施例的固体摄像器件被这样设置：将像素部中第二隔离区域的突出高度h8降低为与周边电路部中第一隔离区域的突出高度h6相同，并且减薄或减小了形成于基板表面与多级布线层之间的绝缘中间层的厚度。同时，还设置有波导结构并使其面对着光电二极管26，以改善包括被导入光电二极管26中的光的聚光效率以及整体灵敏度的像素特性。 

参照图28，本实施例的固体摄像器件55以类似于第一实施例所述的方式设置着，包括具有排列在半导体基板22上的多个像素的像素部23，以及形成于像素部23的周边处的具有例如逻辑电路的周边电路部24。 

像素部23包括以二维阵列形式排列的多个像素25，其中各像素被形成为包括作为光电转换元件的光电二极管26以及像素晶体管27。如图5所示，光电二极管26被设置为包括表面上方形成有绝缘膜39的n型或第二导电型电荷累积区域37，以及用于控制在与例如氧化硅膜的界面附近形成的暗电流的p+半导体区域38。在形成于光电二极管26的表面上的例如氧化硅膜材料的绝缘膜39上，形成有作为防反射膜的氮化硅膜40。为了清楚起见，这些像素晶体管由单个像素晶体管27代表性地示出，各个像素晶体管被形成为包括源极漏极区域28、栅极绝缘膜29和例如由多晶硅形成的栅极电极30。此外，源极漏极区域28是在垂直于该附图平面的方向上形成的。并且，栅极电极30的端部被形成为搭叠在第二隔离区域45上。 

在像素部23和周边电路部24中，第二隔离区域45和第一隔离区域43分别被形成为具有前文所述的STI结构。第一隔离区域43由填埋在第一沟槽41中的绝缘层42形成，该绝缘层的埋入深度为h5且突出高度为h6。第二隔离区域45由填埋在第二沟槽44中的绝缘层42形成，该绝缘层的埋入深度为h7且突出高度为h8。隔离区域43和45的突出高度h6和h8被设置为与前文所述的相同。第二隔离区域45的埋入深度h7被设置为比第一隔离区域43的埋入深度h5浅。以类似于前文所述的用于第一隔离区域43的方式，埋入深度h5可以大约在200～300nm的范围内，突出高度h6可以大约在0～40nm的范围内。在第二隔离区域45中，埋入深度h7可以大约在50～160nm的范围内，突出高度h8可以大约在0～40nm的范围内，总厚度h9可以大约在70～200nm的范围内。 

在像素部23中的基板上，形成有多级布线层33，其包括多层布线层32(321～324)，在多层布线层32(321～324)下面形成有用于钝化的绝缘中间层31(311～315)。绝缘中间层31例如由氧化硅膜形成。在本示例中，多个布线层32被形成为包括第一层布线321、第二层布线322、第三层布线323和第四层布线324。各个布线层32(321～324)是通过镶嵌处理步骤(damascene process)来埋入包括钽/氮化钽的势垒金属层157和铜(Cu)布线层158而形成的。在布线之间的各个绝缘中间层31上，即在包括铜(Cu)布线层158的上表面的各个绝缘中间层311～314上，形成有第一至第四层间布线扩散防止膜159(159a、159b、159c和159d)以用于防止作为布线材料的铜(Cu)的扩散。布线扩散防止膜159例如由包括SiN和/或SiC的膜形成。在本示例中，布线扩散防止膜159由SiC膜制成。尽管图中未示出，但周边电路部24设有例如被形成为包括CMOS晶体管的逻辑电路，并且设有被类似地形成为具有预定数量的布线层的另外多级布线层。 

此外，在本示例中，在像素部23的各光电二极管26上形成有波导156，用于将入射光有效地导向光电二极管26。波导156是这样形成的，即：首先通过选择性地蚀刻绝缘中间层31以及层间布线扩散防止膜159从而在面对着光电二极管26的那部分多级布线层33中形成凹槽，然后将第一核心层88和第二核心层89埋入在凹槽87中。在该处理过程中， 波导156的面对着光电二极管26的平面156a被形成为终止于最下层的布线扩散防止膜159a处。即，波导156被形成为触及最下层的布线扩散防止膜159a，但不穿过该最下层的布线扩散防止膜159a。 

此外，在像素部23中形成有平坦化膜90、片上滤色器34和片上微透镜35。 

而且，如后文将要述及的，在本示例中绝缘中间层的厚度t1被设置为很小，其中该绝缘中间层的厚度是从半导体基板22的表面(即光电二极管26的表面)至最下层布线扩散防止膜159a测得的，包括绝缘膜39、防反射膜40和第一层绝缘中间层311。即，为了得到在蓝光波长处的高灵敏度，将膜厚度t1设置在220～320nm、370～470nm或530～630nm的范围内。图29是作为从硅基板表面开始测得的膜厚度t1的函数的灵敏度变化的图表，如图29所示，如果膜厚度t1在如上文所述的220～320nm、370～470nm或530～630nm的范围内，那么这意味着可以得到大于或等于灵敏度曲线的波峰和波谷之间的灵敏度差的一半的蓝光灵敏度。即，可以得到约等于或大于x+[(y-x)/2]的较高灵敏度，其中变量x为曲线的波峰处的灵敏度值，y为紧邻的波谷处的值。 

由于该结构的其它部分类似于前文述及的参照图4的第一实施例，这里不再重复说明。应当指出，本实施例的形成于光电二极管26表面上的多级布线层33和防反射膜40的结构是前文述及的第一实施例的结构的更详细的一种。 

在第六实施例的固体摄像器件55的结构中，像素部23的第二隔离区域45的突出高度h8被形成为与周边电路部24的第一隔离区域43的突出高度h6相同，即为40nm以下的较低值。对于该结构，膜厚度t1可以被形成为很薄，该厚度是从光电二极管26的表面到与波导156的底部相接触的最下层布线扩散防止膜159a测得的，包括了绝缘的中间层(39、40、311)。 

通常，绝缘中间层31被限制在其最小膜厚度内，以便在形成该绝缘中间层之后的研磨处理过程中不会引起在STI结构的隔离区域45上出现多晶硅栅极电极的沉积。对于本实施例，通过将像素部23的第二隔离 区域45的突出高度h8形成为与周边电路部24的第一隔离区域43的突出高度h6相同，可以抑制在研磨处理过程中的膜厚度的变化，并且对于获得从栅极电极的上表面算起的90nm这样薄的膜厚度d1而言，该研磨处理是可实现的。例如，假定突出高度h8为30nm，则整个绝缘中间层可以被处理为使其膜厚度从图30所示的第一比较例的厚度减小约70nm。 

此外，在图30所示的第一比较例中，周边电路部24的具有STI结构的隔离区域43的突出高度h3被认为是30nm，而像素部23的具有STI结构的隔离区域45的突出高度h4被认为是80nm。在此情况下，为了保持栅极电极上的绝缘中间层，必须适当地控制研磨的量。因此，所得到的绝缘中间层的最终膜厚度t2约为650nm，所以不能实现传感器灵敏度的最优化。应当指出，为了进行比较，图30中的类似于图28中所示那些区域的其它区域以相同的附图标记表示，这里不再重复说明。 

对于本实施例，如上所述，因为膜厚度为t1的绝缘中间层的减薄化，以及面对着光电二极管26设置有波导156，所以可以提高入射至光电二极管26的入射光的聚光效率，并且可以提高传感器灵敏度特别是提高蓝光灵敏度。 

图29示出了在第六实施例的固体摄像器件的结构中，作为从光电二极管26的表面(硅表面)到由SiC形成的布线扩散防止膜159a而测得的绝缘中间层厚度t1的函数，对于红光、绿光和蓝光各种颜色的灵敏度变化的图表，其中曲线R示出了对于红光波长的灵敏度变化，曲线G对应于绿光，曲线B对应于蓝光。在Si表面上形成有氧化硅膜39，在其上进一步形成有氮化硅膜40，并且这两层膜39和40的总厚度在大约70nm的范围内。应当指出，考虑到防反射能力和膜加工(由于考虑了形成接触通孔的能力而确定的其最大膜厚度的限制)方面的问题，膜39和40的总厚度可以被形成为大约在20～120nm的范围内。因此所形成的绝缘中间层的折射率在1.4～1.5的范围内。 

如前文所简述的，根据图29所示的对于各种颜色的灵敏度变化的图表，可以看出，对于在220～320nm、370～470nm或530～630nm范围内的膜厚度t1来说，提高了对于通常具有较低发光效率的蓝光的灵敏度，而且传感器灵敏度被最大程度地提高。即，作为蓝光灵敏度，可以得到 等于或大于灵敏度曲线的波峰和波谷之间的灵敏度差的一半的灵敏度。 

此外，当具有波导结构时会发生光的衍射，这主要是由于如下二者之间的折射率不同而造成的：其中一者是(a)埋入在该波导中的材料，即第二核心层89，另一者是(b)从光电二极管26的表面至最下层布线扩散防止膜159a而形成的绝缘中间层(即，折射率的改变引起了入射光的干涉，并且取决于绝缘膜厚度的范围，该入射光的干涉将导致增强或减弱入射光)。因此，对于聚光结构而言，存在着膜厚度的最佳范围。因此，在本实施例中，该膜厚度的最佳范围可以设在220～320nm、370～470nm或530～630nm的范围内。 

在第一比较例中，由于在像素部侧的隔离区域的突出高度是高的，所以该隔离区域的突出会引起入射光的反射，因此传感器灵敏度降低。然而，在本示例中，由于在像素部侧的第二隔离区域的突出高度是低的，所以由该突出引起的入射光的反射就减少，并且可以提高传感器灵敏度。 

此外，当该两层膜39和40被形成为使总的膜厚度大约在20～120nm的范围内时，上述的膜厚度t1的范围即220～320nm、370～470nm和530～630nm按如下所述随着总的膜厚度而改变。当该两层膜39和40的总的膜厚度变为小于70nm(例如为20nm)时，则图29的灵敏度曲线的峰值位置相对于70nm厚度时的峰值位置移向该图中的左边(沿着绝缘中间层311的膜厚度增大的方向)。对应于本厚度的偏移量由(dN-70)×(nN-nO)得到，这是根据光干涉中所使用的通用关系式“膜厚度”ד折射率”＝“光学膜厚度”导出的。 

相反，当该两层膜39和40的总的膜厚度变为大于70nm(例如为120nm)时，则图29的灵敏度曲线的峰值位置相对于70nm厚度时的峰值位置移向右边(沿着绝缘中间层311的膜厚度减小的方向)。对应于本厚度的偏移量由(70-dN)×(nN-nO)得到。上述的符号分别是，dN表示膜39和40的总的膜厚度，nN表示氮化硅膜40的折射率，nO表示氧化硅膜39的折射率。 

如前文第一实施例中所述，与在像素部中形成有与周边电路部中的隔离区域为同一埋入深度的隔离区域的其它结构相比，利用本实施例的 隔离区域的结构，可以抑制光电二极管26中的白点的产生并可以进一步提高传感器灵敏度。 

在将波导形成为终止于布线扩散防止膜的本结构中，波导的深度可以保持不变。 

此外，随着像素微细化的发展，如果如第一比较例所示在像素部侧的隔离区域的突出高度是较大的，那么可以想象到，即使在绝缘中间层的形成以及后续的平坦化研磨步骤之后，也因为相对较大的台阶高度而难于实现该结构的上表面的均匀平坦化，并且也难于实现形成于该结构上的布线扩散防止膜的平坦化。当在此情况下进一步进行处理来形成多级布线层并随后在多级布线层中形成用于波导的凹槽时，则难于将凹槽形成为精确地终止于最下层的布线扩散防止膜处。因此，即使想随后通过将覆着材料(clad material)层和核心材料层埋入到该凹槽中来形成波导，但可以预料的是，波导不会被准确地形成为终止于最下层的布线扩散防止膜处。 

相反，在本实施例中，由于像素部中的第二隔离区域的突出高度是低的，所以绝缘中间层的平坦化研磨是可实现的，并且即使在具有微细化像素的器件结构中，也可以形成适当的波导并使其终止于最下层的布线扩散防止膜处。 

此外还有，随着像素微细化的发展，如果如第一比较例所示在像素部侧的隔离区域的突出高度较大，那么当通过把绝缘中间层部分镶嵌在高的突出部分之间来形成该绝缘中间层时会出现形成空隙的问题。然而，在本实施例中，由于突出高度低，所以可以避免形成空隙，可以提高绝缘中间层的埋入效率，并且可以满意地实现绝缘中间层的形成。 

此外，在本实施例中，通过抑制芯片中由于研磨上述绝缘中间层所致的膜厚度的变化，可以实现能够改善在屏幕的中间和周围之间的灵敏度差的效果，即改善所谓的阴影。 

而且，根据第六实施例，本结构可以得到类似于前文所述的第一实施例的结构的效果，包括提高传感器灵敏度、改善残像特性和饱和信号量、防止在像素晶体管之间引起的短路故障、减少处理步骤的数量、提 高产量等。 

应当指出，上文述及的在220～320nm、370～470nm或530～630nm范围内的最优化膜厚度t1的值不但可以应用于第六实施例，也可以应用于第一至第四实施例。 

固体摄像器件的第七实施例

图31和图32是示出了根据本发明第七实施例的固体摄像器件的示意图。图31是作为固体摄像器件的主要部分的摄像区域中的像素布局的简化平面图。图32是图31中的结构沿A-A线的剖面图。 

本实施例的固体摄像器件171被设置为包括像素部23和周边电路部24，其中像素部23包括以二维阵列形式排列的多个像素172，各像素被形成为包括光电二极管(PD)26和多个像素晶体管。如图31所示的布局图，在本实施例中所形成的各像素172包括光电二极管(PD)26和多个像素晶体管，即诸如传输晶体管Tr1、复位晶体管Tr2和放大晶体管Tr3等三个晶体管。传输晶体管Tr1被形成为包括作为浮动扩散(FD)部的源极漏极区域173以及下面形成有栅极绝缘膜的传输栅极电极176。与上述方式类似，复位晶体管Tr2被形成为包括一对源极漏极区域173和174以及下面形成有另一栅极绝缘膜的复位栅极电极177。放大晶体管Tr3被形成为包括一对源极漏极区域174和175以及下面形成有又一栅极绝缘膜的放大栅极电极178。 

此外，在本实施例中，如图31和图32所示，还有由p型杂质区域构成的隔离区域86形成于光电二极管(PD)26的周围。即，光电二极管(PD)26通过具有隔离区域86的pn结而被隔离。另一方面，诸如传输晶体管Tr1、复位晶体管Tr2和放大晶体管Tr3的像素晶体管的区域通过具有上文述及的相同STI结构的第二隔离区域45而被隔离。 

由于该结构的其它部分类似于前文述及的第六实施例，所以图32中的类似于图28所示那些区域的区域以相同的附图标记表示，这里不再重复说明。 

在第七实施例的固体摄像器件171的结构中，通过利用由p型杂质区域构成的隔离区域86来实现光电二极管(PD)26的pn结隔离，可以消 除光晕，并可以进一步提高传感器灵敏度。即，由于第二隔离区域45中的突出部分(具有突出高度h8)没有在光电二极管(PD)26旁边突显出来，所以不会出现由该突出部分引起的光晕，并且可以进一步提高聚光效率。在像素部23中，由于该结构适合于合并pn结隔离和STI隔离的组合，所以可以提高隔离公差并降低栅极寄生电容。 

而且，在本发明的第七实施例中，也可以实现与前文所述的第六实施例的结构相类似的效果。 

尽管这里所采用的像素结构包括一个光电二极管和几个像素晶体管，但可选地，可以将这种结构形成为例如彼此共用多个像素的结构，在该结构中，与第七实施例类似，光电二极管PD的周围被pn结隔离，而其它部分通过利用具有上述STI结构的第二隔离区域45而被隔离。当然，实际上，光电二极管(PD)的在其周围的pn结隔离的这种结构也可以应用于第一至第七实施例的固体摄像器件。 

制造方法的第四实施方式

以下，参照图33～图37，说明本发明的固体摄像器件制造方法的第四实施方式。本实施方式适合于制造图28所示的第六实施例的固体摄像器件55，特别是适合于形成其绝缘中间层和波导。 

附图标记49和52分别表示p型半导体区域和p型半导体层。 

在制造方法的第四实施方式中，如图33所示，首先利用图13A～图15E或者图18A～图19D所示的处理步骤分别在像素部23和周边电路部24中形成浅沟槽44和深沟槽41。并且，通过将绝缘膜42分别埋入到沟槽44和41中而形成各自具有STI结构的第二隔离区域45和第一隔离区域43，并使突出高度h6和h8相同。此外，在像素部23中，形成光电二极管26和像素晶体管27。在周边电路部24中，形成具有CMOS晶体管的逻辑电路。在覆盖着光电二极管26表面的氧化硅膜材料的绝缘膜39上，形成氮化硅膜材料的防反射膜40。此后，例如通过CVD方法形成例如氧化硅膜材料的第一层绝缘中间层311，随后利用CMP方法对其进行平坦化研磨以得到所期望的膜厚度t1。 

然后，参照图34，在绝缘中间层311的预定位置处形成几个沟槽92， 并通过将Cu布线层158埋入在沟槽92中来形成第一层布线321，在第一层布线321下面用钽/氮化钽材料形成用于钝化的势垒金属层157。然后，在包括第一层布线321的表面的整个绝缘中间层311上，形成由SiC膜或SiN膜制成的第一层布线扩散防止膜159a以用于防止布线321的扩散，在本示例中例如由SiC膜制成该第一层布线扩散防止膜。 

接下来，参照图35，利用类似于上述的处理步骤在第一层布线扩散防止膜159a上形成第二层绝缘中间层312、通过将势垒金属层157和Cu布线层158都埋入到沟槽92中而形成的第二层布线322以及第二层布线扩散防止膜159b。然后，形成了第三层绝缘中间层313、通过将另一势垒金属层157和另一Cu布线层158都埋入到沟槽92中而形成的第三层布线323以及第三层布线扩散防止膜159c。此外，形成了第四层绝缘中间层314、通过将又一势垒金属层157和又一Cu布线层158都埋入到沟槽92中所形成的第四层布线324以及第四层布线扩散防止膜159d。此外，在该结构上形成第五层绝缘中间层315，由此形成了多级布线层33。 

然后，参照图36，通过选择性蚀刻多级布线层33中面对着光电二极管26的那一部分来形成凹槽87，使其终止于作为第一层的最下层布线扩散防止膜159a。在第五层的绝缘中间层315上、在第四层的布线扩散防止膜159d和绝缘中间层314上、在第三层的布线扩散防止膜159c和绝缘中间层313上以及在第二层的布线扩散防止膜159b和绝缘中间层312上进行该选择性蚀刻。 

接下来，参照图37，第一核心层88被形成为包覆凹槽87的内壁。此后，在第一核心层88上形成第二核心层89以镶嵌在凹槽87中。第一核心层88和第二核心层89由氧化硅膜或者氮化硅膜制成。因此，形成了由第一核心层88和第二核心层89构成的波导156，其触及在最下层处的且面对着各个光电二极管26的布线扩散防止膜159a。如果第一核心层88由折射率高于用于形成第二核心层89以及多级布线层33中所包括的绝缘中间层31(312～315)的材料制成，那么从波导向外部的漏光会更难发生，并且可以进一步提高传感器灵敏度。然而，本发明的实施方式并不限于此。此外可选地，波导可以被形成为，其第二核心层89由折射率高于用于形成第一核心层88的材料制成。 

尽管图中未示出，但继续进行后续的处理步骤以依次形成平坦化膜90、片上滤色器34和片上微透镜35，从而形成第六实施例的固体摄像器件55。 

在本发明制造方法的第四实施方式的固体摄像器件制造方法中，通过形成第二隔离区域45和第一隔离区域43并使其突出高度h6和h8相同，可以在形成第一层绝缘中间层311之后利用CMP方法进行研磨处理的过程中实现令人满意的平坦化处理。因此，第一层绝缘中间层311的厚度被降低，并且也可以降低从光电二极管26的表面到第一层的布线扩散防止膜159a的绝缘中间层的膜厚度t1。此外，在面对着光电二极管26的位置处形成有波导156。通过形成具有薄膜厚度t1的绝缘中间层，并且通过设置波导156，可以提高将入射光导入光电二极管26的聚光效率，并且可以制成具有更高传感器灵敏度的固体摄像器件55。 

由于用于形成波导156的凹槽87被形成为终止于第一层布线扩散防止膜159a处，而不使凹槽87形成得更深，所以可以避免不期望的暗电流的增加。此外，通过使凹槽87终止在布线扩散防止膜159a处，可以使各终止点在深度上均匀一致，并且可以抑制灵敏度的变化。 

此外，类似于以上的制造方法的第一和第二实施方式所述，可以将固体摄像器件制造为具有改善的像素特性，包括改善残像特性和饱和信号量、防止像素晶体管之间的短路故障等。而且，在像素部23侧和周边电路部24侧分别形成沟槽44和41之后，在同一处理中进行绝缘层42的沉积和用CMP方法进行的研磨，然后形成第一和第二隔离区域43和45。因此，可以减少处理次数。 

制造方法的第五实施方式

参照图38，说明本发明的固体摄像器件制造方法的第五实施方式。本实施方式适合于制造图31和图32所示的第七实施例的固体摄像器件，特别是适合于形成其隔离区域。 

在第五实施方式的制造方法中，如图38所示，首先利用图13A～图15E或者图18A～图19D所示的处理步骤分别在像素部23和周边电路部24中形成浅沟槽44和深沟槽41。并且，通过将绝缘膜42分别埋入在沟 槽44和41中而形成各自具有STI结构的第二隔离区域45和第一隔离区域43，并使它们的突出高度h6和h8相同。 

此外，在像素部23中，形成光电二极管26以及作为像素晶体管的晶体管Tr1、Tr2和Tr3以构成像素。在周边电路部24中，形成具有CMOS晶体管的逻辑电路。而且，隔离区域86由p型杂质区域形成在像素部23中的光电二极管周围。 

在形成于光电二极管26表面上的氧化硅膜材料的绝缘膜39上，形成氮化硅膜材料的防反射膜40。此后，通过CVD方法形成例如氧化硅膜材料的第一层绝缘中间层311，然后通过CMP方法对其进行平坦化研磨以得到所期望的膜厚度t1。 

随后，利用与参照图34～图37说明的前述步骤相同的处理步骤，可以制成第七实施例的固体摄像器件。 

对于本发明制造方法的第五实施方式的固体摄像器件的制造方法，该方法包括用于在像素部23的光电二极管26周围形成由p型杂质区域构成的隔离区域86的处理步骤。隔离区域86没有从基板表面突出出来，并且在光电二极管26周围没有出现突出部分。因此，由于没有由光电二极管26周围的突出部分而引起的光晕，所以可以制成具有较高聚光效率的固体摄像器件171。此外，利用该方法也可以实现与前文所述的制造方法的第四实施方式类似的效果。 

本发明的实施例可以应用于表面照射型或背侧照射型固体摄像器件。对于CMOS固体摄像器件，如前文所述，本发明的实施例可以应用于光从多级布线层侧入射的表面照射型摄像器件，也可以应用于光从与多级布线层侧相对的基板背面入射的背侧照射型摄像器件。此外，根据本发明实施例的固体摄像器件不但可以应用于上述的面图像传感器，而且可以应用于线图像传感器。 

本发明实施例的固体摄像器件可以适用于各种电子装置，例如设有固体摄像器件的相机、设有相机的移动装置以及设有固体摄像器件的其它类似装置。 

图39是示出了作为应用本发明实施例的上述电子装置的示例、设有 固体摄像器件的相机的示意图。本实施例的相机(电子装置)80被设置为包括光学系统(光学透镜)81、固体摄像器件82和信号处理电路83。 

对于固体摄像器件82，可以优选采用上述各实施例中所述的任一种器件。光学系统81被配置为将从目标发出的成像光(入射光)成像在固体摄像器件的摄像面上。因此，在一段固定的时间内，信号电荷通过固体摄像器件82中所包含的光电转换元件被累积。信号处理电路83被配置为对从固体摄像器件82输出的信号进行各种信号处理，然后将处理过的信号作为图片信号输出。本实施例的相机80可以被实现为相机模块，该模块由模块化光学系统81、固体摄像器件82和信号处理电路83形成。 

本发明的实施例可适用于图39所示的相机以及例如以设有相机模块的移动电话为代表的具有相机的移动装置等。而且，图39的结构可以被配置为具有摄像功能的模块，即所谓的摄像模块，该模块由模块化光学系统81、固体摄像器件82和信号处理电路83形成。根据本发明的实施例，可以构成设有这种摄像模块的电子装置。 

根据本实施例的电子装置，因为由于固体摄像器件的优良像素特性可以形成高质量的图像，所以可以提供高性能的电子装置。 

如前文所述，根据本发明实施例的固体摄像器件可以适用于(a)固体摄像器件，其排列有多个单位像素，各个单位像素包括一个光电二极管和多个像素晶体管，也可适用于(b)固体摄像器件，其排列有第一多数个所谓的共用像素，各个共用像素包括第二多数个光电二极管和传输晶体管，并且包括诸如复位晶体管、放大晶体管和选择晶体管等其它像素晶体管中的每个晶体管。 

本领域技术人员应当理解，在所附权利要求或其等同物的范围内，可根据设计需要和其它因素进行各种修改、组合、子组合和改变。 

Claims (7)

1.一种固体摄像器件，其包括：

像素部；

周边电路部；

第一隔离区域，所述第一隔离区域以浅沟槽隔离结构形成于所述周边电路部中的半导体基板上；以及

第二隔离区域，所述第二隔离区域以浅沟槽隔离结构形成于所述像素部中的半导体基板上，所述第二隔离区域的埋入到所述半导体基板中的部分浅于所述第一隔离区域的埋入到所述半导体基板中的部分，且所述第二隔离区域的顶面的高度等于所述第一隔离区域的顶面的高度，且所述第一和第二隔离区域相对于所述半导体基板表面的突出高度在0～40nm的范围内，所述第一和第二隔离区域均具有不包括扩散区域的浅沟槽隔离结构。

2.如权利要求1所述的固体摄像器件，还包括杂质注入区域，所述杂质注入区域形成于所述第二隔离区域与所述像素部的光电转换元件之间的界面处。

3.如权利要求1所述的固体摄像器件，其中，所述光电转换元件的一部分位于所述第二隔离区域下面。

4.一种固体摄像器件制造方法，其包括以下步骤：

在半导体基板上的周边电路部内要形成第一隔离区域的部分中形成第一沟槽，并在所述半导体基板上的像素部内要形成第二隔离区域的部分中形成第二沟槽，所述第二沟槽浅于所述第一沟槽；

在包括所述第一和第二沟槽的内部的结构上方形成绝缘层；以及

通过研磨所述绝缘层，形成具有彼此相等的顶面高度的第一和第二隔离区域，其中，在形成第一和第二隔离区域的步骤中，将所述绝缘层研磨成使得所述第一和第二隔离区域相对于所述半导体基板表面的突出高度在0～40nm的范围内，并且所述第一和第二隔离区域均形成为具有不包括扩散区域的浅沟槽隔离结构。

5.如权利要求4所述的固体摄像器件制造方法，其中，形成第一和第二沟槽的步骤包括：

形成所述第一和第二沟槽之中的任何一者；并且

随后形成所述第一和第二沟槽之中的另一者。

6.如权利要求4所述的固体摄像器件制造方法，其中，形成第一和第二沟槽的步骤包括：

通过同时的蚀刻处理，形成具有相同深度的第一和第二沟槽；并且

随后通过蚀刻处理将所述第一沟槽形成为比所述第二沟槽深。

7.一种电子装置，其包括权利要求1-3中任一项所述的固体摄像器件、用于将入射光引导至所述固体摄像器件中所包含的光电转换元件的光学系统和用于处理来自于所述固体摄像器件的输出信号的信号处理电路。

Images