JP6116878B2 - 半導体装置 - Google Patents

Description

本発明は半導体装置に関し、特に受光素子が形成される領域と周辺領域とを接続する信号線を備える半導体装置に関するものである。

ＣＭＯＳイメージセンサの高性能化が進むにつれ、これを構成する素子間の特性のばらつきを抑制することがますます重要になっている。たとえば特開２００７−１８０３３６号公報（特許文献１）には、受光素子が配置される領域における複数の受光素子間の信号電圧のばらつきを抑制する構成が開示されている。

またＣＭＯＳイメージセンサの微細化が進むにつれ配線層の薄膜化が進んでいるが、これにより光を入射したくない領域を遮光する機能が弱くなる可能性がある。これは薄膜は厚膜に比べて光を透過しやすいためである。たとえば特開２０１０−１３５８４４号公報（特許文献２）には、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサの受光素子の縮小による配線層の薄膜化と、光の入射を望まない領域の遮光性の確保とを両立させる構成が提案されている。

特開２００７−１８０３３６号公報 特開２０１０−１３５８４４号公報

ところでＣＭＯＳイメージセンサを含む半導体装置を形成する際には、一般に形成された絶縁膜などの表面を平坦にするためにＣＭＰ（Chemical Mechanical Polishing）と呼ばれる研磨加工がなされる。ＣＭＰの際には形成された薄膜の表面の上方から下方に力が加わる。この力をより均等に受けるために、ＣＭＰがなされる領域のうち、薄膜層の配置される平面的な密度が比較的低い領域に、いわゆるダミーとして柱状の薄膜層が形成されることがある。このダミーを以降においてはＣＭＰダミーと呼ぶこととする。

ＣＭＯＳイメージセンサには、フォトダイオードなどの受光素子が配置される受光素子領域と、受光素子領域と外部回路との電気信号の入出力を行なうための周辺領域とを有している。受光素子領域と周辺領域との間には、トランジスタなどの素子が配置されない領域（受光素子領域と周辺領域との境界領域）が存在する。上記の境界領域には受光素子と周辺領域の素子との電気信号の入出力を行なう信号線のみが配置されている。

しかし上記のようにＣＭＰの加工精度を高めるために、特に境界領域にはＣＭＰダミーを配置することが好ましい。ＣＭＰダミーは配置されることが好ましい領域を自動演算することにより形成されるため、その平面形状や配置は正規の素子や配線の配置に対してランダムになる。その結果、配置されたＣＭＰダミーのランダムな配置に起因して、境界領域に配置される複数の信号線間でインピーダンス不整合を招いた。ＣＭＯＳイメージセンサの高性能化が進むにつれ、これを構成する素子間のインピーダンス不整合を抑制することがますます重要になっている。

上記の特許文献は、素子間の特性のばらつきや遮光性の保持について考慮されているが、素子や配線層などの密度が低い領域へのＣＭＰダミーに起因する電気的特性のばらつきについて何ら考慮されておらず、そもそもＣＭＰダミーに関する記載がなされていない。このため上記の課題の解決手段については開示も示唆もされていない。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置は、半導体基板と、受光素子領域と、周辺領域と、境界領域と、複数の信号線と、導電層とを備える。受光素子領域は、光電変換を行なうための受光素子が形成されている。周辺領域は、受光素子領域の外部に形成され、半導体基板の外部との電気信号の入出力を行なう。境界領域は、平面視において受光素子領域と周辺領域との間に形成される。複数の信号線は、境界領域に配置され、受光素子領域と周辺領域との間で電気信号の入出力を行なう。導電層は、複数の信号線のそれぞれと異なる層に配置される。複数の信号線のそれぞれから見た導電層の相対的な位置がすべて同じであり、かつ導電層はすべて同一の層に配置される。導電層には固定電位が印加される。信号線の、導電層に対向する側と反対側に他の導電層をさらに備える。他の導電層は複数の信号線のそれぞれおよび導電層と異なる層に配置される。複数の信号線のそれぞれから見た他の導電層の相対的な位置がすべて同じであり、かつ他の導電層はすべて同一の層に配置される。導電層および他の導電層の双方に固定電位が印加される。
一実施の形態によれば、半導体装置は、半導体基板と、受光素子領域と、周辺領域と、境界領域と、複数の信号線と、導電層とを備える。受光素子領域は、光電変換を行なうための受光素子が形成されている。周辺領域は、受光素子領域の外部に形成され、半導体基板の外部との電気信号の入出力を行なう。境界領域は、平面視において受光素子領域と周辺領域との間に形成される。複数の信号線は、境界領域に配置され、受光素子領域と周辺領域との間で電気信号の入出力を行なう。導電層は、複数の信号線のそれぞれと異なる層に配置される。複数の信号線のそれぞれから見た導電層の相対的な位置がすべて同じであり、かつ導電層はすべて同一の層に配置される。

一実施の形態によれば、素子間の特性のばらつきが抑制された半導体装置を提供することができる。

一実施の形態の半導体装置の全体構成を示す概略平面図である。 図１中の受光素子領域におけるフォトダイオードの配置される態様を示す概略平面図（Ａ）と、図１中のカラム領域におけるＡＤ変換回路の配置される態様を示す概略平面図（Ｂ）と、である。 受光素子領域とカラム領域と、これらの間に挟まれた境界領域との定義を説明するための第１の概略平面図である。 受光素子領域とカラム領域と、これらの間に挟まれた境界領域との定義を説明するための第２の概略平面図である。 実施の形態１の典型例における、図１中の丸点線で囲まれた領域の平面視における構成を概略的に示す拡大平面図（Ａ）と、図５（Ａ）のＶＢ−ＶＢ線に沿う部分における概略断面図（Ｂ）と、図５（Ａ）のＶＣ−ＶＣ線に沿う部分における概略断面図（Ｃ）と、図５（Ａ）のＶＤ−ＶＤ線に沿う部分における概略断面図（Ｄ）と、である。 実施の形態１の比較例における、図１中の丸点線で囲まれた領域の平面視における構成を概略的に示す拡大平面図（Ａ）と、図６（Ａ）のＶＩＢ−ＶＩＢ線に沿う部分における概略断面図（Ｂ）と、図６（Ａ）のＶＩＣ−ＶＩＣ線に沿う部分における概略断面図（Ｃ）と、図６（Ａ）のＶＩＤ−ＶＩＤ線に沿う部分における概略断面図（Ｄ）と、である。 実施の形態１の第１の変形例における、図１中の丸点線で囲まれた領域の平面視における構成を概略的に示す拡大平面図（Ａ）と、図７（Ａ）のＶＩＩＢ−ＶＩＩＢ線に沿う部分における概略断面図（Ｂ）と、図７（Ａ）のＶＩＩＣ−ＶＩＩＣ線に沿う部分における概略断面図（Ｃ）と、図７（Ａ）のＶＩＩＤ−ＶＩＩＤ線に沿う部分における概略断面図（Ｄ）と、である。 実施の形態１の第２の変形例における、図１中の丸点線で囲まれた領域の平面視における構成を概略的に示す拡大平面図（Ａ）と、図８（Ａ）のＶＩＩＩＢ−ＶＩＩＩＢ線に沿う部分における概略断面図（Ｂ）と、図８（Ａ）のＶＩＩＩＣ−ＶＩＩＩＣ線に沿う部分における概略断面図（Ｃ）と、図８（Ａ）のＶＩＩＩＤ−ＶＩＩＩＤ線に沿う部分における概略断面図（Ｄ）と、である。 実施の形態１の第３の変形例における、図１中の丸点線で囲まれた領域の平面視における構成を概略的に示す拡大平面図（Ａ）と、図９（Ａ）のＩＸＢ−ＩＸＢ線に沿う部分における概略断面図（Ｂ）と、図９（Ａ）のＩＸＣ−ＩＸＣ線に沿う部分における概略断面図（Ｃ）と、図９（Ａ）のＩＸＤ−ＩＸＤ線に沿う部分における概略断面図（Ｄ）と、である。 実施の形態２における、図１中の丸点線で囲まれた領域の平面視における構成を概略的に示す拡大平面図（Ａ）と、図１０（Ａ）のＸＢ−ＸＢ線に沿う部分における概略断面図（Ｂ）と、である。 実施の形態３における、図１中の丸点線で囲まれた領域の平面視における構成を概略的に示す拡大平面図（Ａ）と、図１１（Ａ）のＸＩＢ−ＸＩＢ線に沿う部分における概略断面図（Ｂ）と、である。 実施の形態４の半導体装置の、受光素子領域とカラム領域との配線構造を示す概略断面図である。 図１２にさらに境界領域の配線構造を加えた概略断面図である。 実施の形態４の比較例における半導体装置の、受光素子領域とカラム領域との配線構造を示す概略断面図である。

以下、一実施の形態について図に基づいて説明する。
（実施の形態１）
まず一実施の形態の半導体装置の全体構成について図１を用いて説明する。

図１を参照して、一実施の形態の半導体装置は、ＣＭＯＳイメージセンサなどの固体撮像素子が半導体チップＣＨＰとして形成されたものである。当該半導体チップＣＨＰは半導体基板ＳＵＢと、受光素子領域ＰＤＲと、カラム領域ＣＭＮ（周辺領域）と、境界領域ＢＤＲと、垂直信号線ＳＧＬ（信号線）とを主に有している。

半導体基板ＳＵＢはたとえばシリコンの単結晶により形成される、平板状の主表面を有する部材である。半導体基板ＳＵＢの主表面のうちたとえば中央部には受光素子領域ＰＤＲが形成されている。受光素子領域ＰＤＲには、フォトダイオードなどの受光素子が複数並ぶように配置されている。

より具体的には、図２（Ａ）を参照して、受光素子領域ＰＤＲには、フォトダイオードＰＤが複数、たとえば行列状に並ぶように配置されている。フォトダイオードＰＤは、受けた光の信号を光電変換により信号電荷に変換するための受光素子である。各フォトダイオードＰＤには赤（Ｒ）、緑（Ｇ）および青（Ｂ）のいずれかのカラーフィルタを有しており、フォトダイオードＰＤに入射された光はカラーフィルタにより赤、緑または青のいずれかの波長の光に変換されたうえで信号電荷に変換される。信号電荷が図示されない検出部により電圧に変換される。通常は緑色のカラーフィルタの個数が最も多い。

カラム領域ＣＭＮは、半導体基板ＳＵＢの主表面のうち、平面視における受光素子領域ＰＤＲの外部に形成されている。たとえば図１においてはカラム領域ＣＭＮは、半導体基板ＳＵＢの主表面の中央部に矩形状に形成された受光素子領域ＰＤＲの、図の左右方向に延びる縁部をなす辺に対向するように、受光素子領域ＰＤＲと間隔をあけて形成されている。

より具体的には、図２（Ｂ）を参照して、カラム領域ＣＭＮには、たとえばＡＤ変換回路ＡＤＣが配置されている。ＡＤ変換回路ＡＤＣは、受光素子領域ＰＤＲのフォトダイオードＰＤから読みだされた電圧の信号をデジタル信号に変換する回路である。このデジタル信号を演算処理することにより、当該ＣＭＯＳイメージセンサが撮像すべき画像信号を得ることができる。

カラム領域ＣＭＮに配置されるＡＤ変換回路は１以上の任意の数とすることができ、カラム領域ＣＭＮに複数のＡＤ変換回路ＡＤＣが配置される場合には、複数のＡＤ変換回路ＡＤＣは互いに間隔をあけて形成されている。ＡＤ変換回路ＡＤＣにはたとえば通常のＭＯＳ（Metal Oxide Semiconductor）トランジスタＴＲなどが配置されている。

ＡＤ変換回路ＡＤＣのトランジスタＴＲは、半導体チップＣＨＰ内において受光素子領域ＰＤＲとカラム領域ＣＭＮとの間の電気信号の入出力を行なうために、受光素子領域ＰＤＲからの電気信号を入力する。また当該トランジスタＴＲは、半導体チップＣＨＰ内と半導体チップＣＨＰの外部との電気信号の入出力を行なう。

境界領域ＢＤＲとは、半導体基板ＳＵＢの主表面のうち、平面視における受光素子領域ＰＤＲとカラム領域ＣＭＮとの間に形成された領域である。具体的には、平面視において半導体基板ＳＵＢの中央部に配置される受光素子領域ＰＤＲの矩形の縁部のうち図１の左右方向に延在する縁部と、当該縁部に対向するカラム領域ＣＭＮとの間に形成された領域が境界領域ＢＤＲである。

境界領域ＢＤＲには、垂直信号線ＳＧＬが複数（たとえば４本）、互いに間隔をあけて配置されている。垂直信号線ＳＧＬは、受光素子領域ＰＤＲとカラム領域ＣＭＮとの間で電気信号を入出力するための電気配線であり、たとえば銅やアルミニウムなどの一般公知の金属材料により形成される薄膜層である。垂直信号線ＳＧＬは平面視において受光素子領域ＰＤＲからカラム領域ＣＭＮへ向かう方向に沿って延在することが好ましく、図１においては図の上下方向（受光素子領域ＰＤＲの矩形の上下方向に延びる縁部に沿う方向）に延在している。

図１において垂直信号線ＳＧＬは境界領域ＢＤＲのみに配置されるように図示されるが、実際には垂直信号線ＳＧＬは受光素子領域ＰＤＲ内から境界領域ＢＤＲを通ってカラム領域ＣＭＮ内にまで延びるように配置される。より具体的には、垂直信号線ＳＧＬは受光素子領域ＰＤＲ内に存在するフォトダイオードＰＤから、境界領域ＢＤＲを通ってカラム領域ＣＭＮのＡＤ変換回路ＡＤＣに存在するトランジスタＴＲにまで延びるように配置されている。このため垂直信号線ＳＧＬは受光素子領域ＰＤＲとカラム領域ＣＭＮとの間で電気信号を入出力することができる。個々のフォトダイオードＰＤごとに１本の垂直信号線ＳＧＬが接続されていてもよいが、複数のフォトダイオードＰＤが１本の垂直信号線ＳＧＬを共有していてもよい。

次に図３および図４を用いて、受光素子領域ＰＤＲおよびカラム領域ＣＭＮの平面視における範囲について説明する。

図３を参照して、受光素子領域ＰＤＲには、上記のフォトダイオードＰＤのほかに、画素電流源ＰＣＳを有する場合がある。画素電流源ＰＣＳは、垂直信号線ＳＧＬに低電流を流すために配置される構成要素であり、通常は図３に示すように受光素子領域ＰＤＲに複数配置されるフォトダイオードＰＤとカラム領域ＣＭＮとの間、特にフォトダイオードＰＤの近傍に配置される。この場合には受光素子領域ＰＤＲの範囲は、フォトダイオードＰＤが複数配置される領域と、画素電流源ＰＣＳが配置される領域とが含まれる。ここでフォトダイオードＰＤが複数配置される領域とは、たとえば行列状に並ぶフォトダイオードＰＤのうち任意の隣り合う１対のフォトダイオードＰＤの間に挟まれた領域を含むものとする。また画素電流源ＰＣＳが配置される領域とは、図３におけるフォトダイオードＰＤと画素電流源ＰＣＳとの間の（図３の上下方向に関する）領域を含むものとする。画素電流源ＰＣＳがフォトダイオードＰＤの外側に配置される場合、画素電流源ＰＣＳの外縁が受光素子領域ＰＤＲの縁部になる。

図４を参照して、画素電流源ＰＣＳが存在しない場合、あるいは画素電流源ＰＣＳが受光素子領域ＰＤＲから大きく離れた場所に存在する場合には、受光素子領域ＰＤＲの範囲は、複数のフォトダイオードＰＤが配置される領域（任意の隣り合う１対のフォトダイオードＰＤの間に挟まれた領域を含む）である。すなわち受光素子領域ＰＤＲの縁部は最外部のフォトダイオードＰＤの外縁により形成される。

図３、図４のいずれの場合においても、カラム領域ＣＭＮは、ＡＤ変換回路ＡＤＣが配置される領域および、複数のＡＤ変換回路ＡＤＣの間に挟まれた領域を範囲とし、カラム領域ＣＭＮの縁部は最外部のＡＤ変換回路ＡＤＣの外縁により形成される。そして図３、図４のいずれの場合においても、上記の受光素子領域ＰＤＲとカラム領域ＣＭＮとに挟まされた領域が境界領域ＢＤＲの範囲になる。

図１においては受光素子領域ＰＤＲおよびカラム領域ＣＭＮを矩形状として示しているが、これは各領域の平面形状を近似的に示しているにすぎず、当該領域の外縁は完全な長方形または正方形（矩形）以外の形状であってもよい。

図５（Ａ）〜（Ｄ）を参照して、境界領域ＢＤＲにおいては、最も下側（半導体基板ＳＵＢに近い側）の金属層Ｍ１が、垂直信号線ＳＧＬとして配置されている。すなわち複数の垂直信号線ＳＧＬは境界領域ＢＤＲ内の任意の領域において同一の層の金属層Ｍ１として配置されている。この垂直信号線Ｍ１とは異なる層、すなわち垂直信号線Ｍ１のそれぞれの上側（半導体基板ＳＵＢから遠い側）の層として金属層Ｍ２（導電層）が配置されている。

図５（Ｂ）〜（Ｄ）を参照して、この金属層Ｍ２は、たとえばシリコン酸化膜などの層間絶縁膜ＩＩを介在して金属層Ｍ１の上方に、たとえば銅やアルミニウムなどの一般公知の金属材料により形成されている。

金属層Ｍ２は、境界領域ＢＤＲにおいて、半導体基板ＳＵＢの主表面に沿い、かつ垂直信号線ＳＧＬの延在する方向に交差する方向（図５（Ａ）の左右方向）に延在するように配置されている。この金属層Ｍ２は、半導体チップＣＨＰのフォトダイオードＰＤやトランジスタＴＲなどの素子に対してある電位を供給するための電源配線ＰＯＷとして用いられてもよいし、当該電源配線ＰＯＷと同一の層であるいわゆるＣＭＰダミーとして配置されていてもよい。

図５においては、それぞれの垂直信号線ＳＧＬから見た金属層Ｍ２の相対的な位置がすべて同じである。このことについて以下に詳細に説明する。

図５（Ａ）を参照して、金属層Ｍ２は、境界領域ＢＤＲにおいて複数の垂直信号線Ｍ１のすべてと平面的に重なるように配置されている。ここでは単一の金属層Ｍ２が複数の垂直信号線Ｍ１のそれぞれと平面的に重なるように配置されている。すなわち少なくとも境界領域ＢＤＲにおいては当該金属層Ｍ２が垂直信号線ＳＧＬのすべてと重なる一体の層からなっている。

ただし金属層Ｍ２は、境界領域ＢＤＲの端部（すなわち受光素子領域ＰＤＲおよびカラム領域ＣＭＮのいずれかの近傍の領域）においては複数の垂直信号線Ｍ１のそれぞれと平面的に重なっていない。すなわち境界領域ＢＤＲにおいて金属層Ｍ２は、それぞれの垂直信号線ＳＧＬの全体と重なっていてもよいが、全体と重なっていなくてもよく、たとえば図５（Ａ）に示すように、それぞれの垂直信号線ＳＧＬの一部と重なっていてもよい。

金属層Ｍ２がそれぞれの垂直信号線ＳＧＬの一部のみと重なる場合には、金属層Ｍ２は、それぞれの垂直信号線ＳＧＬの平面視における互いに同一の領域と重なるように配置される。平面視において金属層Ｍ２の延在する方向は、垂直信号線ＳＧＬの延在する方向にほぼ直交する方向である。このため境界領域ＢＤＲの外縁部を基準点としたときの、境界領域ＢＤＲの内部において垂直信号線ＳＧＬと金属層Ｍ２とが重なっている領域の座標は、いずれの垂直信号線ＳＧＬにおいてもほぼ等しくなる。このことから各垂直信号線ＳＧＬから見た導電層Ｍ２が重なっている領域の相対的な位置はすべて同じになり、各垂直信号線ＳＧＬと導電層Ｍ２とが重なっている領域の面積はすべて同じになる。

さらに図５（Ａ）（Ｂ）を参照して、境界領域ＢＤＲにおいては、垂直信号線ＳＧＬの下側の層としてトランジスタ形成領域ＴＲＲが配置されている。ここで垂直信号線ＳＧＬの下側の層とは、具体的にはたとえば半導体基板ＳＵＢの主表面に接する（半導体基板ＳＵＢの直上の）層であってもよく、この場合トランジスタ形成領域ＴＲＲは、層間絶縁膜ＩＩを介在して金属層Ｍ１の下方に形成されている。

なお特に図５（Ｂ）においてはトランジスタ形成領域ＴＲＲのイメージを容易にするためにトランジスタ形成領域ＴＲＲを薄膜層として図示しているが、実際には当該領域に薄膜層が形成されなくてもよい。トランジスタ形成領域ＴＲＲと同一の層として、トランジスタ形成領域ＴＲＲ以外の領域（トランジスタ形成領域ＴＲＲの周囲）には分離領域ＳＰＴが形成されている。分離領域ＳＰＴは半導体基板ＳＵＢの主表面から深さ方向に形成された溝の内部がたとえばシリコン酸化膜などの絶縁膜で充填されることにより形成されていることが好ましい。分離領域ＳＰＴはこれの両側に配置される各領域を区画し、かつ当該各領域を電気的に分離することが可能な任意の構成とすることができる。

さらに図５（Ａ）（Ｃ）を参照して、境界領域ＢＤＲにおいては、垂直信号線ＳＧＬの下側の層としてゲート電極層ＧＥ（他の導電層）が配置されている。ここで垂直信号線ＳＧＬの下側の層とは、具体的にはたとえば半導体基板ＳＵＢの主表面に接する（半導体基板ＳＵＢの直上の）層であってもよく、この場合ゲート電極層ＧＥは、層間絶縁膜ＩＩを介在して金属層Ｍ１の下方に形成されている。すなわちトランジスタ形成領域ＴＲＲとゲート電極層ＧＥとは同一の層として形成されてもよい。

ゲート電極層ＧＥは、たとえば多結晶シリコンの薄膜から構成されている。ゲート電極層ＧＥは、たとえば境界領域ＢＤＲに形成されるトランジスタのゲート電極として用いられてもよいし、境界領域ＢＤＲ以外の領域（たとえばカラム領域ＣＭＮ）に形成されるトランジスタＴＲ（図２（Ｂ）参照）のゲート電極と同一の層であるいわゆるＣＭＰダミーとして配置されていてもよい。ゲート電極層ＧＥの真下には、ゲート絶縁膜ＧＩまたはゲート絶縁膜ＧＩと同一の層としてのＣＭＰダミーが配置されていてもよい。

境界領域ＢＤＲにおいて、トランジスタ形成領域ＴＲＲおよびゲート電極層ＧＥは、ともに半導体基板ＳＵＢの主表面に沿い、かつ垂直信号線ＳＧＬの延在する方向に交差する方向（図５（Ａ）の左右方向）に延在するように配置されている。なお図５においてはトランジスタ形成領域ＴＲＲおよびゲート電極層ＧＥはこれらが延在する図の左右方向に関する端部において途切れているが、このように途切れておらず、図示された領域の全体において一体として延在する構成であってもよい。

図５においては、それぞれの垂直信号線ＳＧＬから見たトランジスタ形成領域ＴＲＲおよびゲート電極層ＧＥの相対的な位置がすべて同じである。すなわちトランジスタ形成領域ＴＲＲおよびゲート電極層ＧＥは、複数の垂直信号線ＳＧＬのすべてと平面的に重なるように配置されており、かつこれらは、それぞれの垂直信号線ＳＧＬの平面視における互いに同一の領域と重なるように配置される。トランジスタ形成領域ＴＲＲおよびゲート電極層ＧＥについても金属層Ｍ２と同様に、平面視においてトランジスタ形成領域ＴＲＲおよびゲート電極層ＧＥの延在する方向は、垂直信号線ＳＧＬの延在する方向にほぼ直交する方向である。このため上記の金属層Ｍ２と同様の観点から、各垂直信号線ＳＧＬから見たトランジスタ形成領域ＴＲＲおよびゲート電極層ＧＥが重なっている領域の相対的な位置はすべて同じになり、各垂直信号線ＳＧＬとトランジスタ形成領域ＴＲＲおよびゲート電極層ＧＥとが重なっている領域の面積はすべて同じになる。

なお図５の各図においては、金属層Ｍ２の上側の層については図示が省略されているが、後述するように、たとえば金属層Ｍ２を覆う層間絶縁膜ＩＩと、金属層Ｍ３としての電源配線が配置されている。また図５（Ｃ）（Ｄ）においてもゲート電極層ＧＥなどが形成されない領域にはこれと同一の層として分離領域ＳＰＴが形成されるが、図を見やすくするため分離領域ＳＰＴの図示は省略されている。

次に図６の比較例を参照しながら、一実施の形態の作用効果について説明する。
図６（Ａ）〜（Ｄ）を参照して、比較例においても一実施の形態と同様に垂直信号線ＳＧＬが金属層Ｍ１として配置され、金属層Ｍ１の上側の層として金属層Ｍ２が、金属層Ｍ１の下側の層としてゲート電極層ＧＥおよびトランジスタ形成領域ＴＲＲが、それぞれ配置されている。また分離領域ＳＰＴも形成されている。ただし境界領域ＢＤＲにおいて、これらの各層Ｍ２，ＴＲＲ，ＧＥ，ＳＰＴはＣＭＰダミーとして用いられるものである。つまりこれらの各層Ｍ２，ＴＲＲ，ＧＥ，ＳＰＴは、ＣＭＰダミーとしての機能を要する所望の領域を自動制御により検出したうえで、当該所望の領域に配置させたものである。

このためこれらのＣＭＰダミーはいずれも平面視において無秩序に配置されている。したがってそれぞれの垂直信号線ＳＧＬとこれらの各層（ＣＭＰダミー）との重なる領域についても垂直信号線ＳＧＬ間で無秩序になっており、それぞれの垂直信号線ＳＧＬがそれぞれのＣＭＰダミーと重なる相対的な位置および面積がまったく異なっている。

上記以外の点については図６の構成は基本的に一実施の形態の構成と同様であるため、図６において一実施の形態と同一の構成要素については同一の参照符号を付し、その説明を繰り返さない。

図６の比較例においては、たとえば垂直信号線ＳＧＬとその上方の金属層Ｍ２と上記両者の間の層間絶縁膜ＩＩとにより形成される寄生容量の大きさが、それぞれの垂直信号線ＳＧＬの間でまったく異なる。これはそれぞれの垂直信号線ＳＧＬと層間絶縁膜ＩＩと金属層Ｍ２とが互いに重なる部分の面積がまったく異なるためである。垂直信号線ＳＧＬとその下方のゲート電極層ＧＥと上記両者の間の層間絶縁膜ＩＩとにより形成される寄生容量の大きさについても同様である。図６の構成においてはこのように各垂直信号線ＳＧＬに起因して形成される寄生容量の大きさがばらつくため、各垂直信号線ＳＧＬの電気特性（特にインピーダンス）がばらつく（インピーダンス不整合を起こす）という知見が得られた。

上記は半導体基板ＳＵＢの主表面に交差する厚み方向（たとえば図６（Ｂ）の上下方向）に関する考察である。上記と同様のことが半導体基板ＳＵＢの主表面に沿う方向についても、半導体基板ＳＵＢの主表面に対する斜め方向についても言え、図６の構成においては（たとえば主表面に沿う方向に関して）隣り合う１対の垂直信号線ＳＧＬとこれらの間に挟まれた絶縁領域とにより構成される寄生容量などについてもばらつきが発生する。

ところが一実施の形態においては、上記の各層Ｍ２，ＴＲＲ，ＧＥ，ＳＰＴが、ＣＭＰダミーとして必要な場所を自動制御により検出することにより形成されるのではない。一実施の形態においては上記の各層Ｍ２，ＴＲＲ，ＧＥ，ＳＰＴが手動で、垂直信号線ＳＧＬに対する各導電層（ＣＭＰダミーとしても使用可能）の相対位置がすべて同じになり、特に各導電層が各垂直信号線ＳＧＬと平面視において重なるように形成される。したがって各垂直信号線ＳＧＬと導電層Ｍ２などとが重なっている領域の面積はすべて同じになる。

また基本的に一実施の形態においては、各垂直信号線ＳＧＬに重なる金属層Ｍ２およびゲート電極層ＧＥは一体の層であり、いずれの垂直信号線ＳＧＬに重なる金属層Ｍ２およびゲート電極層ＧＥについても、同一の層として配置されている。このため各垂直信号線ＳＧＬと、それぞれの垂直信号線ＳＧＬに重なる金属層Ｍ２などとの距離がいずれも層間絶縁膜ＩＩの厚みに相当するほぼ等しい値になる。したがって、各垂直信号線ＳＧＬと各導電層とにより発生する寄生容量の値が、各垂直信号線ＳＧＬ間でほぼ同じになる。このため各垂直信号線ＳＧＬの電気特性（特にインピーダンス）を均一にすることができ、当該半導体チップＣＨＰの信頼性を向上することができる。

またたとえば金属層Ｍ２が電源配線として、ゲート電極層ＧＥがゲート電極として用いられたとしても、これらをＣＭＰダミーとして用いることもまた可能である。そもそも境界領域ＢＤＲは、受光素子領域ＰＤＲに配置される電源配線や接地配線などの抵抗値を低減するための電源強化領域として受光素子領域ＰＤＲとカラム領域ＣＭＮとの間に設けられた、トランジスタなどの素子が配置されない領域である。このため境界領域ＢＤＲは素子が配置されず、垂直信号線ＳＧＬ以外の薄膜層がほとんど配置されないのが本来の態様である。垂直信号線ＳＧＬ以外の薄膜層が配置されない場合、境界領域ＢＤＲにおいてＣＭＰの際に上方から加わる力を下方から支える力が弱くなるため、表面に窪みが形成されるなどの不具合が発生する可能性がある。その点、上記の金属層Ｍ２、ゲート電極層ＧＥが配置されれば、これらがＣＭＰダミーとしての役割を有することにより、上記の窪みなどの不具合の発生を抑制することができる。

なお一実施の形態においては金属層Ｍ２が、垂直信号線ＳＧＬの延在方向と交差する方向に延在する単一の層として形成されることにより、垂直信号線ＳＧＬの延在方向に関して垂直信号線ＳＧＬの長さよりやや短い程度の、かなり広い幅を有している。当該金属層Ｍ２の断面積が広くなるため、これが電源配線ＰＯＷとして用いられる場合においては、当該電源配線ＰＯＷの電気抵抗を小さくすることができ、当該配線ＰＯＷに流れる電流値を高くすることにより半導体チップＣＨＰ全体の駆動能力を高めることができる。

次に図７〜図９を参照しながら、一実施の形態の上記典型例とは異なる変形例について説明する。

図７（Ａ）〜（Ｄ）を参照して、一実施の形態の第１の変形例においても図５（Ａ）〜（Ｄ）に示す一実施の形態の典型例と基本的に同様の構成を有する。ただし境界領域ＢＤＲにおいて各層（導電層）Ｍ２，ＴＲＲ，ＧＥが複数の垂直信号線ＳＧＬのすべてと重なる一体の層からなっておらず、各層Ｍ２，ＴＲＲ，ＧＥは複数の垂直信号線ＳＧＬのそれぞれと平面視において重なる位置に配置された別個の独立したものとなっている。

図７（Ａ）においては境界領域ＢＤＲの各層Ｍ２，ＴＲＲ，ＧＥの縁部は垂直信号線ＳＧＬの延在する方向に沿うように延在している。しかしたとえば各層Ｍ２，ＴＲＲ，ＧＥの縁部が垂直信号線ＳＧＬの延在する方向に対して傾いた方向に延在していてもよい。また図７（Ａ）においては各層Ｍ２，ＴＲＲ，ＧＥがこれらと重なる垂直信号線ＳＧＬに対して多少はみ出した態様となっているが、このようにはみ出していなくてもよく、たとえば各層Ｍ２，ＴＲＲ，ＧＥが垂直信号線ＳＧＬの内部に完全に収まる態様であってもよく、垂直信号線ＳＧＬの縁部と重なる縁部を有する構成であってもよい。垂直信号線ＳＧＬの平面形状と各層Ｍ２，ＴＲＲ，ＧＥの平面形状とが完全に重なってもよい。

上記以外の点については図７の構成は基本的に上記典型例（図５）の構成と同様であるため、図７において図５と同一の構成要素については同一の参照符号を付し、その説明を繰り返さない。このことは以下の各変形例においても同様である。

図７の変形例においても、複数の垂直信号線ＳＧＬのそれぞれから見た各層Ｍ２，ＴＲＲ，ＧＥの相対的な位置がすべて同じである。すなわち各層Ｍ２，ＴＲＲ，ＧＥはすべて平面視における互いに同一の領域と重なるように配置されている。したがって各垂直信号線ＳＧＬと導電層Ｍ２などとが重なっている領域の面積はすべて同じになる。

また特に図７（Ｂ）〜（Ｄ）に示すように、複数の独立した各層Ｍ２，ＴＲＲ，ＧＥはすべて同一の層に配置されている。具体的には金属層Ｍ２はすべて金属層Ｍ１を覆う層間絶縁膜ＩＩの上面に接するように配置されており、各層ＴＲＲ，ＧＥはすべて半導体基板ＳＵＢの主表面に接するように配置されている。したがって各垂直信号線ＳＧＬと、そのそれぞれに重なる金属層Ｍ２などとの距離がいずれも層間絶縁膜ＩＩの厚みに相当するほぼ等しい値になる。

以上より、図７の変形例においても、図５の典型例と同様に、各垂直信号線ＳＧＬと各層Ｍ２，ＴＲＲ，ＧＥによる寄生容量の値を均一化することができる。

なお本変形例においても、各層Ｍ２，ＴＲＲ，ＧＥはそれぞれ電源配線、トランジスタの構成領域、トランジスタのゲート電極として用いられてもよいし、あるいは電源配線やゲート電極などと同一の層としてのＣＭＰダミーとして用いられてもよい。このことは以下の各変形例においても同様である。

図８（Ａ）〜（Ｄ）を参照して、一実施の形態の第２の変形例においても図５（Ａ）〜（Ｄ）に示す一実施の形態の典型例と基本的に同様の構成を有する。また境界領域ＢＤＲにおいて各層ＴＲＲ，ＧＥは図７（Ａ）〜（Ｄ）の第１の変形例と同様の構成を有する。ただし境界領域ＢＤＲにおける金属層Ｍ２が垂直信号線ＳＧＬと重なっておらず、半導体基板ＳＵＢの主表面に沿う方向に関して垂直信号線ＳＧＬと間隔をあけて複数並ぶように配置されている。

この場合においても、各垂直信号線ＳＧＬから見た、平面視においてそれぞれに隣り合う各金属層Ｍ２の相対的な位置はすべて同じである。すなわち各垂直信号線ＳＧＬの、任意の平面視における同一の一点を基準点としたときに、これらの垂直信号線ＳＧＬに隣り合う各金属層Ｍ２の存在する領域の座標が、いずれの垂直信号線ＳＧＬにおいてもほぼ等しくなる。

したがって、各垂直信号線ＳＧＬと、平面視においてこれらに隣り合う金属層Ｍ２との距離（層間絶縁膜ＩＩの厚み）はすべて同じになる。このため本例においても上記の各例と同様に、各垂直信号線ＳＧＬと各層Ｍ２，ＴＲＲ，ＧＥによる寄生容量の値を均一化することができ、その結果として各垂直信号線ＳＧＬのインピーダンスを整合させることができる。

図９（Ａ）〜（Ｄ）を参照して、一実施の形態の第３の変形例においても図５（Ａ）〜（Ｄ）に示す一実施の形態の典型例と基本的に同様の構成を有する。また境界領域ＢＤＲにおいて金属層Ｍ２は図５（Ａ）〜（Ｄ）の典型例と同様の構成を有する。ただし境界領域ＢＤＲにおける各層ＴＲＲ，ＧＥが垂直信号線ＳＧＬと重なっておらず、半導体基板ＳＵＢの主表面に沿う方向に関して垂直信号線ＳＧＬと間隔をあけて複数並ぶように配置されている。

この場合においても、各垂直信号線ＳＧＬから見た、平面視においてそれぞれに隣り合う各層ＴＲＲ，ＧＥの相対的な位置はすべて同じである。すなわち各垂直信号線ＳＧＬの、任意の平面視における同一の一点を基準点としたときに、これらの垂直信号線ＳＧＬに隣り合う各層ＴＲＲ，ＧＥの存在する領域の座標が、いずれの垂直信号線ＳＧＬにおいてもほぼ等しくなる。

したがって、各垂直信号線ＳＧＬと、平面視においてこれらに隣り合う各層ＴＲＲ，ＧＥとの距離（層間絶縁膜ＩＩの厚み）はすべて同じになる。このため本例においても上記の各例と同様に、各垂直信号線ＳＧＬと各層Ｍ２，ＴＲＲ，ＧＥによる寄生容量の値を均一化することができる。

（実施の形態２）
図１０（Ａ）、（Ｂ）を参照して、これらは基本的に実施の形態１の図５（Ａ）、（Ｃ）と同様の構成を有している。境界領域ＢＤＲにおいて、垂直信号線ＳＧＬ（金属層Ｍ１）と同一の層として（たとえば銅やアルミニウムなどの一般公知の金属材料からなる）金属層ＳＧＬ２（Ｍ１）が配置されている。

特に図１０（Ｂ）を参照して、この金属層ＳＧＬ２と、その上方の金属層Ｍ２およびその下方のゲート電極層ＧＥとは、平面視において互いに（少なくとも部分的に）重なっている。金属層ＳＧＬ２と各層Ｍ２，ＧＥとが平面視において重なった領域においては、層間絶縁膜ＩＩを貫通するようにコンタクトＣＮＴ（貫通導電領域）が形成されている。

コンタクトＣＮＴはその内部が銅やタングステンなどの導電性材料により充填されている。コンタクトＣＮＴは金属層ＳＧＬ２と各層Ｍ２，ＧＥとの双方と電気的に接続することにより、金属層ＳＧＬ２と各層Ｍ２，ＧＥとを電気的に接続する。コンタクトＣＮＴにより金属層Ｍ２とゲート電極層ＧＥとが互いに導通されている。

これは境界領域ＢＤＲの金属層Ｍ２が電源配線として、ゲート電極層ＧＥがゲート電極として実際に使用される例である。図１０（Ｂ）には示されないが、図１０（Ａ）には金属層ＳＧＬ２がコンタクトＣＮＴによりトランジスタ形成領域ＴＲＲと電気的に接続される態様が示されている。たとえばトランジスタ形成領域ＴＲＲと電気的に接続するようにトランジスタのドレインが配置されていれば、当該金属層ＳＧＬ２はトランジスタのドレインと電気的に接続される。このため電源配線ＰＯＷ（Ｍ２）がトランジスタのドレインと電気的に接続されドレインの電位を供給する電源配線となる態様とすることができる。

またたとえば金属層ＳＧＬ２に所定の電位（固定電位）を印加すれば、これに接続された各層Ｍ２，ＧＥ，ＴＲＲの電位を所定の電位に固定することができる。すなわち図１０においては、垂直信号線ＳＧＬから見た一方の導電層（たとえば金属層Ｍ２）と、垂直信号線ＳＧＬの当該導電層に対向する側と反対側の他の導電層（たとえば各層ＴＲＲ，ＧＥ）との双方に固定電位が印加される。ただし上記一方または他の導電層のいずれかのみに固定電位が印加されてもよい。

本実施の形態のように、各導電層に固定電位を印加することにより、当該導電層の上方または下方に重なるように配置される垂直信号線ＳＧＬは、当該導電層により電気的に遮蔽される。したがってたとえば金属層Ｍ２に固定電位を印加すれば、垂直信号線ＳＧＬの上方から垂直信号線ＳＧＬが受け得る電気的なノイズを遮断することができる。したがって本実施の形態においては、実施の形態１の各例の作用効果に加えて、電気的なノイズの影響を各垂直信号線ＳＧＬ間で均一化することができる。このため各垂直信号線ＳＧＬ間のインピーダンスなどの電気特性をより均一にすることができ、当該半導体チップＣＨＰの信頼性をより向上することができる。同様に各層ＴＲＲ，ＧＥに固定電位を印加すれば、垂直信号線ＳＧＬの下方から垂直信号線ＳＧＬが受け得る電気的なノイズを遮断することができるため、上記の作用効果をいっそう高めることができる。

（実施の形態３）
図１１（Ａ）、（Ｂ）を参照して、これらは基本的に実施の形態２の図１０（Ａ）、（Ｂ）と同様の構成を有している。すなわち電源配線ＰＯＷ（導電層）とゲート電極層ＧＥ（他の導電層）とが、これらの間を貫通するコンタクトＣＮＴにより互いに導通されている。しかし金属層ＳＧＬ２が各垂直信号線ＳＧＬと隣り合うように複数並ぶように配置されている点において、実施の形態２と異なっている。

具体的には図１１（Ｂ）を参照して、本実施の形態においては、垂直信号線ＳＧＬが、電源配線ＰＯＷと、ゲート電極層ＧＥと、垂直信号線ＳＧＬの延在する方向に交差する方向に関して垂直信号線ＳＧＬの両側（図１１の左右側）に位置する１対のコンタクトＣＮＴとに囲まれている。言い換えれば垂直信号線ＳＧＬは、電源配線ＰＯＷと、ゲート電極層ＧＥと、上記１対のコンタクトＣＮＴとにより形成される閉回路に囲まれている。またここでのコンタクトＣＮＴは、実施の形態２と同様に金属層ＳＧＬ２に電気的に接続されている。

なお図１１（Ａ）における金属層ＳＧＬ２は図の上下方向に関して金属層Ｍ２の外側にはみ出るように配置されるのに対し、図１０（Ａ）の金属層ＳＧＬ２は図の上下方向に関して金属層Ｍ２の内側に収まっている。しかし図１０、図１１ともにいずれの構成を有してもよい。

上記の閉回路に固定電位を印加すれば、各垂直信号線ＳＧＬは、これを囲む閉回路に遮蔽され、当該閉回路の外部からのノイズの影響を低減することができる。また各垂直信号線ＳＧＬはこれの両側に位置する１対のコンタクトＣＮＴに囲まれるため、当該垂直信号線ＳＧＬの周りを囲む閉回路の内部には、他の垂直信号線ＳＧＬを含まない。このため上記の閉回路に囲まれた各垂直信号線ＳＧＬは、その外部に配置される他の垂直信号線ＳＧＬからの電気的な干渉を受けにくくなる。このため本実施の形態においては、実施の形態２よりもさらに、垂直信号線ＳＧＬが外部の電気的なノイズから確実に遮断され、当該半導体チップＣＨＰの信頼性をいっそう高めることができる。

以上の各実施の形態において、境界領域ＢＤＲに配置される各垂直信号線ＳＧＬに対してインピーダンスの均一化を目的として、図６に示すような自動制御により所望の領域に配置させたＣＭＰダミーに代わる各層を形成する例を説明している。しかしカラム領域ＣＭＮに配置されるＡＤ変換回路ＡＤＣ（図２（Ｂ）参照）の１ＬＳＢに満たない程度でのインピーダンスのばらつきは当然に許容される。すなわち、仮に図６のような無秩序に配置されるＣＭＰダミーが各垂直信号線ＳＧＬの近傍に少数形成されたとしても、それによるインピーダンスのばらつきがＡＤ変換回路ＡＤＣの１ＬＳＢに満たない程度に収まるのであれば、上記の少数形成されるＣＭＰダミーまでも排除する必要はない。

（実施の形態４）
上記の各実施の形態においては主に境界領域ＢＤＲについて説明しているが、本実施の形態においては受光素子領域ＰＤＲおよびカラム領域ＣＭＮを含めた半導体チップ全体の構成について、以下に図１２〜図１４を用いて説明する。

図１２を参照して、本実施の形態の半導体チップＣＨＰは、受光素子領域ＰＤＲにおいて、金属層Ｍ１，Ｍ２に加えて金属層Ｍ３を有している。金属層Ｍ３は上述した図５の各図において金属層Ｍ２の上側の層として図示が省略されている金属層に相当する。またカラム領域ＣＭＮにおいては金属層Ｍ１，Ｍ２，Ｍ３に加えて金属層Ｍ４を有している。なお金属層Ｍ１，Ｍ２はそれぞれ上記の境界領域ＢＤＲの金属層Ｍ１（ＳＧＬ）および金属層Ｍ２（ＰＯＷ）と同一の層である。また金属層Ｍ３，Ｍ４は金属層Ｍ１，Ｍ２と同様に、たとえば銅やアルミニウムなどの一般公知の金属材料により形成されており、金属層Ｍ３は層間絶縁膜ＩＩを介在して金属層Ｍ２の上方に、金属層Ｍ４は層間絶縁膜ＩＩを介在して金属層Ｍ３の上方に、それぞれ形成されている。このように各金属層はその直下の層間絶縁膜ＩＩを介在して、その下の金属層とは異なる層に配置される。

本実施の形態においては、受光素子領域ＰＤＲおよびカラム領域ＣＭＮには通常複数の金属層が積層されている。受光素子領域ＰＤＲにおける金属層の積層される数はカラム領域ＣＭＮにおける金属層の積層される数よりも少ない。具体的には図１２においては受光素子領域ＰＤＲには合計３層の金属層が、カラム領域ＣＭＮには合計４層の金属層が配置されている。しかし各領域ＰＤＲ，ＣＭＮに配置されるべき金属層の数はこれに限らず、たとえば受光素子領域ＰＤＲの金属層の数がカラム領域ＣＭＮの金属層の数より２層以上少なくてもよい。

受光素子領域ＰＤＲには、たとえば図２（Ａ）の平面図に示すようなフォトダイオードＰＤが配置されている。フォトダイオードＰＤが配置される領域（と平面的に重なる領域）においては、半導体基板ＳＵＢ内に光を入射する必要があるため、金属層Ｍ１〜Ｍ３は配置されないことが好ましい。図１２においては受光素子領域ＰＤＲの中央部にフォトダイオードＰＤが配置され、この領域の（図の左右方向の）長さはたとえばａである。

図１２の受光素子領域ＰＤＲにおけるフォトダイオードＰＤの両側（左右側）それぞれに、金属層Ｍ１と、金属層Ｍ２と、金属層Ｍ３とが、紙面に垂直な方向（たとえば図５（Ａ）の平面図における上下方向）に延在する。受光素子領域ＰＤＲにおいては、たとえば金属層Ｍ１，Ｍ２が電源配線ＰＯＷであり、金属層Ｍ３が垂直信号線ＳＧＬであることが好ましいが、これに限られない。

垂直信号線ＳＧＬは一般に、積層構造の上層と下層との間を引き上げられたり引き下げられたりすることにより、そのインピーダンスが上昇する。そこで垂直信号線ＳＧＬのインピーダンスの過剰な上昇を抑制するためには、垂直信号線ＳＧＬを上層に配置することが好ましい。このため図１２においては最上層である金属層Ｍ３が垂直信号線ＳＧＬとして配置されている。

電源配線ＰＯＷについても同様に上層に配置することが好ましいとの要請はあるが、仮に垂直信号線ＳＧＬと電源配線ＰＯＷとの双方を金属層Ｍ３に配置（並走）させれば、金属層Ｍ３の平面視における配線ＳＧＬ，ＰＯＷの占有率が高くなり、受光素子領域ＰＤＲにおいてはフォトダイオードＰＤが配置されるための開口部の確保が困難になる。このため垂直信号線ＳＧＬをより優先的に上層に配置する観点から、電源配線ＰＯＷは垂直信号線ＳＧＬよりも下層側すなわち金属層Ｍ１，Ｍ２として配置されている。

受光素子領域ＰＤＲにおいて垂直信号線ＳＧＬ（Ｍ３）は、フォトダイオードＰＤの両側（左右側）に２本ずつ、互いに間隔をあけて並ぶように配置されている。また金属層Ｍ２は上記両側に１本ずつ配置されており、金属層Ｍ１は上記両側に２本ずつ、互いに間隔をあけて並ぶように配置されている。

（最上層の金属層である）垂直信号線ＳＧＬが２本並ぶように配置されることにより、たとえば金属層Ｍ２のように垂直信号線ＳＧＬが１本のみ配置される場合に比べて、当該半導体チップＣＨＰの固体撮像素子が処理可能な動画のフレームレートを高くすることができる。

一方、カラム領域ＣＭＮには、半導体基板ＳＵＢの主表面にトランジスタＴＲが形成されている。図１２のトランジスタＴＲは図２（Ｂ）のＡＤ変換回路ＡＤＣのトランジスタＴＲに相当する。トランジスタＴＲはたとえば１対のソース／ドレイン領域ＳＲ，ＤＲと、ゲート絶縁膜ＧＩと、ゲート電極層ＧＥとを有している。ここでのゲート電極層ＧＥは、上記のＣＭＰダミーとしても利用可能なゲート電極層ＧＥと同一の層として形成されている。

カラム領域ＣＭＮの垂直信号線ＳＧＬは、半導体基板ＳＵＢの主表面（すなわち金属層Ｍ１よりも下側）に形成されたトランジスタＴＲのたとえばドレイン領域ＤＲと電気的に接続される。すなわち図１２においては垂直信号線ＳＧＬがドレイン領域ＤＲと（両者の間に導電層を挟まずコンタクトＣＮＴにより）直接接続されている。すなわち垂直信号線ＳＧＬは、ここでもカラム領域ＣＭＮのＡＤ変換回路ＡＤＣに存在するトランジスタＴＲにまで延びるように配置されており、垂直信号線ＳＧＬからＡＤ変換回路ＡＤＣ（トランジスタＴＲ）に電気信号が入力する構成となっている。

カラム領域ＣＭＮにおいては金属層Ｍ１が垂直信号線ＳＧＬに相当する。これは受光素子領域ＰＤＲにおいて最上層の金属層Ｍ３として配置された垂直信号線ＳＧＬは、カラム領域ＣＭＮにおいては最下層の金属層Ｍ１に引き下げられているためである。この配線の引き下げは受光素子領域ＰＤＲとカラム領域ＣＭＮとの境界領域ＢＤＲにおいてなされていることがより好ましい。また境界領域ＢＤＲにおいて垂直信号線ＳＧＬが最下層の金属層Ｍ１に引き下げられることに伴い、境界領域ＢＤＲにおいて電源配線ＰＯＷが金属層Ｍ１より上層の金属層Ｍ２〜Ｍ３に引き上げられる。

すなわち上記の各実施の形態において、境界領域ＢＤＲおよびカラム領域ＣＭＮの垂直信号線ＳＧＬは最下層の金属層Ｍ１として配置されている。また境界領域ＢＤＲおよびカラム領域ＣＭＮにおいては、金属層Ｍ２〜Ｍ４が電源配線ＰＯＷ（境界領域ＢＤＲにおいては電源配線ＰＯＷと同一の層のＣＭＰダミーでもよい）として配置されている。

このことが図１３に示されている。図１３を参照して、受光素子領域ＰＤＲおよびカラム領域ＣＭＮは、図１２の受光素子領域ＰＤＲおよびカラム領域ＣＭＮと同様の構成であり、図１３の境界領域ＢＤＲは、たとえば図５（Ｂ）の断面図と同様の構成を有している。なお図１３の境界領域ＢＤＲは、そこに配置される金属層Ｍ１〜Ｍ３と電源配線ＰＯＷ、垂直信号線ＳＧＬとの関係を示しているにすぎない。このため図１３の境界領域ＢＤＲの左右方向はたとえば図５（Ａ）の左右方向に対応するが、これは図１３の受光素子領域ＰＤＲおよびカラム領域ＣＭＮの左右方向と必ずしも一致しない。

カラム領域ＣＭＮにおいては、トランジスタＴＲの信号線ＳＧＬ（Ｍ１）と電源配線ＰＯＷ（Ｍ２〜Ｍ４）とがコンタクトＣＮＴにより電気的に接続される。

受光素子領域ＰＤＲの最上層の金属層Ｍ３である垂直信号線ＳＧＬは、カラム領域ＣＭＮの最上層の金属層Ｍ４である電源配線ＰＯＷよりも厚みが薄い。次に図１４の比較例を参照しながら、本実施の形態の作用効果について説明する。本実施の形態は実施の形態１の作用効果に加えて、以下の作用効果を奏する。

図１４を参照して、当該比較例の半導体チップＣＨＰの構成は、基本的に図１２の半導体チップＣＨＰと同様である。しかし受光素子領域ＰＤＲとカラム領域ＣＭＮとの双方において金属層が同一層数（Ｍ１〜Ｍ３の３層）だけ配置されている。また金属層Ｍ３は金属層Ｍ１，Ｍ２に比べて厚くなっている。

金属層Ｍ３は最上層の金属層であり、カラム領域ＣＭＮにおいては電源配線ＰＯＷとして特に低抵抗であることが好ましい。このためカラム領域ＣＭＮの金属層Ｍ３は金属層Ｍ１，Ｍ２よりも厚く形成されている。またカラム領域ＣＭＮの電源配線ＰＯＷとしての金属層Ｍ３と受光素子領域ＰＤＲの金属層Ｍ３とは同一の層として形成されるため、両者の厚みは等しくなり、受光素子領域ＰＤＲにおいても金属層Ｍ３は金属層Ｍ１，Ｍ２よりも厚く形成されている。

ところが、受光素子領域ＰＤＲにおいて最上層の金属層Ｍ３が厚くなると、フォトダイオードＰＤが配置されるための開口部の確保が困難になる。すなわち図１４におけるフォトダイオードＰＤが配置される領域の（図の左右方向の）長さｂが、図１２における同長さａより短くなる。このようにフォトダイオードＰＤの開口部が狭くなれば、フォトダイオードＰＤにおける集光率が低下し、フォトダイオードＰＤの出力が弱くなる可能性がある。

そこで図１２のように、受光素子領域ＰＤＲにおいてはカラム領域ＣＭＮよりも金属層の総数を少なくして最上層の金属層Ｍ３を図１４の金属層Ｍ３よりも薄くする。またカラム領域ＣＭＮには（受光素子領域ＰＤＲには形成されない）最上層の金属層Ｍ４を形成する。

このようにすれば、受光素子領域ＰＤＲのフォトダイオードＰＤが配置される領域の開口部を確保することができるとともに、カラム領域ＣＭＮの最上層の金属層Ｍ４を厚くすることにより当該金属層Ｍ４の電気抵抗を低減することができる。したがって本実施の形態においては、上記の各実施の形態における境界領域ＢＤＲの垂直信号線ＳＧＬに関する作用効果に加え、受光素子領域ＰＤＲおよびカラム領域ＣＭＮについても作用効果を奏することができるため、いっそう高い電気特性を有する固体撮像素子としての半導体チップＣＨＰを提供することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

ＡＤＣ ＡＤ変換回路、ＢＤＲ 境界領域、ＣＨＰ 半導体チップ、ＣＭＮ カラム領域、ＣＮＴ コンタクト、ＧＥ ゲート電極層、ＩＩ 層間絶縁膜、Ｍ１，Ｍ２，Ｍ３，Ｍ４ 金属層、ＰＣＳ 画素電流源、ＰＤＲ 受光素子領域、ＰＯＷ 電源配線、ＳＧＬ 垂直信号線、ＳＵＢ 半導体基板、ＴＲ トランジスタ。

Claims (4)

1. 主表面を有する半導体基板と、
   前記半導体基板の前記主表面に形成された、光電変換を行なうための受光素子が形成される受光素子領域と、
   前記半導体基板の前記主表面における前記受光素子領域の外部に形成された、前記半導体基板の外部との電気信号の入出力を行なう周辺領域と、
   平面視における前記受光素子領域と前記周辺領域との間に形成された境界領域と、
   前記境界領域に配置され、前記受光素子領域と前記周辺領域との間で電気信号の入出力を行なう複数の信号線と、
   複数の前記信号線のそれぞれと異なる層に配置される導電層とを備え、
   複数の前記信号線のそれぞれから見た前記導電層の相対的な位置がすべて同じであり、かつ前記導電層はすべて同一の層に配置され、
   前記導電層には固定電位が印加され、
   前記信号線の、前記導電層に対向する側と反対側に他の導電層をさらに備え、
   前記他の導電層は複数の前記信号線のそれぞれおよび前記導電層と異なる層に配置され、
   複数の前記信号線のそれぞれから見た前記他の導電層の相対的な位置がすべて同じであり、かつ前記他の導電層はすべて同一の層に配置され、
   前記導電層および前記他の導電層の双方に固定電位が印加される、半導体装置。
2. 前記導電層は前記信号線のそれぞれと平面視において重なる位置に配置される、請求項１に記載の半導体装置。
3. 前記導電層は、複数の前記信号線のすべてと重なる一体の層からなる、請求項２に記載の半導体装置。
4. 前記導電層と前記他の導電層との間を貫通する複数の貫通導電領域により前記導電層と前記他の導電層とが互いに導通され、
   前記信号線は、前記導電層と前記他の導電層と、複数の前記貫通導電領域のうち前記信号線の延在する方向に交差する方向に関して前記信号線の両側に位置する１対の前記貫通導電領域とに囲まれている、請求項１に記載の半導体装置。

Images