KR100864180B1 - 씨모스 이미지 센서 및 이미지 데이타 처리방법 - Google Patents

씨모스 이미지 센서 및 이미지 데이타 처리방법 Download PDF

Info

Publication number
KR100864180B1
KR100864180B1 KR1020060135849A KR20060135849A KR100864180B1 KR 100864180 B1 KR100864180 B1 KR 100864180B1 KR 1020060135849 A KR1020060135849 A KR 1020060135849A KR 20060135849 A KR20060135849 A KR 20060135849A KR 100864180 B1 KR100864180 B1 KR 100864180B1
Authority
KR
South Korea
Prior art keywords
mos
image sensor
photoelectric conversion
cmos image
capacitor
Prior art date
Application number
KR1020060135849A
Other languages
English (en)
Other versions
KR20080061062A (ko
Inventor
박광수
정민재
김상진
조영창
훈 김
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020060135849A priority Critical patent/KR100864180B1/ko
Publication of KR20080061062A publication Critical patent/KR20080061062A/ko
Application granted granted Critical
Publication of KR100864180B1 publication Critical patent/KR100864180B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14621Colour filter arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/57Control of the dynamic range
    • H04N25/59Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 제1형불순물 반도체 기판상에 형성되는 씨모스 이미지 센서에 있어서, 제2형불순물로 도핑된 웰(well)을 포함하고, 수광하여 전기적인 신호를 생성하기 위한 광전변환용 모스(MOS), 상기 광전변환용 모스(MOS)로부터 수신한 신호를 출력하기 위한 셀렉트용 모스(MOS), 상기 광전변환용 모스(MOS)에 리셋 신호를 인가하기 위한 리셋용 모스(MOS) 및 상기 광전변환용 모스(MOS)로부터 수신한 전하를 축적하기 위한 캐패시터를 포함한다.
따라서, 본 발명에 다른 씨모스 이미지 센서의 단위 픽셀은 광전변환이 빠르고 광전 효율이 좋은 플로팅 게이트 및 바디 구조의 Photo-PMOS를 포함하는 구성으로 인하여 저조도의 환경에서도 용이하게 이미지를 획득할 수 있으며, 이와 더불어 고속의 동영상 촬영이 가능할 뿐 아니라, Photo-PMOS의 N-well 외부에 트랜치를 형성하여, 인접한 웰(well) 혹은 인접한 소자간의 절연을 실현할 수 있어 이미지 센서의 단위 픽셀의 피치 사이즈를 최소화하며, 이와 더불어 형성된 트랜치에 캐패시터를 형성함으로써 전하 축적 용량의 향상, 다이나믹 레인지를 넓힐 수 있다.
Photo-PMOS, 트랜치, 캐패시터, 이미지 센서

Description

씨모스 이미지 센서 및 이미지 데이타 처리방법{CMOS image sensor and image data processing method thereof}
도 1a는 종래 기술에 따른 씨모스 이미지 센서의 단위 픽셀 구성을 도시한 회로도,
도 1b는 종래 기술에 따른 씨모스 이미지 센서의 단위 픽셀 레이아웃을 도시한 도면,
도 2a는 본 발명에 따른 씨모스 이미지 센서의 단위 픽셀 구성을 도시한 회로도,
도 2b는 본 발명의 일실시예에 따른 씨모스 이미지 센서의 단위 픽셀 단면도,
도 3a는 본 발명의 다른 실시예에 따른 씨모스 이미지 센서의 단위 픽셀 단면도, 및
도 3b는 본 발명의 또 다른 실시예에 따른 씨모스 이미지 센서의 단위 픽셀단면도이다.
<도면의 주요부분에 대한 부호의 설명>
200: 이미지 센서의 단위 픽셀 210: 광전변환용 PMOS
220: 리셋용 NMOS 230: 셀렉트용 NMOs
240: 캐패시터
본 발명은 이미지 센서에 관한 것으로, 특히 수광하여 전기적인 신호를 생성하는 고감도 나노 이미지 센서(SMPD; single carrier modulation photo detector)의 광전변환 구조를 수동 픽셀 센서(PPS; Passive-Pixel Sensor)에 적용한 이미지 센서에 관한 것으로, 단위 픽셀의 구조는 광감지 SMPD구조의 1-포토-피모스(Photo-PMOS), 2-엔모스(NMOS) 및 1-캐패시터 구조의 Photo-PMOS PPS 이미지 센서에 관한 것이다.
자연계에 존재하는 각 피사체에서 발생되는 빛은 파장 등에서 고유의 값을 가진다. 따라서, 이미지 센서는 외부의 에너지(예를 들면, 빛 에너지)에 반응하는 반도체 장치의 성질을 이용하여 각 피사체의 이미지를 찍어내는 장치로서, 이미지 센서의 픽셀은 각 피사체에서 발생하는 빛을 감지하여, 전기적인 값으로 변환한다.
이러한 이미지 센서는 실리콘 반도체를 기반으로 한 전하결합소자(CCD; Charge Coupled Device)와 서브 마이크론(sub-micron) 씨모스(CMOS; Complementary Metal Oxide Semiconductor)제조기술을 이용한 씨모스 이미지 센서로 분류된다.
이 중 CCD는 개개의 모스(MOS) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이다. 그러나, CCD는 구동방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많기 때문에 신호 처리 회로를 CCD 칩 내에 구현할 수 없는 등의 단점이 있는 바, 최근 이러한 단점을 극복하기 위하여 CMOS 이미지 센서의 개발이 많이 연구되고 있다.
CMOS이미지 센서는 단위 화소 내에 포토 다이오드(PD; photo diode)와 MOS 트랜지스터를 형성시켜 스위칭 방식으로 신호를 검출함으로써 이미지를 구현하게 되는데, CCD에 비하여 생산단가와 소비 전력이 낮고 주변회로 칩과 통합하기 쉬운 장점이 있으며, 상술한 바와 같이 CMOS 제조기술로 생산하기 때문에 증폭 및 신호처리와 같은 주변 시스템과 통합이 용이하여 생산비용을 낮출 수 있다. 또한, 처리속도가 빠르면서 CCD의 1% 정도로 소비 전력이 낮은 것이 특징이다.
CMOS 이미지 센서의 구성을 설명하면 다음과 같다.
도 1a는 종래 기술에 따른 CMOS 이미지 센서에서 단위 픽셀의 구성을 도시한 회로도이며, 도 1b는 종래 기술에 따른 CMOS 이미지 센서에서 단위 픽셀의 레이아웃을 도시한 도면이다.
참고로, CMOS 이미지 센서를 구성하는 트랜지스터의 개수는 3개 이상의 다양한 형태이나 설명의 편의상 4개의 트랜지스터로 구성되는 CMOS 이미지 센서를 중심으로 기술하기로 한다.
도 1a은 통상의 CMOS 이미지 센서에서 1개의 포토다이오드(PD)와 4개의 NMOS 트랜지스터로 구성된 단위 픽셀을 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토 다이오드(PD)와 포토 다이오드(PD)에서 모아진 광전하를 플로팅 확산영역(FD)으로 운송하기 위한 트랜스퍼 트랜지스터(Tx)와, 원하는 값으로 플로팅 확산 영역의 전위를 세팅하고 전하를 배출하여 플로팅 확산영역(FD)을 리셋시키기 위한 리셋 트랜지스터(Rx)와, 소스 팔로워 버퍼 증폭기(source follower buffer amplifiler)역할을 하는 드라이브 트랜지스터(Dx), 및 스위칭(switching) 역할로 어드레싱(addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(Sx)로 구성된다. 단위 화소 밖에는 출력신호(output signal)를 읽을 수 있도록 로드(load) 트랜지스터가 형성되어 있다.
도 1b는 단위 픽셀의 레이아웃(layout)을 나타낸 도면으로, 포토 다이오드 및 확산 영역이 형성될 액티브 영역을 정의하는 아이솔레이션(isolation)과 각 트랜지스터의 게이트를 구성하는 폴리 실리콘이 도시되어 있다.
이를 참조하면, 포토 다이오드(101)는 정방형을 이루고 있고, 트랜지스퍼 트랜지스터의 게이트 폴리 실리콘(102)이 포토 다이오드(101)의 일측면에 접하여 구성되어 있다.
플로팅 확산영역(103)은 트랜스퍼 트랜지스터의 게이트 폴리 실리콘(102) 타측면에 접하여 Y축 방향에서 X축 방향으로 90°꺽여 형성된 후, 드라이브 트랜지스터의 게이트 폴리 실리콘(106)과 접하게 된다.
이어, 동일방향으로 셀렉트 트랜지스터의 게이트 폴리 실리콘(108)이 형성되고 드라이브 트랜지스터의 게이트 폴리 실리콘(106)의 타측과 셀렉트 트랜지스터의 게이트 폴리 실리콘(108) 상이 셀렉트 트랜지스터의 게이트 폴리 실리콘(108) 타측에 소오스/드레인 영역(107,109)이 형성된다.
이와 같이 구성된 종래의 단위 픽셀의 레이아웃에서 플로팅 확산영역(103)은 트랜스퍼 트랜지스터(102)와 리셋 트랜지스터(104)사이의 액티브 영역에 형성되어 있으며, 플로팅 확산영역(103)과 드라이브 트랜지스터의 게이트 폴리실리콘(106)은 콘택 및 연결배선을 통하여 전기적으로 연결되어 있다.
상술한 바와 같은 이미지 센서 단위 화소에 대한 동작은 다음과 같이 이루어진다.
(가) 트랜스퍼 트랜지스터(Tx)와 리셋 트랜지스터(Rx)를 턴-온(turn-on)시켜서 포토 다이오드(PD)를 리셋(reset)한다.
(나) 트랜스퍼 트랜지스터(Tx), 리셋 트랜지스터(Rx) 및 셀렉트 트랜지스터(Sx)를 턴-오프(turn-off)시킨다. 이때, 포토 다이오드는 완전한 공핍(fully depletion) 상태이다.
(다) 광 전하 (photogenerated charge)를 저전압 포토다이오드(PD)에 모은다.
(라) 적정 인테그레이션(integration) 시간 후에 리셋 트랜지스터(Rx)를 턴-온 시켜 플로팅 확산영역(FD)을 리셋시킨다.
(마) 셀렉트 트랜지스터(Sx)를 턴-온 시켜 원하는 단위 픽셀을 어드레싱한다.
(바) 소스 팔로워 버퍼인 드라이브 트랜지스터(Dx)의 출력전압(V1)을 측정하 는 바, 이 값은 단지 플로팅 확산영역(FD)의 직류 전위 변화(DC level shift)를 의미한다.
(사) 트랜스퍼 트랜지스터(Tx)를 턴-온 시킨다. 이에 의해 포토 다이오드에 축적된 모든 광전하는 플로팅 확산영역(FD)로 운송된다.
(아) 트랜스퍼 트랜지스터(Tx)를 턴-오프 시킨다.
(자) 드리아브 트랜지스터(Dx)의 출력전압(V2)을 측정한다.
(차) 출력 전압 차이를 얻는다. 출력신호(V1-V2)는 V1 시간과 V2 시간의 차이에서 얻어진 광 전하 운송의 결과이며, 이는 노이즈(noise)가 배재된 순수 시그널 값이 된다.
그러나, 이와 같은 종래의 CMOS 이미지 센서는 입사되는 광자 하나에 대해 전자-정공쌍(EHP; electron hole pair) 하나가 생성되고, 이렇게 생성된 전자들을 포토 다이오드에 모으기 위하여, 적정 인테그레이션 시간(광전하 축적 시간, 일반적으로 1프레임)이 필요하다.
따라서, 입사되는 빛이 절대적으로 약한 경우, 이에 의해 발생되는 전자-정공쌍도 작을 수밖에 없어, 정상적인 신호 처리를 하여 영상을 얻기 위해서 단위 픽셀이 빛에 노출되는 시간을 강제로 길게 하여 즉, 광전하의 축적 시간을 강제로 길게 하여 신호 처리가 가능한 수준의 전압을 얻는 방법을 사용한다.
인테그레이션 시간을 길게 한다는 것은 결국 한 프레임의 시간을 길게 한다는 것과 동일한 것이다. 결과적으로 10룩스(Lux)이하의 저조도에서는 초당 30프레임의 동영상이 불가능해지고 10프레임에서 5프레임 정도가 되어 사용자는 끊어지는 영상을 볼 수밖에 없다. 또한, 오랜 시간 전하를 축적해야 하므로 열 생성 전하도 많이 축적되어 잡음이 커지는 문제도 나타난다.
또한, 센서의 제조공정에 있어서도, 각 트랜지스터의 인접한 웰(well)간의 폭이 일정한 값 이상이 되도록 하여야하는 공정상의 룰로 인하여 이미지 센서의 픽셀 크기를 실질적으로 축소할 수 없는 문제점이 존재한다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여, 광전변환이 빠르고 광전 효율이 좋은 플로팅 게이트 및 바디 구조의 Photo-PMOS를 이용한 씨모스 이미지 센서의 단위 픽셀 및 이의 이미지 데이타 처리방법을 제공하는데 그 목적이 있다.
본 발명은 저조도의 환경에서도 고속의 동영상 촬영이 가능한 이미지 센서 및 이의 이미지 데이타 처리방법을 제공하는데 다른 목적이 있다.
본 발명은 Photo-PMOS의 웰(well)의 외부에 트랜치를 형성하여, 인접한 웰(well)간의 절연을 실현할 수 있어 이미지 센서의 단위 픽셀의 피치 사이즈를 최소화하며, 이와 더불어 형성된 트랜치에 캐패시터를 형성함으로써 전하 축적 용량을 향상시킬 수 있는 씨모스 이미지 센서의 단위 픽셀 및 이의 이미지 데이타 처리방법을 제공함에 또 다른 목적이 있다.
본 발명은 광전 변환이 빠르고 광전 효율이 좋은 플로팅 게이트와 바디 구조의 Photo-PMOS를 이용하여 컬러 구현이 가능한 씨모스 이미지 센서를 제공하는데 또 다른 목적이 있다.
본 발명은 컬러 필터를 사용하지 않고도 선명한 컬러의 구현이 가능한 씨모스 이미지 센서를 제공하는데 또 다른 목적이 있다.
본 발명은 공정상에 있어서 종래의 공정단계를 대폭 축소한 씨모스 이미지 센서를 제공하는데 또 다른 목적이 있다.
본 발명은 제1형불순물 반도체 기판상에 형성되는 씨모스 이미지 센서에 있어서, 제2형불순물로 도핑된 웰(well)에 형성되고, 수광하여 전기적인 신호를 생성하기 위한 광전변환용 모스(MOS), 상기 광전변환용 모스(MOS)로부터 수신한 신호를 출력하기 위한 셀렉트용 모스(MOS), 상기 광전변환용 모스(MOS)에 리셋 신호를 인가하기 위한 리셋용 모스(MOS) 및 상기 광전변환용 모스(MOS)의 소스와 드레인에 양단이 결합된 캐패시터를 포함한다.
이때, 광전 변환용 모스(MOS)는 컬러 이미지의 구현을 위하여 상부에 컬러 필터를 더 포함하거나, 게이트 전극의 두께를 조절할 수 있다.
본 발명에 있어서, 컬러 필터는 청색 컬러 필터, 녹색 컬러 필터, 적색 컬러 필터 중 적어도 어느 하나이며, 전극의 두께를 조절할 경우, 게이트 전극의 두께는 녹색 빛을 수광하기 위한 광전 변환용 모스의 게이트 전극의 두께를 청색 빛을 수광하기 위한 광전 변환용 모스의 게이트 전극의 두께보다는 두껍고 적색 빛을 수광하기 위한 광전 변환용 모스의 게이트 전극의 두께보다는 얇게 형성함이 바람직하다.
청색 빛을 수광하기 위한 광전 변환용 모스의 게이트 전극의 두께는 0.1㎛ 내지 0.4㎛, 녹색 빛을 수광하기 위한 광전 변환용 모스의 게이트 전극의 두께는 0.4㎛ 내지 1.0㎛, 적색 빛을 수광하기 위한 광전 변환용 모스의 게이트 전극의 두께는 1.0㎛ 내지 2.5㎛인 것이 바람직하다.
본 발명에 있어서, 광전 변환용 모스(MOS)는 PMOS이며, 리셋용 모스(MOS) 및 셀렉트용 모스(MOS)는 NMOS이다.
광전 변환용 PMOS는 게이트와 웰이 플로팅되거나 타이(tie)된 형태이고, 리셋용 모스(MOS)는 전원전압(VDD) 및 캐패시터와 연결된, 셀렉트용 모스(MOS)는 캐패시터 및 외부 신호처리단과 연결된다.
그리고, 캐패시터는 상기 광전변환용 모스(MOS)에 형성된 웰(well)의 외부에 형성된 트랜치형이며, 웰의 이온주입 깊이보다 깊게 형성된다.
제 1 불순물형은 P형이며, 제 2 불순물형은 N형이다.
본 발명에 따른 씨모스 이미지 센서의 이미지 데이타 처리 방법은 로우 인에이블 신호가 인가되고 리셋용 모스(MOS)가 턴-온되어 캐패시터내에 전하를 충전하는 제1단계, 상기 리셋용 모스(MOS)를 턴-오프하는 제2단계, 일정한 시간 동안 빛에 노출되어 상기 캐패시터내의 전하가 감소되었을 경우, 셀렉트용 모스(MOS)를 턴-온하여 잔여하는 전하를 출력하는 제3단계 및 상기 3단계에서 출력된 값을 신호 처리하는 제4단계를 포함한다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사 전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명에 따른 Photo-PMOS PPS의 구성을 설명하면 다음과 같다.
도 2a는 본 발명에 따른 Photo-PMOS PPS 이미지 센서의 단위 픽셀 구성을 도시한 회로도이며, 도 2b는 본 발명에 따른 Photo-PMOS PPS 이미지 센서의 단위 픽셀 단면도를 나타낸 것이다.
도 2a는 본 발명에 따른 Photo-PMOS PPS 이미지 센서의 단위 픽셀 구성을 도시한 회로도로서, 단위 화소는 1개의 Photo-PMOS, 2개의 NMOS(2-NMOS)로 이루어진 3-T(3개의 트랜지스터만 구성)구조이며, 이때, Photo-PMOS와 NMOS 사이에는 캐패시터가 형성되어 있는 구성이다.
이를 더욱 상세히 설명하면 다음과 같다.
본 발명에 따른 씨모스 이미지 센서의 단위 픽셀(200)은 빛을 받아 그에 대 응하는 전기적 신호를 생성하는 광전변환용 Photo-PMOS(210), 2-NMOS는 원하는 값으로 캐패시터내에 전하를 충전하고, 캐패시터를 리셋시키기 위한 리셋용NMOS(220)와 스위칭(switching) 역할로 어드레싱(addressing)을 할 수 있도록 하는 셀렉트용NMOS(230) 및 리셋용NMOS와 광전변환용 Photo-PMOS부터 수신한 전하를 축적하기 위한 캐패시터(240)를 포함하는 구조이다. 이때, Photo-PMOS는 게이트와 웰(well)이 서로 플로팅되거나 타이(tie)된 구조이다.
이하 단위 픽셀의 광신호 전달과정을 설명하면 다음과 같다.
(가) 선택된 로우에서 병렬적으로 신호가 발생한다고 가정하면, VDD와 연결된 리셋용NMOS(220)는 턴-온(turn-on)되어 캐패시터(240)에 전하를 충전시키는 조건을 만들어 전하를 충전한다. 그 다음, 해당 로우 픽셀이 선택되기 전 리셋용NMOS(220)는 턴-오프(turn-off)되어 있고, 신호처리가 끝나면 캐패시터(240)에 전하를 다시 재충전한다.
(나) 전하가 충전이 완료된 후, Photo-PMOS(210)가 빛을 수광하면 캐패시터(240)에 충전된 전하가 광량에 따라 감소한다. 즉, 빛에 의한 광전변환 전자-정공쌍(EHP; electron hole pair) 반응으로 캐패시터에 충전된 전하가 Vss로 빠져나가게 되며, 충전된 전하가 Vss로 빠져나가는 양은 광량에 비례하게 된다.
이때, 빛에 의한 광전변환 전자-정공쌍 반응에 대해서 상세히 설명하면 다음과 같다.
본 발명에서 채택한 Photo-PMOS(210)는 단위 픽셀의 내부에 N-well이 존재하며, 게이트와 바디, 즉 게이트와 N-well이 플로팅(floating)되거나 타이(tie)된 구 조인 것으로, N-well에서 전자-정공쌍(EHP)은 기판인 P형과 N-well의 N형의 계면, 그리고 소스와 드레인 각각에 해당하는 P형과 N-well의 N형이 접합하는 P-N 이종접합에 존재하는 공핍층의 EHP을 광량에 따라 분리하여 전하 이동자(carrier)를 생성한다. 이때, 전자인 (-) 전하는 N-well의 포텐셜을 높임으로써 아무런 노드에 연결되지 않은 플로팅 게이트에 대해서 상대적인 Vth를 낮추는 효과를 만들어주게 되고 정공인 (+) 전하는 채널을 형성함으로써 낮아진 Vth에 의한 소스와 드레인 사이의 전류가 쉽게 흐를 수 있도록 작용을 한다. 이와 같은 EHP의 개별적인 상호작용으로 광여기에 의해서 각각 Vth를 낮추고 전류가 흐를 수 있는 채널을 형성함으로써 외부 바이어스에 의한 전압차로 광여기에 의한 광전류 이상의 많은 전류가 흐를 수 있게 하는 자체적인 증폭작용을 하게 되는 것이다.
(다) 이후, 캐패시터(240) 내부에 광량에 의하여 소모되고(빠져나가고) 남은 전하의 양을 셀렉트용 NMOS(230)를 턴-온(turn-on)하여 출력하고, 이와 같이 출력된 값을 신호처리하여 이미지화한다.
(라) 출력된 값의 신호처리는 단위 픽셀(200)과 연결된 종래의 신호처리 회로를 적용하여 통상적인 방식으로 신호처리를 수행하여 이미지화한다.
도 2b는 본 발명의 일실시예에 따른 Photo-PMOS PPS 이미지 센서의 단위 픽셀(200)의 단면을 나타낸 도면이다.
본 발명에 따른 이미지 센서의 단위 픽셀은 1개의 Photo-PMOS와 2개의 NMOS 및 1개의 캐패시터로 구성된 구조이다.
이와 같이 본 발명의 단위 픽셀은 P형 반도체 기판상에 각각의 1-Photo-PMOS, 2-NMOS 및 캐패시터로 형성한다.
Photo-PMOS(210)는 웰(N-well)에 의해 분리되어있으며, 빛을 받아 그에 대응하는 전기적 신호를 생성한다.
Photo-PMOS의 웰의 외주부는 다른 소자와의 아이솔레이션(isolation)을 위하여 트랜치가 형성되어 있으며, 트랜치는 금속-절연막-금속(MIM; Metal-Insulator-Metal)구조로서 캐패시터(240)가 형성되어 있다. 이때, 트랜치 및 캐패시터(240)의 형성공정은 일반적인 반도체 공정을 적용하여 형성하며, N-well의 이온주입 영역보다 더욱 깊은 영역으로 형성을 하여 타 소자간의 아이솔레이션을 유도한다.
따라서, 트랜치내에 형성된 캐패시터는 전하를 충전하는 기능을 수행함과 동시에 인접 소자간의 분리를 수행함으로써 씨모스 이미지 센서 단위 픽셀의 피치 사이즈를 더욱 축소시켜 소자의 소형화를 용이하게 형성할 수 있을 뿐 아니라 픽셀간의 신호가 전달되는 overflow와 같은 특성을 효과적으로 제거하여 주며, 종래에 비하여 다이나믹 레인지(Dynamic Range)를 넓히는 효과를 얻을 수 있다.
Photo-PMOS(210)의 게이트는 N-well과 플로팅된 구조로 형성하거나, N-well과 타이된 구조로 형성한다. 그리고, Photo-PMOS(210)와 인접한 양측영역에는 리셋용NMOS(220)과 셀렉트용NMOS(230)을 형성한다.
한편, 게이트와 N-well이 타이(tie)된 구조로 형성할 경우에는 N-well상에 연결부(도시하지 않음)를 더 형성하는 것이 바람직하고 연결부는 고농도의 N형 불순물을 주입하여 형성할 수 있다.
상기 광전 변환용 Photo-PMOS의 상부에 형성된 게이트 전극을 통하여 빛이 흡수되어야 하므로 게이트 전극의 상부에는 빛을 반사하는 물질을 형성하지 않는 것이 바람직하다.
리셋용NMOS(220)는 소스가 캐패시터와 연결되어 있으며, 드레인은 전원전압(VDD)과 연결되어 있다. 그리고 그의 일측에는 그라운드(GND) 연결부를 포함하여 그라운드와 연결되어 있다.
그라운드 연결부는 기판과 동일한 타입의 불순물 영역이 형성되어 있되, 기판에 비하여 고농도의 불순물로 형성되어 있다.
셀렉트용NMOS(230)는 일측이 캐패시터와 연결되어 있어 타측으로 충전된 전하를 외부로 출력하도록 한다.
한편, 캐패시터 노드는 Photo-PMOS와 리셋용NMOS, 및 캐패시터를 서로 연결한다.
이와 같이, 본원발명의 이미지 센서의 단위 픽셀은 광전변환방식을 적용한 Photo-PMOS를 사용하여 이미지 센서의 능동 픽셀을 구현함으로써, 미세한 빛이 존재하는 저조도에서도 고감도를 실현할 수 있으며, 고속의 동영상의 구현을 가능하게 하는 이점이 있다.
도 3a는 본 발명의 다른 실시예에 따른 Photo-PMOS PPS 이미지 센서의 단위 픽셀 단면도로서, 컬러 이미지를 구현하기 위한 것이다.
도 3a를 참조하면, 본 발명의 다른 실시예에 따른 컬러 이미지의 구현은 종 래의 RGB 컬러필터를 적용할 수 있다.
컬러 이미지를 구현하기 위한 픽셀은 적색(red), 녹색(green), 청색(blue)의 파장을 받아들이기 위한 각각의 단위 픽셀의 조합으로 구성할 수 있다.
상기 각각의 단위 픽셀은 본 발명의 일실시예의 단위 픽셀의 광전 변환용 Photo-PMOS 상부에 컬러 필터(310a, 310b, 310c)를 적용함으로써 구현할 수 있다.
청색(blue)의 파장을 흡수하기 위한 청색 단위 픽셀의 광전 변환용 Photo-PMOS의 상부에는 청색 컬러 필터(310a)를 형성한다. 청색 컬러 필터는 청색의 염료가 첨부된 레지스트로, 빛의 청색 파장만을 흡수시켜 광전 변환용 Photo-PMOS에 이르게 한다.
녹색(green)의 파장을 흡수하기 위한 녹색 단위 픽셀의 광전 변환용 Photo-PMOS의 상부에는 녹색 컬러 필터(320b)를 형성한다. 녹색 컬러 필터는 녹색의 염료가 첨부된 레지스트로, 빛의 녹색 파장만을 흡수시켜 광전 변환용 Photo-PMOS에 이르게 한다.
적색(red)의 파장을 흡수하기 위한 적색 단위 픽셀의 광전 변환용 Photo-PMOS의 상부에는 적색 컬러 필터(330c)를 형성한다. 적색 컬러 필터는 적색의 염료가 첨부된 레지스트로, 빛의 적색 파장만을 흡수시켜 광전 변환용 Photo-PMOS에 이르게 한다.
따라서, 본 발명의 이미지 센서의 능동 단위 픽셀에 각각의 컬러 필터를 적용함으로써, 저조도에서도 선명한 컬러의 이미지를 구현할 수 있게 된다.
또한, 종래의 컬러 필터 공정을 적용하여 용이하게 구현할 수 있으므로 공정 상 마진의 감소를 방지할 수 있다.
도 3b는 본 발명의 또 다른 실시예에 따른 Photo-PMOS PPS 이미지 센서의 단위 픽셀 단면도로서, 컬러 필터를 사용하지 않고, 광전 변환용 Photo-PMOS의 상부에 게이트를 형성하여 컬러 이미지를 구현한다.
일반적으로 컬러 필터를 사용하여 컬러 이미지를 구현할 경우, 컬러 필터는 1개의 파장당 약 90%의 빛만을 흡수하며, 대분분의 빛도 소멸한다. 따라서, 본 발명의 또 다른 실시예에서는 컬러 필터를 사용하지 않고 컬러 이미지를 구현한다.
컬러 이미지를 구현하기 위한 픽셀은 적색(red), 녹색(green), 청색(blue)의 파장을 받아들이기 위한 각각의 단위 픽셀의 조합으로 구성할 수 있다.
빛은 파장에 따라 투과하는 깊이가 달라지는데 청색은 에너지가 큰 대신 침투 깊이가 낮고 적색은 침투 깊이가 깊어 다른 파장에 비하여 비교적 아래 영역에서 전자-정공쌍을 분리한다.
이러한 물리적인 특성을 이용하여 침투 깊이에 따른 광전 변환을 효율적으로 하기 위하여 N-well의 깊이를 0.1 내지 0.4㎛로 형성하여, 가장 바람직하게는 0.2㎛로 형성한다.
침투 깊이가 가장 짧은 청색 파장을 흡수하기 위한 단위 픽셀의 광전 변환용 Photo-PMOS의 상부에는 게이트 절연막을 형성한 후, 게이트 전극(320a)을 가장 얇은 두께로 형성하며, 바람직하게는 0.4㎛ 이하로 형성한다.
그리고, 청색 파장보다는 침투 깊이가 깊으나, 적색 파장보다는 침투 깊이가 짧은 녹색 파장을 흡수하기 위한 단위 픽셀의 광전 변환용 Photo-PMOS의 상부에는 게이트 절연막을 형성한 후, 게이트 절연막의 상부에 0.4 내지 1.0㎛두께의 게이트 전극(320b)을 형성하며, 가장 바람직하게는 0.6㎛로 형성한다.
그리고, 상기 녹색 파장을 흡수하기 위한 단위 픽셀의 광전 변환용 Photo-PMOS의 N-well의 깊이는 0.1 내지 0.4㎛로 형성하여, 가장 바람직하게는 0.2㎛로 형성한다.
침투 깊이가 가장 깊은 적색 파장을 흡수하기 위한 단위 픽셀의 광전 변환용 Photo-PMOS의 상부에는 게이트 절연막을 형성한 후, 게이트 절연막의 상부에 1.0 내지 2.5 ㎛의 두께로 게이트 전극(320c)을 형성하며, 가장 바람직하게는 2.0㎛로 형성한다.
그리고, 상기 적색 파장을 흡수하기 위한 단위 픽셀의 광전 변환용 Photo-PMOS의 N-well의 깊이는 0.1 내지 0.4㎛로 형성하여, 가장 바람직하게는 0.2㎛로 형성한다.
따라서, 청색 파장을 흡수하기 위한 단위 픽셀의 광전 변환용 Photo-PMOS, 녹색 파장을 흡수하기 위한 단위 픽셀의 광전 변환용 Photo-PMOS, 적색 파장을 흡수하기 위한 단위 픽셀의 광전 변환용 Photo-PMOS에 입사된 각각의 파장이 동일한 깊이에서 흡수될 수 있어, 컬러 필터를 올린 것과 같이 각각의 픽셀의 내부에 형성되는 N-well 및 소스/드레인을 동일하게 형성할 수 있는 공정상 이점이 있다.
또한, 광전 변환방식의 Photo-PMOS를 사용함으로써 저조도에서도 선명한 이미지를 구현할 수 있게 된다.
본 발명의 또 다른 실시예에 따른 컬러 이미지 구현은 공정상에 있어서는 컬러 필터를 올린 효과가 있으므로 공정단계를 대폭 축소함과 동시에 비용 측면에서도 큰 이득을 가지게 된다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
본 발명에 다른 씨모스 이미지 센서의 단위 픽셀은 광전변환이 빠르고 광전 효율이 좋은 플로팅 게이트 및 바디 구조의 Photo-PMOS를 포함하는 구성으로 인하여 저조도의 환경에서도 용이하게 이미지를 획득할 수 있으며, 이와 더불어 고속의 동영상 촬영이 가능한 효과가 있다.
본 발명에 따른 씨모스 이미지 센서의 단위 픽셀은 Photo-PMOS의 N-well 외부에 트랜치를 형성하여, 인접한 웰(well) 혹은 인접한 소자간의 절연을 실현할 수 있어 이미지 센서의 단위 픽셀의 피치 사이즈를 최소화하며, 이와 더불어 형성된 트랜치에 캐패시터를 형성함으로써 전하 축적 용량의 향상, 다이나믹 레인지를 넓힐 수 있는 효과가 있다.
본 발명에 따른 씨모스 이미지 센서의 단위 픽셀은 종래의 공정을 적용하여 서도 용이하게 컬러 구현이 가능한 이점이 있을 뿐만아니라, 종래의 컬러 필터를 사용하지 않아도 용이하게 선명한 컬러 이미지의 구현이 가능하다.
또한, 본 발명은 종래의 일부 공정을 생략하거나 축소할 수 있어 공정상의 마진을 확보할 수 있는 효과가 있다.

Claims (18)

  1. 제1형불순물 반도체 기판상에 형성되는 씨모스 이미지 센서에 있어서,
    제2형불순물로 도핑된 웰(well)에 형성되고, 수광하여 전기적인 신호를 생성하기 위한 광전변환용 모스(MOS);
    상기 광전변환용 모스(MOS)로부터 수신한 신호를 출력하기 위한 셀렉트용 모스(MOS);
    상기 광전변환용 모스(MOS)에 리셋 신호를 인가하기 위한 리셋용 모스(MOS); 및
    상기 광전변환용 모스(MOS)의 소스와 드레인에 양단이 결합된 캐패시터
    를 포함하고, 상기 광전변환용 모스(MOS)는 자체적인 증폭 기능이 있는 씨모스 이미지 센서.
  2. 제 1 항에 있어서,
    상기 광전 변환용 모스(MOS)는 컬러 이미지의 구현을 위하여 상부에 컬러 필터를 더 포함하는 씨모스 이미지 센서.
  3. 제 1 항에 있어서,
    상기 광전 변환용 모스는 컬러 이미지의 구현을 위하여 게이트 전극의 두께 를 조절하는 씨모스 이미지 센서.
  4. 제 2 항에 있어서,
    상기 컬러 필터는 청색 컬러 필터, 녹색 컬러 필터, 적색 컬러 필터 중 적어도 어느 하나인 씨모스 이미지 센서.
  5. 제 3 항에 있어서,
    상기 게이트 전극의 두께는 녹색 빛을 수광하기 위한 광전 변환용 모스의 게이트 전극의 두께를 청색 빛을 수광하기 위한 광전 변환용 모스의 게이트 전극의 두께보다는 두껍고 적색 빛을 수광하기 위한 광전 변환용 모스의 게이트 전극의 두께보다는 얇게 형성하는 씨모스 이미지 센서.
  6. 제 5 항에 있어서,
    상기 청색 빛을 수광하기 위한 광전 변환용 모스의 게이트 전극의 두께는 0.1㎛ 내지 0.4㎛인 씨모스 이미지 센서.
  7. 제 5 항에 있어서,
    상기 녹색 빛을 수광하기 위한 광전 변환용 모스의 게이트 전극의 두께는 0.4㎛ 내지 1.0㎛인 씨모스 이미지 센서.
  8. 제 5 항에 있어서,
    상기 적색 빛을 수광하기 위한 광전 변환용 모스의 게이트 전극의 두께는 1.0㎛ 내지 2.5㎛인 씨모스 이미지 센서.
  9. 제 4 항 또는 제 5 에 있어서,
    상기 광전 변환용 모스(MOS)는 PMOS인 씨모스 이미지 센서.
  10. 제 4 항 또는 제 5 에 있어서,
    상기 리셋용 모스(MOS) 및 상기 셀렉트용 모스(MOS)는 NMOS인 씨모스 이미지 센서.
  11. 제 9 항에 있어서,
    상기 PMOS는 게이트와 웰은 플로팅된 씨모스 이미지 센서.
  12. 제 10 항에 있어서,
    상기 리셋용 모스(MOS)는 전원전압(VDD) 및 캐패시터와 연결된 씨모스 이미지 센서.
  13. 제 10 항에 있어서,
    상기 셀렉트용 모스(MOS)는 캐패시터 및 외부 신호처리단과 연결된 씨모스 이미지 센서.
  14. 제 4 항 또는 제 5 항에 있어서,
    상기 캐패시터는 상기 광전변환용 모스(MOS)에 형성된 웰(well)의 외부에 형성된 트랜치형인 씨모스 이미지 센서.
  15. 제 14 항에 있어서,
    상기 트랜치형의 캐패시터는 상기 웰의 이온주입 깊이보다 깊게 형성된 씨모 스 이미지 센서.
  16. 제 4 항 또는 제 5항에 있어서,
    상기 제 1 불순물형은 P형인 씨모스 이미지 센서.
  17. 제 4 항 또는 제 5 항에 있어서,
    상기 제 2 불순물형은 N형인 씨모스 이미지 센서.
  18. 제 1 항에 따른 씨모스 이미지 센서의 이미지 데이타 처리 방법으로서,
    로우 인에이블 신호가 인가되고 상기 리셋용 모스(MOS)가 턴-온되어 상기 캐패시터내에 전하를 충전하는 제1단계;
    상기 리셋용 모스(MOS)를 턴-오프하는 제2단계;
    일정한 시간 동안 빛에 노출되어 상기 캐패시터내의 전하가 감소되었을 경우, 상기 셀렉트용 모스(MOS)를 턴-온하여 잔여하는 전하를 출력하는 제3단계; 및
    상기 3단계에서 출력된 값을 신호 처리하는 제4단계
    를 포함하는 씨모스 이미지 센서의 이미지 데이타 처리 방법.
KR1020060135849A 2006-12-28 2006-12-28 씨모스 이미지 센서 및 이미지 데이타 처리방법 KR100864180B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060135849A KR100864180B1 (ko) 2006-12-28 2006-12-28 씨모스 이미지 센서 및 이미지 데이타 처리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060135849A KR100864180B1 (ko) 2006-12-28 2006-12-28 씨모스 이미지 센서 및 이미지 데이타 처리방법

Publications (2)

Publication Number Publication Date
KR20080061062A KR20080061062A (ko) 2008-07-02
KR100864180B1 true KR100864180B1 (ko) 2008-10-17

Family

ID=39813499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060135849A KR100864180B1 (ko) 2006-12-28 2006-12-28 씨모스 이미지 센서 및 이미지 데이타 처리방법

Country Status (1)

Country Link
KR (1) KR100864180B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6610033B2 (ja) * 2015-06-30 2019-11-27 株式会社リコー イメージセンサ、撮像装置及び電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040038225A (ko) * 2002-10-31 2004-05-08 주식회사 하이닉스반도체 향상된 리셋 트랜지스터를 구비한 시모스 이미지센서의단위화소
JP2006032374A (ja) 2004-07-12 2006-02-02 Sony Corp 固体撮像装置
JP2006261411A (ja) 2005-03-17 2006-09-28 Fujitsu Ltd フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
KR20060119063A (ko) * 2005-05-18 2006-11-24 삼성전자주식회사 씨모스 이미지 센서의 단위 픽셀, 픽셀 어레이 및 이를포함한 씨모스 이미지 센서

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040038225A (ko) * 2002-10-31 2004-05-08 주식회사 하이닉스반도체 향상된 리셋 트랜지스터를 구비한 시모스 이미지센서의단위화소
JP2006032374A (ja) 2004-07-12 2006-02-02 Sony Corp 固体撮像装置
JP2006261411A (ja) 2005-03-17 2006-09-28 Fujitsu Ltd フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
KR20060119063A (ko) * 2005-05-18 2006-11-24 삼성전자주식회사 씨모스 이미지 센서의 단위 픽셀, 픽셀 어레이 및 이를포함한 씨모스 이미지 센서

Also Published As

Publication number Publication date
KR20080061062A (ko) 2008-07-02

Similar Documents

Publication Publication Date Title
US9602750B2 (en) Image sensor pixels having built-in variable gain feedback amplifier circuitry
US6051447A (en) Partially pinned photodiode for solid state image sensors
US7235831B2 (en) Light-receiving element and photoelectric conversion device
JP3584196B2 (ja) 受光素子及びそれを有する光電変換装置
US20110164158A1 (en) Image sensor, single-plate color image sensor, and electronic device
JP2010161390A (ja) イメージセンサ
JP2011249831A (ja) 固体撮像素子及びその製造方法
JP2012147169A (ja) 固体撮像装置
WO2012160802A1 (ja) 固体撮像装置
TWI755976B (zh) 感光畫素、影像感測器以及其製造方法
KR100864180B1 (ko) 씨모스 이미지 센서 및 이미지 데이타 처리방법
KR100864179B1 (ko) 씨모스 이미지 센서 및 이미지 데이타 처리방법
JP3919378B2 (ja) 受光素子及びそれを用いた光電変換装置
KR100298198B1 (ko) 쇼트키 다이오드를 갖는 씨모스 이미지센서의 단위화소
KR100321768B1 (ko) 씨모스이미지센서에서의음의기판전압을갖는단위화소제조방법
KR100672675B1 (ko) 시모스 이미지 센서의 청색 광감지 소자의 제조방법
KR20070096106A (ko) 포토-피모스 에이피에스 이미지 센서
KR100813801B1 (ko) 광감도를 향상시키기 위한 이미지센서 및 그 제조 방법
KR100321769B1 (ko) 음의기판전압을갖는씨모스이미지센서의단위화소
KR100714604B1 (ko) 이미지 센서 및 그 제조방법
KR100851497B1 (ko) 저조도 특성을 향상시킬 수 있는 이미지센서 및 그 제조방법
KR100790229B1 (ko) 이미지센서 및 그 제조 방법
KR100397665B1 (ko) 감도를 향상시키는 씨모스 액티브 픽셀
KR20050011947A (ko) 시모스 이미지센서의 플로팅 확산영역 제조방법
KR100531241B1 (ko) 고감도 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140708

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161011

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee