JPWO2017014025A1 - 撮像素子、製造方法、半導体装置、および電子機器 - Google Patents

撮像素子、製造方法、半導体装置、および電子機器 Download PDF

Info

Publication number
JPWO2017014025A1
JPWO2017014025A1 JP2017529529A JP2017529529A JPWO2017014025A1 JP WO2017014025 A1 JPWO2017014025 A1 JP WO2017014025A1 JP 2017529529 A JP2017529529 A JP 2017529529A JP 2017529529 A JP2017529529 A JP 2017529529A JP WO2017014025 A1 JPWO2017014025 A1 JP WO2017014025A1
Authority
JP
Japan
Prior art keywords
diffusion layer
photoelectric conversion
conversion unit
floating diffusion
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017529529A
Other languages
English (en)
Inventor
中村 良助
良助 中村
史彦 古閑
史彦 古閑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2017014025A1 publication Critical patent/JPWO2017014025A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/17Colour separation based on photon absorption depth, e.g. full colour resolution obtained simultaneously at each pixel location
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/702SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/10Image acquisition modality
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80Camera processing pipelines; Components thereof
    • H04N23/84Camera processing pipelines; Components thereof for processing colour signals
    • H04N23/843Demosaicing, e.g. interpolating colour pixel values
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本開示は、より画質の向上を図ることができるようにする撮像素子、製造方法、半導体装置、および電子機器に関する。撮像素子は、光を受光して光電変換する光電変換部と、光電変換部で発生した電荷を蓄積する浮遊拡散層と、トランジスタのソースまたはドレインとなる拡散層とを備える。そして、浮遊拡散層は、拡散層よりも低濃度の不純物濃度となるように形成される。また、光電変換部として、光電変換により発生した電荷を蓄積可能な第1の光電変換部と、光電変換により発生した電荷が順次取り出されて浮遊拡散層に蓄積される第2の光電変換部との両方が1画素に設けられ、第1の光電変換部および第2の光電変換部は、光が照射される方向に沿った縦方向に並んで配置される。本技術は、例えば、裏面照射型のCMOSイメージセンサに適用できる。

Description

本開示は、撮像素子、製造方法、半導体装置、および電子機器に関し、特に、より画質の向上を図ることができるようにした撮像素子、製造方法、半導体装置、および電子機器に関する。
従来、固体撮像装置として、CMOS(Complementary Metal Oxide Semiconductor)集積回路と同様のプロセスで製造できるCMOS型固体撮像装置(以下、CMOSイメージセンサと記す)が知られている。
CMOSイメージセンサにおいては、CMOSプロセスに付随した微細化技術により、画素毎に増幅機能を持つアクティブ型の構造を容易に製作することができる。また、CMOSイメージセンサは、画素アレイ部を駆動する駆動回路や、画素アレイ部の各画素から出力される信号を処理する信号処理回路などの周辺回路部を、画素アレイ部と同一チップ(基板)上に集積することができるという特長を備えている。このため、CMOSイメージセンサが注目され、CMOSに関してより多くの研究・開発がなされている。
また、一般的に、CMOSイメージセンサの電荷蓄積、読み出し方法として、PD(photodiode:フォトダイオード)に電荷を蓄積し、転送トランジスタを用いて、所定の電荷蓄積量を有する浮遊拡散層により構成されるFD(Floating Diffusion:フローティングディフュージョン)部へ電荷を移し、読み出す構造が採用されている。
近年、特許文献1および特許文献2、並びに、特許文献3の第4の実施形態に開示されているように、CMOSイメージセンサの光電変換部を半導体基板上部に配置し、光電変換信号を半導体基板に蓄積する構造が提案されている。
特開2007−329161号公報 特開2010−278086号公報 特開2011−138927号公報
ところで、CMOSイメージセンサでは、電荷を蓄積するFD部を構成する高濃度不純物拡散層に、製造プロセスにおいて、金属不純物などの欠陥源が集まることがあった。そのため、FD部においてノイズが発生することがあり、CMOSイメージセンサにより撮像される画像に、白点や白傷、黒点などが表れるという撮像特性の悪化が生じ、これにより画質が低下することが懸念される。
本開示は、このような状況に鑑みてなされたものであり、より画質の向上を図ることができるようにするものである。
本開示の一側面の撮像素子は、光を受光して光電変換する光電変換部と、前記光電変換部で発生した電荷を蓄積する浮遊拡散層と、トランジスタのソースまたはドレインとなる拡散層とを備え、前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される。
本開示の一側面の製造方法は、光を受光して光電変換する光電変換部と、前記光電変換部で発生した電荷を蓄積する浮遊拡散層と、トランジスタのソースまたはドレインとなる拡散層とを備える撮像素子の製造方法であって、前記浮遊拡散層を形成する工程と、前記拡散層を形成する工程とが個別に設けられ、前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される。
本開示の一側面の半導体装置は、電荷を蓄積する浮遊拡散層と、トランジスタのソースまたはドレインとなる拡散層とを備え、前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される。
本開示の一側面の電子機器は、光を受光して光電変換する光電変換部と、前記光電変換部で発生した電荷を蓄積する浮遊拡散層と、トランジスタのソースまたはドレインとなる拡散層とを備え、前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される撮像素子を備える。
本開示の一側面においては、電荷を蓄積する浮遊拡散層と、トランジスタのソースまたはドレインとなる拡散層とについて、前記浮遊拡散層が、前記拡散層よりも低濃度の不純物濃度となるように形成される。
本開示の一側面によれば、より画質の向上を図ることができる。
本技術を適用した撮像素子の一実施の形態の構成例を示すブロック図である。 画素の第1の構成例を示す図である。 第1の工程を説明する図である。 第2の工程を説明する図である。 第3の工程を説明する図である。 第4の工程を説明する図である。 第5の工程を説明する図である。 第6の工程を説明する図である。 第7の工程を説明する図である。 画素の変形例について説明する図である。 ショットキー接合の回避について説明する図である。 画素の第2の構成例を示す図である。 画素の第3の構成例を示す図である。 イメージセンサを使用する使用例を示す図である。 本技術を適用した電子機器の一実施の形態の構成例を示すブロック図である。
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
<撮像素子の構成例>
図1は、本技術を適用した撮像素子の一実施の形態の構成例を示すブロック図である。
図1に示すように、撮像素子11は、画素領域12、垂直駆動回路13、カラム信号処理回路14、水平駆動回路15、出力回路16、および制御回路17を備えて構成される。
画素領域12は、図示しない光学系により集光される光を受光する受光面である。画素領域12には、複数の画素21が行列状に配置されており、それぞれの画素21は、水平信号線22を介して行ごとに垂直駆動回路13に接続されるとともに、垂直信号線23を介して列ごとにカラム信号処理回路14に接続される。複数の画素21は、それぞれ受光する光の光量に応じたレベルの画素信号を出力し、それらの画素信号から、画素領域12に結像する被写体の画像が構築される。
垂直駆動回路13は、画素領域12に配置される複数の画素21の行ごとに順次、それぞれの画素21を駆動(転送や、選択、リセットなど)するための駆動信号を、水平信号線22を介して画素21に供給する。
カラム信号処理回路14は、複数の画素21から垂直信号線23を介して出力される画素信号に対してCDS(Correlated Double Sampling:相関2重サンプリング)処理を施すことにより、画素信号のAD(Analog to Digital)変換を行うとともにリセットノイズを除去する。
水平駆動回路15は、画素領域12に配置される複数の画素21の列ごとに順次、カラム信号処理回路14から画素信号をデータ出力信号線24に出力させるための駆動信号を、カラム信号処理回路14に供給する。
出力回路16は、水平駆動回路15の駆動信号に従ったタイミングでカラム信号処理回路14からデータ出力信号線24を介して供給される画素信号を、所定のレベルまで増幅して出力する。
制御回路17は、撮像素子11を構成する各ブロックの駆動周期に従ったクロック信号を生成して供給することで、それらの各ブロックの駆動を制御する。
このように撮像素子11は構成されており、画素21が受光した光の光量に応じた画素信号が、順次、後段の図示しない信号処理回路に出力される。また、撮像素子11は、例えば、画素21のPDが形成される半導体基板の表面に対して反対側を向く裏面に光が照射される裏面照射型の構造を採用することができる。
<画素の第1の構成例>
次に、図2は、画素21の第1の構成例を示す図である。
図2に示すように、画素21は、赤色PD31および青色PD32が形成される半導体基板33の表面(図2の下側を向く面)に配線層34が積層され、半導体基板33の裏面(図2の上側を向く面)に、絶縁膜35、下部電極36、緑色光電変換膜37、上部電極38、およびオンチップレンズ39が積層されて構成される。
赤色PD31は、半導体基板33の裏面に対して比較的に深い領域に形成されるN型拡散層およびP型拡散層のPN接合からなる光電変換部であり、赤色の光を光電変換して蓄積する。青色PD32は、半導体基板33の裏面に対して比較的に浅い領域に形成されるN型拡散層およびP型拡散層のPN接合からなる光電変換部であり、青色の光を光電変換して蓄積する。
半導体基板33は、例えば、単結晶シリコンを薄くスライスした板状のウェハである。半導体基板33の表面には、後述するように、複数のN型拡散層が形成されるとともに、それらのN型拡散層をソースまたはドレインとし、ゲート電極に印加される電圧に応じて電流の流れを制御する複数のトランジスタが形成される。
配線層34には、画素21を駆動するための駆動信号や、画素21から出力される画素信号などを伝送するための複数の配線が、層間絶縁膜を介して層状に形成される。
絶縁膜35は、半導体基板33の裏面を絶縁する。
下部電極36および38は、導電性を備える透明な材質により形成され、緑色光電変換膜37を挟み込むように積層される。
緑色光電変換膜37は、緑色の光を吸収して光電変換するとともに、緑色以外の光を透過する有機材料により形成される。緑色光電変換膜37で発生した電荷は、順次、下部電極36に接続されているコンタクト電極41を介して取り出され、コンタクト電極41は、半導体基板33を貫通する部分においては絶縁膜42により絶縁されている。
オンチップレンズ39は、画素21に照射される光を集光する。
このように構成される画素21は、赤色PD31、青色PD32、および緑色光電変換膜37が、画素21に光が照射する照射方向に沿った縦方向に並んで配置された縦方向分光構造となっている。そして、1つの画素21において、赤色、青色、および緑色の光を光電変換することができる。
このような縦方向分光構造の画素21を用いる構造の撮像素子11は、例えば、赤色、青色、および緑色のカラーフィルタが平面状に並べられた画素配列の構造と比較して、カラーフィルタの光吸収による感度低下を抑制することができる。さらに、縦方向分光構造の画素21を用いる構成では、補間処理を必要としないため、偽色の発生を回避することができるという効果が期待される。
ここで、半導体基板33(P-Well)は基準電位に接続されており、半導体基板33の表面にはN型拡散層51乃至59が形成されるとともに、半導体基板33の表面に対して絶縁膜を介してゲート電極61乃至68が形成されている。
N型拡散層51には、半導体基板33と配線層34との界面においてコンタクト電極71が接続されており、N型拡散層51は、コンタクト電極71、配線72、およびコンタクト電極41を介して、下部電極36に接続されている。即ち、N型拡散層51は、緑色光電変換膜37で発生した電荷を蓄積するFD部81を構成する。
N型拡散層52は、基準電位(GND)に接続されている。
そして、N型拡散層51および52は、それらの間に配置されるゲート電極61とともに、FD部81をリセットするリセットトランジスタ82を構成する。即ち、リセットトランジスタ82は、垂直駆動回路13から供給されるリセット信号RST1に従って駆動し、N型拡散層51に蓄積されている電荷を基準電位(GND)に排出して、FD部81をリセットする。
N型拡散層53は、ドレイン電源VDDに接続されており、N型拡散層53および54は、それらの間に配置されるゲート電極62とともに、FD部81に蓄積されている電荷を増幅する増幅トランジスタ83を構成する。即ち、ゲート電極62は、コンタクト電極73、配線72、およびコンタクト電極71を介してFD部81に接続されており、FD部81に蓄積されている電荷に応じたレベルの電位が、ゲート電極62に印加される。これにより、FD部81に蓄積されている電荷が増幅トランジスタ83により増幅され、画素信号に変換される。
N型拡散層55は、垂直信号線23に接続されており、N型拡散層54および55は、それらの間に配置されるゲート電極63とともに、画素信号を出力するタイミングとなった画素21を選択する選択トランジスタ84を構成する。即ち、選択トランジスタ84は、垂直駆動回路13から供給される選択信号SEL1に従って駆動し、増幅トランジスタ83を垂直信号線23に接続する。
N型拡散層56は、赤色PD31および青色PD32で発生した電荷を、それぞれ蓄積するFD部85を構成する。
また、N型拡散層56は、半導体基板33の表面まで延在する青色PD32の一部分との間に配置されるゲート電極64とともに、青色PD32で発生した電荷をFD部85に転送する転送トランジスタ86を構成する。即ち、転送トランジスタ86は、垂直駆動回路13から供給される転送信号TGBに従って駆動し、青色PD32に蓄積されている電荷をFD部85に転送する。
同様に、N型拡散層56は、半導体基板33の表面まで延在する赤色PD31の一部分との間に配置されるゲート電極65とともに、赤色PD31で発生した電荷をFD部85に転送する転送トランジスタ87を構成する。即ち、転送トランジスタ87は、垂直駆動回路13から供給される転送信号TGRに従って駆動し、赤色PD31に蓄積されている電荷をFD部85に転送する。
そして、FD部85を構成するN型拡散層56は、コンタクト電極74、配線75、およびコンタクト電極76を介して、N型拡散層57および58の間に配置されるゲート電極66に接続されている。
N型拡散層57および58は、それらの間に配置されるゲート電極66とともに、FD部85に蓄積されている電荷を増幅する増幅トランジスタ88を構成する。即ち、増幅トランジスタ88のゲート電極66には、FD部85に蓄積されている電荷に応じたレベルの電位が印加され、その電荷が増幅トランジスタ88により増幅されて、画素信号に変換される。
N型拡散層59は、ドレイン電源VDDに接続されており、N型拡散層56およびゲート電極68とともに、FD部85をリセットするリセットトランジスタ90を構成する。即ち、リセットトランジスタ90は、垂直駆動回路13から供給されるリセット信号RST2に従って駆動し、N型拡散層56に蓄積されている電荷をドレイン電源VDDに排出して、FD部85をリセットする。
このように、画素21において、半導体基板33の表面に設けられるN型拡散層51乃至59のうちの、緑色光電変換膜37で発生した電荷を蓄積するN型拡散層51の不純物濃度は、他のN型拡散層52乃至59よりも低濃度となるように形成される。このように、N型拡散層51の不純物濃度を低濃度にすることで、半導体基板33に含まれる金属不純物などの欠陥源がN型拡散層51に集まることを抑制することができ、撮像特性の劣化を回避することができる。
具体的には、N型拡散層51の不純物濃度は、1e18〜1e20/cm3に設定され、N型拡散層52乃至59の不純物濃度は、1e20/cm3以上に設定されることが好ましい。
従って、このような画素21を備える撮像素子11は、撮像された画像に白点や白傷、黒点などが発生することがなく、従来よりも画質の向上を図ることができる。また、撮像素子11の商品性の向上や歩留り向上の効果が期待される。
また、画素21は、電荷を蓄積可能な赤色PD31および青色PD32と、電荷が順次取り出されてFD部81に蓄積させる緑色光電変換膜37とが同一の半導体基板33に混在した構造となっている。このような構成において、赤色PD31および青色PD32で発生した電荷が転送されるFD部85よりも、緑色光電変換膜37の電荷を蓄積するFD部81の不純物濃度を相対的に低濃度に設定することが好ましい。これにより、FD部81に欠陥源が集まることを抑制することができる。特に、FD部81に電荷を蓄積する構造においては、電荷の蓄積時間が長くなるため、FD部81に欠陥源が集まることを抑制する効果を大きくすることができる。
次に、図3乃至図9を参照して、画素21を有する撮像素子11の製造方法のうち、不純物濃度の異なるN型拡散層を形成する工程について説明する。
まず、図3に示すように、第1の工程において、半導体基板33に対してN型およびP型の不純物がイオン注入されて赤色PD31および青色PD32が形成され、半導体基板33の表面に絶縁膜を介してゲート電極61乃至68が形成される。
その後、図4に示すように、第2の工程において、半導体基板33の表面にレジスト101が成膜され、N型拡散層51が形成される領域に開口部102が形成される。そして、開口部102を介してN型の不純物がイオン注入されることによりN型拡散層51が形成される。このとき、ゲート電極61が、開口部102とともに、N型拡散層51を形成する領域を規定するパターンの一部として利用される。
そして、図5に示すように、第3の工程において、半導体基板33の表面からレジスト101が除去される。
次に、図6に示すように、第4の工程において、半導体基板33の表面にレジスト103が成膜され、N型拡散層56が形成される領域に開口部104が形成される。そして、開口部104を介してN型の不純物がイオン注入されることによりN型拡散層56が形成される。このとき、ゲート電極64および65が、開口部104とともに、N型拡散層56を形成する領域を規定するパターンの一部として利用される。
そして、図7に示すように、第5の工程において、半導体基板33の表面からレジスト103が除去される。
その後、図8に示すように、第6の工程において、半導体基板33の表面にレジスト105が成膜され、N型拡散層52乃至55およびN型拡散層57乃至59が形成される領域に開口部106が形成される。そして、開口部104を介してN型の不純物がイオン注入されることによりN型拡散層52乃至55およびN型拡散層57乃至59が形成される。このとき、ゲート電極61乃至63およびゲート電極66乃至68が、開口部106とともに、N型拡散層52乃至55およびN型拡散層57乃至59を形成する領域を規定するパターンの一部として利用される。
その後、図9に示すように、第7の工程において、半導体基板33の表面からレジスト105が除去される。
以上のように、第1乃至第7の工程において、N型拡散層51、N型拡散層56、並びに、N型拡散層52乃至55およびN型拡散層57乃至59は、それぞれ異なる工程で形成される。従って、N型拡散層51を形成するときの不純物濃度を、N型拡散層56、並びに、N型拡散層52乃至55およびN型拡散層57乃至59を形成するときの不純物濃度よりも低濃度に設定することで、図2を参照して説明したような画素21を有する撮像素子11を製造することができる。
なお、このような製造方法において、N型拡散層56の不純物濃度も、N型拡散層52乃至55およびN型拡散層57乃至59とは異なる濃度に、例えば、N型拡散層52乃至55およびN型拡散層57乃至59よりも低濃度に設定することができる。
<画素の変形例>
次に、図10を参照して、画素21の変形例について説明する。
図10には、画素21のFD部81におけるN型拡散層51とコンタクト電極71との接合部分が拡大して示されている。
上述したように、画素21では、緑色光電変換膜37で発生した電荷を蓄積するFD部81を構成するN型拡散層51には、半導体基板33と配線層34との界面においてコンタクト電極71が接続されている。
画素21は、N型拡散層51に対して直接的にコンタクト電極71を接続させる構成を採用してもよいが、例えば、図10に示すように、絶縁体110を介して、N型拡散層51にコンタクト電極71を接続させる構成を採用することができる。例えば、絶縁体110は、半導体基板33の表面に薄膜を蒸着させるPVD(Physical Vapor Deposition)法によりN型拡散層51に対して積層される。このようにN型拡散層51とコンタクト電極71との間に形成される絶縁体110としては、SrTiO3,ZrO2,TiO2,La2O3,Y2O3,HfO2,Ta2O3,HFSiO4,Al2O3などの材料を使用することができる。
このような絶縁体110を設けることによって、画素21では、N型拡散層51とコンタクト電極71とを接合する際に、ショットキー接合となることを回避することができる。
図11を参照して、ショットキー接合の回避について説明する。
図11のAには、N型拡散層51に対して直接的にコンタクト電極71を接続させる構成におけるバンド図が示されている。図11のBには、絶縁体110を介してN型拡散層51にコンタクト電極71を接続させる構成におけるバンド図が示されている。
例えば、FD部81のN型拡散層51の低濃度化を進めると、コンタクト電極71とN型拡散層51とがショットキー接合となり、図11のAに示すように、ショットキー障壁が存在して、コンタクト抵抗の増加が顕在化してしまう。
これに対し、図11のBに示すように、N型拡散層51とコンタクト電極71との間に絶縁体110を配置すると、N型拡散層51とコンタクト電極71とのやり取りは絶縁体110を介したトンネル電流で制御されることになる。これにより、N型拡散層51の空乏層領域は減少して、ショットキー障壁も低減することになり、抵抗値が低下するようになる。
このように絶縁体110を配置することによって、FD部81のN型拡散層51の更なる低濃度化を実現することができる。
このように画素21は、絶縁体110を設けることによってショットキー接合を回避することができる。従って、画素21は、絶縁体110を設けない構造と比較して、緑色光電変換膜37で発生した電荷を蓄積するFD部81のN型拡散層51の不純物濃度をさらに低く設定することができる。具体的には、FD部81の不純物濃度は、1e17〜1e19/cm3程度に設定にすることが可能となる。
<画素の第2の構成例>
次に、図12は、画素21の第2の構成例を示す図である。
図12に示す画素21Aにおいて、図2の画素21と共通する構成については同一の符号を付し、その詳細な説明は省略する。
上述した図2には、半導体基板33の表面に配線層34が積層され、半導体基板33の裏面に、絶縁膜35、下部電極36、緑色光電変換膜37、上部電極38、およびオンチップレンズ39が積層されたセンサチップ111における画素21が示されていた。これに対し、図12には、このセンサチップ111の表面にロジックチップ112が機械的および電気的に貼り合わされた構成の積層型の撮像素子の画素21Aが示されている。なお、画素21Aのセンサチップ111における構成は、図2の画素21と同一である。
ロジックチップ112は、半導体基板113に対して配線層114が積層されて構成されており、半導体基板113の表面(図12の上側を向く面)には、さまざまな機能を有する複数のトランジスタが形成されている。そして、ロジックチップ112は、センサチップ111に対する駆動制御や、センサチップ111から出力される画素信号に対する画像処理などの様々な演算処理を行うことができる。
即ち、半導体基板113の表面には、N型拡散層121乃至129が形成されるとともに、半導体基板113の表面に対して絶縁膜を介してゲート電極131乃至135が形成されている。そして、N型拡散層121および122は、それらの間に配置されるゲート電極131とともにトランジスタ141を構成し、N型拡散層123および124は、それらの間に配置されるゲート電極132とともにトランジスタ142を構成する。以下、同様に、N型拡散層125乃至129およびゲート電極133乃至135により、トランジスタ143乃至145が形成される。
また、画素21Aでは、電極パッド151および152を利用して電気的な接続が行われる。例えば、画素21Aにおいて、N型拡散層55が電極パッド151に接続され、N型拡散層125が電極パッド152に接続されており、電極パッド151および152を介して、N型拡散層55およびN型拡散層125が接続されている。
このように構成される画素21Aにおいても、図2の画素21と同様に、N型拡散層51の不純物濃度は、ロジックチップ112に設けられるN型拡散層121乃至129の不純物濃度よりも低濃度に設定される。例えば、センサチップ111およびロジックチップ112を接合する際の熱処理において、半導体基板33および半導体基板113の内部で欠陥が移動することが想定されるが、N型拡散層51に欠陥が集まることを回避することができる。
従って、画素21Aを備える撮像素子11は、撮像された画像に白点や白傷、黒点などが発生することがなく、従来よりも画質の向上を図ることができる。
<画素の第3の構成例>
次に、図13は、画素21の第3の構成例を示す図である。
図13に示す画素21Bにおいて、図2の画素21と共通する構成については同一の符号を付し、その詳細な説明は省略する。
上述した図2には、赤色PD31、青色PD32、および緑色光電変換膜37が縦方向に並んで配置された縦方向分光構造の画素21が示されていた。これに対し、図13の画素21Bは、カラーフィルタ161を透過した1色の光を光電変換するPD162を有した構成となっている。
即ち、画素21Bは、PD162が形成される半導体基板33の表面(図13の下側を向く面)に配線層34が積層され、半導体基板33の裏面(図2の上側を向く面)に、絶縁膜35、カラーフィルタ161、およびオンチップレンズ39が積層されて構成される。
カラーフィルタ161は、オンチップレンズ39により集光される光のうち、所定の波長域の光、例えば、赤色、青色、または緑色のいずれか一色の光を透過する。
PD162は、半導体基板33に形成されるN型拡散層およびP型拡散層のPN接合からなる光電変換部であり、カラーフィルタ161を透過した色の光を光電変換して蓄積する。
また、半導体基板33の表面にはN型拡散層171乃至174が形成されるとともに、半導体基板33の表面に対して絶縁膜を介してゲート電極181乃至184が形成されている。
例えば、N型拡散層171は、PD162で発生した電荷を蓄積するFD部191を構成する。また、N型拡散層171は、半導体基板33の表面まで延在するPD162の一部分との間に配置されるゲート電極181とともに、PD162で発生した電荷をFD部191に転送する転送トランジスタ192を構成する。即ち、転送トランジスタ192は、垂直駆動回路13から供給される転送信号TRGに従って駆動し、PD162に蓄積されている電荷をFD部191に転送する。
また、N型拡散層171および172は、それらの間に配置されるゲート電極182とともにリセットトランジスタ193を構成し、N型拡散層172および173は、それらの間に配置されるゲート電極183とともに増幅トランジスタ194を構成する。図示するように、増幅トランジスタ194のゲート電極183がFD部191に接続されている。また、N型拡散層173および174は、それらの間に配置されるゲート電極184とともに選択トランジスタ195を構成する。
このように構成される画素21Bにおいても、図2の画素21と同様に、N型拡散層171の不純物濃度は、他のN型拡散層172乃至174の不純物濃度よりも相対的に低濃度に設定される。具体的には、N型拡散層171の不純物濃度は、1e18〜1e20/cm3に設定され、N型拡散層172乃至174の不純物濃度は、1e20/cm3以上に設定されることが好ましい。
これにより、画素21Bにおいても、FD部191を構成するN型拡散層171に、半導体基板33に含まれる金属不純物などの欠陥源が集まることを抑制することができ、撮像特性の劣化を回避することができる。
なお、上述した実施の形態においては、本技術を、CMOSイメージセンサのような撮像素子11に適用した例について説明したが、本技術は、撮像素子11以外の半導体装置に適用することができる。即ち、電荷を蓄積するFD部と、トランジスタのソースまたはドレインとなる拡散層とを備える半導体装置であれば、本技術を適用し、FD部の不純物濃度を相対的に低濃度にすることで、FD部に欠陥源が集まることを抑制することができる。
<電子機器の構成例>
なお、上述したような各実施の形態の画素21を有する撮像素子11は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
図14は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
図14に示すように、撮像装置201は、光学系202、撮像素子203、信号処理回路204、モニタ205、およびメモリ206を備えて構成され、静止画像および動画像を撮像可能である。
光学系202は、1枚または複数枚のレンズを有して構成され、被写体からの像光(入射光)を撮像素子203に導き、撮像素子203の受光面(センサ部)に結像させる。
撮像素子203としては、上述した各実施の形態の画素21を有する撮像素子11が適用される。撮像素子203には、光学系202を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子203に蓄積された電子に応じた信号が信号処理回路204に供給される。
信号処理回路204は、撮像素子203から出力された画素信号に対して各種の信号処理を施す。信号処理回路204が信号処理を施すことにより得られた画像(画像データ)は、モニタ205に供給されて表示されたり、メモリ206に供給されて記憶(記録)されたりする。
このように構成されている撮像装置201では、上述した各実施の形態の画素21を有する撮像素子11を適用することで、例えば、より良好な画質の画像を撮像することができる。
<イメージセンサの使用例>
図15は、上述のイメージセンサ(撮像素子11)を使用する使用例を示す図である。
上述したイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
なお、本技術は以下のような構成も取ることができる。
(1)
光を受光して光電変換する光電変換部と、
前記光電変換部で発生した電荷を蓄積する浮遊拡散層と、
トランジスタのソースまたはドレインとなる拡散層と
を備え、
前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される
撮像素子。
(2)
前記光電変換部として、光電変換により発生した電荷を蓄積可能な第1の光電変換部と、光電変換により発生した電荷が順次取り出されて前記浮遊拡散層に蓄積される第2の光電変換部との両方が1画素に設けられ、
前記第1の光電変換部および前記第2の光電変換部は、光が照射される方向に沿った縦方向に並んで配置される
上記(1)に記載の撮像素子。
(3)
前記第2の光電変換部で発生した電荷を蓄積する前記浮遊拡散層の不純物濃度が、前記拡散層の不純物濃度よりも低濃度に設定される
上記(2)に記載の撮像素子。
(4)
前記浮遊拡散層として、前記第1の光電変換部で発生した電荷が転送される第1の浮遊拡散層と、前記第2の光電変換部で発生した電荷を蓄積する第2の浮遊拡散層とがそれぞれ設けられ、
前記第2の浮遊拡散層の不純物濃度が、前記第1の浮遊拡散層の不純物濃度よりも低濃度に設定される
上記(2)または(3)までのいずれかに記載の撮像素子。
(5)
前記第2の光電変換部から前記電荷を取り出すために、前記浮遊拡散層に接続されるコンタクト電極をさらに有し、
前記コンタクト電極と、前記浮遊拡散層が形成される半導体基板との間に絶縁体が配置される
上記(2)から(4)までのいずれかに記載の撮像素子。
(6)
前記光電変換部が形成されるセンサチップと、所定の演算処理を行うロジックチップとが積層されて構成され、
前記浮遊拡散層は、前記ロジックチップに形成されるトランジスタのソースまたはドレインとなる拡散層よりも低濃度の不純物濃度となるように形成される
上記(1)から(5)までのいずれかに記載の撮像素子。
(7)
光を受光して光電変換する光電変換部と、前記光電変換部で発生した電荷を蓄積する浮遊拡散層と、トランジスタのソースまたはドレインとなる拡散層とを備える撮像素子の製造方法であって、
前記浮遊拡散層を形成する工程と、
前記拡散層を形成する工程と
が個別に設けられ、
前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される
製造方法。
(8)
電荷を蓄積する浮遊拡散層と、
トランジスタのソースまたはドレインとなる拡散層と
を備え、
前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される
半導体装置。
(9)
光を受光して光電変換する光電変換部と、
前記光電変換部で発生した電荷を蓄積する浮遊拡散層と、
トランジスタのソースまたはドレインとなる拡散層と
を備え、
前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される
撮像素子を備える電子機器。
なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
11 撮像素子, 12 画素領域, 13 垂直駆動回路, 14 カラム信号処理回路, 15 水平駆動回路, 16 出力回路, 17 制御回路, 21 画素, 22 水平信号線, 23 垂直信号線, 24 データ出力信号線, 31 赤色PD, 32 青色PD, 33 半導体基板, 34 配線層, 35 絶縁膜, 36 下部電極, 37 緑色光電変換膜, 38 上部電極, 39 オンチップレンズ, 41 コンタクト電極, 42 絶縁膜, 51乃至59 N型拡散層, 61乃至68 ゲート電極, 71 コンタクト電極, 72 配線, 73および74 コンタクト電極, 75 配線, 76 コンタクト電極, 81 FD部, 82 リセットトランジスタ, 83 増幅トランジスタ, 84 選択トランジスタ, 85 FD部, 86および87 転送トランジスタ, 88 増幅トランジスタ, 89 選択トランジスタ, 90 リセットトランジスタ, 101 レジスト, 102 開口部, 103 レジスト, 104 開口部, 105 レジスト, 106 開口部, 111 センサチップ, 112 ロジックチップ, 113 半導体基板, 114 配線層, 121乃至129 N型拡散層, 131乃至135 ゲート電極, 141乃至145 トランジスタ, 151および152 電極パッド, 161 カラーフィルタ, 162 PD, 171乃至174 N型拡散層, 181乃至184 ゲート電極, 191 FD部, 192 転送トランジスタ, 193 リセットトランジスタ, 194 増幅トランジスタ, 195 選択トランジスタ

Claims (9)

  1. 光を受光して光電変換する光電変換部と、
    前記光電変換部で発生した電荷を蓄積する浮遊拡散層と、
    トランジスタのソースまたはドレインとなる拡散層と
    を備え、
    前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される
    撮像素子。
  2. 前記光電変換部として、光電変換により発生した電荷を蓄積可能な第1の光電変換部と、光電変換により発生した電荷が順次取り出されて前記浮遊拡散層に蓄積される第2の光電変換部との両方が1画素に設けられ、
    前記第1の光電変換部および前記第2の光電変換部は、光が照射される方向に沿った縦方向に並んで配置される
    請求項1に記載の撮像素子。
  3. 前記第2の光電変換部で発生した電荷を蓄積する前記浮遊拡散層の不純物濃度が、前記拡散層の不純物濃度よりも低濃度に設定される
    請求項2に記載の撮像素子。
  4. 前記浮遊拡散層として、前記第1の光電変換部で発生した電荷が転送される第1の浮遊拡散層と、前記第2の光電変換部で発生した電荷を蓄積する第2の浮遊拡散層とがそれぞれ設けられ、
    前記第2の浮遊拡散層の不純物濃度が、前記第1の浮遊拡散層の不純物濃度よりも低濃度に設定される
    請求項2に記載の撮像素子。
  5. 前記第2の光電変換部から前記電荷を取り出すために、前記浮遊拡散層に接続されるコンタクト電極をさらに有し、
    前記コンタクト電極と、前記浮遊拡散層が形成される半導体基板との間に絶縁体が配置される
    請求項2に記載の撮像素子。
  6. 前記光電変換部が形成されるセンサチップと、所定の演算処理を行うロジックチップとが積層されて構成され、
    前記浮遊拡散層は、前記ロジックチップに形成されるトランジスタのソースまたはドレインとなる拡散層よりも低濃度の不純物濃度となるように形成される
    請求項1に記載の撮像素子。
  7. 光を受光して光電変換する光電変換部と、前記光電変換部で発生した電荷を蓄積する浮遊拡散層と、トランジスタのソースまたはドレインとなる拡散層とを備える撮像素子の製造方法であって、
    前記浮遊拡散層を形成する工程と、
    前記拡散層を形成する工程と
    が個別に設けられ、
    前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される
    製造方法。
  8. 電荷を蓄積する浮遊拡散層と、
    トランジスタのソースまたはドレインとなる拡散層と
    を備え、
    前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される
    半導体装置。
  9. 光を受光して光電変換する光電変換部と、
    前記光電変換部で発生した電荷を蓄積する浮遊拡散層と、
    トランジスタのソースまたはドレインとなる拡散層と
    を備え、
    前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される
    撮像素子を備える電子機器。
JP2017529529A 2015-07-17 2016-07-01 撮像素子、製造方法、半導体装置、および電子機器 Pending JPWO2017014025A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015143164 2015-07-17
JP2015143164 2015-07-17
PCT/JP2016/069595 WO2017014025A1 (ja) 2015-07-17 2016-07-01 撮像素子、製造方法、半導体装置、および電子機器

Publications (1)

Publication Number Publication Date
JPWO2017014025A1 true JPWO2017014025A1 (ja) 2018-06-07

Family

ID=57833974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017529529A Pending JPWO2017014025A1 (ja) 2015-07-17 2016-07-01 撮像素子、製造方法、半導体装置、および電子機器

Country Status (4)

Country Link
US (1) US10805562B2 (ja)
JP (1) JPWO2017014025A1 (ja)
CN (1) CN107851649B (ja)
WO (1) WO2017014025A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6266185B2 (ja) * 2015-10-01 2018-01-24 オリンパス株式会社 撮像素子、内視鏡、及び内視鏡システム
US10536859B2 (en) 2017-08-15 2020-01-14 Charter Communications Operating, Llc Methods and apparatus for dynamic control and utilization of quasi-licensed wireless spectrum
US10340976B2 (en) 2017-10-16 2019-07-02 Charter Communications Operating, Llc Methods and apparatus for coordinated utilization of quasi-licensed wireless spectrum
US10492204B2 (en) 2017-11-15 2019-11-26 Charter Communications Operating, Llc Methods and apparatus for utilization of quasi-licensed wireless spectrum for IoT (Internet-of-Things) services
US10405192B2 (en) 2018-01-15 2019-09-03 Charter Communications Operating, Llc Methods and apparatus for allocation and reconciliation of quasi-licensed wireless spectrum across multiple entities
US11432284B2 (en) 2018-05-22 2022-08-30 Charter Communications Operating, Llc Methods and apparatus for intra-cell and inter-frequency mobility optimization and mitigation of session disruption in a quasi-licensed wireless system
US11129171B2 (en) 2019-02-27 2021-09-21 Charter Communications Operating, Llc Methods and apparatus for wireless signal maximization and management in a quasi-licensed wireless system
US11438771B2 (en) 2019-07-11 2022-09-06 Charter Communications Operating, Llc Apparatus and methods for heterogeneous coverage and use cases in a quasi-licensed wireless system
US11528748B2 (en) 2019-09-11 2022-12-13 Charter Communications Operating, Llc Apparatus and methods for multicarrier unlicensed heterogeneous channel access
US11317296B2 (en) 2019-10-02 2022-04-26 Charter Communications Operating, Llc Apparatus and methods for interference handling and switching operating frequencies for devices being supported by a wireless access node
US11026205B2 (en) 2019-10-23 2021-06-01 Charter Communications Operating, Llc Methods and apparatus for device registration in a quasi-licensed wireless system
US11581911B2 (en) 2019-10-28 2023-02-14 Charter Communications Operating, Llc Apparatus and methods for phase noise mitigation in wireless systems
US11457485B2 (en) 2019-11-06 2022-09-27 Charter Communications Operating, Llc Methods and apparatus for enhancing coverage in quasi-licensed wireless systems
CN111147719B (zh) * 2019-12-26 2022-07-05 中国人民警察大学 一种可穿戴摄像机
US11363466B2 (en) 2020-01-22 2022-06-14 Charter Communications Operating, Llc Methods and apparatus for antenna optimization in a quasi-licensed wireless system
US11483715B2 (en) 2020-07-06 2022-10-25 Charter Communications Operating, Llc Apparatus and methods for interference management in a quasi-licensed wireless system
US11877344B2 (en) 2020-12-14 2024-01-16 Charter Communications Operating, Llc Apparatus and methods for wireless coverage enhancement using technology detection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086241A (ja) * 2004-09-15 2006-03-30 Sony Corp 固体撮像装置および固体撮像装置の製造方法
JP2006108466A (ja) * 2004-10-07 2006-04-20 Sony Corp 物理量分布検知の半導体装置
JP2008085159A (ja) * 2006-09-28 2008-04-10 Fujifilm Corp 撮像素子及び内視鏡装置
US8773562B1 (en) * 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8848047B2 (en) 2006-09-28 2014-09-30 Fujifilm Corporation Imaging device and endoscopic apparatus
JP5564847B2 (ja) * 2009-07-23 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5509846B2 (ja) * 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2014060199A (ja) * 2012-09-14 2014-04-03 Toshiba Corp 固体撮像装置の製造方法及び固体撮像装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086241A (ja) * 2004-09-15 2006-03-30 Sony Corp 固体撮像装置および固体撮像装置の製造方法
JP2006108466A (ja) * 2004-10-07 2006-04-20 Sony Corp 物理量分布検知の半導体装置
JP2008085159A (ja) * 2006-09-28 2008-04-10 Fujifilm Corp 撮像素子及び内視鏡装置
US8773562B1 (en) * 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor

Also Published As

Publication number Publication date
US10805562B2 (en) 2020-10-13
CN107851649A (zh) 2018-03-27
US20180197902A1 (en) 2018-07-12
CN107851649B (zh) 2022-05-13
WO2017014025A1 (ja) 2017-01-26

Similar Documents

Publication Publication Date Title
WO2017014025A1 (ja) 撮像素子、製造方法、半導体装置、および電子機器
US11322534B2 (en) Solid-state imaging device and electronic apparatus
WO2017169884A1 (ja) 固体撮像素子、センサ装置、および電子機器
WO2018159345A1 (ja) 撮像素子
WO2016098624A1 (ja) 固体撮像素子、撮像装置、および電子機器
JP6873905B2 (ja) 固体撮像装置および電子機器
JP6732730B2 (ja) 固体撮像素子、駆動方法、および電子機器
JP6984687B2 (ja) 固体撮像素子、および電子装置
WO2016158483A1 (ja) 固体撮像素子、駆動方法、および電子機器
JP2016162917A (ja) 固体撮像素子および電子機器
JPWO2016199588A1 (ja) 撮像素子および駆動方法、並びに電子機器
WO2017159362A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US20220293662A1 (en) Solid-state image pickup element and electronic apparatus
WO2010134147A1 (ja) 固体撮像素子
TWI831995B (zh) 固體攝像元件及電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211109