WO2017014025A1 - 撮像素子、製造方法、半導体装置、および電子機器 - Google Patents

撮像素子、製造方法、半導体装置、および電子機器 Download PDF

Info

Publication number
WO2017014025A1
WO2017014025A1 PCT/JP2016/069595 JP2016069595W WO2017014025A1 WO 2017014025 A1 WO2017014025 A1 WO 2017014025A1 JP 2016069595 W JP2016069595 W JP 2016069595W WO 2017014025 A1 WO2017014025 A1 WO 2017014025A1
Authority
WO
WIPO (PCT)
Prior art keywords
diffusion layer
photoelectric conversion
conversion unit
floating diffusion
pixel
Prior art date
Application number
PCT/JP2016/069595
Other languages
English (en)
French (fr)
Inventor
中村　良助
史彦 古閑
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US15/742,248 priority Critical patent/US10805562B2/en
Priority to CN201680040918.6A priority patent/CN107851649B/zh
Priority to JP2017529529A priority patent/JPWO2017014025A1/ja
Publication of WO2017014025A1 publication Critical patent/WO2017014025A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/17—Colour separation based on photon absorption depth, e.g. full colour resolution obtained simultaneously at each pixel location
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
    • H04N23/843—Demosaicing, e.g. interpolating colour pixel values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements

Definitions

  • the present disclosure relates to an imaging device, a manufacturing method, a semiconductor device, and an electronic device, and more particularly, to an imaging device, a manufacturing method, a semiconductor device, and an electronic device that can improve image quality.
  • CMOS image sensor CMOS solid-state imaging device
  • CMOS image sensor Complementary Metal Oxide Semiconductor
  • the CMOS image sensor In the CMOS image sensor, an active structure having an amplification function for each pixel can be easily manufactured by a miniaturization technique associated with the CMOS process.
  • the CMOS image sensor includes a peripheral circuit unit such as a drive circuit that drives the pixel array unit and a signal processing circuit that processes a signal output from each pixel of the pixel array unit in the same chip (substrate) as the pixel array unit. It has the feature that it can be integrated on top. For this reason, CMOS image sensors have attracted attention, and more research and development has been conducted on CMOS.
  • a charge is accumulated in a PD (photodiode), and a transfer transistor is used to form a floating diffusion layer having a predetermined charge accumulation amount.
  • a structure is employed in which charges are transferred to and read out from an FD (Floating : Diffusion) portion.
  • Patent Document 1 and Patent Document 2 and the fourth embodiment of Patent Document 3 a photoelectric conversion unit of a CMOS image sensor is disposed on a semiconductor substrate, and a photoelectric conversion signal is transmitted to the semiconductor substrate.
  • a structure for accumulating in is proposed.
  • defect sources such as metal impurities sometimes gather in the high-concentration impurity diffusion layer constituting the FD portion that accumulates charges in the manufacturing process. For this reason, noise may occur in the FD section, and the imaging characteristics such as white spots, white scratches, and black spots appear in the image captured by the CMOS image sensor, and there is a concern that the image quality may be degraded. Is done.
  • the present disclosure has been made in view of such a situation, and is intended to further improve the image quality.
  • An imaging device includes a photoelectric conversion unit that receives light and performs photoelectric conversion, a floating diffusion layer that accumulates charges generated in the photoelectric conversion unit, and a diffusion layer that serves as a source or drain of a transistor.
  • the floating diffusion layer is formed to have a lower impurity concentration than the diffusion layer.
  • a manufacturing method includes a photoelectric conversion unit that receives light and performs photoelectric conversion, a floating diffusion layer that accumulates charges generated in the photoelectric conversion unit, and a diffusion layer that serves as a source or drain of a transistor.
  • a method of manufacturing an imaging device comprising: a step of forming the floating diffusion layer and a step of forming the diffusion layer are provided separately, and the floating diffusion layer has a lower impurity concentration than the diffusion layer. It is formed to become.
  • a semiconductor device includes a floating diffusion layer that accumulates charges and a diffusion layer that serves as a source or drain of a transistor, and the floating diffusion layer has a lower impurity concentration than the diffusion layer. Formed as follows.
  • An electronic device includes a photoelectric conversion unit that receives light and performs photoelectric conversion, a floating diffusion layer that accumulates charges generated in the photoelectric conversion unit, and a diffusion layer that serves as a source or drain of a transistor.
  • the floating diffusion layer includes an image sensor formed to have a lower impurity concentration than the diffusion layer.
  • a floating diffusion layer that accumulates charges and a diffusion layer that serves as a source or drain of a transistor are formed such that the floating diffusion layer has a lower impurity concentration than the diffusion layer. Is done.
  • the image quality can be further improved.
  • FIG. 1 is a block diagram illustrating a configuration example of an embodiment of an image sensor to which the present technology is applied.
  • the image sensor 11 includes a pixel region 12, a vertical drive circuit 13, a column signal processing circuit 14, a horizontal drive circuit 15, an output circuit 16, and a control circuit 17.
  • the pixel region 12 is a light receiving surface that receives light collected by an optical system (not shown).
  • a plurality of pixels 21 are arranged in a matrix in the pixel region 12, and each pixel 21 is connected to the vertical drive circuit 13 for each row via a horizontal signal line 22, and the vertical signal line 23 is connected to the pixel region 12.
  • the plurality of pixels 21 each output a pixel signal at a level corresponding to the amount of received light, and an image of the subject that forms an image in the pixel region 12 is constructed from these pixel signals.
  • the vertical drive circuit 13 sequentially outputs a drive signal for driving (transferring, selecting, resetting, etc.) each pixel 21 for each row of the plurality of pixels 21 arranged in the pixel region 12 and the horizontal signal line 22. To the pixel 21.
  • the column signal processing circuit 14 performs CDS (Correlated Double Sampling) processing on the pixel signal output from the plurality of pixels 21 via the vertical signal line 23, thereby performing AD (Analog) of the pixel signal. to Digital) Performs conversion and removes reset noise.
  • CDS Correlated Double Sampling
  • AD Analog
  • the horizontal driving circuit 15 sequentially outputs a driving signal for outputting a pixel signal from the column signal processing circuit 14 to the data output signal line 24 for each column of the plurality of pixels 21 arranged in the pixel region 12. 14.
  • the output circuit 16 amplifies the pixel signal supplied from the column signal processing circuit 14 via the data output signal line 24 at a timing according to the drive signal of the horizontal drive circuit 15 to a predetermined level and outputs it.
  • the control circuit 17 controls driving of each block by generating and supplying a clock signal according to the driving cycle of each block constituting the image sensor 11.
  • the image sensor 11 is configured in this way, and pixel signals corresponding to the amount of light received by the pixels 21 are sequentially output to a signal processing circuit (not shown) in the subsequent stage.
  • the imaging element 11 can employ a back-illuminated structure in which light is irradiated on the back surface facing the opposite side to the surface of the semiconductor substrate on which the PD of the pixel 21 is formed.
  • FIG. 2 is a diagram illustrating a first configuration example of the pixel 21.
  • a wiring layer 34 is stacked on the front surface (surface facing the lower side in FIG. 2) of the semiconductor substrate 33 on which the red PD 31 and the blue PD 32 are formed. 2, the insulating film 35, the lower electrode 36, the green photoelectric conversion film 37, the upper electrode 38, and the on-chip lens 39 are laminated.
  • the red PD 31 is a photoelectric conversion unit made of a PN junction of an N-type diffusion layer and a P-type diffusion layer formed in a relatively deep region with respect to the back surface of the semiconductor substrate 33, and stores red light by photoelectric conversion.
  • the blue PD 32 is a photoelectric conversion unit composed of a PN junction of an N-type diffusion layer and a P-type diffusion layer formed in a relatively shallow region with respect to the back surface of the semiconductor substrate 33, and accumulates the blue light by photoelectric conversion. To do.
  • the semiconductor substrate 33 is, for example, a plate-like wafer obtained by thinly slicing single crystal silicon. As will be described later, a plurality of N-type diffusion layers are formed on the surface of the semiconductor substrate 33. These N-type diffusion layers are used as sources or drains, and a current flows according to a voltage applied to the gate electrode. A plurality of transistors are formed to control the above.
  • a plurality of wirings for transmitting a drive signal for driving the pixel 21, a pixel signal output from the pixel 21, and the like are formed in layers via an interlayer insulating film.
  • the insulating film 35 insulates the back surface of the semiconductor substrate 33.
  • the lower electrodes 36 and 38 are made of a transparent material having conductivity, and are stacked so as to sandwich the green photoelectric conversion film 37.
  • the green photoelectric conversion film 37 is formed of an organic material that absorbs green light to perform photoelectric conversion and transmits light other than green light.
  • the electric charges generated in the green photoelectric conversion film 37 are sequentially taken out through the contact electrode 41 connected to the lower electrode 36, and the contact electrode 41 is insulated by the insulating film 42 in a portion penetrating the semiconductor substrate 33. ing.
  • the on-chip lens 39 condenses the light irradiated on the pixels 21.
  • the pixel 21 configured in this way has a vertical spectral structure in which the red PD 31, the blue PD 32, and the green photoelectric conversion film 37 are arranged in the vertical direction along the irradiation direction in which the pixel 21 is irradiated with light. ing. In one pixel 21, red, blue, and green light can be photoelectrically converted.
  • the imaging device 11 having such a structure using the pixels 21 having the vertical spectral structure has, for example, a color filter light as compared with a pixel array structure in which red, blue, and green color filters are arranged in a plane. Sensitivity deterioration due to absorption can be suppressed. Furthermore, since the configuration using the pixels 21 having the vertical spectral structure does not require an interpolation process, an effect of avoiding generation of false colors is expected.
  • the semiconductor substrate 33 (P-Well) is connected to a reference potential, N-type diffusion layers 51 to 59 are formed on the surface of the semiconductor substrate 33, and an insulating film is formed on the surface of the semiconductor substrate 33.
  • Gate electrodes 61 to 68 are formed through the gates.
  • a contact electrode 71 is connected to the N-type diffusion layer 51 at the interface between the semiconductor substrate 33 and the wiring layer 34, and the N-type diffusion layer 51 is connected via the contact electrode 71, the wiring 72, and the contact electrode 41. It is connected to the lower electrode 36. That is, the N-type diffusion layer 51 constitutes an FD unit 81 that accumulates charges generated in the green photoelectric conversion film 37.
  • the N-type diffusion layer 52 is connected to a reference potential (GND).
  • the N-type diffusion layers 51 and 52 together with the gate electrode 61 disposed therebetween constitute a reset transistor 82 that resets the FD portion 81. That is, the reset transistor 82 is driven according to the reset signal RST1 supplied from the vertical drive circuit 13, discharges the charge accumulated in the N-type diffusion layer 51 to the reference potential (GND), and resets the FD unit 81. .
  • the N-type diffusion layer 53 is connected to the drain power supply VDD, and the N-type diffusion layers 53 and 54 together with the gate electrode 62 disposed therebetween, amplifies the charge accumulated in the FD portion 81.
  • a transistor 83 is formed. That is, the gate electrode 62 is connected to the FD portion 81 via the contact electrode 73, the wiring 72, and the contact electrode 71, and a potential at a level corresponding to the charge accumulated in the FD portion 81 is set to the gate electrode 62. To be applied. Thereby, the electric charge accumulated in the FD unit 81 is amplified by the amplification transistor 83 and converted into a pixel signal.
  • the N-type diffusion layer 55 is connected to the vertical signal line 23, and the N-type diffusion layers 54 and 55 together with the gate electrode 63 disposed between them, the pixel 21 that has become the timing for outputting a pixel signal.
  • a selection transistor 84 to be selected is configured. That is, the selection transistor 84 is driven according to the selection signal SEL 1 supplied from the vertical drive circuit 13 and connects the amplification transistor 83 to the vertical signal line 23.
  • the N-type diffusion layer 56 constitutes an FD unit 85 that accumulates the charges generated in the red PD 31 and the blue PD 32, respectively.
  • the N-type diffusion layer 56 together with the gate electrode 64 disposed between the part of the blue PD 32 extending to the surface of the semiconductor substrate 33, and the transfer transistor 86 that transfers the charge generated in the blue PD 32 to the FD unit 85.
  • the transfer transistor 86 is driven according to the transfer signal TGB supplied from the vertical drive circuit 13 and transfers the electric charge accumulated in the blue PD 32 to the FD unit 85.
  • the N-type diffusion layer 56 is a transfer transistor that transfers the charge generated in the red PD 31 to the FD unit 85 together with the gate electrode 65 disposed between the red PD 31 extending to the surface of the semiconductor substrate 33.
  • 87 is configured. That is, the transfer transistor 87 is driven in accordance with the transfer signal TGR supplied from the vertical drive circuit 13 and transfers the charge accumulated in the red PD 31 to the FD unit 85.
  • the N-type diffusion layer 56 constituting the FD portion 85 is connected to the gate electrode 66 disposed between the N-type diffusion layers 57 and 58 via the contact electrode 74, the wiring 75, and the contact electrode 76. Yes.
  • the N-type diffusion layer 59 is connected to the drain power supply VDD, and together with the N-type diffusion layer 56 and the gate electrode 68, configures a reset transistor 90 that resets the FD portion 85. That is, the reset transistor 90 is driven according to the reset signal RST2 supplied from the vertical drive circuit 13, discharges the charge accumulated in the N-type diffusion layer 56 to the drain power supply VDD, and resets the FD unit 85.
  • the impurity concentration of the N-type diffusion layer 51 that accumulates the charges generated in the green photoelectric conversion film 37 among the N-type diffusion layers 51 to 59 provided on the surface of the semiconductor substrate 33 is other than
  • the N-type diffusion layers 52 to 59 are formed at a lower concentration. In this way, by reducing the impurity concentration of the N-type diffusion layer 51, it is possible to suppress the collection of defect sources such as metal impurities contained in the semiconductor substrate 33 in the N-type diffusion layer 51, and imaging characteristics. Can be avoided.
  • the impurity concentration of the N-type diffusion layer 51 is preferably set to 1e18 to 1e20 / cm3
  • the impurity concentration of the N-type diffusion layers 52 to 59 is preferably set to 1e20 / cm3 or more.
  • the image pickup device 11 including such a pixel 21 does not generate white spots, white scratches, black spots, or the like in the picked-up image, and can improve the image quality as compared with the related art. In addition, an effect of improving the merchantability and the yield of the image sensor 11 is expected.
  • the pixel 21 has a structure in which the red PD 31 and the blue PD 32 capable of storing charges and the green photoelectric conversion film 37 from which charges are sequentially extracted and stored in the FD portion 81 are mixed in the same semiconductor substrate 33. .
  • the impurity concentration of the FD unit 81 that accumulates the charges of the green photoelectric conversion film 37 is set to be relatively lower than that of the FD unit 85 to which charges generated in the red PD 31 and the blue PD 32 are transferred. It is preferable. Thereby, it is possible to suppress the collection of defect sources in the FD unit 81.
  • the charge accumulation time becomes long, so that the effect of suppressing the collection of defect sources in the FD portion 81 can be increased.
  • N-type and P-type impurities are ion-implanted into the semiconductor substrate 33 to form red PD 31 and blue PD 32, and an insulating film is formed on the surface of the semiconductor substrate 33.
  • Gate electrodes 61 to 68 are formed through these.
  • a resist 101 is formed on the surface of the semiconductor substrate 33, and an opening 102 is formed in a region where the N-type diffusion layer 51 is formed.
  • An N-type diffusion layer 51 is formed by ion-implanting N-type impurities through the opening 102.
  • the gate electrode 61 is used together with the opening 102 as a part of a pattern that defines a region for forming the N-type diffusion layer 51.
  • the resist 101 is removed from the surface of the semiconductor substrate 33.
  • a resist 103 is formed on the surface of the semiconductor substrate 33, and an opening 104 is formed in a region where the N-type diffusion layer 56 is formed. Then, N-type impurities are ion-implanted through the opening 104, whereby the N-type diffusion layer 56 is formed. At this time, the gate electrodes 64 and 65 are used together with the opening 104 as part of a pattern that defines a region for forming the N-type diffusion layer 56.
  • the resist 103 is removed from the surface of the semiconductor substrate 33.
  • a resist 105 is formed on the surface of the semiconductor substrate 33, and openings are formed in regions where the N-type diffusion layers 52 to 55 and the N-type diffusion layers 57 to 59 are formed. A portion 106 is formed. Then, N-type diffusion layers 52 to 55 and N-type diffusion layers 57 to 59 are formed by ion implantation of N-type impurities through the opening 104. At this time, the gate electrodes 61 to 63 and the gate electrodes 66 to 68 are used as part of a pattern that defines the regions for forming the N type diffusion layers 52 to 55 and the N type diffusion layers 57 to 59 together with the opening 106.
  • the resist 105 is removed from the surface of the semiconductor substrate 33.
  • the N-type diffusion layer 51, the N-type diffusion layer 56, the N-type diffusion layers 52 to 55, and the N-type diffusion layers 57 to 59 are formed in different steps. Is done. Therefore, the impurity concentration when forming the N-type diffusion layer 51 is lower than the impurity concentration when forming the N-type diffusion layer 56, and the N-type diffusion layers 52 to 55 and the N-type diffusion layers 57 to 59.
  • the image sensor 11 having the pixel 21 as described with reference to FIG. 2 can be manufactured.
  • the impurity concentration of the N-type diffusion layer 56 is set to a concentration different from that of the N-type diffusion layers 52 to 55 and the N-type diffusion layers 57 to 59, for example, the N-type diffusion layers 52 to 55 and The concentration can be set lower than that of the N-type diffusion layers 57 to 59.
  • FIG. 10 shows an enlarged view of the junction between the N-type diffusion layer 51 and the contact electrode 71 in the FD portion 81 of the pixel 21.
  • the contact electrode 71 is formed at the interface between the semiconductor substrate 33 and the wiring layer 34 in the N-type diffusion layer 51 constituting the FD portion 81 that accumulates the charge generated in the green photoelectric conversion film 37. It is connected.
  • the pixel 21 may adopt a configuration in which the contact electrode 71 is directly connected to the N-type diffusion layer 51.
  • the N-type diffusion layer is interposed via an insulator 110.
  • a configuration in which the contact electrode 71 is connected to 51 can be employed.
  • the insulator 110 is laminated on the N-type diffusion layer 51 by a PVD (Physical Vapor Deposition) method in which a thin film is deposited on the surface of the semiconductor substrate 33.
  • PVD Physical Vapor Deposition
  • a material such as SrTiO3, ZrO2, TiO2, La2O3, Y2O3, HfO2, Ta2O3, HFSiO4, and Al2O3 may be used. it can.
  • FIG. 11A shows a band diagram in a configuration in which the contact electrode 71 is directly connected to the N-type diffusion layer 51.
  • FIG. 11B shows a band diagram in a configuration in which the contact electrode 71 is connected to the N-type diffusion layer 51 through the insulator 110.
  • the contact electrode 71 and the N-type diffusion layer 51 become a Schottky junction, and there is a Schottky barrier as shown in FIG. As a result, an increase in contact resistance becomes apparent.
  • the exchange between the N-type diffusion layer 51 and the contact electrode 71 causes the insulator 110 to be exchanged. It will be controlled by the tunneling current. As a result, the depletion layer region of the N-type diffusion layer 51 is reduced, the Schottky barrier is also reduced, and the resistance value is lowered.
  • the pixel 21 can avoid the Schottky junction by providing the insulator 110. Therefore, in the pixel 21, the impurity concentration of the N-type diffusion layer 51 of the FD portion 81 that accumulates the charges generated in the green photoelectric conversion film 37 can be set lower than that in the structure in which the insulator 110 is not provided. . Specifically, the impurity concentration of the FD portion 81 can be set to about 1e17 to 1e19 / cm 3.
  • FIG. 12 is a diagram illustrating a second configuration example of the pixel 21.
  • the wiring layer 34 is laminated on the front surface of the semiconductor substrate 33, and the insulating film 35, the lower electrode 36, the green photoelectric conversion film 37, the upper electrode 38, and the on-chip lens 39 are formed on the back surface of the semiconductor substrate 33.
  • the pixel 21 in the sensor chip 111 in which is stacked is shown.
  • FIG. 12 shows a pixel 21 ⁇ / b> A of a stacked imaging device having a configuration in which a logic chip 112 is mechanically and electrically bonded to the surface of the sensor chip 111.
  • the configuration of the pixel 21A in the sensor chip 111 is the same as that of the pixel 21 in FIG.
  • the logic chip 112 is configured by stacking a wiring layer 114 on a semiconductor substrate 113, and a plurality of transistors having various functions are formed on the surface of the semiconductor substrate 113 (the surface facing the upper side in FIG. 12). Has been.
  • the logic chip 112 can perform various arithmetic processes such as drive control for the sensor chip 111 and image processing for pixel signals output from the sensor chip 111.
  • N-type diffusion layers 121 to 129 are formed on the surface of the semiconductor substrate 113, and gate electrodes 131 to 135 are formed on the surface of the semiconductor substrate 113 via an insulating film.
  • the N-type diffusion layers 121 and 122 constitute a transistor 141 together with the gate electrode 131 disposed therebetween, and the N-type diffusion layers 123 and 124 together with the gate electrode 132 disposed therebetween constitute a transistor 142.
  • transistors 143 to 145 are formed by N-type diffusion layers 125 to 129 and gate electrodes 133 to 135.
  • the N-type diffusion layer 55 is connected to the electrode pad 151
  • the N-type diffusion layer 125 is connected to the electrode pad 152
  • the N-type diffusion layer 55 and N are connected via the electrode pads 151 and 152.
  • a mold diffusion layer 125 is connected.
  • the impurity concentration of the N-type diffusion layer 51 is lower than the impurity concentration of the N-type diffusion layers 121 to 129 provided in the logic chip 112, as in the pixel 21 of FIG. 2.
  • the impurity concentration of the N-type diffusion layer 51 is lower than the impurity concentration of the N-type diffusion layers 121 to 129 provided in the logic chip 112, as in the pixel 21 of FIG. 2.
  • the image pickup device 11 including the pixel 21A does not generate white spots, white scratches, black spots, or the like in the picked-up image, and can improve the image quality as compared with the related art.
  • FIG. 13 is a diagram illustrating a third configuration example of the pixel 21.
  • the pixel 21 having the vertical spectral structure in which the red PD 31, the blue PD 32, and the green photoelectric conversion film 37 are arranged in the vertical direction is shown.
  • the pixel 21 ⁇ / b> B in FIG. 13 has a configuration including a PD 162 that photoelectrically converts light of one color transmitted through the color filter 161.
  • the wiring layer 34 is laminated on the surface of the semiconductor substrate 33 on which the PD 162 is formed (the surface facing the lower side in FIG. 13), and on the back surface (the surface facing the upper side in FIG. 2) of the semiconductor substrate 33.
  • the insulating film 35, the color filter 161, and the on-chip lens 39 are stacked.
  • the color filter 161 transmits light in a predetermined wavelength region, for example, light of any one color of red, blue, or green, among the light collected by the on-chip lens 39.
  • the PD 162 is a photoelectric conversion unit made of a PN junction of an N-type diffusion layer and a P-type diffusion layer formed on the semiconductor substrate 33, and accumulates the light of the color transmitted through the color filter 161 by photoelectric conversion.
  • N-type diffusion layers 171 to 174 are formed on the surface of the semiconductor substrate 33, and gate electrodes 181 to 184 are formed on the surface of the semiconductor substrate 33 via an insulating film.
  • the N-type diffusion layer 171 constitutes the FD unit 191 that accumulates the charges generated in the PD 162.
  • the N-type diffusion layer 171 constitutes a transfer transistor 192 that transfers charges generated in the PD 162 to the FD unit 191 together with the gate electrode 181 disposed between the PD 162 extending to the surface of the semiconductor substrate 33. To do. That is, the transfer transistor 192 is driven according to the transfer signal TRG supplied from the vertical drive circuit 13 and transfers the charge accumulated in the PD 162 to the FD unit 191.
  • the N-type diffusion layers 171 and 172 constitute a reset transistor 193 together with the gate electrode 182 disposed therebetween, and the N-type diffusion layers 172 and 173 are amplified together with the gate electrode 183 disposed therebetween.
  • a transistor 194 is formed. As shown in the figure, the gate electrode 183 of the amplification transistor 194 is connected to the FD portion 191.
  • the N-type diffusion layers 173 and 174 form a selection transistor 195 together with the gate electrode 184 disposed therebetween.
  • the impurity concentration of the N-type diffusion layer 171 is relatively lower than the impurity concentrations of the other N-type diffusion layers 172 to 174, as in the pixel 21 of FIG. 2. Is set. Specifically, the impurity concentration of the N-type diffusion layer 171 is preferably set to 1e18 to 1e20 / cm3, and the impurity concentration of the N-type diffusion layers 172 to 174 is preferably set to 1e20 / cm3 or more.
  • the present technology can be applied to a semiconductor device other than the image sensor 11. That is, if the semiconductor device includes an FD portion that accumulates electric charges and a diffusion layer that becomes a source or drain of a transistor, the present technology is applied to reduce the impurity concentration of the FD portion to a relatively low concentration. It is possible to suppress the collection of defect sources in the FD portion.
  • the image sensor 11 having the pixel 21 of each embodiment as described above is, for example, an imaging system such as a digital still camera or a digital video camera, a mobile phone having an imaging function, or another having an imaging function.
  • the present invention can be applied to various electronic devices such as these devices.
  • FIG. 14 is a block diagram illustrating a configuration example of an imaging device mounted on an electronic device.
  • the imaging apparatus 201 includes an optical system 202, an imaging element 203, a signal processing circuit 204, a monitor 205, and a memory 206, and can capture still images and moving images.
  • the optical system 202 includes one or more lenses, guides image light (incident light) from a subject to the image sensor 203, and forms an image on a light receiving surface (sensor unit) of the image sensor 203.
  • the image sensor 11 As the image sensor 203, the image sensor 11 having the pixel 21 of each embodiment described above is applied. In the image sensor 203, electrons are accumulated for a certain period according to the image formed on the light receiving surface via the optical system 202. Then, a signal corresponding to the electrons accumulated in the image sensor 203 is supplied to the signal processing circuit 204.
  • the signal processing circuit 204 performs various signal processing on the pixel signal output from the image sensor 203.
  • An image (image data) obtained by performing signal processing by the signal processing circuit 204 is supplied to the monitor 205 and displayed, or supplied to the memory 206 and stored (recorded).
  • an image with better image quality can be taken by applying the imaging element 11 having the pixel 21 of each of the above-described embodiments.
  • FIG. 15 is a diagram illustrating a usage example in which the above-described image sensor (imaging device 11) is used.
  • the image sensor described above can be used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-ray as follows.
  • Devices for taking images for viewing such as digital cameras and mobile devices with camera functions
  • Devices used for traffic such as in-vehicle sensors that capture the back, surroundings, and interiors of vehicles, surveillance cameras that monitor traveling vehicles and roads, and ranging sensors that measure distances between vehicles, etc.
  • Equipment used for home appliances such as TVs, refrigerators, air conditioners, etc. to take pictures and operate the equipment according to the gestures ⁇ Endoscopes, equipment that performs blood vessel photography by receiving infrared light, etc.
  • Equipment used for medical and health care ⁇ Security equipment such as security surveillance cameras and personal authentication cameras ⁇ Skin measuring instrument for photographing skin and scalp photography Such as a microscope to do beauty Equipment used for sports-Equipment used for sports such as action cameras and wearable cameras for sports applications-Used for agriculture such as cameras for monitoring the condition of fields and crops apparatus
  • this technique can also take the following structures.
  • a photoelectric conversion unit that receives light and performs photoelectric conversion;
  • a floating diffusion layer for accumulating charges generated in the photoelectric conversion unit;
  • a diffusion layer to be a source or drain of a transistor,
  • a first photoelectric conversion unit capable of storing charges generated by photoelectric conversion, and a second photoelectric conversion unit in which charges generated by photoelectric conversion are sequentially taken out and stored in the floating diffusion layer, are provided in one pixel,
  • a first floating diffusion layer to which charges generated in the first photoelectric conversion unit are transferred, and a second floating diffusion layer for storing charges generated in the second photoelectric conversion unit are provided,
  • it In order to take out the electric charge from the second photoelectric conversion unit, it further has a contact electrode connected to the floating diffusion layer, The imaging device according to any one of (2) to (4), wherein an insulator is disposed between the contact electrode and a semiconductor substrate on which the floating diffusion layer is formed.
  • a sensor chip on which the photoelectric conversion unit is formed and a logic chip that performs predetermined arithmetic processing are stacked,
  • the floating diffusion layer is formed so as to have an impurity concentration lower than that of a diffusion layer serving as a source or drain of a transistor formed in the logic chip.
  • a method for manufacturing an imaging device comprising: a photoelectric conversion unit that receives light and performs photoelectric conversion; a floating diffusion layer that accumulates charges generated in the photoelectric conversion unit; and a diffusion layer that serves as a source or drain of a transistor, Forming the floating diffusion layer; And forming the diffusion layer separately,
  • the floating diffusion layer is formed so as to have a lower impurity concentration than the diffusion layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本開示は、より画質の向上を図ることができるようにする撮像素子、製造方法、半導体装置、および電子機器に関する。 撮像素子は、光を受光して光電変換する光電変換部と、光電変換部で発生した電荷を蓄積する浮遊拡散層と、トランジスタのソースまたはドレインとなる拡散層とを備える。そして、浮遊拡散層は、拡散層よりも低濃度の不純物濃度となるように形成される。また、光電変換部として、光電変換により発生した電荷を蓄積可能な第１の光電変換部と、光電変換により発生した電荷が順次取り出されて浮遊拡散層に蓄積される第２の光電変換部との両方が１画素に設けられ、第１の光電変換部および第２の光電変換部は、光が照射される方向に沿った縦方向に並んで配置される。本技術は、例えば、裏面照射型のCMOSイメージセンサに適用できる。

Description

撮像素子、製造方法、半導体装置、および電子機器
　本開示は、撮像素子、製造方法、半導体装置、および電子機器に関し、特に、より画質の向上を図ることができるようにした撮像素子、製造方法、半導体装置、および電子機器に関する。
　従来、固体撮像装置として、CMOS（Complementary Metal Oxide Semiconductor）集積回路と同様のプロセスで製造できるCMOS型固体撮像装置（以下、CMOSイメージセンサと記す）が知られている。
　CMOSイメージセンサにおいては、CMOSプロセスに付随した微細化技術により、画素毎に増幅機能を持つアクティブ型の構造を容易に製作することができる。また、CMOSイメージセンサは、画素アレイ部を駆動する駆動回路や、画素アレイ部の各画素から出力される信号を処理する信号処理回路などの周辺回路部を、画素アレイ部と同一チップ（基板）上に集積することができるという特長を備えている。このため、CMOSイメージセンサが注目され、CMOSに関してより多くの研究・開発がなされている。
　また、一般的に、CMOSイメージセンサの電荷蓄積、読み出し方法として、ＰＤ（photodiode：フォトダイオード）に電荷を蓄積し、転送トランジスタを用いて、所定の電荷蓄積量を有する浮遊拡散層により構成されるＦＤ（Floating Diffusion：フローティングディフュージョン）部へ電荷を移し、読み出す構造が採用されている。
　近年、特許文献１および特許文献２、並びに、特許文献３の第４の実施形態に開示されているように、CMOSイメージセンサの光電変換部を半導体基板上部に配置し、光電変換信号を半導体基板に蓄積する構造が提案されている。
特開２００７－３２９１６１号公報 特開２０１０－２７８０８６号公報 特開２０１１－１３８９２７号公報
　ところで、CMOSイメージセンサでは、電荷を蓄積するＦＤ部を構成する高濃度不純物拡散層に、製造プロセスにおいて、金属不純物などの欠陥源が集まることがあった。そのため、ＦＤ部においてノイズが発生することがあり、CMOSイメージセンサにより撮像される画像に、白点や白傷、黒点などが表れるという撮像特性の悪化が生じ、これにより画質が低下することが懸念される。
　本開示は、このような状況に鑑みてなされたものであり、より画質の向上を図ることができるようにするものである。
　本開示の一側面の撮像素子は、光を受光して光電変換する光電変換部と、前記光電変換部で発生した電荷を蓄積する浮遊拡散層と、トランジスタのソースまたはドレインとなる拡散層とを備え、前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される。
　本開示の一側面の製造方法は、光を受光して光電変換する光電変換部と、前記光電変換部で発生した電荷を蓄積する浮遊拡散層と、トランジスタのソースまたはドレインとなる拡散層とを備える撮像素子の製造方法であって、前記浮遊拡散層を形成する工程と、前記拡散層を形成する工程とが個別に設けられ、前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される。
　本開示の一側面の半導体装置は、電荷を蓄積する浮遊拡散層と、トランジスタのソースまたはドレインとなる拡散層とを備え、前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される。
　本開示の一側面の電子機器は、光を受光して光電変換する光電変換部と、前記光電変換部で発生した電荷を蓄積する浮遊拡散層と、トランジスタのソースまたはドレインとなる拡散層とを備え、前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される撮像素子を備える。
　本開示の一側面においては、電荷を蓄積する浮遊拡散層と、トランジスタのソースまたはドレインとなる拡散層とについて、前記浮遊拡散層が、前記拡散層よりも低濃度の不純物濃度となるように形成される。
　本開示の一側面によれば、より画質の向上を図ることができる。
本技術を適用した撮像素子の一実施の形態の構成例を示すブロック図である。 画素の第１の構成例を示す図である。 第１の工程を説明する図である。 第２の工程を説明する図である。 第３の工程を説明する図である。 第４の工程を説明する図である。 第５の工程を説明する図である。 第６の工程を説明する図である。 第７の工程を説明する図である。 画素の変形例について説明する図である。 ショットキー接合の回避について説明する図である。 画素の第２の構成例を示す図である。 画素の第３の構成例を示す図である。 イメージセンサを使用する使用例を示す図である。 本技術を適用した電子機器の一実施の形態の構成例を示すブロック図である。
　以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
　＜撮像素子の構成例＞
　図１は、本技術を適用した撮像素子の一実施の形態の構成例を示すブロック図である。
　図１に示すように、撮像素子１１は、画素領域１２、垂直駆動回路１３、カラム信号処理回路１４、水平駆動回路１５、出力回路１６、および制御回路１７を備えて構成される。
　画素領域１２は、図示しない光学系により集光される光を受光する受光面である。画素領域１２には、複数の画素２１が行列状に配置されており、それぞれの画素２１は、水平信号線２２を介して行ごとに垂直駆動回路１３に接続されるとともに、垂直信号線２３を介して列ごとにカラム信号処理回路１４に接続される。複数の画素２１は、それぞれ受光する光の光量に応じたレベルの画素信号を出力し、それらの画素信号から、画素領域１２に結像する被写体の画像が構築される。
　垂直駆動回路１３は、画素領域１２に配置される複数の画素２１の行ごとに順次、それぞれの画素２１を駆動（転送や、選択、リセットなど）するための駆動信号を、水平信号線２２を介して画素２１に供給する。
　カラム信号処理回路１４は、複数の画素２１から垂直信号線２３を介して出力される画素信号に対してCDS(Correlated Double Sampling：相関２重サンプリング)処理を施すことにより、画素信号のＡＤ（Analog to Digital）変換を行うとともにリセットノイズを除去する。
　水平駆動回路１５は、画素領域１２に配置される複数の画素２１の列ごとに順次、カラム信号処理回路１４から画素信号をデータ出力信号線２４に出力させるための駆動信号を、カラム信号処理回路１４に供給する。
　出力回路１６は、水平駆動回路１５の駆動信号に従ったタイミングでカラム信号処理回路１４からデータ出力信号線２４を介して供給される画素信号を、所定のレベルまで増幅して出力する。
　制御回路１７は、撮像素子１１を構成する各ブロックの駆動周期に従ったクロック信号を生成して供給することで、それらの各ブロックの駆動を制御する。
　このように撮像素子１１は構成されており、画素２１が受光した光の光量に応じた画素信号が、順次、後段の図示しない信号処理回路に出力される。また、撮像素子１１は、例えば、画素２１のＰＤが形成される半導体基板の表面に対して反対側を向く裏面に光が照射される裏面照射型の構造を採用することができる。
　＜画素の第１の構成例＞
　次に、図２は、画素２１の第１の構成例を示す図である。
　図２に示すように、画素２１は、赤色ＰＤ３１および青色ＰＤ３２が形成される半導体基板３３の表面（図２の下側を向く面）に配線層３４が積層され、半導体基板３３の裏面（図２の上側を向く面）に、絶縁膜３５、下部電極３６、緑色光電変換膜３７、上部電極３８、およびオンチップレンズ３９が積層されて構成される。
　赤色ＰＤ３１は、半導体基板３３の裏面に対して比較的に深い領域に形成されるＮ型拡散層およびＰ型拡散層のＰＮ接合からなる光電変換部であり、赤色の光を光電変換して蓄積する。青色ＰＤ３２は、半導体基板３３の裏面に対して比較的に浅い領域に形成されるＮ型拡散層およびＰ型拡散層のＰＮ接合からなる光電変換部であり、青色の光を光電変換して蓄積する。
　半導体基板３３は、例えば、単結晶シリコンを薄くスライスした板状のウェハである。半導体基板３３の表面には、後述するように、複数のＮ型拡散層が形成されるとともに、それらのＮ型拡散層をソースまたはドレインとし、ゲート電極に印加される電圧に応じて電流の流れを制御する複数のトランジスタが形成される。
　配線層３４には、画素２１を駆動するための駆動信号や、画素２１から出力される画素信号などを伝送するための複数の配線が、層間絶縁膜を介して層状に形成される。
　絶縁膜３５は、半導体基板３３の裏面を絶縁する。
　下部電極３６および３８は、導電性を備える透明な材質により形成され、緑色光電変換膜３７を挟み込むように積層される。
　緑色光電変換膜３７は、緑色の光を吸収して光電変換するとともに、緑色以外の光を透過する有機材料により形成される。緑色光電変換膜３７で発生した電荷は、順次、下部電極３６に接続されているコンタクト電極４１を介して取り出され、コンタクト電極４１は、半導体基板３３を貫通する部分においては絶縁膜４２により絶縁されている。
　オンチップレンズ３９は、画素２１に照射される光を集光する。
　このように構成される画素２１は、赤色ＰＤ３１、青色ＰＤ３２、および緑色光電変換膜３７が、画素２１に光が照射する照射方向に沿った縦方向に並んで配置された縦方向分光構造となっている。そして、１つの画素２１において、赤色、青色、および緑色の光を光電変換することができる。
　このような縦方向分光構造の画素２１を用いる構造の撮像素子１１は、例えば、赤色、青色、および緑色のカラーフィルタが平面状に並べられた画素配列の構造と比較して、カラーフィルタの光吸収による感度低下を抑制することができる。さらに、縦方向分光構造の画素２１を用いる構成では、補間処理を必要としないため、偽色の発生を回避することができるという効果が期待される。
　ここで、半導体基板３３（P-Well）は基準電位に接続されており、半導体基板３３の表面にはＮ型拡散層５１乃至５９が形成されるとともに、半導体基板３３の表面に対して絶縁膜を介してゲート電極６１乃至６８が形成されている。
　Ｎ型拡散層５１には、半導体基板３３と配線層３４との界面においてコンタクト電極７１が接続されており、Ｎ型拡散層５１は、コンタクト電極７１、配線７２、およびコンタクト電極４１を介して、下部電極３６に接続されている。即ち、Ｎ型拡散層５１は、緑色光電変換膜３７で発生した電荷を蓄積するＦＤ部８１を構成する。
　Ｎ型拡散層５２は、基準電位（GND）に接続されている。
　そして、Ｎ型拡散層５１および５２は、それらの間に配置されるゲート電極６１とともに、ＦＤ部８１をリセットするリセットトランジスタ８２を構成する。即ち、リセットトランジスタ８２は、垂直駆動回路１３から供給されるリセット信号RST1に従って駆動し、Ｎ型拡散層５１に蓄積されている電荷を基準電位（GND）に排出して、ＦＤ部８１をリセットする。
　Ｎ型拡散層５３は、ドレイン電源VDDに接続されており、Ｎ型拡散層５３および５４は、それらの間に配置されるゲート電極６２とともに、ＦＤ部８１に蓄積されている電荷を増幅する増幅トランジスタ８３を構成する。即ち、ゲート電極６２は、コンタクト電極７３、配線７２、およびコンタクト電極７１を介してＦＤ部８１に接続されており、ＦＤ部８１に蓄積されている電荷に応じたレベルの電位が、ゲート電極６２に印加される。これにより、ＦＤ部８１に蓄積されている電荷が増幅トランジスタ８３により増幅され、画素信号に変換される。
　Ｎ型拡散層５５は、垂直信号線２３に接続されており、Ｎ型拡散層５４および５５は、それらの間に配置されるゲート電極６３とともに、画素信号を出力するタイミングとなった画素２１を選択する選択トランジスタ８４を構成する。即ち、選択トランジスタ８４は、垂直駆動回路１３から供給される選択信号SEL1に従って駆動し、増幅トランジスタ８３を垂直信号線２３に接続する。
　Ｎ型拡散層５６は、赤色ＰＤ３１および青色ＰＤ３２で発生した電荷を、それぞれ蓄積するＦＤ部８５を構成する。
　また、Ｎ型拡散層５６は、半導体基板３３の表面まで延在する青色ＰＤ３２の一部分との間に配置されるゲート電極６４とともに、青色ＰＤ３２で発生した電荷をＦＤ部８５に転送する転送トランジスタ８６を構成する。即ち、転送トランジスタ８６は、垂直駆動回路１３から供給される転送信号TGBに従って駆動し、青色ＰＤ３２に蓄積されている電荷をＦＤ部８５に転送する。
　同様に、Ｎ型拡散層５６は、半導体基板３３の表面まで延在する赤色ＰＤ３１の一部分との間に配置されるゲート電極６５とともに、赤色ＰＤ３１で発生した電荷をＦＤ部８５に転送する転送トランジスタ８７を構成する。即ち、転送トランジスタ８７は、垂直駆動回路１３から供給される転送信号TGRに従って駆動し、赤色ＰＤ３１に蓄積されている電荷をＦＤ部８５に転送する。
　そして、ＦＤ部８５を構成するＮ型拡散層５６は、コンタクト電極７４、配線７５、およびコンタクト電極７６を介して、Ｎ型拡散層５７および５８の間に配置されるゲート電極６６に接続されている。
　Ｎ型拡散層５７および５８は、それらの間に配置されるゲート電極６６とともに、ＦＤ部８５に蓄積されている電荷を増幅する増幅トランジスタ８８を構成する。即ち、増幅トランジスタ８８のゲート電極６６には、ＦＤ部８５に蓄積されている電荷に応じたレベルの電位が印加され、その電荷が増幅トランジスタ８８により増幅されて、画素信号に変換される。
　Ｎ型拡散層５９は、ドレイン電源VDDに接続されており、Ｎ型拡散層５６およびゲート電極６８とともに、ＦＤ部８５をリセットするリセットトランジスタ９０を構成する。即ち、リセットトランジスタ９０は、垂直駆動回路１３から供給されるリセット信号RST2に従って駆動し、Ｎ型拡散層５６に蓄積されている電荷をドレイン電源VDDに排出して、ＦＤ部８５をリセットする。
　このように、画素２１において、半導体基板３３の表面に設けられるＮ型拡散層５１乃至５９のうちの、緑色光電変換膜３７で発生した電荷を蓄積するＮ型拡散層５１の不純物濃度は、他のＮ型拡散層５２乃至５９よりも低濃度となるように形成される。このように、Ｎ型拡散層５１の不純物濃度を低濃度にすることで、半導体基板３３に含まれる金属不純物などの欠陥源がＮ型拡散層５１に集まることを抑制することができ、撮像特性の劣化を回避することができる。
　具体的には、Ｎ型拡散層５１の不純物濃度は、1e18～1e20/cm3に設定され、Ｎ型拡散層５２乃至５９の不純物濃度は、1e20/cm3以上に設定されることが好ましい。
　従って、このような画素２１を備える撮像素子１１は、撮像された画像に白点や白傷、黒点などが発生することがなく、従来よりも画質の向上を図ることができる。また、撮像素子１１の商品性の向上や歩留り向上の効果が期待される。
　また、画素２１は、電荷を蓄積可能な赤色ＰＤ３１および青色ＰＤ３２と、電荷が順次取り出されてＦＤ部８１に蓄積させる緑色光電変換膜３７とが同一の半導体基板３３に混在した構造となっている。このような構成において、赤色ＰＤ３１および青色ＰＤ３２で発生した電荷が転送されるＦＤ部８５よりも、緑色光電変換膜３７の電荷を蓄積するＦＤ部８１の不純物濃度を相対的に低濃度に設定することが好ましい。これにより、ＦＤ部８１に欠陥源が集まることを抑制することができる。特に、ＦＤ部８１に電荷を蓄積する構造においては、電荷の蓄積時間が長くなるため、ＦＤ部８１に欠陥源が集まることを抑制する効果を大きくすることができる。
　次に、図３乃至図９を参照して、画素２１を有する撮像素子１１の製造方法のうち、不純物濃度の異なるＮ型拡散層を形成する工程について説明する。
　まず、図３に示すように、第１の工程において、半導体基板３３に対してＮ型およびＰ型の不純物がイオン注入されて赤色ＰＤ３１および青色ＰＤ３２が形成され、半導体基板３３の表面に絶縁膜を介してゲート電極６１乃至６８が形成される。
　その後、図４に示すように、第２の工程において、半導体基板３３の表面にレジスト１０１が成膜され、Ｎ型拡散層５１が形成される領域に開口部１０２が形成される。そして、開口部１０２を介してＮ型の不純物がイオン注入されることによりＮ型拡散層５１が形成される。このとき、ゲート電極６１が、開口部１０２とともに、Ｎ型拡散層５１を形成する領域を規定するパターンの一部として利用される。
　そして、図５に示すように、第３の工程において、半導体基板３３の表面からレジスト１０１が除去される。
　次に、図６に示すように、第４の工程において、半導体基板３３の表面にレジスト１０３が成膜され、Ｎ型拡散層５６が形成される領域に開口部１０４が形成される。そして、開口部１０４を介してＮ型の不純物がイオン注入されることによりＮ型拡散層５６が形成される。このとき、ゲート電極６４および６５が、開口部１０４とともに、Ｎ型拡散層５６を形成する領域を規定するパターンの一部として利用される。
　そして、図７に示すように、第５の工程において、半導体基板３３の表面からレジスト１０３が除去される。
　その後、図８に示すように、第６の工程において、半導体基板３３の表面にレジスト１０５が成膜され、Ｎ型拡散層５２乃至５５およびＮ型拡散層５７乃至５９が形成される領域に開口部１０６が形成される。そして、開口部１０４を介してＮ型の不純物がイオン注入されることによりＮ型拡散層５２乃至５５およびＮ型拡散層５７乃至５９が形成される。このとき、ゲート電極６１乃至６３およびゲート電極６６乃至６８が、開口部１０６とともに、Ｎ型拡散層５２乃至５５およびＮ型拡散層５７乃至５９を形成する領域を規定するパターンの一部として利用される。
　その後、図９に示すように、第７の工程において、半導体基板３３の表面からレジスト１０５が除去される。
　以上のように、第１乃至第７の工程において、Ｎ型拡散層５１、Ｎ型拡散層５６、並びに、Ｎ型拡散層５２乃至５５およびＮ型拡散層５７乃至５９は、それぞれ異なる工程で形成される。従って、Ｎ型拡散層５１を形成するときの不純物濃度を、Ｎ型拡散層５６、並びに、Ｎ型拡散層５２乃至５５およびＮ型拡散層５７乃至５９を形成するときの不純物濃度よりも低濃度に設定することで、図２を参照して説明したような画素２１を有する撮像素子１１を製造することができる。
　なお、このような製造方法において、Ｎ型拡散層５６の不純物濃度も、Ｎ型拡散層５２乃至５５およびＮ型拡散層５７乃至５９とは異なる濃度に、例えば、Ｎ型拡散層５２乃至５５およびＮ型拡散層５７乃至５９よりも低濃度に設定することができる。
　＜画素の変形例＞
　次に、図１０を参照して、画素２１の変形例について説明する。
　図１０には、画素２１のＦＤ部８１におけるＮ型拡散層５１とコンタクト電極７１との接合部分が拡大して示されている。
　上述したように、画素２１では、緑色光電変換膜３７で発生した電荷を蓄積するＦＤ部８１を構成するＮ型拡散層５１には、半導体基板３３と配線層３４との界面においてコンタクト電極７１が接続されている。
　画素２１は、Ｎ型拡散層５１に対して直接的にコンタクト電極７１を接続させる構成を採用してもよいが、例えば、図１０に示すように、絶縁体１１０を介して、Ｎ型拡散層５１にコンタクト電極７１を接続させる構成を採用することができる。例えば、絶縁体１１０は、半導体基板３３の表面に薄膜を蒸着させるPVD（Physical Vapor Deposition）法によりＮ型拡散層５１に対して積層される。このようにＮ型拡散層５１とコンタクト電極７１との間に形成される絶縁体１１０としては、SrTiO3，ZrO2，TiO2，La2O3，Y2O3，HfO2，Ta2O3，HFSiO4，Al2O3などの材料を使用することができる。
　このような絶縁体１１０を設けることによって、画素２１では、Ｎ型拡散層５１とコンタクト電極７１とを接合する際に、ショットキー接合となることを回避することができる。
　図１１を参照して、ショットキー接合の回避について説明する。
　図１１のＡには、Ｎ型拡散層５１に対して直接的にコンタクト電極７１を接続させる構成におけるバンド図が示されている。図１１のＢには、絶縁体１１０を介してＮ型拡散層５１にコンタクト電極７１を接続させる構成におけるバンド図が示されている。
　例えば、ＦＤ部８１のＮ型拡散層５１の低濃度化を進めると、コンタクト電極７１とＮ型拡散層５１とがショットキー接合となり、図１１のＡに示すように、ショットキー障壁が存在して、コンタクト抵抗の増加が顕在化してしまう。
　これに対し、図１１のＢに示すように、Ｎ型拡散層５１とコンタクト電極７１との間に絶縁体１１０を配置すると、Ｎ型拡散層５１とコンタクト電極７１とのやり取りは絶縁体１１０を介したトンネル電流で制御されることになる。これにより、Ｎ型拡散層５１の空乏層領域は減少して、ショットキー障壁も低減することになり、抵抗値が低下するようになる。
　このように絶縁体１１０を配置することによって、ＦＤ部８１のＮ型拡散層５１の更なる低濃度化を実現することができる。
　このように画素２１は、絶縁体１１０を設けることによってショットキー接合を回避することができる。従って、画素２１は、絶縁体１１０を設けない構造と比較して、緑色光電変換膜３７で発生した電荷を蓄積するＦＤ部８１のＮ型拡散層５１の不純物濃度をさらに低く設定することができる。具体的には、ＦＤ部８１の不純物濃度は、1e17～1e19/cm3程度に設定にすることが可能となる。
　＜画素の第２の構成例＞
　次に、図１２は、画素２１の第２の構成例を示す図である。
　図１２に示す画素２１Ａにおいて、図２の画素２１と共通する構成については同一の符号を付し、その詳細な説明は省略する。
　上述した図２には、半導体基板３３の表面に配線層３４が積層され、半導体基板３３の裏面に、絶縁膜３５、下部電極３６、緑色光電変換膜３７、上部電極３８、およびオンチップレンズ３９が積層されたセンサチップ１１１における画素２１が示されていた。これに対し、図１２には、このセンサチップ１１１の表面にロジックチップ１１２が機械的および電気的に貼り合わされた構成の積層型の撮像素子の画素２１Ａが示されている。なお、画素２１Ａのセンサチップ１１１における構成は、図２の画素２１と同一である。
　ロジックチップ１１２は、半導体基板１１３に対して配線層１１４が積層されて構成されており、半導体基板１１３の表面（図１２の上側を向く面）には、さまざまな機能を有する複数のトランジスタが形成されている。そして、ロジックチップ１１２は、センサチップ１１１に対する駆動制御や、センサチップ１１１から出力される画素信号に対する画像処理などの様々な演算処理を行うことができる。
　即ち、半導体基板１１３の表面には、Ｎ型拡散層１２１乃至１２９が形成されるとともに、半導体基板１１３の表面に対して絶縁膜を介してゲート電極１３１乃至１３５が形成されている。そして、Ｎ型拡散層１２１および１２２は、それらの間に配置されるゲート電極１３１とともにトランジスタ１４１を構成し、Ｎ型拡散層１２３および１２４は、それらの間に配置されるゲート電極１３２とともにトランジスタ１４２を構成する。以下、同様に、Ｎ型拡散層１２５乃至１２９およびゲート電極１３３乃至１３５により、トランジスタ１４３乃至１４５が形成される。
　また、画素２１Ａでは、電極パッド１５１および１５２を利用して電気的な接続が行われる。例えば、画素２１Ａにおいて、Ｎ型拡散層５５が電極パッド１５１に接続され、Ｎ型拡散層１２５が電極パッド１５２に接続されており、電極パッド１５１および１５２を介して、Ｎ型拡散層５５およびＮ型拡散層１２５が接続されている。
　このように構成される画素２１Ａにおいても、図２の画素２１と同様に、Ｎ型拡散層５１の不純物濃度は、ロジックチップ１１２に設けられるＮ型拡散層１２１乃至１２９の不純物濃度よりも低濃度に設定される。例えば、センサチップ１１１およびロジックチップ１１２を接合する際の熱処理において、半導体基板３３および半導体基板１１３の内部で欠陥が移動することが想定されるが、Ｎ型拡散層５１に欠陥が集まることを回避することができる。
　従って、画素２１Ａを備える撮像素子１１は、撮像された画像に白点や白傷、黒点などが発生することがなく、従来よりも画質の向上を図ることができる。
　＜画素の第３の構成例＞
　次に、図１３は、画素２１の第３の構成例を示す図である。
　図１３に示す画素２１Ｂにおいて、図２の画素２１と共通する構成については同一の符号を付し、その詳細な説明は省略する。
　上述した図２には、赤色ＰＤ３１、青色ＰＤ３２、および緑色光電変換膜３７が縦方向に並んで配置された縦方向分光構造の画素２１が示されていた。これに対し、図１３の画素２１Ｂは、カラーフィルタ１６１を透過した１色の光を光電変換するＰＤ１６２を有した構成となっている。
　即ち、画素２１Ｂは、ＰＤ１６２が形成される半導体基板３３の表面（図１３の下側を向く面）に配線層３４が積層され、半導体基板３３の裏面（図２の上側を向く面）に、絶縁膜３５、カラーフィルタ１６１、およびオンチップレンズ３９が積層されて構成される。
　カラーフィルタ１６１は、オンチップレンズ３９により集光される光のうち、所定の波長域の光、例えば、赤色、青色、または緑色のいずれか一色の光を透過する。
　ＰＤ１６２は、半導体基板３３に形成されるＮ型拡散層およびＰ型拡散層のＰＮ接合からなる光電変換部であり、カラーフィルタ１６１を透過した色の光を光電変換して蓄積する。
　また、半導体基板３３の表面にはＮ型拡散層１７１乃至１７４が形成されるとともに、半導体基板３３の表面に対して絶縁膜を介してゲート電極１８１乃至１８４が形成されている。
　例えば、Ｎ型拡散層１７１は、ＰＤ１６２で発生した電荷を蓄積するＦＤ部１９１を構成する。また、Ｎ型拡散層１７１は、半導体基板３３の表面まで延在するＰＤ１６２の一部分との間に配置されるゲート電極１８１とともに、ＰＤ１６２で発生した電荷をＦＤ部１９１に転送する転送トランジスタ１９２を構成する。即ち、転送トランジスタ１９２は、垂直駆動回路１３から供給される転送信号TRGに従って駆動し、ＰＤ１６２に蓄積されている電荷をＦＤ部１９１に転送する。
　また、Ｎ型拡散層１７１および１７２は、それらの間に配置されるゲート電極１８２とともにリセットトランジスタ１９３を構成し、Ｎ型拡散層１７２および１７３は、それらの間に配置されるゲート電極１８３とともに増幅トランジスタ１９４を構成する。図示するように、増幅トランジスタ１９４のゲート電極１８３がＦＤ部１９１に接続されている。また、Ｎ型拡散層１７３および１７４は、それらの間に配置されるゲート電極１８４とともに選択トランジスタ１９５を構成する。
　このように構成される画素２１Ｂにおいても、図２の画素２１と同様に、Ｎ型拡散層１７１の不純物濃度は、他のＮ型拡散層１７２乃至１７４の不純物濃度よりも相対的に低濃度に設定される。具体的には、Ｎ型拡散層１７１の不純物濃度は、1e18～1e20/cm3に設定され、Ｎ型拡散層１７２乃至１７４の不純物濃度は、1e20/cm3以上に設定されることが好ましい。
　これにより、画素２１Ｂにおいても、ＦＤ部１９１を構成するＮ型拡散層１７１に、半導体基板３３に含まれる金属不純物などの欠陥源が集まることを抑制することができ、撮像特性の劣化を回避することができる。
　なお、上述した実施の形態においては、本技術を、CMOSイメージセンサのような撮像素子１１に適用した例について説明したが、本技術は、撮像素子１１以外の半導体装置に適用することができる。即ち、電荷を蓄積するＦＤ部と、トランジスタのソースまたはドレインとなる拡散層とを備える半導体装置であれば、本技術を適用し、ＦＤ部の不純物濃度を相対的に低濃度にすることで、ＦＤ部に欠陥源が集まることを抑制することができる。
　＜電子機器の構成例＞
　なお、上述したような各実施の形態の画素２１を有する撮像素子１１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
　図１４は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
　図１４に示すように、撮像装置２０１は、光学系２０２、撮像素子２０３、信号処理回路２０４、モニタ２０５、およびメモリ２０６を備えて構成され、静止画像および動画像を撮像可能である。
　光学系２０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子２０３に導き、撮像素子２０３の受光面（センサ部）に結像させる。
　撮像素子２０３としては、上述した各実施の形態の画素２１を有する撮像素子１１が適用される。撮像素子２０３には、光学系２０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子２０３に蓄積された電子に応じた信号が信号処理回路２０４に供給される。
　信号処理回路２０４は、撮像素子２０３から出力された画素信号に対して各種の信号処理を施す。信号処理回路２０４が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０５に供給されて表示されたり、メモリ２０６に供給されて記憶（記録）されたりする。
　このように構成されている撮像装置２０１では、上述した各実施の形態の画素２１を有する撮像素子１１を適用することで、例えば、より良好な画質の画像を撮像することができる。
　＜イメージセンサの使用例＞
　図１５は、上述のイメージセンサ（撮像素子１１）を使用する使用例を示す図である。
　上述したイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
　・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
　・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
　・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
　・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
　・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
　・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
　・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
　・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
　なお、本技術は以下のような構成も取ることができる。
（１）
　光を受光して光電変換する光電変換部と、
　前記光電変換部で発生した電荷を蓄積する浮遊拡散層と、
　トランジスタのソースまたはドレインとなる拡散層と
　を備え、
　前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される
　撮像素子。
（２）
　前記光電変換部として、光電変換により発生した電荷を蓄積可能な第１の光電変換部と、光電変換により発生した電荷が順次取り出されて前記浮遊拡散層に蓄積される第２の光電変換部との両方が１画素に設けられ、
　前記第１の光電変換部および前記第２の光電変換部は、光が照射される方向に沿った縦方向に並んで配置される
　上記（１）に記載の撮像素子。
（３）
　前記第２の光電変換部で発生した電荷を蓄積する前記浮遊拡散層の不純物濃度が、前記拡散層の不純物濃度よりも低濃度に設定される
　上記（２）に記載の撮像素子。
（４）
　前記浮遊拡散層として、前記第１の光電変換部で発生した電荷が転送される第１の浮遊拡散層と、前記第２の光電変換部で発生した電荷を蓄積する第２の浮遊拡散層とがそれぞれ設けられ、
　前記第２の浮遊拡散層の不純物濃度が、前記第１の浮遊拡散層の不純物濃度よりも低濃度に設定される
　上記（２）または（３）までのいずれかに記載の撮像素子。
（５）
　前記第２の光電変換部から前記電荷を取り出すために、前記浮遊拡散層に接続されるコンタクト電極をさらに有し、
　前記コンタクト電極と、前記浮遊拡散層が形成される半導体基板との間に絶縁体が配置される
　上記（２）から（４）までのいずれかに記載の撮像素子。
（６）
　前記光電変換部が形成されるセンサチップと、所定の演算処理を行うロジックチップとが積層されて構成され、
　前記浮遊拡散層は、前記ロジックチップに形成されるトランジスタのソースまたはドレインとなる拡散層よりも低濃度の不純物濃度となるように形成される
　上記（１）から（５）までのいずれかに記載の撮像素子。
（７）
　光を受光して光電変換する光電変換部と、前記光電変換部で発生した電荷を蓄積する浮遊拡散層と、トランジスタのソースまたはドレインとなる拡散層とを備える撮像素子の製造方法であって、
　　前記浮遊拡散層を形成する工程と、
　　前記拡散層を形成する工程と
　が個別に設けられ、
　前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される
　製造方法。
（８）
　電荷を蓄積する浮遊拡散層と、
　トランジスタのソースまたはドレインとなる拡散層と
　を備え、
　前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される
　半導体装置。
（９）
　光を受光して光電変換する光電変換部と、
　前記光電変換部で発生した電荷を蓄積する浮遊拡散層と、
　トランジスタのソースまたはドレインとなる拡散層と
　を備え、
　前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される
　撮像素子を備える電子機器。
　なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
　１１　撮像素子，　１２　画素領域，　１３　垂直駆動回路，　１４　カラム信号処理回路，　１５　水平駆動回路，　１６　出力回路，　１７　制御回路，　２１　画素，　２２　水平信号線，　２３　垂直信号線，　２４　データ出力信号線，　３１　赤色ＰＤ，　３２　青色ＰＤ，　３３　半導体基板，　３４　配線層，　３５　絶縁膜，　３６　下部電極，　３７　緑色光電変換膜，　３８　上部電極，　３９　オンチップレンズ，　４１　コンタクト電極，　４２　絶縁膜，　５１乃至５９　Ｎ型拡散層，　６１乃至６８　ゲート電極，　７１　コンタクト電極，　７２　配線，　７３および７４　コンタクト電極，　７５　配線，　７６　コンタクト電極，　８１　ＦＤ部，　８２　リセットトランジスタ，　８３　増幅トランジスタ，　８４　選択トランジスタ，　８５　ＦＤ部，　８６および８７　転送トランジスタ，　８８　増幅トランジスタ，　８９　選択トランジスタ，　９０　リセットトランジスタ，　１０１　レジスト，　１０２　開口部，　１０３　レジスト，　１０４　開口部，　１０５　レジスト，　１０６　開口部，　１１１　センサチップ，　１１２　ロジックチップ，　１１３　半導体基板，　１１４　配線層，　１２１乃至１２９　Ｎ型拡散層，　１３１乃至１３５　ゲート電極，　１４１乃至１４５　トランジスタ，　１５１および１５２　電極パッド，　１６１　カラーフィルタ，　１６２　ＰＤ，　１７１乃至１７４　Ｎ型拡散層，　１８１乃至１８４　ゲート電極，　１９１　ＦＤ部，　１９２　転送トランジスタ，　１９３　リセットトランジスタ，　１９４　増幅トランジスタ，　１９５　選択トランジスタ

Claims (9)

  1. 　光を受光して光電変換する光電変換部と、
    　前記光電変換部で発生した電荷を蓄積する浮遊拡散層と、
    　トランジスタのソースまたはドレインとなる拡散層と
    　を備え、
    　前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される
    　撮像素子。
  2. 　前記光電変換部として、光電変換により発生した電荷を蓄積可能な第１の光電変換部と、光電変換により発生した電荷が順次取り出されて前記浮遊拡散層に蓄積される第２の光電変換部との両方が１画素に設けられ、
    　前記第１の光電変換部および前記第２の光電変換部は、光が照射される方向に沿った縦方向に並んで配置される
    　請求項１に記載の撮像素子。
  3. 　前記第２の光電変換部で発生した電荷を蓄積する前記浮遊拡散層の不純物濃度が、前記拡散層の不純物濃度よりも低濃度に設定される
    　請求項２に記載の撮像素子。
  4. 　前記浮遊拡散層として、前記第１の光電変換部で発生した電荷が転送される第１の浮遊拡散層と、前記第２の光電変換部で発生した電荷を蓄積する第２の浮遊拡散層とがそれぞれ設けられ、
    　前記第２の浮遊拡散層の不純物濃度が、前記第１の浮遊拡散層の不純物濃度よりも低濃度に設定される
    　請求項２に記載の撮像素子。
  5. 　前記第２の光電変換部から前記電荷を取り出すために、前記浮遊拡散層に接続されるコンタクト電極をさらに有し、
    　前記コンタクト電極と、前記浮遊拡散層が形成される半導体基板との間に絶縁体が配置される
    　請求項２に記載の撮像素子。
  6. 　前記光電変換部が形成されるセンサチップと、所定の演算処理を行うロジックチップとが積層されて構成され、
    　前記浮遊拡散層は、前記ロジックチップに形成されるトランジスタのソースまたはドレインとなる拡散層よりも低濃度の不純物濃度となるように形成される
    　請求項１に記載の撮像素子。
  7. 　光を受光して光電変換する光電変換部と、前記光電変換部で発生した電荷を蓄積する浮遊拡散層と、トランジスタのソースまたはドレインとなる拡散層とを備える撮像素子の製造方法であって、
    　　前記浮遊拡散層を形成する工程と、
    　　前記拡散層を形成する工程と
    　が個別に設けられ、
    　前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される
    　製造方法。
  8. 　電荷を蓄積する浮遊拡散層と、
    　トランジスタのソースまたはドレインとなる拡散層と
    　を備え、
    　前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される
    　半導体装置。
  9. 　光を受光して光電変換する光電変換部と、
    　前記光電変換部で発生した電荷を蓄積する浮遊拡散層と、
    　トランジスタのソースまたはドレインとなる拡散層と
    　を備え、
    　前記浮遊拡散層は、前記拡散層よりも低濃度の不純物濃度となるように形成される
    　撮像素子を備える電子機器。
PCT/JP2016/069595 2015-07-17 2016-07-01 撮像素子、製造方法、半導体装置、および電子機器 WO2017014025A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/742,248 US10805562B2 (en) 2015-07-17 2016-07-01 Imaging device, manufacturing method, semiconductor device, and electronic device
CN201680040918.6A CN107851649B (zh) 2015-07-17 2016-07-01 成像设备、制造方法、半导体设备和电子设备
JP2017529529A JPWO2017014025A1 (ja) 2015-07-17 2016-07-01 撮像素子、製造方法、半導体装置、および電子機器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015143164 2015-07-17
JP2015-143164 2015-07-17

Publications (1)

Publication Number Publication Date
WO2017014025A1 true WO2017014025A1 (ja) 2017-01-26

Family

ID=57833974

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/069595 WO2017014025A1 (ja) 2015-07-17 2016-07-01 撮像素子、製造方法、半導体装置、および電子機器

Country Status (4)

Country Link
US (1) US10805562B2 (ja)
JP (1) JPWO2017014025A1 (ja)
CN (1) CN107851649B (ja)
WO (1) WO2017014025A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108140649B (zh) * 2015-10-01 2022-05-06 奥林巴斯株式会社 摄像元件、内窥镜以及内窥镜系统
US10536859B2 (en) 2017-08-15 2020-01-14 Charter Communications Operating, Llc Methods and apparatus for dynamic control and utilization of quasi-licensed wireless spectrum
US10340976B2 (en) * 2017-10-16 2019-07-02 Charter Communications Operating, Llc Methods and apparatus for coordinated utilization of quasi-licensed wireless spectrum
US10492204B2 (en) 2017-11-15 2019-11-26 Charter Communications Operating, Llc Methods and apparatus for utilization of quasi-licensed wireless spectrum for IoT (Internet-of-Things) services
US10405192B2 (en) 2018-01-15 2019-09-03 Charter Communications Operating, Llc Methods and apparatus for allocation and reconciliation of quasi-licensed wireless spectrum across multiple entities
US11432284B2 (en) 2018-05-22 2022-08-30 Charter Communications Operating, Llc Methods and apparatus for intra-cell and inter-frequency mobility optimization and mitigation of session disruption in a quasi-licensed wireless system
US11129171B2 (en) 2019-02-27 2021-09-21 Charter Communications Operating, Llc Methods and apparatus for wireless signal maximization and management in a quasi-licensed wireless system
US11438771B2 (en) 2019-07-11 2022-09-06 Charter Communications Operating, Llc Apparatus and methods for heterogeneous coverage and use cases in a quasi-licensed wireless system
US11528748B2 (en) 2019-09-11 2022-12-13 Charter Communications Operating, Llc Apparatus and methods for multicarrier unlicensed heterogeneous channel access
US11317296B2 (en) 2019-10-02 2022-04-26 Charter Communications Operating, Llc Apparatus and methods for interference handling and switching operating frequencies for devices being supported by a wireless access node
US11026205B2 (en) 2019-10-23 2021-06-01 Charter Communications Operating, Llc Methods and apparatus for device registration in a quasi-licensed wireless system
US11581911B2 (en) 2019-10-28 2023-02-14 Charter Communications Operating, Llc Apparatus and methods for phase noise mitigation in wireless systems
US11457485B2 (en) 2019-11-06 2022-09-27 Charter Communications Operating, Llc Methods and apparatus for enhancing coverage in quasi-licensed wireless systems
CN111147719B (zh) * 2019-12-26 2022-07-05 中国人民警察大学 一种可穿戴摄像机
US11363466B2 (en) 2020-01-22 2022-06-14 Charter Communications Operating, Llc Methods and apparatus for antenna optimization in a quasi-licensed wireless system
US11483715B2 (en) 2020-07-06 2022-10-25 Charter Communications Operating, Llc Apparatus and methods for interference management in a quasi-licensed wireless system
US12089240B2 (en) 2020-07-06 2024-09-10 Charter Communications Operating, Llc Methods and apparatus for access node selection and link optimization in quasi-licensed wireless systems
US11877344B2 (en) 2020-12-14 2024-01-16 Charter Communications Operating, Llc Apparatus and methods for wireless coverage enhancement using technology detection

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086241A (ja) * 2004-09-15 2006-03-30 Sony Corp 固体撮像装置および固体撮像装置の製造方法
JP2006108466A (ja) * 2004-10-07 2006-04-20 Sony Corp 物理量分布検知の半導体装置
JP2008085159A (ja) * 2006-09-28 2008-04-10 Fujifilm Corp 撮像素子及び内視鏡装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8848047B2 (en) 2006-09-28 2014-09-30 Fujifilm Corporation Imaging device and endoscopic apparatus
JP5564847B2 (ja) * 2009-07-23 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5509846B2 (ja) * 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2014060199A (ja) * 2012-09-14 2014-04-03 Toshiba Corp 固体撮像装置の製造方法及び固体撮像装置
US8773562B1 (en) * 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086241A (ja) * 2004-09-15 2006-03-30 Sony Corp 固体撮像装置および固体撮像装置の製造方法
JP2006108466A (ja) * 2004-10-07 2006-04-20 Sony Corp 物理量分布検知の半導体装置
JP2008085159A (ja) * 2006-09-28 2008-04-10 Fujifilm Corp 撮像素子及び内視鏡装置

Also Published As

Publication number Publication date
JPWO2017014025A1 (ja) 2018-06-07
CN107851649B (zh) 2022-05-13
US10805562B2 (en) 2020-10-13
US20180197902A1 (en) 2018-07-12
CN107851649A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
WO2017014025A1 (ja) 撮像素子、製造方法、半導体装置、および電子機器
US11322534B2 (en) Solid-state imaging device and electronic apparatus
JP7006268B2 (ja) 撮像素子、電子機器、並びに、製造装置および方法
WO2017169884A1 (ja) 固体撮像素子、センサ装置、および電子機器
WO2018159345A1 (ja) 撮像素子
TWI701819B (zh) 攝像元件、驅動方法及電子機器
JP6873905B2 (ja) 固体撮像装置および電子機器
JP6984687B2 (ja) 固体撮像素子、および電子装置
JP6732730B2 (ja) 固体撮像素子、駆動方法、および電子機器
WO2016158483A1 (ja) 固体撮像素子、駆動方法、および電子機器
JP2016162917A (ja) 固体撮像素子および電子機器
WO2017159362A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP6907944B2 (ja) 固体撮像素子及び電子機器
WO2010134147A1 (ja) 固体撮像素子
TWI831995B (zh) 固體攝像元件及電子機器
WO2017090455A1 (ja) 半導体装置、製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16827589

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017529529

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16827589

Country of ref document: EP

Kind code of ref document: A1