JP2006108466A - 物理量分布検知の半導体装置 - Google Patents
物理量分布検知の半導体装置 Download PDFInfo
- Publication number
- JP2006108466A JP2006108466A JP2004294560A JP2004294560A JP2006108466A JP 2006108466 A JP2006108466 A JP 2006108466A JP 2004294560 A JP2004294560 A JP 2004294560A JP 2004294560 A JP2004294560 A JP 2004294560A JP 2006108466 A JP2006108466 A JP 2006108466A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- signal
- wiring
- pixel
- different
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】カラー画像撮像用の撮像装置において、色画素ごとの信号変換能力の違いを補正する。
【解決手段】単位画素3内において、種々の部材に対して色画素ごとに異なる操作を加えて信号変換能力を調整することで、同一の光量変化入力に対して、各色画素の出力が揃うようにする。たとえば、増幅用トランジスタ42のゲート長やゲート幅を調整する。または、フローティングディフュージョン38をなす不純物拡散の濃度を色画素ごとに調整する。あるいは、フローティングディフュージョン38の容量を色画素ごとに調整するための負荷配線39を接続する。
【選択図】図5
【解決手段】単位画素3内において、種々の部材に対して色画素ごとに異なる操作を加えて信号変換能力を調整することで、同一の光量変化入力に対して、各色画素の出力が揃うようにする。たとえば、増幅用トランジスタ42のゲート長やゲート幅を調整する。または、フローティングディフュージョン38をなす不純物拡散の濃度を色画素ごとに調整する。あるいは、フローティングディフュージョン38の容量を色画素ごとに調整するための負荷配線39を接続する。
【選択図】図5
Description
本発明は、複数の単位構成要素が配列されてなる物理量分布検知の半導体装置に関する。より詳細には、たとえば光や放射線などの外部から入力される電磁波に対して感応性をする複数の単位構成要素が配列されてなり、単位構成要素によって電気信号に変換された物理量分布を電気信号として読出可能な、たとえば固体撮像装置などの、物理量分布検知の半導体装置を用いる場合に好適な、信号を読み出して所定目的用の情報を取得する技術に関する。
たとえば光や放射線などの外部から入力される電磁波あるいは圧力(接触など)などの物理量変化に対して感応性をする検知部を有する単位構成要素(たとえば画素)をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知半導体装置が様々な分野で使われている。
一例として映像機器の分野では、物理量の一例である光(電磁波の一例)の変化を検知するCCD(Charge Coupled Device )型あるいはMOS(Metal Oxide Semiconductor ;金属酸化膜半導体)やCMOS(Complementary Metal-oxide Semiconductor; 相補金属酸化膜半導体)型の撮像素子(撮像デバイス)を用いた固体撮像装置が使われている。
また、コンピュータ機器の分野では、指紋に関する情報を圧力に基づく電気的特性の変化や光学的特性の変化に基づき指紋の像を検知する指紋認証装置などが使われている。これらは、単位構成要素(固体撮像装置にあっては画素)によって電気信号に変換された物理量分布を電気信号として読み出す。
また、固体撮像装置の中には、電荷生成部で生成された信号電荷に応じた画素信号を生成する画素信号生成部に増幅用の駆動トランジスタを有する増幅型固体撮像素子(APS;Active Pixel Sensor /ゲインセルともいわれる)構成の画素を備えた増幅型固体撮像装置がある。たとえば、CMOS型固体撮像装置の多くはそのような構成をなしている。
ところで、増幅型固体撮像装置において画素信号を撮像部から読み出すため、複数の単位画素が配列されている撮像部に対してアドレス制御をし、個々の単位画素からの信号を決められたアドレスの順または任意に選択して読み出すようにしている。つまり、増幅型固体撮像装置は、アドレス制御型の固体撮像装置の一例である。
たとえば、単位画素がマトリクス状に配されたX−Yアドレス型固体撮像素子の一種である増幅型固体撮像素子は、画素そのものに増幅機能を持たせるために、MOS構造などの能動素子(MOSトランジスタ)を用いて画素を構成している。すなわち、光電変換素子であるフォトダイオードに蓄積された信号電荷(光電子やホール)を前記能動素子で増幅し、画像情報として読み出す。
ここで、画素から信号を取り出す回路構成としては様々なものがあるが、典型例としては、フォトダイオードなどの光電変換素子に蓄積された電荷量に応じた電気信号を画素内において電圧値に変換して取り出す。
その構成例としては、寄生容量を持った拡散層を主要部に持つフローティングディフュージョン(FD;Floating Diffusion)を電荷蓄積部として利用し、単位画素における増幅用トランジスタと負荷MOSトランジスタとでソースフォロアを構成するFDA(Floating Diffusion Amp)構成が知られている(非特許文献1参照)。
米本和也著、"CCD/CMOSイメージセンサの基礎と応用"の第6章、CQ出版社、2003年8月10日、初版
この場合、フローティングディフュージョンの電位(FD電位)の変化をソースフォロアの出力に当たる出力信号線(たとえば垂直信号線)を介して読み出す。画素からの出力は、この電圧値で得られ、後段のアンプやAD(Analog-Digital)変換器などで処理される。
しかしながら、出力信号線(たとえば垂直信号線)を介して取り出された信号は、フローティングディフュージョンの変換効率や増幅用トランジスタの感度などの信号変換能力の違いの影響を受け、検知部に入射される物理量変化が同じであっても、出力される信号レベルが異なるという問題が生じる。このためたとえば、カラー画像撮像用であれば、このことにより、色再現性が低下する。
図13は、信号変換能力の違いの影響の問題を説明する図であって、固体撮像装置における光量依存特性の一例を示す図である。たとえば、光電変換素子の受光面側に波長分離(色分離)用の光学部材である色分離フィルタをなす所定色のカラーフィルタが形成されたカラー画像撮像用の固体撮像装置においては、一般的にすべての色画素で感度が一定ということはなく、光電変換素子の波長依存性やカラーフィルタの特性の違いによって、感度の高い色画素と低い色画素とが存在する。例として、一般的な原色(R,G,B)フィルタを用いた固体撮像装置の場合、色分離の一単位内における赤(R)画素、緑(G)画素、および青(B)画素の感度を比較すると、緑画素や赤画素に比べて、青画素の感度は低い。
そのため、図13(A)に示すように、光量を増やしていくと、先ず感度の高い緑画素と赤画素が飽和するが、感度の低い青画素は、まだ飽和せず、さらに光量を増やすことによって飽和する。そこで一般的には、後段で信号処理を行なう際に、感度の低い青色には高いゲインを掛ける。その際には、後段の信号処理で、各色の感度に応じて、デジタルでゲインを掛けることが一般的である。また、そのままだと、過大光量時に青画素の信号出力だけ大きくなってしまい青味がかった画になってしまうので、図13(B)に示すように、通常は信号出力が一定以上のレベルにならないようにクリップをかける。
つまり、青画素の感度を上げて緑画素や赤画素と同等にすることが好ましいが、青色の感度を上げることは困難である。何故なら、感度の低い色と高い色の感度差が大きい場合は、感度の低い色に高いゲインを掛ける必要があるが、デジタルで高いゲインを掛けると、下位ビットの情報が失われてしまい、階調が失われ不自然な画像になることがある。
これに対して、特許文献1には、半導体基板上に形成された受光部のさらに上部にカラーフィルタおよびマイクロレンズを形成した固体撮像素子において、1の色のカラーフィルタ上に形成されたマイクロレンズの大きさを他の色のカラーフィルタ上に形成されたマイクロレンズの大きさと異なるように構成する仕組みが開示されている。
特許文献1に記載の仕組みは、要するに、信号変換能力の違いに応じてマイクロレンズの大きさを変えることで検知部に入射される物理量(具体的には光量)に対して操作を加え、検知部が検知する物理量変化を意図的に異なるものとし、結果的に、画素(単位構成要素)から出力される画素信号(単位信号)のレベルを変えることで、画素(特に色)ごとの信号変換能力の違いを補正するものである。たとえば、感度の低い色画素のマイクロレンズの大きさを感度の高い色画素のマイクロレンズの大きさよりも大きくすればよい。
ただし、実際には、総面積を一定に維持する必要があるので、感度の低い色のマイクロレンズのサイズを大きくすると、感度の高い色のマイクロレンズをそれに伴い小さくする必要がある。最も感度の高い画素に対してはマイクロレンズの大きさを通常よりも小さくしつつ、最も感度の低い画素に対してはマイクロレンズの大きさを通常よりも大きくするように、全体としてのバランスをとるしかない。
このことは、感度の低い色の感度は大きくすることができるが、感度の高い色の感度を元よりも落とすことになる、すなわち信号変換能力の高い検知部の能力を犠牲にすることとなり、好ましいことと言えない。
本発明は、上記事情に鑑みてなされたものであり、信号変換能力を単位構成要素ごとに設定可能な仕組みを提案することを目的とする。特に、階調性や、信号変換能力の高い単位構成要素の能力を犠牲にすることなく、単位構成要素ごとの信号変換能力の違いを補正することができる仕組みを提案することを目的とする。
本発明に係る半導体装置は、入射された物理量の変化に応じた変化情報を検知する検知部と、検知部で検知した変化情報に基づいて単位信号を生成する単位信号生成部とを単位構成要素内に含み、当該単位構成要素が所定の順に配された物理量分布検知のための半導体装置であって、一方および他方の各単位構成要素は、物理量の変化に対する信号変換能力が異なるように、一方の単位構成要素を構成する各種部材に対する所定の操作と、他方の単位構成要素を構成する各種部材に対する所定の操作とを異なるものとした。
要するに、検知部に入射される物理量(たとえば光量)に対して操作を加えるのではなく、単位構成要素内において、その単位構成要素を構成する種々の部材に対して積極的に操作を加えることで、単位構成要素ごとに、物理量の変化に対する単位信号の信号変換能力が異なるようにするということである。このような異なる操作を加えることで、同一の物理量変化であっても、それぞれの単位構成要素から出力される単位信号の大きさを調整することができる。
従来の半導体装置では、たとえば光電変換素子の波長依存性やカラーフィルタの特性の違いを除けば、物理量(ここでは光量)の変化に対する信号変換能力が極力同じになるように素子を構成しようとしているのと大きく異なる。
また従属項に記載された発明は、本発明に係る半導体装置のさらなる有利な具体例を規定する。
たとえば、信号変換能力としては、波長による物理量の変化に対する信号変換能力がある。典型例としては、色フィルタが形成されたカラー画像撮像用の固体撮像装置における、色画素の感度特性である。この場合、画素内で色ごとにゲインを変えることによって、色ごとに異なる感度を補正する。
また、信号変換能力が異なるようにするための、単位構成要素を構成する各種部材に対する所定の操作は、たとえば、単位信号生成部が信号増幅用の半導体素子を有して構成されている場合、半導体素子のゲート長やゲート幅を調整することで実現できる。こうすることで、たとえば単位信号生成部内の増幅トランジスタと単位信号生成部外の負荷トランジスタとによって構成されるソースフォロワのゲインを変えることができる。
また、単位信号生成部が、検知部で検知された物理量変化を表わす変化情報としての信号電荷を蓄積する電荷蓄積部を有して構成されている場合、それぞれの電荷蓄積部の容量を異なるものとすることで実現できる。こうすることで、電荷蓄積部の変換効率を変え、結果として、たとえば単位信号生成部内の増幅トランジスタと単位信号生成部外の負荷トランジスタとによって構成されるソースフォロワのゲインを変えることができる。
ここで、電荷蓄積部の容量を異なるものとするには、たとえば、電荷蓄積部への不純物拡散の濃度を異なるようにすることで実現できる。あるいは、容量を異なるものとするための配線を接続してもよい。後者の場合、その配線は、他のノードとの接続役割において無効状態にする、すなわち接続に実質的に寄与しない容量調整電極部材のみで構成してもよい。あるいは、他のノードとの接続の役割を果たすようにする、すなわち、接続に専ら寄与する接続用電極部材と接続に実質的に寄与しない容量調整電極部材との組合せで構成することもできる。
また、電荷蓄積部の容量を異なるものとする別法として、それぞれの電荷蓄積部がたとえばフローティングディフュージョンなどのように拡散層を有して構成されているものである場合には、この拡散層の面積が異なるものとする手法を採用することもできる。
本発明によれば、物理量の変化に対する信号変換能力が異なるように、単位構成要素ごとに、その単位構成要素を構成する各種部材に対して所定の操作を加えることとした。異なる操作を加えることで、信号変換能力を単位構成要素ごとに設定可能になる。よって、同一の物理量変化であっても、それぞれの単位構成要素から出力される単位信号の大きさを調整することができ、単位構成要素から出力される単位信号の大きさを調整することができる。たとえば、画素内で色ごとにゲインを変えることで、同一の物理量変化入力に対して、各色画素の出力が揃うようにすることができる。
また、単位構成要素内で信号変換能力を変えることは、信号変換能力(たとえば感度)をアナログ的に補正するものであり、出力される単位信号の階調が損なわれることがない。よって、画素内で感度をアナログ的に補正することができ、階調が損なわれることなく自然な画像を得ることができる。
以下、図面を参照して本発明の実施形態について詳細に説明する。なお、以下においては、X−Yアドレス型の固体撮像装置の一例である、CMOS撮像素子をデバイスとして使用した場合を例に説明する。また、CMOS撮像素子は、全ての画素がNMOSよりなるものであるとして説明する。
ただしこれは一例であって、対象となるデバイスはMOS型の撮像デバイスに限らない。光や放射線などの外部から入力される電磁波に対して感応性をする単位構成要素をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知用の半導体装置の全てに、後述する実施形態が同様に適用できる。
<固体撮像装置の構成>
図1は、本発明の一実施形態に係るCMOS固体撮像装置の概略構成図である。この固体撮像装置1は、たとえばカラー画像を撮像し得る電子スチルカメラやFA(Factory Automation)カメラとして適用されるようになっている。
図1は、本発明の一実施形態に係るCMOS固体撮像装置の概略構成図である。この固体撮像装置1は、たとえばカラー画像を撮像し得る電子スチルカメラやFA(Factory Automation)カメラとして適用されるようになっている。
固体撮像装置1は、入射光量に応じた信号を出力する図示しない検知部としての受光素子を含む単位画素が行および列の正方格子状に配列された(すなわち2次元マトリクス状の)撮像部を有し、各単位画素からの信号出力が電圧信号であって、CDS(Correlated Double Sampling ;相関2重サンプリング)処理機能部やその他の機能部が垂直列ごとに設けられたカラム型のものである。
すなわち、図1に示すように、固体撮像装置1は、複数の単位画素3(単位構成要素の一例)が行および列に(2次元行列状に)多数配列された撮像部(画素部)10、いわゆるエリアセンサと、撮像部10の外側に設けられた駆動制御部7と、各垂直列に配されたカラム信号処理部(図ではカラム回路と記す)22を有するカラム処理部20とを備えている。
駆動制御部7としては、たとえば水平走査部12と垂直走査部14とを備える。また、駆動制御部7の他の構成要素として、水平走査部12、垂直走査部14、あるいはカラム処理部20などの固体撮像装置1の各機能部に所定タイミングの制御パルスを供給する駆動信号操作部(読出アドレス制御装置の一例)16が設けられている。
これらの駆動制御部7の各要素は、撮像部10とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成され、半導体システムの一例である固体撮像素子(撮像デバイス)として構成される。
図1では、簡単のため行および列の一部を省略して示しているが、現実には、撮像部10の各行や各列には、数十から数千の単位画素3が配置される。なお、図示を割愛するが、撮像部10には、各画素に所定のカラーコーディングを持つ色分離フィルタが形成される。また図示を割愛するが、撮像部10の各画素は、フォトダイオードなどの光電変換素子およびトランジスタ回路によって構成されている(後述する図2を参照)。
カラム処理部20と水平走査部12との間の信号経路上には、各垂直信号線18に対してドレイン端子が接続された図示しない負荷MOSトランジスタを含む負荷トランジスタ部が配され(後述する図2を参照)、各負荷MOSトランジスタを駆動制御する負荷制御部(負荷MOSコントローラ)が設けられている。
単位画素3は、垂直列選択のための垂直制御線15を介して垂直走査部14と、垂直信号線18を介してカラム処理部20と、それぞれ接続されている。水平走査部12や垂直走査部14は、たとえばシフトレジスタを有して構成され、駆動信号操作部16から与えられる駆動パルスに応答してシフト動作(走査)を開始するようになっている。垂直制御線15には、単位画素3を駆動するための種々のパルス信号が含まれる。
水平走査部12は、水平方向の読出列(水平方向のアドレス)を規定する(カラム処理部20内の個々のカラム信号処理部22を選択する)水平アドレス設定部12aと、水平アドレス設定部12aにて規定された読出アドレスに従って、カラム処理部20の各信号を水平信号線28に導く水平駆動部12bとを有する。水平アドレス設定部12aは、図示を割愛するが、シフトレジスタあるいはデコーダを有して構成されており、カラム信号処理部22からの画素情報を順に選択し、その選択した画素情報を水平信号線28に出力する選択手段としての機能を持つ。
垂直走査部14は、垂直方向の読出行(垂直方向のアドレス)や水平方向の読出列(水平方向のアドレス)を規定する(撮像部10の行を選択する)垂直アドレス設定部14aと、垂直アドレス設定部14aにて規定された読出アドレス上(水平行方向)の単位画素3に対する制御線にパルスを供給して駆動する垂直駆動部14bとを有する。
垂直アドレス設定部14aは、図示を割愛するが、信号を読み出す行の基本的な制御を行なう垂直シフトレジスタあるいはデコーダの他に、電子シャッタ用の行の制御を行なうシャッタシフトレジスタも有する。電子シャッタ用の駆動時には、垂直アドレス設定部14aは、通常動作時と同様に単位画素3の行選択をするが、通常通りに選択する読出行とでシャッタ行の間隔を調節することにより、光電変換素子への露光時間(蓄積時間)を調節する。
垂直シフトレジスタあるいはデコーダは、撮像部10から画素情報を読み出すに当たって各画素を行単位で選択するためのものであり、各行の垂直駆動部14bとともに信号出力行選択手段を構成する。シャッタシフトレジスタは、電子シャッタ動作を行なうに当たって各画素を行単位で選択するためのものであり、各行の垂直駆動部14bとともに電子シャッタ行選択手段を構成する。
駆動信号操作部16は、図示しないが、各部の動作に必要なクロックや所定タイミングのパルス信号を供給するタイミングジェネレータTG(読出アドレス制御装置の一例)の機能ブロックと、端子1aを介して入力クロックCLK0や動作モードなどを指令するデータを受け取り、また端子1bを介して固体撮像装置1の情報を含むデータDATAを出力する通信インタフェースの機能ブロックとを備える。また、水平アドレス信号を水平アドレス設定部12aへ、また垂直アドレス信号を垂直アドレス設定部14aへ出力し、各アドレス設定部12a,14aは、それを受けて対応する行もしくは列を選択する。
なお、駆動信号操作部16は、撮像部10や水平走査部12など、他の機能要素とは独立して、別の半導体集積回路として提供されてもよい。この場合、撮像部10や水平走査部12などから成る撮像デバイスと駆動信号操作部16とにより、半導体システムの一例である撮像装置が構築される。この撮像装置は、周辺の信号処理回路や電源回路なども組み込まれた撮像モジュールとして提供されてもよい。
読出回路としてのカラム処理部20は、垂直列ごとにカラム信号処理部22を有して構成されており、1行分の画素の信号を受けて、その信号を処理する。それぞれのカラム信号処理部22は、一例として、信号転送スイッチと蓄積容量とが設けられる。また、カラム処理部20は、CDS(Correlated Double Sampling ;相関2重サンプリング)処理を利用したノイズ除去手段の機能を備えるようにしてもよく、駆動信号操作部16から与えられるサンプルパルスSHPとサンプルパルスSHDといった2つのサンプルパルスに基づいて、垂直信号線18を介して入力された電圧モードの画素情報に対して、画素リセット直後の信号レベル(ノイズレベル;0レベル)と真の信号レベルとの差分をとる処理を行なうことで、画素ごとの固定ばらつきによる固定パターンノイズ(FPN;Fixed Pattern Noise )やリセットノイズといわれるノイズ信号成分を取り除く。
なお、カラム処理部20には、CDS処理機能部の後段に、必要に応じて信号増幅機能を持つAGC(Auto Gain Control) 回路やADC(Analog Digital Converter)回路などをカラム(列)ごとすなわちカラム信号処理部22ごとに設けることも可能である。
カラム処理部20により処理された画素情報を示す電圧信号は、水平走査部12からの水平選択信号により駆動される図示しない水平選択スイッチを介して所定のタイミングで読み出されて水平信号線28に伝達されて、水平信号線28の後端に接続された出力回路29に入力される。
出力回路29は、撮像部10から水平信号線28を通して出力される各画素の信号を適当なゲインで増幅した後、撮像信号S0として図示しない外部回路に出力端子1cを介して供給する。この出力回路29は、たとえば、バッファリングだけする場合もあるし、その前に黒レベル調整、列ばらつき補正、信号増幅、色関係処理などを行なうこともある。
つまり、本実施形態のカラム型の固体撮像装置1においては、単位画素3からの出力信号(電圧信号)が、垂直信号線18→カラム処理部20→水平信号線28→出力回路29の順で出力される。その駆動は、1行分の画素出力信号は垂直信号線18を介してパラレルにカラム処理部20に送り、CDS処理後の信号は水平信号線28を介してシリアルに出力するようにする。
なお、垂直列や水平列ごとの駆動が可能である限り、それぞれのパルス信号を単位画素3に対して水平行方向および垂直列方向の何れに配するか、すなわちパルス信号を印加するための駆動クロック線の物理的な配線方法は自由である。
外部回路は、撮像部10や駆動制御部7などが同一の半導体領域に一体的に形成された固体撮像素子とは別の基板(プリント基板もしくは半導体基板)上に構成されており、各撮影モードに対応した回路構成が採られるようになっている。撮像部10や駆動制御部7などからなる固体撮像素子(半導体装置や物理情報取得装置の一例)と外部回路とによって、固体撮像装置1が構成されている。駆動制御部7を撮像部10やカラム処理部20と別体にして、撮像部10やカラム処理部20で固体撮像素子(半導体装置の一例)を構成し、この固体撮像素子(半導体装置の一例)と、別体の駆動制御部7とで、固体撮像装置(物理情報取得装置の一例)として構成するようにしてもよい。
たとえば、外部回路は、出力回路29から出力されたアナログの撮像信号S0をデジタルの撮像データD0に変換するA/D(Analog to Digital )変換部と、A/D変換部によりデジタル化された撮像データD0に基づいてデジタル信号処理を施すデジタル信号処理部(DSP;Digital Signal Processor)とを備える。
デジタル信号処理部は、たとえば、A/D変換部から出力されるデジタル信号を適当に増幅して出力するデジタルアンプ部の機能を持つ。また、たとえば色分離処理を施してR(赤),G(緑),B(青)の各画像を表す画像データRGBを生成し、この画像データRGBに対してその他の信号処理を施してモニタ出力用の画像データD2を生成する。また、デジタル信号処理部には、記録メディアに撮像データを保存するための信号圧縮処理などを行なう機能部が備えられる。
また外部回路は、デジタル信号処理部にてデジタル処理された画像データD2をアナログの画像信号S1に変換するD/A(Digital to Analog )変換部を備える。D/A変換部から出力された画像信号S1は、液晶モニタなどの表示デバイスに送られる。操作者は、この表示デバイスに表示されるメニューや画像を見ながら、撮像モードを切り替えるなどの各種の操作を行なうことが可能になる。
なお、上記では、固体撮像素子の後段の信号処理を担当する外部回路を固体撮像素子(チップ)外で行なう例を示したが、図中点線で示すように、チップ内部に、外部回路の全てもしくは一部(たとえばAGC部102やA/D変換部104やデジタルアンプ部など)の機能要素を、チップに内蔵するように構成し、出力端子1dから撮像データD0を出力するように構成してもよい。
このような構成の固体撮像装置1において、水平走査部12や垂直走査部14およびそれらを制御する駆動信号操作部16により、撮像部10の各画素を水平行単位で順に選択し、その選択した1つの水平行分の画素の情報を同時に読み出すタイプのCMOSイメージセンサが構成される。
<単位画素の回路構成例>
図2は、単位画素3の一構成例の回路図である。図示するように、単位画素3は、寄生容量を持った拡散層を主要部に持つフローティングディフュージョン(FD;Floating Diffusion)を電荷蓄積部として利用する構成を採りつつ、単位画素に4つのトランジスタ(TRansistor)を有する4トランジスタ型画素構成(以下4TR構成という)のものとなっている。
図2は、単位画素3の一構成例の回路図である。図示するように、単位画素3は、寄生容量を持った拡散層を主要部に持つフローティングディフュージョン(FD;Floating Diffusion)を電荷蓄積部として利用する構成を採りつつ、単位画素に4つのトランジスタ(TRansistor)を有する4トランジスタ型画素構成(以下4TR構成という)のものとなっている。
図示するように、単位画素3は、光を電荷に変換する光電変換機能とともに、その電荷を蓄積する電荷蓄積機能の各機能を兼ね備えた電荷生成部32と、電荷生成部32に対して、電荷転送部(電荷読出部/転送ゲート部/読出ゲート部)の一例である読出選択用トランジスタ34、リセットゲート部の一例であるリセットトランジスタ36、垂直選択用トランジスタ40、およびフローティングディフュージョン38の電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタ42を有する。
単位画素3を構成する増幅用トランジスタ42は各垂直信号線53(図1の垂直信号線18に相当)に接続されており、また垂直信号線53は垂直列ごとに定電流源Inをなす負荷MOSトランジスタ27のドレインに接続され、また各負荷MOSトランジスタ27のゲート端子には、一定バイアスとして、図示しない負荷制御部からの負荷制御信号Loadが共通に入力されており、信号読出し時には、各増幅用トランジスタ42に接続された負荷MOSトランジスタ27によって、予め決められた定電流を流し続けるようになっている。つまり、負荷MOSトランジスタ27は、そのゲートが一定電位でバイアスされ、選択行の増幅用トランジスタ42とソースフォロアを組むことで、垂直信号線53への信号出力をさせる。
横方向配線は同一行の画素について共通となっており、図示しない垂直走査部14の垂直駆動部14bによって駆動制御される。たとえば、垂直駆動部14b内には、転送駆動バッファ150、リセット駆動バッファ152、および選択駆動バッファ154が収容されている。
読出選択用トランジスタ34は、転送配線(読出選択線)55を介して転送駆動バッファ150により駆動されるようになっている。リセットトランジスタ36は、リセット配線56を介してリセット駆動バッファ152により駆動されるようになっている。垂直選択用トランジスタ40は、垂直選択線52を介して選択駆動バッファ154により駆動される。
また、単位画素3は、増幅用トランジスタ42や電荷蓄積部の機能を備えた電荷注入部の一例であるフローティングディフュージョン38からなるFDA(Floating Diffusion Amp)構成の画素信号生成部5を有するものとなっている。フローティングディフュージョン38は寄生容量を持った拡散層を主要部に持つ。
単位信号としての画素信号を生成する単位信号生成部の一例である画素信号生成部5におけるリセットトランジスタ36は、ソースがフローティングディフュージョン38に、ドレインが電源VDDにそれぞれ接続され、ゲート(リセットゲートRG)にはリセットパルスRSTがリセット駆動バッファ152から入力される。
ここで、この単位画素3は、増幅用トランジスタ42と直列に挿入された選択用トランジスタを含んで画素を選択する4TR構成の画素であるが、増幅用トランジスタ42と垂直選択用トランジスタ40のうち、垂直選択用トランジスタ40の方が垂直信号線53側にあるタイプである。
すなわち、増幅用トランジスタ42は、ドレインが電源VDD(たとえば2.5V)に、ソースが垂直選択用トランジスタ40のドレインにそれぞれ接続され、ゲートがフローティングディフュージョン38に接続されている。垂直選択用トランジスタ40は、ゲート(特に垂直選択ゲートSELVという)が垂直選択線52に接続され、ソースは画素線51を介して垂直信号線53に接続されている。垂直選択線52には、選択駆動バッファ154から垂直選択信号が印加される。
なお、図示を割愛するが、増幅用トランジスタ42と垂直選択用トランジスタ40のうち、増幅用トランジスタ42の方が垂直信号線53側にあるタイプのものとすることもできる。
<単位画素の駆動方法>
このような4TR構成では、リセットトランジスタ36は、フローティングディフュージョン38をリセットする。具体的には、フローティングディフュージョンの信号電荷(ここでは電子)を電源配線に捨てることによって、フローティングディフュージョン38をリセットする。
このような4TR構成では、リセットトランジスタ36は、フローティングディフュージョン38をリセットする。具体的には、フローティングディフュージョンの信号電荷(ここでは電子)を電源配線に捨てることによって、フローティングディフュージョン38をリセットする。
読出選択用トランジスタ(転送トランジスタ)34は、電荷生成部32にて生成された信号電荷を、電荷蓄積部の一例であるフローティングディフュージョン38に転送する。
フローティングディフュージョン38は単位信号生成部の一例である増幅用トランジスタ42のゲートに接続されているので、増幅用トランジスタ42はフローティングディフュージョン38の電位(以下FD電位ともいう)に対応した信号(この例では電圧信号)を、垂直選択用トランジスタ40がオンしているときに、画素線51を介して出力信号線の一例である垂直信号線53に出力する。
すなわち、垂直信号線53には多数の画素が接続されているが、画素を選択するのには、選択画素のみ垂直選択用トランジスタ40をオンする。すると選択画素のみが垂直信号線53と接続され、垂直信号線53には選択画素の信号が出力される。
<第1実施形態>
図3は、本発明の第1実施形態を説明する図であって、増幅用トランジスタ42と負荷MOSトランジスタ27とで構成されるソースフォロワ回路(A)と、その小信号等価回路(B)を示す図である。なお、この図3では、垂直選択用トランジスタ40を省略して示している。
図3は、本発明の第1実施形態を説明する図であって、増幅用トランジスタ42と負荷MOSトランジスタ27とで構成されるソースフォロワ回路(A)と、その小信号等価回路(B)を示す図である。なお、この図3では、垂直選択用トランジスタ40を省略して示している。
第1実施形態は、単位画素3内の増幅用トランジスタ42のゲート長を変えることによって、増幅用トランジスタ42と負荷MOSトランジスタ27によって構成されるソースフォロワのゲインを変化させて、感度を画素内でアナログ的に補正するようにした点に特徴を有する。
増幅用トランジスタ42の相互コンダクタンスをgm 、ドレインコンダクタンスをgd 、負荷MOSトランジスタ27のドレインコンダクタンスをgdLとすると、ソースフォロワのゲインGainは式(1)で表される。式(1)から、増幅用トランジスタ42の相互コンダクタンスgm が大きいほどゲインGainは大きくなることが分かる。
ここで、相互コンダクタンスgm は、式(2)に示すように、増幅用トランジスタ42のゲート幅Wとゲート長Lの比(W/L)に比例する。このため、増幅用トランジスタ42のゲート長Lが短いほど、相互コンダクタンスgm は大きくなり、ソースフォロワのゲインGainも大きくなる。
すなわち、増幅用トランジスタ42のゲート長Lを波長に応じて変えることによって、波長ごとにソースフォロワのゲインGainを変える、つまり、波長に応じて光量変化に対する信号変換能力が異なるように調整することができる。
固体撮像装置1において、一般的に、すべての画素で感度が一定ということはなく、光電変換素子の波長依存性や、カラーフィルタの特性の違いによって、画素ごとに感度が異なる。色分離フィルタを配したカラー撮像用の撮像部10であれば、色分離フィルタの繰返し単位内で、色ごとに感度が異なることになる。
この感度違いを補正するため、後段の信号処理で各色の感度に応じてデジタルでゲインを掛けると、感度の低い色と高い色の感度差が大きい場合には、感度の低い色では高ゲインが掛けられ下位ビットの情報が失われてしまい、階調が失われた不自然な画像になってしまう。
しかしながら、上述したように増幅用トランジスタ42のゲート長Lを変えることによって、感度の低い画素のソースフォロワのゲインを感度の高い画素(一般的には青画素)のソースフォロワのゲインを感度の高い画素(一般的には赤画素や緑画素)よりも大きくすることによって、光電変換素子の色ごとの感度差を補正することができる。
また、この仕組みは、増幅用トランジスタ42のゲート側で、ゲート長Lを変えることにより、単位画素3内で感度をアナログ的に補正するものであり、階調が損なわれることなく自然な画像を得ることもできる。
なお、ここでは、ゲート長Lを変えることによって、感度を補正する仕組みを説明したが、式(2)から分かるように、増幅用トランジスタ42のゲート幅Wを調整することでソースフォロワのゲインGainを変えることができ、たとえばゲート幅Wが広いほど、相互コンダクタンスgm は大きくなり、ソースフォロワのゲインGainも大きくなる。
もちろん、ゲート長Lとゲート幅Wの双方を調整することで、ソースフォロワのゲインGainを変えることもできる。ゲート長Lとゲート幅Wの少なくとも一方を調整すればよく、何れを対象として調整するかは、デバイスの構成のし易さから決めるのがよい。たとえば、デバイス設計に当たっては、ゲート幅Wを変えると他の部分のレイアウトも変更する必要が生じるケースがある。このような場合には、ゲート長Lの変更で対処するのが好ましい。
<第2実施形態>
図4は、本発明の第2実施形態を説明する図である。ここで、図4は、図2に示した単位画素3におけるフローティングディフュージョン近傍の断面構造例を示す図である。図4では、リセットトランジスタ36、フローティングディフュージョン38、および増幅用トランジスタ42部分の断面を示している。
図4は、本発明の第2実施形態を説明する図である。ここで、図4は、図2に示した単位画素3におけるフローティングディフュージョン近傍の断面構造例を示す図である。図4では、リセットトランジスタ36、フローティングディフュージョン38、および増幅用トランジスタ42部分の断面を示している。
この第2実施形態は、FD容量を調整することでFD変換効率を変化させる構成を利用する点に特徴を有する。具体的には、フローティングディフュージョン38の不純物濃度を変えることで、FD容量の調整を実現する点に特徴を有する。
図2に示した単位画素3の構造の作製に当たっては、n型Si半導体に酸化膜のマスクをリソグラフィ技術によってパターニングする。さらに上から熱拡散技術を用いて III族元素をドーピングする。この場合、ドーピングの深さは時間で制御される。
たとえば、n型Si半導体基板500に、イオン注入(不純物拡散)を行なうことで、リセットトランジスタ36や増幅用トランジスタ42用の各ソースおよびドレインをなす拡散層(イオン注入領域)532a,532b,532c,532dを形成する。
また、ゲート酸化膜(Gate Ox.)520を絶縁膜として形成した後、リソグラフィおよびドライエッチング技術でリセットトランジスタ36や増幅用トランジスタ42用の各ゲート配線530a,530bのパターニングを行なう。また、STI(Shallow Trench Isolation;シャロートレンチアイソレーション)のトレンチ埋込膜からなる素子分離領域514を作製する。
なお、上述した不純物のドーピングおよび熱拡散は、ゲート配線形成前後に、目的に応じて形成させる。その後、酸化シリコン(SiO2)膜などの層間膜540,542および表面の保護膜544を形成する。
また、メタル配線などによる電気的な接続孔550,552および配線金属膜560,562でなるメタル配線を層間膜540,542に形成し、さらにパッシベーション膜すなわち保護膜544を成膜して、半導体LSIを伴ったセンサを形成する。
ここで、図4に示した単位画素3におけるフローティングディフュージョン38近傍の断面構造から分かるように、フローティングディフュージョン38の容量成分は、拡散容量、ゲートとのオーバーラップ容量、配線容量などから決定される。フォトダイオードなどの光電変換素子に蓄積された信号電荷Qが転送ゲートである読出選択用トランジスタ34によってフローティングディフュージョン38に転送されると、その信号電荷Qに応じた信号電圧Vに変換され、増幅用トランジスタ42のゲートに入力され、負荷MOSトランジスタ27とのソースフォロワ回路によって出力される。
フローティングディフュージョン38における変換効率(V/Q)は、Q=CVの関係式からフローティングディフュージョン38の容量Cに反比例する。つまりフローティングディフュージョン38の容量Cが小さいほど変換効率は大きくなり、同じ信号電荷量に対してより大きな信号電圧が得られる。
ここで、フローティングディフュージョン38の容量成分は、たとえば、拡散容量や、ゲートとのオーバーラップ容量、あるいは配線容量などから決定されるので、これらの何れかに対して操作を加えることで、容量成分を調整でき、フローティングディフュージョン38の容量Cによって変換効率を変えることができる。
第2実施形態の構成においては、図4に示すように、フローティングディフュージョン38を構成する構成部材(特に拡散層532b)について、不純物の拡散濃度を、色画素ごとに調整することによって、色画素ごとの感度を補正する。
したがって、フローティングディフュージョン38の不純物濃度を調整してFD容量を調整することで、第1実施形態と同様に、光電変換素子の色ごとの感度差を補正することができる。
また、この仕組みも、増幅用トランジスタ42のゲート側で、フローティングディフュージョン38の容量を変えて変換効率を変えることにより、単位画素3内で感度をアナログ的に補正するものであり、階調が損なわれることなく自然な画像を得ることもできる。
<第3実施形態>
図5は、本発明の第3実施形態を説明する図であって、単位画素3の一構成例の回路図である。また、図6は、図5に示した単位画素3におけるフローティングディフュージョン近傍の断面構造例を示す図である。
図5は、本発明の第3実施形態を説明する図であって、単位画素3の一構成例の回路図である。また、図6は、図5に示した単位画素3におけるフローティングディフュージョン近傍の断面構造例を示す図である。
この第3実施形態は、FD容量を調整することでFD変換効率を変化させる構成を利用する点で第2実施形態と同様であるが、その調整手法に違いがある。具体的には、フローティングディフュージョン38の不純物濃度を変えるのではなく、フローティングディフュージョン38の面積を調整することで、FD容量の調整を実現する点に特徴を有する。
図5に示すように、第3実施形態特有の構成として、単位画素3は、電荷生成部32で検知された信号電荷を電圧に変換する役割を持つ増幅用トランジスタ42の入力部に、負荷配線(ダミー配線)39が接続されている。特に第3実施形態においては、この負荷配線39が、他のノードとの回路的な接続の役割を持たず、フローティングディフュージョン38が形成されるリセットトランジスタ36のドレインと増幅用トランジスタ42の入力側を結ぶ配線にぶら下がった状態、つまり他のノードとの接続役割に寄与しない状態(無効状態)となっている。以下、このような状態を、ダミー配線あるいはフローティング配線の形態ともいう。
図6に示すように、接続孔552および配線金属膜562形成時には、同時に、たとえばポリシリコン(Poly Si)膜や窒化シリコン(SiN)膜などの負荷配線39用の金属配線膜564を形成する。この金属配線膜564は、電化蓄積部としてのフローティングディフュージョン38における容量を調整するための容量調整電極部材として機能する。この保護膜544内(層間膜542上)に形成される金属配線膜564は、接続孔552bを介して層間膜542内(層間膜540上)に設けられるリセットトランジスタ36のドレインと増幅用トランジスタ42のゲートとを接続する配線金属膜560bと接続される。
一方、配線金属膜560bは、電荷生成部32と画素信号生成部5、特にリセットトランジスタ36のドレインをなす拡散層532bと増幅用トランジスタ42のゲート電極530bとの接続に専ら寄与する電極部材として機能する。この配線金属膜560bは、接続孔550bを介して拡散層532bと、また接続孔550cを介してゲート電極530bと接続される。
一般的な単位画素3との相違は、この保護膜544内(層間膜542上)に形成される金属配線膜564にある。 層間膜542内(層間膜540上)に形成される配線金属膜560bが、接続孔550b,550cと同様に、リセットトランジスタ36のドレインと増幅用トランジスタ42のゲート間、すなわちフローティングディフュージョン38の拡散層と増幅用トランジスタ42のゲート間を接続するものであるのに対し、この金属配線膜564は、ノード間の接続には用いられず、単に増幅用トランジスタ42のゲート側における配線容量を増やすために接続されているものである。
ここで、先にも述べたように、フローティングディフュージョン38の容量成分は、拡散容量や、ゲートとのオーバーラップ容量、あるいは配線容量などから決定される。第3実施形態の構成においては、金属配線膜564も増幅用トランジスタ42のゲートにぶら下がった状態のフローティング配線として接続されているので、フローティングディフュージョン38の容量成分に寄与する。
フローティングディフュージョン38の変換効率はFD容量に反比例するが、金属配線膜564を付加したことで、フローティングディフュージョン38の面積が金属配線膜564を利用することで調整できる。これによって、FD容量を大きくすることで、変換効率を小さくすることができる。
すなわち、配線の持つ容量(配線間容量など)は、通常非常に小さいが、フローティングディフュージョン38の容量自体が、数[fF]と非常に小さいオーダーであるため、層間膜542内(層間膜540上)に形成される配線金属膜560bに接続する金属配線膜564の面積(幅や長さ)を変えることにより、たとえば10〜20[%]程度、フローティングディフュージョン38の容量を調整することができる。
これにより、第2実施形態と同様に、フローティングディフュージョン38部での変換効率([V/e−])を調整することができ、光電変換素子の色ごとの感度差を補正することができる。
また、この仕組みも、増幅用トランジスタ42のゲート側で、フローティングディフュージョン38の容量を変えて変換効率を変えることにより、単位画素3内で感度をアナログ的に補正するものであり、階調が損なわれることなく自然な画像を得ることもできる。
また、容量調整電極部材として機能する金属配線膜564を、接続用電極部材として機能する配線金属膜560bは異なる層に形成することで、配線金属膜560bやその他の接続配線の伏線に影響を受けることなく(すなわちレイアウト的制限が少ない)、配線金属膜560bの面積を調整でき、後述する第4実施形態の構成よりも容量調整の自由度が高い。
<第4実施形態>
図7は、本発明の第4実施形態を説明する図であって、単位画素3の一構成例の回路図である。また、図8は、図7に示した単位画素3におけるフローティングディフュージョン近傍の断面構造例を示す図である。
図7は、本発明の第4実施形態を説明する図であって、単位画素3の一構成例の回路図である。また、図8は、図7に示した単位画素3におけるフローティングディフュージョン近傍の断面構造例を示す図である。
この第4実施形態の構成は、負荷配線39が、他のノードとの回路的な接続の役割をも持つようにした点に特徴を有する。すなわち、回路構成上は、図7に示すように、リセットトランジスタ36のドレインと増幅用トランジスタ42のゲートとが直接に接続されているのではなく、負荷配線39の一部(図中の39a部分)を接続配線として利用して接続している。
また、素子の断面構造としては、図8に示すように、保護膜544内(層間膜542上)に形成される金属配線膜564は、先ず接続孔552cを介して層間膜542内(層間膜540上)に設けられる配線金属膜560cと接続され、さらに接続孔550bを介してリセットトランジスタ36のドレインをなす拡散層532bと接続される。また、接続孔552dを介して層間膜542内(層間膜540上)に設けられる配線金属膜560dと接続され、さらに接続孔550cを介して増幅用トランジスタ42のゲート電極530bと接続される。
このような第4実施形態の構成においては、金属配線膜564は、ノード間の接続に利用されるが、増幅用トランジスタ42のゲート側における配線容量を増やすためにも接続されているものである。すなわち、リセットトランジスタ36のドレインと増幅用トランジスタ42のゲートを層間膜542内(層間膜540上)だけで直接に接続できない場合に、本構成を採ることで、第3実施形態と同様の効果を享受できるようになる。
よって、第3実施形態の構成と同様に、金属配線膜564を付加したことで、FD容量を調整してFD変換効率を調整することができる。これにより、第2実施形態と同様に、フローティングディフュージョン38部での変換効率([V/e−])を調整することができ、光電変換素子の色ごとの感度差を補正することができる。
また、この仕組みも、増幅用トランジスタ42のゲート側で、フローティングディフュージョン38の容量を変えて変換効率を変えることにより、単位画素3内で感度をアナログ的に補正するものであり、階調が損なわれることなく自然な画像を得ることもできる。
なお、第3および第4実施形態においては、フローティングディフュージョン38の面積を調整するに際して、フローティングディフュージョン38に寄与する配線の電極面積を調整する一例を示したが、その他の手法によって、電極面積を調整することもできる。
たとえば、層間膜542内に設けた配線金属膜560bの長さを色画素ごとに調整することでも実現できる。配線長の調整は、配線ルートの調整(たとえば直線状やジグザグ状と、その形状の違い)で実現できる。あるいは、層間膜542内に設けた配線金属膜560bの幅を色画素ごとに調整することでも実現できる。もちろん、配線長と配線幅の双方を調整することで、フローティングディフュージョン38の面積を調整することもできる。配線長と配線幅の少なくとも一方を調整すればよく、何れを対象として調整するかは、デバイスの構成のし易さから決めるのがよい。
また、フローティングディフュージョン38に寄与する配線の電極面積を調整する手法に代えて、フローティングディフュージョン38の形成に寄与する主要部である拡散層532bの面積を調整することでも、FD容量を調整し変換効率を調整することができる。この手法は、第3および第4実施形態において用いた新たな電極(金属配線膜564)の形成が不要であり、FD容量を変えて変換効率を調整する手法として容易な方法であると考えられる。
<FD配線のレイアウト手法>
図9〜図12は、FD容量を変えて変換効率を調整するに際して、フローティングディフュージョン38の容量形成に寄与する電極部材の配線形態を調整する手法を説明する図である。ここで、図9は、比較例としてのFD配線の通常のレイアウト例を示す図であり、図10〜図12は、上記第3および第4実施形態に用いて好適なFD配線のレイアウト手法を示す図である。
図9〜図12は、FD容量を変えて変換効率を調整するに際して、フローティングディフュージョン38の容量形成に寄与する電極部材の配線形態を調整する手法を説明する図である。ここで、図9は、比較例としてのFD配線の通常のレイアウト例を示す図であり、図10〜図12は、上記第3および第4実施形態に用いて好適なFD配線のレイアウト手法を示す図である。
通常の配線形態においては、図9に示すように、光を電荷に変換する光電変換機能や電荷蓄積機能を備えた電荷生成部32(光電変換領域)や、読出選択用トランジスタ34、リセットトランジスタ36、垂直選択用トランジスタ40、あるいは増幅用トランジスタ42(転送ゲート)をなす活性化領域(たとえば32a,38a)が設けられている。
そして、読出選択用トランジスタ34、リセットトランジスタ36、垂直選択用トランジスタ40、および増幅用トランジスタ42(転送ゲート)をなす各性化領域上にポリシリコンなどで各ゲート配線(転送ゲート34G,リセットゲート36G,選択ゲート40G,増幅ゲート42G)がパターニングされている。また、選択ゲート40Gの後段(図中右側)には、電荷生成部32の一辺に沿って画素信号を出力するための垂直信号線53をなす金属配線53Mがパターニングされている。各ゲート用の電極は、コンタクトを介して下層との電気的な接続が取られるようになっている。
ここで、フローティングディフュージョン(FD)38を形成する活性化領域38aは、所定の配線層にて、金属配線(FD配線38FD)を介して増幅ゲート203と接続されている。通常、FD配線38FDは、プロセス的に限定される最小線幅を使用する。また、周辺部材との関係を考慮しつつ、できるだけ短いルートで接続するようにレイアウトする。このようなレイアウト形態を、“実質的な最短ルートを形成するレイアウト”と称する。図9に示すレイアウト例では、3つの直線を直角に結んで接続するようにしている。
一方、上記第3および第4実施形態を実現するに当たってのFD配線38FDのレイアウト手法としては、たとえば図10に示す第1例のように、FD配線38FDを通常のレイアウト(すなわち“実質的な最短ルートを形成するレイアウト”)とは異なる伏線形態(パターニング)でレイアウトする手法を採ることで、信号変換特性が線形領域に収まるように、配線長や配線幅(つまり電極面積)を調整してFD部の容量を調整することができる。
図10に示すパターニングの例では、直角部分を斜め配線で接続する、すなわち通常とは異なる曲げ方に変更してパターニングしているので、図9に示した通常のレイアウトよりも配線長は短くなるから、図9に示した通常のレイアウトよりも余分な容量を付けるには、斜め配線部分の電極幅を、最少線幅でパターニングされている直角配線部分よりも広く(太く)すればよい。
また、図11に示す第2例のように、ノード間(本例ではフローティングディフュージョン(FD)38を形成する活性化領域38aと増幅ゲート203の間)の接続役割をなす通常のFD配線38FD以外に、FD配線38FDが形成されている層と同一の配線層内にて、余分な金属配線(付加配線38ad)をFD配線38FDに接続する手法を採用しても、信号変換特性が線形領域に収まるように、FD部の電極面積を調整してFD部の容量を調整することができる。この手法は、図8において、ノード間の接続に利用される金属配線膜564aの部分以外に、金属配線膜564b,564cを付加配線として設ける手法と同じ考え方である。この付加配線は、通常の最小線幅とは異なる線幅を用いてパターニングする(実際には最小線幅よりも太くする)ことができる。
あるいは、図12に示す第3例のように、全体としては図9に示したと同様の通常の配線ルートではあるが、FD配線38FDの一部あるいは全部(つまり少なくとも一部)の配線を、通常の最小線幅とは異なる線幅を用いてパターニングする(実際には最小線幅よりも太くする)手法を採用しても、信号変換特性が線形領域に収まるように、FD部の電極面積を調整してFD部の容量を調整することができる。
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
また、上記の実施形態は、クレーム(請求項)にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
たとえば、上記実施形態では、物理量の変化に対する信号変換能力が異なるようにする具体的な手法として、半導体素子のゲート長やゲート幅を調整することや、電荷蓄積部への不純物濃度を調整する、拡散層の面積を調整する、または配線を接続してその配線幅や長さを調整して電荷蓄積部の容量を調整することを示したが、検知部に入射される物理量(たとえば光量)に対して操作を加える手法でない限り、その他の手法をも採用し得る。
要するに、単位構成要素内において、その単位構成要素を構成する種々の部材に対して積極的に操作を加えることで、物理量の変化に対する信号変換能力が異なるようにするものであれば、どのような手法を採用してもよい。上記実施形態で説明した手法はその一例に過ぎないからである。
また、上記実施形態の説明では、単位構成要素内における特に画素信号生成部を構成する種々の部材に対して積極的に操作を加えることで、電荷生成部が生成した物理量(光)の変化に応じた信号電荷に対する、画素信号生成部5から出力される画素信号の信号変換能力が異なるようにする事例を説明したが、操作対象は、単位画素3内のものであれば、何れのものでもよい。
検知部に入射される物理量(たとえば光量)に対して操作を加える手法でない限り何れの操作手法も採用でき、画素信号生成部5の構成部材に限定されず、たとえば、電荷生成部32に対して所定の操作を加えることで実現してもよい。何故なら、検知部に入射される物理量変化が同一であっても、その検知部において検知される検知情報の大きさが異なるようにすることで、単位信号生成部の変換効率が同一であっても、単位信号生成部すなわち単位構成要素のそれぞれから出力される単位信号の大きさを調整することができるからである。
また、上記実施形態では、カラー画像撮像用の固体撮像装置における信号変換能力の違いの影響の問題を解消する仕組みについて述べたが、信号変換能力の違いの影響を受けるあらゆる問題に対して、一方と他方の各単位構成要素を構成する各種部材に対する所定の操作を異なるものとする上記実施形態で説明した仕組みを適用でき、この仕組みの適用範囲は、カラー画像撮像用の固体撮像装置に限定されるものではない。
1…固体撮像装置、5…画素信号生成部、3…単位画素、7…駆動制御部、10…撮像部、12…水平走査部、14…垂直走査部、15…垂直制御線、16…駆動信号操作部、18…垂直信号線、20…カラム処理部、22…カラム信号処理部、27…負荷MOSトランジスタ、28…水平信号線、29…出力回路、32…電荷生成部、34…読出選択用トランジスタ、36…リセットトランジスタ、38…フローティングディフュージョン、39…負荷配線、40…垂直選択用トランジスタ、42…増幅用トランジスタ、532…拡散層、540,542…層間膜、544…保護膜、550,552…接続孔、564…金属配線膜
Claims (11)
- 入射された物理量の変化に応じた変化情報を検知する検知部と、前記検知部で検知した変化情報に基づいて単位信号を生成する単位信号生成部とを単位構成要素内に含み、当該単位構成要素が所定の順に配された物理量分布検知のための半導体装置であって、
一方および他方の各単位構成要素は、前記一方の単位構成要素を構成する各種部材に対する所定の操作と、前記他方の単位構成要素を構成する各種部材に対する所定の操作とが、異なるものとされている
ことを特徴とする半導体装置。 - 前記一方および前記他方のそれぞれの前記単位信号生成部を構成する各種部材に対する所定の操作が異なるものとされている
ことを特徴とする請求項1に記載の半導体装置。 - 前記検知部の前記物理量が入射される側には、波長分離用の部材が形成されており、
前記一方および前記他方の各単位構成要素は、波長分離の一単位内において、波長によって前記物理量の変化に対する信号変換能力が異なるように構成されている
ことを特徴とする請求項1に記載の半導体装置。 - 前記単位信号生成部は信号増幅用の半導体素子を有して構成されており、
前記一方および前記他方の各単位構成要素において、それぞれの前記半導体素子のゲート長とゲート幅の少なくとも一方を異なるものとすることで、前記物理量の変化に対する信号変換能力が異なるように構成されている
ことを特徴とする請求項1に記載の半導体装置。 - 前記単位信号生成部は、前記検知部で検知された前記変化情報としての信号電荷を蓄積する電荷蓄積部を有して構成されており、
前記一方および前記他方の各単位構成要素において、それぞれの前記電荷蓄積部の容量を異なるものとすることで、前記物理量の変化に対する信号変換能力が異なるように構成されている
ことを特徴とする請求項1に記載の半導体装置。 - 前記それぞれの電荷蓄積部は、不純物濃度が異なるものとすることで、前記物理量の変化に対する信号変換能力が異なるように構成されている
ことを特徴とする請求項5に記載の半導体装置。 - 前記電荷蓄積部には、前記容量を異なるものとするための配線が設けられている
ことを特徴とする請求項5に記載の半導体装置。 - 前記容量を調整するための配線は、実質的な最短ルートを形成するレイアウトとは異なる配線形態でパターニングされている
ことを特徴とする請求項7に記載の半導体装置。 - 前記容量を調整するための配線は、他のノードとの接続役割をなす電極部材として構成されており、かつ、その少なくとも一部が、最小線幅とは異なる線幅でパターニングされている
ことを特徴とする請求項7に記載の半導体装置。 - 前記容量を調整するための配線は、他のノードとの接続役割において無効状態にある
ことを特徴とする請求項7に記載の半導体装置。 - 前記それぞれの電荷蓄積部は、拡散層を有して構成されており、当該拡散層の面積が異なるものとすることで、前記物理量の変化に対する信号変換能力が異なるように構成されている
ことを特徴とする請求項5に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004294560A JP2006108466A (ja) | 2004-10-07 | 2004-10-07 | 物理量分布検知の半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004294560A JP2006108466A (ja) | 2004-10-07 | 2004-10-07 | 物理量分布検知の半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006108466A true JP2006108466A (ja) | 2006-04-20 |
Family
ID=36377817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004294560A Pending JP2006108466A (ja) | 2004-10-07 | 2004-10-07 | 物理量分布検知の半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006108466A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010003995A (ja) * | 2008-05-20 | 2010-01-07 | Texas Instr Japan Ltd | 固体撮像装置 |
WO2017014025A1 (ja) * | 2015-07-17 | 2017-01-26 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、製造方法、半導体装置、および電子機器 |
JP2019193305A (ja) * | 2013-01-31 | 2019-10-31 | アップル インコーポレイテッドApple Inc. | 垂直積層型画像センサ |
WO2022124086A1 (ja) * | 2020-12-08 | 2022-06-16 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子及び電子機器 |
-
2004
- 2004-10-07 JP JP2004294560A patent/JP2006108466A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010003995A (ja) * | 2008-05-20 | 2010-01-07 | Texas Instr Japan Ltd | 固体撮像装置 |
JP4618342B2 (ja) * | 2008-05-20 | 2011-01-26 | 日本テキサス・インスツルメンツ株式会社 | 固体撮像装置 |
JP2019193305A (ja) * | 2013-01-31 | 2019-10-31 | アップル インコーポレイテッドApple Inc. | 垂直積層型画像センサ |
WO2017014025A1 (ja) * | 2015-07-17 | 2017-01-26 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、製造方法、半導体装置、および電子機器 |
JPWO2017014025A1 (ja) * | 2015-07-17 | 2018-06-07 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、製造方法、半導体装置、および電子機器 |
US10805562B2 (en) | 2015-07-17 | 2020-10-13 | Sony Semiconductor Solutions Corporation | Imaging device, manufacturing method, semiconductor device, and electronic device |
WO2022124086A1 (ja) * | 2020-12-08 | 2022-06-16 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子及び電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240006427A1 (en) | Imaging device and imaging system | |
JP5089017B2 (ja) | 固体撮像装置及び固体撮像システム | |
JP4799594B2 (ja) | 固体撮像装置およびその製造方法 | |
JP5688540B2 (ja) | 固体撮像装置およびカメラ | |
US9117728B2 (en) | Solid-state imaging device, method of manufacturing same, and electronic apparatus | |
JP4691930B2 (ja) | 物理情報取得方法および物理情報取得装置、並びに物理量分布検知の半導体装置、プログラム、および撮像モジュール | |
WO2012105259A1 (ja) | 固体撮像装置およびその駆動方法 | |
JP2010016056A (ja) | 光電変換装置 | |
US20130140442A1 (en) | Amplifying circuit and manufacturing method, solid-state imaging element, and electronic device | |
JP2007115994A (ja) | 固体撮像装置およびカメラ | |
JP2001177775A (ja) | 固体撮像装置、撮像システム及び固体撮像装置の駆動方法 | |
JP2005332880A (ja) | 撮像素子および画像入力処理装置 | |
JP6711005B2 (ja) | 画素ユニット、及び撮像素子 | |
JP2006032681A (ja) | 半導体装置および物理情報取得装置並びに半導体装置の駆動方法 | |
US20210112210A1 (en) | Image sensor and electronic camera | |
JP4940540B2 (ja) | 半導体装置 | |
JP2006147816A (ja) | 物理量分布検知装置および物理情報取得装置 | |
JP2013125862A (ja) | 固体撮像素子および電子機器 | |
JP2006108466A (ja) | 物理量分布検知の半導体装置 | |
US11539904B2 (en) | Image sensor and electronic camera | |
JP4720402B2 (ja) | 固体撮像装置 | |
JP2016019232A (ja) | 撮像素子及び撮像装置 | |
JP2015018907A (ja) | 固体撮像装置およびその製造方法、並びに電子機器 | |
JP5619093B2 (ja) | 固体撮像装置及び固体撮像システム | |
JP2002330345A (ja) | 撮像装置 |