KR20110109873A - 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기 - Google Patents

고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기 Download PDF

Info

Publication number
KR20110109873A
KR20110109873A KR1020110024288A KR20110024288A KR20110109873A KR 20110109873 A KR20110109873 A KR 20110109873A KR 1020110024288 A KR1020110024288 A KR 1020110024288A KR 20110024288 A KR20110024288 A KR 20110024288A KR 20110109873 A KR20110109873 A KR 20110109873A
Authority
KR
South Korea
Prior art keywords
charge
transmission path
region
photoelectric conversion
conversion element
Prior art date
Application number
KR1020110024288A
Other languages
English (en)
Other versions
KR101683307B1 (ko
Inventor
유스케 오이케
타카히로 카와무라
신야 야마카와
이쿠히로 야마무라
타카시 마치다
야스노리 소고
나오키 사카
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20110109873A publication Critical patent/KR20110109873A/ko
Application granted granted Critical
Publication of KR101683307B1 publication Critical patent/KR101683307B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14862—CID imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

과제
고화질의 화상을 취득한다.
해결 수단
단위화소(120C)는, 입사광량에 응한 전하를 발생하여 내부에 축적하는 포토 다이오드(121)와, 포토 다이오드(121)에 의해 변환된 전하를 판독될 때까지 보존하는 메모리부(123)와, 포토 다이오드(121)에 축적된 모든 전하를 메모리부(123)에 전송하는 완전전송 경로(150), 및, 노광 기간중에 포토 다이오드(121)에서 발생한 소정 전하량을 초과하는 전하만을 메모리부(123)에 전송하는 중간전송 경로(140)를 갖는 제 1 전송 게이트(122)를 구비하고, 완전전송 경로(150)와 중간전송 경로(140)가 다른 영역에 형성된다. 본 발명은, 예를 들면, 고체 촬상 소자에 적용할 수 있다.

Description

고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기{SOLID-STATE IMAGING DEVICE, METHOD OF MANUFACTURING SOLID-STATE IMAGING DEVICE, AND ELECTRONIC APPARATUS}
본 발명은, 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기에 관함으로써, 특히, 고화질의 화상을 취득할 수 있도록 한 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기에 관한 것이다.
종래, 고체 촬상 장치는, 예를 들면, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치나, 촬상 기능을 갖는 휴대 단말 장치 등의 전자 기기에 있어서, 다양한 용도에 제공되고 있다. 고체 촬상 장치에는, 화소마다 증폭 소자를 구비한 APS(Active Pixel Sensor)가 있고, 광전변환 소자인 포토 다이오드에 축적된 신호 전하를, MOS(Metal Oxide Semiconductor) 트랜지스터 통하여 판독하는 CMOS(complementary MOS) 이미지 센서가 폭넓게 이용되고 있다.
CMOS 이미지 센서에서는, 일반적으로, 포토 다이오드에 축적된 신호 전하를 판독하는 판독 동작이 화소 어레이의 행마다 실행되고, 판독 동작이 종료된 화소은, 그 종료 시점부터, 재차, 신호 전하의 축적을 시작한다. 이와 같이 화소 어레이의 행마다 판독 동작을 행함에 의해, CMOS 이미지 센서에서는, 모든 화소에서 신호 전하의 축적 기간을 일치시킬 수가 없고, 피사체가 움직이고 있는 경우 등에 촬상 화상에 왜곡이 생긴다. 예를 들면, 상하 방향으로 곧은 물건이 횡방향으로 움직이고 있는 것을 촬영한 경우에, 그것이 기울어져 있는 것처럼 찍히게 된다.
이와 같은 상(像)에 왜곡이 생기는 것을 회피하기 위해, 각 화소의 노광 기간이 동일하게 되는 CMOS 이미지 센서의 전(全)화소 동시 전자 셔터가 개발되어 있다. 전화소 동시 전자 셔터란, 촬상에 유효한 모든 화소에 관해 동시에 노광을 시작하고, 동시에 노광을 종료하는 동작을 행하는 것이고, 글로벌 셔터(글로벌 노광)라고도 불린다. 글로벌 노광을 실현하는 방식으로서는, 기계적인 방식과 전기적인 방식이 있다.
예를 들면, 기계적인 방식에서는, CMOS 이미지 센서의 앞면을 차광하는 개폐 가능한 메커니컬 셔터(차광 수단)가 이용된다. 즉, 메커니컬 셔터를 개방하여 전화소 동시에 노광을 시작하고, 노광 기간 종료 시점에서, 메커니컬 셔터를 폐쇄하여 전화소 동시에 차광함으로써, 포토 다이오드에서 광전하가 발생하는 기간이 전화소에서 일치한다.
또한, 전기적인 방식에서는, 포토 다이오드의 축적 전하를 비우는 전하 배출 동작을 전화소 동시에 실행하여 노광을 시작한다. 그리고, 노광 기간 종료 시점에서, 전송 게이트를 전화소 동시에 구동하여 축적된 광전하를 전부 부유 확산층(용량)에 전송하고, 전송 게이트를 닫음으로써, 포토 다이오드에서 광전하가 발생하는 기간이 전화소에서 일치한다.
그러나, 전기적인 방식에서는, 전화소 동시에 부유 확산층에 전하가 전송되는 것에 수반하여, 노이즈를 제거하는 것이 곤란해지고, 화질이 열화되는 일이 있다. 이와 같은 화질의 열화를 억제하기 위해, 메모리부를 갖는 화소 구조가 제안되어 있다.
메모리부를 갖는 화소 구조에서는, 포토 다이오드의 축적 전하를 비우는 전하 배출 동작을 전화소 동시에 실행하여 노광을 시작하고, 노광 기간 종료 시점에서, 전송 게이트를 전화소 동시에 구동하여 축적된 광전하를 전부 메모리부에 전송하여 보존한다. 그리고, 부유 확산층을 리셋한 후에, 메모리 보존부의 보존 전하를 부유 확산층에 전송하여 신호 레벨의 판독이 행하여진다.
이와 같이, 부유 확산층과는 별개로, 포토 다이오드에서 축적한 전하를 일시적으로 보존하는 메모리부를 갖는 화소 구조에 의해, 노이즈를 저감시킬 수 있다. 그러나, 메모리부를 화소 내에 추가하기 때문에, 필연적으로 포토 다이오드의 면적이 작아지고, 포토 다이오드에 축적 가능한 최대의 전하량(최대 전하량)이 감소하여 버리게 된다.
그래서, 본원 출원인은, 포토 다이오드의 최대 전하량이 감소하는 것을 회피하기 위해, 포토 다이오드와 메모리부가 오버플로 패스로 일체화한 화소 구조를 제안하고 있다(예를 들면, 특허 문헌 1 참조).
그런데, 특허 문헌 1에 제안되어 있는 고체 촬상 소자에서는, 포토 다이오드와 메모리부 사이의 전하 전송 경로에서 포텐셜 배리어를 형성하면서 공핍 상태가 되는 구조가 채용되어 있다. 즉, 포토 다이오드와 메모리부 사이에 있는 제 1 전송 게이트가 OFF하는 충분한 전압이 인가된 상태에서도, 포토 다이오드에 소정 전하 이상의 전하가 축적된 경우, 포토 다이오드에서 발생하는 광전하가 메모리부에 오버플로하는 포텐셜 배리어를 형성하는 불순물 확산층을 갖는 구조로 되어 있다.
이와 같은 구조에 의해, 노이즈에 의한 화질 열화를 억제함과 함께, 포토 다이오드의 최대 전하량이 감소하는 것을 회피할 수 있다.
특허 문헌 1 : 일본 특개2009-268083호 공보
그러나, 상술한 바와 같은 포토 다이오드와 메모리부가 오버플로 패스로 일체화한 화소 구조에 있어서, 고체 촬상 소자가 가지는 각 화소 오버플로 패스의 포텐셜 배리어에 편차가 있으면, 촬상 화상의 화질이 저하되어 버린다. 따라서, 고체 촬상 소자가 가지는 각 화소 오버플로 패스의 포텐셜 배리어의 편차를 억제하고, 촬상 화상의 화질을 향상시킬 것이 요구되고 있다.
본 발명은, 이와 같은 상황을 감안하여 이루어진 것으로, 고화질의 화상을 취득할 수 있도록 하는 것이다.
본 발명의 제 1의 측면의 고체 촬상 소자는, 입사광량에 응한 전하를 발생하여 내부에 축적하는 광전변환 소자와, 상기 광전변환 소자에 의해 변환된 전하를 판독될 때까지 보존하는 전하 보존 영역과, 상기 광전변환 소자에 축적된 모든 전하를 상기 전하 보존 영역에 전송하는 완전전송 경로, 및, 노광 기간중에 상기 광전변환 소자에서 발생한 소정 전하량을 초과하는 전하만을 상기 전하 보존 영역에 전송하는 중간전송 경로를 갖는 전송 게이트를 구비하고, 상기 완전전송 경로와 상기 중간전송 경로가 다른 영역에 형성된다.
본 발명의 제 2의 측면의 고체 촬상 소자의 제조 방법은, 입사광량에 응한 전하를 발생하여 내부에 축적하는 광전변환 소자를 형성하고, 상기 광전변환 소자에 의해 변환된 전하를 판독될 때까지 보존하는 전하 보존 영역을 형성하고, 상기 광전변환 소자에 축적된 모든 전하를 상기 전하 보존 영역에 전송하는 완전전송 경로, 및, 노광 기간중에 상기 광전변환 소자에서 발생한 소정 전하량을 초과하는 전하만을 상기 전하 보존 영역에 전송하는 중간전송 경로를 갖는 전송 게이트를 형성하는 스텝을 포함하고, 상기 완전전송 경로와 상기 중간전송 경로가 다른 영역에 형성된다.
본 발명의 제 3의 측면의 전자 기기는, 입사광량에 응한 전하를 발생하여 내부에 축적하는 광전변환 소자와, 상기 광전변환 소자에 의해 변환된 전하를 판독될 때까지 보존하는 전하 보존 영역과, 상기 광전변환 소자에 축적된 모든 전하를 상기 전하 보존 영역에 전송하는 완전전송 경로, 및, 노광 기간중에 상기 광전변환 소자에서 발생한 소정 전하량을 초과하는 전하만을 상기 전하 보존 영역에 전송하는 중간전송 경로를 갖는 전송 게이트를 구비하고, 상기 완전전송 경로와 상기 중간전송 경로가 다른 영역에 형성된 고체 촬상 소자를 가지며, 행렬형상으로 배치된 복수행의 단위화소가 동시에 상기 전하의 축적을 행하고, 상기 전송 게이트에 의해 전송된 상기 전하를 순차적으로 판독한다.
본 발명의 제 1 내지 제 3의 측면에서는, 완전전송 경로와 중간전송 경로가 다른 영역에 형성된다.
본 발명의 제 1 및 제 3의 측면에 의하면, 고화질의 화상을 취득할 수 있다. 또한, 본 발명의 제 2의 측면에 의하면, 고화질의 화상을 취득하는 고체 촬상 소자를 제조할 수 있다.
도 1은 본 발명을 적용한 고체 촬상 소자의 한 실시의 형태의 구성예를 도시하는 블록도.
도 2는 제 1의 실시의 형태인 단위화소의 구성을 도시하는 도면.
도 3은 제 1의 실시의 형태인 단위화소의 구성을 도시하는 평면도.
도 4는 완전전송 경로를 통과하는 단면 및 포텐셜 상태를 도시하는 도면.
도 5는 중간전송 경로를 통과하는 단면 및 포텐셜 상태를 도시하는 도면.
도 6은 중간전송 경로와 완전전송 경로가 겸용된 구성에 관해 설명하는 도면.
도 7은 중간전송 경로와 완전전송 경로가 겸용된 구성에 관해 설명하는 도면.
도 8은 제 1의 실시의 형태에서의 제 1의 변형례의 구성을 도시하는 도면.
도 9는 단위화소의 제조 방법에 관해 설명하는 도면.
도 10은 제 1의 실시의 형태에서의 제 2의 변형례의 구성을 도시하는 도면.
도 11은 제 1의 실시의 형태에서의 제 3의 변형례의 구성을 도시하는 도면.
도 12는 제 2의 실시의 형태인 단위화소의 구성을 도시하는 도면.
도 13은 제 2의 실시의 형태인 단위화소의 포텐셜 상태를 도시하는 도면.
도 14는 제 2의 실시의 형태에서의 제 2의 변형례의 구성을 도시하는 도면.
도 15는 제 3의 실시의 형태인 단위화소의 구성을 도시하는 도면.
도 16은 단위화소의 제조 방법에 관해 설명하는 도면.
도 17은 제 3의 실시의 형태에서의 제 1의 변형례의 구성을 도시하는 도면.
도 18은 제 3의 실시의 형태에서의 제 2의 변형례의 구성을 도시하는 도면.
도 19는 제 3의 실시의 형태에서의 제 3의 변형례의 구성을 도시하는 도면.
도 20은 제 3의 실시의 형태에서의 제 4의 변형례의 구성을 도시하는 도면.
도 21은 제 3의 실시의 형태에서의 제 5의 변형례의 구성을 도시하는 도면.
도 22는 제 3의 실시의 형태에서의 제 6의 변형례의 구성을 도시하는 도면.
도 23은 제 4의 실시의 형태인 단위화소의 구성을 도시하는 도면.
도 24는 제 4의 실시의 형태인 단위화소의 포텐셜 상태를 도시하는 도면.
도 25는 단위화소의 제조 방법에 관해 설명하는 도면.
도 26은 단위화소의 제조 방법에 관해 설명하는 도면.
도 27은 제 4의 실시의 형태에서의 제 1의 변형례의 구성을 도시하는 도면.
도 28은 단위화소의 제조 방법에 관해 설명하는 도면.
도 29는 단위화소의 제조 방법에 관해 설명하는 도면.
도 30은 제 5의 실시의 형태인 단위화소의 구성을 도시하는 도면.
도 31은 제 5의 실시의 형태에서의 제 1의 변형례의 구성을 도시하는 도면.
도 32는 제 5의 실시의 형태에서의 제 2 및 제 3의 변형례의 구성을 도시하는 도면.
도 33은 제 5의 실시의 형태에서의 제 4 및 제 5의 변형례의 구성을 도시하는 도면.
도 34는 단위화소의 그 밖의 제 1 구성예의 구조를 도시하는 도면.
도 35는 단위화소의 그 밖의 제 2 구성예의 구조를 도시하는 도면.
도 36은 단위화소의 그 밖의 제 3 구성예의 구조를 도시하는 도면.
도 37은 단위화소의 그 밖의 제 4 구성예의 구조를 도시하는 도면.
도 38은 본 발명을 적용한 전자 기기로서의, 촬상 장치의 구성예를 도시하는 블록도.
이하, 본 발명을 적용한 구체적인 실시의 형태에 관해, 도면을 참조하면서 상세히 설명한다.
도 1은, 본 발명을 적용한 고체 촬상 소자의 한 실시의 형태의 구성예를 도시하는 블록도이다.
[고체 촬상 소자의 구성예]
도 1은, 본 발명이 적용되는 고체 촬상 소자로서의 CMOS 이미지 센서의 구성예를 도시하는 블록도이다.
CMOS 이미지 센서(100)는, 화소 어레이부(111), 수직 구동부(112), 칼럼 처리부(113), 수평 구동부(114), 및 시스템 제어부(115)를 포함하여 구성된다. 화소 어레이부(111), 수직 구동부(112), 칼럼 처리부(113), 수평 구동부(114), 및 시스템 제어부(115)는, 도시하지 않은 반도체 기판(칩)상에 형성되어 있다.
화소 어레이부(111)에는, 입사광량에 응한 전하량의 광전하를 발생하여 내부에 축적하는 광전변환 소자를 갖는 단위화소(예를 들면, 도 2의 단위화소(120A))가 행렬형상으로 2차원 배치되어 있다. 또한, 이하에서는, 입사광량에 응한 전하량의 광전하를, 단지 「전하」로 기술하고, 단위화소를, 단지 「화소」로 기술하는 경우도 있다.
화소 어레이부(111)에는 또한, 행렬형상의 화소 배열에 대해 행마다 화소 구동선(116)이 도면의 좌우 방향(화소행의 화소의 배열 방향)에 따라 형성되고, 열마다 수직 신호선(117)이 도면의 상하 방향(소열의 화소의 배열 방향)에 따라 형성되어 있다. 도 1에서는, 화소 구동선(116)에 관해 1개로서 나타내고 있지만, 1개로 한정되는 것이 아니다. 화소 구동선(116)의 일단은, 수직 구동부(112)의 각 행에 대응한 출력단에 접속되어 있다.
CMOS 이미지 센서(100)는 또한, 신호 처리부(118) 및 데이터 격납부(119)를 구비하고 있다. 신호 처리부(118) 및 데이터 격납부(119)에 관해서는, CMOS 이미지 센서(100)는 별개의 기판에 마련된 외부 신호 처리부, 예를 들면 DSP(Digital Signal Processor)나 소프트웨어에 의한 처리라도 상관없고, CMOS 이미지 센서(100)와 같은 기판상에 탑재하여도 상관없다.
수직 구동부(112)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 화소 어레이부(111)의 각 화소를, 전화소 동시 또는 행 단위 등으로 구동하는 화소 구동부이다. 이 수직 구동부(112)는, 그 구체적인 구성에 관해서는 도시를 생략하지만, 일반적으로, 판독 주사계와 소출 주사계의 2개의 주사계를 갖는 구성으로 되어 있다.
판독 주사계는, 단위화소로부터 신호를 판독하기 위해, 화소 어레이부(111)의 단위화소를 행 단위로 차례로 선택 주사한다. 소출 주사계는, 판독 주사계에 의해 판독 주사가 행하여지는 판독 행에 대해, 그 판독 주사보다도 셔터 스피드의 시간분만큼 선행하여 소출 주사를 행한다.
이 소출 주사계에 의한 소출 주사에 의해, 판독 행의 단위화소의 광전변환 소자로부터 불필요한 전하가 소출된다(리셋된다). 그리고, 소출 주사계에 의한 불필요 전하가 소출(리셋)에 의해, 이른바 전자 셔터 동작이 행하여진다. 여기서, 전자 셔터 동작이란, 광전변환 소자의 광전하를 버리고, 새롭게 노광을 시작하는(광전하의 축적을 시작하는) 동작인 것을 말한다.
판독 주사계에 의한 판독 동작에 의해 판독된 신호는, 그 직전의 판독 동작 또는 전자 셔터 동작 이후에 입사한 광량에 대응하는 것이다. 그리고, 직전의 판독 동작에 의한 판독 타이밍 또는 전자 셔터 동작에 의한 소출 타이밍으로부터, 금회의 판독 동작에 의한 판독 타이밍까지의 기간이, 단위화소에서의 광전하의 축적 시간(노광 시간)이 된다.
수직 구동부(112)에 의해 선택 주사된 화소행의 각 단위화소로부터 출력되는 화소 신호는, 수직 신호선(117)의 각각을 통하여 칼럼 처리부(113)에 공급된다. 칼럼 처리부(113)는, 화소 어레이부(111)의 화소열마다, 선택행의 각 단위화소로부터 수직 신호선(117)을 통하여 출력되는 화소 신호에 대해 소정의 신호 처리를 행함과 함께, 신호 처리 후의 화소 신호를 일시적으로 보존한다.
구체적으로는, 칼럼 처리부(113)는, 신호 처리로서 적어도, 노이즈 제거 처리, 예를 들면 CDS(Correlated Double Sampling ; 상관 이중 샘플링) 처리를 행한다. 이 칼럼 처리부(113)에 의한 CDS 처리에 의해, 리셋 노이즈나 증폭 트랜지스터의 임계치 편차 등의 화소 고유의 고정 패턴 노이즈가 제거된다. 칼럼 처리부(113)에 노이즈 제거 처리 이외에, 예를 들면, AD(아날로그-디지털) 변환 기능을 주어, 신호 레벨을 디지털 신호로 출력하는 것도 가능하다.
수평 구동부(114)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 칼럼 처리부(113)의 화소열에 대응하는 단위 회로를 순번대로 선택한다. 이 수평 구동부(114)에 의한 선택 주사에 의해, 칼럼 처리부(113)에서 신호 처리된 화소 신호가 순번대로 신호 처리부(118)에 출력된다.
시스템 제어부(115)는, 각종의 타이밍 신호를 생성하는 타이밍 제너레이터 등에 의해 구성되고, 타이밍 제너레이터에서 생성된 각종의 타이밍 신호를 기초로 수직 구동부(112), 칼럼 처리부(113) 및 수평 구동부(114) 등의 구동 제어를 행한다.
신호 처리부(118)는, 적어도 가산 처리 기능을 가지며, 칼럼 처리부(113)로부터 출력되는 화소 신호에 대해 가산 처리 등의 여러가지의 신호 처리를 행한다. 데이터 격납부(119)는, 신호 처리부(118)에서의 신호 처리에 있어서, 그 처리에 필요한 데이터를 일시적으로 격납한다.
[단위화소의 구조]
다음에, 화소 어레이부(111)에 행렬형상으로 배치되어 있는 단위화소(120A)의 구체적인 구조에 관해 설명한다. 단위화소(120A)는, 부유 확산 영역(용량)과는 별개로, 광전변환 소자로부터 전송된 광전하를 보존하는 전하 보존 영역(이하, 메모리부라고 기술한다)을 갖고 있다.
도 2는, 단위화소(120A)의 구성을 도시하는 도면이다. 또한, 도 3 내지 5를 참조하여 후술하는 바와 같이, 도 2에 도시되어 있는 단위화소(120A)는, 도 3의 평면도에서의 화살표(Y-Y')에 따른 단면(중간전송 경로를 통과하는 단면)이다.
단위화소(120A)는, 광전변환 소자로서 예를 들면 포토 다이오드(PD)(121)를 갖고 있다. 포토 다이오드(121)는, 예를 들면, N형 기판(131)에 형성된 P형 웰층(132)에 대해, P형층(133)(P+)을 기판 표면측에 형성하여 N형 매입층(134)(N)을 매입함에 의해 형성되는 매입형 포토 다이오드이다. 본 실시의 형태에서는, N형을 제 1의 도전형, P형을 제 2의 도전형으로 한다.
단위화소(120A)는, 포토 다이오드(121)에 더하여, 제 1 전송 게이트(122), 메모리부(MEM)(123), 제 2 전송 게이트(124) 및 부유 확산 영역(FD : Floating Diffusion)(125)을 갖는다. 또한, 단위화소(120A)는, 포토 다이오드(121)에 광을 도입하는 개구부나, 각 트랜지스터의 콘택트부 등 이외의 부분을 차광하는 차광막(도시 생략)에 의해 차광되어 있다.
제 1 전송 게이트(122)는, 포토 다이오드(121)에서 광전변환되고, 그 내부에 축적된 전하를, 게이트 전극(122A)에 전송 펄스(TRX)가 인가됨에 의해 전송한다. 여기서, 제 1 전송 게이트(122)는, 도 3을 참조하여 후술하는 바와 같이, 중간전송 경로(140)와 완전전송 경로(150)로 나누어져 있다. 도 2에는 중간전송 경로(140)를 통과하는 단면이 도시되어 있고, 중간전송 경로(140)는, 불순물 확산 영역(142)을 마련함에 의해 형성되고, 그 기반(基盤) 표면에 P의 불순물 확산 영역(141)이 형성된다. 또한, 불순물 확산 영역(141 및 142)에 관해서는, 도 5를 참조하여 후술한다.
메모리부(123)는, 게이트 전극(122A)의 아래에 형성된 N형의 매입 채널(135)(N)에 의해 형성되고, 제 1 전송 게이트(122)에 의해 포토 다이오드(121)로부터 전송된 전하를 보존한다. 메모리부(123)가 매입 채널(135)에 의해 형성되어 있음으로써, 기판 계면에서의 암전류의 발생을 억제할 수 있기 때문에 화질의 향상에 기여할 수 있다.
이 메모리부(123)에서, 그 상부에 게이트 전극(122A)을 배치하고, 그 게이트 전극(122A)에 전송 펄스(TRX)를 인가함으로써 메모리부(123)에 변조(變調)를 걸 수가 있다. 즉, 게이트 전극(122A)에 전송 펄스(TRX)가 인가됨으로써, 메모리부(123)의 포텐셜이 깊어진다. 이에 의해, 메모리부(123)의 포화 전하량을, 변조를 걸지 않은 경우보다도 늘릴 수 있다.
제 2 전송 게이트(124)는, 메모리부(123)에 보존된 전하를, 게이트 전극(124A)에 전송 펄스(TRG)가 인가됨에 의해 전송한다. 부유 확산 영역(125)은, N형층(N+)으로이루어지는 전하 전압 변환부이고, 제 2 전송 게이트(124)에 의해 메모리부(123)로부터 전송된 전하를 전압으로 변환한다.
단위화소(120A)는 또한, 리셋 트랜지스터(126), 증폭 트랜지스터(127) 및 선택 트랜지스터(128)를 갖고 있다. 리셋 트랜지스터(126), 증폭 트랜지스터(127) 및 선택 트랜지스터(128)는, 도 2의 예에서는, N채널의 MOS 트랜지스터를 이용하고 있다. 그러나, 도 2에서 예시한 리셋 트랜지스터(126), 증폭 트랜지스터(127) 및 선택 트랜지스터(128)의 도전형의 조합은 한 예에 지나지 않고, 이들의 조합으로 한정되는 것이 아니다.
리셋 트랜지스터(126)는, 전원(VDB)와 부유 확산 영역(125) 사이에 접속되어 있고, 게이트 전극에 리셋 펄스(RST)가 인가됨에 의해 부유 확산 영역(125)을 리셋한다. 증폭 트랜지스터(127)는, 드레인 전극이 전원(VDO)에 접속되고, 게이트 전극이 부유 확산 영역(125)에 접속되어 있고, 부유 확산 영역(125)의 전압을 판독한다.
선택 트랜지스터(128)는, 예를 들면, 드레인 전극이 증폭 트랜지스터(127)의 소스 전극에, 소스 전극이 수직 신호선(117)에 각각 접속되어 있고, 게이트 전극에 선택 펄스 SEL이 인가됨으로써, 화소 신호를 판독하여야 할 단위화소(120A)를 선택한다. 또한, 선택 트랜지스터(128)에 관해서는, 전원(VDO)과 증폭 트랜지스터(127)의 드레인 전극 사이에 접속한 구성을 취하는 것도 가능하다.
리셋 트랜지스터(126), 증폭 트랜지스터(127) 및 선택 트랜지스터(128)에 관해서는, 그 하나 또는 복수를 화소 신호의 판독 방법에 의해 생략하거나, 복수의 화소 사이에서 공유하거나 하는 것도 가능하다.
단위화소(120A)는 또한, 포토 다이오드(121)의 축적 전하를 배출하기 위한 전하 배출부(129)를 갖고 있다. 이 전하 배출부(129)는, 노광 시작시에 게이트 전극(129A)에 제어 펄스(ABG)가 인가됨으로써, 포토 다이오드(121)의 전하를 N형층의 드레인 부(136)(N++)에 배출한다. 전하 배출부(129)는 또한, 노광 종료 후의 판독 기간중에 포토 다이오드(121)가 포화하여 전하가 넘치는 것을 막는 작용을 한다. 드레인 부(136)에는, 소정의 전압(VDA)이 인가되어 있다.
[메모리부(123)의 게이트 전극의 전위]
여기서, 전하 보존 영역으로서의 메모리부(123)의 게이트 전극, 즉, 제 1 전송 게이트(122)의 게이트 전극(122A)의 전위에 관해 설명한다.
본 실시 형태에서는, 전하 보존 영역으로서의 메모리부(123)의 게이트 전극의 전위가, 제 1 전송 게이트(122) 및 제 2 전송 게이트(124)중 적어도 어느 하나, 예를 들면 제 1 전송 게이트(122)를 비도통 상태로 하는 기간에, 피닝 상태로 하는 전위로 설정된다.
보다 구체적으로는, 제 1 전송 게이트(122) 또는 제 2 전송 게이트(124)의 어느 한쪽, 또는 양쪽을 비도통 상태로 할 때에, 게이트 전극(122A, 124A)에 인가하는 전압이, 게이트 전극 바로 아래의 Si 표면에 캐리어를 축적할 수 있는 피닝 상태가 되도록 설정된다.
본 실시 형태와 같이, 전송 게이트를 형성하는 트랜지스터가 N형인 경우, 제 1 전송 게이트(122)를 비도통 상태로 할 때에, 게이트 전극(122A)에 인가하는 전압이 P형 웰층(132)에 대해 그라운드(GND)보다도 부(負)전위가 되는 전압으로 설정된다. 또한, 도시하지 않지만, 전송 게이트를 형성하는 트랜지스터가 P형인 경우, P형 웰층이 N형 웰층이 되고, 이 N형 웰층에 대해 전원 전압(VDD)보다도 높은 전압으로 설정된다.
제 1 전송 게이트(122)를 비도통 상태로 할 때에, 게이트 전극(122A)에 인가하는 전압을, 게이트 전극 바로 아래의 Si 표면에 캐리어를 축적할 수 있는 피닝 상태가 되는 전압으로 설정하는 이유는 이하와 같다.
제 1 전송 게이트(122)의 게이트 전극(122A)의 전위를, P형 웰층(132)에 대해 동전위(예를 들면 0V)로 하면, Si 표면의 결정 결함으로부터 발생하는 캐리어가 메모리부(123)에 축적되고, 암전류가 되어 화질을 열화시킬 우려가 있다. 이 때문에, 본 실시 형태에서는, 메모리부(123)상에 형성된 게이트 전극(122A)의 오프(OFF) 전위를, P형 웰층(132)에 대해 부전위, 예를 들면 -2.0V로 한다. 이에 의해, 본 실시 형태에서는, 전하 보존 기간중은 메모리부(123)의 Si 표면에 정공(홀 : Hole)을 발생시켜, Si 표면에서 발생한 전자(일렉트론 : Electron)를 재결합시키는 것이 가능하고, 그 결과, 암전류를 저감하는 것이 가능하다.
또한, 도 2의 구성에서는, 메모리부(123)의 단부에, 제 2 전송 게이트(124)의 게이트 전극(124A)이 존재하기 때문에, 이 게이트 전극(124A)도 부전위로 함으로써, 메모리부(123)의 단부에서 발생하는 암전류를 마찬가지로 억제하는 것이 가능하다. 또한, 이하에서 설명하는 각 실시의 형태에서는, N형 기판을 이용한 구성예에 관해 설명하고 있지만, P형 기판을 이용하는 것도 가능하다. 그 경우, 예를 들면 도 2에 도시한 구성예에서는, N형 기판(131) 및 P형 웰층(132)의 어느것도 P형 반도체 영역에서 형성된다.
CMOS 이미지 센서(100)는, 전화소 동시에 노광을 시작하고, 전화소 동시에 노광을 종료하고, 포토 다이오드(121)에 축적된 전하를, 차광된 메모리부(123) 및 부유 확산 영역(125)에 순차적으로 전송함으로써, 글로벌 노광을 실현한다. 이 글로벌 노광에 의해, 전화소 일치한 노광 기간에 의한 왜곡이 없는 촬상이 가능해진다.
또한, 본 실시의 형태에서의 전화소란, 화상에 나타나는 부분의 화소의 전부라는 것이고, 더미 화소 등은 제외된다. 또한, 시간차나 화상의 왜곡이 문제가 되지 않는 정도로 충분히 작으면, 전화소 동시의 동작 대신에 복수행(예를 들면, 수십행)씩 고속으로 주사하는 것도 포함된다. 또한, 화상에 나타나는 부분의 화소의 전부가 아니고, 소정 영역의 복수행의 화소에 대해 글로벌 노광을 행하는 경우에도 본 발명은 적용 가능하다.
[제 1의 실시의 형태]
다음에, 도 3 내지 도 5를 참조하여, 제 1의 실시의 형태에서의 단위화소(120A)의 구성에 관해 설명한다. 또한, 도 3 내지 도 5, 및 이하의 도면에서는, 도 2의 단위화소와 공통된 구성 요소에는 동일한 부호를 붙이고, 그 상세한 설명은 생략한다.
도 3은, 단위화소(120A)의 구성을 도시하는 평면도이다.
도 3에 도시하는 바와 같이, 단위화소(120A)에는, 포토 다이오드(121), 메모리부(123), 및 부유 확산 영역(125)이 배치되어 있다. 포토 다이오드(121) 및 메모리부(123)는, 전하 배출시에 공핍 상태가 되는 불순물 농도로 형성되고, 부유 확산 영역(125)은, 전압을 취출하기 위한 배선 콘택트가 전기적으로 접속할 수 있는 불순물 농도로 형성된다.
또한, 단위화소(120A)에서는, 포토 다이오드(121)와 메모리부(123) 사이에 제 1 전송 게이트(122)가 마련되고, 메모리부(123)와 부유 확산 영역(125) 사이에 제 2 전송 게이트(124)가 마련되어 있다. 또한, 제 1 전송 게이트(122) 및 메모리부(123)를 덮도록 게이트 전극(122A)이 마련되고, 제 2 전송 게이트(124)를 덮도록 게이트 전극(124A)이 마련되어 있다.
그리고, 단위화소(120A)에서는, 포토 다이오드(121)와 메모리부(123)의 경계 부분에 형성되어 있는 제 1 전송 게이트(122)가, 중간전송 경로(140)와 완전전송 경로(150)로서 분리된 구성으로 되어 있다. 즉, 제 1 전송 게이트(122)의 일부에 중간전송 경로(140)가 형성됨에 의해, 중간전송 경로(140)가 형성되지 않은 부분이, 완전전송 경로(150)로서 기능한다.
도 4에는, 완전전송 경로(150)를 통과하는 도 3의 화살표(X-X')에 따른 단위화소(120A)의 단면 및 포텐셜 상태가 도시되어 있고, 도 5에는, 중간전송 경로(140)를 통과하는 도 3의 화살표(Y-Y')에 따른 단위화소(120A)의 단면 및 포텐셜 상태가 도시되어 있다.
도 4에 도시하는 바와 같이, 포토 다이오드(121)와 메모리부(123)의 경계가 되는 영역은 P형 웰층(132)의 일부이고, 이 영역이, 제 1 전송 게이트(122)중의, 포토 다이오드(121)에 축적된 전하를 메모리부(123)에 완전히 전송하는 완전전송 경로(150)로서 기능한다.
즉, 게이트 전극(122A)에 전송 펄스(TRX)가 인가되지 않는 상태(OFF)에서는, 도 4의 포텐셜 상태에서 실선으로 도시되어 있는 바와 같이, 완전전송 경로(150)에서는 포텐셜이 높은 상태가 되어 있다. 그리고, 게이트 전극(122A)에 전송 펄스(TRX)가 인가되면(ON), 포텐셜도(圖)에서 파선으로 도시되어 있는 바와 같이, 메모리부(123)의 포텐셜이 깊어짐과 함께, 완전전송 경로(150)에서는, 포토 다이오드(121)로부터 메모리부(123)를 향함에 따라 깊어지는 구배를 갖는 포텐셜이 된다.
또한, 도 5에 도시하는 바와 같이, 포토 다이오드(121)와 메모리부(123)의 경계에 마련된 불순물 확산 영역(142)이, 제 1 전송 게이트(122)중의, 포토 다이오드(121)에 축적된 소정 전하량을 초과하는 전하를 메모리부(123)에 전송하는 중간전송 경로(140)로서 기능한다.
즉, 도 5의 포텐셜 상태로 도시되어 있는 바와 같이, 중간전송 경로(140)의 포텐셜은, 완전전송 경로(150)의 포텐셜(도 4)보다도 낮게 되어 있다. 따라서, 중간전송 경로(140)의 포텐셜로 정해지는 소정 전하량을 초과하는 전하가 신호 전하로서, 중간전송 경로(140)를 통하여 메모리부(123)에 유출(오버플로)한다.
또한, 불순물 확산 영역(142)의 표면측에는, 포토 다이오드(121) 및 메모리부(123)와는 다른 도전체의 불순물 확산 영역(141)이 마련되어 있다. 이 불순물 확산 영역(141)에 의해, 게이트 전극(122A)에 전송 펄스(TRX)가 인가되어도 중간전송 경로(140)의 포텐셜이 변화하는 일은 없다. 즉, 게이트 전극(122A)에 전송 펄스(TRX)가 인가되지 않는 상태(OFF)에도, 게이트 전극(122A)에 전송 펄스(TRX)가 인가된 상태(ON)에도, 중간전송 경로(140)의 포텐셜은 일정하게 유지된다.
중간전송 경로(140)를 형성하기 위해서는, 불순물 확산 영역(142)의 포텐셜을 낮게 할 필요가 있다. 불순물 확산 영역(142)을 형성하는 영역에 가볍게 N불순물을 첨가(도프)하여 P불순물 농도를 내림으로써, N-의 불순물 확산 영역(142)을 형성할 수 있다. 또는 포텐셜 배리어 형성할 때에 불순물 확산 영역(142)을 형성하는 영역에 P불순물을 첨가하는 경우는 그 농도를 내림으로써, N-의 불순물 확산 영역(142)을 형성할 수 있다.
이와 같이, 포토 다이오드(121)와 메모리부(123)의 경계 부분에, N-의 불순물 확산 영역(142)을 마련함으로써 경계 부분의 포텐셜이 내려가고, 이 포텐셜이 내려간 부분이 중간전송 경로(140)로서의 기능을 구비한다. 따라서, 포토 다이오드(121)에서 발생하고, 중간전송 경로(140)의 포텐셜을 초과한 전하는, 자동적으로 메모리부(123)에 누설되어, 축적된다. 환언하면, 중간전송 경로(140)의 포텐셜 이하의 발생 전하는 포토 다이오드(121)에 축적된다.
즉, 복수의 단위화소의 전부가 동시에 촬상 동작을 행하는 노광 기간에 있어서, 포토 다이오드(121)에서의 광전변환에 의해 발생하고, 중간전송 경로(140)의 포텐셜로 정해지는 소정 전하량을 초과하는 전하가 신호 전하로서 메모리부(123)에 전송된다. 이와 같이, 단위화소(120A)에서는, 저(低)조도에서의 발생 전하를 우선적으로 포토 다이오드(121)에서 축적하는 수단으로서, 포토 다이오드(121)와 메모리부(123)의 경계 부분에 형성된 중간전송 경로(140)가 사용된다.
또한, 도 5의 예에서는, N-의 불순물 확산 영역(137)을 마련함에 의해 중간전송 경로(140)를 형성한 구조가 채용되어 있다. 그러나, N-의 불순물 확산 영역(137)을 마련하는 대신에, P-의 불순물 확산 영역(137)을 마련함에 의해 중간전송 경로(140)를 형성한 구조를 취하는 것도 가능하다.
이상과 같이 단위화소(120A)는 구성되어 있고, 중간전송 경로(140)와 완전전송 경로(150)가 분리하고 형성되어 있기 때문에, 고농도의 불순물 확산 영역부터의 불순물 확산, 제 1 전송 게이트(122)의 게이트 전극(122A)의 위치나 전위, 포토 다이오드(121)의 축적 전하량에 기인하는, 포텐셜 배리어의 변동을 저감할 수 있다.
또한, 중간전송 경로(140)를 형성하는 불순물 확산 영역(142)의 불순물 농도에 의해 안정된 포텐셜 배리어를 형성할 수 있음으로써, 완전전송의 전송 효율을 손상시키는 일 없이, 포토 다이오드(121)의 면적의 최대화에 의한 감도 향상이나, 저노이즈 신호 범위의 최대화에 의한 출력 화상의 고화질화를 달성할 수 있다.
여기서, 제 1 전송 게이트에서, 중간전송 경로와 완전전송 경로가 겸용되여 구성된 단위화소에 관해, 도 6 및 도 7을 참조하여 설명한다.
도 6 및 도 7에는, 상술한 특허 문헌 1에 개시되어 있는 바와 같이, 포토 다이오드(21)와 메모리부(23) 사이에 있는 제 1 전송 게이트(22)에 포텐셜 배리어(φm)가 형성되어 있는 단위화소(20)가 도시되어 있다. 이와 같이 포텐셜 배리어(φm)가 형성되고, 중간전송 경로와 완전전송 경로의 기능이 제 1 전송 게이트(22)에서 겸용되여 있는 경우, 이하에서 설명하는 2개의 이유에 의해, 포텐셜 배리어(φm)의 편차를 저감시키는 것에는 한계가 있다.
제 1의 이유로서는, 포텐셜 배리어(φm)를 형성하는 불순물 확산 영역(OFB)의 간격(L)(이하, 적절히, L길이(長)라고 칭한다)은, 포토 다이오드(21)의 축적 전하(Qm)나, 메모리부(23)의 최대 전하량(Qc)을 최대화하기 위해, 가능한 한 좁게 설계된 것이 바람직하다. 그러나, 도 6B에 도시하는 바와 같이, 불순물 확산 영역(OFB)의 L길이를 좁게 설계함으로써, 이온 주입시에 마련되는 레지스트 마스크(160)에서의 레지스트 폭의 편차(Δd)가, 포텐셜 배리어(φm)의 편차(Δφ)에(로) 크게 영향을 준다. 즉, 포토 다이오드(21) 및 메모리부(23)의 면적을 확보하기 위해, 불순물 확산 영역(OFB)의 L길이를 좁게 설계하면, 레지스트 폭의 편차(Δd)의 변동으로, 불순물 확산 영역(OFB)의 불순물 농도가 크게 변동하고, 포텐셜 배리어(φm)의 편차(Δφ)도 크게 변동한 원인이 된다.
이것에 대해, 도 6C에 도시하는 바와 같이, 불순물 확산 영역(OFB)의 L길이를 넓게 설계하면, 포텐셜 배리어(φm)의 편차(Δφ)를 억제할 수는 있지만, 포토 다이오드(21) 및 메모리부(23)의 면적이 크게 감소하여 버린다. 따라서, 포토 다이오드(21)의 축적 전하(Qm)나, 메모리부(23)의 최대 전하량(Qc)을 최대화라는 관점에서, 중간전송 경로와 완전전송 경로의 기능이 제 1 전송 게이트(22)에서 겸용되는 구조에서는, 전송 경로 길이(L길이)를 확대하는 것은 곤란하다.
제 2의 이유로서는, 마스크가 맞춤 어긋남에 의한 영향을 받기 쉬워지는 것이 있다. 즉, 제 1 전송 게이트(22)에 포텐셜 배리어(φm)를 형성하는 불순물 확산 영역(OFB)은, 제 1 전송 게이트(22)의 게이트 전극(22A)에 의해 덮히여 있기 때문에, 게이트 전극(22A)의 형성 전에 이온 주입(이온 임프라 : Ion Implantation)이 행하여진다. 그리고, 이온 주입에 계속되어 행하여지는 게이트 전극(22A)을 형성하는 처리에서는, 도 7A에 도시하는 바와 같이, 게이트 전극(22A)이 불순물 확산 영역(OFB)의 단부(端部)에 일치하도록 형성되는 것이 바람직하다.
그러나, 게이트 전극(22A)과 불순물 확산 영역(OFB)은 다른 마스크 패턴으로 레지스트 형성하기 때문에, 맞춤 어긋남이 발생하고, 이에 의해 포텐셜 배리어(φm)의 편차가 일어난다.
즉, 게이트 전극(22A)은, 전송 펄스(TRX)가 인가됨으로써, 포토 다이오드(21)에서 축적된 전(全) 전하를 메모리부(23)에 전송하는 완전전송 경로로서의 기능을 구비하고 있다. 그리고, 게이트 전극(22A)의 단부가, 메모리부(23)측에 가까운 경우, 도 7B에 도시하는 바와 같이, 불순물 확산 영역(OFB)의 일부가 게이트 전극(22A)에 의해 덮히지 않게 되여, 부분적으로 게이트 전극(22A)에 의한 포텐셜의 변조가 걸리지 않고, 완전전송시에 포텐셜 배리어가 남고 버린다. 한편, 게이트 전극(22A)의 단부가 포토 다이오드(21)측에 가까운 경우, 전송 펄스(TRX)를 인가한 때에 전송 장벽이 발생하고, 출력 신호를 정확하게 판독할 수가 없게 된다.
따라서 완전전송의 전송 특성을 안정시키기 위해서는, 예를 들면, 게이트 전극(22A)을 형성한 후에 포토 다이오드(21)의 이온 주입을 행하는 셀프얼라인이 효과적이다. 그러나, 그 경우에는, 불순물 확산 영역(OFB)을 형성한 후에 포토 다이오드(21)의 이온 주입을 행하는 것이 되어, 게이트 전극(22A)과 불순물 확산 영역(OFB)의 마스크 맞춤 어긋남에 의해, 불순물 확산 영역(OFG)의 불순물 농도가 변동하게 된다.
이와 같은 제 1 및 제 2의 이유에 의해, 포텐셜 배리어(φm)의 편차를 저감시키는 것에는 한계가 있다는 문제는, 포토 다이오드(21)의 전하를 완전전송하기 위해 게이트 전극(22A)에 포텐셜 배리어(φm)가 변조할 수 있도록, 중간전송 경로와 완전전송 경로와의 기능이 제 1 전송 게이트(22)에서 겸용되여 있는 것에 기인한다. 즉, 중간전송 경로에 의한 오버플로를 정하는 포텐셜 배리어(φm)는, 제 1 전송 게이트(22)에 전압을 인가한 경우에서도, 완전전송 경로의 가장 낮은 배리어가 된다. 이것으로부터, 마스크 맞춤 어긋남에 대해, 제 1 전송 게이트(22)에서 중간전송 경로와 완전전송 경로를 양립시키는 것이 곤란해지고 있다.
그래서, 본 실시의 형태에서는, 상술한 바와 같이, 단위화소(120A)에서는, 중간전송 경로(140)와 완전전송 경로(150)가 분리하여 형성되어 있기 때문에, 포텐셜 배리어의 편차를 저감시킬 수 있다. 그리고, 포텐셜 배리어의 편차가 저감함에 의해, 단위화소(120A)에서는, 보다 저노이즈로 고화질의 신호를 취득하는 것이 가능해진다.
여기서, 단위화소(120A)에서, 보다 저노이즈로 고화질의 신호를 취득하는 것에 관해 설명한다.
입사광의 강도에 응하여 축적된 신호 전하를 Qsig로 하고, 중간전송 경로(140)를 통하여 메모리부(123)에 전송된 전하를 Qh로 하고, 완전전송 경로(150)를 통하여 메모리부(123)에 전송된 전하를 Ql로 하면, 신호 전하(Qsig)=전하(Qh)+전하(Ql)가 된다. 이 때, 입사광이 어둡게, 축적 전하가 포토 다이오드(121)와 메모리부(123) 사이의 포텐셜 배리어(φm)를 초과하지 않는 경우는, Qh=0라고 하게 된다.
또한, 포텐셜 배리어(φm)에 의해 정해지는 전하(Ql)의 최대치를 Qm로 하면, 입사광이 밝고, 신호 전하(Qsig)>최대치(Qm)가 되는 축적 전하가 얻어진 경우에, 전하(Qh)=신호 전하(Qsig)-최대치(Qm)로 얻어지는 전하(Qh)가 중간전송 경로(140)를 통하여 메모리부(123)에 전송되고, 보존되게 된다. 이 때, 포텐셜 배리어(φm)가 흐트러저서, φm+Δφm의 화소가 존재하였다고 한다. 포텐셜 배리어의 차(Δφm)에 의한 전하(Qm)의 변동량을 ΔQm로 하면, 축적 전하(Qsig)가 전하(Qm)+변동량(ΔQm)을 초과하는 경우에, 메모리부(123)에서의 축적이 시작되고, 전하(Qh)는, 전하(Qh)>0로 되고 메모리부(123)에 보존되게 된다.
즉, 신호 전하(Qsig)≤전하(Qm)+변동량(ΔQm)에서는, 전하(Ql)=신호 전하(Qsig)이고, 또한, 전하(Qh)=0이고, 양쪽의 출력을 가산함으로써, 전하(Qh)+전하(Ql)=신호 전하(Qsig)가 되고 정확한 신호를 취득할 수 있다. 한편, 신호 전하(Qsig)>전하(Qm)+변동량(ΔQm)의 경우에서도, 전하(Qh) 및 전하(Ql)는, 전하(Qh)=신호 전하(Qsig)-(전하(Qm)+변동량(ΔQm))이고, 또한, 전하(Ql)=전하(Qm)+변동량(ΔQm)으로서 판독되고, 양쪽의 출력을 가산함으로써, 마찬가지로 전하(Qh)+전하(Ql)=Qsig가 되어, 정확한 신호를 취득할 수 있다. 특히, 전하(Ql)의 출력이 전하(Qm)보다도 충분 작은 경우는, 전하(Qh)를 가산하지 않음에 의해, 노이즈의 중첩을 회피하는 것이 가능하다.
이와 같이, 중간전송 경로(140)에서 전하(Qh)가 전송된 후의 포토 다이오드(121)에 축적되어 있는 전하(Ql)(≤Qm)가, 완전전송 경로(150)를 통하여 메모리부(123)에 전송된 후, 메모리부(123)에서 보존 가능한 전하량이라면, 포텐셜 배리어(φm)의 편차가 출력 화상을 파탄시키는 일이 없다.
여기서 파탄이 없는 출력 화상을 얻는데는, 메모리부(123)에 보존 가능한 최대 전하를 Qc로 한 경우, 최대 전하(Qc)≥전하(Qm)인 것이 조건이 된다. 포텐셜 배리어(φm)에 대해, 최대 전하(Qc)≥전하(Qm)의 관계로 하는데는, 메모리부(123)의 면적을 확대하고, 포토 다이오드(121)의 면적을 축소하면 용이하지만, 실제로는 포토 다이오드(121)의 면적을 크게 함으로써 개구면적이 증대하고, 감도가 유리하거나, 전하(Qm)를 크게 함으로써 kTC 노이즈가 중첩하지 않는 저노이즈의 신호 범위를 확대할 수 있는 등, 최대 전하(Qc)≥전하(Qm)의 관계를 유지하면서 전하(Qm)를 최대화하는 것이 고화질화에 있어서 중요하게 된다.
특히, 신호 전하(Qsig)≤전하(Qm)의 경우에 있어서, 노이즈가 중첩하지 않도록 전하(Qh)를 전하(Ql)에 가산하지 않고 출력하는 것이 바람직하지만, 전하(Qh)≠0의 경우는 가산이 필요하기 때문에, 전하(Qm)의 최소치를 임계치로 하여, 가산하는지의 여부를 판정할 필요가 있다. 즉, 포텐셜 배리어(φm)가 크게 흐트러짐으로써, 전하(Qm)=변동량(ΔQm)이 되는 화소가 최소치로서 존재한 경우, 전하(Qh)의 노이즈가 중첩하지 않는 저노이즈의 신호 영역이 좁아져 버리는 문제가 있다. 또한, 최대 전하(Qc)≥전하(Qm)를 충족시킬 필요가 있기 때문에, 전하(Qm)+변동량(ΔQm)이 되는 화소가 최대치로서 존재한 경우, 최대 전하(Qc)를 크게 할 필요가 있고, 메모리부(123)의 확대와 포토 다이오드(121)의 축소를 수반하여, 전하(Qm)가 감소하여 버리는 문제가 있다.
이것 때문에, 포텐셜 배리어(φm)의 편차를 저감시킴에 의해, 포토 다이오드(121)의 면적의 최대화에 의한 감도 향상이나, 저노이즈 신호 범위의 최대화에 의한 출력 화상의 고화질화를 도모할 수 있다. 그리고, 상술한 바와 같이, 단위화소(120A)에서는, 중간전송 경로(140)와 완전전송 경로(150)가 분리하여 형성되어 있기 때문에, 포텐셜 배리어의 편차를 저감시킬 수 있고, 보다 저노이즈로 고화질의 신호를 취득할 수 있다.
여기서, 단위화소(120A)에서의 불순물 확산 영역의 불순물 농도에 관해 설명한다.
예를 들면, 단위화소(120A)가, N형 기판(131)상에 P형 웰층(132)이 형성되고, 그 내부에 N형의 불순물이 확산되어, 포토 다이오드(121) 및 메모리부(123)가 형성되어 있는 것으로 한다. 이 때, P형 웰층(132)에서의 P형 불순물 농도가 1015㎝-3인 경우, 포토 다이오드(121) 및 메모리부(123)는, 전하 배출시에 공핍 상태가 되는 N형 불순물 농도, 예를 들면, 1016 내지 1017㎝-3로 형성된다.
또한, 중간전송 경로(140)인 불순물 확산 영역(142)도, 마찬가지로, 전하 배출시에 공핍 상태가 되고, 또한, 포텐셜 배리어를 형성할 수 있는 불순물 농도로 형성된다. 상술한 소정 전하량으로부터 결정되는 포텐셜 배리어의 크기에 의해, 불순물 확산 영역(142)의 불순물 농도는, P형 불순물 농도로부터, 포토 다이오드(121) 및 메모리부(123)보다도 얇은 N형 불순물 농도까지의 사이가 되도록 조정된다. 또한, 중간전송 경로(140)의 표면측에 형성되는 불순물 확산 영역(141)은, 불순물 확산 영역(142)보다도 진한 P형의 불순물 농도, 예를 들면, 1018 내지 1019㎝-3로 형성된다.
한편으로, 부유 확산 영역(125)은, 배선 콘택트를 전기적으로 접속할 수 있는 N형 불순물 농도, 예를 들면, 1019 내지 1020㎝-3로 형성된다. 또한, P형과 N형이 반전하여 있어도, 즉, P형 기판상에 N형 웰층이 형성되고, P형의 불순물 확산 영역이 형성된 구조라도 좋다.
이와 같이, 중간전송 경로(140)를 형성함에 있어서, 전하 전송처(先)인 메모리부(123)의 불순물 농도와, 포텐셜 배리어를 형성하는 불순물 확산 영역(142)의 불순물 농도차를 작게 함으로써, 메모리부(123)의 불순물 확산에 의한 불순물 확산 영역(142)에서의 배리어 제어성이 손상되는 것을 방지할 수 있다.
[제 1의 실시의 형태에서의 제 1의 변형례]
다음에, 도 8을 참조하여, 제 1의 실시의 형태인 단위화소(120A)에서의 제 1의 변형례인 단위화소(120A-1)에 관해 설명한다. 도 8에는, 도 3에 도시되어 있는 화살표(Y-Y')에 따른 단위화소(120A-1)의 단면의 구성예가 도시되어 있다.
도 8에 도시되어 있는 단위화소(120A-1)에서는, 중간전송 경로(140)를 형성하는 불순물 확산 영역(142)의 하부에, 포토 다이오드(121) 및 메모리부(123)와는 다른 도전체(P)의 불순물 확산 영역(143)이 형성되어 있다.
예를 들면, 불순물 확산 영역(142)보다도 깊은 영역에 불순물 분포가 존재하지 않는 경우, 불순물 확산 영역(142)의 깊이 방향으로의 전계 구배가 작아지고, 메모리부(123) 이외의 영역에 전하가 넘치는 원인이 된다. 그래서, 단위화소(120A-1)에서는, 불순물 확산 영역(142)의 하부에 불순물 확산 영역(143)을 형성함에 의해, 메모리부(123) 이외의 영역에 전하가 넘치는 것을 억제하고, 포토 다이오드(121)에 소정 전하량을 초과한 광전하를 메모리부(123)에 안정하게 오버플로시킬 수 있다.
[단위화소(120A-1)의 제조 방법]
다음에, 도 9를 참조하여, 단위화소(120A-1)의 제조 방법에 관해 설명한다.
제 1의 공정에서, P형 웰층(132)에 매입 채널(135)이 형성된 기판의 표면에, 레지스트(160-1)가 형성된다. 레지스트(160-1)는, 도 3의 평면도에 도시한 바와 같이, 제 1 전송 게이트(122)의 일부에 중간전송 경로(140)를 형성하기 위한 것이고, 중간전송 경로(140)에 대응하는 영역이 개구하고 있다. 또한, 레지스트(160)의 개구부는, 매입 채널(135)측에 약간 겹쳐지도록 형성되어 있다.
제 2의 공정에서, 레지스트(160-1)를 사용하여 P형의 이온 주입이 행하여져, 소정의 깊이가 되는 위치에 불순물 확산 영역(143)이 형성된다. 제 3의 공정에서, 레지스트(160-1)를 사용하여 N형의 이온 주입이 행하여져, 불순물 확산 영역(143)의 윗면에 접하도록 불순물 확산 영역(142)이 형성된다. 제 4의 공정에서, 레지스트(160-1)를 사용하여 P형의 이온 주입이 행하여져, 불순물 확산 영역(142)의 윗면에 접하도록 불순물 확산 영역(141)이 기판 표면까지 형성된다.
이와 같이, 제 2 내지 제 4의 공정에서는, 동일한 레지스트(160-1)를 이용하여 이온 주입이 행하여져, 깊이 방향의 농도 분포로 포텐셜 배리어가 결정된다. 따라서, 불순물 확산 영역(141 내지 143)에서, 마스크 맞춤 어긋남이 발생하는 일이 없다.
다음에, 레지스트(160-1)가 제거된 후, 제 5의 공정에서, 기판 표면에 게이트 전극(122A)이 되는 폴리실리콘층(122A')이 형성된다. 제 6의 공정에서, 폴리실리콘층(122A')의 표면의 게이트 전극(122A)에 대응하는 영역에 레지스트(160-2)가 형성되고, 제 7의 공정에서, 불필요한 폴리실리콘층(122A')을 제거하는 에칭이 행하여져, 게이트 전극(122A)이 형성된다.
제 8의 공정에서, N형의 이온 주입이 행하여져, N형 매입층(134)이 형성됨에 의해, 포토 다이오드(121)가 마련된다.
[제 1의 실시의 형태에서의 제 2의 변형례]
다음에, 도 10을 참조하여, 제 1의 실시의 형태인 단위화소(120A)에서의 제 2의 변형례인 단위화소(120A-2)에 관해 설명한다. 도 10은, 단위화소(120A-2)의 구성을 도시하는 평면도이다. 또한, 도 10에 도시되어 있는 화살표(X-X') 및 화살표(Y-Y')에 따른 단위화소(120A-2)의 단면의 구성은, 도 4 및 도 5에 도시한 단위화소(120A)의 구성과 마찬가지이다.
도 10에서, 파선의 원형(170)은, 포토 다이오드(121)에 입사하는 입사광이 집광되는 영역을 나타내고 있다. 그리고, 단위화소(120A-2)에서는, 중간전송 경로(140)가, 포토 다이오드(121)의 광학 중심(파선의 원형(170)의 중심)부터 가장 떨어진 포토 다이오드(121)와 메모리부(123)의 경계에 배치되어 있다.
이와 같이, 입사광이 집광된 영역에서 떨어진 영역에 중간전송 경로(140)가 형성됨으로써, 중간전송 경로(140)의 공핍 영역에 광이 입사함에 의해 발생하는 광전하가 메모리부(123)에 누설되는 것을 억제할 수 있다. 이에 의해, 단위화소(120A-2)에서는, 그와 같은 광전하가 메모리부(123)에 누설됨에 의해 발생하는 노이즈를 저감할 수 있다.
[제 1의 실시의 형태에서의 제 3의 변형례]
다음에, 도 11을 참조하여, 제 1의 실시의 형태인 단위화소(120A)에서의 제 3의 변형례인 단위화소(120A-3)에 관해 설명한다. 도 11은, 단위화소(120A-3)의 구성을 도시하는 평면도이다. 또한, 도 11에 도시되어 있는 화살표(X-X') 및 화살표(Y-Y')에 따른 단위화소(120A-3)의 단면의 구성은, 도 4 및 도 5에 도시한 단위화소(120A)의 구성과 마찬가지이다.
도 11에는, 포토 다이오드(121)의 영역에, 평면적으로 본 때의 포텐셜의 깊이를 나타내는 등고선이 도시되어 있고, 점(171)이, 포텐셜이 가장 깊은 포텐셜 최심부를 나타내고 있다. 그리고, 단위화소(120A-3)에서는, 중간전송 경로(140)가, 포토 다이오드(121)의 포텐셜 최심부의 점(171)로부터 가장 떨어진 포토 다이오드(121)와 메모리부(123)의 경계에 배치되어 있다.
포토 다이오드(121)의 포텐셜 최심부는, 완전전송 경로(150)의 위치나, 전하를 강제 배출하는 전하 배출부(129)의 게이트 전극(129A)의 위치에 의해, 전송 효율이 높아지도록 설계된다. 단위화소(120A-3)에서는, 포텐셜 최심부의 점(171)부터 떨어진 위치에 중간전송 경로(140)를 배치함으로써, 전하 축적에 의해 중간전송 경로(140)의 포텐셜 배리어가 변조됨에 의한 영향을 저감할 수 있다.
또한, 이와 같은 구성으로 함으로써, 전하의 완전전송을 실현하는데 포토 다이오드(121)의 포텐셜 최심부와 완전전송 경로(150)가 가까이 있음으로써 전송 효율을 높일 수 있음과 함께, 중간전송 경로(140)는 포토 다이오드(121)의 포텐셜 최심부와 떨어져 있음으로써, 포토 다이오드(121)와 포텐셜 배리어 사이의 용량을 작게 할 수 있고, 축적 전하에 의한 포텐셜 배리어의 변조를 저감할 수 있다.
[제 2의 실시의 형태]
다음에, 도 12 및 도 13을 참조하여, 제 2의 실시의 형태에서의 단위화소(120B)에 관해 설명한다. 도 12A는, 단위화소(120B)의 구성을 도시하는 평면도이고, 도 12B는, 도 12A의 화살표(Z-Z')에 따른 단위화소(120B)의 단면도이다. 또한, 도 13에는, 완전전송 경로(150)를 통과하는 도 12의 화살표(X-X')에 따른 포텐셜 상태(도 13A)와, 중간전송 경로(140)를 통과하는 도 12의 화살표(X-X')에 따른 포텐셜 상태(도 13B)가 도시되어 있다.
단위화소(120B)에서는, 포토 다이오드(121)의 N형 매입층(134)의 일부와, 메모리부(123)가 매입하고 채널(135)의 일부가, 포토 다이오드(121)와 메모리부(123)의 경계 부분에서, 평면적으로 보아 폭방향(도 12A의 상하 방향)의 전면에 걸쳐서 겹치도록 N형 매입층(134) 및 매입 채널(135)이 형성되어 있다. 그리고, 깊이 방향의 분리 영역에 불순물 확산 영역(142)을 형성함으로써, 중간전송 경로(140)가 마련되어 있다. 즉, 소정 전하량을 초과하는 전하는, 깊이 방향으로 불순물 확산 영역(142)을 중간전송 경로(140)로 하여 오버플로된다.
또한, 단위화소(120B)에서는, 제 1 전송 게이트(122)의 게이트 전극(122A)에 전송 펄스(TRX)가 인가됨에 의해 실리콘 기판 표면에 형성된 채널이, 완전전송 경로(150)로서 기능한다. 또한, 도 12에 도시되어 있는 단위화소(120B)에서는, N형 매입층(134)의 일부가 기판 표면측이 되고, 매입 채널(135)의 일부가 기판 저측이 되도록, 각각의 일부가 겹치도록 구성되어 있지만, N형 매입층(134)의 일부가 기판 저측이 되고, 매입 채널(135)의 일부가 기판 표면측이 되도록, 겹침 관계가 역으로 구성되어 있어도 좋다. 이와 같이, 단위화소(120B)에서는, 메모리부(123)를 깊은 위치에 배치함으로써, 입사광의 메모리부(123)에의 입사량을 저감할 수 있다.
[제 2의 실시의 형태에서의 제 1의 변형례]
다음에, 도 14를 참조하여, 제 2의 실시의 형태인 단위화소(120B)에서의 제 1의 변형례인 단위화소(120B-1)에 관해 설명한다. 도 14A는, 단위화소(120B-1)의 구성을 도시하는 평면도이고, 도 14B는, 도 14A에 도시되어 있는 화살표(Z-Z')에 따른 단위화소(120B-1)의 단면도이다. 또한, 도 14에 도시되어 있는 화살표(X-X') 및 화살표(Y-Y')에 따른 단위화소(120A-2)의 포텐셜 상태는, 도 13에 도시한 단위화소(120B)의 포텐셜 상태와 마찬가지이다.
단위화소(120B-1)에서는, 포토 다이오드(121)의 N형 매입층(134)의 일부와, 메모리부(123)의 매입 채널(135)의 일부가, 포토 다이오드(121)와 메모리부(123)의 경계 부분에서, 평면적으로 보아 폭방향(도 12A의 상하 방향)의 일부에서 겹치도록 N형 매입층(134) 및 매입 채널(135)이 형성되어 있다.
이와 같이, 단위화소(120B-1)에서는, N형 매입층(134)과 매입 채널(135)이 겹쳐지는 영역이, 도 12의 단위화소(120B)보다도 작게 되어 있다. 이와 같이 겹쳐지는 영역을 작게 함으로써, 불순물 확산 영역(142)이 작게 형성되고, 포토 다이오드(121)에의 입사광이 중간전송 경로(140)의 불순물 확산 영역(142)에 입사함에 의해 발생하는 광전하가 메모리부(123)에 누설되는 현상을 억제할 수 있다.
[제 3의 실시의 형태]
다음에, 도 15를 참조하여, 제 3의 실시의 형태에서의 단위화소(120C)에 관해 설명한다. 도 15A는, 단위화소(120C)의 구성을 도시하는 평면도이고, 도 15B는, 도 12A에 도시되어 있는 화살표(Z-Z')에 따른 단위화소(120C)의 단면도이다.
단위화소(120C)에서는, 포토 다이오드(121)의 N형 매입층(134)이, 메모리부(123)의 일부 또는 전부의 하측(기판이 깊은 측)으로 연장하도록 형성되어 있다. 즉, N형 매입층(134)은, 도 15B에 도시하는 단면에서 L자형상으로 형성되어 있다. 그리고, 단위화소(120C)에서는, 메모리부(123)의 매입 채널(135)의 하면과, 메모리부(123)의 하측으로 늘어난 N형 매입층(134)의 윗면과의 경계 부분에, 불순물 확산 영역(142)이 형성됨에 의해, 중간전송 경로(140)가 마련되어 있다.
이와 같이, 매입 채널(135)의 하면과 N형 매입층(134)의 윗면과의 경계 부분에 불순물 확산 영역(142)을 형성함으로써, 예를 들면, 매입 채널(135)과 N형 매입층(134)과의 측면끼리의 경계 부분에 불순물 확산 영역(142)을 형성하는 경우보다도, 불순물 확산 영역(142)에의 입사광의 누입(漏入)을 억제할 수 있다. 또한, 포토 다이오드(121)의 포텐셜 최심부부터 중간전송 경로(140)까지의 거리가 넓어지게 되기 때문에, 축적 전하량에 의존한 포텐셜 배리어의 변조를 저감할 수 있다.
또한, 중간전송 경로(140)는, 도 15A에 도시하는 바와 같이, 평면적으로 보아 메모리부(123)의 중앙 부근에 배치하는 외에, 도시되어 있는 배치보다도 포토 다이오드(121)로부터 떨어진 위치에 배치하거나, 포토 다이오드(121)의 포텐셜 최심부로부터 떨어지도록 배치하여도 좋다. 이와 같이 포토 다이오드(121)로부터 떨어진 위치에 중간전송 경로(140)를 배치함으로써, 입사광의 누입을 보다 저감시킬 수 있다.
[단위화소(120C)의 제조 방법]
다음에, 도 16을 참조하여, 단위화소(120C)의 제조 방법에 관해 설명한다.
제 1의 공정에서, 기판의 표면에 형성된 레지스트(160-1)를 사용하여 N형의 이온 주입이 행하여져, N형 매입층(134)의 일부(134')가 형성된다. 레지스트(160-1)는, 도 15의 단면도에 도시한 바와 같이, 매입 채널(135)의 하측으로 연장되는 N형 매입 층(134)을 형성하기 위한 것이고, N형 매입층(134)의 일부(134')에 대응하는 영역이 개구하고 있다.
제 2의 공정에서, 기판의 표면에 레지스트(160-2)가 형성된다. 레지스트(160-2)는, 불순물 확산 영역(142)을 형성하기 위한 것이고, 불순물 확산 영역(142)에 대응하는 영역이 개구하고 있다.
제 3의 공정에서, 레지스트(160-2)를 사용하여 N형의 이온 주입이 행하여져, N형 매입층(134)의 일부(134')의 윗면에 접하도록 불순물 확산 영역(142)이 형성된다.
제 4의 공정에서, 기판의 표면에 형성된 레지스트(160-3)를 사용하여 N형의 이온 주입이 행하여져, 매입 채널(135)이 형성되고, 메모리부(123)가 마련된다. 레지스트(160-3)는, 매입 채널(135)을 형성하기 위한 것이고, 매입 채널(135)에 대응하는 영역이 개구하고 있다.
다음에, 레지스트(160-3)가 제거된 후, 제 5의 공정에서, 기판 표면에 게이트 전극(122A)이 되는 폴리실리콘층(122A')이 형성된다. 제 6의 공정에서, 폴리실리콘층(122A')의 표면의 게이트 전극(122A)에 대응하는 영역에 레지스트(160-4)가 형성되고, 제 7의 공정에서, 불필요한 폴리실리콘층(122A')을 제거하는 에칭이 행하여져, 게이트 전극(122A)이 형성된다.
제 8의 공정에서, N형의 이온 주입이 행하여져, 제 1의 공정에서 형성한 일부(134') 이외의 부분이 형성됨에 의해, N형 매입층(134)이 형성된다.
[제 3의 실시의 형태에서의 제 1의 변형례]
다음에, 도 17을 참조하여, 제 3의 실시의 형태인 단위화소(120C)에서의 제 1의 변형례인 단위화소(120C-1)에 관해 설명한다. 도 8에는, 도 15에 도시한 화살표(Z-Z')에 대응하는 단위화소(120C-1)의 단면의 구성예가 도시되어 있다.
단위화소(120C-1)에서는, 완전전송 경로(150)인 실리콘 기판의 표면 및 중간전송 경로(140)인 불순물 확산 영역(142) 이외의, 포토 다이오드(121)와 메모리부(123)의 경계 부분에, P형 웰층(132)보다도 P형의 불순물 농도가 높은 불순물 확산 영역(144)이 형성되어 있다.
이와 같은 불순물 확산 영역(144)을 형성함에 의해, 광전하의 확산을 방지할 수 있다. 이에 의해, 포토 다이오드(121)에서 소정 전하량을 초과한 광전하가 메모리부(123) 이외에 흐르는 것을 억제할 수 있고, 소정 전하량을 초과한 광전하를, 안정하게 오버플로시킬 수 있다. 또한, 중간전송 경로(140) 및 완전전송 경로(150) 이외의, 포토 다이오드(121)와 메모리부(123)의 경계 부분에 누설되어 입사한 광에 의해 발생하는 광전하가, 주위에 확산하여 버리는 것을 억제할 수 있다.
[제 3의 실시의 형태에서의 제 2의 변형례]
다음에, 도 18은, 제 3의 실시의 형태인 단위화소(120C)에서의 제 2의 변형례인 단위화소(120C-2)의 단면도이다. 도 18에 도시하는 바와 같이, 단위화소(120C-2)의 부유 확산 영역(125)에는, 부유 확산 영역(125)의 전하를 리셋하는 리셋 트랜지스터(126), 신호 전하를 판독하는 증폭 트랜지스터(127), 및, 단위화소(120C-2)를 선택하는 선택 트랜지스터(128)가 접속되어 있다. 또한, 단위화소(120C-2)의 드레인 부(136)에는, 포토 다이오드(121)의 전하를 배출하기 위한 전하 배출부(129) 및 게이트 전극(129A)이 마련되어 있다.
[제 3의 실시의 형태에서의 제 3의 변형례]
다음에, 도 19는, 제 3의 실시의 형태인 단위화소(120C)에서의 제 3의 변형례인 단위화소(120C-3)의 단면도이다. 도 19에 도시하는 바와 같이, 단위화소(120C-3)에는, 제 1 전송 게이트(122)의 게이트 전극(122A)과는 별개로, 메모리부(123)를 변조하기 위한 게이트 전극(122B)이 마련되어 있다. 그리고, 단위화소(120C-3)에서는, 게이트 전극(122B)에 변조 펄스(TRZ)가 인가됨에 의해, 메모리부(123)가 변조되도록 구성되어 있다.
[제 3의 실시의 형태에서의 제 4의 변형례]
다음에, 도 20은, 제 3의 실시의 형태인 단위화소(120C)에서의 제 4의 변형례인 단위화소(120C-4)의 단면도이다. 도 20에 도시하는 바와 같이, 단위화소(120C-4)에서는, 메모리부(123)가, 실리콘 기판의 내부에 형성된 N형의 불순물 확산 영역(135A)에서 형성되어 있고, 메모리부(123)의 기판 표면을 반전시키는 불순물 확산층(135B)이, 불순물 확산 영역(135A)의 표면에 형성되어 있다.
[제 3의 실시의 형태에서의 제 5의 변형례]
다음에, 도 21은, 제 3의 실시의 형태인 단위화소(120C)에서의 제 5의 변형례인 단위화소(120C-5)의 단면도이다. 도 21에 도시하는 바와 같이, 단위화소(120C-5)에서는, 제 1 전송 게이트(122)의 게이트 전극(122A)이, 2층의 폴리실리콘층으로 형성되어 있다. 즉, 제 1 전송 게이트(122)의 게이트 전극(122A)은, 제 2 전송 게이트(124)의 게이트 전극(124A)과 동일한 전극층, 즉, 단층 폴리실리콘으로 형성되어 있어도, 2층의 폴리실리콘층에서 형성되어 있어도 좋다.
[제 3의 실시의 형태에서의 제 6의 변형례]
다음에, 도 22는, 제 3의 실시의 형태인 단위화소(120C)에서의 제 6의 변형례인 단위화소(120C-6)의 단면도이다. 도 20에 도시하는 바와 같이, 단위화소(120C-6)에서는, 부유 확산 영역(125) 및 증폭 트랜지스터(127)가, 임계치 변조형의 소자를 이용하여 구성되어 있다.
[제 4의 실시의 형태]
다음에, 도 23 및 도 24를 참조하여, 제 4의 실시의 형태에서의 단위화소(120D)의 구성에 관해 설명한다.
도 23의 상측에는, 단위화소(120D)의 평면도가 도시되어 있고, 그 하측에는, 평면도에 도시된 화살표(X-X')에 따른 단위화소(120D)의 단면도가 도시되어 있고, 그 하측에는, 평면도에 도시된 화살표(Y-Y')에 따른 단위화소(120D)의 단면도가 도시되어 있다. 또한, 도 24에는, 중간전송 경로(140)를 통과하는 화살표(a-a')에 따른 단위화소(120D)의 포텐셜 상태(도 24A)와, 완전전송 경로(150)를 통과하는 화살표(b-b')에 따른 단위화소(120D)의 포텐셜 상태(도 24B)가 도시되어 있다.
단위화소(120D)에서는, 제 1 전송 게이트(122)의 게이트 전극(122A)의 포토 다이오드(121)측의 측면의 중앙 부분에 오목부가 형성되어 있다. 그리고, 단위화소(120D)에서는, 그 오목부에 대응하는 제 1 전송 게이트(122)의 일부가 중간전송 경로(140)로서 기능함과 함께, 그 오목부 이외의 부분에 대응하는 제 1 전송 게이트(122)가 완전전송 경로(150)로서 기능한다. 이와 같이, 단위화소(120D)에서는, 중간전송 경로(140) 및 완전전송 경로(150)가 마련된 개소가 따로따로가 되는 구조로 되어 있다.
또한, 화살표(Y-Y')에 따른 단면도에 도시되어 있는 바와 같이, 제 1 전송 게이트(122)에서의 게이트 전극(122A)의 오목부에 대응하는 영역 이외의 부분에는, P+의 불순물 확산 영역(149)이 형성되어 있다. 이와 같이 P형의 불순물 농도가 높은 불순물 확산 영역(149)을 마련함에 의해, 완전전송 경로(150)에서의 포텐셜 배리어의 편차를 작게 할 수 있다. 그리고, 게이트 전극(122A)에 전송 펄스(TRX)가 인가됨에 의해, 완전전송 경로(150)의 포텐셜이 변경되고, 포토 다이오드(121)에 축적되어 있는 전하가 메모리부(123)에 전송된다.
또한, 중간전송 경로(140)는, 화살표(X-X')에 따른 단면도에 도시되어 있는 바와 같이, 게이트 전극(122A)의 오목부에 대응하는 영역에 형성되는 P-의 불순물 확산 영역(142)에 의해 마련되어 있다. 이에 의해, 포토 다이오드(121)에 소정 전하량을 초과한 전하는, 불순물 확산 영역(142)을 중간전송 경로(140)로 하여 항상 오버플로한다. 또한, 불순물 확산 영역(142)은, 게이트 전극(122A)에 덮혀 있지 않기 때문에, 게이트 전극(122A)에 전송 펄스(TRX)가 인가되어도, 중간전송 경로(140)에서의 포텐셜 배리어는 변화하지 않고 일정하다.
또한, 중간전송 경로(140)의 불순물 확산 영역(142)은, 예를 들면, 제 1 전송 게이트(122)의 게이트 전극(122A)에 오목부을 형성하고, 그 오목부에서 노출하고 있는 영역에 대해, As(비소) 또는 P(인)를 이온 주입하여, 그 영역의 B(붕소)를 되받음에 의해, 그 영역에서의 불순물 농도를 부분적으로 P-로 함에 의해 형성할 수 있다. 또한, 불순물 확산 영역(142)의 불순물 농도는 N-이라도 좋다. 이와 같은 제조 방법을 채용함으로써, 종래의 제조 방법으로부터, 게이트 전극(122A)의 마스크를 변경하고, 불순물 확산 영역(142)을 마련하기 위한 이온 주입에서의 불순물 농도 및 에너지를 적절히 변경할 뿐으로, 불순물 확산 영역(142)을 형성할 수 있다. 즉, 종래의 제조 방법으로부터 변경하는 프로세스가 적어도 됨과 함께, 레지스트 개구 치수의 편차나, 마스크의 맞춤 어긋남 등을 원인으로 한 포텐셜 배리어의 편차를 억제할 수 있다.
[단위화소(120D)의 제조 방법]
다음에, 도 25 및 도 26을 참조하여, 단위화소(120D)의 제조 방법에 관해 설명한다. 또한, 도 26에서는, 좌측에, 도 23의 평면도에 도시된 화살표(Y-Y')에 따른 단위화소(120D)의 단면도가 도시되어 있고, 우측에, 도 23의 평면도에 도시된 화살표(X-X')에 따른 단위화소(120D)의 단면도가 도시되어 있다.
제 1의 공정에서, 도 25A에 도시하는 바와 같이, P형 웰층(132)의 표면에, 메모리부(123)에 대응하는 영역이 개구한 레지스트(160-1)를 형성하고, As 또는 P를 이온 주입함에 의해, 매입 채널(135)을 형성한다.
제 2의 공정에서, 도 25B에 도시하는 바와 같이, P형 웰층(132)의 표면에, 제 1 전송 게이트(122)에 대응하는 영역이 개구한 레지스트(160-2)를 형성하고, B를 이온 주입함에 의해, P+의 불순물 확산 영역(149)을 형성한다. 또한, 이 공정에서 형성되는 불순물 확산 영역(149)의 중앙의 일부는, 후의 공정에서 불순물 확산 영역(142)이 되는 영역이다. 또한, 불순물 확산 영역(149)을 P+로 함으로써, 레지스트 개구폭의 편차에 의한 포텐셜 배리어의 편차를 작게 할 수 있다.
제 3의 공정에서, 도 26A에 도시하는 바와 같이, 메모리부(123)의 기판 표면에 붙여지는 산화막(SiO2)을 통하여 게이트 전극(122A)이 되는 폴리실리콘(Poly-Si)을 퇴적시키고, 도 23의 평면도에 도시하는 바와 같은 오목부가 형성되도록 가공을 행한다. 이에 의해, 불순물 확산 영역(149)의 일부가, 게이트 전극(122A)의 오목부에 대응하여 기판 표면에 나타난다.
제 4의 공정에서, 레지스트(163-3)를 형성하여, 포토 다이오드(121)를 제작하기 위해, As 또는 P를 이온 주입한다. 이 때, 포토 다이오드(121)가 형성되는 영역이 N형이 됨과 함께, 게이트 전극(122A)의 오목부에 대응하는 영역에서는, 불순물 확산 영역(149)의 일부의 표면에 나타나 있는 부분에서, As 또는 P로 되받아져 P-(또는 N-)가 되고, 불순물 확산 영역(142)이 형성된다. 이 때의 이온 주입의 피크 농도는 수㎚로 제어할 수 있기 때문에, 마스크의 위치 맞춤을 제어하여 보다 편차가 적은 포텐셜 배리어를 형성할 수 있다.
제 5의 공정에서, 도 26C에 도시하는 바와 같이, 기판 표면의 부근에 B를 이온 주입하여, P+의 P형층(133)을 형성한다. 이에 의해, HAD(Hole Accumulated Diode) 센서인 포토 다이오드(121)가 제작된다.
제 6의 공정에서, 레지스트(163-3)를 박리시키고, 게이트 전극(122A)에 배선을 접속하여, 단위화소(120D)의 구조가 완성된다.
여기서, 예를 들면, P형 웰층(132)에서의 P형 불순물 농도가 1015㎝-3인 경우, 포토 다이오드(121) 및 메모리부(123)는, 전하 배출시에 공핍 상태가 되는 N형 불순물 농도, 예를 들면, 1016 내지 1017㎝-3로 형성된다.
[제 4의 실시의 형태에서의 제 1의 변형례]
다음에, 도 27을 참조하여, 제 4의 실시의 형태인 단위화소(120D)에서의 제 1의 변형례인 단위화소(120D-1)의 구성에 관해 설명한다. 도 27의 상측에는, 단위화소(120D-1)의 평면도가 도시되어 있고, 그 하측에는, 평면도에 도시된 화살표(X-X')에 따른 단위화소(120D-1)의 단면도가 도시되어 있고, 그 하측에는, 평면도에 도시된 화살표(Y-Y')에 따른 단위화소(120D-1)의 단면도가 도시되어 있다.
단위화소(120D-1)에서는, 도 23의 단위화소(120D)와 달리, 제 1 전송 게이트(122)의 게이트 전극(122A)의 포토 다이오드(121)측의 측면은 직선형상으로 형성되어 있다. 그리고, 단위화소(120D-1)에서는, 제 1 전송 게이트(122)의 중앙의 일부가 포토 다이오드(121)측을 향하여 돌출하도록 형성되어 있고, 포토 다이오드(121)측으로 튀어나온 전극(122A)에 덮히지 않은 부분이, 중간전송 경로(140)로서 기능한다.
또한, 단위화소(120D-1)에서는, 제 1 전송 게이트(122)의 중간전송 경로(140) 이외의 부분(게이트 전극(122A)에 덮혀진 부분)이 완전전송 경로(150)로서 기능한다. 완전전송 경로(150)에는, 도 23의 단위화소(120D)와 마찬가지로, P+의 불순물 확산 영역(149)이 형성되어 있다. 또한, 도 27의 단면도에 도시된 화살표(a-a') 및 화살표(b-b')에 따른 단위화소(120D-1)의 포텐셜 상태는, 도 24에 도시되어 있는 단위화소(120D)의 포텐셜 상태와 마찬가지이다.
[단위화소(120D-1)의 제조 방법]
다음에, 도 28 및 도 29를 참조하여, 단위화소(120D-1)의 제조 방법에 관해 설명한다. 또한, 도 28 및 도 29에서는, 좌측에, 도 27의 평면도에 도시된 화살표(Y-Y')에 따른 단면도가 도시되어 있고, 우측에, 도 27의 평면도에 도시된 화살표(X-X')에 따른 단면도가 도시되어 있다.
제 1의 공정에서는, 도 28A에 도시하는 바와 같이, P형 웰층(132)의 표면에, 메모리부(123)에 대응하는 영역이 개구한 레지스트(160-1)를 형성하고, As 또는 P를 이온 주입함에 의해, 매입 채널(135)을 형성한다. 이 때, 레지스트(160-1)는, 도 27의 평면도에 도시한 바와 같이 중간전송 경로(140)에 대응하는 영역이 오목형상으로 형성되어 있고, 제 1의 공정에서는, 매입 채널(135)은, 포토 다이오드(121)가 형성되는 측에 볼록형상(후의 공정에서 중간전송 경로(140)이 되는 영역)이 되도록 형성된다.
제 2의 공정에서, 도 28B에 도시하는 바와 같이, P형 웰층(132)의 표면에, 제 1 전송 게이트(122)에 대응하는 영역이 개구한 레지스트(160-2)를 형성하고, B를 이온 주입함에 의해, P+의 불순물 확산 영역(149)을 형성한다. 또한, 이 공정에서 형성된 불순물 확산 영역(149)의 중앙의 일부는, 후의 공정에서 불순물 확산 영역(142)이 되는 영역이고, 그 영역은, 도 27의 평면도에 도시한 바와 같이 포토 다이오드(121)가 형성되는 측에 볼록형상이 되고, 매입 채널(135)측에 오목형상이 되어 있다.
제 3의 공정에서, 도 28C에 도시하는 바와 같이, 메모리부(123)의 기판 표면에 붙여지는 산화막(SiO2)을 통하여 게이트 전극(122A)이 되는 폴리실리콘(Poly-Si)을 퇴적시킨다. 이 때, 게이트 전극(122A)은, 완전전송 경로(150)가 되는 영역을 덮고, 중간전송 경로(140)이 되는 영역을 덮지 않도록 형성된다.
제 4의 공정에서, 도 29A에 도시하는 바와 같이, 레지스트(163-3)를 형성하여, 포토 다이오드(121)를 제작하기 위해, As 또는 P를 이온 주입한다. 이 때, 포토 다이오드(121)가 형성되는 영역이 N형이 됨과 함께, 포토 다이오드(121)측에 볼록형상으로 형성된 불순물 확산 영역(149)의 중앙의 일부에서, As 또는 P로 되받아저서 P-(또는 N-)가 되고, 불순물 확산 영역(142)이 형성된다. 이 때의 이온 주입의 피크 농도는 수㎚로 제어할 수 있기 때문에, 마스크의 위치맞춤을 제어하여 보다 편차가 적은 포텐셜 배리어를 형성할 수 있다.
제 5의 공정에서, 도 29B에 도시하는 바와 같이, 기판 표면의 부근에 B를 이온 주입하여, P+의 P형층(133)을 형성한다. 이에 의해, HAD(Hole Accumulated Diode) 센서인 포토 다이오드(121)가 제작된다.
제 6의 공정에서, 레지스트(163-3)를 박리시키고, 게이트 전극(122A)에 배선을 접속하여, 단위화소(120D-1)의 구조가 완성된다.
이상과 같이, 완전전송 경로(150)용으로서 이온 주입을 행한 영역의 일부를 되받음에 의해 중간전송 경로(140)를 형성함에 의해, 포토 다이오드(121)의 축적 전하가 메모리부(123)에 유출하는 소정 전하량을 정하는 포텐셜 배리어를, 안정하게 형성할 수 있다.
[제 5의 실시의 형태]
다음에, 도 30을 참조하여, 제 5의 실시의 형태에서의 단위화소(120E)의 구성에 관해 설명한다. 도 30A에는, 단위화소(120E)의 평면도가 도시되어 있고, 도 30B에는, 평면도에 도시된 화살표(X-X')에 따른 단위화소(120E)의 단면도가 도시되어 있고, 도 30C에는, 평면도에 도시된 화살표(Y-Y')에 따른 단위화소(120E)의 단면도가 도시되어 있다.
도 30에 도시하는 바와 같이, 단위화소(120E)에서는, 중간전송 경로(140)와 완전전송 경로(150)가 제 1 전송 게이트(122)의 채널 폭방향으로 분리되어 있고, 채널 폭의 단(端)에 중간전송 경로(140)가 형성되어 있다.
또한, 단위화소(120E)에서는, 중간전송 경로(140)의 실효 채널 길이가 완전전송 경로(150)의 실효 채널 길이보다 길어짐과 함께, 중간전송 경로(140)의 실효 채널 폭이 완전전송 경로(150)의 실효 채널 폭보다 좁아지도록, 중간전송 경로(140)가 되는 불순물 확산 영역(142), 및, 완전전송 경로(150)가 되는 불순물 확산 영역(146)이 형성된다.
그리고, 단위화소(120E)에서는, 중간전송 경로(140)를 통하여 포토 다이오드(121)에 축적된 전하가 메모리부(123)에 오버플로하는 것에 대해, 완전전송 경로(150)에서는 오버플로가 발생하지 않도록, 완전전송 경로(150)의 포텐셜 배리어가 충분 높아지도록, 불순물 확산 영역(146)의 불순물 농도가 조정된다. 예를 들면, 단위화소(120E)에서 불순물 농도로서는, 억셉터 농도가 1015㎝-3가 되는 P형 웰층(132)중에, 도너 농도가 1016 내지 1018㎝-3가 되는 포토 다이오드(121)와 메모리부(123), 및, 억셉터 농도가 1016 내지 1018㎝-3가 되는 중간전송 경로(140)와 완전전송 경로(150)가 형성되지만, 완전전송 경로(150)의 억셉터 농도는, 중간전송 경로(140)보다도 고농도가 된다.
[제 5의 실시의 형태에서의 제 1의 변형례]
다음에, 도 31을 참조하여, 제 5의 실시의 형태인 단위화소(120E)에서의 제 1의 변형례인 단위화소(120E-1)의 구성에 관해 설명한다. 도 31에는, 도 30과 마찬가지로, 단위화소(120E-1)의 평면도 및 단면도가 도시되어 있다.
도 31에 도시하는 바와 같이, 단위화소(120E-1)에서는, 중간전송 경로(140)와 완전전송 경로(150)가 제 1 전송 게이트(122)의 채널 폭방향으로 분리되어 있고, 채널 폭의 중앙에 중간전송 경로(140)가 형성되고, 중간전송 경로(140)의 양측에 완전전송 경로(150)가 형성되어 있다. 또한, 단위화소(120E-1)의 중간전송 경로(140)와 완전전송 경로(150)에 대해, 실효 채널 길이, 실효 채널 폭, 및 채널 농도의 관계는, 도 30의 단위화소(120E)와 마찬가지이다.
이와 같이, 단위화소(120E-1)에서는, 중간전송 경로(140)를 채널 폭의 중앙에 형성함으로써, 포토 다이오드(121) 및 메모리부(123)의 면적이, 단위화소(120E)보다도 저하되지만, 중간전송 경로(140)를 형성할 때의 리소그래피의 맞춤 편차에 대한 특성 편차를 저감시킬 수 있다.
[제 5의 실시의 형태에서의 제 2 및 제 3의 변형례]
다음에, 도 32를 참조하여, 제 5의 실시의 형태인 단위화소(120E)에서의 제 2의 변형례인 단위화소(120E-2), 및 제 3의 변형례인 단위화소(120E-3)의 구성에 관해 설명한다. 도 32A에는, 단위화소(120E-2)의 평면도가 도시되어 있고, 도 32B에는, 단위화소(120E-3)의 평면도가 도시되어 있다. 또한, 단위화소(120E-2) 및 단위화소(120E-3)는, 평면도에 도시된 화살표(X-X')에 따른 단면 형상이 공통되어 있고, 도 32C에는, 그 단면도가 도시되어 있다.
도 32에 도시하는 바와 같이, 단위화소(120E-2) 및 단위화소(120E-3)에서는, 완전전송 경로(150)와 메모리부(123)의 경계, 및, 완전전송 경로(150)와 포토 다이오드(121)의 경계는, 단위화소(120E)와 마찬가지로 접하도록 구성되어 있다. 이에 대해, 단위화소(120E-2) 및 단위화소(120E-3)에서는, 중간전송 경로(140)와 메모리부(123)의 경계, 및, 중간전송 경로(140)와 포토 다이오드(121)의 경계에는, 간극이 마련되어 있다. 이 간극 영역은, 인접하는 불순물 확산 영역(142)보다도 억셉터 농도가 낮고, 또한, 포토 다이오드(121) 및 메모리부(123)보다도 도너 농도가 낮다. 예를 들면, 이 간극 영역은, P형 웰층(132)과 같은 농도가 되어 있다.
또한, 단위화소(120E-2) 및 단위화소(120E-3)의 중간전송 경로(140)와 완전전송 경로(150)에 대해, 실효 채널 길이, 실효 채널 폭, 및 채널 농도의 관계는, 도 30의 단위화소(120E)와 마찬가지이다. 이와 같이 구성되어 있는 단위화소(120E-2) 및 단위화소(120E-3)에서는, 단위화소(120E)나 단위화소(120E-2) 등과 비교하여, 포토 다이오드(121)와 메모리부(123)의 면적은 저하되지만, 중간전송 경로(140)를 형성할 때의 리소그래피의 맞춤 편차에 대한 특성 편차를, 더욱 저감시킬 수 있다.
[제 5의 실시의 형태에서의 제 4 및 제 5의 변형례]
다음에, 도 33을 참조하여, 제 5의 실시의 형태인 단위화소(120E)에서의 제 4의 변형례인 단위화소(120E-4), 및 제 5의 변형례인 단위화소(120E-5)의 구성에 관해 설명한다. 도 33에는, 도 32와 마찬가지로, 단위화소(120E-4) 및 단위화소(120E-5)의 평면도 및 단면도가 도시되어 있다.
도 33에 도시하는 바와 같이, 단위화소(120E-4) 및 단위화소(120E-5)에서는, 중간전송 경로(140)를 구성하는 불순물 확산 영역(142)이, 포토 다이오드(121)측으로 넓어짐과 함께, 메모리부(123)측으로 넓어저서 구성되어 있다. 또한, 단위화소(120E-4) 및 단위화소(120E-5)의 중간전송 경로(140)와 완전전송 경로(150)에 대해, 실효 채널 길이, 실효 채널 폭, 및 채널 농도의 관계는, 도 30의 단위화소(120E)와 마찬가지이다.
이와 같이 구성되어 있는 단위화소(120E-4) 및 단위화소(120E-5)에서는, 단위화소(120E)나 단위화소(120E-2) 등과고 비교하여, 포토 다이오드(121)측으로 넓어진(볼록형상으로 형성된) 불순물 확산 영역(142)과, 포토 다이오드(121)의 리소그래피의 맞춤 편차가 새롭게 발생하지만, 중간전송 경로(140)의 실효 채널 길이을 길게 한 때의 포토 다이오드(121) 및 메모리부(123)의 면적 저하를 보다 작게 억제할 수 있다.
이상과 같이 구성되어 있는 단위화소(120E) 내지 단위화소(120E-5)에서는, 포토 다이오드(121) 및 메모리부(123)의 면적 최대화와 제조 편차에 대해, 안정된 중간전송 경로(140)의 양립이 가능하고, 화소 사이즈의 축소에 의한 다화소화, 또는, 동일 화소 사이즈에서의 포화 신호량의 증가와 감도 향상에 의한 고화질화를 도모할 수 있다.
또한, 디바이스 동작상, 대전류를 흘릴 필요가 없는 중간전송 경로(140)의 실효 채널 폭은 좁게 설계하고, 단시간에 신호 전하를 전송하기 위해 큰 전류를 흘리고 싶은 완전전송 경로(150)의 실효 채널 폭을 가능한 한 넓게 설계하는 것이 바람직하다.
이상과 같이, 실효 채널 길이가 긴 중간전송 경로(140)의 실효 채널 폭을 좁게 실효 채널 길이가 짧은 완전전송 경로(150)의 실효 채널 폭을 넓게 함으로써, 포토 다이오드(121)와 메모리부(123)의 면적을 최대화하는 점에서 유리하고, 단순하게 전 채널 폭의 실효 채널 길이을 길게 한 디바이스에 비하여, 동일 화소 사이즈 내에서 포토 다이오드(121)와 메모리부(123)의 면적을 크게 할 수 있다.
이와 같이, 본 발명에 의해 화소 사이즈의 미세화에 의한 중간전송 경로(140)의 특성 불안정함과 포토 다이오드(121) 및 메모리부(123)의 면적 축소에 의한 화소 특성 열화의 트레이드 오프를 개선하는 것이 가능해진다.
또한, 각 실시의 형태에서는, 전자를 신호 전하로 하는 이미지 센서를 예로 설명하였지만, 정공을 신호 전하로 하는 타입의 이미지 센서에도 본 발명을 적용할 수 있다.
[단위화소의 그 밖의 제 1 구성예]
도 34는, 단위화소(120)의 그 밖의 제 1 구성예인 단위화소(120F-1)의 구조를 도시하는 도면이다.
단위화소(120F-1)에서는, 도 2의 단위화소(120A)에서의 제 1 전송 게이트(122)와 메모리부(123)가 생략되고, P형 웰층(132)을 끼우고, 포토 다이오드(121)와 부유 확산 영역(125)이 인접하는 배치로 되어 있다. 포토 다이오드(121)와 부유 확산 영역(125) 사이의 P형 웰층(132)의 상측에는, 제 2 전송 게이트(124)가 배치되어 있다.
단위화소(120F-1)에서의 글로벌 노광 동작에 관해 설명한다. 우선, 전화소 동시에 매입 포토 다이오드(121)의 축적 전하를 비우는 전하 배출 동작이 실행된 후, 노광이 시작된다. 이에 의해, 포토 다이오드(121)의 PN 접합 용량에 광전하가 축적된다. 노광 기간 종료 시점에서, 제 2 전송 게이트(124)가 전화소 동시에 ON 되고, 축적된 광전하가 전부 부유 확산 영역(125)에 전송된다. 제 2 전송 게이트(124)를 닫음으로써, 전화소 동일한 노광 기간에 축적된 광전하가 부유 확산 영역(125)에 보존된다. 그 후, 부유 확산 영역(125)에 보존된 광전하가, 순차적으로, 화소 신호로서 수직 신호선(117)을 통하여 판독된다. 취후에, 부유 확산 영역(125)이 리셋되고, 그리고 나서, 리셋 레벨이 판독된다.
따라서 단위화소(120F-1)에서는, 부유 확산 영역(125)이 글로벌 노광 동작을 행하는 경우의 전하 보존 영역이 된다. 단위화소(120F-1)에서는, 포토 다이오드(121)와 부유 확산 영역(125)의 경계 부분의 제 2 전송 게이트(124)에, 중간전송 경로와 완전전송 경로가 분리된 구성이 되도록 불순물 확산 영역을 형성함으로써, 본 발명을 적용할 수 있다.
[단위화소의 그 밖의 제 2 구성예]
도 35는, 단위화소(120)의 그 밖의 제 2 구성예인 단위화소(120F-2)의 구조를 도시하는 도면이다.
단위화소(120D)는, 도 2의 단위화소(120A)의 구성에, 부유 확산 영역(125)과 같은 메모리부(123)가 마련된 구성으로 되어 있다. 즉, 단위화소(120F-2)에서는, 제 1 전송 게이트(122)의 게이트 전극(122A)이 포토 다이오드(121)와 메모리부(123)의 경계의 P형 웰층(132)의 상부에 마련되어 있다. 또한, 단위화소(120F-2)에서는, 메모리부(123)가 부유 확산 영역(125)과 같은 N형층(238)에 의해 형성된다.
단위화소(120F-2)에서 글로벌 노광 동작은, 다음의 순서로 실행된다. 우선, 전하 배출 동작이 전화소 동시에 실행되고, 동시 노광이 시작된다. 발생한 광전하가 포토 다이오드(121)에 축적된다. 노광 종료 시점에서, 제 1 전송 게이트(122)가 전화소 동시에 ON 되고, 축적된 광전하가 메모리부(123)에 전송되고, 보존된다. 노광 종료 후, 순차 동작으로 리셋 레벨과 신호 레벨이 판독된다. 즉, 부유 확산 영역(125)이 리셋되고, 다음에 리셋 레벨이 판독된다. 계속해서, 메모리부(123)의 보존 전하가 부유 확산 영역(125)에 전송되고, 신호 레벨이 판독된다.
단위화소(120F-2)에서는, 메모리부(123)의 N형층(238)이 글로벌 노광 동작을 행하는 경우의 전하 보존 영역이 된다. 단위화소(120F-2)에서는, 제 1 전송 게이트(122)에, 중간전송 경로와 완전전송 경로가 분리된 구성이 되도록 불순물 확산 영역을 형성함으로써, 본 발명을 적용할 수 있다.
[단위화소의 그 밖의 제 3 구성예]
도 36은, 단위화소(120)의 그 밖의 제 3 구성예인 단위화소(120F-3)의 구조를 도시하는 도면이다.
도 36의 단위화소(120F-3)에서는, 메모리부(123)를, 매입 채널(135)에 대신하여, 매입형의 N형 확산 영역(239)에 의해 형성한 구성이 채용되어 있다.
메모리부(123)를 N형 확산 영역(239)에 의해 형성한 경우라도, 매입 채널(135)에 의해 형성한 경우와 같은 작용 효과를 얻을 수 있다. 구체적으로는, P형 웰층(132)의 내부에 N형 확산 영역(239)을 형성하고, 기판 표면측에 P형층(240)을 형성함으로써, 계면에서 발생하는 암전류가 메모리부(123)의 N형 확산 영역(239)에 축적되는 것을 회피할 수 있기 때문에 화질의 향상에 기여할 수 있다.
여기서, 메모리부(123)의 N형 확산 영역(239)의 불순물 농도는, 부유 확산 영역(125)의 불순물 농도보다도 낮게 하는 것이 바람직하다. 이와 같은 불순물 농도의 설정에 의해, 제 2 전송 게이트(124)에 의한 메모리부(123)로부터 부유 확산 영역(125)으로의 전하의 전송 효율을 높일 수 있다. 단위화소(120F-3)에서의 글로벌 노광 동작은, 도 2의 단위화소(120A)와 마찬가지이다.
또한, 도 36에 도시한 단위화소(120F-3)의 구성에서는, 메모리부(123)를 매입형의 N형 확산 영역(239)에 의해 형성하였지만, 메모리부(123)에서 발생하는 암전류가 증가하는 일이 있는 것이지만, 매입형으로 하지 않는 구조로 하여도 좋다.
또한, 단위화소(120F-3)의 구성에서도, 도 2의 단위화소(120A)에서의 경우와 마찬가지로 전하 배출부(129)를 생략하고, 전송 펄스(TRX, TRG) 및 리셋 펄스(RST)를 전부 액티브 상태로 하는 구성을 채택할 수 있다. 이 구성을 채택함에 의해, 전하 배출부(129)와 동등한 작용 효과, 즉 포토 다이오드(121)의 전하를 배출하고, 또한, 판독 기간중에 포토 다이오드(121)에서 넘친 전하를 기판측에 놓아줄 수 있다.
단위화소(120F-3)에서는, 메모리부(123)의 N형 확산 영역(239)이 글로벌 노광 동작을 행하는 경우의 전하 보존 영역이 된다. 단위화소(120F-3)에서는, 제 1 전송 게이트(122)에, 중간전송 경로와 완전전송 경로가 분리된 구성이 되도록 불순물 확산 영역을 형성함으로써, 본 발명을 적용할 수 있다.
[단위화소의 그 밖의 제 4 구성예]
도 37은, 단위화소(120)의 그 밖의 제 4 구성예인 단위화소(120F-4)의 구조를 도시하는 도면이다.
도 2의 단위화소(120A)에서는, 포토 다이오드(121)와 부유 확산 영역(125) 사이에 하나의 메모리부(MEM)(123)가 배치되어 있지만, 도 37의 단위화소(120F-4)에서는, 또한 또하나의 메모리부(MEM2)(242)가 배치되어 있다. 즉, 메모리부가 2단 구성으로 되어 있다.
제 3 전송 게이트(241)는, 메모리부(123)에 축적된 전하를, 게이트 전극(241A)에 전송 펄스(TRX2)가 인가됨에 의해 전송한다. 메모리부(242)는, 게이트 전극(241A)의 아래에 형성된 N형의 매입 채널(243)에 의해 형성되고, 제 3 전송 게이트(241)에 의해 메모리부(123)로부터 전송된 전하를 축적한다. 메모리부(242)가 매입 채널(243)에 의해 형성되어 있음으로써, 계면에서의 암전류의 발생을 억제할 수 있기 때문에 화질의 향상에 기여할 수 있다.
메모리부(242)는, 메모리부(123)와 같은 구성으로 되어 있기 때문에, 메모리부(123)와 마찬가지로 변조를 걸은 경우에는, 메모리부(242)의 포화 전하량을 변조를 걸지 않는 경우보다도 늘릴 수 있다.
단위화소(120F-4)에서의 글로벌 노광 동작에서는, 전화소 동시에 축적된 광전하는 포토 다이오드(121) 또는 메모리부(123)에 보존된다. 메모리부(242)는, 화소 신호가 판독되기 까지 사이, 광전하를 보존하기 위해 사용된다.
단위화소(120F-4)에서는, 메모리부(123)의 매입 채널(135) 및 메모리부(242)의 매입 채널(243)이 글로벌 노광 동작을 행하는 경우의 전하 보존 영역이 된다. 단위화소(120F-4)에서는, 제 1 전송 게이트(122)에, 중간전송 경로와 완전전송 경로가 분리된 구성이 되도록 불순물 확산 영역을 형성함으로써, 본 발명을 적용할 수 있다.
이상과 같이, 본 발명은, 단위화소(120A) 이외의 그 밖의 구조에도 채용할 수 있다. 또한, 단위화소(120A 내지 120F-4)에서, 도전형의 극성(N형, P형)을 반대로 한 것에서도 마찬가지로 적용 가능하다.
[본 발명을 적용한 전자 기기의 구성예]
또한 본 발명은, 고체 촬상 소자에의 적용으로 한정되는 것이 아니다. 즉, 본 발명은, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치나, 촬상 기능을 갖는 휴대 단말 장치나, 화상 판독부에 고체 촬상 소자를 이용한 복사기 등, 화상 취입부(광전변환부)에 고체 촬상 소자를 이용하는 전자 기기 전반에 대해 적용 가능하다. 고체 촬상 소자는, 원칩으로서 형성된 형태라도 좋고, 촬상부와 신호 처리부 또는 광학계가 통함하여 팩키징된 촬상 기능을 갖는 모듈형상의 형태라도 좋다.
도 38은, 본 발명을 적용한 전자 기기로서의, 촬상 장치의 구성예를 도시하는 블록도이다.
도 38의 촬상 장치(300)는, 렌즈군 등으로 이루어지는 광학부(301), 상술한 단위화소(120)의 각 구성이 채용되는 고체 촬상 소자(촬상 디바이스)(302), 및 카메라 신호 처리 회로인 DSP(Digital Signal Processor) 회로(303)를 구비한다. 또한, 촬상 장치(300)는, 프레임 메모리(304), 표시부(305), 기록부(306), 조작부(307), 및 전원부(308)도 구비한다. DSP 회로(303), 프레임 메모리(304), 표시부(305), 기록부(306), 조작부(307) 및 전원부(308)는, 버스 라인(309)을 통하여 상호 접속되어 있다.
광학부(301)는, 피사체로부터의 입사광(상광)을 받아들여서 고체 촬상 소자(302)의 촬상면상에 결상한다. 고체 촬상 소자(302)는, 광학부(301)에 의해 촬상면상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력한다. 이 고체 촬상 소자(302)로서, CMOS 이미지 센서(100)의 고체 촬상 소자, 즉 글로벌 노광에 의해 왜곡이 없는 촬상을 실현할 수 있음과 함께, RGB의 화소마다의 누입 신호 억압비를 억제할 수 있는 고체 촬상 소자를 이용할 수 있다.
표시부(305)는, 예를 들면, 액정 패널이나 유기 EL(Electro Luminescence) 패널 등의 패널형 표시 장치로 이루어지고, 고체 촬상 소자(302)에서 촬상된 동화 또는 정지화를 표시한다. 기록부(306)는, 고체 촬상 소자(302)에서 촬상된 동화 또는 정지화를, 비디오테이프나 DVD(Digital Versatile Disk) 등의 기록 매체에 기록한다.
조작부(307)는, 유저에 의한 조작하에, 촬상 장치(300)가 갖는 다양한 기능에 관해 조작 지령을 발한다. 전원부(308)는, DSP 회로(303), 프레임 메모리(304), 표시부(305), 기록부(306) 및 조작부(307)의 동작 전원이 되는 각종의 전원을, 이들 공급 대상에 대해 적절히 공급한다.
상술한 바와 같이, 고체 촬상 소자(302)로서, 상술한 실시의 형태에 관한 CMOS 이미지 센서(100)를 이용함으로써, 글로벌 노광에 의해 왜곡이 없는 촬상을 실현할 수 있음과 함께, RGB의 화소마다의 누입 신호 억압비를 억제할 수 있다. 따라서, 비디오 카메라나 디지털 스틸 카메라, 나아가서는 휴대 전화기 등의 모바일 기기용 카메라 모듈 등의 촬상 장치(300)에서도, 촬상 화상의 고화질화를 도모할 수 있다.
또한, 상술한 실시 형태에서는, 가시광의 광량에 응한 신호 전하를 물리량으로서 검지하는 단위화소가 행렬형상으로 배치되어 이루어지는 CMOS 이미지 센서에 적용한 경우를 예로 들어 설명하였다. 그러나, 본 발명은 CMOS 이미지 센서에의 적용으로 한정되는 것이 아니고, 화소 어레이부의 화소열마다 칼럼 처리부를 배치하여 이루어지는 칼럼 방식의 고체 촬상 소자 전반에 대해 적용 가능하다.
또한, 본 발명은, 가시광의 입사광량의 분포를 검지하여 화상으로서 촬상하는 고체 촬상 소자에의 적용으로 한하지 않고, 적외선이나 X선, 또는 입자 등의 입사량의 분포를 화상으로서 촬상하는 고체 촬상 소자나, 광의의 의미로서, 압력이나 정전 용량 등, 다른 물리량의 분포를 검지하고 화상으로서 촬상하는 지문 검출 센서 등의 고체 촬상 소자(물리량 분포 검지 장치) 전반에 대해 적용 가능하다.
또한, 고체 촬상 장치는 원칩으로서 형성된 형태라도 좋고, 촬상부와, 신호 처리부 또는 광학계가 통합하여 팩키징된 촬상 기능을 갖는 모듈형상의 형태라도 좋다.
본 발명의 실시의 형태는, 상술한 실시의 형태로 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위에서 여러가지의 변경이 가능하다.
100 : CMOS 이미지 센서,
111 : 화소 어레이부,
120 : 단위화소,
121 : 포토 다이오드,
123 : 메모리부,
132 : P형 웰층,
134 : N형 매입층,
122 : 제 1 전송 게이트,
135 : 매입 채널,
140 : 중간전송 경로,
150 : 완전전송 경로,
300 : 촬상 장치

Claims (19)

  1. 입사광량에 응한 전하를 발생하여 내부에 축적하는 광전변환 소자와,
    상기 광전변환 소자에 의해 변환된 전하를 판독될 때까지 보존하는 전하 보존 영역과,
    상기 광전변환 소자에 축적된 모든 전하를 상기 전하 보존 영역에 전송하는 완전전송 경로, 및, 노광 기간중에 상기 광전변환 소자에서 발생한 소정 전하량을 초과하는 전하만을 상기 전하 보존 영역에 전송하는 중간전송 경로를 갖는 전송 게이트를 구비하고,
    상기 완전전송 경로와 상기 중간전송 경로가 다른 영역에 형성되는 것을 특징으로 하는 고체 촬상 소자.
  2. 제 1항에 있어서,
    상기 전하 보존 영역은, 보존하고 있는 전하를 배출한 때에 공핍 상태가 되는 불순물 농도로 형성되는 것을 특징으로 하는 고체 촬상 소자.
  3. 제 1항에 있어서,
    상기 중간전송 경로는, 상기 광전변환 소자와 상기 전하 보존 영역의 경계에 제 1의 도전형의 불순물 확산 영역을 마련함에 의해 형성되고,
    상기 불순물 확산 영역과 기판 표면 사이에, 상기 중간전송 경로와는 다른 제 2의 도전형의 불순물 확산층이 마련되는 것을 특징으로 하는 고체 촬상 소자.
  4. 제 1항에 있어서,
    상기 중간전송 경로를 형성하는 상기 제 1의 도전형의 불순물 확산 영역에 대해 기판 표면의 반대측에, 상기 중간전송 경로보다도 높은 전위 장벽을 형성하는 상기 제 2의 도전형의 불순물 확산 영역이 마련되는 것을 특징으로 하는 고체 촬상 소자.
  5. 제 1항에 있어서,
    상기 중간전송 경로를 형성하는 상기 제 1의 도전형의 불순물 확산 영역은, 상기 광전변환 소자에 집광되는 광의 중심에 대해, 또는, 상기 광전변환 소자의 포텐셜 최심부에 대해, 상기 완전전송 경로보다도 떨어진 영역에 배치되는 것을 특징으로 하는 고체 촬상 소자.
  6. 제 1항에 있어서,
    상기 광전변환 소자의 일부와 상기 전하 보존 영역의 일부가 기판 깊이 방향에 따라 본 때에 겹치도록 형성되어 있고, 상기 광전변환 소자의 일부와 상기 전하 보존 영역의 일부가 겹치는 영역의 깊이 방향의 경계에, 상기 중간전송 경로를 형성하는 상기 제 1의 도전형의 불순물 확산 영역이 마련되는 것을 특징으로 하는 고체 촬상 소자.
  7. 제 6항에 있어서,
    상기 광전변환 소자의 일부와 상기 전하 보존 영역의 일부가 겹치는 영역은, 상기 광전변환 소자에 집광되는 광의 중심에 대해, 또는, 상기 광전변환 소자의 포텐셜 최심부에 대해, 상기 완전전송 경로보다도 떨어진 영역에 배치되는 것을 특징으로 하는 고체 촬상 소자.
  8. 제 1항에 있어서,
    상기 광전변환 소자를 형성하는 상기 제 1의 도전형의 불순물 확산 영역의 일부가, 상기 전하 보존 영역의 기판 저측의 일부 또는 전부에 연장하도록 형성되고, 상기 광전변환 소자와 상기 전하 보존 영역과의 깊이 방향에 관한 경계에, 상기 중간전송 경로를 형성하는 상기 제 1의 도전형의 불순물 확산 영역이 마련되는 것을 특징으로 하는 고체 촬상 소자.
  9. 제 8항에 있어서,
    상기 중간전송 경로를 형성하는 상기 제 1의 도전형의 불순물 확산 영역은, 기판 깊이 방향에 따라 본 때에, 상기 전하 보존 영역의 중앙보다도 상기 광전변환 소자로부터 떨어지는 측에 배치되는 것을 특징으로 하는 고체 촬상 소자.
  10. 제 8항에 있어서,
    상기 중간전송 경로를 형성하는 상기 제 1의 도전형의 불순물 확산 영역 이외의 영역, 및, 상기 광전변환 소자와 상기 전하 보존 영역과의 경계로서 기판 표면 부근이 되는 위치에 형성되는 상기 완전전송 경로 이외의 영역에, 전위 장벽을 높이는 상기 제 2의 도전형의 불순물 확산 영역이 마련되는 것을 특징으로 하는 고체 촬상 소자.
  11. 제 1항에 있어서,
    상기 완전전송 경로는, 상기 전송 게이트를 구동하기 위한 전압을 인가하는 전극이 덮여지는 영역에 마련되고, 상기 중간전송 경로는, 상기 전송 게이트를 구동하기 위한 전압을 인가하는 전극이 덮여지는 영역 이외의 영역에 마련되는 것을 특징으로 하는 고체 촬상 소자.
  12. 제 1항에 있어서,
    상기 전송 게이트의 전극의 상기 광전변환 소자측의 측면에 오목부가 형성되고, 또는, 상기 전송 게이트중의 상기 중간전송 경로가 상기 광전변환 소자측에 돌출하여 형성되는 것을 특징으로 하는 고체 촬상 소자.
  13. 제 1항에 있어서,
    상기 완전전송 경로 및 상기 중간전송 경로는,
    상기 완전전송 경로의 실효 채널 길이보다 상기 중간전송 경로의 실효 채널 길이가 길고, 또한, 상기 완전전송 경로의 실효 채널 폭보다 상기 중간전송 경로의 실효 채널 폭이 좁아지는 형상으로 형성되어 있음과 함께,
    상기 중간전송 경로에서는 상기 소정 전하량을 초과하는 전하가 노광 기간중에 상기 전하 보존 영역에 전송되고, 또한, 상기 완전전송 경로에서는 노광 기간중에 상기 전하 보존 영역으로의 전하의 전송이 금지되도록 채널 불순물 농도가 조절되어 있는 것을 특징으로 하는 고체 촬상 소자.
  14. 제 13항에 있어서,
    상기 중간전송 경로가, 상기 전송 게이트의 채널 폭의 단(端)이 되는 영역에 형성되고, 상기 중간전송 경로가 형성된 영역 이외의 영역으로 되는 상기 전송 게이트의 채널 폭에 완전전송 경로가 형성되는 것을 특징으로 하는 고체 촬상 소자.
  15. 제 13항에 있어서,
    상기 중간전송 경로가, 상기 전송 게이트의 채널 폭의 단 이외의 영역에 형성되고, 상기 중간전송 경로의 양측에 상기 완전전송 경로가 형성되는 것을 특징으로 하는 고체 촬상 소자.
  16. 제 13항에 있어서,
    상기 중간전송 경로가, 상기 전송 게이트의 채널 폭의 소정의 복수 개소에 형성되고, 상기 중간전송 경로가 형성된 영역 이외의 영역이 되는 상기 전송 게이트의 채널 폭에 완전전송 경로가 형성되는 것을 특징으로 하는 고체 촬상 소자.
  17. 제 13항에 있어서,
    상기 중간전송 경로를 형성하는 상기 제 1의 도전형의 불순물 확산 영역과, 상기 중간전송 경로의 주위에 마련되는 상기 제 2의 도전형의 불순물 확산 영역 사이에, 상기 제 1 및 제 2의 도전형의 불순물 확산 영역의 어느 쪽보다도 저농도가 되는 간극 영역이 마련되는 것을 특징으로 하는 고체 촬상 소자.
  18. 입사광량에 응한 전하를 발생하여 내부에 축적하는 광전변환 소자를 형성하고,
    상기 광전변환 소자에 의해 변환된 전하를 판독될 때까지 보존하는 전하 보존 영역을 형성하고,
    상기 광전변환 소자에 축적된 모든 전하를 상기 전하 보존 영역에 전송하는 완전전송 경로, 및, 노광 기간중에 상기 광전변환 소자에서 발생한 소정 전하량을 초과하는 전하만을 상기 전하 보존 영역에 전송하는 중간전송 경로를 갖는 전송 게이트를 형성하는 스텝을 포함하고,
    상기 완전전송 경로와 상기 중간전송 경로가 다른 영역에 형성되는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
  19. 입사광량에 응한 전하를 발생하여 내부에 축적하는 광전변환 소자와,
    상기 광전변환 소자에 의해 변환된 전하를 판독될 때까지 보존하는 전하 보존 영역과,
    상기 광전변환 소자에 축적된 모든 전하를 상기 전하 보존 영역에 전송하는 완전전송 경로, 및, 노광 기간중에 상기 광전변환 소자에서 발생한 소정 전하량을 초과하는 전하만을 상기 전하 보존 영역에 전송하는 중간전송 경로를 갖는 전송 게이트를 구비하고,
    상기 완전전송 경로와 상기 중간전송 경로가 다른 영역에 형성되는 고체 촬상 소자를 가지며,
    행렬형상으로 배치된 복수행의 단위화소가 동시에 상기 전하의 축적을 행하고, 상기 전송 게이트에 의해 전송된 상기 전하를 순차적으로 판독하는 것을 특징으로 하는 전자 기기.
KR1020110024288A 2010-03-31 2011-03-18 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기 KR101683307B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-083597 2010-03-31
JP2010083597A JP5671830B2 (ja) 2010-03-31 2010-03-31 固体撮像素子、固体撮像素子の製造方法、および電子機器

Publications (2)

Publication Number Publication Date
KR20110109873A true KR20110109873A (ko) 2011-10-06
KR101683307B1 KR101683307B1 (ko) 2016-12-20

Family

ID=44697174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110024288A KR101683307B1 (ko) 2010-03-31 2011-03-18 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기

Country Status (5)

Country Link
US (2) US8952432B2 (ko)
JP (1) JP5671830B2 (ko)
KR (1) KR101683307B1 (ko)
CN (1) CN102208424B (ko)
TW (1) TWI479647B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9781369B2 (en) 2014-11-27 2017-10-03 Samsung Electronics Co., Ltd. Image sensor and image processing system including the same

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5671830B2 (ja) * 2010-03-31 2015-02-18 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2011216673A (ja) * 2010-03-31 2011-10-27 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP5721405B2 (ja) * 2010-11-22 2015-05-20 キヤノン株式会社 撮像システム、その制御方法及びプログラム
JP2012244125A (ja) * 2011-05-24 2012-12-10 Toshiba Corp 固体撮像装置及びその製造方法
TWI505453B (zh) * 2011-07-12 2015-10-21 Sony Corp 固態成像裝置，用於驅動其之方法，用於製造其之方法，及電子裝置
JP5936386B2 (ja) * 2012-02-17 2016-06-22 キヤノン株式会社 撮像装置
JP5896776B2 (ja) * 2012-02-17 2016-03-30 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の製造方法。
EP2847797B1 (en) * 2012-05-11 2018-04-04 Nxp B.V. Integrated circuit with directional light sensor, device including such an ic
JP2014011253A (ja) * 2012-06-28 2014-01-20 Sony Corp 固体撮像装置および電子機器
JP2014063889A (ja) * 2012-09-21 2014-04-10 Sony Corp 固体撮像素子および方法、並びに、電子機器
TWI617014B (zh) 2013-03-12 2018-03-01 Sony Semiconductor Solutions Corp Solid-state imaging device, manufacturing method, and electronic device
US9602742B2 (en) * 2013-05-20 2017-03-21 Intellectual Discovery Co., Ltd. Imaging device and method for achieving wide dynamic range
US20150021668A1 (en) * 2013-07-19 2015-01-22 Stmicroelectronics Sa Photosensitive cell of an image sensor
JP2015023250A (ja) 2013-07-23 2015-02-02 ソニー株式会社 固体撮像素子及びその駆動方法、並びに電子機器
JP6304738B2 (ja) * 2013-09-18 2018-04-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像方法、製造装置、製造方法、並びに電子機器
JP6595750B2 (ja) 2014-03-14 2019-10-23 キヤノン株式会社 固体撮像装置及び撮像システム
JP6308864B2 (ja) * 2014-05-15 2018-04-11 キヤノン株式会社 撮像装置
JP6650668B2 (ja) 2014-12-16 2020-02-19 キヤノン株式会社 固体撮像装置
US9865632B2 (en) * 2015-03-23 2018-01-09 Tower Semiconductor Ltd. Image sensor pixel with memory node having buried channel and diode portions formed on N-type substrate
JP2017130567A (ja) 2016-01-21 2017-07-27 ソニー株式会社 固体撮像素子および撮像装置
JP2017143189A (ja) * 2016-02-10 2017-08-17 ルネサスエレクトロニクス株式会社 固体撮像素子
CN106129076B (zh) * 2016-07-18 2018-12-18 上海集成电路研发中心有限公司 一种用于减小暗电流的像素单元结构及其制造方法
KR102662585B1 (ko) * 2017-01-09 2024-04-30 삼성전자주식회사 이미지 센서
KR102332646B1 (ko) * 2017-05-02 2021-11-30 엘지디스플레이 주식회사 마이크로 디스플레이 디바이스 및 디스플레이 집적회로
CN110663248B (zh) * 2017-06-02 2023-10-24 索尼半导体解决方案公司 固态摄像装置和电子设备
JP6650909B2 (ja) * 2017-06-20 2020-02-19 キヤノン株式会社 撮像装置、撮像システム、移動体、および、撮像装置の製造方法
CN107621638B (zh) * 2017-08-01 2020-11-17 昆明理工大学 一种基于平移信号峰值求两个脉冲信号间的时间差的方法
US10559614B2 (en) * 2018-03-09 2020-02-11 Semiconductor Components Industries, Llc Dual conversion gain circuitry with buried channels
JP2019169501A (ja) * 2018-03-22 2019-10-03 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び電子機器
US10903260B2 (en) * 2018-06-11 2021-01-26 Facebook Technologies, Llc Multi-photodiode pixel cell
JP2020021775A (ja) * 2018-07-30 2020-02-06 キヤノン株式会社 固体撮像装置及び撮像システム
JP7340218B2 (ja) * 2018-11-13 2023-09-07 国立大学法人静岡大学 固体撮像装置
CN109979955B (zh) * 2019-04-03 2021-06-18 上海华力微电子有限公司 一种半导体结构及其制造方法
TW202121671A (zh) 2019-05-31 2021-06-01 日商索尼半導體解決方案公司 固體攝像裝置
US11121169B2 (en) * 2019-06-25 2021-09-14 Omnivision Technologies, Inc. Metal vertical transfer gate with high-k dielectric passivation lining
US11100586B1 (en) 2019-07-09 2021-08-24 Wells Fargo Bank, N.A. Systems and methods for callable options values determination using deep machine learning
US11521997B2 (en) * 2020-04-16 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-protrusion transfer gate structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115580A (ja) * 2001-10-04 2003-04-18 Sony Corp 固体撮像素子およびその製造方法
JP2009268083A (ja) 2008-04-03 2009-11-12 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271430B2 (en) * 2004-06-04 2007-09-18 Samsung Electronics Co., Ltd. Image sensors for reducing dark current and methods of fabricating the same
JP4581792B2 (ja) * 2004-07-05 2010-11-17 コニカミノルタホールディングス株式会社 固体撮像装置及びこれを備えたカメラ
JP4069918B2 (ja) * 2004-09-27 2008-04-02 セイコーエプソン株式会社 固体撮像装置
JP4497366B2 (ja) * 2005-02-04 2010-07-07 国立大学法人東北大学 光センサおよび固体撮像装置
KR100699863B1 (ko) * 2005-08-29 2007-03-27 삼성전자주식회사 크로스토크를 방지할 수 있는 ｃｍｏｓ 이미지 센서 및 그제조방법
KR100808950B1 (ko) * 2007-01-30 2008-03-04 삼성전자주식회사 씨모스 이미지 센서 및 그 제조 방법
JP5671830B2 (ja) * 2010-03-31 2015-02-18 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2011216673A (ja) * 2010-03-31 2011-10-27 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115580A (ja) * 2001-10-04 2003-04-18 Sony Corp 固体撮像素子およびその製造方法
JP2009268083A (ja) 2008-04-03 2009-11-12 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9781369B2 (en) 2014-11-27 2017-10-03 Samsung Electronics Co., Ltd. Image sensor and image processing system including the same

Also Published As

Publication number Publication date
CN102208424B (zh) 2016-01-20
JP2011216672A (ja) 2011-10-27
US8952432B2 (en) 2015-02-10
US20110241079A1 (en) 2011-10-06
TW201143073A (en) 2011-12-01
CN102208424A (zh) 2011-10-05
KR101683307B1 (ko) 2016-12-20
US20150137188A1 (en) 2015-05-21
TWI479647B (zh) 2015-04-01
JP5671830B2 (ja) 2015-02-18
US9450003B2 (en) 2016-09-20

Similar Documents

Publication Publication Date Title
KR101683307B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
US8716719B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
US8629484B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
US10741592B2 (en) Image sensors with multi-photodiode image pixels and vertical transfer gates
JP5651976B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US9729810B2 (en) Image sensor pixel with memory node having buried channel and diode portions
JP4752926B2 (ja) 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、電子機器
JP5539104B2 (ja) 光電変換装置およびそれを用いた撮像システム
US20140001339A1 (en) Photoelectric conversion apparatus and imaging system using the same
US8183657B2 (en) Solid state imaging device comprising charge retention region and buried layer below gate
JP2015053411A (ja) 固体撮像素子、固体撮像素子の製造方法、および電子機器
US9966399B2 (en) Pixel having a plurality of pinned photodiodes
US20200013825A1 (en) Imaging device and electronic device
US11417691B2 (en) Image sensor including dummy patterns positioned between adjacent transfer gates
US20060208159A1 (en) Producing method for solid-state image pickup device
US7583306B2 (en) Solid state imaging device with reduced cell pitch and driving method thereof
US20100214464A1 (en) Solid-state imaging apparatus
JP2013033885A (ja) 固体撮像装置とその製造方法及び駆動方法、並びに電子機器
EP3082165B1 (en) A pixel having a plurality of pinned photodiodes
JP2011204991A (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP2003347537A (ja) 固体撮像素子
JP2006121140A (ja) 固体撮像装置の駆動方法及び撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right