JP2007294531A

JP2007294531A - 固体撮像装置

Info

Publication number: JP2007294531A
Application number: JP2006118146A
Authority: JP
Inventors: Tomohito Nakayama; 智史中山
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2006-04-21
Filing date: 2006-04-21
Publication date: 2007-11-08

Abstract

【課題】移送ゲート構造によってスミア現象を抑制した固体撮像装置を提供する
【解決手段】本発明の固体撮像装置は、光電変換領域、画素出力回路、および移送ゲートを備える。光電変換領域は、半導体基板上に画素単位に配列され、受光量に応じて信号電荷を生成する。画素出力回路は、信号電荷を取り込み、画像信号を走査出力する。移送ゲートは、光電変換領域から画素出力回路への電荷移送を制御する。本発明は、この光電変換領域と画素出力回路との間にトレンチ部を形成し、このトレンチ部の内部に移送ゲートを設けたことを特徴とする。
【選択図】図１

Description

本発明は、固体撮像装置に関する。

従来、インターライン型のＣＣＤ撮像装置が知られている。この種のＣＣＤ撮像装置では、光電変換領域の信号電荷をインターラインＣＣＤに移送して一旦保持し、その後にインターラインＣＣＤなどを転送制御することによって画像信号を順次に読み出すことができる。
また、この種のＣＣＤ撮像装置では、電子シャッタ制御を実現することもできる。即ち、光電変換領域のリセット時点（光電変換時間の開始時点）と、インターラインＣＣＤへの電荷移送時点（光電変換時間の終了時点）との時間間隔を設定変更することによって、光電変換時間（シャッタ時間）を適宜に調整することができる。
さらに、この種のＣＣＤ撮像装置では、電子シャッタ制御において、各画素の光電変換時刻を一定に揃えるグローバルシャッタ機能を実現することもできる。

一方、下記の特許文献１には、ＸＹアドレス方式の撮像装置において、画素単位に電荷保持部を設けることによって、電子シャッタ制御とグローバルシャッタ機能を実現する素子構造が開示されている。

さらに、下記の特許文献２には、ＸＹアドレス方式の撮像装置において、ブルーミング現象（光電変換領域から溢れた電荷が電荷保持部の信号電荷に混入する弊害）を電荷排出機構によって抑制する素子構造が開示されている。
米国特許第５，９８６，２９７号明細書特開２００４−１１１５９０号公報

ところで、上述した電子シャッタ制御やグローバルシャッタ機能では、固体撮像装置の受光面を完全遮光する必要がないため、カメラ側では機械式シャッタを省くことができる。この場合、カメラの構造を簡略化したり、動画撮影が可能になる。
一方、この機械式シャッタを省くことによって、固体撮像装置の受光面は常に光に晒されることになる。その結果、撮像動作に寄与しない光によって、スミア現象が発生しやすくなる。
そこで、本発明は、スミア現象を抑制する固体撮像装置を提供することを目的とする。

《１》本発明の固体撮像装置は、光電変換領域、画素出力回路、および移送ゲートを備える。
光電変換領域は、半導体基板上に画素単位に配列され、受光量に応じて信号電荷を生成する。
画素出力回路は、信号電荷を取り込んで、画像信号を走査出力する。
移送ゲートは、光電変換領域から画素出力回路への電荷移送を制御する。
本発明は、この光電変換領域と画素出力回路との間にトレンチ部を形成し、このトレンチ部の内部に移送ゲートを設けたことを特徴とする。
《２》なお好ましくは、移送ゲートは、トレンチ部の内壁に対し、ゲート絶縁膜を介してゲート電極を設けて構成され、（トレンチ部の内壁の屈折率）＞（ゲート絶縁膜の屈折率）を満足する。
《３》また好ましくは、光電変換領域の移送ゲート側の端部を、移送ゲートの最深部の深さ近傍に配置する。
《４》なお好ましくは、光電変換領域の移送ゲート側の端部を、移送ゲートの最深部の底面下に延長配置する。
《５》また好ましくは、画素出力回路は、電荷保持部、および制御電極を供える。この電荷保持部は、移送ゲートによって移送された信号電荷を一旦保持する。制御電極は、電荷保持部の上部に設けられ、電荷保持部による信号電荷の保持動作を制御する。一方、移送ゲートは、トレンチ部の溝内に設けたゲート電極を備える。これらゲート電極と制御電極とは一体に形成される。
《６》なお好ましくは、移送ゲートは、予め定められた光電変換時間の完了に合わせて、光電変換領域から信号電荷を移送して、画素出力回路に一旦保持させる。一方、画素出力回路は、一旦保持した信号電荷に対応する画素出力を、予め定められた画像信号の走査タイミングに合わせて走査出力する。

本発明は、スミア現象を引き起こす光や電荷の侵入経路に当たる移送ゲートを、トレンチ構造にして基板深さ方向に延ばす。そのため、漏光の少なくとも一部を、このトレンチ構造の移送ゲートで遮ることができる。また、画素出力回路側へ混入する電荷の少なくとも一部をトレンチ構造の移送ゲートで遮ることができる。その結果、これらに起因する固体撮像装置のスミア現象を抑制することが可能になる。

［実施形態の構成説明］
図１は、固体撮像装置１１における移送ゲート２１の断面図である。
図１において、半導体基板１２上には、エピタキシャル層１３が層形成される。このエピタキシャル層１３に対してウェル層１４が形成される。このウェル層１４には、埋め込み型の光電変換領域１５が画素単位に配列される。この光電変換領域１５は、画素単位に入射光を光電変換し、生成される信号電荷を蓄積する。

この光電変換領域１５の隣接箇所には、ウェル層１４を深さ方向に掘り下げた形状のトレンチ（側溝）が形成される。このトレンチ部２０の内壁表面は、ゲート絶縁膜２１ａで覆われる。このゲート絶縁膜２１ａに接するように、トレンチ部２０の溝内にはポリシリコンなどのゲート電極２１ｂが設けられる。このゲート電極２１ｂおよびゲート絶縁膜２１ａによって、トレンチ構造の移送ゲート２１が構成される。

このゲート電極２１ｂを電圧制御することにより、トレンチ部２０の内壁に沿って信号電荷の通り道であるチャネルを形成し、光電変換領域１５に蓄積された信号電荷を移送することができる。
この信号電荷の移送先には、電荷保持部１６が設けられる。この電荷保持部１６は、ゲート電極２１ｂを用いたセルフアラインで形成することが可能である。電荷保持部１６は、光電変換領域１５から移送される信号電荷を一旦保持する機能を有する。この電荷保持部１６には、絶縁膜（ゲート絶縁膜２１ａと一体に形成することが好ましい）を介して制御電極１７が設けられる。この制御電極１７は、電荷保持部１６による信号電荷の保持動作を制御する。このような電荷保持部１６および制御電極１７は、後述する画素出力回路の一部を構成する。この画素出力回路の上方は、光が直接的に入射しないよう、遮光膜２３が設けられる。
なお、固体撮像装置１１の画素出力回路は、ＸＹアドレス方式およびＣＣＤ方式のいずれも可能である。以下、これらの方式別に画素出力回路の構成および動作を説明する。

［ＸＹアドレス方式の画素出力回路］
図２は、ＸＹアドレス方式の画素出力回路３０を示す図である。なお、図１に示した部分的な断面は、図２中に示すＢ−Ｂ′ラインの断面に相当する。
図２において、電荷保持部１６の隣接箇所には、副移送ゲート３１を介して、浮遊拡散領域３２が設けられる。この浮遊拡散領域３２は、電荷保持部１６から移送される信号電荷を、静電容量によって信号電圧に変換する。この信号電圧は、配線３６を介して、増幅素子３７のゲート電極に印加される。この増幅素子３７のドレイン領域は、電源ラインＶＤＤに接続される。一方、増幅素子３７のソース領域は、選択電極３８の電圧制御により、垂直信号線３９に接続される。この状態で、ソース領域は、垂直信号線３９を介して、不図示の電流源に接続されることより、増幅素子３７はソースホロワ回路として機能する。その結果、浮遊拡散領域３２の信号電圧に対応した電圧を垂直信号線３９に出力する。垂直信号線３９上の電圧は、公知の水平転送回路を介し、画像信号として外部に走査出力される。
なお、浮遊拡散領域３２は、リセット電極３４の電圧制御によって、リセットドレイン３５に接続される。このリセットドレイン３５は、電源ラインＶＤＤに接続されるため、浮遊拡散領域３２内の電荷をリセットすることができる。
このような構成では、以下の読み出し手順によって、電子シャッタ制御が可能になる。

（１）まず、移送ゲート２１，副移送ゲート３１，およびリセット電極３４を電圧制御することにより、光電変換領域１５，電荷保持部１６，および浮遊拡散領域３２を、リセットドレイン３５に一列に接続する。その結果、これらの領域１５，１６，３２内の不要電荷はリセットドレイン３５へそれぞれ排出される。この状態で、移送ゲート２１を電圧制御して、光電変換領域１５と電荷保持部１６とを分断する。この分断動作を全画素について一括に行うことにより、全画素の光電変換領域１５は、信号電荷の排出先を同時に失い、信号電荷の蓄積を同時に開始する（光電変換時間の開始時点）。

（２）予め定められた光電変換時間が経過する直前に、副移送ゲート３１の電圧制御により、電荷保持部１６と浮遊拡散領域３２とを分断する。光電変換時間が経過すると同時に、全画素の移送ゲート２１を一括して電圧制御することにより、全画素の信号電荷を、同じ画素内の電荷保持部１６へ移送する。このとき、制御電極１７により電荷保持部１６のポテンシャル井戸を深く制御することにより、信号電荷の完全移送を実現することが好ましい。この状態で、移送ゲート２１の電圧制御によって光電変換領域１５と電荷保持部１６を分断する（光電変換時間の終了時点）。この動作に伴って、各画素の電荷保持部１６は、光電変換領域１５で画素単位に生成された信号電荷をそれぞれ保持するようになる。

（３）これ以降、予め定められた走査タイミングに合わせて、一行ごとにリセット電極３４を電圧制御して、浮遊拡散領域３２とリセットドレイン３５とを分断する。この分断された瞬間の電圧（リセット電圧）が、浮遊拡散領域３２に保持される。続いて、選択電極３８を電圧制御し、選択行の増幅素子３７を、垂直信号線３９の群に列単位に接続する。この動作により、選択行の浮遊拡散領域３２が保持するリセット電圧に相当するソースホロワ出力（即ち、リセット出力）が、垂直信号線３９の群に列単位に出力される。
次に、選択行の副移送ゲート３１を電圧制御して、電荷保持部１６の保持する信号電荷を、同じ画素内の浮遊拡散領域３２に移送する。このとき、制御電極１７により電荷保持部１６のポテンシャル井戸を浅く制御することにより、信号電荷の完全移送を実現することが好ましい。このように移送される信号電荷の分だけ、選択行の浮遊拡散領域３２は、リセット電圧から相対的に電圧変化する。変化した信号電圧は、増幅素子３７を介し、選択行の信号出力として、垂直信号線３９の群に列単位に出力される。
以上の動作により、垂直信号線３９には、選択行のリセット出力および信号出力が順番に出力される。

（４）選択行のリセット出力および信号出力は、不図示の差分回路（相関二重サンプリング回路など）によって差分が取られる。この差分出力は、不図示の水平転送部を介して、ノイズを除去した真の画像信号として外部に走査出力される。
なお、上述した読み出し手順は、主に静止画撮影に関するものであり、同じ手順で動画撮影しても、スムーズな動画は得ることが難しい。スムーズな動画を得るためには、図２の構成に加えた光電変換領域１５の電荷を任意時刻に直接排出する構造を追加することが好ましい。

［ＣＣＤ方式の画素出力回路］
図３は、ＣＣＤ方式の画素出力回路４０を示す図である。なお、図１に示した部分的な断面は、図３中に示すＢ−Ｂ′ラインの断面に相当する。
図３において、電荷保持部１６は、垂直ＣＣＤのＣＣＤ拡散層に該当する。一方、制御電極１７は、垂直ＣＣＤのＣＣＤ電極に該当する。図３では、１画素当たり２枚の制御電極１７を設けることにより、２相のＣＣＤ電極を構成している。この場合、ＣＣＤ拡散層の不純物濃度に画素単位の段差を設けることで、垂直ＣＣＤの電荷転送方向が一方向に定まるようにしている。なお、ＣＣＤ電極の相数については、３相以上にしてもよい。
このような構成では、以下の読み出し手順によって、電子シャッタ制御が可能になる。

（１）まず、移送ゲート２１を電圧制御することにより、光電変換領域１５内の不要電荷を、電荷保持部（ＣＣＤ拡散層）１６に移送する。その後、移送ゲート２１の電圧制御により、光電変換領域１５と電荷保持部１６とを分断する。以上の動作により、光電変換領域１５はリセットされ、信号電荷の蓄積を開始する（光電変換時間の開始時点）。

（２）電荷保持部１６に移送された不要電荷は、多相の制御電極（ＣＣＤ電極）１７に印加される電圧変化によって順次に転送され、外部に排出される。

（３）予め定められた光電変換時間が経過すると、全画素の移送ゲート２１を一括して電圧制御することにより、全画素の信号電荷を、隣接する電荷保持部１６内のポテンシャル井戸内に移送する。信号電荷の移送後、移送ゲート２１の電圧制御によって光電変換領域１５と電荷保持部１６を分断する（光電変換時間の終了時点）。

（４）これ以降、予め定められた走査タイミングに合わせて、多相の制御電極（ＣＣＤ電極）１７を電圧制御し、信号電荷を垂直転送する。

（５）垂直ＣＣＤの群からは、行単位に信号電荷が出力される。この行単位の信号電荷は、不図示の水平ＣＣＤにより順次に水平転送される。水平転送される信号電荷は、不図示の出力アンプにおいて電荷−電圧変換され、画像信号として外部に走査出力される。
なお、ＸＹアドレス方式の場合と同様に、上述した読み出し手順は、主に静止画撮影に関する。ＣＣＤ方式の場合は、垂直オーバーフロードレイン（ＶＤＤ）構造であることが多いので、光電変換領域１５の電荷を任意時刻に基板に排出する動作を追加すればよい。

［従来構造の移送ゲートの弊害］
図４は、本実施形態と比較するため、移送ゲートの従来構造を示す説明図である。
本発明者は、スミア現象の主要な発生箇所を、この図４に示すゲート電極２１ｘの付近と考えた。なぜならば、ゲート電極２１ｘの付近は、光電変換領域に隣接するために光の影響を受けやすく、かつ信号電荷の通り道に当たるために分離イオン注入などのクロストーク対策を有効に施すことができないからである。

この場合、ゲート電極２１ｘ付近におけるスミア現象の発生原因は、２通り考えられる。
まず、第１の発生原因は、漏光である。即ち、光電変換領域側からの斜入射光が、ゲート電極２１ｘの下方をそのまま通過し、画素出力回路（図４では電荷保持部１６）に漏れ込む。この漏光によって画素出力回路内にノイズ電荷が生じ、スミア現象が発生する。
また、第２の発生原因は、電荷混入である。即ち、光電変換領域に蓄積されなかった電荷が拡散電流となってゲート電極２１ｘの下方を移動し、画素出力回路（図４では電荷保持部１６）に混入する。この電荷混入によって、スミア現象が発生する。

［トレンチ構造による漏光の抑制］
図５は、本実施形態における漏光の抑制効果を示す説明図である。
図５において、ゲート電極２１ｂに向かって漏れ込んだ光は、トレンチ部２０の内壁と、ゲート絶縁膜２１ａとの内壁界面に到達する。この内壁界面において、
（トレンチ部２０の内壁の屈折率n2）＞（ゲート絶縁膜２１ａの屈折率n1）
…［屈折率条件Ａ］
の屈折率条件Ａを満足すれば、漏光の少なくとも一部を全反射することが可能になる。
この場合、内壁界面における全反射の臨界角θthは、スネルの法則から、
臨界角θth＝sin^-1（n1/n2) …［１］
となる。この臨界角θth以上の入射角θinで内壁界面に到達する漏光は、全反射によってゲート絶縁膜２１ａを透過できない。その結果、画素出力回路（図５では電荷保持部１６）への漏光が減少し、漏光に起因するスミア現象が効果的に抑制される。

例えば、ゲート絶縁膜２１ａを酸化シリコン膜とすると、屈折率ｎ１≒１．５となる。一方、トレンチ部２０の内壁をシリコン層とすると、屈折率ｎ２≒４となる。この場合、［１］式から臨界角θthは、約２２度となる。したがって、この臨界角２２度を超える入射角θinで内壁界面に到達する漏光を、トレンチ部２０で遮断することが可能になる。
また例えば、ゲート絶縁膜２１ａを窒化シリコン膜とすると、屈折率ｎ１≒２となる。この場合、［１］式から臨界角θthは、約３０度となる。したがって、この臨界角３０度を超える入射角θinで内壁界面に到達する漏光を、トレンチ部２０で遮断することが可能になる。

一方、全反射されずにゲート絶縁膜２１ａ内に侵入した漏光については、ポリシリコンのゲート電極２１ｂを通過する際に一部吸収される。そのため、光吸収率の高いゲート電極２１ｂを使用することによって、漏光に起因するスミア現象を更に抑制することが可能になる。なお、ゲート電極２１ｂを金属材料とした場合は、ゲート電極２１ｂにおいて漏光を金属反射することも可能である。

次に、この内壁界面において漏光全部を全反射するための更なる条件について説明する。
固体撮像装置１１の基板表面（図５に示すＳ）に入射角θ1で到達する光は、下記のスネルの法則を満足する出射角θ2で基板内に入る。
n1×sinθ1＝n2×sinθ2 …［２］
ここで、トレンチ部２０の内壁の角度をα（図５参照）とすると、図５に示すように、内壁界面に到達する漏光の入射角θinは、
θin＝（α−θ2） …［３］
となる。この［３］式に示す入射角θinが、常に［１］式に示す臨界角θth以上であれば、内壁界面に到達する漏光全部を全反射することができる。
入射角θin≧臨界角θth＝sin^-1（n1/n2) …［４］
なお、基板表面Ｓの入射角θ１は、最大でも９０°である。この条件を［１］式に入れると、
θ２≦sin^-1（ｎ１／ｎ２） …［５］
となる。つまり、θ２の最大角は、sin^-1（ｎ１／ｎ２）を超えない。
以上の［２］〜［５］式を解くことにより、基板表面Ｓから入射し、内壁界面に到達する漏光全てを全反射するための屈折率条件は、
(n1/n2)≦sin(α／２） …［屈折率条件Ｂ］
となる。この屈折率条件Ｂを満足することにより、画素出力回路（図５では電荷保持部１６）に漏れ込む漏光がより確実に遮られ、漏光に起因するスミア現象を更に抑制できる。

例えば、内壁の角度αを９０度とすると、屈折率条件Ｂは、(n1/n2)≦(1/√2)となる。この場合、トレンチ部２０の内壁をシリコン層（屈折率n2≒４）とすると、ゲート絶縁膜２１ａの屈折率n1を、約２．８以下とすれば、基板表面Ｓから入射して内壁界面に到達する漏光全てを全反射することができる。すなわち、ゲート絶縁膜２１ａとして酸化シリコン膜（n1≒１．５）または窒化シリコン膜（n1≒２）を使用することにより、基板表面Ｓから入射する漏光の殆どを、内壁界面において全反射することが可能になる。

［トレンチ構造による電荷混入の抑制］
図６は、本実施形態における電荷混入の抑制効果を示す説明図である。光電変換領域１５に蓄積されない不要電荷は拡散電流となって、移送ゲート２１の付近に到達し得る。しかし、この不要電荷は、ゲート絶縁膜２１ａに遮られ、移送ゲート２１内に侵入することはできない。
さらに、移送ゲート２１の周囲（トレンチ部２０の内壁に沿った箇所）は、電荷移送の期間以外、チャネル経路が閉じられ、高抵抗状態に維持される。そのため、不要電荷の殆どは、移送ゲート２１の周囲を迂回する間に再結合して消滅する。
以上のような理由から、トレンチ構造の移送ゲート２１を設けることによって、電荷混入に起因するスミア現象を抑制することが可能になる。

［光電変換領域の変形例について］
図７および図８は、光電変換領域１５の変形例を示す図である。
まず、図７［Ａ］は、光電変換領域１５ａの全体を、移送ゲート２１の最深部の深さ近傍まで下げたものである。この構成により、移送ゲート２１の周囲のチャネル経路を短縮し、移送ゲート２１の電荷移送効率を高めることができる。なお、この光電変換領域１５ａは、基板表面から深い箇所に配置できるため、長波長側の光検出感度を高めることもできる。

また、図７［Ｂ］は、光電変換領域１５ｂを深さ方向に拡幅することにより、光電変換領域１５ｂの最深部を、移送ゲート２１の最深部に近づけたものである。この構成によっても、移送ゲート２１の周囲のチャネル経路を短縮し、移送ゲート２１の電荷移送効率を高めることができる。なお、この光電変換領域１５ｂは、基板の深さ方向に幅広いため、短波長側から長波長側までの光検出感度を全般的に高めることができる。

一方、図７［Ｃ］は、光電変換領域１５ｃの端のみを、移送ゲート２１の最深部に近づけたものである。この構成によっても、移送ゲート２１の周囲のチャネル経路を短縮し、移送ゲート２１の電荷移送効率を高めることができる。なお、この光電変換領域１５ｃは、基板の浅い箇所に配置できるため、短波長側の光検出感度を高めることができる。

なお、図８［Ｄ］は、光電変換領域１５ｄの全体を、移送ゲート２１の最深部の深さ近傍まで下げ、光電変換領域１５ｄの端部を、移送ゲート２１の最深部の底面下に延長配置したものである。この構成により、移送ゲート２１のチャネル経路を、底面長の分だけ更に短縮し、移送ゲート２１の電荷移送効率を一段と高めることができる。なお、この光電変換領域１５ｄは、光電変換領域１５ａと同様に、基板表面から深い箇所に配置できるため、長波長側の光検出感度を高めることができる。

また、図８［Ｅ］は、光電変換領域１５ｅを深さ方向に拡幅することにより、光電変換領域１５ｅの最深部を移送ゲート２１の最深部に近づける。さらに、光電変換領域１５ｅの端部を、移送ゲート２１の最深部の底面下に延長配置する。この構成により、移送ゲート２１のチャネル経路を、底面長の分だけ更に短縮し、移送ゲート２１の電荷移送効率を一段と高めることができる。なお、この光電変換領域１５ｅも、光電変換領域１５ｂと同様に、基板の深さ方向に幅広いため、短波長側から長波長側までの光検出感度を全般的に高めることができる。

一方、図８［Ｆ］は、光電変換領域１５ｆの端のみを、移送ゲート２１の最深部に近づけ、光電変換領域１５ｆの端部を、移送ゲート２１の最深部の底面下に延長配置したものである。この構成により、移送ゲート２１のチャネル経路を、底面長の分だけ更に短縮し、移送ゲート２１の電荷移送効率を一段と高めることができる。なお、この光電変換領域１５ｆは、光電変換領域１５ｃと同様に、基板の浅い箇所に配置できるため、短波長側の光検出感度を高めることができる。

上述したように電荷移送効率を高めることにより、光電変換領域１５の残留電荷が減り、固体撮像装置１１の残像現象を抑制することが可能になる。
また、図８［Ｄ］〜［Ｆ］に示したように、光電変換領域１５ｄ〜ｆの端部を、移送ゲート２１の最深部の底面下に延長配置した場合、１画素当たりの面積を増やすことなく、光電変換領域１５ｄ〜ｆの体積を立体的に拡大することができる。その結果、多画素化の要求に応えつつ、光電変換領域１５ｄ〜ｆの電荷蓄積容量を増やすことが可能になる。

［電極一体化の変形例について］
上述した実施形態では、ゲート電極２１ｂと制御電極１７とを別体に構成し、独立に電圧制御するケースについて説明した。しかしながら、この構成に限定されるものではない。
例えば、図９［Ａ］に示すように、ゲート電極２１ｚと制御電極１７ｚを一体に構成してもよい。この場合、制御電極１７ｚ（ゲート電極２１ｚ）を３値の電圧値に制御することによって、電荷移送動作と電荷保持動作を別々に制御することが可能になる。

このような構成においても、上述した実施形態と同様のスミア改善効果を得ることができる。さらに、電極の一体化によって、固体撮像装置１１の電極配設の工程数を減らすことが可能になる。また、電極の配設箇所の厚みを薄くすることも可能になる。
図９［Ｂ］は、この電極一体化構造を、ＸＹアドレス方式の固体撮像装置に適用したケースである。この場合、制御電極１７ｚを、光電変換領域１５に近づけ、トレンチ構造のゲート電極２１ｚと一体化させる。なお、その他の構造は、図２と同じため、ここでの説明を省略する。

図９［Ｃ］は、電極一体化構造であるＣＣＤ方式の固体撮像装置に対してトレンチ構造のゲートを適用した例である。この場合、制御電極１７ｚは、トレンチ構造のゲート電極２１ｚと一体に形成される。なお、その他の構造は、図３と同じため、ここでの説明を省略する。
なお、光電変換領域の構成については、特に限定していないが、上述した光電変換領域１５，１５ａ〜ｆのいずれも選択可能である。

［シミュレーション結果について］
以下、図９［Ａ］の構造モデルにおける２次元シミュレーションの結果を説明する。ここでは、半導体基板１２およびエピタキシャル層１３をＮ型とし、ウェル層１４をＰ型とする。また、光電変換領域１５および電荷保持部１６はＮ型とする。ウェル層１４の接合深さをシリコン表面から５μｍ程度とし、光電変換領域１５および電荷保持部１６のピーク深さをシリコン表面から１μｍ以内とする。
なお、光電変換領域１５および電荷保持部１６は、ヒ素イオンを１２乗オーダーで注入して形成し、光電変換領域は埋め込み型とするために、シリコン表面にボロンイオンを更に注入する。この場合、光電変換領域１５から深さ方向に向かってＮＰＮ構造となるため、基板表面から深い箇所で発生した信号電荷は基板側へ流れる。
さらに、注入箇所のパターン面積は（２次元シミュレーションのため長さで示す）は下記の通りである。
光電変換領域１５…３μｍ
電荷保持部１６…３μｍ
ゲート電極２１ｚ…１μｍ
また、入射光の条件は下記の通りである。
入射幅…３μｍ（光電変換領域１５の開口と同一幅）
入射角…光電変換領域１５の真上から垂直入射
波長…波長380〜800nm
光強度…1E-5W/cm²
さらに、バイアス電圧の条件は下記の通りである。
Ｎ型光電変換領域１５…５Ｖ（完全空乏化を想定）
Ｎ型電荷保持部１６…５Ｖ（完全空乏化を想定）
Ｎ型半導体基板１２…５Ｖ
Ｐ型ウェル層１４…０Ｖ
ゲート電極２１ｚ…０Ｖ（電荷保持状態を想定）
また、２次元シミュレーションでは、光電変換領域１５、電荷保持部１６、ウェル層１４，半導体基板１２、ゲート電極２１ｚそれぞれにプローブ電極を接続し、定常状態における光電変換領域１５から電荷保持部１６へのクロストーク電流の発生比率を求めた。なお、電流値を読み取る際に、光を当てない状態で生じる暗電流の分を差し引いている。

図１０は、この２次元シミュレーションの結果を示す図である。
図１０によれば、短波長側（480nm程度まで）では、移送ゲート２１をトレンチ構造にすることによって、電荷混入を大きく抑えることができる。また、この短波長側については、トレンチ構造の深さに係わらず、電荷混入をゼロ％近くまで抑制できる。この現象は、トレンチ構造の移送ゲート２１が、シリコン基板の浅い領域で発生する短波長光の電荷を確実に遮るためと考えられる。
逆に、長波長側については、トレンチ構造を深くするほど、電荷混入を抑制することができる。この場合、トレンチ構造の深さをウェル層１４の接合深さ（ここでは４μｍ）に近づけることにより、電荷混入をゼロ％近くまで抑制できる。
以上の結果から、広範囲の波長域（例えば380〜600nm）の光が入射される場合、移送ゲート２１のトレンチ構造をウェル層１４の接合深さに近づけることによって、電荷混入に起因するスミア現象を確実に抑制できる。

《実施形態の補足事項》
なお、上述した実施形態では、トレンチ部２０の内壁の角度αを９０度としている。しかしながら、漏光または電荷混入の阻止効果を少なくとも奏する範囲であれば、トレンチ部２０の形状に限定されない。例えば、トレンチ部２０を先細状（例えば三角断面やＶ断面やＵ断面やγ断面）にすることにより、チャネル経路の底面長の分を短縮して電荷移送効率を高めてもよい。

また、上述した実施形態では、トレンチ部２０の形成方法を限定していないが、エッチングなどにより掘り下げる形成方法や、溝部分を残して周囲を層形成することにより形成する方法など、様々な形成方法が可能である。
さらに、トレンチ部２０を、移送ゲート２１の範囲に限らず、設けることも可能である。この場合、トレンチ部２０の設置箇所において電荷混入の抑制効果を得ることができる。さらに、このトレンチ部２０の内壁に低屈折率膜（上述した屈折率条件ＡまたはＢを満たすもの）を形成することより、漏光の遮断効果を得ることもできる。

なお、本発明は、その精神または主要な特徴から逸脱することなく、他のいろいろな形で実施することができる。そのため、前述の実施例はあらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明の範囲は、特許請求の範囲によって示すものであって、明細書本文には、なんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、すべて本発明の範囲内のものである。

以上説明したように、本発明は、固体撮像装置などに利用可能な技術である。また、本発明の固体撮像装置を搭載した電子カメラや画像読み取り装置などにも利用可能な技術である。

固体撮像装置１１における移送ゲートの断面図である。ＸＹアドレス方式の画素出力回路を示す図である。ＣＣＤ方式の画素出力回路を示す図である。移送ゲートの従来構造を示す説明図である。漏光の抑制効果を示す説明図である。電荷混入の抑制効果を示す説明図である。光電変換領域の変形例を示す図である。光電変換領域の変形例を示す図である。ゲート電極と制御電極を一体化させる変形例を示す図である。２次元シミュレーションの結果を示す図である。

符号の説明

１１…固体撮像装置，１２…半導体基板，１３…エピタキシャル層，１４…ウェル層，１５…光電変換領域，１６…電荷保持部，１７…制御電極，２０…トレンチ部，２１…移送ゲート，２１ａ…ゲート絶縁膜，２１ｂ…ゲート電極，２３…遮光膜，３０…画素出力回路，３１…副移送ゲート，３２…浮遊拡散領域，３４…リセット電極，３５…リセットドレイン，３７…増幅素子，３８…選択電極，３９…垂直信号線，４０…画素出力回路

Claims

半導体基板上に画素単位に配列され、受光量に応じて信号電荷を生成する光電変換領域と、
前記信号電荷を取り込んで、画像信号を走査出力する画素出力回路と、
前記光電変換領域から前記画素出力回路への電荷移送を制御する移送ゲートとを備え、
前記光電変換領域と前記画素出力回路との間にトレンチ部が形成され、前記トレンチ部の内部に前記移送ゲートが設けられた
ことを特徴とする固体撮像装置。
請求項１に記載の固体撮像装置において、
前記移送ゲートは、前記トレンチ部の内壁に対し、ゲート絶縁膜を介してゲート電極を設けて構成され、
（前記トレンチ部の内壁の屈折率）＞（前記ゲート絶縁膜の屈折率）である
ことを特徴とする固体撮像装置。
請求項１または請求項２に記載の固体撮像装置において、
前記光電変換領域の前記移送ゲート側の端部を、前記移送ゲートの最深部の深さ近傍に配置した
ことを特徴とする固体撮像装置。
請求項３に記載の固体撮像装置において、
前記光電変換領域の前記移送ゲート側の端部を、前記移送ゲートの最深部の底面下に延長配置した
ことを特徴とする固体撮像装置。
請求項１ないし請求項４のいずれか１項に記載の固体撮像装置において、
前記画素出力回路は、
前記移送ゲートによって移送された前記信号電荷を一旦保持する電荷保持部と、
前記電荷保持部の上部に設けられ、前記電荷保持部による前記信号電荷の保持動作を制御する制御電極とを備え、
前記移送ゲートは、前記トレンチ部の溝内に設けたゲート電極を備え、
前記ゲート電極と前記制御電極とは一体に形成される
ことを特徴とする固体撮像装置。
請求項１ないし請求項５のいずれか１項に記載の固体撮像装置において、
前記移送ゲートは、予め定められた光電変換時間の完了に合わせて、前記光電変換領域から前記信号電荷を移送して、前記画素出力回路に一旦保持させ、
前記画素出力回路は、
一旦保持した前記信号電荷に対応する画素出力を、予め定められた前記画像信号の走査タイミングに合わせて走査出力する
ことを特徴とする固体撮像装置。