JP4729939B2

JP4729939B2 - 固体撮像素子

Info

Publication number: JP4729939B2
Application number: JP2005043684A
Authority: JP
Inventors: 敦正垣
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2005-02-21
Filing date: 2005-02-21
Publication date: 2011-07-20
Anticipated expiration: 2025-02-21
Also published as: JP2006229105A

Description

本発明は、ＣＭＯＳイメージセンサなどの固体撮像素子に係り、特にブルーミングの防止に関する。

図５はＮ型シリコン基板上に埋め込みフォトダイオードを形成した一般的なＣＭＯＳイメージセンサの構造例を示した図で、図５（Ａ）はフォトダイオード周辺の平面図、図５（Ｂ）は図５（Ａ）のＢ−Ｂ´線の断面図である。図５（Ａ）に示すようにＣＭＯＳイメージセンサは、Ｎ型（若しくはＰ型）シリコン基板上に、光を光電変換するフォトダイオード部１と、このフォトダイオード部１に蓄積された電荷を読み出すためのフローティングディフュージョン部２が形成され、フォトダイオード部１とフローティングディフュージョン部２の間でこれらの上面にゲート絶縁膜（図示せず）を介して転送電極３が設けられている。この転送電極３には図示されない上部の配線と連結するコンタクト４が接続している。

また、このフォトダイオード部１は、図５（Ｂ）に示すように、Ｎ型シリコン基板５に形成したＰ型ウエル領域６中に形成されるＮ型不純物注入により電子蓄積領域（Ｎ＋拡散層１１、Ｎ−拡散層１２）を有すると共に、この電荷蓄積領域の上面に高濃度のＰ型不純物注入による正孔蓄積領域（Ｐ＋拡散層１５）を有した構成の埋め込みフォトダイオード構造を持っている。また、隣接する画素間には一般的な埋め込み酸化膜による素子絶縁分離膜１３が形成されている。更に、このような構造のＣＭＯＳイメージセンサでは、シリコン表面での暗電流の発生による撮像特性の悪化を抑えるために、電荷蓄積領域の上面に高濃度のＰ型不純物注入による正孔蓄積領域であるＰ＋拡散層１５を設けた埋め込みフォトダイオードと呼ばれる構成が採用されている。

ＣＭＯＳイメージセンサの画素領域は、上記したフォトダイオード部１が規則的に配列されて構成されている。転送電極３にパルス電圧を印加すると、フォトダイオード部１によって蓄積された電子は、各画素毎に形成された読み出しトランジスタのフローティングディフュージョン部２と呼ばれるドレイン部に転送される。また、図５の構造では上記フォトダイオード部１及びＰ型ウエル領域６をＮ型シリコン基板５上に形成しており、Ｐ型ウエル領域６をＶｓｓ（例えば０Ｖ）、Ｎ型シリコン基板５をＶｄｄ（例えば３．３Ｖ）の電位を固定することにより、基板深部で熱により発生した電子がフォトダイオード部１に飛び込むことを防止している。

図６は図５で示したＣＭＯＳイメージセンサの片側の画素にのみ光が入射した場合を示した模式図である。入射光１００が画素に入射されると、フォトダイオード部１の及びその周辺領域で光電変換されて電子（ｅ）が発生する。フォトダイオード部１のＮ型不純物領域は通常基板表面側（Ｎ＋拡散層１１）が基板深部側（Ｎ−拡散層１２）に比べてその不純物濃度が濃く形成されているので、フォトダイオード部１には基板深部側が浅く、基板表面側が深いポテンシャルの勾配が生じる。

このため、発生した電子は基板表面側のポテンシャルがもっとも深い領域に収集されることになる。しかしながら、フォトダイオード部１には蓄積できる電荷の量に限界があり、この容量を超える電子（ｅ）を発生させる過剰な光が入射してきた場合には、フォトダイオード部１から電子（ｅ）は漏れ出し、一部の電子（ｅ）は図６の断面図で示したように、隣接画素やＮ型シリコン基板５へと流入する。また、斜めからの入射光１０１や、基板深部まで到達する入射光１０２によってフォトダイオード部周辺で発生した電子（ｅ）についてもある一定の確率で隣接する画素や、Ｎ型シリコン基板５へと同様に流入する。このとき、隣接する画素へ電子（ｅ）が漏れ出すと混色、即ちブルーミングと呼ばれる現象が発生し、撮像特性の悪化を招く。

そこで、この混色を抑制する様々な画素構造が提案されている。そのひとつの方法としては、ＣＣＤでよく用いられるように、画素部にオーバーフロードレインを形成し、ここにフォトダイオードから漏れ出した電子を積極的に排出する方法である。Ｎ型シリコン基板上にＰ型ウエル領域を形成し、その中にフォトダイオードを形成したＣＣＤでは、Ｎ型シリコン基板をオーバーフロードレインとした垂直オーバーフロードレイン構造が一般的に採用されている。この垂直オーバーフロードレインはその構造と動作方式より、隣接するフォトダイオードからくる信号電荷の漏れ込みを非常によく抑えることができ、ＣＣＤの場合では混色の対策として非常に有効である。またＣＣＤではフォトダイオードに隣接して横方向にオーバーフロードレイン領域を設ける横型オーバーフロードレイン構造なども知られている（非特許文献１参照）。そこで、ブルーミングを抑制するためにＣＭＯＳイメージセンサにもオーバーフロードレイン領域を設けることが考えられる。
米本和也著ＣＱ出版社「ＣＣＤ／ＣＭＯＳイメージ・センサの基礎と応用」

従来の縦型オーバーフロードレイン構造で混色の抑制をするためには、同世代の一般的なＣＭＯＳプロセスで使用する電圧の２倍以上の高い電圧を、ドレインとなるＮ型シリコン基板に印加する必要がある。横型オーバーフロードレイン構造についてもフォトダイオードに隣接したオーバーフロードレイン領域に同様の高い電圧を印加する必要がある。しかし、ＣＭＯＳイメージセンサでは一般的に低電圧駆動できることがＣＣＤに対するひとつのメリットとして考えられており、混色を抑制するために、これらの高い電圧を使用する事は上記メリットを否定することになって実際的ではない。また、横型オーバーフロードレイン構造では、フォトダイオードから溢れ出した電子を排出する領域として画素内の基板表面にオーバーフロードレイン領域を形成する必要があり、これではフォトダイオードの開効率の低下を招いてしまうという問題が生じる。

本発明は前記事情に鑑み案出されたものであって、本発明の目的は、フォトダイオード部の開効率の低下を招くことなく、低電圧を使用してブルーミングを抑制することができる構造の固体撮像素子を提供することにある。

本発明は上記目的を達成するため、半導体基板と、前記半導体基板上に形成されるウエル層と、前記ウエル層に形成される光電変換領域と、前記光電変換領域に蓄積された電荷を読み出すための読み出し領域と、前記光電変換領域及び前記読み出し領域を有する画素を分離する絶縁膜領域と、前記ウエル層の内であって前記絶縁膜領域の下から前記半導体基板に到達し、且つ前記画素を取り囲むように設けられ、前記半導体基板の方向に異なる不純物濃度を有し、前記光電変換領域から溢れた電荷を捕らえ、捕らえられた電荷を前記半導体基板に排出する電荷捕獲領域と、前記絶縁膜領域に設けられ、且つ、前記電荷捕獲領域と電気的に接続された、電位の値を可変に設定することが可能なシールド電極と、を具備することを特徴とする。

このように本発明では、光電変換領域（フォトダイオード部及びその周辺）が強い光を受光し、それにより光電変換領域から溢れた電荷を捕獲する電荷捕獲領域の不純物濃度をウエル層から半導体基板方向に変化させて電荷捕獲領域を形成しておくと、Ｐ型ウエル層を例えば０Ｖ、半導体基板を３．３Ｖの低い電位に固定して固体撮像素子を動作させた場合も、電荷捕獲領域にウエル層から半導体基板方向にポテンシャル勾配が生じ、且つ、電荷捕獲領域は周囲のＰ型ウエル層のポテンシャルよりも十分に低いポテンシャルとなるため、光電変換領域から溢れた電荷を捕獲して半導体基板に排出することができる。それ故、光電変換領域から溢れた電荷が隣接画素に流れ込むこと阻止することができ、低電圧を使用してブルーミングを抑制することができる。

また、光電変換領域と読み出し領域（フローティングディフュージョン部）を有する画素を取り囲むように、画素間分離する絶縁膜領域の下から半導体基板方向に電荷捕獲領域を形成して、この電荷捕獲領域により捕獲した電荷を半導体基板へ排出することにより、電荷捕獲領域を画素の表面に形成する必要をなくすことができ、それ故、電荷捕獲領域、即ちフォトダイオード部の開効率の低下を防止することができる。

本発明によれば、光電変換領域（フォトダイオード部及びその周辺）から溢れた電荷を捕獲する電荷捕獲領域（オーバーフローパス領域）の不純物濃度をウエル層から半導体基板方向に変化させて電荷捕獲領域を形成しておくことにより、低電圧を使用してブルーミングを抑制することができ、一般的なＣＭＯＳプロセスで使用している電源電圧でもブルーミングを抑制する十分な効果を得ることができる。
また、光電変換領域と読み出し領域（フローティングディフュージョン部）を有する画素を取り囲むように、画素間分離する絶縁膜領域の下から半導体基板方向に電荷捕獲領域を形成して、この電荷捕獲領域により捕獲した電荷を半導体基板へ排出する構成とすることより、画素表面にオーバーフロードレイン領域を形成する必要を無くすことができるため、フォトダイオード部の開効率の低下を招くことがなく、上記効果を得ることができる。

フォトダイオードの開効率の低下を招くことなく、低電圧を使用してブルーミングを抑制する目的を、光電変換領域（フォトダイオード部及びその周辺）から溢れた電荷を捕獲する電荷捕獲領域（オーバーフローパス領域）の不純物濃度をウエル層から半導体基板方向に変化させて電荷捕獲領域を形成しておくことにより、また、光電変換領域と読み出し領域（フローティングディフュージョン部）を有する画素を取り囲むように、画素間分離する絶縁膜領域の下から半導体基板方向に電荷捕獲領域を形成して、この電荷捕獲領域により捕獲した電荷を半導体基板へ排出する構成として画素表面にオーバーフロードレイン領域を形成する必要を無くすことによって実現した。

図１（Ａ）、（Ｂ）は、本発明の一実施形態に係る固体撮像素子の構成を示した平面図及び断面図である。図１（Ａ）に示すようにＣＭＯＳイメージセンサは、Ｎ型シリコン基板上のＰ型ウエル領域に、光を光電変換するフォトダイオード部２１と、電荷を読み出すためのフローティングディフュージョン部２２が形成され、フォトダイオード部２１とフローティングディフュージョン部２２の間でこれらの上面にゲート絶縁膜（図示せず）を介して転送電極２３が設けられており、この転送電極２３には図示されない上部の配線と連結するコンタクト２４が接続している。

また、フォトダイオード部２１は、図１（Ｂ）に示すように、Ｎ型シリコン基板２５に形成したＰ型ウエル領域２６中にＮ型不純物注入により形成される電子蓄積領域（Ｎ＋拡散層２１１、Ｎ−拡散層２１２）を有すると共に、この電荷蓄積領域の上面に高濃度のＰ型不純物注入による正孔蓄積領域（Ｐ＋拡散層２１３）を有した構成の埋め込みフォトダイオード構造を持っている。また、隣接する画素間には一般的な埋め込み酸化膜による素子分離絶縁膜２７が形成されて画素が分離されているが、この素子分離絶縁膜２７の下側からＮ型シリコン基板２５までの間にはオーバーフローパス領域２８が設けられている。なお、本実施形態のＣＭＯＳイメージセンサでは、Ｐ型ウエル領域２６をＶｓｓ（例えば０Ｖ）、Ｎ型シリコン基板２５をＶｄｄ（例えば３．３Ｖ、Ｖｓｓ＜Ｖｄｄ）に電位を固定してあるものとする。

上記したオーバーフローパス領域２８は、Ｐ型ウエル領域２６より狭い領域を持つＮ型不純物の注入によって形成されていて、素子分離酸化膜２７の下から基板深部のＮ型シリコン基板（またはＮウエル）２５の領域に到達するように形成され、同時に、オーバーフローパス領域２８は基板表面から基板深部へと向かいＮ型不純物の濃度が段階的に濃くなるように形成される。ここで、前述のようにＰ型ウエル領域２６をＶｓｓに、基板深部のＮ型シリコン基板２５をＶｄｄの電位に固定すると、これにより、オーバーフローパス領域２８中では基板深部に向かうにつれてポテンシャルが深くなるような滑らかなポテンシャルの勾配が生じ、オーバーフローパス領域２８はＰ型ウエル領域２６のポテンシャルより深いポテンシャルを持つ。

次に本実施形態のブルーミングの抑制動作について説明するが、その前に本実施形態の動作と比較するために一般的なブルーミングの発生について図２のポテンシャル特性図を参照して説明する。図２は図５（Ｂ）に示した従来の一般的なＣＭＯＳイメージセンサのＰ型ウエル領域６内のＡ−Ａ´線のポテンシャル特性を示した図である。従来の一般的なＣＭＯＳイメージセンサにおいて、光が入射せず、ほとんど電子が発生しない状態でのフォトダイオード部１のポテンシャルは、素子分離領域にあるＰ型ウエル領域６のポテンシャルより十分に深い。このため、図２に示すように、６０で示したフォトダイオード部内の電子（ｅ）がＰ型ウエル領域６のポテンシャルを超えることはなく、従って、受光画素により光電変換された電子（ｅ）が隣接する画素へ漏れ出す量は非常に少ない。しかしながら、フォトダイオード部１に電子が蓄積されるにつれてフォトダイオード部１のポテンシャルがＰ型ウエル領域６のポテンシャルに近づき、フォトダイオード部１内の電子（ｅ）が６１で示すようにＰ型ウエル領域６のポテンシャルを越えて隣接する画素へ漏れ込むことが生じ、所謂、ブルーミングが発生する。

そこで、上記のようなブルーミングの発生を抑制するために、本実施形態のＣＭＯＳイメージセンサでは、図１（Ｂ）に示すように、画素間のＰ型ウエル領域２６に、ブルーミングを抑制するオーバーフローパス領域２８を形成している。図３に示すように入射光１００がフォトダイオード部２１に入射されると、フォトダイオード部２１により光電変換された電子（ｅ）が蓄積される。フォトダイオード部２１には蓄積できる電荷の量に限界があり、この容量を超える電子（ｅ）を発生させる過剰な光が入射してきた場合には、フォトダイオード部１から電子（ｅ）は溢れ出すが、溢れ出した電子（ｅ）はオーバーフローパス領域２８により捕らえられてＮ型シリコン基板２５へと流入するか、直接Ｎ型シリコン基板２５へ流入し、隣接画素に流入する電子をほとんど無くすようにすることができる。また、斜めからの入射光１０１や、基板深部まで到達する入射光１０２によってフォトダイオード部周辺で発生した電子（ｅ）についても、ある一定の確率でオーバーフローパス領域２８やＮ型シリコン基板２５へと同様に流入し、隣接画素に流入する電子をほとんど無くすようにすることができる。

このフォトダイオード部２１から溢れた電子を捕らえるオーバーフローパス領域２８は、図４に示したようなポテンシャル特性を有している。但し、図４は、図１（Ｂ）に示した本実施形態のＣＭＯＳイメージセンサのＰ型ウエル領域２６内のＡ−Ａ´線のポテンシャル特性を示した特性図である。この図４から明らかなように画素間のＰ型ウエル領域２６より深いポテンシャルを持ち、且つ、このポテンシャルの深さは、フォトダイオード部２１に過剰な光が入射し、フォトダイオード部２１が蓄積できる電子の量が飽和状態にある際のフォトダイオード部２１のポテンシャルより深くなっている。

フォトダイオード部２１に過剰な光が入射し、フォトダイオード部２１から図（３）に示したＰ型ウエル領域２６のポテンシャルを超えて隣接する画素へ漏れ出した電子（ｅ）６１は、隣接する画素に到達する前に、オーバーフローパス領域２８とＰ型ウエル領域２６のポテンシャル差により、オーバーフローパス領域２８中に捕獲される。また、フォトダイオード部２１の周辺で発生した電子（ｅ）についても同様に隣接する画素に到達する前に、オーバーフローパス領域２８中に捕獲される。前述のようにオーバーフローパス領域２８は基板深部に向かうにつれてポテンシャルが深くなるようにポテンシャルの勾配がつけられているため、オーバーフローパス領域２８に捕獲された電子はＮ型シリコン基板２５領域へと排出される。

このようなオーバーフローパス領域２８は図１に示すように、画素部（フォトダイオード部２１やフローティングディフュージョン部２２）を囲む形で形成されており、隣接する全ての画素への電子の漏れ出しに対して有効に作用する。

本実施形態によれば、オーバーフローパス領域２８は、素子分離酸化膜２７の下から基板深部のＮ型シリコン基板２５の領域にまで到達するように形成され、且つ、Ｐ型ウエル領域２６から基板深部方向へＮ型不純物の濃度が段階的に濃くなるように形成され、しかも、Ｐ型ウエル領域２６はＶｓｓに、基板深部のＮ型シリコン基板２５はＶｄｄに電位を固定することにより、オーバーフローパス領域２８に周囲のＰ型ウエル領域２６のポテンシャルより深いポテンシャルを持たせることができるので、フォトダイオード部２１から漏れ出した電子やフォトダイオード部２１周辺で発生した電子をこのオーバーフローパス領域２８により捕らえて隣接画素に流れ込まないようにすることができ、ブルーミングの発生を抑止することができる。

また、例えばＶｓｓが０Ｖで、Ｖｄｄが３．３Ｖの低いであっても、オーバーフローパス領域２８に周囲のＰ型ウエル領域２６のポテンシャルより深いポテンシャルを持たせることができるため、低電圧駆動のＣＭＯＳイメージセンサであっても、電子捕獲機能を十分に発揮することができ、ブルーミングの発生を十分に抑制することができる。

更に、画素部のオーバーフローパス領域２８は素子分離絶縁膜２７の下側に形成され、画素の基板表面に形成されていないため、フォトダイオード部２１の開口率が低下することがなく、感度低下なしに上記効果を得ることができる。

尚、本発明は上記実施形態に限定されることなく、その要旨を逸脱しない範囲において、具体的な構成、機能、作用、効果において、他の種々の形態によっても実施することができる。例えば、上記実施形態のオーバーフローパス領域２８は画素部を囲む形で形成されているが、隣接する画素間の分離幅が少ない領域や、バリアとなる素子分離領域のポテンシャルが低い領域など、電子が漏れ出しやすい、画素周辺の特定領域にのみ形成しても、同様の効果を得ることができる。

また、上記実施形態の素子分離方式は一般的な埋め込み酸化膜によるものを採用しているが、これ以外にも、熱酸化膜や、不純物拡散層による素子分離方式の場合であっても、基板から基板表面へ向かって適切な傾きと長さを持つオーバーフローパス領域を形成することで同様の効果を得ることができる。更には、基板中の不純物拡散層と基板上の絶縁膜、及び絶縁膜中に形成されたシールド電極を持つ固体撮像素子の素子分離方式においては、このシールド電極と前述のオーバーフローパス領域を電気的に接続し、シールド電極の電位を任意の値に設定することで、シールド電極に混色の原因となる電子を排出することなども可能である。

また、応用例として、基板深部から基板表面に向かって、上述のポテンシャルの勾配と逆のポテンシャルの勾配をつけ、基板表面へ向かい正孔を排出することでＰ型ウエル領域中での正孔によるノイズの発生を抑制することも可能である。更に、上記実施形態のオーバーフローパス領域の電子捕獲動作はオーバーフローパス領域に付与されたポテンシャルの勾配を利用しているため、オーバーフローパス領域の形成はＮ型不純物注入を行わずとも、上記実施の形態とは反対の極性を持つＰ型半導体基板のＮ型ウエル層内に形成されたＰ型の光電変換領域を持つ固体撮像素子において、オーバーフローパス領域のＰ型不純物の濃度をＰ型ウエル領域のＰ型不純物の濃度より薄くするようにＰ型不純物注入をすることでも形成可能で、同様の作用効果を得ることができる。

本発明の一実施形態に係る固体撮像素子の構成を示した平面図及び断面図である。図５（Ｂ）のＡ−Ａ´線のポテンシャル特性を示した特性図である。本実施形態のフォトダイオード部で光電変換された後の電子の動きを説明する図である。図１（Ｂ）のＡ−Ａ´線のポテンシャル特性を示した特性図である。従来の固体撮像素子の構成を示した平面図及び断面図である。従来のフォトダイオード部で光電変換された後の電子の動きを説明する図である。

符号の説明

２１……フォトダイオード部、２２……フローティングディフュージョン部、２３……転送電極、２４……コンタクト、２５……Ｎ型シリコン基板、２６……Ｐ型ウエル領域、２７……素子分離絶縁膜、２８……オーバーフローパス領域、２１１……Ｎ＋拡散層、２１２……Ｎ−拡散層、２１３……Ｐ＋拡散層。

Claims

半導体基板と、
前記半導体基板上に形成されるウエル層と、
前記ウエル層に形成される光電変換領域と、
前記光電変換領域に蓄積された電荷を読み出すための読み出し領域と、
前記光電変換領域及び前記読み出し領域を有する画素を分離する絶縁膜領域と、
前記ウエル層の内であって前記絶縁膜領域の下から前記半導体基板に到達し、且つ前記画素を取り囲むように設けられ、前記半導体基板の方向に異なる不純物濃度を有し、前記光電変換領域から溢れた電荷を捕らえ、捕らえられた電荷を前記半導体基板に排出する電荷捕獲領域と、
前記絶縁膜領域に設けられ、且つ、前記電荷捕獲領域と電気的に接続された、電位の値を可変に設定することが可能なシールド電極と、
を具備する固体撮像素子。
前記半導体基板と前記ウエル層間に電位を印加することにより、前記電荷捕獲領域に前記ウエル層から前記半導体基板方向にポテンシャル勾配を生成する
請求項１記載の固体撮像素子。